DE1230919B - Verfahren zur sperrschichtfreien Kontaktierung von p-leitenden Zonen eines Halbleiterkoerpers mit einem Gold-Gallium-Lot - Google Patents

Verfahren zur sperrschichtfreien Kontaktierung von p-leitenden Zonen eines Halbleiterkoerpers mit einem Gold-Gallium-Lot

Info

Publication number
DE1230919B
DE1230919B DET29014A DET0029014A DE1230919B DE 1230919 B DE1230919 B DE 1230919B DE T29014 A DET29014 A DE T29014A DE T0029014 A DET0029014 A DE T0029014A DE 1230919 B DE1230919 B DE 1230919B
Authority
DE
Germany
Prior art keywords
gold
solder
gallium
contacting
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DET29014A
Other languages
English (en)
Inventor
Horst Schwarzenberger
Gerhard Grust
Alfred Bauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Priority to DET29014A priority Critical patent/DE1230919B/de
Publication of DE1230919B publication Critical patent/DE1230919B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3013—Au as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Description

  • Verfahren zur sperrschichtfreien Kontaktierung von p-leitenden Zonen eines Halbleiterkörpers mit einem Gold-Gallium-Lot In der Halbleitertechnik ist man in den meisten Fällen bemüht, die Elektroden von Halbleiterkörpern sperrschichtfrei, bei möglichst niederen Temperaturen und in kürzester Lötzeit zu kontaktieren.
  • Nach dem Stand der Technik ist eine Lötung bekannt, bei der als Lotmaterial Gold verwendet wird und bei der die festen Stoffe Germanium einerseits und Gold andererseits bei verhältnismäßig niederen Temperaturen (365° C) ein flüssiges Gold-Germanium-Eutektikum bilden. Um die Bildung des Gold-Germanium-Eutektikums innerhalb kurzer Zeit in Gang zu setzen, ist ein Temperaturstoß erforderlich, der die eutektische Temperatur erheblich überschreitet. Außerdem muß für die Eutektikumsbildung zur Erzielung einer möglichst großflächigen Lötung eine verhältnismäßig lange Zeit aufgewandt werden. Sowohl der Temperaturstoß als auch die lange Lötdauer bedingen einen erhöhten Ausfall, der besonders bei den temperaturempfindlichen Körpern von Ge-Planar-Bauelementen ins Gewicht fällt.
  • Da reines Gold sowohl mit n- als auch mit p-Germanium schwach dotierte pn-Übergänge bilden kann, werden dem Gold zur Erzielung sperrschichtfreier Lötungen entweder drei- oder fünfwertige Elemente, vorzugsweise Gallium oder Antimon, zugesetzt. Zur Kontaktierung von p-leitenden Halbleiterzonen wurde daher ein Goldlot mit etwa 1 Gewichtsprozent Gallium verwendet. Ein Goldlot mit einem größeren Anteil an Ga wird spröde, und die mechanische Verarbeitbarkeit der Goldlegierung verschlechtert sich mit zunehmendem Galliumgehalt.
  • Mit der 1%igen Au-Ga-Legierung gelingt es nicht, innerhalb der zulässigen Temperaturgrenzen und der unbedingt erforderlichen kurzen Lötzeit sperrschichtfreie Lötungen zu erzielen. Ein solcher Kontakt zeigt starke, störende, thyristorähnliche Effekte. Diese unerwünschten Effekte treten auch dann auf, wenn durch Eindiffusion von Akzeptormaterial in die Kollektorzone diese stark überdotiert wird.
  • Zur Vermeidung dieser Nachteile wird bei einem Verfahren zur sperrschichtfreien Kontaktierung von p-leitenden Zonen eines Halbleiterkörpers als Gold-Gallium-Lot eine eutektische Legierung verwendet.
  • Besonders vorteilhaft verwendet man eine Au-Ga-Legierung, die aus 84,6 Gewichtsprozent Gold und 15,4 Gewichtsprozent Gallium besteht. Eine derartig zusammengesetzte Legierung ist sehr spröde, und man stellt daher nach dem bekannten Shot-Tower-Verfahren Lotkügelchen geeigneten Durchmessers her, die bei der Kollektorkontaktierung vorteilhafte Verwendung finden. Beim Shot-Tower-Verfahren wird das geschmolzene Material für die herzustellenden Lotkugeln mittels Gasdruck durch eine senkrecht stehende Düse gedrückt, wobei das Lotmaterial die Düse in Form eines Strahles verläßt. Dieser Strahl fällt entweder frei in eine Gasatmosphäre oder in eine heiße Flüssigkeit und reißt beim Fallen ab, wobei sich das flüssige Material abkühlt und infolge der Oberflächenspannung kleine Kugeln bildet. In eine, auf den Anwendungszweck ausgerichtete Lötvorrichtung wird zuerst der oberflächenvergoldete Träger und darauf ein Lotkügelchen der eutektischen Au-Ga-Legierung gegeben. Beim Erhitzen schmilzt das Lotkügelchen bei 340° C, verteilt sich über die Oberfläche -des Trägers und geht mit diesem beim Abkühlen eine feste Verbindung ein. Danach wird das Transistorelement mit der Kollektor$äche auf die Trägerplatte gesetzt und bei etwa 450° C kurzzeitig aufgelötet. Es ist vorteilhaft, während des Lötprozesses das Ge-Plättchen mehrmals auf der Lötunterlage hin und her zu bewegen, da dadurch sich bildende, störende Oxydschichten zerrissen werden. Da das Au-Ga-Lot bereits bei 340° C schmilzt und es keiner einleitenden Bildung eines niedrigschmelzenden Ge-Au-Eutektikums bedarf, reicht nun eine kurze Lötzeit für eine gute Benetzung des Kollektors aus. So kann der Lötprozeß unmittelbar nach Erreichen der Löttemperatur beendet werden. Ein weiterer bedeutender Vorteil des Verfahrens nach der Erfindung liegt darin, daß durch den großen Anteil von Gallium in der vorgeschlagenen eutektischen Lotlegierung eine dem Lötprozeß vorangehende Eindiffusion von Akzeptormaterial zur Vermeidung des Thyristoreffektes nicht mehr erforderlich ist. Gallium verursacht in Germanium p-Leitung, so daß durch den hohen Galliumanteil in der vorgeschlagenen Legierung der durch Gold verursachte Thyristoreffekt kompensiert wird.
  • Messungen haben ergeben, daß bei Au-Ga-Legierungen mit 13 bis 16 Gewichtsprozent Gallium kein Thyristoreffekt mehr auftritt, wodurch die Herstellung von Ge-Planartransistoren und mesaförmig ausgebildeten Transistoren erheblich vereinfacht wird.
  • Das erfindungsgemäß angegebene Verfahren fäßt sich zur sperrschichtfreien Kontaktierung aller p-leitenden Halbleiterzonen vorteilhaft verwenden.
  • Die Erfindung wird an Hand der F i g. 1 bis 3 in einem Ausführungsbeispiel näher erläutert.
  • F i g. 1 zeigt den oberflächenvergoldeten Träger 1, auf den ein Lotkügelchen 2 gelegt wird. Dieses Lotkügelchen besteht aus einer eutektischen Gold-Gallium-Legierung mit 84,6 Gewichtsprozent Gold und 15,4 Gewichtsprozent Gallium und wurde nach dem bekannten Shot-Tower-Verfahren hergestellt. Beim Erhitzen schmilzt das Lotkügelchen und verteilt sich über die Oberfläche 3 (F i g. 2).
  • In F i g. 3 wird beispielsweise ein Planartransistor 4 mit seinem Kollektor auf das flächig verteilte und mit der Trägeroberfläche verbundene Lot gesetzt und durch Erhitzen anschließend aufgelötet. Ganz entsprechend wird beim Kontaktieren eines Mesa-Transistors vorgegangen.

Claims (6)

  1. Patentansprüche: 1. Verfahren zur sperrschichtfreien Kontaktierung von p-leitenden Zonen eines Halbleiterkörpers mit einem Gold-Gallium-Lot, d a d u r c h gekennzeichnet, daß als Lot eine eutektische Legierung verwendet wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Gold-Gallium-Lot 13 bis 16 Gewichtsprozent Gallium enthält.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Lot in Form von Kügelchen verwendet wird, die nach dem bekannten Shot-Tower-Verfahren hergestellt werden.
  4. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Halbleiterkörper mit Hilfe des Gold-Gallium-Lotes auf einen oberflächenvergoldeten Träger auflegiert wird.
  5. 5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das aufzulötende Germaniumplättchen während des Lötprozesses mechanisch auf der Lötunterlage bewegt wird.
  6. 6. Anwendung des Verfahrens nach einem der Ansprüche 1 bis 5 zum Kontaktieren der Kollektorzonen bei pnp-Ge-Planar- und Mesatransistoren. In Betracht gezogene Druckschriften: Deutsche Patentschrift Nr. 906 955; deutsche Auslegeschrift Nr. 1182 354; französische Patentschrift Nr. 1381154.
DET29014A 1965-07-17 1965-07-17 Verfahren zur sperrschichtfreien Kontaktierung von p-leitenden Zonen eines Halbleiterkoerpers mit einem Gold-Gallium-Lot Pending DE1230919B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DET29014A DE1230919B (de) 1965-07-17 1965-07-17 Verfahren zur sperrschichtfreien Kontaktierung von p-leitenden Zonen eines Halbleiterkoerpers mit einem Gold-Gallium-Lot

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DET29014A DE1230919B (de) 1965-07-17 1965-07-17 Verfahren zur sperrschichtfreien Kontaktierung von p-leitenden Zonen eines Halbleiterkoerpers mit einem Gold-Gallium-Lot

Publications (1)

Publication Number Publication Date
DE1230919B true DE1230919B (de) 1966-12-22

Family

ID=7554584

Family Applications (1)

Application Number Title Priority Date Filing Date
DET29014A Pending DE1230919B (de) 1965-07-17 1965-07-17 Verfahren zur sperrschichtfreien Kontaktierung von p-leitenden Zonen eines Halbleiterkoerpers mit einem Gold-Gallium-Lot

Country Status (1)

Country Link
DE (1) DE1230919B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2606551A1 (fr) * 1986-11-07 1988-05-13 Arnaud D Avitaya Francois Procede de formation de contacts ohmiques sur du silicium

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE906955C (de) * 1952-03-28 1954-02-04 Licentia Gmbh Verfahren zur Erzeugung groesserer zusammenhaengender defektleitender Bereiche in den Aussenschichten von ueberschussleitenden Germaniumkristallen
DE1182354B (de) * 1958-09-02 1964-11-26 Texas Instruments Inc Transistor
FR1381154A (fr) * 1963-02-04 1964-12-04 Hitachi Ltd Transistors à effet de champ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE906955C (de) * 1952-03-28 1954-02-04 Licentia Gmbh Verfahren zur Erzeugung groesserer zusammenhaengender defektleitender Bereiche in den Aussenschichten von ueberschussleitenden Germaniumkristallen
DE1182354B (de) * 1958-09-02 1964-11-26 Texas Instruments Inc Transistor
FR1381154A (fr) * 1963-02-04 1964-12-04 Hitachi Ltd Transistors à effet de champ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2606551A1 (fr) * 1986-11-07 1988-05-13 Arnaud D Avitaya Francois Procede de formation de contacts ohmiques sur du silicium

Similar Documents

Publication Publication Date Title
DE949512C (de) Verfahren zur Herstellung von Halbleiterkoerpern
DE976348C (de) Verfahren zur Herstellung von Halbleiterbauelementen mit pn-UEbergaengen und nach diesem Verfahren hergestellte Bauelemente
DE1085613B (de) Verfahren zur grossflaechigen Kontaktierung eines einkristallinen Siliziumkoerpers
DE1627762A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
US2124306A (en) Electrical device
DE1032405B (de) Flaechenhalbleiter mit guter Waermeableitung
DE1286642B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2104207A1 (de) Verfahren zum Verbinden eines Kontaktierungsdr ahtes
DE1230919B (de) Verfahren zur sperrschichtfreien Kontaktierung von p-leitenden Zonen eines Halbleiterkoerpers mit einem Gold-Gallium-Lot
DE2240468A1 (de) Gegen thermische ermuedung bestaendiges halbleiterbauteil
WO1996030939A1 (de) Verfahren zur flächenkontaktierung elektronischer bauelemente
US3523358A (en) Process for producing a vacuum tight supra-conducting joint by diffusion soldering
AT210479B (de) Verfahren zur Herstellung eines hochdotierten Bereiches in Halbleiterkörpern
DE1059112B (de) Verfahren zur Kontaktierung von mit Aluminium legierten Silizium-Transistoren
AT221587B (de) Halbleiterelektrodensystem mit einem Halbleiterkörper und wenigstens einer aluminiumenthaltenden Elektrode auf diesem Körper
AT226779B (de) Verfahren zur Herstellung eines Transistors, insbesondere für Schaltzwecke
DE1167162B (de) Lot zum Verloeten von Teilen, von denen eines Gold enthaelt, und Verfahren zum Loeten mit diesem Lot
DE1564373A1 (de) Vorrichtung mit Silicium p - n Vereinigungszone und Verfahren zur Herstellung der Vorrichtung
DE1093643B (de) Verfahren zum Anlegieren einer Goldlegierung an einen Halbleiterkoerper
AT226327B (de) Verfahren zum Anbringen eines elektrischen Anschlusses an einer Halbleiteranordnung
DE2161945C3 (de) Verfahren zum Befestigen eines Halbleiterkörpers auf einem Träger durch Löten
AT214485B (de) Verfahren zur Herstellung von pn-Übergängen in einem Grundkörper aus vorwiegend einkristallinem Halbleitermaterial
DE1008088B (de) Verfahren zur Herstellung einer Loetverbindung zwischen zwei Koerpern, insbesondere an einem Flaechengleichrichter bzw. -transistor zwischen einer Systemelektrode und einer Abnahmeelektrode bzw. einer Anschlussleitung
DE1199103B (de) Verwendung einer Wismut-Tellur-Legierung als Lot und Verfahren zum Herstellen einer Loetverbindung
DE1514106C (de) Verfahren zur Herstellung von Halblei teranordnungen