DE1218518B - Verfahren zum Speichern vorzeichenbehafteter binaerer Informationen und Vorrichtung zur Durchfuehrung des Verfahrens - Google Patents
Verfahren zum Speichern vorzeichenbehafteter binaerer Informationen und Vorrichtung zur Durchfuehrung des VerfahrensInfo
- Publication number
- DE1218518B DE1218518B DES77147A DES0077147A DE1218518B DE 1218518 B DE1218518 B DE 1218518B DE S77147 A DES77147 A DE S77147A DE S0077147 A DES0077147 A DE S0077147A DE 1218518 B DE1218518 B DE 1218518B
- Authority
- DE
- Germany
- Prior art keywords
- input
- sign
- flops
- gate
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
Description
- Verfahren zum Speichern vorzeichenbehafteter binärer Informationen und Vorrichtung zur Durchführung des Verfahrens Die Erfindung betrifft ein Verfahren zum Speichern vorzeichenbehafteter Informationen nach Betrag oder Komplement und eine Vorrichtung zur Durchführung des Verfahrens mit einem Speicher mit einer der Anzahl der Informations-Bits entsprechenden Anzahl bistabiler Kippstufen mit jeweils zwei entgegengesetzte Speicherzustände (0,1 bzw. 1,0) erzeugenden Eingängen und mit jedem Eingang zugeordneter logischer Auswahlschaltung.
- Derartige Speicher sind meist Zählwerken zugeordnet, die sowohl den Betrag als auch das Vorzeichen des Betrages zur Verfügung stellen. Um einen derartigen Speicher in einer numerischen Steuerung oder Regelung verwenden zu können, muß er in vielen Anwendungsfällen so beschaffen sein, daß bei Eingabe eines Wertes mit positivem Vorzeichen der Betrag, bei Eingabe eines Wertes mit negativem Vorzeichen der Komplementärwert des Betrages (Neuner-Komplement) gespeichert wird. Dies könnte man z. B. dadurch erreichen, daß schon vor der Eingabe der Komplementärwert gebildet wird. Eine andere Mög- lichkeit ergäbe sich dadurch, daß man das kpmplementäre Signal an den komplementären Ausgängen der Kippstufen abnimmt. Beide Ausführungsformen würden jedoch einen verhältnismäßig großen gerätetechnischen Aufwand erfordern.
- Die Aufgabe der Erfindung besteht nun darin, eine erheblich einfachere Lösung dieses Problems zu finden. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß bei einemVerfahren der eingangs gekennzeichneten Art unter Anwendung des gekennzeichneten Speichers alle Kippstufen mit Hilfe der logischen Auswahlschaltungen vor Eingabe des Informationsbetrages je nach dem Vorzeichen über den einen Eingang in den einen Speicherzustand (0,1) bzw. über den anderen Eingang in den anderen Speicherzustand (1,0) gebracht werden und daß die Kippstufen anschließend je nach dem Vorzeichen über den anderen bzw. einen Eingang in Abhängigkeit vom Informationsbetrag gesetzt werden.
- Es werden also die Kippstufen abhängig vom Vorzeichen des neu einzugebenden Wertes derart gelöscht und neu gesetzt, daß der gegebene Wert bei positivem Vorzeichen unverändert und bei negativem Vorzeichen als Komplement an den gleichen Ausgängen des Speichers zur Verfügung steht.
- Die Vorrichtung zur Durchführung des Verfahrens ist dadurch gekennzeichnet, daß jede Auswahlschaltung aus einem UND-Gatter mit nachgeschaltetem ODER-Gatter besteht, daß der eine Eingang der den beiden Eingängen jeder Kippstufe zugehörenden UND-Gatter mit der jeweiligen Bit-Leitung und der andere Eingang dieser UND-Gatter mit den verschiedenen Vorzeichen entsprechenden Vorzeichenleitungen verbunden sind, daß die zugehörigen ODER-Gatter außer mit dem Ausgang der UND-Gatter mit den verschiedenen Vorzeichen entsprechenden Löschimpulsleitungen verbunden sind und daß hierbei die positive Vorzeichenleitung und die negative Löschimpulsleitung der einen UND-ODER-Kombination und die negative Vorzeichenleitung und die positive Löschimpulsleitung der anderen UND-ODER-Kombination zugeordnet sind.
- An Hand der Zeichnung sei die Erfindung näher erläutert: Mit 1 bis 4 sind die einzelnen bistabilen Kippstufen eines Speichers bezeichnet. Sie bilden eine Tetrade. Der von einem Zählwerk zur Speicherung zu übernehmende Betrag liegt an den Leitungen A, B, C und D an. Mit + S und - S sind Leitungen bezeichnet, die bei einem positiven oder negativen Vorzeichen Signal führen. Mit +L und -L sind Leitungen bezeichnet, die vor der Einspeicherung eines Wertes kurzzeitig Signal erhalten und sämtliche bistabilen Kippstufen 1 bis 4 in eine bestimmte einheitliche Stellung bringen. Damit wird der zuvor gespeicherte Wert gelöscht.
- Soll beispielsweise ein positiver neuer Wert eingegeben werden, so erhält zunächst die Leitung +L kurzzeitig Signal. Dadurch werden über die ODER-Gatter 7 die bistabilen Kippstufen 1 bis 4 durch Signale an den EingängenE0 in eine solche Lage gebracht, daß die Ausgänge A 0 L-Signal und die Ausgänge A 1 0-Signal führen. Anschließend erhält die Leitung +S ein Setzsignal. Stellt gleichzeitig eine oder mehrere der an einem Zählwerk angeschlossenen Leitungen A bis D ebenfalls ein L-Signal zur Verfügung, so ist die UND-Bedingung an den betreffenden UND-Gattem 5 erfüllt. Die den signalführenden Leitungen zugeordneten Kippstufen werden dann über ODER-Gatter 8 durch Signale an den Eingängen E 1 so gesetzt, daß nunmehr der Ausgang A 1 L-Signal und der Ausgang A 0 0-Signal führt. Die anderen Kippstufen bleiben in der zuvor gesetzten Stellung. Die an den Ausgängen A 1 zur Verfügung stehenden Signale stellen den Betrag der Information auf den Leitungen A bis D dar.
- Soll nun ein negativer Wert eingegeben werden, so wird über die Leitung -L kurzzeitig ein Löschsignal eingegeben, welches über ODER-Gatter 8 die bistabilen Kippstufen 1 bis 4 so schaltet, daß am Ausgang A 1 L-Signal und am Ausgang A 0 0-Signal erscheint. Anschließend erhält die Leitung -S Signal, so daß bei gleichzeitigem Vorhandensein eines Signals auf den Leitungen A bis D über die UND-Gatter 6 und ODER-Gatter 7 eine Umschaltung der entsprechenden bistabilen Kippstufen 1 bis 4 erfolgt. Die an den Ausgängen A 1 zur Verfügung stehenden Signale stellen nun den Komplementärwert des Betrages der Information auf den Leitungen A bis D dar.
- Die den einzelnen Kippstufen 1 bis 4 vorgeschalteten logischen Elemente können dabei mit den bistabilen Kippstufen in einem Baustein vereinigt sein.
- Das erfindungsgemäße Verfahren bzw. der erfmdungsgemäße Speicher ist für jeden reinen Binärcode und für jeden symmetrischen Dekadencode verwendbar. Die in der Zeichnung dargestellte Schaltung für eine Tetrade wird bei Änderung des verwendeten Codes nicht beeinflußt, d. h., sie ist z. B. sowohl für den Aikencode als auch für den Exzeß-3-Code verwendbar.
Claims (2)
- Patentansprüche: 1. Verfahren zum Speichern vorzeichenbehafteter binärer Informationen nach Betrag oder Komplement mit Hilfe eines Speichers mit einer der Anzahl der Informations-Bits entsprechenden Anzahl bistabiler Kippstufen mit jeweils zwei entgegengesetzte Speicherzustände (0,1 bzw. 1,0) erzeugenden Eingängen und mit jedem Eingang zugeordneter logischer Auswahlschaltung, d adurch gekennzeichnet, daß alle Kippstufen mit Hilfe der logischen Auswahlschaltungen vor Eingabe des Informationsbetrages je nach dem Vorzeichen über den einen Eingang in den einen Speicherzustand (0,1) bzw. über den anderen Eingang in den anderen Speicherzustand (1,0) gebracht werden und daß die Kippstufen anschließend je nach dem Vorzeichen über den anderen bzw. einen Eingang in Abhängigkeit vom Informationsbetrag gesetzt werden.
- 2. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1 mit einer der Anzahl der Informations-Bits entsprechenden Anzahl bistabiler Kippstufen mit jeweils zwei entgegengesetzte Speicherzustände (0,1 bzw. 1,0) erzeugenden Eingängen und mit jedem Eingang zugeordneter logischer Auswahlschaltung, dadurch gekennzeichnet, daß jede Auswahlschaltung aus einem UND-Gatter mit nachgeschaltetem ODER-Gatter besteht, daß der eine Eingang der den beiden Eingängen jeder IGppstufe zugehörenden UND-Gatter mit der jeweiligen Bit-Leitung (A, B, C, D) und der andere Eingang dieser UND-Gatter mit den verschiedenen Vorzeichen entsprechenden Vorzeichenleitungen (+S; -S) verbunden sind, daß die zugehörigen ODER-Gatter außer mit dem Ausgang der UND-Gatter mit den verschiedenen Vorzeichen entsprechenden Löschimpulsleitungen (+L; -L) verbunden sind und daß hierbei die positive Vorzeichenleitung (+S) und die negative Löschimpulsleitung (-L) der einen UND-ODER-Kombination und die negative Vorzeichenleitung (-S) und die positive Löschimpulsleitung (+L) der anderen UND-ODER-Kombination zugeordnet sind. In Betracht gezogene Druckschriften: Deutsche Patentschrift Nr. 883 813; deutsche Auslegeschrift Nr. 1018 656>-»Handbook of Automation, Computation and Control«, herausgegeben von John Wiley & Sons, Ine., New York, Vol. 2, S. 12 bis 24, erster Absatz, 1959.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DES77147A DE1218518B (de) | 1961-12-15 | 1961-12-15 | Verfahren zum Speichern vorzeichenbehafteter binaerer Informationen und Vorrichtung zur Durchfuehrung des Verfahrens |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DES77147A DE1218518B (de) | 1961-12-15 | 1961-12-15 | Verfahren zum Speichern vorzeichenbehafteter binaerer Informationen und Vorrichtung zur Durchfuehrung des Verfahrens |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1218518B true DE1218518B (de) | 1966-06-08 |
Family
ID=7506614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DES77147A Pending DE1218518B (de) | 1961-12-15 | 1961-12-15 | Verfahren zum Speichern vorzeichenbehafteter binaerer Informationen und Vorrichtung zur Durchfuehrung des Verfahrens |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE1218518B (de) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE883813C (de) * | 1941-05-23 | 1953-07-20 | Ibm Deutschland | Durch Impulse gesteuerte elektronische Anordnung mit Trigger-Kreisen, insbesondere Rechengeraet |
DE1018656B (de) * | 1956-03-17 | 1957-10-31 | Ibm Deutschland | Lineare Kernspeicher-Matrix |
-
1961
- 1961-12-15 DE DES77147A patent/DE1218518B/de active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE883813C (de) * | 1941-05-23 | 1953-07-20 | Ibm Deutschland | Durch Impulse gesteuerte elektronische Anordnung mit Trigger-Kreisen, insbesondere Rechengeraet |
DE1018656B (de) * | 1956-03-17 | 1957-10-31 | Ibm Deutschland | Lineare Kernspeicher-Matrix |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2751097C2 (de) | Schaltungsanordnung zum Erzeugen eines Kennsignals | |
DE2259725C3 (de) | Funktionsspeicher aus assoziativen Zellen mit mindestens vier Zuständen | |
DE2457312A1 (de) | Datenbehandlungseinrichtung mit einem feldwaehler | |
DE1178623B (de) | Programmgesteuerte datenverarbeitende Maschine | |
DE1217670B (de) | Lernfaehige Unterscheidungsmatrix fuer Gruppen von analogen Signalen | |
EP0049216A2 (de) | Rechenwerkeinheit mit einer parallelen bidirektionalen Schiebeeinrichtung | |
DE2361512C2 (de) | Schaltungsanordnung zur Prüfung eines Additionsresultates | |
DE1499178A1 (de) | Steuerbarer Datenspeicher mit Verzoegerungsleitung | |
DE2906524C2 (de) | Schaltung zur Erzeugung von Zeitsteuersignalen | |
DE2403669B2 (de) | SpezialComputer | |
DE1079358B (de) | Dezimal-Addiervorrichtung | |
DE2235802A1 (de) | Verfahren und einrichtung zur pruefung nichtlinearer schaltkreise | |
DE2037959A1 (de) | Verfahren und Schaltungsanordnung zum Dar stellen oder Aufzeichnen einer Folge binarer Bits | |
DE1218518B (de) | Verfahren zum Speichern vorzeichenbehafteter binaerer Informationen und Vorrichtung zur Durchfuehrung des Verfahrens | |
DE2057124A1 (de) | Assoziativspeicher | |
DE1120780B (de) | Programmgesteuerter Ziffernrechner | |
EP0195284A2 (de) | Vorrichtung, um die Anzahl der 1/0 Bits in einem n-Bit Binärwort zu zahlen | |
DE1282082B (de) | Schaltungsanordnung zur Ablesung des Zaehlstandes eines aus mehrere Dekaden bestehenden Zaehlers fuer elektronische Impulse | |
DE1161710B (de) | Abfrageeinrichtung fuer Magnetspeicher | |
DE1549482A1 (de) | Mehrzweckregister mit bistabilen Kippschaltungen | |
DE2238687A1 (de) | Binaere addieranordnung | |
AT233870B (de) | Ziffernrechner | |
DE884513C (de) | Vergleichsanordnung elektrischer Groessen | |
DE1574603A1 (de) | Binaere Addierschaltung | |
DE1105206B (de) | Paritaetsbitgenerator |