DE1183284B - Elektronischer Ziffernrechner - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

Internat. Kl.: G 06 f

Deutsche KL:

Pal. Bl. γ« -⁵· t

Nummer: 1183

Aktenzeichen: N 21534 IX c/42 m
Anmeldetag: 2. Mai 1962

HW. Auslegetag: 10. Dezember 1964p_af_# ßj, Y&3 Q, 3,

Die Erfindung betrifft elektronische Ziffernrechner, insbesondere einen vielseitig verwendbaren und mit einer verbesserten großen Kapazität ausgerüsteten Mehrzweckrechner, der bei einem Minimum an Schaltungen und zugeordneten Bauteilen digitale Informationen mit hoher Geschwindigkeit verarbeiten kann.

Die Operationsgrundlage eines bekannten elektronischen Rechners, wie er beispielsweise in der deutschen Auslegeschrift 1 120 780 beschrieben ist, beruht darauf, daß die Operationen des Rechners in mehrere aufeinanderfolgende Operationsblöcke aufgeteilt werden, wobei jeder Operationsblock eine festgelegte Zeitdauer — den Operationszyklus — beansprucht und einer bestimmten Kombination von logischen Stromkreisen entspricht, die während des betreffenden Operationszyklus wirksam gemacht werden, um vorbestimmte, für den betreffenden Operationsblock eindeutig definierte Operationen des Rechners durchzuführen. Bei solchen bekannten Rechnern ist eine veränderliche Programmfolgesteuervorrichtung vorgesehen, um wahlweise die bestimmte Kombination der logischen Stromkreise für jeden Operationsblock wirksam zu machen, wobei die Reihenfolge der durchzuführenden Operationsblöcke von einem oder mehreren Befehlen bestimmt wird. Ein Befehl setzt sich zusammen aus einer Reihe von zugehörigen Operationsblöcken, die normalerweise nacheinander zur Durchführung kommen, wobei die selbsttätige Folgesteuerung der Operationsblöcke während der Durchführung eines Befehls durch Auswählen des nächsten Operationsblocks erfolgt, der in Übereinstimmung mit in dem vorangegangenen Operationsblock getroffenen Entscheidungen ausgewählt wird.

Werden die Operationen des Rechners in der vorstehend zusammengefaßt beschriebenen Weise behandelt, so ist leicht zu erkennen, daß es notwendig ist, jeden vorbestimmten logischen Stromkreis, der für eine bestimmte Operation des Rechners erforderlich ist, je einmal zu realisieren; alsdann wird, wenn die durch den betreffenden vorbestimmten logischen Stromkreis dargestellte Operation während eines Operationsblockes benötigt wird, der vorbestimmte logische Stromkreis in geeigneter Weise mittels eines von der Programmfolgesteuervorrichtung abgegebenen Programmsteuersignals wirksam gemacht.

Bei dem oben beschriebenen bekannten Rechner wird jeder Operationszyklus, währenddem ein Operationsblock zur Durchführung kommt, in einzelne Zeitperioden gleicher Dauer aufgeteilt, wobei eine vorbestimmte Anzahl von Zeitperioden für jede der Elektronischer Ziffernrechner

Anmelder:

The National Cash Register Company,

Dayton, Ohio (V. St. A.)

Vertreter:

Dr. A. Stappert, Rechtsanwalt,

Düsseldorf N, Feldstr. 80

Beanspruchte Priorität:

V. St. v. Amerika vom 2. Mai 1961 (107 109)

in einem Operationsblock durchzuführenden Operationen bestimmt ist. Aufeinanderfolgende Operationen in. einem Operationsblock könnten bedspielsweise sein: die Einstellung von erforderlichen Programmsteuersignalhalteschaltungen,. um die bestimmte Kombination von logischen Stromkreisen wirksam zu machen, die dem während des Operationszyklus durchzuführenden Operationsblock entspricht; das Abfragen eines Magnetkernspeichers; die Durchführung von logischen Operationen; das Wiedereinschreiben in den Magnetkernspeicher; die Prüfung von Entecheidungs^Flip-Flops, um den nächsten zur Durchführung kommenden Operationsblock zu bestimmen und das Rückstellen der Programmsteuersignalhalteschalter, damit diese in dem nächsten Operationsblock wieder eingestellt werden können. Jede dieser Operationen benötigt ganz allgemein eine unterschiedliche Anzahl von Zeitperioden. Während jeder der Zeitperioden wird ein Taktimpuls an den Takteingang jedes Flip-Flops des Rechners angelegt, damit ausgewählte Flip-Flops entsprechend umgeschaltet werden, um die Ergebnisse der Operationen zu speichern, die gegebenenfalls während der vorangegangenen Zeitperiode durchgeführt wurden.

Die Operationsmethode des Rechners nach der vorstehend beschriebenen Weise bietet zwar manche Vorteile, insbesondere dann, wenn nichtlineare Vorrichtungen, wie Magnetkernschaltungen, verwendet werden, um die erforderlichen Programmsteuersignale zu erzeugen. Die Nachteile dieser Methode

409 757/306

liegen jedoch in einer Reihe von Beschränkungen, und zwar

1. in bezug auf die Operationsgeschwindigkeit, mit der der Rechner arbeiten kann, d. h. die Zeit, die der Rechner benötigt, um typische Mehrzweckoperationen, wie Multiplikationen, Divisionen usw., durchzuführen,

2. in bezug auf die Vielseitigkeit der durch den Rechner durchführbaren Operationen und

einer anderen Grundoperation durch die Verknüpfungsschaltung bewirkt, und die in Abhängigkeit von den Ergebnissen der jeweils während einer Grandoperation durchgeführten Operationen von einem Zustand in den anderen fortgeschaltet wird.

Die Erfindung ist gekennzeichnet durch eine Taktsignalquelle, die während einer Grundoperation jeweils einen einzigen Taktimpuls erzeugt, der an die Verknüpfungsschaltung angelegt wird und die Zu-

- . , c α· τ* -U-V*-*. a a U ■<■ ■ ¹⁰ Stande der binaren Speichervorrichtung m der Pro-

3. in bezug auf die Flexibilität der Arbeitsweise _orammttftlIi„_nrr;i._ht,;_n„ oUirb™tL· fnrt^h*ltP.t

des Rechners.

Diese Beschränkungen ergeben sich zum Teil daraus, daß bei dem vorstehend beschriebenen System

zyklus), von ihrem umgeschalteten Zustand in ihren normalen Zustand zurückzuschalten und sich zu regenerieren.

Ein typisches Ausführuagsbeispiel zur Durchführung der vorstehend genannten Aufgaben kann ein elektronisches Rechensystem enthalten, dessen Datenverarbeitungsoperationen durch eine Programmsteuervorrichtung gesteuert werden, die nacheinander

Zeitdauer gleich der Summe der Zeiten, die für diese Operationen benötigt werden; dieser ganze Operationszyklus muß für jeden Operationsblock statt-

grammsteuervorrichtung gleichzeitig fortschaltet.

Ein weiterer Vorteil dieser Anordnung besteht darin, daß durch Schaltvorgänge auftretende Ausgleichssignale im wesentlichen unwirksam gemacht

die Länge des Operationszyklus, während welchem 15 werden, da für die Flip-Flops genügend Zeit vorder Operationsblock zur Durchführung kommt, einen handen ist (bis zum Beginn des nächsten Operationsausreichend großen Zeitraum zusätzlich zu der zu
der logischen Verarbeitung benötigten Zeit bereitstellen muß, und zwar zum Einstellen der Programmsteuerhalteschaltungen, zum Lesen und Schreiben in 20
den bzw. aus dem Speicher, zum Prüfen der Entscheidungs-Flip-Flops zwecks Bestimmung des nächsten Operationsblockes und zum Rückstellen der
Programmsteuerhalteschaltungen, damit diese für

den nächsten Operationsblock bereitgestellt sind. 25 eine vorbestimmte Kombination logischer Strom-Mithin ist die für den Operationszyklus erforderliche kreise auswählt, welche während jedes Operations-

zykltis wirksam zu machen sind. Während jedes Operationszyklus kommt in Übereinstimmung mit der vorbestimmten Kombination während des Ope-

finden, selbst dann, wenn nur ein relativ einfacher 30 rationszyklus wirksam gemachter logischer Strom-Operationsblock zur Durchführung kommt, der kreise ein Operationsfolock zur Durchführung. Zulediglich einen kleinen Teil des Operationszyklus sammengehörige Operationsblöcke, die in einer vorbeansprucht, bestimmten Reihenfolge zur Durchführung kommen Das wesentlichste Merkmal des oben beschriebe- und dadurch bestimmte Operationen des Rechners nen Systems besteht in diesem Zusammenhang darin, 35 (z. B. Laden, Dividieren usw.) schaffen, sind in daß die Verknüpfungsvorgänge der Programmsteuer- Gruppen zusammengefaßt, die die Befehle bilden, vorrichtung (d. h. die Verknüpfungsvorgänge, die Jeder Befehl setzt sich zusammen aus so vielen Opeden nächsten Zustand der Programmsteuervorrich- rationsblöcken, als für die Durchführung sämtlicher tung bestimmen) am Ende jedes Operationsblockes Operationen erforderlich sind, die einem bestimmten durchgeführt werden, d. h. nachdem alle anderen 4° Befehl entsprechen. Jeder Operationsblock benötigt Verknüpfungsvorgänge (d. h. die Verknüpfungs- ein Zeitintervall zur Durchführung der ihm zugeordvorgänge, die zur Verarbeitung der entsprechenden neten oder beigegebenen Operationen. Dieses Zeit-Daten in diesem Operationsblock dienen) durch- Intervall (das für jeden und alle Operationsblöcke geführt wurden. gleich ist) wird vorliegend als Operationszyklus des Demgegenüber wird durch die Erfindung eine we- 45 Rechners bezeichnet. Für jeden Operationszyklus sentliche Verbesserung dadurch erzielt, daß der kommt ein Operationsblock zur Durchführung.
Grundoperationszyklus in der Weise verändert wird, Der Operationszyklus des vorliegend _/ beschriebedaß der Verknüpfungsvorgang der Programmsteuer- nen Rechners wird durch eine Taktquelle definiert, vorrichtung annähernd gleichzeitig mit den anderen die Taktimpulse abgibt, deren Folgegeschwindigkeit Verknüpfungsvorgängen durchgeführt wird. Dies be- 50 gleich dem Zeitintervall des Operationszyklus ist. deutet mit anderen Worten, daß die Durchführung Weiter werden Zeitgabeimpulse zum Einleiten von der verschiedenen Verknüpfungsoperationen prak- Operationen während eines Operationszyklus zu betisch gleichzeitig mit der Einstellung der die Ergeb- stimmten Zeiten innerhalb eines Operationsintervalls nisse der Operationen speichernden Flip-Flops statt- durch Abgreifen von einer Verzögerungsleitung abfindet. Erfindungsgemäß wird ein einziger Taktimpuls 55 geleitet, an die die Taktimpulse angelegt werden, zur Einstellung aller Flip-Flops verwendet, d. h. so- Ganz allgemein gesehen, gibt die vorliegende Zeitgabequelle eine analoge Zeitgabe, da die Zeitgabeimpulse von der Verzögerungsleitung zu jeder beliebigen Zeit innerhalb eines Operationszyklus durch 60 Veränderung der Abgriffe an der Verzögerungsleitung erhalten werden können. Diese Zeitgabe

wohl der in der Programmsteuervorrichtung befindlichen Flip-Flops als auch der zur Durchführung der Operationen der gespeicherten Daten verwendeten Flip-Flops.

Gegenstand der Erfindung ist somit ein elektronischer Ziffernrechner mit einem Datenspeicher, einer Verknüpfungsschaltung mit einer durch mehrere Flip-Flops gebildeten binären Speichervorrichtung zur Verarbeitung von aus dem genannten Datenspeicher aufgerufenen Daten und mit einer Programmsteuervorrichtung, die mehrere Flip-Flops enthält, deren Zustand jeweils die Durchführung

unterscheidet sich von der digitalen Zeitgabe, bed der Zeitgabeimpulse nur in gleichmäßig quantisierten Zeitabständen abgegeben werden.

In einer bevorzugten Anordnung der vorliegenden Erfindung sind getrennte Verzögerungsleitungen für die Verarbeitungseinheit und für jede der Hauptspeichereinheiten des Rechners vorgesehen. Die Ver-

arbeitungseinheit enthält den Hilfsspeicher, das Zustand ändern, um dadurch Zeitgabesignale in Programmsteuersystem und logische Schaltungen. den Flip-Flop-Ausgängen zu erzeugen, die die ge-Die Taktquelle ist mit der Verzögerungsleitung der wünschte vorbestimmte Zeitdauer aufweisen. Zeit-Verarbeitungseinheit direkt und mit den Verzöge- gaibeimpulse werden auch von der Verzögerungsrangsleitungen des Hauptspeichers über eine De- 5 leitung gewonnen, um dadurch Impulse zu erhalten, Codierungseinheit gekoppelt, die bestimmt, welche wie beispielsweise Löschimpulse, »strobe«-Impulse der Verzögerungsleitungen der Hauptspeicher- und logische Taktimpulse. Die Zeitgabe dieser Imeinheiten der Taktimpuls zu empfangen hat. pulse kann relativ zueinander und in bezug zu an-Der Operationszyklus eines typischen Rechners deren Operationen durch den Abgriff an den Verenthält verschiedene Zeiten, während denen in samt- io zögerungsleiter gesteuert werden, von dem die Imlichen Operationszyklen bestimmte Operationen des pulse abgeleitet werden. Beispielsweise wird der Rechners durchgeführt werden. In dem vorliegend Speicher-»strobe«-Impuls von einem Zeitgabeimpuls beschriebenen Ausführungsbeispiel enthält der Ope- gebildet, der zu einer Zeit abgeleitet wird, die dem rationszyklus verschiedene Operationen, die gleich- logischen Taktsignal um eine Zeitperiode vorangeht, zeitig auftreten oder sich gegenseitig überschneiden, 15 die ausreicht, um die Ergebnisse der Logik in den wie beispielsweise Löschen der Speicher bei Beginn logischen Flip-Flops stabilisieren zu lassen, und eines jeden Operationszyklus; Erregen eines Pro- außerdem erst nachdem der Lesestrom an die Kerne grammsteuerumformers zum Wirksammachen der in der vopbezeiehneten Zelle in dem Speicher angevorbestimmten Kombination logischer Stromkreise, legt ist, wodurch die Information aus der vorbezeichdie dem durchzuführenden Operationsdruck ent- 20 neten Stelle zur Verwendung in logischen Opespricht; Einlesen des Inhalts einer Zelle eines jeden rationen verfügbar ist, die vor dem logischen Taktder Speicher in ein entsprechendes Register während impuls auftreten. Die Zeitgabe des Programmsteuerannähernd der ersten Hälfte des Operationszyklus; signals geht auch dem »strobe«Jmpuls voran, um Einschreiben in Zellen des Speichers von den Ope- dadurch das Programmsteueraignal für die Durchrationsregistem während der zweiten Hälfte des Ope- 35 führung logischer Vorgänge verfügbar zu machen, rationszyklus und Ausführung logischer Entschei- Dabei wird die Dauer des Programmsteuersignals dungsoperationen während des gesamten Operations- auf die durch die Schaltung bedingten Grenzen des Zyklus, sobald Daten verfügbar werden, wobei die Programmsteuergerätes begrenzt als auch ein Zeit-Ergebnisse der logischen Operationen beim Auf- intervall für den Aufbau des Programmsteuersignals treten des logischen Taktimpulses gespeichert wer- 30 vor den logischen Operationen zugelassen, die mit den, der kurz nach der Hälfte des Operationszyklus dem Auftreten des »stxobe«-Impulses beginnen, auftritt. Ähnliche Bedingungen und Begrenzungen sind für Die Abschnitte des Operationszyklus, in welchem die Schreiboperationen gegeben, in denen das Emdie Lese- und Schreiboperationen auftreten, sind so schreiben in die Speicher zeitmäßig so gesteuert ist, aufgeteilt, daß die Entschlüßlung der Adresse der 35 daß es nach dem logischen Taktsignal auftritt, wovorbezeichneten Speicherzelle zeitmäßig vor dem tat- durch die Ergebnisse der logischen Operationen, die sächlichen »Auslesen« der Zelle stattfindet. Während in Eingangs-Ausgangs-Registem gespeichert sind, der ersten Hälfte des Operationszyklus findet eine zum Eingeben in die entsprechenden Speicher verweitere Operation, nämlich die Erzeugung des fügbar sind. Die vorangehend beschriebenen Bedin-Programmsteuersignals statt, um die Durchführung 40 gungen führen zu der wesentlichen Aufgabe des der logischen Operation zu ermöglichen. Jede der analogen Zeitgabesteuerteiles des Rechners, der die vorangehenden Operationen ist innerhalb eines Ope- Dauer des Operationszyklus anif ein Minimum darationszyklus durchführbar, und zwar während eines durch verringern soll, daß Operationen innerhalb vorbezeichneten Zeitintervalls, in welchem die ge- eines Operationszyklus sofort eingeleitet werden, naue Zeitgabe von gleichzeitig auftretenden Ope- 45 sobald die Daten verfügbar gemacht sind und der rationen von der Zeitverzögerung abhängt, in dem Rechner bereit ist. Diese und andere Zuordnungen ein Ausgangssignal von der betreffenden Vorrichtung von Abschnitten des Gfundoperationszyklus zum erzeugt wird. Eine vorbestimmte Reihenfolge der Spezifizieren von Operationen, die die Vorteile des Operationen und Zeitintervalle zwischen den Öpe- vorliegenden Zeitgabesteuersysteois benötigen oder rationen ist erforderlich, da die Operationen vonein- 5° verwenden, werden nachstehend im einzelnen beander abhängig sind. So sollten z. B. die Ausgangs- schrieben.

signale des Adressenentschlüßlers in einem Speicher Es ist somit ersichtlich, daß außer der zur Durch-

dann vorhanden sein, wenn Lesestrom an die Kerne führung der während eines GMüdoperatiomszyklus

in einer ausgewählten Zelle angelegt werden soll. Da erforderlichen logischen Öperaiioii#fl zur Verfügung

die größere Verzögerung in dem Entschlüßler auf- 55 stehenden Zeit das vorlegende Zedtgabesteuersystem

tritt, wird die Operation des Entschlüßlers vor der auch Zeit für die Verarbeitungsieinheit bereitstellt,

Zuführung von Strom an die Lesetreiber des Spei- um mit gewählten Zellen der Speicher in Verbindung

chers eingeleitet, um dadurch sicherzustellen, daß zu treten und um Programmsteu&rsdgnale zu erzeu-

eim vollständig decodierter Ausgang des Adressen- gen, die die logischen Stromkredse der Verarbeitungs-

entschlüßlers zu der Zeit vorhanden ist, wenn Lese- 60 einheit auswählen, welche während des logischen

strom den Lesetreiberleitern zugeführt wird. Operationsabschnittes des Gffundoperationszyklus

Bei der Zedtgabesteuerung der Verarbeitangs- wirksam zu machen sind.

einheit ist die Anordnung so getroffen, daß ein Ver- Alle von einem Rechner durchführbaren Vorzögerungsleiter eine Quelle von Zeitgabedmpulsen gänge können so aufgeteilt werden, daß sie von vorbildet, die zu jeder Zeit über ein 6^sec-Zeitintervall 65 bestimmten Operationsblöcken während aufednverfügbar sind. Beispielsweise werden die Impulse änderfolgender Operationszyklen ausgeführt werden an Zeitgabe-Flip-Flops (zur Unterscheidung von können, wobei die logischen Stromkreise, die wählogischen Flip-Flops) angelegt, damit diese ihren rend jedes Operationsblockes wirksam zu machen

sind, durch das Programmsteuergerät gesteuert Ein bekannter Rechner ist beispielsweise dementsprewerden. chend zum Verarbeiten von Wörtern eingerichtet,

Somit schafft jeder Operationszyklus genügend wobei jedes der Wörter eine Länge von zehn alpha-Zeit für die Durchführung der erforderlichen Ope- numerischen Zeichen aufweist und wobei ein alpharationen entsprechend des Operationsblockes, der 5 numerisches Zeichen durch sechs binäre Ziffern oder durch das Programmsteuergerät zur Durchführung Bits und eine Dezimakiffer durch vier Bits dargeausgewählt wurde; bei dem logischen Taktimpuls, stellt wird. In den Fällen, wo die Information kürzer der während jedes Operationszyklus auftritt, wird als sechzig Bits ist, werden bedeutungslose Nullen der Rechner rückgestellt, um für Operationen bereit eingefügt, was natürlich einen Verlust an Verarbeizu sein, die während des anschließenden Operations- ίο tungszeit und Speicherraum ergibt. In anderen bezyklus durchzuführen sind. kannten Maschinen, die keine grundsätzliche Grup-

Das Programmsteuersystem des vorliegenden pierung von Ziffern, z. B. von zehn Ziffern verwen-Rechners enthält zwei Umformer, die gemeinsam für den, um die vorstehend genannten Nachteile zu veralle Befehle vorgesehen sind, dann zwei zusätzliche meiden, wird die Information als Vielfaches der einUmformer, die gemeinsam für eine Gruppe von Be- 15 zelnen Zeichen behandelt. Der Nachteil des letzteren fehlen, den Einstufenbefehlen, vorgesehen sind, und Verfahrens besteht jedoch darin, daß ein größerer schließlich noch zwei weitere zusätzliche Umformer, Zeitaufwand zur Bearbeitung der Information mit die gemeinsam für eine Gruppe von Befehlen, den den veränderlichen Vielfachen der Zeichen erforder-Doppelstufenbefehlen, vorgesehen sind. Die zweite lieh ist.

Anordnung dient zum Steuern der Folge der Block- ao Bei dem vorliegenden Rechner besteht ein Wort operationen, die dem betreffenden Befehl, der durch- aus drei numerischen Ziffern (dezimal- oder hexageführt werden soll, entsprechen. Jeder Umformer kann dezimalverschlüsselten binären Ziffern) von jeweils einem bestimmten Operationsblock entsprechende vier Bits oder aus zwei alpha-numerisch-binärver-Programmsteuersignale auf mit dem Umformer gekop- schlüsselten Zeichen von jeweils sechs Bits, wobei ein pelten Abtastleitern erzeugen. Die Umformer in den 35 bis acht Wörter zur selben Zeit mit gleicher Leichentsprechenden Anordnungen sind spalten- und tigkeit verarbeitet werden kann. Hieraus ergibt sich reihenweise angeordnet, so daß Signale, die an somit, daß der vorliegende Rechner die Vorteile der Koordinatentreiber einer ausgewählten Spalte und Informationsbearbeitung durch die Anwendung der Reihe angelegt werden, einen Stromkreis herstellen. Gruppierung von Ziffern in Wörter besitzt und Flexidamit ein Zeitgabetreiberimpuls einem ausgewählten 3° bilität aufweist, um im Gegensatz zu Rechnern, bei Umformer zugeführt werden kann, wodurch Pro- denen jeweils zehn Zeichen in einem Wort vorhangrammsteuersignale auf den Abtastleitern erzeugt den sind, den Verlust von Arbeitszeit und Speicherwerden, die mit dem ausgewählten Umformer ge- raum zu verringern.

koppelt sind. Die Abtastleiter sind wiederum mit den Die Grundspeichereinheit bei dem vorliegenden

entsprechenden logischen Stromkreisen verbunden, 35 Rechner ist daher ein Wort, das aus zwölf Bits beum diese wirksam zu machen, wenn ein Impuls auf steht. Die zwölf Bits zum Speichern der Information ihren entsprechenden Abtastleitern induziert wird, erbringen große Flexibilität in der Verarbeitung von wobei der Abtastleiter jedes logischen Stromkreises drei numerischen oder zwei alpha-numerischen Zeimit allen Steuerumformern gekoppelt ist, die den chen. Sind mehr als drei numerische oder zwei alpha-Operationsblöcken entsprechen, in welchen der logi- 40 numerischen Zeichen zur Darstellung einer Zahl erforsche Stromkreis wirksam zu machen ist. derlich, so können bis zu acht fortlaufend aufein-Obwohl die Umformer der Steueranordnung in anderfolgende Wörter zur Darstellung einer Zahl einer festgelegten Folge zur Durchführung von Da- verwendet werden, wobei die Zahl der aufeinandertenverarbeitungsoperationen während aufeinander- folgenden Wörter als »Feldlänge« oder einfacher folgender Operationszyklen auswählbar sind, so sind 45 ausgedrückt, als »Feld« bezeichnet wird. Besteht die aber auch Vorkehrungen getroffen, um zu ermög- Information nur aus Ziffern, wobei vier Bits jeweils liehen, daß der Satz von während eines bestimmten eine Ziffer kennzeichnen, so ist das Wort drei Ziffern Operationszyklus durchgeführten Operationen in lang. Diese Dualdarstellung ist in einem Datenvereiner Wiederholungsoperation noch einmal folgt, arbeitungsgerät von Wichtigkeit, da die Mehrzahl der oder daß ein oder mehrere Operationsblöcke durch 5° Daten numerischer Art ist und weil eine solche Dualgeeignete Auswahl des nächsten Programmsteuer- darstellung erlaubt, daß numerische Ziffern 5O°/o Umformers übersprungen werden können. schneller verarbeitet werden können als alpha-nume-Bei der Beschreibung der Arbeitsweise des vor- rische Zeichen. Zusätzlich zu der größeren Geschwinliegenden Rechners beim Verarbeiten von Informa- digkeit, die mit den gleichen Geräten erreichbar ist, tionen wird gezeigt, daß er in der Lage ist, sowohl 55 verringert die Vier-Bit-Darstellung der Ziffern den numerische als auch alphabetische Daten zu ver- erforderlichen internen und externen Speicherraum arbeiten, deren Operanden variable Länge haben für die gleichen Daten.

können. Die besondere Datenstruktur ist bestimmt Aus der vorangehenden allgemeinen Beschreibung

von der zu verarbeitenden Information und von dem ergibt sich, daß der vorliegende Rechner einen neuen günstigsten Lösungsweg, auf dem die Maschine die 60 Operationszyklus verwendet, dessen Wiederholungs-Information verarbeiten kann. Eine Information be- geschwindigkeit dem logischen Taktimpuls entspricht, steht normalerweise aus Zahlen, von denen jede während welchem Programmsteuerung-, Hauptspei-Ziffern und/oder Buchstaben verschiedener Länge eher-, Hilfsspeicher-, Logik- und Entseheidungsopeenthalten kann. Eine Zahl kann beispielsweise aus rationen gleichzeitig infolge von Zeitgabeimpulsen neun Ziffern oder Buchstaben, aber auch aus nur 65 durchgeführt werden, die von analogen Zeitgabemitzwei Ziffern bestehen. Es ist typisch für Digitalrech- tem abgeleitet werden, wobei jede dieser Operationen ner, Ziffern oder Buchstaben als eine Gruppe zu be- jedes Operationszyklus entsprechend dem Operationshandeln, die allgemein als ein Wort bezeichnet wird. block geändert werden kann, der während des be-

ίο

treffenden Operationszyklus zur Durchführung kommen soll. Außerdem werden Treiber anstatt Flip-Flops zur Durchführung von Entscheidungen und anderen zwischenlogischen Operationen verwendet, um zu ermöglichen, daß die Ergebnisse von sämtlichen logischen Operationen, die entsprechend der während jedes Operationszyklus wirksam gemachten vorbestimmten Kombination logischer Stromkreise durchgeführt werden, den Eingängen der logischen speicher 13, der verschiedene, besonders bezeichnete Speicherzellen oder Register enthält; ein Programmsteuersystem 10 und ein Zeitgabesteuergerät mit einer Taktimpulsquelle 20, die Taktsignale an Verarbeitungsemheit-Zeitgabestromkreise 22 und Zeitgabesteuerstromkreise 24, 26, 28 und 30 für die entsprechenden Speichereinheiten MU0, MUl, MU2 und MU 3 des Hauptspeichers abgibt. Wie in Verbindung mit F i g. 2 A und 2 B beschrieben wird, werden wäh-

det, und zwar

1. für die Zeitgabö der Operation zum Lesen und Schreiben von Daten in den Hauptspeicher 9 und in den Hilfsspeicher 13,

2. für die Zeitgabe der Operation des Programmsteuersystems 10 und

3. für die Zeitgabe der Beschickung eines Taktimpulses C_L an die Flip-Flops, um die logische Folgeschaltung des Rechners weiterzuschalten.

In dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung besitzt jede der Speichereinheiten MUO, MUl, MU2 und MÜ3 eine Speicherkapa-

Flip-Flops vor dem logischen Taktimpuls während io rend jedes Grundoperationszyklus des Rechners die des betreffenden Zyklus zugeführt werden, so daß Zeitgabesteuerstromkreise zur Definierung verwendie Logik für jeden logischen Taktimpuls weitergeschaltet und ein anderer Operationsblock in jedem
Operationszyklus durchgeführt werden kann.

Die spezifische Art der Erfindung als auch deren weiteren Merkmale, Fortschrittlichkeiten, Anwendungsmöglichkeiten und Aufgaben ergeben sich aus der nachfolgenden Einzelbeschreibung eines Ausführungsbeispiels eines Rechners gemäß der Erfindung und aus den Zeichnungen. In den Zeichnungen zeigt

F i g. 1A bis 1C ein Blockdiagramm der allgemeinen Anordnung des Rechners,

Fig. 2A ein schematisches Diagramm des Zeitgabesteuersystems,

Fig. 2B ein schematisches Diagramm der Verzö- 25 zität von 10 000 Wörtern, woraus sich eine Gesamtgerungsleiter-Zeitgabeschaltung, Speicherkapazität von 40 000 Wörtern ergibt. Die

Grundinformationseinheit des Rechners ist ein Wort, das aus zwölf Bits zuzüglich einem Paritätsprüfbit besteht. Jede Spdcherdnljeit des Hauptspeichers 9 sieht eine zugeordnete Adresse für jede Speicherzelle oder für jedes gespeicherte Wort vor, und jedes Wort ist einzeln adressierbar durch ein gemeinsames Adressenregister, dem L-Register. Der Hauptspeicher 9 speichert die Programminformaläon, d. h. sowohl die Befehle als auch die Arbeitsdaten und die Zwischenergebnisse; es besteht keine Beschränkung für die Zuordnung von Speicherzellen für das Programm oder für die Daten. Die Information wird nach, von und zwischen den verschiedenen Speichern in Form von ein Wort enthaltenden parallelen Informationsbits übertragen; Wörter, die verschiedenen Bahnen folgen, werden ebenfalls parallel übertragen. Arithmetische Operationen in dem Addierer 11 α verarbeiten sowohl vollständige Wörter als auch ihre entsprechenden Bits in paralleler Weise.

Der Hilfsspeicher 13, der als ein Teil der Verarbeitungseinheit aufgenommen ist, enthält verschiedene Sonderregister, und zwar Indexregister 15, Sprungregister 16, temporäre Speicherregister 19 und einen

in Fig. 7A und 7B gesteuert werden, und mit Dar- 50 Akkumulator 17. Die Register in dem Hilfsspeicher stellung von Operationsblöcken, die allen Befehlen 13 sind über die Eingangs-Ausgangs-Leitungen zu der Verarbeitungseinheit und den Einstufenbefehlen dem 5-Register mittels Sonderbefehlen oder mittels gemeinsam sind, und von Operationsblöcken, die eines Tastenfeldes (nicht gezeigt) zugänglich. Der typische Befehle spezifizieren. Hilfsspeicher 13 enthält achtzig Speicherzellen, von

In den Zeichnungen wurden für gleiche oder ent- 55 denen vierundsechzig die Index- und Sprungregister sprechende Teile, die in verschiedenen Darstellungen 15 und 16 enthalten, in denen jede Speicherzelle gezeigt sind, gleiche Bezugszahlen bzw. Bezügszei- achtzehn Bits und ein Paritätsprüfbit speichern kann, chen verwendet. F i g. 1A bis 1C ergeben, wenn sie Der Akkumulator 17 enthält acht Speicherzellen zum entsprechend nebeneinandergelegt werden, die Dar- Speichern von acht Wörtern, von denen jedes Wort stellung eines vereinfachten schematischen Dia- 60 zwölf Bits und ein Paritätsbit enthält. Das temporäre gramms eines bevorzugten Ausführungsbeispiels des Speicherregister 19 enthält acht Speicherzellen für Rechners gemäß der vorliegenden Erfindung. Der
Rechner enthält: einenHauptspeicher 9 mit einzelnen
Speichereinheiten MU0, MUl, MUl und MU3 zum
Speichern von Informationen, enthaltend Program- 65
mierungsdaten, Arbeitsdaten und Zwischenergebnissen, in deren Speicherzellen, wobei jede Speicherzelle eine Ein-Wort-Kapazität besitzt; einen Hilfs-

F i g. 3 ein Diagramm der Wellenformen von einigen der Zeitgabesignalen, die durch das Zeitgabesteuersystem gemäß Fig. 2A und 2B erzeugt werden,

F i g. 4 ein Schaltungsdiagramm eines typischen Flip-Flops mit besonderer Darstellung der Eingangsschaltung,

Fig. 5 ein schematisches Blockdiagramm des Hilfsspeichers, der in F i g. 1 in allgemeiner Form dargestellt ist,

Fig. 6A und 6B Schaltungsdiagramme der Eingangsschaltung zu typischen Flip-Flops und Treiberleitern,

Fig. 7A und 7B ein schematisches Diagramm,

F i g. 8 ein Schaltungsdiagramm eines Teiles des in Fig. 7B gezeigten Programmsteuersystems,

Fig. 9 ein Zeitdiagramm von verschiedenen Signalen, die dem Programmsteuersystem gemäß Fig. 7B und 8 zugeordnet sind,

F i g. 10 ein Befehlsablauf diagramm mit Darstellung von beispielsweise gewählten Befehlen, die durch entsprechende Gruppen von Programmsteuerumformern der Programmsteuerumformeranordnung kurzzeitiges internes Speichern, das von der Verarbeitungseinheit während der Ausführung bestimmter Befehle verwendet wird.

Um Zugriff zu den 40 000 Wörtern, die in dem Hauptspeicher 9 gespeichert sind, zu erhalten, wird eine Achtzehn-Bit-Adresse benötigt. Diese Adresse besteht aus vier binärverschlüsselten Dezimalziffern

409 757/306

von jeweils vier Bits und zusätzlichen zwei Bits füi die höchste Ziffer zum einzelnen Adressieren einer bestimmten der SpeichereinheitenMU0, MUl, MUl und MU3. Zugriff zu dem Hilfsspeicher 13 ist erhältlich durch eine Adresse, die aus sieben Bits besteht. Eine weitere Beschreibung des HilfsSpeichers 13 und des Hauptspeichers folgt anschließend.

Die in Blockform in F i g. 1A bis 1C dargestellten Flip-Flop-Register enthalten nicht nur die Flip-Flop-Schaltungen, sondern auch die logischen Netzwerke, die den entsprechenden Flip-Flops zugeordnet sind. Es folgt nun ©ine kurze Beschreibung jedes Flip-Flop-Registers, das in Fig. 1 gezeigt ist. Dabei wird die Art und Weise erläutert, wie die Information in dem Rechner übertragen oder verteilt wird. Dem Hauptspeicher 9 ist das L-Register und das M-Register zugeordnet. Das L-Register enthält achtzehn Flip-Flops L1-18 und wird als Adressenregister für den Hauptspeicher 9 verwendet. Die Fldp-Flops L1-16 sind in der Lage, eine Adresse aus dem Be- ao reich von 0000 bis 9999 zu bezeichnen, um dadurch Zugriff zu jeder der 10 000 Speicherzellen in einer beliebigen der vier Speichereinheiten MUQ bis Ml/3 zu schaffen; die betreffende Speichereinheit wird adressiert durch die Flip-Flops L17-18. Das M-Register, das dreizehn Flip-Flops M1-13 und ihre zugeordneten logischen Netzwerke enthält, wird als Eingang-Ausgang-Register für den Hauptspeicher 9 einschließlich der Speichereinheiten MUO bis MC/4 verwendet. Die Flip-Flops M1-12 speichern das Informationswort, das in die oder aus der betreffenden Einheit des Hauptspeichers übertragen wird. Das Flip-Flop M13 speichert das Paritätsprüfbit. Das /!-Register und das S-Register sind für den die während des Speicherzyklus übetragen werden, so daß die übrigen Flip-Flops 513-18 dann in geeigneter Weise als Schieberegister verwendbar sind. Die Operation des Hilfsspeichers und des S-Registers zum Speichern mit variabler Länge wird noch im einzelnen beschrieben, wenn das Eingabesteuergerät gemäß Fig. 2A und 2B und der Hilfsspeicher 13 gemäß F i g. 5 näher erläutert wird.

Die Flip-Flops N1-11 dienen dazu, die Umformer in den Programmsteuerumformeranordnungen 152 und 153 zum Steuern der Operation des Rechners einzeln auszuwählen. Die Flip-Flops N 7-11 enthalten das Befehlsregister und werden zum Speichern des Befehlscode verwendet und führen einen Teil der Koordinatenauswahl 152 durch, während die Flip-Flops JV1-6, die als Programmzähler-Flip-Flops bezeichnet werden, die Koordinatenauswahl für die Umformer in den Programmsteuerumformeronordmmgenl52 und 153 vervollständigen. Das T-Register enthält die Flip-Flops T1-12, und die Flip-Flops der übrigen Register TM, TK und TA dienen zum vorübergehenden Speichern von bestimmten Informationen, die erforderlich sind und nicht sonstwie sofort zur Verfügung stehen, um Entscheidungen ki der Steuerung der Folge der Operationen des Rechners zu treffen. Die T-, TM-, TA- und TK-Register werden intern durch Befehle verwendet; einige ihrer vielseitigen Funktionen ergeben sich aus der später folgenden Einzelbeschreibung.

Zusätzlich zu seiner gewöhnlichen Funktion des Addierens dient der Addierer lic auch der Übertragung, jedoch ohne Addition oder Subtraktion, von einer Information zwischen den S- und M-Registem und von dem S-Register nach dem L-Register. Der

Hilfsspeicher 13 vorgesehen. Das /!-Register enthält 35 Addierer bildet daher ein geeignetes Verbindungssieben Flip-Flops A1-7 und ist das Adressenregister mittel zwischen den 5-, L- und M-Register und verfür den Hilfsspeicher. Die Funktion des /!-Registers meidet daher die Notwendigkeit einer direkten Verist ähnlich der des L-Registers, und zwar dadurch, bindung zwischen diesen Registern. Nachstehend daß es bestimmt, für welche Zelle in dem Hilfsspei- wird dann noch erläutert, daß die Informationsübercher 13 ein Zugriff während eines Hilf sspeicherzyklus 40 tragung ohne Änderung durch Addieren einer Null

stattfinden soll. Das S-Register enthält neunzehn Flip-Flops S1-19 und ihre zugeordneten Eingangsnetzwerke. Es dient als Eingang-Ausgang-Register für Hilfsspeicher. Die Funktion des S-Regieters ist ähnlich der Funktion des M-Registers, und zwar dadurch, daß eine beliebige Information, die in den Hilfsspeicher 13 eingelesen oder ausgelesen wird, über das S-Register geht. Außerdem geht die Information, die in und aus dem Rechner übertragen wird, über das S-Register, wie es durch die Eingangs- und so AusgangsleiterIO zu dem S-Register in Fig. 1 gezeigt ist. Die Informationsübertragung verläuft nach und von peripheren Eingangs-Ausgangs-Vorrichtungen (nicht gezeigt) zu dem Speicher 13 direkt von dem S-Register oder zu dem Hauptspeicher 9 über das M-Register. Die Flip-Flops S1-18 werden zum Speichern von Informationsbits verwendet, während das Flip-Flop S19 das Paritätsprüfbit beim Auslesen des Index- oder des Sprungregisters speichert. Die zu der in Übertragung befindlichen Information durchgeführt wird.

Das Sprungregister 16 wird hauptsächlich zum Speichern der Anfangsadressen von Unterbefehlen verwendet, die selbsttätig eingegeben werden, falls während der Ausführung bestimmter Doppelstufenbefehle bestimmte abnormale Bedingungen oder Zustände auftreten. Diese Bedingungen beziehen sich auf periphere Einheiten, die nicht in Fig. 1 gezeigt sind. Diese Bedingungen können beispielsweise enthalten das Abtasten eines Signals, das anzeigt: Das Ende des Papiervorrates eines. Schnelldruckers, das Ende des Magnetbandes einer Magnetbandeinheit, das Vorhandensein von Lese- oder Schreibfehlern, die von der Magnetbandeinheit festgestellt wurden, oder einen Parkätsfehler, der beim Lesen eines Lochstreifens vermittelt wurde. Jede dieser Bedingungen kann während des Zugriffs auf die peripheren Einheiten auftreten und veranlaßt dann den Ablauf vor-

Achtzehn-Bit-Speicherkapazität des Hilfsspeichers 60 bestimmter Unterbefehle, während die Anfangsadres- und des S-Registers ist erforderlich, um die höher- sen in dem Sprungregister gespeichert sind, um die

wertigen Adressen der Zellen des Hauptspeichers zu verarbeiten. Während Hilfsspeicherzyklen, in denen ein Zugriff für eine der Zellen für den Akkumulator erfolgt, werden nur zwölf Informationsbits, d. h.

ein Wort, aus der Akkumulatorzelle übertragen. Es sind Vorkehrungen getroffen, um nur die Flip-Flops S1-12 zum Speichern von Wörtern zu verwenden, zugeordnete Funktion anzunehmen. Der Akkumulator 17 ist ein Register mit einer Speicherkapazität von acht Wörtern mit jeweils zwölf Bits. Seine Hauptfuoktion ist das Speichern von Zwischen- und Endergebnissen der Rechenoperationen. Das Vorzeichen einer Zahl wird in dem Akkumulator selbst nicht gespeichert, sondern in einem Flip-Flop KA in

der Gruppe der Sonder-Flip-Flops Ua. Die tatsächliche Länge des Akkumulators reicht von einem Wort zu acht Wörtern, was abhängig ist von der Länge der Information, z. B. einer Zahl, die darin enthalten ist. Das große ΓΛ-Register speichert die tatsächliche Länge des Akkumulators. Befindet sich beispielsweise eine vier-, fünf- oder sechsstellige Zahl in einem Speicherfeld, das eine Länge von acht Wörtern aufweist, und wird das Feld von dem Hauptspeicher nach dem Akkumulator übertragen, dann ist die tatsächliche Länge des Akkumulators zwei Wörter, die der Zahl entsprechen, und die verbleibenden Wörter des Speicherfeldes, die Nullen sind, werden außer acht gelassen. Nur eine solche Information, die in dem wirksamen Teil des Akkumulators vorhanden ist, wird von der Verarbeitungseinheit herangezogen. In dem vorangehend beschriebenen Beispiel werden die sechs verbleibenden Wörter, d. h. die Gesamtlänge von acht Wörtern, verringert um die wirkliche Länge von zwei Wörtern, selbsttätig außer acht gelassen, wenn die neue Summe in dem Akkumulator für zusätzliche Rechenoperationen verwendet wird oder wenn die Summe in dem Hauptspeicher gespeichert werden soll.

Beim Übertragen einer Zahl aus dem Hauptspeicher 9 in den Akkumulator 17 werden die Flip-Flops A1-3 in dem ^l-Register und die Flip-Flops T1-4 in dem T-Register auf 7 eingestellt. Die Wörter in dem Hauptspeicher 9 werden über den Addierer 11a nach dem Akkumulator 17 übertragen. Da jedes Wort über den Addierer 11a in den Akkumulator übertragen wird, werden die Flip-Flops A1-3 um eins weitergeschaltet. Falls das so übertragende Wort eine bedeutsame Ziffer enthält, werden die Flip-Flops T1-4 durch die Flip-Flops ,41-3 eingestellt. Nachdem das letzte Wort aus dem Hauptspeicher in den Akkumulator übertragen ist, werden die Flip-Flops TA 1-3 des TA -Registers durch die Flip-Flops Γ1-4 in dem folgenden Operationszyklus eingestellt.

Jede Speicherzelle in den Indexregistern 15, Sprungregistern 16 oder in dem Akkumulator 17 kann durch bestimmte Kommandos oder von Hand über ein Eingabetastenfeld (nicht gezeigt) zugänglich gemacht werden, um die Zahl in dem adressierten Register zu speichern oder zu ändern. Zugriff zu den Registern des HilfsSpeichers 13 wird ermöglicht durch das 5-Register bei der Adresse, die in dem A -Register eingestellt ist. Die ersteren sind durch Leitungen direkt von ,dem Eingabetastenfeld mit logischen Netzwerken in dem entsprechenden A- und S-Register verbunden.

Vor der Beschreibung der Einzelheiten des Rechners wird zunächst die grundsätzliche Datenstruktur, wie sie bei dem Rechner verwendet wird, näher erläutert. In dem ganzen Rechner werden hexadezimale und dezimale Ziffern und alpha-numerische Zeichen verwendet, die durch Vier-Bit- bzw. Sechs-Bit-Darstellungen dargestellt werden. Vierundsechzig alpha-numerische Zeichen, enthaltend die Großbuchstaben des Alphabets, einige Kleinbuchstaben des Alphabets und bestimmte andere Symbole, werden durch eine Sechs-Bit-Darstellung dargestellt. Die hexadezimalen Ziffern, oder einfacher ausgedrückt die Ziffern, werden in binärer Darstellung ausgedrückt, da vier Bits in sechzehn verschiedenen Möglichkeiten angeordnet werden können, wobei die Ziffern 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, c, Komma, Zwischenraum, &, Punkt und Bindestrich die sechzehn verschiedenen Kombinationen von vier binären Ziffern oder Bits darstellen. Der Ausdruck »Ziffer« bezieht sich auf jeden der sechzehn möglichen DarstelLüngen, die mit vier Bits erhältlich sind, während der Ausdruck »Zeichen« sich auf eine beliebige Sechs-Bit-Darstellung bezieht.

Die binäre Darstellung eines jeden Wortes, das aus zwölf Bits besteht, kann entweder Zeichen oder ίο Ziffern darstellen. Die folgenden Darstellungen sind Beispiele eines InfoimatiönsWoirtes, in dem eine Sechs-Bit-Darstellung verwendet wird, um die Buchstaben B und R darzustellen.

so Bei dem nächsten Beispiel wird das gleiche Wort verwendet In diesem Fall wird jedoch die binare Darstellung dazu verwendet, em jSezimalziflern auszudrücken, Ein Wort ist in der Lage, drei Dezimalziffern an Stelle Von zwei Zeichen, wie vorstehend dargelegt, aufzunehmen.

0100

1010

1001

Eine Informationseinheit überschreitet normalerweise die Kapazität eines Wortes. Daher kann ein Hauptspeicherfeld, das aus acht aufeinanderfolgenden Wörtern besteht, zum Speichern einer Informationseinheit, z. B. eines Befehls oder eines Operanden, verwendet werden. Das Hauptspeicherfeld ist in der Länge variabel, um sich dadurch der veränderlichen Länge der Informationseinheiten anpassen zu können. Die variable Länge nutzt die Speicherkapazität besser aus und erbringt auch eine höhere Geschwindigkeit bei der Ausführung von Befehlen, mit der kürzere Informationseioheiteii oder Operanden zugänglich gemacht werden. Da die maximale Feldlänge für eine Informationseinheit acht Wörter beträgt, ist die maximale Länge einer positiven Zahl vierundzwanzig Ziffern. Besteht die Informationseinheit aus einem Namen oder aus einer Beschreibung, die Zeichen verwendet (jedes Wort hat eine Kapazität von zwei Zeichen), so bilden die acht Wörter eine maximale Länge von sechzehn Zeichen. Beim Speichern von Ziffern wird das Vorzeichen einer negativen Zahl in der stellenwertmäßig höchsten Ziffernstelle gespeichert, und die maximale Länge einer negativen Zahl, nicht miteinbegriffen das Minusvorzeichen, beträgt dreiundzwanzig Ziffern. Nachfolgend ist die Darstellung einer positiven Zahl 2398645 gegeben, die in einem Speicherfeld von fünf Wörtern, beginnend bei der Speicheradresse 100, gespeichert sind.

Speicherfeld

Zellenadresse
Gespeicherte
Zahl

Ein negatives Vorzeichen würde in der äußersten linken Ziffernetelle am höchsten Ende des Haupt-

100 000

101 000

102 002

103 398

104 645

Speicherfeldes (ζ. B. bei der Speicheradresse 100 gemäß der obigen Darstellung) gespeichert, und das Fehlen eines negativen Vorzeichens kennzeichnet eine positive Zahl. Es sei bemerkt, daß sich das stellenwertmäßig niedrigste Wort bei der höchsten Adresse des Speicherfeldes befindet, wie es beim oben dargestellten Beispiel durch die Speicheradresse 104 dargestellt ist. Die Adresse des höchsten Wortes ist unabhängig von der Länge der Zahl, wobei die

In dem in Fig. 2B gezeigten Ausführungsbeispiel ist jeder Verzögerungsleitungsabschnitt in der Lage, zwischen zehn O, l^sec-Abschnitte abgegriffen zu werden. Die Abgriffe iO bis t8 sind ausgewählte Abgriffe für die Leitung 21 in dem vorliegenden Ausführungsbeispiel und werden zum Koppeln von Zeitgabeimpulsen, z. B. PO, Plusw. (Fig. 3) mit Gatterund Zeitgabe-Flip-Flops in dem entsprechenden Zeitgabesteuerschaltungen verwendet. Sämtliche Ab-

stellenwertmäßig höchste Ziffer sich in der höchsten to griffe zwischen den Unterabschnitten sind nicht im Adresse eines Wortes in einem Feld befindet, das einzelnen gezeigt. In der Zeichnung sind sie jedoch eine von Null verschiedene Ziffer enthält, wie es im dargestellt als verfügbar zwischen O,l^sec-Zeitintervorstehenden Beispiel bei der Adresse 102 dargestellt vallen über das Zeitintervall der Verzögerung des ist. Die niedrigeren Adressen der Wörter in dem entsprechenden Verzögerungsleitungsabschnittes, wö-Speicherfeld, die sämtlich Nullen sind, dienen bei- 15 durch ausgewählte Zeitgabeimpulse, z.B. PO, Pl spielsweise zum Speichern einer größeren Zahl, die usw. für die Zeitgabe von Operationen in einem sich aus Additionen usw. mit der im Speicherfeld Operationszyklus verfügbar gemacht werden können, enthaltenen Zahl ergibt, und die dann dem gleichen Die Verbindungen zu den Abgriffen an den Ver-Speicherfeld eingespeichert wird. In dem voran- zögerungsleitern zu Impuls- und Zeitgabesignalgehenden Beispiel könnte das Feld auf drei Wörter 20 schaltungen, d. h. den Gatterschaltungen und den begrenzt werden, um die von Null verschiedenen Zif- Zeitgabe-Flip-Flops, sind schematisch für den Verzögerungsleitungsabschnitt 44 als einstellbare Verbindungen oder Schieber 31 zum Verändern der Position der Verbindung zu dem Verzögerungsleiter a₅ der Abgriffe iO bis i8 zum Verändern des Zeitintervalls der Zeitgabeimpulse dargestellt, die von den Verzögerungsleitungen abgeleitet werden. Falls es erwünscht ist, können die Verbindungen von den Impuls- und Zeitgabeschaltungen zu den entsprechenden Abgriffen auch fest sein, z. B. durch gelötete Verbindungen.

Der Ausgang der Taktquelle 20 ist mit den Zeitgabesteuerschaltungen gekoppelt, um einen Taktimpuls C dem Verzögerungsleiter 21 und einem

fern der Zahl 2398645 mit dem Vorzeichen zu speichern, das in der stellenwertmäßig höchsten Ziffernstelle des Wortes bei der Adresse 102 gespeichert ist.

Zeitgabesteuersystem

Die allgemeine Beschreibung der Zeitgabe des Rechners erfolgt an Hand von Fig. 2A. Diese zeigt ein Steuersystem in schematischer Darstellung, das Zeitgabesteuersignale zum Steuern der Zeitgabe der Operation des Rechners erzeugt. Das Zeitgabesteuersystem enthält eine Taktquelle 20, die Taktimpulse C einer Gruppe von Zeitgabesteuerstromkreisen zuführt. Letztere enthalten eine Zeitgabesteuerschalin Fig 2B ähnlich sind. Die Taktimpulse C und die Zeitgabesignale für einen typischen Operationszyklus enthalten einen Hilfsspeicherzyklus und sind in F i g. 3 dargestellt.

Jede der Zeitgabesteuerschaltungen 22, 24, 26, 28 und 30 enthält eine elektrische Verzögerungsleitung, z. B. niederohmige Verzögerungsleitungen mit verteilter Kapazität, von denen eine in Einzelheiten in

tung 22 für die Verarbeitungseinheit, die den Hilfs- 35 Hauptspeicherdecodierer 12 einschließlich Eingangsspeicher enthält. Des weiteren sind Zeitgabesteuer- gattern 34, 36, 38 und 39 zuzuführen, schaltungen 24, 26, 28 und 30 für die Hauptspei- Jede Gruppe der Zeitgabesteuerschaltungen 22,24,

chereinheit MUO, MUl, MU2 und MU3 vorge- 26, 28 und 30 enthält eine Gruppe von Zeitgabesehen. Die Zeitgabesteuerschaltungen 24, 26, 28 und signalerzeugungsschaltungen, d. h. Zeitgabe-Flip-30 für den Hauptspeicher sind nicht im einzelnen 40 Flops. Jedes der Zeitgabe-Flip-Flops erzeugt einen gezeigt, da sie der Verzögerungsleitungsschaltung 21 Zeitgabesignalausgang niedrigen Spannungspegels

(—2 V), wenn es sich im echten Zustand beim Steuern der Zeitperiode befindet, in welcher die Schaltungen, die mit den entsprechenden Eingabe-Flip-Flops gekoppelt sind, während eines Operationszyklus der Datenverarbeitungseinheit wirksam gemacht sind. Ein erster Zeitgabeimpuls, der mit einem Flip-Flop in einem Operationszyklus gekoppelt ist, wird mit seinem Einstell-Eingang gekoppelt, um das Flip-Flop

F i g. 2B gezeigt ist. Jede elektrische Verzögerungs- 5<> in seinen echten Zustand zu bringen. Ein zweiter leitung hat eine Gesamtverzögerung von 6 μεεα Die Zeitgabeimpuls, der an dem gleichen Flip-Flop angesamte Zeitperiode der Verzögerung entspricht dem gelegt wird, wird mit seinem Rückstell-Eingang ge-Zeitintervall eines Operationszyklus, um Zeitgabe- koppelt, um dadurch das Flip-Flop in seinen unechimpulse P von der Verzögerungsleitung abzuleiten, ^ten Zustand zurückzubringen. Die echten Zustandswie es während eines Operationszyklus erforderlich 55 ausgänge der Zeitgabe-Flip-Flops werden hierin als ist. Wie aus Fig. 2B ersichtlich, ist die Verzöge- Zeitgabesignale bezeichnet und nicht als Taktsignale, rungsleitung und die zugeordnete Schaltung 21 der ^um dadurch eine Unterscheidung für letztere zu Hauptzeitgabeschaltung 22 in sechs gleiche Ι-μβεο- geben.

Verzögerungsleitungsabschnitte 44 bis 49 aufgeteilt. Darüber hinaus enthält jede der Zeitgabesteuer-

Der erste Abschnitt 44 der Verzögerungsleitung ist 60 schaltungen zumindest einen »strobe< <-ljnpulsformermit der Taktquelle 20 über einen Begrenzungs- Stromkreis, der mit den entsprechenden Verzögeverstärker 41 zum Verstärken und Begrenzen der rungsleitungen zum Durchlassen eines Zeitgabeknpul-Taktimpulse C verbunden. Die angrenzenden Ab- ses gekoppelt ist, der verstärkt und begrenzt wird, schnitte jeder Verzögerungsleitung sind ebenfalls um »strobe«-Impulse zu erzeugen, z. B. Impulse QaI durch entsprechende Begrenzungsverstärker verbun- 65 und Qa2 (Fig. 3) zum Durchlassen des Ausgangs den, die die Taktimpulse C verstärken und begrenzen, von entsprechenden Gruppen der Speicherabtastvernachdem sie durch einen vorangehenden Abschnitt stärker während Speicherzyklen, enthaltend einen der Verzögerungsleitung gelaufen sind. Leseübertragungsspeicherzyklus, d. h. das »Aus-

lesen« einer adressierten Zelle in dem entsprechenden Speicher und Einspeichern der Daten in den entsprechenden Gruppen der Flip-Flops, die das entsprechende Speicherregister enthalten. Die Zeitgabesteuerschaltung 22 der Verarbeitungseinheit enthält femer einen Impulsformer 69 (Fig. 2B), der mit dem Abgriff 16 der Verzögerungsleitung 21 gekoppelt ist, um dadurch einen logischen Taktimpuls C₁ (F i g. 3) abzugeben.

Die Zeitgabesteuerschaltung 22 enthält Löschimpulsformer, die Löschimpulse für den Hilfsspeicher und für den Hauptspeicher erzeugen. Die Löschimpulsschaltungen sind mit der Taktquelle 20 über einen Begrenzungsverstärker 43 gekoppelt, um dadurch LöschimpulseRsI und Rs2 (Fig. 3) zum Löschen des S-Registers vor einem Leseübertragungsspeicherzyklus in dem Hilfsspeicher abzugeben. In ähnlicher Weise enthält die Hauptspeicherzeitgabeauswählschaltung 12 einen Löschkreis, der Löschimpulse Rm zum Löschen des M-Registers vor einem Leseübertragungsspeicherzyklus in dem Hauptspeicher abgibt.

Die in der vorliegenden Erfindung verwendeten Bezeichnungen verwenden Kombinationen von Großbuchstaben und Zahlen zur Bezeichnung von Flip-Flops (z.B. 51) und Verbindungen von Großbuchstaben mit Kleinbuchstaben und Zahlen für Treiberleiter (z. B. KsI). Die Ausgänge der Flip-Flops werden durch entsprechende Großbuchstaben bezeichnet, wobei die zugeordneten Zahlen tiefgestellt sind (z. B. S₁). Die Ausgänge von Treiberleitern sind durch Großbuchstaben und Kleinbuchstaben mit tiefgestellten Zahlen bezeichnet (z. B. Ks₁). Zur Unterscheidung des echten Zustande eines Flip-Flop-Kreises oder eines Treiberleiterkreises von dem falschen Zustand ist der letztere mit einem Apostroph versehen (z. B. S₁). Ein einfacher logischer Eingang zu einem Flip-Flop ist bezeichnet mit entsprechenden Großbuchstaben und Zahlen, denen ein Kleinbuchstaben vorangeht (z.B. sSl). Die Eingänge zum Einstellen und Rückstellen eines Flip-Flops sind durch den Flip-Flops entsprechende Kleinbuchstaben und untereinander durch tiefgestellte 1 und 0 bezeichnet, wie beispielsweise ,,S₁ und Ji₁.

Bei der Bezeichnung der Zeitgabeimpulse wird der Großbuchstabe P verwendet, dem dann die entsprechenden Glieder (z. B. PO, Pl usw.) folgen. Die Hauptspeicherzeitgabeimpulse unterscheiden sich von den entsprechenden Zeitgabeimpulsen P in der Verarbeitungseinheit durch den Kleinbuchstaben m, der danach folgt (z. B. PmO, PmI usw.). Der Großbuchstabe C ist vorgesehen für die Bezeichnung von Taktimpulsen. Die Haupttaktimpulse sind mit C bezeichnet, die logischen Taktimpulse mit C_L, und der mit dem Hauptspeicher gekoppelte Taktimpuls ist mit Cm bezeichnet, »strobe«- und Lösch-Impulse werden durch die Großbuchstaben Q und R bezeichnet, denen ein Kleinbuchstabe s und m folgt, die die Register S und M bezeichnen, welche durch die Impulse beeinflußt werden (z. B. Qm). In den Fällen, wo es erforderlich ist, folgen den Kleinbuchstaben die einzelnen Glieder, um dadurch die Impulse unterschiedlich zu kennzeichnen. Ein einziger Großbuchstabe Z, der anderen Buchstaben vorangeht, bezeichnet Programmsteuersignale (z. B. ZLl). Aufeinanderfolgende Großbuchstaben XX bezeichnen bestimmte Operationsblöcke. In der gesamten vorliegenden Beschreibung wurde der Großbuchstabe / zur Bezeichnung von Strömen verwendet, jedoch mit Ausnahme dann, wenn Bezug genommen wurde auf Inverterschaltungen für Eingänge logischer Netzwerke, die in Blockdiagrammform dargestellt und mit dem Großbuchstaben / versehen sind. Die Kombination der Buchstaben KcIs hat auch in der vorliegenden Beschreibung ihre übliche Bedeutung für Kilohertz.

Taktsignalquelle

An Hand der Fig. 2A wird nun das Taktsteuersystem und der Operationszyklus des Rechners eingehend beschrieben. Bezüglich der Taktsignalquelle 20 sei daran erinnert, daß die Taktsignale C für den Takt- und Operationszyklus des Rechners normalerweise in einem zeitlichen Abstand von 6 μβεΰ, d. h. mit einer Frequenz von 167 kHz erzeugt werden. Diese Taktfrequenz von 167 kHz eignet sich jedoch im allgemeinen nicht für eine Verwendung in den peripheren Einheiten des Rechners, da die verschiedenen Ein- und Auegabegeräte mit unterschiedlichen Geschwindigkeiten arbeiten. In diesen Fällen ist es erforderlich, die Impulsfrequenz der Taktimpulse C mit dem Operationstakt bzw. der Geschwindigkeit des betreffenden Ein- oder Ausgaibegerätes zu synchronisieren. Die in der Fig. 2A als Blockschaltbild dargestellte Taktsignalquelle 20 ist derart ausgebaut, daß sie sowohl die normalen 167-kHz-Taktknpulse als auch die für die angeschlossenen Ein- und Ausgabegeräte erforderlichen Taktsignale liefern kann. , Diese zweifache Arbeitsweise der Taktsignalquelle 20 wird dadurch ermöglicht, daß der unechte Ausgang G_n' des Flip-Flops GO entweder über ein UND-Gatter 25 oder ein UND-Gatter 27 und das ODER-Gatter29 an die logischen Eingänge der Taktsignalquelle geführt werden. Für das normale Arbeiten der Taktsignalquelle 20 mit der Taktsignalfrequenz von 167kHz befindet sich ein Hip-HopHLCl (Fig. 1) in seinem unechten Zustand, so daß das Signal HLC₁' niedriges Potential aufweist. Dadurch wird bewirkt, daß der unechte Ausgang G₀' des Flip-Flops GO das UND-Gatter 28 α und das ODER-Gatter 29 passieren kann und an den logischen Eingang des Hip-Flops GO gelangt. Werden nun die Ausgangssignale eines 333-kHz-Oszillators 24a an den Takt-Signaleingang des Hip-Hops GO gelegt, so wird dieses Hip-Hop im 333-kHz-Rhytnms umgeschaltet. Nach einer Verstärkung und Beschneidung der am echten Ausgang G₀ des Hip-Hops GO auftretenden Rechtecksignale durch einen Begrenzungsverstärker 35 steht schließlich die gewünschte 167-kHz-Taktfrequenz zur Verfügung, d. h., die einzelnen Taktsignale haben einen zeitlichen Abstand von 6 μ$βα

Wird nun eine periphere Einheit an den Rechner angeschlossen, dann muß das von der Taktsignalquelle 20 erzeugte' Taktsignal C dem Arbeitstakt dieser Einheit angepaßt werden. Dies wird dadurch erreicht, daß mehrere Oszillatoren, z. B. 24-kHz-Oszillator 23 a und 100-kHz-Oszfflator 23 z vorgesehen sind, die die für die gegebenenfalls anschließbaren Einheiten erforderlichen Frequenzen liefern. Durch nicht gezeigte Mittel wird einer der genannten Oszillatoren 23 α bis 23 z ausgewählt, wenn beispielsweise ein Eingabegerät mit dem Rechner zusammenarbeiten soll. Die auszuwählende Oszillatorfrequenz richtet sich nach dem Arbeitstakt des jeweiligen Ein- bzw. Ausgabegerätes. In einem solchen Fall nimmt der Ausgang HLC₁ ein hohes Potential an, so daß das UND-Gatter 25 gesperrt ist.

+09 757/306

19 20

Der Ausgang HLC₁ dagegen nimmt niedriges Poten- len, wird durch den unechten Zustand der Flip-Flops tial an und öffnet das UND-Gatter33. Dies hat zur AZ und/oder Al des A-Adressenregisters angezeigt, Folge, daß der unechte Ausgang G₀' des Flip-Flops indem sie Eingänge/I₄' und/oder A₇' an die UND-GO nicht mehr über das UND-Gatter 25 an den logi- Gatter 52 bzw. 53 liefern. Die Ausgänge der UND-schen Eingang des Flip-Flops GO gelangt. Statt 5 Gatter 52 und 53 sind mit einem ODER-Gatter 55 dessen wird der unechte Ausgang G₀' des Flip-Flops verbunden, dessen Ausgangssignal durch einen Ver-GO nun über das UND-Gatter 27 an den logischen stärker verstärkt, invertiert und beschnitten wird, so Eingang des Flip-Flops GO geleitet. Das UND-Gat- daß der Löschimpuls Rs 2 entsteht. Die Löschimpufee ter27 wird durch das Ausgangssignal eines mono- RsI und Rs 2 werden mit den Rückstelleingängen stabilen Multivibrators 31 in Abhängigkeit von dem io der Flip-Flop-Gruppen S1-12 und 519 bzw. 513-18 vom UND-Gatter 33 gelieferten Oszillatorsignal eine des 5-Registers vor dem Auslesen einer Zelle des vorbestimmte Zeitspanne geöffnet. HilfsSpeichers und Einspeichern des Ausganges in

Wird die Umschaltdauer des monostabilen Multi- das 5-Register gekoppelt.

vibrators 31 etwa 3,5 μβεο gewählt (etwas mehr als Das in der Löschimpulsschaltung für den Haupt-

die Hälfte des normalen 6^sec-Intervalls zwischen 13 speicher enthaltene UND-Gatter 54 erzeugt eklen den Taktsignalen C), so wird der unechte Ausgang Löschimpuls Rm, um das Λί-Register durch Rück-G₀' über das UND-Gatter 27 nur für die Dauer von stellen der Flip-Flops M1-13 zu Beginn eines eisen 3,5 μββΰ während jeder Periode des ausgewählten Os- »Lesen-Übertragene-Hauptspeicherzyklus enthaltenzillators unabhängig von dessen Frequenz an den den Operationszyklus zu löschen. Der Löschimpufe logischen Eingang des Flip-Flops GO gelegt, so daß so Am wird durch die Eingangesignale F₁' und F₂', die während jeder Periode des ausgewählten Oszillators die unechten Ausgänge der in F i g. 1 gezeigten Flipnur ein Taktsignal C erzeugt wird und die gewünschte Flops Fl und F 2 bilden, erzeugt. Die Flip-Flops Fl Synchronisation bewirkt. und F 2 werden beim logischen Taktsignal C_£ des

vorhergehenden Operationszyklus in den unechten

Löschschaltungen _ag Zustand geschaltet, um während des einen »Lesen-

Löschimpulsschaltungen dienen zur Erzeugung Übertragen«-Hauptspeicherzyklus enthaltenden Opevon Löschimpulsen Äs 1 und RsI (Fig. 3) für den rationszyklus die Eingänge F₁' und F₂' an das UND-Hilfsspeicher 13 zu Beginn jedes Operationszyklus, Gatter rS4 zu legen. Das Ausgangssignal des UND-der einen »Lesen-Übertragene-Hilfsspeicherzyklus Gatters 54 wird in dem Verstärker 58 c verstärkt, inenthält, und zur Erzeugung eines Löschknpulses für 30 vertiert und beschnitten, wodurch der Löschimpuls den Hauptspeicher zu Beginn jedes Operationszyklus, Am entsteht, der vor dem Auslesen einer Zelle des der einen »Lesen-ÜbertragenÄ-Hauptspeicherzyklus Hauptspeichers und Einspeichern des Ausganges in enthält, d. h. Datenwörter von einer adressierten das M-Register und die Rückstelleingänge der Flip-Zelle des Hauptspeichers 9 aus liest und zu den Flip- Flops M1-13 des M-Registers angelegt wird.
Flops Ml bis M13 des M-Registers überträgt. 35

Die Löschschaltungen in der Haupttaktschaltung Zeitgeberschaltung der Verarbeitungsemrichtung

22 sind mit dem Ausgang des Verstärkers 43 verbun- Die VerzÖgörungsleiterschaltung 21 der Zeitgeberden, um das Taktsignal C, das in dem Verstärker 43 schaltung 22 der Verarbeitungseinrichtung ist ta invertiert wurde, an die UND-Gatter 51 bis 54 anzu- Fig. 2B gezeigt und erzeugt ZeitgeberimpulsePÖ legen. Das UND-Gatter 51 besitzt Eingänge E₁, E_?', 40 bis P 8 für die Zeitgeber-Flip-Flops G1 bis G 6 zur die die unechten Ausgänge der entsprechenden in Erzeugung von Zeitgebersignalen G₁ bis G₆, die an Fig. 1 gezeigten Flip-Flops El bzw. EZ darstellen. die den Hilfespeicher 13 enthaltende Verarbeitungs-Die Flip-Flop-Ausgänge E₁ und E₂' liefern Ein- einrichtung und an die Programmsteuerung 10 angegangssignale an das UND-Gatter 51, für den äugen- legt werden. F i g. 3 zeigt ein Zeitgeberdiagramm der blicklichen Operationszyklus, der einen »Lesen- 45 Zeiigeberschaltung 22, in der Zeitgeberimpulse PO Übertragen«-Hilfsspeicherzyklus enthält, wenn die bis P 8, die während eines typischen Operationszyklus entsprechenden Flip-Flops beim logischen Takt- erzeugt werden, dargestellt sind. Diese Impulse PO signal C_L während des vorhergehenden Operations- bis P 8 stehen während eines Operationszyklus zeitzyklus rückgestellt sind. Das Ausgangssignal des lieh nacheinander an den Abgriffen i0 bis i8 eat-UND-Gatters 51 wird in dem Verstärker 58 a be- 5° sprechend des Durchlaufs des Taktsignals C (F i g. 3) schnitten, verstärkt und invertiert, um den in F i g. 3 durch die Verzögerungsleitung innerhalb der 6-Migezeigten Löschimpuls RsI, der mit dem 5-Regkter krosekunden-Periode zur Verfügung. Vom ersten zur Rückstellung der Flip-Flops 51-12 und 519 ge- Abgriff der Verzögerungsleitung (Abgriff t0 des Verkoppelt ist, zu erzeugen. Um alle Flip-Flops 51-19 zögerungsleitungsteiles 44) gelangt der Zeitgeberkndes 5-Registers zu löschen, wird ein zusätzlicher 55 puls PO an den Takteingang 56 des Flip-Flops G 2, Löschimpuls Rs 2 (F ig. 3) zusammen mit dem Lösch- wodurch dieses Flip-Flop in den echtes Zustand geimpuls RsI erzeugt. Dadurch werden die Flip-Flops schaltet wird. Dadurch erzeugt das Flip-Flop G 2 ein 513-18 vor dem Auslesen des HilfsSpeichers ge- Zeitgebersignal G₂, das einen einen Hüfsspeicherlöscht. Die Flip-Flops 513-18 werden benötigt, um zyklus enthaltenden Operationszyklus anzeigt. Der die aus einer Adresse des Indexregisters 15 oder dem 60 logische Eingang zu dem Flip-Flop G 2 ist das un-Sprungregister 16 des Hilfsspeichers 13 ausgelesenen echte Ausgangssignal E₁ des Flip-Flops JSl, das Informationswörter zu speichern. Die Wortlängen- während des Operatioaszyklus, welcher dem augeakapazität dieser Register beträgt achtzehn Bits plus blicklich betrachteten typischen Operationszyklus uneincm Paritätsprüfbit, wogegen die Wortlängenkapa- mittelbar vorausging, mit dem logischen TaktsignalC_L zität des Akkumulators 17 zwölf Bits plus einem Pari- 85 eingestellt wurde. Das Signal E₁ wird an den Eintätsprüfbit beträgt. Die Adresse eines Wortes im In- gangiG2 angelegt, um zu Beginn eines einen HiHsdexregister 15 oder dem Sprungregister 16, die erfor- Speicherzyklus enthaltenden Operationszyklus dae dert, daß die Flip-Flops 513-18 gelöscht werden sol- Flip-Flop G 2 in den echten Zustand zu schalten. Ein

echter Ausgang (niedrige Spannung von — 2 V) an G₂ liefert ein Eingangssignal an das in F i g. 1 als einzelnes UND-Gatter 59 gezeigte Ausgangsgatter, wodurch die Zeitgebersignale G₃ bis G₆ zu den entsprechenden Hilfsspeicherschaltungen durchgelassen werden. Die Ausgänge der Flip-Flops G2 und Et sind in F i g. 3 durch die typischen Kurvenformen G₂ bzw. E₁ dargestellt.

Die erste Operation, die während eines einen Hilfsspeicherzyklus enthaltenden Operationszyklus durchgeführt wird, ist die später beschriebene Dekodierung der Adresse in dem /!-Register. Diese Operation wird durch Anlegen des Zeitgebersignals G₃ an die Adressenentschlüßler 90 und 91, in dem in Fig. 5 gezeigten HilfsSpeicher 13 eingeleitet. Die Zeitgabe dieser Operation wird durch das Flip-Flop G 3 gesteuert, das einen Ausgang G₃ liefert, das den Adressenentschlüßlern 90 und 91 für den Hilfsspeicher 13 während jedes Hilfsspeicherzyklus zugeleitet werden. Das Zeitgabesignal G₃ steuert den an die Entschlüßler gelieferten Strom zur Entschlüßlung der Ausgänge der Flip-Flops A1-7 des A-Registers. Das Flip-Flop G 3 wild durch den Zeitgabeimpuls Pl der an den Einstelleingang ^₃ angelegt wird, in den echten Zustand geschaltet. Der Impuls Fl wird am Abgriff ti des Verzögerungsleitungsabschnittes 44 abgegriffen. Dieser tritt 0,8 μδβο nach der Einleitung des Operationszyklus auf. Das durch das Flip-Flop G 3 erzeugte Zeitgabesignal G₃ ist in F i g. 3 dargestellt.

Bei der Betrachtung der Zeitgabe der Adressenentschlüßler 90 und 91 (Fig. 5), die durch das vom Flip-Flop G 3 erzeugte Zeitgaibesignal G₃ gesteuert wird, sei darauf hingewiesen, daß diese Operation dem Ablesen des Hilfsspeichers um 0,4 njsec vorausgeht, d. h., dieser Ablesevorgang wird durch ein Zeitgabesignal G₄ 1,2 μςεο nach der Einleitung dieses Operationszyklus ausgelöst. Dieses 0,4^sec-Zeitintervall zwischen dem Zeitgabesignal G₃ und G₄ stellt ein ausreichendes Zeitintervall dar, um eine vollständige Adresse einer Zelle des Hilfsspeichers vom Ausgang der Entschlüßler 90 und 91 vor dem Auftreten des Lesestromes in dem Hilfsspeicher zur Verfügung zu stellen. Die Ausgänge der Entschlüßler 90 und 91 sind mit je einem ausgewählten Lesetreiberleiter der Gruppen 92 bzw. 93 gekoppelt, um die angerufene Zelle des Hilfsspeichers mit Lesestrom zu beschicken. Ein vorbestimmtes Lesetreiberpaar wird in Übereinstimmung mit der Adresse in dem ,4-Register ausgewählt, wobei ein durch die Ausgänge der Entschlüßler 90 und 91 ausgewählter Treiber in jeder der Gruppen 92 und 93 Lesestrom zu den Kernen der angerufenen Zelle des Hilfsspeichers während eines Lesezeitintervalls von einer durch das Zeitgabesignal G₄ des Zeitgabe-Flip-Flops G 4 gesteuerten Lesestromqudle 94 liefert.

Die Zeitgabe des von der Lesestromquelle 94 gelieferten Lesestromes zu den ausgewählten Treiberleitern in den Treibergruppen 92 und 93 wird durch das Flip-Flop G 4 gesteuert. Der echte Zustand des Flip-Flops G4 stellt das in Fig. 3 gezeigte Zeitgabesignal G₄ dar und ist mit der Lesestromquelle 94 gekoppelt. Das Flip-Flop G 4 wird durch Anlegen des vom Abgriff t3 des Verzögerungsleitungsabschnittes 45 abgegriffenen Zeitgabesignals P 3 an den Einstelleingang _Jg_i in seinen echten Zustand geschaltet. Der Zeitgabeimpuls P3 tritt l^sec nach Einleitung des Operationszyklus an dem Abgriff i3 des Verzögerungsleitungsabschnittes 45 auf.

Die logischen und .arithmetischen Schaltungen des Rechners, die in der arithmetischen Einheit 11 enthalten sind, weiden durch ein Programmsteuersystem (Fig. 7Aund 7B) gesteuert. Dieses Programmsteuersystem erzeugt Programmsteuersignale, um die genannten logischen und arithmetischen Schaltungen derart durchzuschalten, daß während einer Periode innerhalb eines Operationezyklus, die mit einem »strobe«-Impuls QaI und QaI beginnt und mit dem

ao logischen Taktsignal C_L endet, eine logische Operation dargestellt wird. Die in F i g. 7 A und 7 B gezeigte Programmsteuerschaltung und insbesondere ein mit den Programmzähler-Flip-Flops iVl-4 gekoppelter Programmzählereiitschlüßler 170 wird durch ein Zeitgabesignal G₁ (Fig. 3), das den echten Ausgang des Flip-Flops Gl darstellt, gesteuert. Der Einstelleingang Jg₁ zur Einstellung des Flip-Flops Gl in den echten Zustand ist mit dem Abgriff ti des Verzögemngsleitungsabsehnittes 44 verbunden, der ein Zeit-

ao gabeimpulsP2 an den genannten Einstelleing&ng ^₁ 1 \L%ec nach der Einleitung des Operationszyklus liefert. Das Zeitgabesigmal G₁ geht dem Beginn des logischen Vorganges voraus, dear mit »strobe«-Impulsen QaI und QaI 1,8μ86ο nach der Einleitung des Qperationszykkis beginnt Das Zeitintervall von 0,8 μ$βο zwischen dem Beginn des Taktgabesignals G₁ und den »strobe«-Impulsen QaI und QaI bietet eine ausreichende Zeitspanne für ein in dem AbflÜilteiter 180 induziertes Prögrammst&uersignal. Der Abfühlleiter 180 ist mit einem ausgewählten Übertrager 150 in einer der Ubertrageranordnungen 152 und 153 des Projpiammstöuersy&tems gekoppelt, wobei das Vorhandensein des Programmsteueraigiials zu Beginn der Ausführung des logischen, Vorgangs sichergestellt ist.

Die Einzelheiten des Programmsteoersystems werden später im Zusammenhang oiit der Beschreibung der F i g. 7 A und 7 B näher erläutert.

Die nächste ZeitgafoefunMön der Zeitgabesteuerschaltung 22 während des einen Hilfsspeicherzyklus

enthaltenden Operationszyklus dient dazu, »strobe«- ImpulseÖal und ß#2 ian Abföhlverstärker5'<a!l-12 bzw. Sa 13-18 (Fig. 5) zu liefern, Die »&trobe«-Impulse sind zeitlich derart abgestimmt, daß sie den gewünschten Teil des aus der angerufenen Zelle des HÜfsspeiohers aufgelesenen und verstärkten Ausganges durchlassen. Dieser Teil des Informationsausganges beginnt 0,6 μ8β<5, nachdem der Lesestrom an die die angerufene Zelle bildenden Kerne angelegt wurde. Die zum Zeitpunkt 1,8 μββο nach Beginn des

Operationszyklus erzeugten »strobe«-Impul&e lassen 0,6 μ&&ο nach dem Anlegen des Lesestromes an die Kerne zum Zeitpunkt 1,2 p^ec den gewünschten v&rstärkten Ausgang von den Kernen der angerufenen ZeUe zu den entsprechenden F%-Flops im 5-Register durch.

Die »strobee-Impulsschaltungen erzeugen 1,8 μ$&ο nach dem Beginn des Operationszyklus (s. Fig. 3) die »strobe«-Impulse QaI und QaI. Diese Schaltungen sind mit dem Abgriff tA des Verzögerungsleifeungsabschnittes 45 über einen Verstärker 62, der den Zeitgabeimpuls P 4 invertiert, verbunden. Der durch den Begrenzungs-veffstärker 62 invertierte Zeitgabeimpuls P 4 durchläuft bed Vorhandensein der richtigen Eingangssignal« die UND-Gatter 65, 66 und 67. Die zum öffnen des UND-Gatters 65 und zum Erzeugen des »strobe«-Impulsesße(l erforderlichen Eingangseignale skid die beiden niedrigen Spannungspegel E₁' und E₂'. Wie bereits ausgeführt,

23 24

ist der Ausgang E₁' der niedrige Spannungspegel endet das Zeitgabesignal G₁, das an dem Programmwährend des Hilfsspeicherzyklus, wenn sich das Flip- zählerentschlüßler 170 (Fig. 7B) anliegt. Die Rück-Flop El in seinem unechten Zustand befindet. Der stellung des Flip-Flops G3 beendet das Zeitgabeniedrige Spannungswert des Einganges E₂' für das signal G₃, das den Adressenentschlüßlern 90 und 91 UND-Gatter 65 wird durch das Flip-Flop £2 gelie- 5 zugeführt wurde.

fert, wenn sich dieses in seinem unechten Zustand Es ist zu beachten, daß die Dauer des Zeitgabebefindet. Das Flip-Flop El befindet sich in diesem signals G₁ sich bis zu dem Taktimpuls C₁ erstreckt, unechten Zustand während eines einen »Lesen- um ein Programmsteuersignal X— auf den gewählten Übertragen«-Speicherzyklus enthaltenden Operations- Abfühlleitern 180 (F i g. 8) vorzusehen, die mit den zyklus, währenddem das vom HilfsSpeicher ausgele- io logischen Netzwerken verbunden sind. Die unversene Wort in das 5-Register eingespeichert wird. Im meidliche Zeitverzögerung von ungefähr 0,2 \lsqc der Gegensatz dazu wird beim Auslesen mit gleichzeiti- Programmsteuersignale auf den Abfühlleitern 180 gem Löschen das ausgelesene Wort nicht im 5-Regi- gewährleistet in dem Programmsteuersystem gemäß ster gespeichert. Der Ausgang des UND-Gatters 65 den Fig. 7A, 7B und 8 eine Überlappung der Prowird durch einen Verstärker 68 α beschnitten, ver- 15 grammsteuersignale und der Anstiegskante des Taktstärkt und invertiert, so daß an dessen Ausgang der impulses C_L. Daraus ergibt sich, daß der von der An- »strobe«-Impuls QaI entsteht, der an die Abfühlver- Wesenheit des Steuersignals abhängige Ausgangsintstärker Sa 1-12 und 5a 19 angelegt wird, um deren puls der logischen Netzwerke an den Eingängen von Ausgänge durchzulassen. Die beiden weiteren UND- mit den gewählten Netzwerken gekoppelten Flir*. Gatter 66 und 67 erzeugen den »strobeÄ-Impuls, ₃₀ Flops auftritt, wenn die Anstiegskante des Taktimwenn das Indexregister 15, das Sprungregister 16 pulses C₁ an den Takteingängen der Flip-Flops er- oder der temporäre Speicher 19 angerufen sind und scheint. Wie sich aus der Beschreibung der Flipdieweiteren Hip-Flops S13-18 zur Speicherung des Flop-Schaltungen ergibt, werden diese gemäß den Ausganges benötigt werden. entsprechenden logischen Eingängen neu erscheinen. Die erforderlichen Eingänge zum Durchlassen des 25 Die Verzögerung der Programmsteuersigoale ist klar ImpulsesP4 durch die UND-Gatter 66 und 67 sind in dem Zeitdiagramm gemäß Fig. 9 veranschaulicht, die Eingänge Al bzw. A₇'. Die Eingänge Al und A₇' wo die Zeitverzögerung von ungefähr 0,2 μβεο eines sind die niedrigen Ausgangsspannungspegel der Flip- typischen Programmsteuersignals, das infolge des Flops A 4 und A 7, welche anzeigen, daß eine Zelle Treiberimpulses 164 und des Zeitgabesignals G₁ erdes Indexregisters 15 oder Sprungregieters 16 angeru- 30 zeugt wurde, zu sehen ist. Es zeigt sich somit, daß fen sind. Da die Wortlänge einer Zelle des Index-15 infolge dieser Zeitverzögerung der niedrige Spanoder Sprungregisters 16 achtzehn Bits plus einem nungsteil des Programmsteuersignals entsprechend Paritätsprüfbit beträgt, sind für das 5-Register neun- den Steuerimpulsen 189 während des Auftretens der zehn Flip-Flops erforderlich, um die neunzehn aus Anstiegsflanke des Taktimpulses C_L auf niedriger dem HilfsSpeicher ausgelesenen Bits zu speichern. 35 Spannung bleibt. Eine ausführlichere Erläuterung der Die Ausgänge der Abfühlverstärker Sa 13-18 werden Operation des Programmsteuersystems wird später durch den »strobe«-Impuls QaI durchgelassen, um an Hand der Fig. 7A, 7B, 8 und 9 gegeben, den letzten Sechs-Bit-Abschnitt des Wortes in die Die Entschlüßler 90 und 91 des Hilfsspeichers 13 Flip-Flops 513-18 des 5-Registers einzuspeichern. (F i g. 5) sind so aufgebaut und angeordnet, daß sie Das die in F i g. 5 gezeigte Lesestromquelle steu- 40 infolge des Zeitgabesignals G₃ Ausgangssignale abernde Flip-Flop G 4 beendet das Zeitgabesignal G₄, geben, die ein bestimmtes Paar von Leseleitern, eine um den an das ausgewählte Treiberpaar der angeru- in jeder der Gruppen 92 und 93, ansteuern, um die fenen Zellen in den Gruppen 92 und 93 3,2 \isec adressierte Zelle im HilfsSpeicher auszuwählen. Wäitnach dem Beginn des Operationszyklus, d. h. 0,3 μβεο rend des Taktimpulses C₁ wird das Zeitgabesignal vor dem logischen Taktsignal Q, (Fig. 3) angelegten 45 G₃ aufgehoben, und die Entschlüßler 90 und 91 g&- Strom zu unterbrechen. Der Zeitgabeimpuls P 5 wird statten automatisch, ohne daß die Einstellungen des von dem Abgriff i5 abgenommen und an den Rück- ,4-Registers aufrechterhalten werden, ein bestimm-i Stelleingang _og₄ des Flip-Flops G 4 angelegt, um dieses tes Paar von Schreibtreiberleitern, einen in jeder mit rückzuschalten und das ZeitgabesignalG4 (Fig. 3) den Speicherkernen gekoppelten Gruppen 101 und zu beenden. 50 102, anzusteuern und ein Einschreiben in die Zelle Am Ende des logischen Vorgangs werden alle da- an derselben Adresse während der Schreibzeit durcnbei beeinflußten Flip-Flops durch den Taktimpuls C_L zuführen.

eingestellt. Eine angemessene Zeitspanne während Nachdem alle durch den Taktimpuls C_L beeinflußdes Operationszyklus, die mit den »strobe«-Impulsen ten Flip-Flops gemäß den in dem Operationszyklos ßa2 und QaX 1,8 μ^οο nach Beginn des Operations- 55 durchzuführenden logischen und arithmetischen zyklus beginnt und mit dem Taktimpuls C_L endet, Operation, z. B. Addition, Subtraktion usw., eingewas einer Gesamtdauer von 1,7 μβεΰ entspricht, ist stellt wurden, wird die Information, die gegebenenfür die Durchführung der logischen und arithmeti- falls im 5-Register vorhanden ist, in eine angesteuerte sehen Operationen in Recheneinheit 11 vorgesehen. Zelle im Hilfsspeicher eingeschrieben, wobei die Der Taktimpuls C_L wird mittels des Zeitgabeimpul- 60 Adresse dieselbe ist wie die, aus der das Wort aussesP6 erzeugt, der von der Verzögerungsleitung an gelesen wurde; dies ergibt sich aus der im vorherder Klemme t6 abgenommen wird. In einer Verstär- gehenden Abschnitt beschriebenen Arbeitsweise der ker- und Formerschaltung 69 wird der Zeitgabeim- Entschlüßler 90 und 91. Die mit dem Einschreiben puls P 6 verstärkt und geformt, so daß der Taktim- in eine adressierte Zelle des Hilfsspeichers befaßten puls C_L gemäß F i g. 3 entsteht. 65 Operationen umschließen die Zuführung eines Der Zeitgabeimpuls P 6 wird auch an die Rück- Schreibvorbereitungsstromes und eines Schreibstrostelleingänge ₀g₃ und „gj der Flip-Flops G 3 und Gl mes zu den Kernen der adressierten Zelle des Hilfsangelegt. Die Rückstellung des Flip-Flops Gl be- Speichers 13. Der Schreibvorbereitungsstrom k$

vor dem Schreibstrom erzeugt; zwischen dem Beginn der Zeitgabesignale G₅ und G₆ ist eine Zeitspanne von 1 μεεΰ vorgesehen, während der der Schreibvorbereitungsstrom einen entsprechenden Stromfluß aufbauen kann, bevor der Schreibstrom erzeugt wird. Somit wird das Zeitgabesignal G₅ über den Schreibvorbereitungsstrom zur Zeit des Zeitgabeimpulses P 6 erzeugt. Dieser wird an den Einstelleingang _tg₅ zur Einstellung des Flip-Flops G 5 angelegt und erzeugt das Zeitgabesignal G₅ in Fig. 3, das an die Schreibvorbereitungstreiber 98 (F i g. 5) angelegt wird, um den Schreibvorbereitungsstrom im Hilfsspeicher 13 zu erzeugen.

Das Zeitgabe-Flip-Flop G 6 für den Schreibstrom wird durch den Zeitgabeimpuls Pl eingestellt, der von der Verzögerungsleitung, Abschnitt 48, Klemme ti 4,5 ystz nach dem Beginn des Operationszyklus abgegriffen wird. Dieser Zeitgabeimpuls Pl ist an den Einstelleingang _tg_e des Flip-Flops G 6 angelegt und schaltet dieses in den echten Zustand, so daß das Zeitgabesignal G_fi (F i g. 3) abgegeben wird. Dieses Zeitgabesignal G₆ steuert eine Schreibstromquelle 100 (F i g. 5) zum Anlegen des Schreibstromes an die Treiberleiter der Gruppen 101 und 102, wobei die gewünschten Treiberleiter durch das Ausgangssignal der Entschlüßler 90 und 91 ausgewählt sind und während der Schreibstromzeit den Schreibstrom den Kernen in der adressierten Zelle des Speicherregisters zum Einschreiben des im ^-Register gespeicherten Wortes zuführen.

Beide Zeitgabe-Flip-Flops G 5 und G 6 werden durch den Zeitgabeimpuls P 8 zurückgestellt. Dazu sind die Rückstelleingänge ₀g₅ und _ag₆ an eine Klemme /8 am Ende des Verzögerungsabschnittes 49 angeschlossen, der dem Ende des 6^sec-Operationszyklus entspricht, und nach Rückstellung der Zeitgabe-Flip-Flops G 5 und G 6 am Ende des Operationszyklus werden die Schreibvorbereitungstreiber 98 und die Schreibstromquelle 100 abgeschaltet.

Im vorhergehenden wurde die Zeitgabesteuerung eines vollständigen Operationszyklus in seiner Verarbeitungseinheit beschrieben. Falls ein Operationszyklus keinen Hilfsspeicherzyklus enthält, werden die Ausgangssignale der Flip-Flops G 3, G 4, G 5 und G 6 nicht zu den entsprechenden Steuerpunkten durch entsprechende UND-Gatter gemäß F i g. 1 und durch ein einziges UND-Gatter 59 durchgelassen, das ein hohes Ausgangssignal G₂ vom Flip-Flop Gl erfordert. Außerdem würden die»strobe«-ImpulseQöl und QaI nicht erzeugt, da beide erforderlichen Eingangssignale E₁, E/ für die UND-Gatter 65 bis 61 zur Durchleitung des Impulses 64 nicht vorhanden sind. Das einzige Zeitgabe-Flip-Flop, das deshalb während eines einen Hilfsspeicherzyklus nicht einschließenden Operationszyklus wirksam ist, ist somit das Flip-Flop Gl, das das Zeitgabesignal G₁ dem Programmzählerentschlüßler 170 (Fig. 7A und 7B) zuführt. Während jedes Operationszyklus jedoch tritt der Taktimpuls C_L bei Einstellung der Flip-Flops gemäß dem während des Operationszyklus durchgeführten logischen Vorgangs auf.

Hauptspeicherzeitgabesteuerschaltungen

Ein Taktimpuls C wird einer Hauptspeicherauswählschaltung 12 (Fig. IA) zugeführt. Diese Schaltung ist im einzelnen in Fi g. 2 A gezeigt und besteht aus einer Löschimpulserzeugungsschaltung mit einem UND-Gatter 54, das einen Löschimpuls Rm dem M-Register zuführt, und vier UND-Gattern 34, 36, 38 und 39 die an entsprechende die anzusteuernde Verzögerungsleitungen 24, 26, 28 und 30 steuern. Der Löschimpuls Rm wurde schon vorher beschrieben.

In einem Operationszyklus, in dem ein Hauptspeicherzyklus durchgeführt wird, ist das Flip-Flop Fl rückgestellt und das Eingangssignal F₁' zu den UND-Gattern 34, 36, 38 und 39 somit auf hohem Spannungspegel. Die Ausgangssignale der Flip-Flops L17 und L18 des L-Registers (Hauptspeicheradressenregister) in F i g. 1A werden der Auswählschaltung 12 zugeführt, damit diese eines der UND-Gatter 34, 36, 38 und 39 öffnet. Der Taktimpuls C kann somit zu einer der vier Hauptspeicherverzögerungsleitungen 24, 26, 28 und 30 gelangen, die diejenige Hauptspeichereinheit steuert, in der die im L-Register gespeicherte Adresse enthalten ist. Insbesondere wird, wie in Fig. 2A gezeigt, diejenige Hauptspeichereinheit gewählt, die die Nummer trägt, die binär durch die Zustände der beiden Flip-Flops L18 und L17 dargestellt wird.

Die Verzögerungsleitungen 24, 26, 28 und 30 sind gleich aufgebaut. Jede besteht aus einer 6^sec-Verzögerungsleitung ähnlich der in Fig. 2B gezeigten. Weiterhin enthält jede der vier Verzögerungsleitungsschaltungen fünf Flip-Flops Rl, Rl, R3, Wl und Wl, die den Flip-Flops G4, Gl, G3, G6 und G5 in ihrer Zeitgabe entsprechen; die G-Flip-Flops steuern jedoch die Zeitgabe des HilfsSpeichers. Jede Verzögerungsleitungsschaltung enthält auch eine »strobeÄ-Impulsschaltung, bei der eine Klemme tm4 (entsprechend der Klemme t4 der Leitung 21) mit einem UND-Gatter verbunden, dessen andere Eingänge die inversen Ausgänge F₁ und F₂' des Flip-Flops Fl bzw. F2 sind. Die »strobe«-Impulse Qm werden den Abfühlverstärkern der entsprechenden Speichereinheit zugeführt.

Es ist zu beachten, daß die Flip-Flops L17 und L18 jederzeit während des Operationszyklus ohne Beeinflussung der Zeitgabe dieses Zyklus auf neue Zustände eingestellt werden können.

Aus dem Vorhergehenden ergibt sich ohne weiteres, daß die verschiedenen O,l^sec-Positionen der Verzögerungsleitungen abgegriffen werden können, um die erforderlichen Zeitgabesignale zu erstellen. Es ist auch verständlich, daß die Einstellung und Justierung der Zeitgabe der Operationen und Funktionen in dem Operationszyklus dadurch sehr erleichtert und das Zeitgabesteuersystem sehr flexibel wird. Somit kann die Zeitgabe der Operationen in einem Operationszyklus, falls erforderlich, so eingerichtet werden, daß die Zeitgabe für Lese- oder Schreiboperationen innerhalb des Operationszyklus variiert werden kann, so daß beispielsweise Schaltungen mit höherer oder niedrigerer Geschwindigkeit angepaßt werden können oder daß zusätzliche Schaltungen mit unvermeidlichen Verzögerungen, beispielsweise Verstärker- und Impulsformerschaltungen 41, eingesetzt werden können.

Die Verzögerungsleitung stellt eine dynamische Zeitgabequelle dar und erübrigt es, zur Herstellung von Zeitgabesignalen Puls-, Ziffern- oder andere Zähler vorzusehen, da die Zeitgabesignale direkt von der Verzögerungsleitung weggenommen werden können, der ein Taktimpuls zu Beginn jedes Operationszyklus, d. h. alle 6 \is&c, für den Rechner mit seiner eigenen Operationsgeschwindigkeit zugeführt wird.

409 757/306

27 28

Es ist auch zu erkennen, daß die einzelnen Ver- während der entweder dieselben Daten oder neue Inzögerungsleitungen für jede der Einheiten MUO bis iormationen in dieselbe Reihe der Anordnung 14 ge- MU 3 des Hauptspeichers vorgesehen sind, um die maß der Einstellung der 5-Register Flip-Flop einge-Notwendigkeit für getrennte Gatter zum Steuern der schrieben werden. Wie schon in Verbindung mit Zeitgabesignale zu den Schaltungen (Entschlüßler 5 Fig. 2 beschrieben, werden die Flip-Flops 51 bis usw.) der entsprechenden Speichereinheiten zu ver- S19 zu Beginn des Speicherzyklus durch die Löschmeiden, wie es erforderlich wäre, wenn eine einzige impulse RsI und RsI gelöscht und können während Zeitgabesteuerschaltung für alle Hauptspeicherein- des Taktimpulses C₁ durch Signale, die an die Einheiten vorgesehen wäre. Getrennte Verzögerungs- gänge sS 1-12 und sS 13-18 angelegt werden, eine leitungen für jede Speichereinheit bringen eine io Veränderung des Inhalts erfahren, der beliebigen Gleichzeitigkeit mit sich, bei der bis zu vier Takt- neuen Daten entspricht, die in der bestimmten Reihe impulse bei den entsprechenden Zeitgabesteuerschal- der Kernanordnung gespeichert werden soll. Es wird tungen 24, 26, 28 und 30 für die Hauptspeicherein- _nun hn einzelnen das Auslesen und Einschreiben heiten von vier getrennten Taktquellen mit derselben verdeutlicht.

oder verschiedenen Folgegeschwindigkeit zugeführt 15 Durch j ede Reihe verläuft ein Lesetreiberleiter und werden können, wobei andere Einheiten als die Ver- _em Schreibtreiberleiter. Ebenso ist durch jede der arbeitungseinheit die entsprechenden Hauptspeicher- neunzehn Spalten der Keraanordnung 14 ein Voreinheiten abfragen kann, deren Operationszyklus bereitungsleiter geführt, wobei jede Spalte ein andegegebenenfalls mit dem der Datenverarbeitungsein- _res Bit der Daten in jeder Reihe darstellt. Durch heit nicht übereinstimmt. Ebenso könnte eine zusatz- 20 jeden der neunzehn Vorbereitungsleiter fließt ein liehe Datenverarbeitungseinheit in einem System ein- Vormagnetisierungsstrom Iß von einem entsprechengeschlossen werden, bei dem der Taktspeicher von den von neunzehn Vorbereitungstreiberstufen 98. Der jedem der Datenverarbeitungseinheiten abgefragt strom / stellt den vollen Lesestrom dar, der zur Auswerden kann. lesung erforderlich ist. Entsprechend ist der volle „.„ · . ^a5 Schreibstrom —/. Huisspeicner Gemäß Fig. 5 wird während der Lesezeit zuerst

An Hand von Fig. 1 wurde im vorhergehenden ein Strom2//3 in den Lesetreiberleiter der dem ge-

die Arbeitsweise des HilfsSpeichers 13 in dem Ge- wünschten Register entsprechenden Kernreöie zuge-

samtsystem allgemein beschrieben. Es wurde gezeigt, führt, während durch die Lesetreiberleiter aller ande-

daß dieser HilfsSpeicher 13 die verschiedensten be- 30 ren Reihen kein Strom fließt. Da durch die Kerne

kannten Formen annehmen kann. Eine bevorzugte der gewählten Reihe, wie durch alle anderen Kerne,

Form eines solchen Hilfsspeichers ist in Fig. 5 ver- ein Vormagnetisierungsstrom//3 fließt, erhalten die

anschaulicht und soll nun im einzelnen beschrieben Kerne der gewählten Reihe den vollen Lesestrom /,

werden. so daß die Auslesung erfolgt. Da durch die Kerne

Zur Speicherung dient bei dem Hilfsspeicher 13 35 der nichtgewählten Reihen nur ein Strom von //3

eine Magnetkernspeicheranordnung 14 mit den in fließt, ergibt sich ein hohes Auswahlverhältnis

Reihen und Spalten angeordneten bistabilen Ferrit- von 3:1.

kernen. Es sind beispielsweise achtzig Kernreihen Die auszulesende Reihe wird mittels der Entvorgesehen, wobei jede Reihe neunzehn Kerne be- schlüßler 90 und 91 (Fig. 5) ausgewählt, die unter sitzt, die die neunzehn Bits eines Registers darstellen. 40 Steuerung des Entschlüßlerzeitgabesigpials G₈ arbei-Eines dieser Bits ist ein Paritätsbit. Die Gesamtkapa- ten und die gemäß den Ausgangssignalen A₁^ und zität der veranschaulichten Speicheranordnung ist A₅.₇ des yl-Registers (Adressenregisters) eine entsomit achtzig Register entsprechend den achtzig Rei- sprechende von einer ersten Gruppe von zehn Lesehen der Anordnung 14. treiberstufen 92 und eine entsprechende von einer

Wie aus F i g. 5 hervorgeht, können die achtzig 45 zweiten Gruppe von acht Lesetreiberstufen 93 erReihen der Anordnung in verschiedene Funktions- regen. Diese Gruppen von Lesetreiberstufen 92 und abschnitte aufgeteilt sein, die die Funktionen durch 93 sind für die lineare Auswahl eines bestimmten der die bestimmten Reihen der Anordnung 14 durchge- achtzig Lesetreiberleiter der Anordnung 14 dimenführten Register als Bezeichnung besitzen. So dienen sioniert angeordnet. Die Gruppe 93 kann beispielszweiunddreißig Reihen als Indexregister 15, weitere 50 weise eine von acht Gruppen auswählen, wobei jede zweiunddreißig Reihen als Sprungregister 16, außer- Gruppe zehn Kernreihen umfaßt; und die Gruppe 92 dem acht Reihen als Kurzspeicherregister 19 und die wählt eine der Reihen in der durch die Lesetreiberrestlichen acht Reihen als Akkumulator 17. Diese stufen 93 gewählten Gruppe. Somit wird während funktioneile Trennung der Reihen der Anordnung 14 der Lesezeit, während der eine Lesestromquelle 94 in die Abschnitte 15, 16, 17 und 19 kann an dieser 55 durch das ihr zugeführte Zeitgabesignal G₄ gemäß Stelle bei der Beschreibung der Funktionsweise des Fig. 5 erregt ist, ein Strom2//3 durch den Lese-Hilfsspeichers 13 außer Betracht gelassen werden, da treiberleiter 104 der Reihe geschickt, die gemäß dem eine Berücksichtigung der einzelnen Flip-Flops des Ausgangssignalen des .«4-Registers durch zwei von ./4-Registers die Auswahl eines bestimmten Registers den EntecMüßlern 90 und 91 erregte Lesetreiber in der Anordnung unabhängig davon ist, welcher Ab- 60 ausgewählt wurde. Das Zeitgabesignal G₄, das der schnitt betroffen ist. Die Auswahl ist für alle Reihen Lesestromquelle 94 zugeführt wird, ist bezüglich des unabhängig vom Abschnitt die gleiche. Entschlüßlerzeitgabeimpulses G_t verzögert, um ge-

Von den achtzig Reihen der Anordnung 14 kann nügend Zeit zur Auswahl der durch die Entschlüß-

jeweils nur eine angesteuert werden. Während der ler 90 und 91 zu wählenden Lesetreiberstufen zu ge-

Lesezeit wird das Register einer entsprechend ge- 65 währleisten. Die Entschlüßler 90 und 91 en&aitßfl

wählten Reihe ausgewiesen und die Information in jeweils eine Entschlüßlerkernmatrix zur EntschHiß-

dem 5-Register mit neunzehn Flip-Flops 51 bis 519 lung, die eine gewisse Zeit zur Durchführung der

gespeichert. Auf die Lesezeit folgt die Schreibzeit, Entschlüßlungsoperatioo benötigt.

Das in jedem der Kerne der gewählten Reihe gespeicherte Bit wird durch einen von neunzehn Abfühlleitern aufgenommen, die entsprechend für jede Spalte der Kernanordnung vorgesehen sind. Ein in einem Abfühlleiter erzeugter Impuls zeigt die Speicherung einer 1 in dem entsprechenden Kern an, durch den der Abfühlleiter geführt ist. Soll eine 0 in dem Kern gespeichert werden, so entsteht kein Impuls. Die Leseleiter können auch auf eine beliebige andere bekannte Art angeordnet sein.

Wie F i g. 5 zeigt, sind die neunzehn Abfühlleiter mit entsprechenden Abfühlverstärkern Sa 1-19 verbunden, die wiederum an entsprechende der neunzehn Flip-Flops des S-Registers angeschlossen sind.

bereirungsstrom 7/3 an die Kerne aller neunzehn Spalten der Anordnung 14 anlegen. Die neunzehn Vorbereitungstreiber 98 sind weiterhin so aufgebaut und angeordnet, daß beim Erscheinen des Zeitgabe-5 signals G₅ kurz nach dem Auftreten des Taktimpulses C_L jeder Vorbereitungstreiber, dem eine L von seinen entsprechenden S-Register-Flip-Flops zugeführt wurde, einen Strom —7/3 an seinen entsprechenden Vorbereitungsleiter legt; andererseits bleibt jeder ίο Vorbereitungstreiber, dern eine 0 zugeführt wurde, unbeeinflußt und legt weiterhin einen Vormagnetisierungsstrom 7/3 an den entsprechenden Vorbereitungsleiter. Somit fließt beim Erscheinen des Zeitgabesignals G₅ ein Strom —7/3 durch diejenigen

Die die Bits darstellenden verstärkten Impulse, die 15 Kerne, in denen eine L eingeschrieben werden soll, zuvor in der gewählten Reihe gespeichert waren, während durch diejenigen Kerne, in die eine 0 einwerden somit in entsprechenden Flip-Flops des
5-Registers gespeichert.

Die den Abfühlverstärkern Sa 1-13 und Sß 14-19 zugeführten »strobe«-Impulse QaI und QaZ treten 20 so auf, daß die Abfühlverstärker nur während des

zuschreiben ist, weiterhin der Vormagnetisierungsstrom 7/3 fließt, der auch während der Löschzeit zugeführt wird.
Beim Erscheinen des Zeitgebersignales G₆ nach

dem Zeitgebersignal G_s werden die Bits in die Kerne

Teiles der Lesezeit wirksam werden, während der die derselben Reihe geschrieben, aus der zuvor in der

in den Abfühlleitern induzierten Impulse zu erwar- Lesezeit ausgelesen wurde. Das Schreiben erfolgt

ten sind, so daß unerwünschte Impulse, die zu ande- durch einen Strom —27/3 oder 2/3 Schreibwählstrom,

ren Zeiten auf den Abfühlleitern auftreten können 25 der durch die gewählte Reihe geschickt wird, wäh- und die Arbeitsweise der Abfühlverstärker oder der
damit verbundenen 5-Register-Flip-Flops nicht
stören können. Zwei »strobe«-Impulse<2alundßß2

sind deshalb vorgesehen, daß entweder alle oder nur

rend durch die Treiberleiter aller anderen Reihen der Anordnung kein Strom fließt.

Durch das Anlegen eines Stromes —27/3 an den gewählten Schreibleiter erhält jeder Kern in der ge-

die Abfühlverstärker 5a 1-13 wirksam werden. Dies 30 wählten Reihe, in der ein Strom —1/3 durch ihre Vorist deshalb, weil der Akkumulatorabschnitt 17 be- bereitungsleiter fließt, einen Gesamtstrom -I₁ der zeichnenderweise nur dreizehn Bits in jeder der dem vollen Schreibwählstrom entspricht, (—27/3 Reizweiunddreißig entsprechenden Reihen an Stelle von henstrom plus —7/3 Spaltenstrom). Durch diesen neunzehn Bits besitzen könnte. In diesem Fall sind Strom wird der Kern vom O-Zustand in den L-Zudie Ausgangssignale der Abfühlverstärker 5*014-19 35 stand gebracht, so daß er eine L speichert. Anderernicht erforderlich, und sie würden durch Nichtauf- seits erhält jeder Kern in der gewählten Reihe, durch treten des »strobe«-Impulses Qa 2 am einfachsten dessen Vorbereitungsleiter ein Strom 7/3 fließt, einen abgeschaltet. Gesamtstrom von nur — 7/3 (—2 7/3 Reihenstrom plus

Da eine Magnetkernspeichermatrix gemäß F i g. 5 7/3 Spaltenstrom), der den Kern im OZustand hält, nicht zerstörungsfrei abgelesen werden kann, würden 40 den er am Ende des Auslesens innehat. Alle anderen die Kerne des gewählten Registers nach dem Aus- Kerne der Anordnung, die sich in ungewählten Reilesen sämtliche in ein und denselben Zustand ge- hen befinden, erhalten keinen anderen Strom als 7/3 bracht, der gemäß üblicher Praxis der 0-Zustand oder —7/3 auf ihren entsprechenden Vorbereitungssein kann. Wenn die aus der gewählten Kernreihe leitern. Sie bleiben somit wiederum im wesentlichen ausgelesenen Daten nicht verlorengehen sollen, müs- 45 während der Schreibzeit ungestört Auch hier ist, wie sen sie zurück in die Kerne geschrieben werden oder beim Auslesen, das Verhältnis zwischen Stör- und sind als neue Daten infolge einer Operation des Nutzstrom 1:3.

Rechners in die gewählte Reihe einzuschreiben. Die Auswahl der gewünschten Reihe während des

Bei dem HilfsSpeicher 13 der Fig. 5 dienen die Schreibzyklus erfolgt ähnlich wie während des Lese-Einstellungen der S-Register-Flip-Flops S 1-19 zur 50 zyklus durch die Eatsehlüßlesr 90 und 91, die eine Bestimmung der Daten, welche während der Schreib- entsprechende Halbtreiberstufe 101 einer ersten zeit in die gewählte Reihe geschrieben werden sol- Gruppe von zehn Schreibtreiberitufen und eine entlen. Beim Auftreten des Taktimpulses C_L bleiben sprechende Schreibtreiberstufe 102 einer zweiten die Einstellungen des S-Register-Flip-Flops erhalten, Gruppe von acht Schreibtreiberstuf en auswählt. Ähnwenn dieselben Daten in die Kerne der gewählten 55 lieh wie bei den zwei Grappen von Lesetreiberstufen Reihe zurückgeschrieben werden sollen, oder anderer- 92 und 93 sind diese beiden Gruppen von Schreibseits werden sie durch logische Signale, die den Ein- treiberstufen 101 und 102 so aufgebaut und angeordgängen sS 1-12 und sS '13-18 gemäß irgendwelcher net, daß sich eine lineare Auswahl für jeweils eine Daten zugeschrieben werden, geändert und diese der achtzig Schreibtreiberleiter der Anordnung 14 Daten während der Schreibzeit in die gewählte Reihe 60 ergibt. Somit wird während einer Schreibzeit, wäheingeschrieben. Das Flip-Flop 519 des S-Registers rend der eine Schreibstromquelle 100 durch die Zeitist für das Paritätsbit vorgesehen, und seme Einstel- gabesignale G₆ gemäß F i g. 5 erregt wird, eim Strom lung wird durch eine bekannte Paritätsbitgenerator- —27/3 auf den Schreibtreiberleiter der gewählten schaltung gesteuert. Reihe mittels der durch die EntscMüßler 90 und 91

Wie in F i g. 5 allgemein angedeutet, werden die 65 erregten Schreibtreiberstufen angelegt.
Ausgangssignale S_1-19 der S-Register-Flip-Flops an Wie schon im Zusammenhang mit der Beschrei-

entsprechende von neunzehn Vorbereitungstreibern bung des HilfsSpeichers gemäß F i g. 5 angegeben, ist angelegt, die, wie schon beschrieben, einen Vor- sowohl während des Schreib- als auch des Lese-

zyklus das Verhältnis der Nutz- und Störsignale 3:1, so daß sich gegenüber der üblichen Koinzidenzstromanordnungen, die nur ein Verhältnis von 2:1 aufweisen, eine große Verbesserung ergibt, da hierdurch die Toleranzen für die Kerne wesentlich weiter gefaßt werden können und die Arbeitsweise der externen Treiberschaltungen weniger kritisch ist. Weiterhin hat die Temperatur einen wesentlich geringeren Einfluß auf die Betriebssicherheit der Anlage.

Was die Entschlüßler 90 und 91 betrifft, so sei daran erinnert, daß diese eine Entschlüsselungsmatrix erhalten, über die die Lese- und Schreibtreiberstufe erregt werden, so daß unabhängig von nach der Lesezeit auftretenden Änderungen im A -Register die durch die Entschlüßler 90 und 91 während der Lesezeit gewählte Reihe gleich der Reihe ist, die während der Lesezeit gewählt wurde. Das yl-Register kann dann unabhängig davon beim Auftreten eines Taktimpulses auf eine neue Adresse eingestellt werden. Die Arbeitsweise des Entschlüßlers 91 ist im folgenden beschrieben, wobei es sich versteht, daß der Entschlüßler 90 in ähnlicher Weise aufgebaut ist und funktioniert, wie es auch für die Hauptspeicherentschlüßler der Fall ist.

Zehn Lese- und Schreibtreiberstufen, und zwar die Anordnungen 92 und 101, werden über die Entschlüsselungsanordnung 90 durch Flip-Flops ^41-4 gesteuert. Acht Lese- und Schreibtreiberstufen, und nungspegel, und die Schreibstromquelle 100 wird erregt.

Es ist jetzt ersichtlich, daß nur derjenige Entschlüsselungskern der Anordnung 90, der in seiner Lese- und Schreibwicklung während der Schreibzeit Spannungssignale induzieren kann, während der Lesezeit teilweise geschaltet wird und während der Schreibzeit in seinen Anfangszustand zurückkehrt. Alle anderen Entschlüsselungskerne der Entschlüsselungsanordnung 90 verbleiben in ihrem vormagnetisierten Zustand sowohl während der Lese- als auch während der Schreibzeit. Dieselbe Funktion gilt auch für die Entschlüsselungsanordnung 91. Es hat sich somit gezeigt, daß die Einstellungen der /1-Register-Flip-Flops nicht zum Einschreiben in dieselbe Adresse des HilfsSpeichers 13 erforderlich sind und auf eine neue Adresse während des Auftretens des Taktimpulses C_L verändert werden können.

Hauptspeicher

Wie für den Hilfsspeicher 13 können auch für den Hauptspeicher die verschiedensten bekannten Speicheranordnungen verwendet werden. Im folgenden wird ein spezielles Ausführungsbeispiel der Haupt-Speichereinheiten Mt/O bis Mt/3 gemäß Fig. 1 beschrieben. In diesem System werden zwei Entschlüsselungskernmatrizen mit jeweils 5 · 10 Kernen zur Auswahl von einer der zweitausendfünfhundert Reihen mit jeweils zweiundfünfzig Kernen verwendet.

zwar Anordnung 93 und 102, werden über die Ent- 30 Für die zweiundfünfzig Reihen sind vier Gruppen schlüsselungsanordnung 91 durch Flip-Flops\A 5-7 von Vorbereitungstreiberstufen vorgesehen, welche

jeweils dreizehn Treiberstufen enthalten. Jede Spalte der Matrix speichert somit vier Wörter mit jeweils zwölf Datenbits plus einem Paritätsbit. Um an einer gewählten Wortspeicherstelle zu schreiben oder zu lesen, werden die Spaltentreiber und die Vorberet· tungstreiber der gewünschten Gruppe wie beim Hilfsspeicher wirksam gemacht, und die Vorbereitungstreiber der nicht zu wählenden Gruppen erzeu-

lungskern umzuschalten beginnt. Jeder Entschlüsse- 40 gen Schreibströme—//3 während der Leseperiode und lungskern besitzt zwei Ausgangswindungen, die an Leseströme//3 während der Schreibperiode. Hiermit jeweils eine dieser Treiberstufen 92 bzw. Schreib- wird gewährleistet, daß die Ströme durch die drei treiberstufen 101 angeschlossen sind. Wenn der ge- nicht zu wählenden Wörter speichernden Kerne auf wählte Entschlüsselungskern umzuschalten beginnt, der gewählten Spalte keinen größeren Strom als 1/3 so haben seine Ausgangssignale eine Polarität, die 45 erhalten. Dieses System ist im einzelnen in den deutschen Patentanmeldungen N21238IXc/42m und N 21238 DCc/42m beschrieben.

Jede der Hauptspeichereinheiten Ml/0 bis MU 3 ist mit einem eigenen Satz von dreizehn Abfühlverstärkern versehen, an die der »strobe«-Impuls QmX angelegt wird; die von dort kommenden Ausgänge werden dem entsprechenden der M-Regjster Flip-Flops M1-13 parallel zugeführt.

Die Flip-Flops L 5 und L 9 dienen zur Steuerung

gnal G₄ erst nach 0,4 μβεϋ nach dem Signal G₃ er- 55 der Auswahl einer der vier Gruppen von Vorbereitungstreibern in jeder Speichereinheit. Um ein Rückstellen der L-Register-Flip-Flops während des Arbeitszyklus ohne Beeinflussung der gerade gelesenen

gesteuert. Die Entschlüsselungsanordnungen 90 und 91 enthalten zehn bzw. acht Magnetkerne, die für die Entschlüsselungsanordnung 90 wie folgt angeordnet sind.

Die Ausgänge der Flip-Flops /11-4 werden mit dem Signal G₃ kombiniert und über Diodenentschlüßler den Kernen der Entschlüsselungsanordnung 90 so zugeführt, daß jeweils ein Entschlüssegeeignet ist, die zugeordnete Lesetreiberstufe leitend und die zugeordnete Schreibtreiberstufe nichtleitend zu machen. Die Entschlüsselungskerne haben eine solche Größe, daß die Umschaltung nicht innerhalb 2,7 μβεο, während denen das Signal G₃ auftritt, beendet ist. Somit dauert das Ausgangssignal während der ganzen Signalzeit von G₃ an. Damit das Ausgangssignal des Entschlüsselungskernes voll ansteigen kann, wird die Lesestromquelle 94 durch Si-

Alle Kerne der Entschlüsselungsanordnung 90 besitzen eine dauernde Vormagnetisierung, und somit wird der gewählte Entschlüsselungskem entgegen

y g

und eingeschriebenen Adresse zu ermöglichen, sind

diesem Vormagnetisierungsstrom während des Auf- 60 zwei Hilfs-Flip-Flops LL 5 und LL 9 vorgesehen.

tretens des Signals G₃ in den anderen Zustand geschalte* und bei Beendigung dieses Signals durch die Vormagnetisierung in den normalen Remanenzzustand zurückgebracht. Diese Rückkehr in den Normalzustand sperrt den zugeordneten Lesetreiber und öffnet den zugeordneten Schreibtreiber. Dies geschieht während 3,5 μ8βΰ des Operationszyklus, und ]isec später geht das Signal G₆ auf hohen Span-Diese werden von den Flip-Flops LS und L 9 zu Beginn des Arbeitszyklus eingestellt, und das ganze L-Register kann daher so eingestellt werden, daß es eine neue Adresse zu jeder Zeit zwischen dem logjsehen Taktimpuls C_L und dem Ende des Arbeitszyklus speichert.

Ein Löschimpuls Rm wird zu Beginn eines Speicherzyklus dem M-Register zugeführt und gestattet

ein Löschen der M-Register-Flip-Flops in Vorbereitung für das Einstellen des ausgewählten »auszulesenden« Wortes der Speichereinheit MUO in ihnen. Beim Auftreten des logischen Taktimpulses C_L werden entweder die Einstellungen der M-Register-Flip-Flops beibehalten, um zu ermöglichen, daß das gleiche Wort in den Speicher »zurückgeschrieben« wird, oder die M-Register-Flip-Flops M1-13 werden durch Signale 5¹M1-13 verändert, so daß sie jedem beliebigen neuen Wort- und Paritätsbit entsprechen, das eventuell in den Speicher »eingeschrieben« werden soll. Das M-Register-Flip-Flop 13 entspricht dem Paritätsprüfbit, und seine Einstellung wird durch eine bekannte Paritätsbitgeneratorschaltung in herkömmlicher Weise gesteuert.

Programmsteuersystem

In den Fig. 7A und 7B ist das Programmsteuersystem des Rechners gezeigt, das während jedes Arbeitszyklus einen bestimmten Programmsteuerumformer erregt, dessen Abfühlleiter wiederum diejenigen logischen Diodenschaltungen wirksam macht, die erforderlich sind, um die während des Arbeitszyklus durchzuführenden, bestimmten Operationen zu erledigen. Der Einfachheit und Klarheit halber können die während einer Folge von Operationszyklen durchzuführenden Operationen durch entsprechende Operationsblocks dargestellt werden, von denen einige nachstehend im einzelnen beschrieben werden. Der bestimmte Programmsteuerumformer 150, der während eines Operationszyklus ausgewählt wird, wird durch die Zustände der Flip-Flops N 7-11 des Befehlsregisters 155 (Fig. 7B) und der Flip-Flops N1-4undiV5-6 der Programmzähler 157 (Fig. 7A) und 159 (Fig. 7B) bestimmt, deren Zustände während jedes Arbeitszyklus entsprechend den jeweiligen Befehlen in den Umläufen des elektronischen Rechners festgelegt werden. Die Art und Weise, wie das Programmsteuersystem die Steuerung der logischen Schaltungen entsprechend der Befehls- und Programmzähler-Flip-Flops ermöglicht, wird später in einer Einzelbeschreibung der Programmsteuerschaltungen nach der Beschreibung der allgemeinen Anordnung, die nun folgt, näher erläutert.

Das Befehlsregister 155 (Fig. 7B) enthält die Flip-Flops N 7-11 für die Speicherung einer als Befehlscode bezeichneten Instruktion, die den Befehl, der in den darauffolgenden Arbeitszyklen durchzuführen ist, festlegt. Nachdem das Befehlsregister 155 zu Beginn der Ausführung eines Befehles eingestellt wurde, bleibt es unverändert, bis die erforderlichen Operationsblocks in dem Befehl durchgeführt sind oder bis eine gegenteilige Entscheidung getroffen ist. Die Zustände der Flip-Flops N 7-11 für die typisehen Befehle sind in Tabelle I angegeben. Die Zustände der Flip-Flops N 7-11 für den Teilen-Befehl 13- sind beispielsweise OLQLL, wobei das Flip-Flop N 7 das Bit mit dem geringsten Stellenwert bezeichnet und die Reihenfolge der Stellenwerte der Flip-Flops mit der Flip-Flop-Zahl ansteigt. Die Ausgänge Ν_ΊΛ1 der Flip-Flops N7-11, die über den Befehlsentschlüßler 166 (Fig. 78) und Befehlstreiber 173 wirken, wählen die Treiberleiter 154 einer oder einer Gruppe von Spalten von oktal numerierten Umformern 150 in der Programmsteuerumformeranordnung 152 aus. Haben beispielsweise die Flip-Flops N 7-11 die Oktalkonfiguration 13 — , dann wird der Treibertransistor 173 a leitend und erdet die Emitter der Transistoren innerhalb des Blockes 177, wodurch die erste Gruppe von Spalten -0 und -1 ausgewählt wird. Ein Transistorblock, beispielsweise 177, ist für jede durch den Befehlsentschlüßler 166 ausgewählte Gruppe von Spalten vorgesehen, um eine Auswahl einer bestimmten Spalte innerhalb jeder ausgewählten Gruppe infolge der Tatsache zu ermöglichen, daß die Flip-Flops NS und N6 (Fig. 7A) durch den Zählerentschlüßler 168 arbeiten, wie nachstehend näher beschrieben wird.

Je nach der Anzahl der Befehle werden zwölf oder eine geringere Anzahl von Operationsblöcken für die Durchführung der zu jedem Befehl gehörenden Operationen benötigt. In diesem Falle ist nur eine einzige Spalte von Umformern 150 in der Anordnung 152 (jede Spalte in Anordnung 152 enthält zwölf oder eine kleinere Anzahl von Umformern) für die Durchführung des Befehls erforderlich. Für solche Befehle wählt der Befehlsentschlüßler 166 entsprechend des Befehls direkt die richtige Spalte von Umformern 150 in der Anordnung 152 aus. Andererseits sind in bestimmten Fällen die Rechnerbefehle so, daß mehr als zwölf Operationsblöcke für die Durchführung der zu dem Befehl gehörenden Operationen benötigt werden. In solchen Fällen genügt eine einzige aus zwölf Umformern bestehende Spalte nicht, und es sind mehrere Umformerspalten vorgesehen, um die Durchführung des langen Befehls zu ermöglichen, wobei ein Umformer jedem Operationsblock entspricht. Die Höchstzahl von Spalten, die in einer Gruppe verwendet werden, ist vier, wodurch eine Höchstzahl von achtundvierzig Umformern vorgesehen wird, die den für einen langen Befehl verfügbaren achtundvierzig Operationsblöcken entspricht. Jedoch brauchen, wie im Falle anderer Befehle, nicht alle der Operationsblöcke verwendet zu werden. Beim Befehl 13 — werden beispielsweise zwei Spalten von Umformern 150 benutzt, die eine Höchstzahl von vierundzwanzig Operationsblöcken schaffen, die zu dem Befehl gehören. Die Verwendung zusätzlicher Umformerspalten zur Fortsetzung der Zählung für Befehle, die mehr als zwölf Operationsblöcke erfordern, ist insofern vorteilhaft, da sie die Anzahl von Bauteilen in dem Programmzähler 159, der Zählertreiber 172 und 178, und die Anzahl von Reihentreiberleitern 156 vereinfacht und verringert. Bei längeren Befehlen, die mehr als zwölf Operationsblöcke erfordern, die in manchen Fällen verschiedene Arbeitsweise einschließen, d. h. wenn abwechselnde Operationsblöcke durchzuführen sind, dann wählen die über den Befehlsentschlüßler 166 und die Treiber 173 wirkenden Flip-Flops N 7-11 eine Gruppe von Umformerspalten 150 in der Anordnung 152 aus (z. B. die Auswahl von Spalten 0 und 1 durch das Leiten des Treibertransistors 173 a, wenn die Flip-Flops N 7-11 die binäre Konfiguration 13- haben), die dem durchzuführenden Befehl entsprechen. Die über den Zählerentschlüßler 168 wirkenden Programmzähler-Flip-Flops NS und N 6 (Fig. 7A) und die Transistoren innerhalb des jeweiligen Blocks 177 (Fi g. 7B) wählen dann die jeweilige Spalte von Umformern 150 in der Anordnung 152 aus der durch die Flip-Flops iV7-ll ausgewählten Gruppe aus.

Die verschiedenen Kombinationen der Zustände der Flip-Flops TV 5 und N 6 für typische Befehle sind in der nachfolgenden Tabelle I neben den Zuständen

409 757/306

der Befehlsregister Flip-Flops ΝΊ-11 gezeigt. Wo dem Befehl eine Gruppe von Spalten in der Anordnung 152 zugeordnet ist, sind verschiedene Kombinationen der Zustände der Flip-Flops iV5 und N entsprechend der Auswahl bestimmter Spalten in der Gruppe angezeigt.

Tabelle I

	Spalte	Befehle	NU	Befehlsregister I iVIO I N9 I NS	0	0	I ΝΊ	Prograt N6	nmzähkr N5
Einstufen befehle	01-	Laden	0	0	0	1	1	0	0
	02-	Speichern	0	0	0	1	0	0	O
	03-	Addieren	0	O	1	0	1	0	0
	04-	Subtrahieren	0	0	1	0	0	0	0
	05-	Multiplizieren	0	0	0	1	1	0 1	0 1
	13-	Teilen	0	1	0 0	0 1	1	0	0 1
Zweistufen befehle	21- 22-	Zählen Modifizieren	1 1	0 0	0	1	1 0	0 0	0 0 ι
	23-	Übertragen	1	0	1	0	1	0	0
	24-	Abfühlen	1	0	1	1	0	0	0 1
	36-1	Abfragen	1	1	0	0 1	0 1

Es sei bemerkt, daß die Befehlsregister-Flip-Flops iV7-ll nichts mit der Auswahl der Umformer in der in Fig. 7A gezeigten Programmsteueraflordnung 153 zu tun haben. Die Programmzähler-FHp-Flops N 5 und N 6 selbst wirken über den Zählerentschlüßler 168 und die Treiber 176 und wählen eine einzige Spalte von Umformern 150 in der Anordnung 153 aus, und das Befehlsregister 155 (F i g. 7B) bleibt bei der Auswahl neutral.

Die Reihenfolge, in der die Umformer in einer ausgewählten Spalte während der Durchführung eines Befehles erledigt werden, und somit die Reihenfolge, in der die Operationsblöcke während aufeinanderfolgender Arbeitsintervalle durchgeführt werden, wird durch die Programmzähler-Flip-Flops iVl-4 gesteuert, die während jedes Arbeitsintervalls den Treiberleiter 156 einer der zwölf oktal numerierten Reihen auswählen, die die Anordnung 153 und 152 in den Fig. 7A und 7B bilden. Genauer gesagt wählen während jedes Arbeitszyklus die durch den Zählerentschlüßler 170 und die Treiber 172 und 178 wirkenden Flip-Flops N1-4 die eine oder andere der vier Reihen -00- bis -03- in der Anordnung 153 aus, wenn einer der Umformer in der Anordnung 153 erwirkt werden soll, oder wählen einen der zwölf oktal numerierten Reihen -04-17 in der Anordnung 152 aus, wenn einer der Umformer in der Anordnung 152 erregt werden soll. Wird eine der vier Reihen -00-bis -03- der Anordnung 153 ausgewählt, dann wird die Auswahl der zu erregenden Umformer in der An-Ordnung 153 durch die durch dea Zählereotschltißler 168 und die Treibertransistoren 176 wirkenden Flip-Flops NS und N6 zu Ende geführt und dadurch eine der vier Spalten in der Anordnung 153 ausgewählt. Wird jedoch eine der zwölf Reihen 04-17 der.

so Anordnung 152 ausgewählt, dann wird die Auswahl der zu erregenden Umformer in der Anordnung 152 durch die durch den Befehlsentschlüßler 166 wirkenden Flip-Flops iV7~ll durchgeführt, wodurch eine Gruppe von Spalten ausgewählt wird, und ferner durch die Flip-Flops NS und N 6, die durch den Zählerentschlüßler 168 und die Transistoren 177 wirken, wodurch eine bestimmte der Spalten der Gruppe ausgewählt wird. Selbstverständlich ist, wenn die Flip-Flops N 7-11 nur eine Spalte auswählen, eine Verwendung der Flip-Flops NS und 6 und der Transistoren 177 nicht erforderlich. Wie aus dem Nachfolgenden hervorgeht, entsprechen die Umformer der Anordnung 153 Befehlsebenenoperatioösblöcken, während die Umformer der Anordnung 152 Operationsblöcken für Einzelbefehle entsprechen.

Sowohl die Spalten als auch die Reihen der Umformer 150 sind oktal numeriert, so daß jeder Umformer der bestimmten Konfiguration der Flip-Flops

JV 7-11, JV1-4 bzw. JV 5-6 entspricht, die für seine Auswahl erforderlich sind. Die Numerierung jedes Umformers entspricht auch einem gleichnumerierten Operationsblock. Beispielsweise entspricht der Umformer in der Anordnung 152 (Fig. 7B), der mit 13-04-0 bezeichnet ist, dem Operationsblock 13-04-0 und wird durch die Flip-Flops JV7-11 mit der Konfiguration 13-, die Flip-Flops JV1-4 mit der Konfiguration 04™ und die Flip-Flops JV 5-6 mit der Konfiguration -0 ausgewählt. Als weiteres Beispiel entspricht der als ZZ-OO-O bezeichnete Umformer in der Anordnung 153 (F i g. 7 A) dem Operationsblock ZZ-OO-O und wird durch die Flip-Flops 2V1-4 mit der Konfiguration 00- und die Flip-Flops JV 5-6 mit der Konfiguration 0 ausgewählt. Die Bezeichnung XX zu Beginn der Zahl dient zur Anzeige, daß die Flip-Flops JV 7-11 keine Rolle bei der Auswahl der Umformer in der Anordnung 153 spielen und die Auswahl eines Umformers in dieser Anordnung nur von den Konfigurationen der Flip-Flops JV1-4 sowie iVS und JV 6 abhängt.

In der nachfolgenden Tabelle II wurden die Zustände der Flip-Flops N1-4 für jede der Reihen -00-bis -17- angezeigt, wobei die verwendete Numerierung nur Oktalziffern, d. h. nur 0 bis 7 benutzt. Die Tabelle ist in zwei Abschnitte unterteilt. Der obere Abschnitt enthält die Reihen -00- bis -03- der Anordnung 153, während der untere Abschnitt die Reihen -04- bis -17- der Anordnung 152 einschließt. Die Programmzähler-Flip-Flops N 5 und N 6 können jede mögliche Kombination von Zuständen für jede Reihe annehmen, wie dies in der Tabelle neben den einzelnen Zuständen der Flip-Flops JV1-4 für die Reihe-00- angezeigt ist. Wie im vorhergehenden Absatz erläutert, werden, wenn die Flip-Flops JV1-4 eine der Reihen -00- bis -03- der Anordnung 153 auswählen, nur die Flip-Flops JV 5 und JV 6 benötigt, um den zu erregenden Umwandler in der Anordnung 153 auszuwählen. Andererseits wird, wenn die Flip-Flops JV1-4 eine der Reihen -04- bis -17- der Anordnung 152 auswählen, der zu erregende Umwandler in der Anordnung 152 durch die Flip-Flops JV 7-11 ausgewählt, die aflehi wirken, wenn nur eine Spalte ausgewählt wird, jedoch, wenn sie eine Gruppe von Spalten, beispielsweise vier, auswählen, dann auch noch die Flip-Flops JV 5 und N 6 benötigen, um eine bestimmte Spalte aus der ausgewählten Gruppe auszuwählen.

Tabelle II

Reihe	N6	NS	Programmzähler	JV3	Ni	JVl	B8f8hl«fi>ene
	0	0	JV4	0	0	0	(Anordnung 153)
-00-	1	1	0	0	0	1
-01-			0	0 0	T-I τΗ	0 1
-02- -03-			0 0	1	0	0	Einzelbefehle der Spalten
-04-			0	1	0	1	(Anordnung 152)
-05-			0
•				1	1	1
-17-		1

Die nachstehenden Tabellen III und IV zeigen die Zustände der Befehlsregister-Flip-Flops JV 7-11 und der Programmzähler-Flip-Flops JV1-4 für die Erregung derjenigen Umformer während aufeinanderfolgenden Arbeitszyklen (wobei jeder Umformer einen bestimmten Operationsblock mit der gleichen Nummer, wie bereits beschrieben, entspricht), die für die Durchführung eines als Beispiel gewählten Einstufenbefehls »Laden« (Tabelle III) und die Durchführung eines als Beispiel gewählten Doppelstufenbefehle »Übertragen« (Tabelle TV) benötigt werden.

Wie neben den Tabellen vermerkt, sind die oberen Abschnitte der Tabellen allen Einstufen- bzw. Doppelstufenbefehlen gemeinsam. Wie bereits ausgeführt, entsprechen die Qperationsblöeke mit der Bezeichnung XX im ersten Teil den Umformern in Anordnung 153 (Fig. 7A), und das Befehlsregister 155 steuert ihre Auswahl nicht. Es sei bemerkt, daß die Operationsblöcke ZZ-OO-O und ZZ-00-1 sowohl den Einstufen- als auch den Doppelstufenbefehlen gemeinsam sind.

Tabelle ΠΙ

Operations block	JVIl	Be NlO	fehlsregii JV9	äter JV8	7V7	N6	NS	Program JV4	mzähler N3	JV2	JVl	Einstellen aller Befehle
ZZ-OO-O ZZ-Ol-O	0 0	0 0	0 0	0 0	0 1	0 0	0 0	0 0	0 0	0 0	0 1	Einstellen von Einstufen befehlen
ZZ-02-0 ZZ-03-0	0 0	0 0	0 0	0 0	1 1	0 0	0 0	0 0	0 0	1 1	0 1	»Lade«- Befehle
01-O4-0 01-05-0 01-06-0	ooo	ooo	ooo	ooo	1 1 1	ooo	ooo	ooo	1 1 1	0 0 1	0 1 0	Sprünge
ZZ-00-3 ZZ-00-1	0 1	0 0	0 0	0 1	0 1	1 0	1 1	0 0	0 0	0 0	0 0

Tabelle IV

Operations block	NU	Befehlsregister NlO [ W9 JV8	0 0	0 1	N7	N6	NS	Program JV4	imzähler N3	N2	Nl	Einstellen aller Befehle
ZZ-OO-O ZZ-Ol-O	0 1	0 0	ο ο ο ο	1 1 1 1	1 1	0 0	0 1	0 0	0 0	0 0	0 1	Einstellen von Doppel- stufen- befehlen
ZZ-00-1 ZZ-01-1 ZZ-02-1 ZX-03-1	1 1 1 1	ο ο ο ο	0 0	1 1	1 1 1 1	0 0 0 0	1 1 1 1	0 0 0 0	ο ο ο ο	0 0 1 1	0 1 0 1	»Über- tragen«-
23-04-0 23-05-0	μα μα	0 0	0	ι	1 1	0 0	0 0	0 0	1 1	0 0	0 1	Befehl
23-16-0	1	ο	1	0	0	1	1	1	0

Bei näherer Betrachtung der Programmsteuereinheit unter Bezugnahme auf die F i g. 7 A und 7 B zusammen mit F i g. 8 zeigt es sich, daß die Umformer ao 150 der Anordnung 152 und 153 mittels Spaltenleitern 154 und Reihenleitern 156 in Spalten und Reihen angeordnet sind. Die einer Reihe gemeinsamen Treiberwicklungen 158 (F i g. 8) der Umformer sind mit dem gleichen Reihentreiberleiter 156 verbunden, während die einer Spalte gemeinsamen Treiberwicklungen mit dem gleichen Spaltentreiberleiter 154 gekoppelt sind. Wie aus Fig. 8 hervorgeht, die ein Ausführungsbeispiel des Umformers 13-04-0 der Fig. 7B zeigt, hat dieser Umformer einen Kern 150, der normalerweise auf einen bestimmten seiner beiden bistabilen Zustände durch einen durch einen Hauptvorspannungsleiter 162 geleiteten Vorspannungsstrom I_B (F i g. 9) vorgespannt ist. Der Vorspannungsleiter 162 ist der Deutlichkeit halber in Fig. 7A und 7B nicht gezeigt, ist jedoch mit jedem der Umformerkerne 160 in den Anordnungen 152 und 153 in ähnlicher Weise gekoppelt, wie der in der Fig. 8 gezeigte. Da somit kein Treiberstromimpuls 164 (F i g. 9) der Treiberwicklung 158 einem der Umformer zugeführt wird, bleiben alle Umformer in demselben vorbestimmten Zustand vormagnetisiert.

Die Auswahl eines beliebigen der Umformer 150 in den Anordnungen 152 und 153, beispielsweise des Umformers 13-04-0 in Fig. 8, wird während jedes Arbeitszyklus durch die richtige Auswahl der Spalten- und Reihentreiberleiter 154 und 156 entsprechend der Konfigurationen der Flip-Flops iVl-4, N 5-6 und iV7-ll, wie im vorangegangenen beschrieben, durchgeführt. Die Zeitgabe der Auswahl wird während eines Arbeitszyklus durch ein Zeitgabesignal G₁ (Fig. 9), das von Flip-Flop Gl (Fig. 2) kommt, dem Zählerentschliißler 170 (Fig. 7B) zugeführt, eingeleitet, worauf ein Treiberimpuls 164 (F i g. 9) an die Treiberwicklung 158 des ausgewählten Umformers angelegt wird. Der an die Treiberwicklung 158 des ausgewählten Umformers so angelegte Treiberimpuls 164 schaltet den Kern teilweise und induziert Programmsteuerimpulse 189 auf jeder der durch den Kern 150 gehenden Sekundärwicklungen oder Abfühlleiter 180. Ein typischer, auf dem Abfühlleiter ZS3 des Umformers 13-04-0 in Fig. 8 induzierter Programmsteuerimpuls ist in F i g. 9 veranschaulicht.

Es versteht sich, daß ein bestimmter der Abfühlleiter 180 normalerweise mit mehr als einem der Umformerkerne 150 in der jeweiligen Anordnung induktiv gekoppelt ist, wodurch ein Programmsteuersignal auf dem betreffenden Abfühlleiter nur dann induziert wird, wenn Treiberimpulse 164 an einem beliebigen der Umformerkerne 150, mit dem der betreffende Abfühlleiter gekoppelt ist, angelegt werden. Es versteht sich ferner, daß die Umformer jeweils durch die Einstellung der Spalten- und Reüle-Flip-Flops ausgewählt werden und daß einer der Umformer 150 jedem Operationsblock entspricht. Durch Rückstellen der Programmzähler-Flip-Flops N1-4 beim Auftreten des logischen Taktimpulses C_L wird die Koordinatenauswahl der Umformer 150 verändert und dadurch zum nächsten Operationsblock in der gleichen Spalte weitergeschritten.

Es folgt nun die Beschreibung einer typischen Operation des Programmsteuersystems an Hand des ausführlichen Schaltungsdiagramms nach F i g. 8, das zum Zwecke dieser Beschreibung so gezeichnet wurde, daß es typische zugeordnete Programmschaltungen zusammen mit dem hier im einzelnen gezeigten Umformer 13-04-0 enthält. Zum Zwecke dieser typischen Beschreibung sei angenommen, daß der Operationsblock 13-04-0 durchzuführen ist, dessen Zeitgabediagramm die rechte Hälfte der F i g. 9 zeigt. Um den Umformer 13-04-0, der am Operationsblock 13-04-0 entspricht, auszuwählen, ist es erforderlich, daß die Flip-Flops N7-11, N5-6 und iVl-4 beim Auftreten des logischen Taktimpulses C_L des vorangehenden Arbeitszyklus, bei dem es sich, wie in F i g. 9 gezeigt, um den Operationsblock XX-03-0 handeln kann, auf ihre erforderlichen Konfigurationen eingestellt werden. Aus dem Vorangegangenen versteht es sich, daß die zur Auswahl des Umformers 13-04-0 erforderlichen Konfigurationen die folgenden sind: Die Flip-Flops iV7-ll müssen auf die Konfiguration 13- eingestellt werden, die der Gruppe in der Anordnung 152 entspricht, die die Spalten-0 und-1 enthält; die Flip-Flops N 5 und N6 müssen auf die der Spalte 0 entsprechende Konfiguration eingestellt werden, und die Flip-Flops Nl-A müssen auf eine solche Konfiguration eingestellt werden, daß N₁', N₂' und N_s sowie iV₄' entsprechend der Reihe -04- alle echt sind.

Es versteht sich, daß die Ausgänge der Flip-Flops JV7-11 dann bewirken, daß der Befehlsentschlüßler 166 ein niedriges Ausgangssignal 174 (F i g. 9) auf einem Entschlüßlerausgangsleiter 167 erzeugt, der mit der Basis eines pnp-Schalttransistors 173 a, wie in F i g. 8 gezeigt, gekoppelt ist. Das Signal 174 schaltet den Schalttransistor 173 a ein, wodurch ein Stromkreis von Erde 184 über den Transistor 173 α zu den

Emittern der Treibertransistoren 177 geschlossen wird, die die Spalten -0 und -1 der Anordnung 152 antreiben, die dem Teilenbefehl 13- entsprechen. Die Auswahl der Spalte -0 aus den beiden ausgewählten Spalten durch den Teilenbefehl 13- wird dann durch ein niedriges Ausgangssignal 175 (F i g. 9) auf dem Entschlüßlerausgangsleiter 183 a erreicht, das durch den Zählerentschlüßler 168 (F i g. 7A) infolge der -0-Spaltenkonfiguration der Flip-Flops N 5 und N6 erzeugt wird. Wie in Fig. 8 veranschaulicht, ist der Entschlüßlerausgangsleiter 183 α mit der Basis des pnp-Schalttransistors 177 a gekoppelt, der die Spalte -0 treibt, und infolge des Signals 175 wird der genannte Transistor eingeschaltet und schließt dadurch einen Stromkreis von Erde 184 über die Transistoren 173 a und 177 a zu dem Spaltentreiberleiter 154, wodurch das Ende der Treiberwicklung 158 des Umformers, das mit dem Spaltenleiter 154 verbunden ist, geerdet wird.

Die endgültige Auswahl des Umformers 13-04-0 erfolgt an der Anstiegsflanke des Zeitgabesteuersignals G₁ (F i g. 3 und 9). Zu diesem Zeitpunkt wird G₁ zusammen mit den der Reihe -04- entsprechenden Flip-Flop-Ausgängen N₁, N₂', N₃ und N/ echt. Die Folge davon ist, daß ein Ausgangssignal 185 niedriger Spannung an den Verstärker und Inverter 186 von einem typischen, in F i g. 8 gezeigten Entschlüßlernetzwerk 182 hier angelegt wird, wodurch ein verstärktes und invertiertes Signal auf dem Basisleiter 171a erzeugt wird, durch das der Transistor 172 a eingeschaltet und ein — 15-V-Treiberimpuls 164 (F i g. 9) an das Reihenende der Treiberwicklung 158 des Umformers 13-04-0 über den Reihentreiberleiter 156 und die Diode 190 angelegt wird. Da das Spaltenende der Treiberwicklung 158 vorher über die Transistoren 177 a und 173 geerdet wurde, verläuft nun ein vollständiger Stromkreis durch die Treiberwicklung 158 und den Umformer 13-04-0, wodurch bewirkt wird, daß der Treiberimpuls 154 den Kern 160 teilweise schaltet und Programmsteuerimpulse (z. B. Fig. 9) in jedem der Abfühlleiter 180 induziert. Der Zweck der mit den Treiberwicklungen 158 in Reihe geschalteten Dioden 190 besteht darin, Leckströme zu verhindern. Die Dioden 190 dienen auch zur Verminderung von durch in der Treiberwicklung 158 bei Rückkehr des Kernes 160 in seinen Vorspannungszustand bei Abfallen des Treiberimpulses auf 0 beim Auftreten des logischen Taktimpulses C_L induzierte Spannungen auftretenden Ein- und Ausschwingvorgänge.

Es liegt nun auf der Hand, daß durch die Erregung des dem Operationsblock 13-04-0 entsprechenden Umformers 13-04-0 Programmsteuersignale XS 3, XS 4—XKMl auf jedem der mit dem erregten Umformer gekoppelten Abfühlleiter erzeugt werden, wie dies in F i g. 9 für ein typisches Programmsteuersignal XS3 veranschaulicht ist. Jeder Abfühlleiter 180 ist mit einem entsprechenden Programmsteuersignal X---Eingang einer oder mehrerer logischer Schaltungen in »UND«-Beziehung verbunden, so daß die logische Schaltung während eines Operationszyklus unwirksam bleibt, wenn nicht ein Programmsteuersignal X— an sie angelegt wird. Somit werden, wenn Programmsteuerimpulse XS3, XS4—XKMl infolge der Erregung des Umformers 13-04-0 erzeugt werden, diejenigen logischen Schaltungen, an die diese Signale angelegt werden, während des Arbeitszyklus wirksam. Durch die Erregung des Programmsteuerumformers 13-04-0 kann dadurch die bestimmte Kombination von logischen Schaltungen, die während des Arbeitszyklus zur Durchführung der dem Operationsblock 13-04-0 entsprechenden Operationen wirksam gemacht werden müssen, betätigt werden. In gleicher Weise wurden durch die Erregung eines anderen Umformers während eines Arbeitszyklus Programmsteuersignale X— auf den mit dem betreffenden Umformer gekoppelten Abfühlleitern induziert werden, wodurch die bestimmte Kombination von durch diese Abfühlleiter gespeisten logischen Schaltungen während des Arbeitszyklus wirksam würde und dadurch die für den den erregten Umformer entsprechenden Operationsblock erforderlichen Operationen durchführen könnte. Somit kann durch richtige Auswahl des während eines Arbeitszyklus erregten Programmsteuerumformers jede gewünschte Anzahl möglicher Kombinationen von logischen Schaltungen ohne weiteres wirksam

ao gemacht werden, um die Vielzahl von Operationen durchzuführen, die für die verschiedenen, durch den elektronischen' Rechner vorgesehenen Operationsblöcke erforderlich sind.
Jeder Programmsteuerimpuls, beispielsweise der in F i g. 9 auf dem entsprechenden Abfühlleiter 180 gezeigte Programmsteuerimpuls 189, ist so gewählt, daß der für eine Zeitspanne von etwa 2Va μ8βο vor der Anstiegsflanke des logischen Taktimpulses C_L auf niedriger Spannung ist, um dadurch eine ausreichende Zeitspanne zur Fortpflanzung der logischen Signale durch die logischen Schaltungen zu schaffen, die während eines Arbeitszyklus infolge eines auf einem entsprechenden Abfühlleiter 180 induzierten Programmsteuerimpulses wirksam gemacht wurden.

Auch wird bewirkt, daß jeder Steuerimpuls 189 den logischen Taktimpuls C_L um etwa 0,2 y&ec überlappt, so daß die logischen Schaltungen wirksam bleiben, um ihre jeweiligen Flip-Flops während der 0,2 μβεο des logischen Taktimpulses C_L zu triggern.

Aus einer Betrachtung der Konstruktionseinzelheiten eines Programmsteuerumformers 150, beispielsweise des Umformers 13-04-0 gemäß F i g. 8, geht nunmehr hervor, daß das für den Umformkern verwendete Material vorzugsweise durch eine rechteckige Hysteresisschleife verhältnismäßig geringer Breite, eine hohe Permeabilität, eine niedrige Koerzitivkraft und geringen Wirbelstromverlust gekennzeichnet ist. Es kann sich bei diesem Material um Permaloy handeln. Dies ist eine Nickel-Eisen-Legierung mit einem hohen Prozentsatz von Nickel, beispielsweise 78% Nickel und 22% Eisen. Ein Umformer 150, der einen toroidförmigen Kern mit den vorgenannten zweckmäßigen Eigenschaften verwendet, liefert ein Mindestmaß an Verzerrung des Treiberimpulses 164, wodurch Prqgrammsteuerimpulse, beispielsweise 189 (Fig. 9), erzeugt werden, die annähernd der Form der Treiberimpulse 164 entsprechen.
Der wichtigste Punkt bei der Bestimmung der Größe des Vorspannungsstromes I_B (F i g. 8) für einen Programmsteuerumformer besteht darin, sicherzustellen, daß genügend Vorspannung vorgesehen wird, um einen teilweise umgeschalteten Umformerkern 160 während der Zeitspanne zwischen Treiberimpulsen 164 von aufeinanderfolgenden Arbeitszyklen in seinem vorgespannten Zustand zurückzuschalten, falls ein Operationsblock "wiederholt wird. Ein weiterer wichtiger Punkt bei der Bestimmung des Vorspan-

409 757/306

nungsstromes I_B besteht darin, daß ein solcher Strom ausreichender Größe vorgesehen wird, um die Störsignalausgänge auf den Abfühlleitern 180 zu reduzieren, die während eines gegebenen Arbeitszyklus nicht mit einem erregten Umformer 150 gekoppelt sind.

Im vorangegangenen wird das Arbeiten des Programmsteuersystems während eines vollständigen Arbeitszyklus beschrieben, der in F i g. 9 als Operationsblock 13-04-0 gezeigt ist, in dem Programm-Steuersignale XS 3, XS 4 XKMl auf Abfühlleitern 180 den bestimmten logischen Schaltungen des Rechners während eines Arbeitszyklus zugeführt werden, um diese wirksam zu machen, so daß sie die gemäß dem Operationsblock, dem der Umformer is 13-04-0 entspricht, erforderlichen Operationen durchführen. Soll der folgende Arbeitszyklus Operationen des Operationsblocks 13-05-0 durchführen, dann wird der Programmsteuerumformer 150 für den Operationsblock 13-05-0 erregt und erzeugt da- ^ao durch Programmsteuersignale X--- auf denen mit ihnen gekoppelten Abfühlleitern in einer ähnlichen Weise, wie sie soeben im Zusammenhang mit dem Umformer 13-04-0 beschrieben wurde. Infolgedessen kann als Ergebnis der in dem Arbeitszyklus für den *5 Operationsblock 13-04-0 durchgeführten Logik der gleiche Operationsblock in dem unmittelbar folgenden Arbeitszyklus wiederholt werden, oder es können Operationsblöcke in einem Befehl übersprungen werden, was von dem Arbeiten der durch die Ausgänge der Entscheidungstreiber KsI, Ks2 und Ks3 gesteuerten Programmzähler-Flip-Flops iVl-4 und N5-6 abhängt. In dem unmittelbar folgenden Arbeitszyklus kann daher der gleiche Umformer wieder erregt werden, oder ein anderer Umformer kann ausgewählt werden, der einem Operationsblock entspricht, der gemäß den Entscheidungen während der Durchführung der logischen Operationen in den Operationsblock 13-04-0 ausgewählt wurde.

In der Fig. 10 ist ein kleiner Teil eines »Folge-Flußdiagramms« oder Operationsblockdiagramms gezeigt, das typische Folgeschritte oder Blockoperationen innerhalb verschiedener Befehle veranschaulicht, die durch geeignete Auswahl bestimmter Programmsteuerumformer 150 der Anordnungen 152 und 153 während aufeinanderfolgender Arbeitszyklen durchführbar sind. Wie bereits ausgeführt, hat jeder der in F i g. 10 gezeigten Operationsblöcke eine Nummer, durch die er identifiziert wird und die der Nummerbezeichnung eines Umformers in der An-Ordnung 152 oder 153 entspricht, der die Betätigung einer bestimmten Gruppe logischer Schaltungen, die durch den genannten Block dargestellt werden, steuert. So steuert beispielsweise der Umformer 01-04-0 (Fig. 7B) die Betätigung der bestimmten Gruppe logischer Schaltungen, deren Arbeiten durch den Operationsblock 01-04-0 der F i g. 10 dargestellt wird. Wie später näher erläutert, stellt jeder Operationsblock im Operationssinn einen Satz logischer Gleichungen dar, die die logische Beziehung der bestimmten logischen Schaltungen definieren, die während eines Arbeitszyklus durch die auf den mit dem den betreffenden Operationsblock, wie bereits beschrieben, entsprechenden Programmsteuerumformer gekoppelten Abfühlleitern induzierten Programmsteuerimpulse 189 wirksam gemacht werden. Aus der vorangehenden Beschreibung geht somit hervor, daß ein automatischer Ablauf des Rechnerprogramms möglich ist, so daß, als Folge der Durchführung der durch einen gegebenen Operationsblock dargestellten Operationen während eines Arbeitszyklus, die die N-Flip-Flops steuernden logischen Schaltungen durch andere logische Schaltungen des Rechners, beispielsweise die Entscheidungsschaltungen 11 b, gesteuert werden können, so daß die iV-Flip-Flops auf die Konfigurationen eingestellt werfen können, die zur Auswahl des nächsten Programmsteuerumformers, der dem während des nächsten Arbeitszyklus durchzuführenden Operationsblock entspricht, erforderlich sind. Infolgedessen wird bewirkt, daß die Reihenfolge, in der die Operationsblöcke durch den Rechner durchgeführt werden, ohne das Erfordernis zusätzlicher Taktimpulsperioden oder weiterer zeitraubender Operationen leicht und vorteilhaft automatisch verläuft.

Wie bereits gezeigt, können die bestimmten Operationen, die durch einen bestimmten Operationsblock dargestellt und in einer bestimmten Reihenfolge während eines Arbeitszyklus durchgeführt werden, in jedem von einem oder mehreren Arbeitszyklen wiederholt werden, was davon abhängt, ob eine binäre Entscheidung in der Entscheidungslogüt der Entscheidungsschaltungen 116 gebildet und durch den Ausgang der Entscheidungstreiber Ksl-3 zur Wirkung gebracht wurde. Ein Beispiel dieser Wahl infolge der logischen Operationen ist in dem Operationsblock XAT-Ol-O in Fig. 10 gezeigt, wo, wie dargestellt, der Rechner bei normalem Arbeiten auf den nächsten Operationsblock stoßen oder auf Block XX-M-I oder Block XX-03-0 überspringen kann. Diese bestimmte Entscheidung hängt von der Form des gerade aufgesuchten Befehlswortes ab. Bei einem Einstufenbefehl folgt der Operationsblock XX-02-0 dem Block ZX-Ol-O, während bei einem Doppelstufenbefehl dem Block XX-Ol-O der Block XX-AHhI folgt. Der dem Operationsblock XX-02-0 folgende Block ist der Operationsblock ΧΧ-03-β; dies kann unmittelbar von Block XX-Ol-O aus erreicht werden, wenn der (Ä)-Teil des im nächsten Abschnitt beschriebenen Befehlswortes ein Bindestrich ist, der anzeigt, daß der Operand ein Teil des Befehlswortes selbst ist und daher nicht in dem Speicher aufgesucht werden muß. Die Blöcke XX-03-0 und XX-03-1 führen jeweils zu einer großen Anzahl Spalten von Operationsblöcken. Die Auswahl der Spalten wird durch die Befehlsregister-Flip-Flops iV7-ll erreicht, die mit dem aus dem Speicher ausgesuchten Befehl geladen werden. Es sind die ersten Operationsblöcke der drei typischen Spalten gezeigt; Spalte 01- ist eine Einzelspalte, die den Einstufeöbefehl »Laden« darstellt; die Spalten 13-xr-ö und 13-XX-I stellen zusammen den Einstufenbefehl »Teilen« dar, und die Spalte 23- stellt den Doppelstufeabefehl »Übertragen« dar.

Außer der Auswahl des nächsten Operationsblockes, die durch die Treiber Ks 1-3 gesteuert wird, besteht eine weitere Auswahl, die innerhalb eines gegegebenen Befehles vorgesehen sein kann, darin, d.aß bei bestimmten Operationsblöcken eine Auswahl zwischen abwechselnden aufeinanderfolgenden Operationsblöcken durch den Echt-Unecht-Stand eines der Programmzähler-Flip-Flops iV5 und N 6 getroffen werden kann. Diese Auswahl kann beispielsweise bewirken, daß die Folge der Operationen während des betreffenden Schrittes durch einen Programmsteuerumformer 150 in einer anliegenden Spalte der

46

Anordnung 152 (Fig. 7B) und nicht durch den nächsten Umformer, der der vorliegenden Spalte folgt, gesteuert wird. Es liegt somit auf der Hand, daß außer dem automatischen Ablauf logische Entscheidungen, die durch den Rechner während der Durchführung der durch die Operationsblöcke des Befehles festgelegten Operationen getroffen wurden, den eigentlichen Verlauf der Blockoperationen während des Arbeitens des Rechners bestimmen können.

fehls nicht, wie beim oben beschriebenen impliziten Adressieren, den Operanden enthält, sondern das zweite Wort des Befehls, d. h. eine Zwölf-Bit-Bezugsadresse enthält, die bei einer Kombination mit einer Achtzehn-Bit-Grundzahl in einem der Indexregister 15 des Hilfsspeichers 13 (Fig. 1) die Achtzehn-Bit-Adresse des ersten Wortes des den Operanden enthaltenden Hauptspeicherfeldes vorsieht. Somit wird bei dem relativen Adressieren der Operand mittels ίο des zweiten Wortes (A) des als relative Adresse dienenden Befehls gefunden und sieht bei einer Kombination mit einer besonderen Grundzahl in einem spezifizierten Indexregister die Adresse des ersten Wortes des Operanden in dem Hauptspeicher 13 vor.

Hauptspeicher gespeicherter Operand in einem Ein- 15 Die Veränderung der relativen Adresse (A) in dieser zelbefehl zugänglich ist. Diese nur einem einzelnen Weise ermöglicht, daß verschiedene Daten mit der Operanden zugänglichen Befehle werden nach- gleichen Befehlsfolge verarbeitet werden-, und gestatstehend als Einzelstufenbefehle bezeichnet und unten tet außerdem eine erhöhte Betriebsgeschwindigkeit dargestellt. Einige Befehle können jedoch auch zwei sowie eine größere Vielseitigkeit bei einem relativ Operanden zugänglich sein, um beispielsweise Infor- 20 einfachen Schaltungsaufbau.

mationen von einer Speicherstelle des Speichers auf Die besondere Grundzahl in dem Indexregister,

mit der das zweite Wort (^4) des Befehls zu kombi-

Befehlsaufbau

Das vorliegende Rechnersystem ist ein abgeändertes Einzeladressen-System, bei dem normalerweise lediglich ein Hauptspeicherfeld und nur ein in dem

eine andere zu übertragen. Diese letztgenannten Befehle werden als Doppelstufenbefehle bezeichnet und nachstehend wiedergegeben.

Einzelstufenbefehlsaufbau:

Wort Nr. 1: 000000000000

Wort Nr. 2: 000000000000
Doppelstufenbefehlsaufbau:

Wort Nr. 1: 000000000000

Wort Nr. 2: 000000000000

Wort Nr. 3: 000000000000

Wort Nr. 4: 000000000000

nieren ist, um die Adrö&se d«s ersten Wortes des Operanden vorzusehen, wird durch den (RX)-TuI des ersten Wortes des Befehls spezifiziert, wobei der (i?)-Teil nicht wie beim bereits beschriebenen impliziten Adressieren auf LLLL eMgSSteJlt, sondern mit dem Teil (X) kombiniert wird, tun einen (RX)-TeHl zu bilden, der die Adresse des Indexregisters ist, wo die Grundzahl gefunden werden kann.

Die Zwölf-BhVRelativ-Adresse (A), die das zweite Wort des Befehls darstellt, wird mit der Achtzehn-Bit-Grundzahl, die vom Adreß-Index-Register aus durch die Addition von 2 in dem Addierer 11a zugänglich ist, kombiniert, wobei die Summe in das L-Register gebracht wird. Die in dem L-Register gespeicherte Summe ist die Adresse des ersten Wortes des Operanden.

Nachstehend wird beispielsweise beschrieben, wie ein Einstufenbefehl vom Hauptspeicher 9 aus (Fig. 1), in welchem er gespeichert ist, zugänglich gemacht wird, um die Ausführung eines Befehles einzuleiten. Zu diesem Zweck sei angenommen, daß

Bei diesen Darstellungen wird jede Bit-Position das erste Wort (Wort Nr. 1) des zugänglich zu durch eine 0 dargestellt; es versteht sich, daß jede ge- 45 machenden Befehls eine Zahl (351) darstellt und in wünschte Kombination von Nullen und Einsen in einer ersten Zelle der Hauptspsichereinheit MUO den Befehlswörtern gespeichert werden kann. Die (Fig. 1) bei Adresse 40 gespeichert ist; es sei ferner Befehle werden in mehrere Abschnitte mit Längen angenommen, daß das zweite Wort des zugänglich zu von ein bis zwölf Bits unterteilt, die in den obigen machenden Befehls eine Zahl (150) darstellt und in Darstellungen mit großen Buchstaben bezeichnet 50 einer zweiten Zelle der Hauptspeichereinheit MUO sind. bei Adresse (41) gespeichert ist. Zum Zwecke des

Im vorliegenden Rechnersystem wird ein vornan- Zugangs zu diesen ersten und zweiten Wörtern des dener Operand bisweilen in dem zweiten Wort (Wort in der Hauptspeichereinheit MUO gespeicherten Be-Nr. 2) eines Befehls (an Stelle einer Adresse für fehls ist es zunächst erforderlich, daß die Adresse jeden Operanden) gespeichert, wenn der Operand 55 des Wortes Nr. 1 (40) in dem Kontrolmummerregiaus einem einzelnen Wort besteht. Hier handelt es ster (eines der Indexregister 15), in dem es gespeisich um einen als implizites Adressieren bezeichneten chert ist, aufgesucht wird; die Adresse wird alsdann Sonderfall. Da der Operand der zweite Wortteil (/4) aus dem Kontrollnummernregister herausgelesen, in des Einzelstufenbefehls ist, kann ersterer durch Zu- dem ^-Register gespeichert und dann in das L-Regriff zu den Hauptspeicherzellen des zugehörigen Be- 60 gister Übertragen, wodurch ermöglicht wird, daß die fehls unmittelbar verfügbar gemacht werden. Dieser bei den Adressen (40 und 41) befiadHchen, nachein-Sonderf all des impliziten Addressierens wird in einem ander auszulesenden Wörter (351 und 150) dem Befehl durch die letzten vier Bits im Teil (R) des be- M-Register zugeführt werden. Die Vom Kontrolltreffenden Wortes Nr. 1 dargestellt; die vier Bits sind nummernregister für die Adresse (40) und für die LLLL, das ist ein Bindestrich, um anzuzeigen, daß 65 Adresse (41) des Wortes Nr. 2 jerhaltenen Zustände das zweite Wort (A) des Befehls der Operand ist. werden nachfolgend bei dem ersten bzw. zweiten

Eine weitere Adressiermethode ist das relative Wort (351, 150), die nacheinander aus der Haupt-Adressieren, bei dem das zweite Wort (A) des Be- Speichereinheit MUO herausgelesen und unter Steue-

rung der in dem L-Register während aufeinanderfolgender Zyklen eingestellten Adressen (40 und 41) in das M-Register eingebracht wurden, dargestellt.

L9 LS Ll L6 LS L4, L3 Ll Ll

— 01 000000

— 0 1 0 0 0 0 0 1

L-Register

£18 Z, 17 L16

Adresse (40) von Wort Nr. 1 (351) 0 0

Adresse (41) von Wort Nr. 2 (150) 0 0

M-Register

M12 MIl MIO M9 M8 Ml M6 MS MA M3 Ml Ml (R = 3) X (F=S) (C=I)

WortNr.l(351) 0 0 1 1010100 01

(A = 150) Wort Nr. 2 (150) 0 0 0 1 0 1 0 1 0 0 0 0

Bis jetzt wurde ein typischer Einstufenbefehl bis sätzlich zu dem ersten und dem zweiten Wort erfordahin ausgewertet, daß sowohl die Funktion des zo dert jedoch ein Doppelstufenbefehl zwei weitere zweiten Wortes (A) des Befehls wie auch die Funk- Wörter (Wort Nr. 3 und 4), die die Information für tionen des Teils (R) und die kombinierten Teile (RX) einen zweiten Operanden zu beschaffen vermögen, für implizites bzw. relatives Adressieren dargestellt Da der Befehlsschlüssel bereits durch den (C)-TeU wurden. Es wurde gezeigt, daß das zweite Wort (A) und den (F)-Teil des ersten Wortes des Befehls bedes Befehls selber der Operand sein kann. In diesem 25 schafft wurden, ist der (G)-Teil des dritten Wortes Falle ist der (i?)-Teil des ersten Wortes des Befehls verfügbar, um das Feld des ersten Operanden zu begleich LLLL, was ermöglicht, daß die dem zweiten zeichnen. Wenn aber keine Feldlängeninformation Wort (A) des Befehls (der der Operand ist) entspre- erforderlich ist, ist der (G)-Teil für verschiedene chenden Speicherzellen des Hauptspeicherteils zu- Zwecke verfügbar, die mit der Ausführung des Dopgänglich werden, d.h., das zweite Wort (A) des Be- 30 pelstufenbefehls zusammenhängen können. Die fehls kann lediglich eine relative Adresse sein, die anderen Teile des dritten Wortes (Q, Y und /) könzu einer in einem der Indexregister 15 gefundenen nen ähnliche Funktionen haben, wie sie für die Teile Grundzahl zuaddiert wird, um die Achtzehn-Bit- (F, X bzw. R) des ersten Wortes eines Einstufen-Adresse zu beschaffen, die erforderlich ist, um das befehls beschrieben wurden. Ebenso wie das zweite erste Wort des Operanden in dem Hauptspeicher zu- 35 Wort (-4) des Befehls die relative Adresse des ersten gänglich zu machen, wobei die Adresse des die Wortes des den ersten Operanden enthaltenden FeI-Grundzahl in den Indexregistern 15 enthaltenden Re- des darstellen kann, kann das vierte Wort (S) des gisters durch den (RX)-TuI des ersten Wortes des Befehls die relative Adresse des ersten Wortes des Befehls beschafft wird. den zweiten Operanden enthaltenden Feldes dar-

Somit sind die Teile (F) und (C) des ersten Wor- 40 stellen.

tes die restlichen Teil des zu betrachtenden Ein- Es dürfte verständlich sein, daß die Anordnung

stufenbefehls. Der Teil (F) ist eine die Anzahl von und die Funktionen der verschiedenen Teile des beWörtern in einem Hauptspeicherfeld darstellende reits oben beschriebenen Befehlsaufbaus nicht auf (das, wie bereits beschrieben, bis zu acht Wörter die besonderen dargestellten Beispiele beschränkt enthalten kann) Drei-Bit-Binärzahl. Der Teil (F) ver- 45 sind und daß auch abweichende Darstellungen und mag somit eine Information darüber zu beschaffen, Funktionen in Abhängigkeit von dem besonderen ob zu dem letzten Wort im Felde Zugang gefunden
wurde. Schließlich soll auch noch der Zweck des
(C)-Teils des ersten Wortes des Einstufenbefehls erörtert werden. Dieser (C)-Teil ist eine den Befehls- 50
code darstellende Vier-Bit-Binärzahl, was bedeutet,
daß der Aufbau des Befehlsregisters 155 (Fig. 7B),
das die Flip-Flops N7-11 enthält, durch den Befehlscode (C) bestimmt wird. Diese Flip-Flops N 7-11
bestimmen ihrerseits jene Spalten des Programm- 55 Eingangssignalen bzw. Taktimpulsen C_L geschaltet. Steuerumformers (und dessen entsprechende Schalt- Eine bevorzugte Ausführungsform des Flip-Flops, blöcke), die während der Ausführung eines Befehls wie sie z.B. für das Flip-Flop 51 des S-Registers erregt werden können. angewandt wurde, ist in F i g. 4 zusammen mit der

Es wird nunmehr ein Doppelstufenbefehl erörtert; dazugehörigen Treiber- und Torschaltung dargestellt, der Grundaufbau eines typischen Befehls ist oben 60 Es versteht sich, daß die übrigen Flip-Flops des schon dargestellt worden. Es ist zu erkennen, daß im 5-Registers ebenso wie die anderen Flip-Flops des allgemeinen das erste und zweite Wort (Wort Nr. 1 Rechners in gleichartiger Weise aufgebaut sind, und 2) die gleichen sind wie das erste und zweite Wie es Fig. 4 erkennen läßt, gehört das Flip-Flop

Wort eines Einstufenbefehls; sie können ebenso die Sl dem diodengekoppelten Typ an, der in dem Buch Information für einen ersten Operanden beschaffen. 65 »Design of Transistorized Circuits for Digital Com-Bei einem Doppelstufenbefehl beschaffen der (F)-Teil puters« von Abraham I. Pressman, Kapitel 11, und der (C)-Teil gemeinsam die Information zum Fig. 11—11, veröffentlicht durch John F. Rider, Einstellen der Befehlsregister-Flip-Flops N 7-11. Zu- März 1959, beschrieben wird. Das Flip-Flop Sl ent

durchzuführenden Rechnerarbeitsgang gegeben werden können.

Flip-Flops und ihre zugeordneten Schaltschemata

Die in dem Rechnersystem verwendeten Flip-Flops sind alle von der gleichen Grundkonstruktion und werden in gleicher Weise durch Anlegen von

49 50

hält einen echten Ausgang S₁, einen unechten Aus- lieh einen relativ kleinen Teil der Rechnertätigkeit, gang S₁', einen Einstelleingang ^₁ und einen Rück- während aufeinanderfolgender Operationszyklen darstelleingang ₀Sy Ein an den Einstelleingang ^₁ ange- stellt und der Übersichtlichkeit und Kürze wegen legtes echtes Signal schaltet das Flip-Flop Sl in den nicht alle möglichen Anwendungsgebiete aufgezeigt echten Zustand, so daß sich der Ausgang S₁ auf 5 werden.

einem niedrigen logischen Spannungspegel (-2V) Das in Fig. 10 dargestellte Befehlsdiagramm be-

der Ausgang S₁' jedoch auf einem hohen logischen schreibt Schaltvorgänge von beispielhaften Befehlen Spannungspegel (OV) befindet, und daß ein an den und stellt als solches ein abgerundetes Bild der Rech-Rückstelleingang ,,S₁ angelegtes echtes Signal das nertätigkeit dar. Es sei erwähnt, daß die Schaltblöcke Flip-Flop Sl in den unechten Zustand versetzt, so io der Fig. 10 im allgemeinen so aufgebaut sind, daß daß sich der Ausgang S₁' auf niedrigem Spannungs- sie mit der Lage ihrer jeweiligen Umformer 150 in pegel, der Ausgang S₁ jedoch auf hohem Spannungs- den Anordnungen 152 und 153 des in den Fig. 7A pegel befindet. Befindet sich das Flip-Flop Sl bereits und 7 B gezeigten Programmsteuersystems übereinin dem gewünschten Zustand, in den es eingestellt stimmen, wobei ein Programmsteuerumformer (und bzw. zurückgestellt werden soll, so bleiben die an- 15 somit der eine Schaltblock) für jeden Operationsgelegten Einstell- bzw. Rückstellsignale ohne Einfluß. zyklus erregt wird. Wie bereits im -Zusammenhang Zusätzlich zu den Einstell- und Rückstelleingän- mit der Beschreibung des Programmsteuersystems der gen ^₁ und ^₁ besitzt das Flip-Flop Sl auch Ein- Fig. 7A und 7B dargelegt, bewirkt die Erregung gänge 345 und 355 zum Kippen des Flip-Flops in eines Programmsteuerumformers während eines den echten bzw. unechten Zustand in Übereinstim- 20 Operationszyklus eine vorbestimmite Kombination mung mit einem logischen Eingangssignal sSl, so- von logischen Schaltkreisen, um während desjenigen bald der Taktimpuls C₁ erscheint. Dies erfolgt da- Operationszyklus unter dem. Ansprechen auf Produrch, daß das echte oder unechte logische Eingangs- grammsteuersignale wirksam zu werden, die in die signal sSl an den Transistor-Doppeltreiber 330 an- mit dem erregten Umformer gekoppelten Abfühlgelegt wird, der wiederum über die Ausgangsleiter 25 leiter induziert werden. Durch die Erregung der 331 bzw. 333 ein echtes Signal an ein Transistortor Programmumsteuerumformer kann somit in einer vor-340 anlegt, sofern sich der logische Eingang sSl im bestimmten Weise während aufeinanderfolgender echten Zustand bzw. im unechten Zustand befindet. Operationszyklen jeder gewünschte Befehl durch-Alsdann werden beim Auftreten des an beide Tore geführt werden. Ebenso wird die Auswahl jedes 340 und 350 angelegten Taktimpulses C_L die Tore 30 während eines jeden Operationszyklus zu erregen-340 und 350 in die Lage versetzt, die echten oder den Programmsteuerumformers vorteilhafterweise unechten Signale auf den Ausgangsleitern 331 und durch die während des vorangehenden Operations-333 des Transistor-Doppeltreibers 330 zu den Ein- zyklus durchgeführten logischen Operationen und gangen 345 und 355 des Flip-Flops Sl durchzulas- durch verschiedene Entscheidungsstromkreise 116 sen, wodurch das Flip-Flop Sl in den gleichen Zu- 35 (Fig. 1) in derartiger Weise bestimmt, daß ein autostand wie der logische Eingang sSl versetzt wird. matischer Selbstfölgerarbeitsgang erzielt wird.

Ist sS 1 beispielsweise im echten Zustand, so legt Es wird nochmals auf die Operationsblöcke der

der Transistor-Doppeltreiber 330 ein echtes Signal Fig. 10 hingewiesen, aus denen zu ersehen ist, daß an den Leiter 331 und ein unechtes Signal an den die ersten zwei Schaltblöcke, nämlich ZZ-OO-O und Leiter 333 an. Sobald der Taktimpuls C_L die Tore 40 ZZ-Ol-O besondere Bedeutung haben, da sämtliche 340 und 350 vorbereitet, geht das echte Signal auf Befehle zur Ausführung eingestellt werden, indem dem Leiter 331 durch das Tor 340 zum Eingang 345 sie zunächst durch diese zwei Operationsblöcke hin* des Flip-Flops Sl, das unechte Signal auf dem Lei- durchgehen. Dies bedeutet, daß die Operations"blöcke ter 333 jedoch durch das Tor 345 zum Eingang 355, ZZ-OO-O und ZZ-Ol-O allen Befehlen gemeinsam woraufhin das Flip-Flop Sl in Übereinstimmung mit 45 sind. Einstufenbefehle werden dann in den Blöcken sSl in den echten Zustand gekippt wird. ZZ-02-0 und ZZ-03r0' weiterverarbeitet, indem

Es sei auch noch darauf hingewiesen, daß die während aufeinanderfolgender Operationszyklen die Transistortore 340 und 350 die Verzögerungsnetz- Programmsteuerumformer erregt werden, deren Opewerke 347 bzw. 357 verwenden, die dazu dienen, rationsblöcke dem besonderen durchzuführenden daß ein Umkippen ebenso wie ein zeitweiliges Spei- 50 Einstufenbefehl entsprechen., Fig. 10 stellt den Bechern für das Flip-Flop vermieden wird. Derartige fehlsfluß zweier typischer Einstufenbefehle dar: Laden Verzögerungsnetzwerke sind deshalb von Bedeutung, (01-) und Teilen (13-).

weil sich der logische Eingang sSl gleichzeitig mit Der Befehlsfluß für alle Doppelstufenbefehle er-

dem Erscheinen des Taktimpulses C_L verändern folgt zunächst durch die Blöcke ZZ-OO-O und kann. Die Verzögerungsnetzwerke verschaffen eine 55 ZZ-Ol-O in der gleichen Weise wie für Einstufenausreichende Zeitspanne, die es erlaubt, daß der befehle, aber wie in Fig. 1Oi gezeigt, folgen dann Flip-Flop Sl in einem Zustand endet, der mit dem nacheinander die Blöcke ZZ-00-1, ZZ-01-1 und ursprünglichen Wert von sSl übereinstimmt, selbst ZZ-03-1, wobei Ausnahmen für Sprünge vorgesehen dann, wenn sich der logische Eingang sSl kurz be- sind. Im Anschluß an diese.Blöcke kann dann der vor oder während des logischen Taktimpulses C_L 60 Befehlsfluß zu einem beliebigen aus einer Anzahl von. verändert. Doppelstufenbefehlen weitergehen; ein derartiger

» ■ ·. · Doppelstufenbefehl wird durch, den »Übertragen«-

Aröeitsweise _Befehl ^ _{m F} j _g. ₁₀ angezeigt

Es wird nunmehr eine genaue Beschreibung des Ein oder mehrere »Sprünge«;^ wie sie im Zusam-Rechners während vier aufeinanderfolgender Ope- 65 menhang mit Block ZZ-00-1 in Fig. 10 angezeigt rationszyklen gegeben, die die Arbeitsweise des er- sind, können beim Durchführen eines Befehls für findungsgemäßen Rechners veranschaulicht. Es ver- verschiedene Zwecke angeordnet werden, um beisteht sich, daß die nachfolgende Beschreibung ledig- spielsweise unnötige Schaltoperätionen zu verhin-

dem, oder um zu vermeiden, daß die Rechner steuernden Daten an einen vorbestimmten Punkt weitergegeben werden. Ein Entscheidungsstromkreis 116 (Fig. 1), der die logischen Entscheidungskreise und Entscheidungstreiber KsI und Ks 2 enthält, dienen dann für eine Steuerung, wenn ein »Überspringen«, »Springen« oder irgendeine andere Entscheidung im Anschluß an einen besonderen Operationsblock stattfinden soll. Beispielsweise ist das

und das andere Mal den mit dem Eingang _okr_o verbundenen »Rechnene-Schaher bilden. Die logischen Stromkreise für die Flip-Flops und die Treiberleiter werden durch übliche logische UND- und ODER-5 Diodenstromkreise gebildet.

An Hand der F i g. 6 A werden nun die Flip-Flops L 1-18 des L-Registers und ihre zugeordneten logischen Stromkreise genauer beschrieben. Es ist zu erkennen, daß die Flip-Flops L1-18 an einem jeden

»Überspringen« von dem Block AfX-Ol-O zu Block io der Operationsblöcke XX-M-O bis ZZ-03-0 der ZX-03-0 das Ergebnis von Entscheidungen, die da- Tabellen V bis VIII beteiligt sind, wobei die vollständige logische Gleichung für diesen Flip-Flops L1-18 zugeordneten logischen Stromkreise folgen

dermaßen lautet:

sL 1-18 = Za_1-18 ZLl + L_1-18 (aufzählen). XLt + L_1-18 XL4'.

von abhängen, ob ein Operand in dem zweiten Wort der entsprechenden Befehle enthalten ist.

In weiter unten folgenden Tabellen V bis VIII

werden genaue Aufstellungen gegeben, die die 15 Arbeitsgänge oder die Tätigkeit des Rechners während des Operationszyklus festlegen, für den der Programmsteuerumformer entsprechend dem besonderen Operationsblock erregt wird. Unter jeder

der Aufstellungen werden logische Gleichungen an- 20 Derjenige Teil dieser vollständigen logischen Glei-

gegeben, die mittels der Boolschen Algebra die drang, der während eines jeden Operationsblockes

logischen Arbeitsgänge darstellen, die durch die vor- anwendbar ist, wird unter der Überschrift »L-Regi-

bestimmte Kombination logischer Stromkreise über ster« in den Tabellen V bis VIII angeführt. Die dem

die mit dem erregten Umformer gekoppelten Ab- letzten X (z.B. XL 2, XLl usw.) in der Fig. δ Α

fühlleiter betätigbar gemacht werden. Es ist zu be- 25 und den Tabellen V bis VIII vorangehenden Signale

achten, daß das Auftreten eines Programmsteuer- stellen jeweils das auf einem betroffenen Abfühl-

signals in den logischen Gleichungen in irgendeiner leiter erscheinende Programmsteuersignal dar. Als

der Tabellen V bis VIII zur Auflage macht, daß der solches ist das Programmsteuersignal (z.B. XL2)

entsprechende Abfühlleiter mit dem dem besonderen echt, wenn ein Programmsteuerimpuls während eines

Operationsblock entsprechenden Umformer gekop- 30 Operationszyklus in den entsprechenden Abfühl-

pelt wird. leiter induziert wird, und ist unecht, wenn kein

Es muß ferner beachtet werden, daß bestimmte Impuls induziert wird. Der apostrophierte Wert eines

Formen der logischen Gleichung in mehr als einem Programmsteuersignals (z.B. XL#) hat die ent-

der Operationsblöcke auftreten. Dies zeigt an, daß gegengesetzte Bedeutung und ist echt, wenn kein

die gleiche Gruppe von logischen Stromkreisen wäh- 35 Impuls in dem entsprechenden Abfühlleiter, und ist

rend mehr als einem Operationsblock wirksam ge- unecht, wenn ein Impuls in diesem induziert wird,

macht werden. Es versteht sich, daß mit dem in dem Aus der den Flip-Flops L1-18 in der Fig. 6A zu-

erfindungsgemäßen Rechner verwendeten Programm- geordneten logischen Schaltung ist zu erkennen, daß

steuersystem es nur erforderlich ist, logische Schalt- der erste Ausdruck der vollständigen Gleichung,

kreise zum Erzeugen dieser Gleichung ein einziges 40 nämlich das logische Produkt (Za_1-18ZLl) dem

Mal zu beschaffen, und daß dann die besonderen Operationsblock ZZ-00-0 (Tabelle V) und dem

logischen Stromkreise entsprechend der Gleichung Schaltblock ZZ-02-0 (Tabelle VII) gemeinsam ist.

für jeden Operationsblock betätigbar werden. Auf- Demzufolge braucht die Schaltung zum Durchführen

baumäßig bedeutet dies lediglich, daß die besonderen dieser Gleichung nur einmal vorgesehen zu werden,

Abfühlleiter, die mit den logischen Stromkreisen ge- 45 Jedesmal, wenn die dieses logische Produkt (Jo_1-18

koppelt sind und die Gleichungen darstellen, auch XL 1) darstellende logische Gleichung ra einem Ope-

mit den durch die Gleichung bedingten Programm- rationsblock auftritt, ist es nur erforderlich, daß das

Steuerumformern entsprechend dem Schaltcode ge- Programmsteuersignal XL 1 in den echten Zustand

koppelt werden. Dieser vielfache Gebrauch logischer gekippt wird. Dies wird erreicht, indem der dem

Stromkreise verringert ganz beträchtlich die Anzahl 50 XL 2 entsprechende Abfühlleiter mit dem Programm-

von in dem Rechner erforderlichen logischen Strom- steuerumformer gekoppelt wird, der einem jeden

kreisen. Operationsblock, in welchem die Gleichung erscheint,

Die Fig. 6A und 6B zeigen typische logische entspricht.

Stromkreise, die dem Addierer 11a und den Regi- Der zweite Ausdruck der obengenannten vollstän-

stern und Treibern zugeordnet sind, die bei der Dar- 55 digen logischen Gleichung ist das logische Produkt

stellung der vier OperationsblöckeZX-00-0, ZZ-Ol-O, L₁^₁₈ (aufzählen) ZL 2 und wird durch die logisches

ZX-02-0, ZZ-03-0 in den Tabellen V bis VIII ge- Stromkreise durchgeführt, die diese Ausdrücke als

zeigt werden. F i g. 6 A stellt typische Flip-Flops des Eingänge in sich schließen. Der Ausdruck L_1-18 (auf-

L-Registers mit den ihnen zugeordneten logischen zählen) stellt die durch eine »Aufzählen«-Funktion

Stromkreisen sowie der vollständigen dazugehörigen 60 in an sich bekannter Weise veränderten Ausgänge

logischen Gleichung dar. Da alle in diesem Register dar und schließt das Hinzuzählen von 1 m das verwendeten Flip-Flops gleichen Aufbau besitzen,
können die Flip-Flops L1 und L18 sowie die ihnen
zugeordnete Eingangsschaltung als Muster für die

anderen Flip-Flops angesehen werden. Fig. 6B zeigt 65 das KR O-Flip-Flop und den £s3-Treiberleiter, wobei die gezeigten zwei Betätigungsschalter einmal den
mit dem Eingang _tkr₀ verbundenen »Ruhe«-Schalter

L-Register (Addieren von 1 zu der in den Flip-Flops des L-Registers gespeicherten Zahl) zum Adressieren des nächsten Wortes in Hauptspeicher in sich.

Der dritte und letzte Ausdruck L_1-18 KL 4' in der logischen Gleichung stellt die erforderliche Logik zum Wiederumlaufen der in den Flip-Flops Ll-IS gespeicherten Information dar, wie es für den Schalt-

53 54

block XX-03-0 erforderlich ist. Das Flip-Flop Ll L-Register:

besitzt beispielsweise einen logischen Stromkreis mit sL 1-18 = Ja XLl

den Eingängen L₁ und XL 4', wobei der Eingang ^l"¹⁸

XL 4' durch das Zuführen des dem XL 4 entsprechen- /i-Register:

den Abfühlleiters zu der Produktdiode dieses logi- 5 sA 1-3 = A XA 3'

sehen Stromkreises über einen Inverter / erzielt wird. j a_~ _ j¹³ yj λ>

Der Ausdruck XL 4' ist demnach in jedem Schalt- ⁴"⁷

block echt, in welchem der Umformer 150 entspre- iV-Register:

chend dem Schaltblock nicht den AbfühlleiterXL4, mi — r ar ymi

z. B. Schaltblock XX-03-0, in sich schließt. Der apo- io * **ι>**ν^{Λ£Ι1 L} _f

strophierte Wert eines Programmsteuersignals wird sN7-10 — N₇.₁₀XN 34

an Stelle des Programmsteuersignals selber verwen- sN 2-4 = 0

det (wie es z.B. oben für XL4' der Fall ist), und sN5-6 = Ks_s

zwar für diejenigen Programmsteuersignale, bei

denen der durch das Programmsteuersignal gesteuerte 15 Entscheidung:

logische Stromkreis für eine Mehrzahl der Opera- dKsl = 0

tionsblöcke wirksam gemacht werden soll. Durch dKs2 = 0

eine solche Anordnung braucht der Abfühlleiter nur , _ _

mit denjenigen Programmsteuerumformern gekoppelt ~ *

zu werden, die der kleineren Anzahl von Operations- ao M-Register:

blocken entspricht, bei denen der logische Strom- ., _

kreis nicht erscheint. JM1-12 - 0

Schließlich ist aus der Fig. 6A und der voran- sFl — Ks^

gegangenen Beschreibung eines typischen Flip-Flops sF2 = 0

in Verbindung mit F i g. 4 zu ersehen, daß jedes der 25 .

Flip-Flops L1-18, wie jedes der anderen logischen Λ-Register:

Flip-Flops in dem Rechner, bei dem Taktimpuls C_L sSl-12 = S_1-12XSl

gemäß dem an seinem logischen Eingang vorhande- iS13-16 = S_lz__igXS6

nen Potentialpegel gekippt wird. SS17-18 = S₁₇.₁₈XS7

Es wird nunmehr auf die Arbeitsgänge der Tabel- 30 sEl = Ks₉

len V bis VTII innerhalb der vier Schaltblöcke sE2 = 0

XX-00-0, XX-01-0, XX-02-0 und XX-03-0 der

Fig. 10, über welche alle Einstufenbefehle laufen T-Register:

müssen, Bezug genommen. Es wird im einzelnen die sTl-4 = T_1-4XT4'

Arbeitsweise eines typischen Teiles des erfindungs- 35 sT 5-8 — T XTS'

gemäßen Rechnersystems beschrieben. Die besonde- „ _ ^f

ren Kombinationen der logischen Stromkreise, die S19-1Z —1₉.₁₂

durch die Erregung des Programmsteuerumformers JrMl-S=TM_1-

für jeden Operationsblock betätigt werden, sind sTA 1-3 = TA_VZXTA1'

durch die jeder der nachstehenden Tabellen V bis 40 sTKl-3 = 0

VIII zugeordneten logischen Gleichungen dargestellt. ;■;

Die Tabelle V liefert eine genaue Beschreibung des

Tabelle V ersten Operationsblockes XX-IHH), der der erste von

den zwei allen Befehlen gemeinsamen Operations-

XX-OO-O Aufsuchen der Kontrollnummer 45 blocken ist. Die Funktion des Operationsblockes _TT„, . , ,. .,, , _Tr .. XX-OO-O soll gestatten, daß die Kontrollnummer

Hilfsspeicherzyklus: Ablesen der Kontroll- _{(wdche die Adresse des erste}n Wortes in demjenigen nummer (Adresse des ersten Wortes des Befehls) ^_{efehJ des} üauptspoiehers/ der zulänglich gemacht aus dem Hilfsspeicher m das S-Register und _{werden soll ist)} £ _dem Kontrollnummernregister ruckschreiben m die gleiche Adresse. _{50 (eines der} tufcöegfater IS) aufgesucht und in dem

Adresse des ersten Wortes des Befehls über den L-Register über den Addierer -eingestellt wird. Um Addierer vom S-Register in das L-Register eine Betätigung des Operationsblockes XX-OO-O einkopieren, zuleiten, werden der Programmzähler und die Be-Einstellen des Programmzählers zum Weiter- fehlsregister-Flip-Flops (Λ^Ι-ll in Fig. TArad 7B) schalten zu Block XX-01-0. · ^{55 zum} Auswahlen, des, dem Sphaltblock XX-OO-O entsprechenden Programmstetienünrormers eingestellt,

Falls das KR 0-Flip-Flop durch die »Halt«- wodurch ein Treiberimpuls 164 dessen Treiberwick-Taste, die niedergedrückt ist, um £s₃ zu erzeu- i_ung 158 zugeführt wird, so daß Steuersignale XGaI, gen, eingestellt wird, weiterschalten zum Ruhe- XGa4, XL4, XLl, XS2, XS6, XSl und XNl die block XX-03-0, um den nächsten Befehl ab- 60 entsprechenden dem Addierer zugeordneten logizuwarten. sehen Stromkreise, das L-Register, das ^4-Register,

das S-Register, die ^/-Register und die T-Register

Addierer: gemäß den in Tabelle V gezeigten logischen Glei-

dGal-4 = S XGaI chungen wirksam machen. Dieser Operationsblock

_ ¹^ 65 sieht einen »Lesen-Übertragü-IElfsspeicherzyklus

(XGa 5-1Z - -Vi₂ λ Oa 4 und keinen Hauptspeicherzyklus vor.

<£7a 13-18 = S_1S.₁₈ (Übertrag zuzählen) XJaI ß_{s se}i angenommen, daß die aufzusuchende

dFal-12 =0 Kontrollnummer die Nr. (40) entsprechend dem

ersten Wort des auszuführenden Befehls ist. Dieser Befehl soll ein Ladebefehl mit einem ersten Wort (351) und einem zweiten Wort (150) sein, die bei den Adressen (40) bzw. (41) im Hauptspeicher gespeichert wurden. Der im Hautspeicher gespeicherte Befehl lautet:

(R = 3) X (F = 5) (C = 1)

Wort Nr. 1: 0 01101010001 (Adresse 40)

(A = 150)
WortNr.2: 000101010000 (Adresse41)

Es sei ferner angenommen, daß die Kontrollnummer (40) in dem Kontrollnummernregister durch geeignete Mittel, beispielsweise ein Tastenfeld, gespeichert wurde und daß das A -Register für den Zugang zu der Kontrollnummer (40) eingestellt ist. Wie bei dem OperationsblockZZ-O(H) der Tabelle V angezeigt, ist der erste Arbeitsgang in jenem Block ein »Ablesen-ÜbertragÄ-Hilfsspeicherzyklus, der sich mit dem Lesen der Kontrollnummer (40) vom Kontrollnummernregister des Hilf speichers in das S-Register während der Ableseperiode des Arbeitszyklus für den Operationsblock ZZ-OO-O befaßt. Das Ablesen eines Speicherregisters des HilfsSpeichers 13 (Fig. 1) erfolgt also in einem »Ablesen-Übertrag«- Hilfsspeicherzyklus. Demgemäß sind die Flip-Flops El und E2 bei dem vorangehenden Operationszyklus in ihre unechten Zustände gekippt worden, wodurch niedrige Potentialausgänge'--2J₁' bzw. E₂' zu dem Löschstromkreis geleitet wurden, der seinerseits Löschimpulse RsI und Rs2 zum Löschen der Flip-Flops 51-19 im S-Register noch vor dem Übertrag der Kontrollnummer auf das S-Register erzeugt. Auch werden »strobe«-Impulseßal und QaI durch die »strobe«-Impulskreise 60 erzeugt, die den Abtastverstärkern Sa 1-19 zugeführt werden, um die Signale entsprechend der Kontrollnummer »Ablesen« des Kontrollnummernregisters durchzulassen und zu verstärken. Der Ausgang der Abtastverstärker ist mit den Einstelleingängen ^_1-19 der jeweiligen Flip-Flops 51-19 des S-Registers gekoppelt. Da nur binäre Einsen Ausgänge vom Kontrounummernregister aus zu den Einstelleingängen der jeweiligen Flip-Flops herstellen, löscht die Kombination der Löschimpulse RsI und Rs2 alle Flip-Flops 51-19 noch vor dem Übertrag auf das 5-Register, wodurch die Zustände der Flip-Flops 51-19 auf die binäre Darstellung der Kontrollnummer (40), welche die Adresse (40) des ersten Wortes des oben gezeigten Befehls ist, eiagestellt wird. Die in Tabelle V aufgeführten logischen Gleichungen werden in der gleichen Reihenfolge wie die Vorgänge beim Operationsblock ZZ-OO-O erörtert.
Während des Hilfsspeicherzyklus beim Operationsblock ZZ-OO-O wird die Kontrollnummer (40) in dem 5-Register eingestellt und während des Schreibintervalls des zu beschreibenden Operationszyklus in die gleiche Adresse des Kontrollnummernregisters zurückgeschrieben. Für das Rückschreiben in das Kontrollnummernregister muß die Kontrollnummer in dem 5-Register bei dem Tatkimpuls C₁ in Umlauf gebracht werden, so daß diese während des nachfolgenden Schreibintervalls des Operationszyklus verfügbar gemacht wird. Das Wiederumlaufen der Information in dem 5-Register bei dem Taktimpuls C_L hält die Kontrollnummer im 5-Register zum erneuten Einschreiben derselben in das Kontrollnummernregister während des Schreibintervalls zurück. Die unter der Überschrift »5-Register« aufgeführten logisehen Gleichungen bewirken das Wiederumlaufen der Kontrollnummer (40) in dem 5-Register bei dem logischen Taktimpuls C₁. Die in diesen Gleichungen angezeigten Programmsteuersignale, nämlich ZS2, ZS 6 und ZS 7 sind während des Operationsblockes ZZ-OO-O alle im echten Zustand und betätigen die logischen Stromkreise des S-Registers, wie es unten für das Wiederumlaufen der Kontrollnummer gezeigt wird.

Kontrollnummernregister:

00000000 0001000000

Hilfsspeicherzyklus (Adresse 037)

Qa2

S-Register: \
(518)

000000000001000000 Addierer

L-Register:

(L 18) * (Ll)

000000000001000000 (Adresse des Wortes Nr. 1

der Kontrolhiummer)

Zur Vorbereitung des nächsten Operationszyklus 65 laufen der Adresse der Kontrolhiummer im /4-Regi-

muß die Adresse des KontroUnummernregisters in ster sind unter der Überschrift ?>A -Register« in

dem .^-Register erneut zum Umlauf gebracht wer- Tabelle V dargestellt. Die logischen Stromkreise für

den. Die logischen Gleichungen für das Wiederum- die Flip-Flops A1-3 werden durch Programmsteuer-

57 58

signale XA 3' bzw. XA 4', die während des Blockes Daten in den Befehlsregister-Flip-Flops iV 7-11 wer-ZX-OO-O echt sind, wirksam gemacht, weil die Ab- den für die Flip-Flops N 7-10 zum Wiederumlauf gefühlleiter XA 3 und XA 4 nicht mit dem Programm- bracht, indem die jeweiligen logischen Eingangskreise Steuerumformer für diesen Operationsblock gekop- für das Wiederumlaufen durch das Programmsteuerpelt sind. Die anderen Eingänge für die logischen 5 signal XN 34' wirksam gemacht werden. Dieses letz-Stromkreise der Flip-Flops A1-3 und A 4-7 sind die tere Signal ist echt, weil der Abfühlleiter XN34 nicht Ausgänge A₁^ bzw. A₄_₇. mit dem Umformer ZZ-OO-O gekoppelt ist. Die logi-Die nächsten in der Tabelle V angegebenen logi- sehen Gleichungen und die logischen Eingangskreise gischen Gleichungen finden sich unter der Über- für das Flip-Flop NIl werden in der Tabelle V nicht schrift »Addierer«. Sie stellen die Logik dar, die io gezeigt,' weil sie für das Verständnis des hier· bezum Kopieren der Kontrollnummer (40) aus dem schriebenen Arbeitsganges nicht erforderlich sind. 5-Register in das L-Register mittels des Addierers Es ist bei der nachfolgenden Beschreibung zu beerforderlich ist. Die logischen Eingangskreise für achten, daß immer dann, wenn die Betätigung eines TreiberGa 1-4 und GaS-12 (Fig. 1) werden durch Flip-Flops oder Treibers nicht unmittelbar für den Programmsteuersignale XGa 1 bzw. XGa 4 (die beide 15 zu beschreibenden Arbeitsgang der ausgewählten echt sind) zum Übertragen des in den Flip-Flops Operationsblöcke benötigt wird, : die dazugehörige 51-4 bzw. 55-12 gespeicherten Teiles der Kontroll- Gleichung in den Tabellen V bis VIII nicht ernummer (40) über den Addierer 11a wirksam ge- scheint.

macht. Beim Übertragen der Information über den Die bei dem ersten Operationsblock getroffenen Addierer muß der andere logische Eingang für die 20 logischen Entscheidungen sehen die endgültige Be-¹ Treiber Fa 1-12 auf Null stehen. Da nun die bei der Stimmung des nächsten durchzuführenden Schalt-Betätigung des Addierers beim Schaltblock ZZ-OO-O blockes vor. Der unechte Zustaild der Treiber 2& I beanspruchten Komponenten die Betätigung von und Ks 2 (Ausgänge Ju₁' Ks₂') bestimmt die logi-Treibern und nicht von Flip-Flops nach sich ziehen, sehen Eingänge für die zu dem Schaltblock XZ-4)l-0 ist der Ausgang des Addierers noch vor dem Takt- 25 laufende Entscheidung. Ein Treiber Ks3 dient jedoch impuls C_L verfügbar. Aus diesem Grunde ist der zum Aufheben der durch die Entscheidungstreiber Ausgang des Addierers an den dem L-Register züge- KsI und Ks2 getroffenen Entscheidung. Ein dazuordneten logischen Stromkreisen noch vor dem Takt- gehöriger Ausgang ^₃ hebt· die Ausgänge Ks₁ Ks₂' impuls C_L verfügbar, so daß die Flip-Flops L1-18 auf, wenn ein »Überspringen« zu dem »Halt-(rest-)« auf die Kontrollnummer (40) eingestellt werden, so- 30 Block ZZ-00-3 durchgeführt Wird. Der logische Einbald der Taktimpuls C_L während des dem gegen- gangsstromkreis für den Entscheidungstreiber Ks 3 ist wärtigen OperationsblockZZ-OO-O entsprechenden in Fig. 6B einschließlich' eines Flip-Flops KR0 ge-Operationszyklus erscheint. Der Addierer 11a kann zeigt. Das Flip-Flop KR 0 wird "beispielsweise durch einer der grundsätzlich bekannten Stromkreise für die gedrückte »Halt«-Taste eingestellt, wodurch ein das Addieren dezimalverschlüsselter Binärziffern 35 niedriges logisches Potential (-^2 V) am Eingang ^r₀ sein. Eine Beschreibung eines der vielen geeigneten hergestellt wird. Der Ausgang KR₀ wird mit denlogi-Addierstromkreise .ist in der deutschen Patent- sehen EingängendKs3 des Eingangs des Entscheianmeldung; N 21407 IXc/42 m gegeben. Die logi- dungstreibers K?3 gekoppelt und erzeugt einen sehen Gleichungen zum Einstellen des L-Regjsters echten Ausgang Ks_s' mit eineöi' niedrigen logischen im Block ZZ-OO-O werden unter der Überschrift 4° Spannungspegel (-2V). DerTreiber Ks3 ist ein »L-Register« in Tabelle V angezeigt. Die logischen Doppeltreiberstromkreis mit einem Ausgang von der Stromkreise für die Flip-Flops L1-18 werden durch zweiten Stufe Ks₃ her, sobald 'er durch ein niedriges das Programmsteuersignal XL 1, welches zu diesem Potential (—2 V) (echtes logisches Signal) an seinem Zeitpunkt echt ist, wirksam gemacht, wodurch das Eingang dKs 3 'eingeschaltet wird. Die anderen Ent-Kopieren der Kontrollnummer (40) vom 5-Register 45 scheidüngstrelber verwenden die gleiche Doppelin das L-Register über den Addierer vervollständigt treiberstromkreisänordnung zum Herstellen echter wird. Wie durch die Gleichung angezeigt, senden die und unechter Ausgänge in Abhängigkeit von von AddierungsausgangstreiberZal-18 zu diesem Zwecke zweiten bzw. ersten Stufen gelieferten niedrigen und Signale Za_1-18 zu den Eingängen der dem L-Register hohen logischen Potentialsigttäleingängen.
zugeordneten logischen Stromkreise. ■ 5° Wie es für die logischen" Gleichungen für die Flip-Der nächste in dem Operationsblock ZZ-OO-O an- Flops N 5 und N 6 in Tabelle V gezeigt wird, macht gezeigte Arbeitsgang ist das Einstellen des Programm- der Ausgang As, die jeweiligen^! logischen Eingangszählers, der bis zum nächsten Operationsblock kreise für die Flip-Flops N S und*N 6 für das »Über-ZZ-Ol-O weiterschalten soll. Die logischen Gleichun- springen« in die »Halt«-Schaltung ZZ-00-3 im nächgen für diesen Arbeitsgang werden unter der Über- 55 sten Operationszyklus wirksam. Die »Rechnen«-Taste schrift »N-Register« angezeigt. Die zu diesem (Fig. 6B) schaltet den Eingang₀£r₀ ein, stellt das Arbeitsgang gehörigen Gleichungen benutzen die Flip-Flop KR 0 zurück und ermöglicht, daß das Sy-Programmzähler-Flip-FlopsiVl-4. Wie in Tabellen stem auf den Operationsbiocfc ZZ-OO-O vom »Halt«- angezeigt, befindet sich das Flip-Flop Nl in seinem Block ZZ-00-3 aus über den Operationsblock echten Zustand und sieht die binäre Konfiguration 60 ZZ-01-3 zurückkehrt. Das Zurückstellen des Flip-000 L in den Programmzähler-Flip-Flops iVi-4 durch Flops KR 0 durch Drücken der »Rechner-Taste das ProgrammsteuersignalZiVl vor, das seinerseits schaltet den Entscheidungstreiber Ks₃ ab, so daß das einen logischen Eingangsstromkreis zu den mit weite- Weiterschalten vom »Halt«-Block zum Operationsren Eingängen Ks₁ Ks₂' versehenen Flip-Flops iVl block ZZ-01-3 und das »Springen« zum Operationswirksam macht. Die unechten Zustände der Ent- 65 block ZZ-OO-O bewirkt wird.

Scheidungstreiber KsI und Ks2 zeigen an, daß der Die unter der Überschrift »!^Register« in Tabelle V

folgende Operationsblock ZZ-Ol-O beim nachfolgen- aufgeführten logischen Gleichungen befassen sich mit

den Operationszyklus durchgeführt werden wird. Die dem Wiederumlaufen der T-Register-Flip-Flops

Γ1-12, der TM-Register-Flip-Flops TM 1-3 und der TA -Register-Flip-Flops Ta 1-3, indem die jeweiligen logischen Eingangsstromkreise durch Programmsteuersignale XT 4', ZT 5' und ZT 6' für das T-Register; ZTMl' für das TM-Register und XTAV für das Γ/4-Register wirksam gemacht werden.

Spezielle Flip-Flops Fl und F 2 steuern, wie aus F i g. 2 ersichtlich, die Zeitgabestromkreise 24, 26, 28 und 30 für den Hauptspeicher sowie den Löschimpulsstromkreis für den Hauptspeicher. Die logisehen Gleichungen für die Flip-Flops Fl und F 2 werden in der Tabelle V unter der Überschrift »M-Register« angezeigt. Wird das Flip-Flop Fl in seinem unechten Zustand gelassen, so wird beim nächsten Operationsblock ein Hauptspeicherzyklus durchgeführt. Wird auch das Flip-Flop F 2 in seinem unechten Zustand gelassen, wird beim nächsten Operationsblock ein »Lesen-Übertrag«-Speicherzyklus durchgeführt. Da nun ein »Lesen-UbertragÄ-Hauptspeicherzyklus in dem Operationsblock ZZ-Ol-O angezeigt ist, werden die Flip-Flops Fl und F2 durch den Taktimpuls C₁ in den unechten Zustand gekippt, sofern keine Entscheidung für das »Springen« zu dem »Halt«-Block getroffen wird. Die Gleichung für das Flip-Flop Fl zeigt an, daß der logische Stromkreis durch den Ausgang Ks^ wirksam gemacht wird. In dem »Halt«-Block wird somit kein Hauptspeicherzyklus durchgeführt. Soll kein Hauptspeicherzyklus durchgeführt werden, dann ist der Zustand des Flip-Flops F 2 bedeutungslos, weil er vom Zustand des Flip-Flops Fl abhängig ist, wie es im Zusammenhang mit der Zeitgabesteuerung des Hauptspeicherzyklus beschrieben wurde.

Spezielle Flip-Flops El und El werden durch logische Eingangsnetzwerke gesteuert, wie sie unter der Überschrift »5-Register« in Tabelle V durch die logischen Gleichungen angezeigt werden. Die Flip-Flops El und El steuern Zyklen des HilfsSpeichers in einer ähnlichen Weise, wie es die Flip-Flops F1 und F 2 für den Hauptspeicher durchführen. Die Arbeitsweise der speziellen Flip-Flops F1 und F2 und El und El kann aus der Beschreibung der Fig. 2A und 2B ersehen werden. Da ein »Lesen-Übertrag«-Hilfsspeicherzyklus für den Operationsblock ZZ-Ol-O angezeigt wird, können die Flip- Flops El und E2 im unechten Zustand verbleiben, sofern keine Entscheidung zum »Springen« zu dem »Halt«-Block getroffen ist, woraufhin El durch das an den logischen Eingangskreis mit dem einzigen Eingang Ks₃ angelegte Signal Ks₃ in seinen unechten Zustand gekippt wird.

Somit wird während des Operationsblockes ZZ-OO-O die Kontrollnummer (40) vom Kontrollnummernregister des Hilfsspeicners zugänglich gemacht, in das 5-Register übertragen und dann vom 5-Register aus in das L-Register mittels des oben gezeigten Addierers kopiert, während zur gleichen Zeit der Programmzähler (Flip-Flops Λ/1-4 in F i g. 7 B) eingestellt wird, um zum nächsten Operationsblock ZZ-Ol-O überzugehen. Somit wird am Ende des ersten Operationsblocks ZZ-OO-O das L-Register für den Zugang zum Inhalt der Speicherzelle bei Adresse (40) in dem Hauptspeicher eingestellt. In dieser Adresse ist das erste Wort (35) des Befehls gespeichert, und der Programmzähler ist eingestellt worden, um während des nächsten Operationszyklus zum Operationsblock ZZ-Ol-O überzugehen.

Tabelle VI

ZZ-Ol-O das erste Wort des Befehls aufsuchen.

Hauptspeicherzyklus: Erstes Wort des Befehls »Ablesen« vom Hauptspeicher in das M-Register.

Das erste Wort eines Befehls vom M-Register in das T-Register kopieren.

Die ersten 5 Bits (ÄZ)-Teil des ersten Wortes vom M-Register (M8-12) in das /!-Register kopieren.

Befehlscode (C) für den Ladebefehl vom M-Register (M 1-4) in das Befehlsregister (iV7-10) kopieren.

Eins zur Adresse im L-Register addieren, um zur Adresse des zweiten Wortes des Befehls zu gelangen (Aufzählen).

Hilfsspeicherzyklus: Addiere 2 zur Kontrollnummer im 5-Register, damit die Adresse des nächsten Befehls bereitgestellt wird.

Programmzählersatz: 1 Block ZZ-00-1, wenn (Ks₁, Ks₃) ein Doppelstufenbefehl ist: 2) Block ZZ-03-0, wenn (Ks₁, Ks₂) die erste Ziffer ein Bindestrich ist, dann stellt das zweite Wort des Befehls (A) die Operandenadresse dar.

3) Block ZZj-02-0, wenn (Ks₁, Ks₂') ein Einstufenbefehl ist.

Addieren dFa2 = XFal

dGal~4 = S₁₄XGaI

dGaS-12 = S_sl%XGa4

<£/a 13-18 = 5₁₃.₁₈ (Übertrag zuzählen) XJaV

jLl-18 = L₁₁₈ (Aufzählen) ZL 2

^-Register:

sA 1-3 = M₉₁₁ZzI 10
5Λ4 = Μ₁₂Ζ/ί18
sA 5 = M_SXA18

iV-Register:

sNl = Ks₁Ks₂XNVS

sN2 = (KsJKs₂XNl + KsJKs₂XNU) sN5 = Ks₁Ks₂XNlS

sN 7-10 = M_1-4 ZiV 32

Entscheidung:

dKsl = (M₁M₂M_sM_i + M₁ ⁷M₂ ⁷M₃ ⁷M₄OZu[Jl dKsl = (M₁M₂M₃M₄ + M₁' M₂' M₃' M₄') XKs 1

+ M₉ M₁₀ M₁₁ M_nXKs 4 dKsS = 0

M-Register:

sM 1-6 = M₁₆ XM1 sMl-12 = M₈₁₈ XM10

= Ks₁' Ks₂ XF S sFl = 0

Addieren einer 1 mittels der »Aufzähk-Logik abgewandelt. Das zweite Wort (150) des Befehls ist in der Speicherzelle an der Adresse (41) untergebracht, die der Speicherzelle an Adresse (40), die das erste Wort (351) des Befehls enthält, unmittelbar folgt. Durch das Addieren einer 1 zu der Adresse in dem L-Register wird daher die Adresse des zweiten Wortes des Befehls zum »Auslesen« des zweiten Wortes des Befehls in dem in dem nächsten. Opera-

werden. Es sei bemerkt, daß, obwohl die Adresse (RX) in dem ^4-Register gespeichert ist, dieses während des Schreibintervalls des vorliegenden Arbeitszyklus nicht wirksam wird und daher das Anpassen 5 der Kontrolhiummer (40) im S-Register nicht beeinträchtigt, die in das Kontrolmummer-Register zurückgeschrieben wird. Die Entschlüßler für den Hilfsspeicher 13 und den Hauptspeicher 9 sind so gebaut und angeordnet, daß sie die Adresse, die wäh-

tionsblock durchzuführenden Hauptspeicherzyklus _i0 rend des Leseintervalls aufgerufen wurde, während bereitgestellt. Wie durch die logischen Gleichungen des ganzen Arbeitszyklus festhalten und es dadurch in Tabelle VI unter der Überschrift »L-Register« gezeigt, macht das Programmsteuersignal XL 2 die logi

schen Eingangsschaltungen der entsprechenden Flip

ermöglichen, daß die gleiche Adresse während des Schreibintervalls ohne Bezug auf ihr. jeweiliges ^4-Register oder L-Register aufgerufen wird. Somit Flops L1-18 wirksam, so daß diese um eine 1 »auf- i₅ können die Adressen des A-Registers und des zählen« und dadurch die in dem L-Register gespei- L-Registers beim Auftreten des logischen Takt-

inipulses C_L leicht geändert werden, ohne daß die Schreiboperation beeinträchtigt wird. Dies ist ein be

cherte Adresse um eine 1 vermehren.

In dem Operationsblock ZZ-Ol-O ist auch ein Hüfsspeicherzyklus vorgesehen, der dazu dient, die

ächtücher Vorteil, da hierdurch die Arbeitsgeschwin-

Kontrollnummer für den Befehl, der dem Ladebefehl 20 digkeit des Rechners entsprechend erhöht werden folgt, anzupassen. Die Befehle in einem Umlauf sind kann. ■

im allgemeinen an Adressen des Hauptspeichers ge- Es wird noch einmal kurz auf den Entscheidungs-

speichert, so daß durch bloßes Anpassen der Kon- teil der Operationen im Block ZZ-OO7O hingewiesen, trollnummer um 2 in dem Addierer die Adresse des woraus hervorgeht, ,daß der Entscheidungstreiber nächsten Befehls leicht erhalten werden kann. Soll 25 Ks3 ,für ein »Überspringen« vom Operationsblpck ein Doppelstufenbefehl ausgeführt werden, der vier ZZ-OO-O zum »Halt«-BlockZX-00-3 vorgesehen ist, Wörter enthält, dann wird die Kontrolhiummer während die Ausgänge ks_x' Ks₂ der Treibe/ ksl und während Operationsblöcken nur für Doppelstufen- ks 2 den Programmzahler so einstellen, daß er währ befehle um eine weitere 2 vermehrt. Wie in Tabelle VI ren,d des nächsten Operationszyklus den Umformer gezeigt, würde die Addition von einer 2 zu der Kon- 30 entsprechend dem ,vorliegenden Operationsblock trollnummer in dem 5-Register die Kontrollnummer ZZ-Ol-O erregt. Auch in dem Operationsblock für den nächsten Befehl, der einem Einstufenbefehl ZZ-Ol-O sind Entscheidungen erforderlich und, wie folgt, anpassen. Die logischen Gleichungen für die in Tabelle VI gezeigt, trifft hier die Entsclieidungs-Addition einer 2 zu der Kontrolhiummer in dem logik für den Block ZZ-Ol-O insofern mehr zu, da 5-Register sind in Tabelle VI unter der Überschrift 35 eine Entschadungslogik für abwechselnde »Sprünge« »Addierer« angegeben. Der Eingang zu dem Treiber zu den Operationsblocks ZZ-03-0 oder ZZ-00-1 FiZ 2 schafft die Möglichkeit für die Addition einer 2 und zusätzlich für ein Weiterschreiten zu dem nächzu der an den Eingängen zu den Treibern Ga 1-12 sten Operationsblock ZZ-03-0 vorgesehen ist. und Ja 13-18 vorgesehenen Kontrollnummer. In der Tabelle VI wird die Entscheidungslogik

Der Ausgang des Addierers, der die Summe der 40 durch die Gleichungen für die Entscheidungstreiber Kontrollnummer (40) und der Zahl 2, d. h. KsI und Ks 2 unter der Überschrift »Entscheidung« 40 + 2 = 42, ist, wird mit den'logischen Schaltun- ,· wiedergegeben»·.' Wie in dem in Tabelle VI verangen des 5-Registers gekoppelt, das durch die Pro- schaulichten Operationsblock ZZ-Ol-O dargelegt, grammsteuersignale XS 8, XS 3 und XS 4 wirksam wird der Programmzähler so eingestellt, daß er zu gemacht wird. Die logischen Gleichungen zum Spei- 45 Block ZZ-00-1 geht, wenn beide Treiber Ks₁ und ehern der Summe in dem S-Register sind in Tabelle VI Ks₂ im echten (eingeschalteten) Zustand zur Verunter der Überschrift »5-Register« angegeben. arbeitung eines Doppelstufenbefehls sind. Beide Trei-

Das A -Register, das das Adressenregister für den ., ber KsI und Ks 2 sind im echten Zustand und lie-Hilfsspeicher 13 ist, wird für den fplgenden Opera- fern_:Ausgänge Ks₁ Ks₂, wenn entweder das Produkt tionsblock durch Speichern der Adresse eines der 50 Ai₁ M₂ M_sM_iXKsl oder das Produkt M₁ M₂ M₃' Indexregister 15 (F i g. 1) vorbereitet, das die Grund- M₄' XKsI, wie angezeigt, echt ist. Die Flip-Flops zahl enthält, die zur Bildung der Adresse des Operan- N1-4 speichern nicht nur den vollständigen Befehlsden im Hauptspeicher gemäß des im vorangegange- code für einzelne Einstufenbefehle, sondern liefern nen beschriebenen Verfahrens der relativen Adres- auch die Anzeige für einen Doppelstufenbefehl, und sierung verwendet wird. Die Adresse der in einem 55 XKsI ist das Programmsteuersignal, das an die logider Indexregister 15 gespeicherten·.Grundzahl sind sehen Schaltungen der Treiber Ks 1 und Ks2 angedie ersten fünf Bits (JRZ-Teil) des ersten Wortes des legt wird, und von dem dem Operationsblock Befehls, der gerade in dem M-Register, d.h. den ZZ-Ol-O entsprechenden Umformer kommt. Der Flip-Flops M8-12, wie oben gezeigt, gespeichert jeweilige Doppelstufenbefehl wird durch die Zustände wird. Die logischen Gleichungen zum Kopieren der 60 der Flip-Flops M 5-7 und M1-4 bestimmt, wobei die ersten fünf Bits des ersten Wortes des Befehls des echten oder falschen Zustände der Flip-Flops M1-4 M-Registers in deas ,4-Register sind unter der Über- die Gruppe der Doppelstufenbefehle festlegen. Die schrift »^.-Register« in Tabelle VI angegeben. Die logischen Schaltungen und Gleichungen treffen nicht Programmsteuersignale XA10 und XA18 machen auf die darin beschriebene Operation für Einstufendiese logischen Schaltungen wirksam, wodurch die 65 befehle zu und sind demnach nicht gezeigt. Die logiersten fünf Bits (AZ = OOIlO) des Befehls in den sehen Schaltungen für die Treiber KsI und Ks2 Flip-Flops des .4-Registers beim Auftreten des logi- schließen die Realisierung der Produkte in der Gleischen Taktimpulses C_L, wie oben gezeigt, eingestellt chung ein, wodurch, wenn ein Befehlscode (C) eine

S-Register:

sS 1-4 =	Ja14XSS
JS5-12	= Jas_loXS3
ί5Ί3-18	= /als.;eAr54
sEl = K	'.S1 1Ks9XEl
sE2 = O
Γ-Register:
ίΓ1-12 =	= Afj_lt ΧΓ7
STM 1-3 ■■	= O
sTKl-3 ■-	= 0

Der zweite Operationsblock ZX-Ol-O, wie in Tabelle VI veranschaulicht, enthält sowohl einen Hauptspeicherzyklus als auch einen Hilfsspeicherzyklus und schafft demzufolge einen Operatjonsblock, der die Blockoperationen besser darstellt. In dem zweiten Operationsblock wird ein anderer Programmsteuerwandler erregt, wodurch, wie durch den entsprechenden Satz Gleichungen unterhalb des Operationsblocks XX-^Ol-O in Tabelle VT gezeigt, ein anderer Satz logischer Stromkreise wirksam gemacht wird. Durch den entsprechenden Wandler sind Abfühlleiter gewickelt, die Programmsteuersignale XFaI, XL2---XL4 für die Durchführung des Operationsblocks XX-Ol-O liefern, wodurch ein an die Treiberwicklung 158 angelegter Treiberimpuls 164 (F i g. 9) Programmsteuersignale auf diesen Abfühlleitern er

zeugt, um dadurch die dem OperationsblockXX-Ol-O entsprechenden logischen Stromkreise wirksam zu machen.

Beim Aufsuchen des ersten Wortes (351) des Befehls in dem Hautspeicher bei Adresse (40), d. h. in dem »Lesen-ÜbertragÄ-Hauptspeicherzyklus, wird der Inhalt der Zelle bei Adresse (40), die in dem L-Register während des vorhergehenden Operationsblocks XX-OO-O eingestellt wurde, wie unten gezeigt,

ίο in das M-Register »eingelesen«. Die Programmsteuersignale XM2 und XMlO machen entsprechende Gruppen der logischen Stromkreise für einen Umlauf des ersten Wortes (351) des Befehls in dem M-Register wirksam, wodurch das erste Wort nach

dem logischen Taktimpuls C_L in dem M-Register festgehalten wird, und dadurch die Möglichkeit schafft, das erste Wort des Befehls in den Hauptspeicher an der gleichen Adresse (40) während der Schreibzeit des vorliegenden Operationszyklus »zu-

ao rückzuschreiben«.

In dem gleichen Operationsblock XX-Ol-O wird das erste Wort des Befehls aus dem M-Register heraus in das T-Register kopiert, und zwar beim Auftreten des logischen Taktimpulses C_L, wie unten ge-

a5 zeigt, infolge der logischen Stromkreise für die Flip-Flops T1-12, die durch das Programmsteuersignal XT 7 wirksam gemacht werden. Das T-Register liefert einen Kurzzeitspeicher für das erste Wort des Befehls, so daß dieses später in Operationen in an-

schließenden Operationsblöcken verwendet werden kann.

Hauptspeicher (Adresse 40):

RXF C

001101010001

Hauptspeicherzyklus

M-Register

(M 12) j (Ml)

001101010001

-' 1 '—

T-Register

C_L

^-Register

(A 7)

..00011
X R

0011010 10001

Befehlsregister (Al) (NU) (Nl)

Auch im Operationsblock XX-Ol-O wird der Befehlscode (C) (Tabelle VIII), der die letzten vier Bits des ersten Wortes (351) des Befehls umfaßt, und in den Flip-Flops M1-4 des M-Registers eingestellt ist, aus dem M-Register in das Befehlregister (Flip-Flops iVl-10), wie oben gezeigt, kopiert. Die Worte des Ladebefehls haben den Befehlscode (C) der binären Konfiguration 0001 entsprechend der Aufstellung für Befehle in Tabelle I. Das Programmsteuersignal XN 32 wird an logische Stromkreise für die Flip-Flops Nl-10 angelegt. Demgemäß werden beim Auftreten des logischen Taktimpulses C_L die Flip-Flops .0001 C

/V7-10 in dem Befehlsregister auf die Konfiguration der Flip-Flops M1-4 in dem M-Register für den Ladebefehl eingestellt. Wie später noch aus der Er-

örterung der Entscheidungslogik ia diesem Operationsblock hervorgeht, wird der in den Flip-Flops M1-4 gespeicherte Befehlscode (C) in bezug auf ein mögliches »Überspringen« für den Fall, daß der Befehlscode den Befehl als Doppelstufenbefehl spezi-

fiziert, überprüft.

In Vorbereitung für den nächsten Operationsblock wird während des vorliegenden Operationsblocks XX-Ol-O die Adresse in dem L-Register durch

Konfiguration hat, in der die binären Bits alle Nullen oder Einsen sind, beide Treiber Xsl und Ks2 eingeschaltet werden und eine Entscheidung zum »Überspringen« zum Operationsblock ZZ-00-1 im nächsten Operationszyklus liefern. Die Entscheidung ist vor dem logischen Taktimpuls C_L in dem Operationszyklus des Operationsblocks ZZ-Ol-O verfügbar, wodurch das Programmzähler-Flip-Flop N 5 in den echten Zustand gelangt und dadurch die binäre Konfiguration für den ersten Operationsblock ZZ-00-1 für Doppelstufenbefehle, wie in Tabelle II gezeigt, liefert.

• Der zweite mögliche Sprung von Block ZZ-Ol-O ist der Sprung zu Block ZZ-03-0, wie in Tabelle VI gezeigt. Dieser Sprung würde dann stattfinden, wenn ein sofortiges Aufrufen erfolgt, wobei das zweite Wort des Befehls der" Operand und nicht nur die jeweilige Adresse ist. Diese Entscheidung wird durch den Treiber Äs 2 gesteuert, der eingeschaltet wird und den Ausgang Ks₂ liefert, wenn dem Produkt M₉ M₁₀ M₁₁M₁₂ XKs 4 kr der logischen Eingangsschaltung für Ks 2, die diese Ausdrücke enthält, genügt wird. E)a das erste Wort des Befehls in dem M-Register in dem Operationsblock ZZ-Ol-O gespeichert ist, enthalten die Flip-Flops M 9-12 die ersten vier Bits (i?-Teil) des ersten Wortes des Befehls, wie oben veranschaulicht. Es ist keine logische Schaltung für den Treiber KsI für dieses letztere Produkt vorgesehen. Aus diesem Grunde wird der Treiber Ks 1 nicht durch dieses Produkt eingeschaltet und sein Ausgang ist Ks₁. Der Entscheidungstreiberausgang für den Sprung zu Operationsblock ZZ-03-0 'ist Ks₁ Ks₂. In der Tabelle VI sind unter der Überschrift »iV-Register« diese Ausdrücke in den Produkten der logischen Gleichungen für die Flip-Flops iVl und N 2 gezeigt. Das Produkt für das Flip-Flop Ni enthält das Programmsteuersignal XN13, und beim Auftreten des logischen Taktimpulses C_L wird das Flip-Flop Nl zusammen mit dem mit dem Programmsteuersignal XN14 versehenen Flip-Flop N 2 in den echten Zustand getriggert. Sind die Flip-Flops Nl und N 2 im echten Zustand, dann entspricht der Zustand des Programmwählers nach dem logischen Taktimpuls C₁ dem Operationsblock ZZ-03-0, wie in der Aufstellung in Tabelle I gezeigt.

Aus dem Vorangegangenen zeigt sich, daß die Entscheidungstreiber ksl, ks2 und ks3 logische Ausgänge während jedes Operationszykhis liefern, die die Wahl des während des nächsten Operationsziyklus durchzuführenden ^!Operationsblpckes beeinflussen. Die bestimmte Spalte, aus der der nächste aktive Umformer in der Anordnung 153 (Fig. 7A) ausgewählt werden soll, wird durch die Konfiguration der Flip-Flops N 5 und N 6 bestimmt; In gleicher Weise bestimmen die Flip-Flops N1-14 (Fig. 7B) durch operationen vergleichbare Schaltungen und Gleichungen die Reihe, in der der längste Umformer in der Anordnung 153 angebracht ist. Es ist ferner zu erwähnen, daß vor dem logischen Taktimpuls C_L die Programmzählereinstellung von den Zuständen der Entscheidungstreiber .fol, Ks2 und Ks 3 abhängt.

Wie in Tabelle VI angezeigt und im vorangegangenen beschrieben, versteht es sich somit, daß als Ergebnis der im Operationsblock ZZ-Ol-O durchgeführten Operationen das Wort Nr. 1 (351) des Befehls aus der Zelle an Adresse (40) des Hauptspeichers »ausgelesen« und in das M-Register eingelesen wurde; dann wurde das ganze Wort (351) im M-Register in das T-Register kopiert, um dadurch während anschließender Operationszyklen verwendet werden zu können, der (RX)-TeU. (00110) des Wortes (351) in den Flip-Flops M 8-12 wurde in die Flip-Flops .41-15 des A -Registers (in der Reihenfolge 00011) zum Einstellen der Adresse der Grundzahl in dem Indexregister 15 kopiert, und der Befehlscode (C)-Teil (0001) des Wortes (351) in den Flip-Flops

ίο M1-4 wurde in die Flip-Flops N 7-10 des Befehlsregisters kopiert, um die durch Tabelle I gezeigte Lade-Befehl-Codekonfiguration einzustellen. Auch wird, wie in Tabelle VT gezeigt, das L-Register um eine 1 von Adresse (40) zu Adresse (41) gebracht,

so daß das Wort Nr. 2 (150) des Befehls an Adresse (41) im Hauptspeicher während des nächsten Operationszyklus aufgerufen werden kann; des weiteren wurde die Kontrollnummei; in dem S-Register um eine 2 von (40) auf (42) yerjnehrt und dadurch die Adresse des nächsten Befehls' gegeben, der sich bei Adresse (42) im Hauptspeicher befindet und der nach Erledigung des vorliegenden Befehls durchzuführen ist. Da der Ladebefehl ein Einstufenbefehl ist und die relative Addressierung durch den (i?)-Teil des

sich nun in den Flip-Flops' M'%-4 befindlichen ersten Wortes (351) angezeigt wird, sind außerdem die Ausgänge Ks₁ und Ks₂ beide unecht,, d.h. das Produkt Ks₁ Ks₂ ist echt, und der Programmzähler wird so eingestellt, daß er während des nächsten Operations-; zyklus zu dem Operationsblock ZZ-02-0 weitergeht. Während des nächsten öperationszyklus wird daher der dem OperationsblöckZZ-02-0 entsprechende Programmsteuerumformer erregt und macht einen dritten Satz logischer Schaltungen wirksam, der durch

den Satz logischer Gleichungen unter dem Block ZZ-02-0 in der nachstehenden Tabelle VTI angezeigt ist. '■

Tabelle VII
ZZ-02-0 Aufsuchen'des.·zweiten Befehlswortes

Hauptspeicherzyklus: »Auslesen« des Hauptspeichers in »das! M-iRegistefc. '■ '

Hilfsspeicherzyklus: _; Aufsuchen des Indexregisters, dessen Adresse im HiHssjieicher die ersten fünf Bits¹ des erstem ■ Wortes des Befehls (RX) sind.

Addieren des zweiten Befehlswortes im M-Register zum Inhalt des 5-Regisjers im Addierer und Eingeben der Summe in da$ L-Register.

Die Feldlänge (F) des Operanden wird aus dem ; Γ-Register (T 5-7) in das TV-Register (TM 1-3) kopiert. i

Der Programmzähler wird so eingestellt, daß er zu Block ZZ-03-0 geht.->;

Addierer:

dFa 1-4 = M₁^XFa2
dFa 5-8 =■. M₅.₈ZFa5

dFa9-12 = M_g._nKm₀'XFaS ,.·,,-

dGal-4 = S₁^XGaI ; : ;

dGa 5-12 = S_s.₁₂SGa4
dia 13-18 = S₁₃.₁₈ (Übertrag aufzählen) XJa 1'

L-Register: . ".'. .

sLl-18 = Ja₁^XLl

4OS 757/306

A -Register:	/I1-3ZzIS'
sA1-3 =	/44.7Z/4 4'
sA 4-7 =
iV-Register:	Ks1' Ks2' XNl
sNl =	Ks1'Ks2'XN 2
sN2 =	0
siV 3-6 =	iV7.10ZiV34'
siV 7-10 =
Entscheidung:	0
dKsl =	0
dKsl =	0
dKs3 =
M-Register;	M1-6 ZM 2
sM 1-6 =	M1-12SMlO
SM7-12 =	0
sF2 =
5-Register:	S1-12ZS 2
s51-12 =	St_13XS6
5513-16 =	S17-18 Z57
5517-18 =	Ks1' Ks2' XEl
sEl =	0
si?2 =
T-Register:	T1-4 XT 4'
sT 1-4 =	T5-8ZT5'
sT 5-8 =	T9-12 XT 6'
ST9-12 =	T57XTMl
STM 1-3 =	TA13XTAl'
sT^ll-3 =	0
sTK 1-3 =	(Adresse 41):
Haupstspeicher	0 10 10 0 0 0
0 0	I QmI
M-Register:

0001010000 Wie in Tabelle VII gezeigt und im Nachstehenden dargestellt, arbeitet der Block ZZ-02-0 so, daß die Grundzahl (5, 000) bei Adresse (RX) in den Indexregistern 15 aus dem Hilfsspeicher »ausgelesen« und in das 5-Register eingelesen wird, während gleichzeitig das Wort Nr. 2 des Befehls an der Adresse (41) in dem Hauptspeicher aus der Hauptspeichereinheit Mt/0 »ausgelesen« und in dem M-Register gespeichert wird; dann wird die Adresse (5,150) des ersten Wortes des Feldes, in dem dem Operanden enthaltenden Hauptspeicher dadurch erhalten, daß das Wort Nr. 2 (150), das die relative Adresse ist und sich nun im M-Register befindet, dem Addierer zusammen mit der sich nun im 5-Register befind-

»5 liehen Grundzahl (5,000) zugeführt wird, wo die beiden addiert werden und die Summe (5,150) in das L-Register gegeben wird; diese. Summe stellt dann die Adresse des ersten Wortes des Operanden dar. Während des Operationsblocks ZZ-02-0 wird auch

ao die Feldlänge (F) des Befehls, die die Zahl der Worte des Operanden darstellt, d.h. die Zahl der Worte in dem den Operanden enthaltenden Feld, und die aus dem Hauptspeicher MUO »ausgelesen« und m den Flip-Flops M 5-7 des M-Registers gespeichert und dann in die Flip-Flops Γ5-7 des T-Registers während des vorhergehenden Operationsblocks ZZ-Ol-O kopiert wurde, aus den Flip-Hops T 5-7 in die Flip-Flops TM1-3 des ΓΜ-Registers für eine Verwendung in nachfolgenden Operationsblocks zur Anzeige der Feldlänge einkopiert. Die eigentliche Zahl der Wörter in einem Feld ist (F)+ 1. Während die vorgenannten Operationen im Operationsblock ZZ-02-0 stattfinden, wird auch der Programmzähler so eingestellt, daß er zu Block ZZ-03-0, dem letzten der vier Operationsblöcke ZZ-OO-O bis ZZ-03-0, weiterschreitet, die allen Einstufenbefehlen gemeinsam sind.

Cl

Indexregister (Adresse RX):
00010100000000000 0

QaI, Qa2

5-Register: J,

000101000000000000

Addierer

L-Register: j

000 101000101010000

Im Operationsblöck ZZ-03-0 wird der entspre- wie durch den Satz logischer Gleichungen unterhalb chende Programmsteuerumformer erregt, wodurch des Operationsblocks ZZ-03-0 in nachstehender ein vierter Satz logischer Schaltungen wirksam wird, Tabelle VIII gezeigt.

Tabelle VIII XX-03-0 Vorbereitung zur Aufnahme des Operanden

Übertragen der Feldlänge (F) aus dem TM-Register (TM 1-3) in das 7X-Register (TK1-3); Kopieren der Adresse aus dem L-Register in das S-Register;

Einstellung des Programmzählers, so daß er zu Reihe -04- geht (falls der Ladebefehl zu Block 01-04-0 geht).

Addieren

dFal-12 = 0

dGal-12 = 0
L-Register:

sLl-18	= LM8XL4'
A -Register:
sA1-3	= 0
sA 4-6	= 0
sA 7	= XA9
iV-Register:
jiV3	= Ks/Ks^XNS
JiVl-IO	= N7_1QXN34'
cfAT 't^/f Ji Y X. A	= 0
JiV 4-6	= 0
Entscheidung:
</£j1	= 0
<«&2	= 0
j£j3	= 0
M-Register:
jMI-2	= 0
jFI	= 0
jF2	= 0
5-Register:
jSI-18	= L1-18XAA
jEI	= 0
j£2	= Ks1'Ks2'XE2
Γ-Register:
jTI-4	= T1-4 XT 4'
ΛΓ5-8	= T5.8XT5'
JT 9-12	= T9.12XT6'
jTMI-3	= TM1-3XTMl'
JT^t 1-3	= T^l^XT^ Γ
jtis: 1-3	= TMt_3XTKl

auch aus dem zweiten Wort des Befehls (Wort Nr. 2 in einem Einstufenbefehl) erhalten werden, wenn mit impliziter Adressierung gearbeitet wird. Gemäß dem oben gezeigten und erörterten Ladebefehl hat der in den Akkumulator 17 einzubringende Operand sein erstes Wort bei der Adresse (5,150) im Hauptspeicher. Diese Adresse wurde im L-Register und im 5-Register als Ergebnis der Verarbeitung durch die vier Operationsblöcke ZZ-OO-O bis XX-03-0, wie

ίο soeben beschrieben, eingestellt. Es sei angenommen, daß der Operand sechs Worte [(F) + 1, wo (F) = 5] hat, beispielsweise 000, 000, 000, 003,256,154, wobei die Zelle bei Adresse (5,150) im Hauptspeicher das erste Wort 000 enthält. Die vollständigen sechs Worte des Operanden sind in Zellen an den Adressen (5,150) bis (5,155) in der Hauptspeichereinheit MUO, wie durch folgende Veranschaulichung gezeigt, enthalten:

30 Adressen	ZellenMalt	Zellenmhalt	(binär)	0000
	(dezimal)		0000	0000
5150	000	0000	0000	0000
a5 5151	000	0000	0000	0011
5152	000	0000	0000	0110
5153	003	0000	0101	0100
5154	256	0010	0101
5155	154	0001

Während des Operationsblocks XX-03-0 findet kein Hilfsspeicfoer- oder Hauptspeicherzyklus statt. Es erfolgt lediglich ein Übertragen der Feldlänge (F) aus den Flip-Flops TM1-3 des ΓΜ-Registers in die Flip-Flops TK1-3 des TX-Registers, ein Kopieren der Adresse (5,150) im L-Register, die die Adresse des ersten Wortes desjenigen Feldes des Hauptspeichers ist, das den Operanden enthält, in das 5-Register, und ein Einstellen des Programmzählers, so daß er zu dem dem Ladebefehl, wie in F i g. 10 gezeigt, entsprechenden Operationsblock 01-04-0 geht.

Die Funktion des Ladebefehls besteht darin, einen bestimmten Operanden aus dem Hauptspeicher 9 in den Akkumulator 17 des HilfsSpeichers 13, wie in Fig. 1 gezeigt, zu bringen. Dieser Operand könnte

In jeder Zelle wird eine Dezimalziffer, wie oben gezeigt, durch vier Bits dargestellt, wobei drei Dezimalziffern oder zwölf Bits die maximale Länge einer Zelle darstellen und ein Wort bilden. Wie ersichtlieh, ist dasjenige Wort des Operanden (154), das die geringste Bedeutung hat; in derjenigen Adresse des Speicherfeldes untergebracht, die die höchste Ordnung einnimmt (5,155). Ist der Operand eine negative Zahl, dann befindet sich das Minuszeichen immer in der Adresse der niedrigsten Ordnung (5,150) des Hauptspeicherfeldes und in der bedeutendsten (linken) Ziffernstellung. Wie bereits früher erwähnt, ist die binäre Konfiguration für das Minuszeichen 1111.

Wie erinnerlich, wurde in dem letzten Operationsblock XX-03-0 der vier Operationsblöcke XX-OO-O bis XX-03-0, die sämtlichen Befehlen gemeinsam sind, die Adresse (5,150) des ersten Wortes des Operanden aus dem L-Register in das 5-Register kopiert. Ferner wurde die ein sechs-Wort-Speicherfeld (5 + 1 = 6) anzeigende Feldlänge (F = 5) aus den Flip-Flops TM1-3 des TM-Registers in die Flip-Flops TK1-3 des TK-Registers übertragen, und die Programmzähler-Flip-Flops wurden so eingestellt, daß sie zu dem dem Ladebefehl entsprechenden Operationsblock 01-04-0 weitergingen, wobei der Befehlscode (C = 0001) aus dem M-Register in das Befehlsregister in Block XX-Ol-O kopiert wurde.

Im Operationsblock 01-04-0 wird das erste Wort des Operanden bei Adresse (5,150) im Hauptspeicher aus derHauptspeichereinheitMt/O »ausgelesen« und in das M-Register eingespeichert, wo die Flip-Flops M 9-12 geprüft werden, um zu bestimmen, ob der Operand positiv oder negativ ist. Sind sämtliche

6s Flip-Flops M9-12 eingestellt (1111), dann ist der Operand negativ und ebenso das Akkumulatorvorzeichen-Flip-Flop KA (Fig- 1)j das das Vorzeichen des Operanden an Stelle des Akkumulators 17 spei-

chert In Block 01-04-0 wird auch die Adresse (5, 150), die während des vorhergehenden Operationsblocks ATAf-03-0 in das 5-Register kopiert wurde, zu der Feldlänge (F = 5) addiert, und die Summe (5, 155) wird im 5-Register beim Auftreten des logisehen Taktimpulses C_L gespeichert, wodurch die Adresse (5,155) des Wortes geliefert wird, das diejenigen Ziffern des Operanden enthält, die die geringste Bedeutung haben (154). Im Operationsblock 01-04 wird auch die Adresse im /!-Register auf die unbedeutendste Adresse im Akkumulator 17, beispielsweise (117), abgeändert, wobei die Akkumulatoradressen sich zwischen 110 und 117 erstrecken. Auch die Zahl 7, die der letzten Zelle (117) im Akkumulator entspricht, wird in den Flip-Flops T1-4 des T-Registers zum Zwecke der Aufzeichnung (tally) der jeweils im Akkumulator durch das A-Register aufgerufenen Zelle, gespeichert. 'Ferner enthält der Operationsblock 01-04-0 wie andere bereits Eine weitere im Operationsblock 01-05-0 enthaltene Operation besteht im Vermindern der Flip-Flops TK1-3 des TA-Registers, das die Feldlänge (5) speichert, während jedes Arbeitszyklus, der die Übertragung eines eine wichtige Ziffer enthaltenden Wortes einschließt, um 1. Der Operationsblock 01-05-0 wird während aufeinanderfolgender Arbeitszyklen wiederholt bis TK gleich· 0 ist. Zu diesem Zeitpunkt ist der ganze Sechs-Wort-Operand, wie im vorangegangenen veranschaulicht, in den Akkumulator übertragen worden. Ist TK gleich 0, dann sind KSl und KS2 unecht und die Programmzähler-Flip-Flops N1-4 werden so eingestellt, daß sie im nächsten Arbeitsspiel zu Block 01-06-0 weiterschreiten.

Auch während jedes der Arbeitsspiele in BJock 01-05-0 wird der Ausgang des Addierers überprüft, um zu bestimmen, ob ein in ihm enthaltenes Wort eine wichtige Ziffer ist. Ist dies der Fall, dann werden die A-Register^ 1-3 in die T-Register-Flip-Flops

beschriebene- Operationsblöcke, Operationen, durch ao T1-3 kopiert; ist es nicht der Fall, dann wird die

die der Programmzähler so eingestellt Wird, daß er in den Flip-Flops A1-3 enthaltene Adresse nicht in

zum nächsten Operationsblock weiterschreitet, bei die Flip-Flops T1-3 kopiert. Somit enthalten am

dem es sich um den Block 01-05-0 für den Lade- Ende der sechs Arbeitszyklen, für die der Block

befehl, wie in F i g. 10 gezeigt, handelt. ^r 01-05-0 wird, die Γ-Register-Flip-Flops T1-3 die

Auch im Block 01-05-0 wird wieder jedes Wort 35 Adresse des stellenmäßig höchsten Wortes des Ope-

des Operanden, beginnend rmt dem letzten Wort, aus randen im Akkumulator (115) und zeigen dadurch

dem Hauptspeicher »ausgelesen« und während dar- die effektive Länge der von Null verschiedenen Worte

auffolgender Operationszyklen in das Λί-Register des Operanden in dem Akkumulator an. Bei dem

eingespeichert und Wort für Wort über den Addie- vorliegenden Beispiel sind die die Ziffern 154, 256

rer dem Akkumulator zugeführt. Bei der Übertra- ₃₀ und 003 enthaltenden Worte des Operanden die wich-

gung von Worten durch den Addierer auf die vorgenannte Weise, wo keine Addition erforderlich ist, wird zu dem jeweils zu übertragenden Wort eine Null addiert. Der Operationsblock 01-05-0 wird somit in aufeinanderfolgenden Arbeitszyklen so lange wiederholt, bis der ganze Sechs-Wort-Operand X154), (256), (003), (000), (000) und (000) erledigt ist. Die Worte (154), (256), (003), (000), (000), (000) werden in Zellen (117), (116), (115), (114), (113) bzw. tigen Ziffern; aus diesem Grunde ist die Länge der von Null verschiedenen Ziffern* im Akkumulator gleich drei Wörter. Das letzte Wort des Operanden, die das Minuszeichen, falls ein solches vorhanden ist, enthalten würde, wird überprüft, und falls die anderen Ziffern des Wortes außer dem Minuszeichen 0 sind, wird das Wort als ohne wichtige Ziffer angesehen. Diese Prüfung wird durchgeführt, wenn das erste Wort des Operanden aufgerufen wird und die

p g

(112) des Akkumulators in sechs Arbeitszyklen über- 40 Flip-Flops TK1-3 auf 0 gestellt werden.,,"
tragen, von denen jeder sowohl einen Haupt-als auch in dem nächsten und letzten OpeSrätionsblock

einen Hilfsspeicherzyklus enthält/um die Möglich- 01-06-0 des Ladebefehls, der stattfindet, nachdem keit zu schaffen, daß ein Wort ι des Operanden in der vollständige Operand im Akkumulator untergejedem Arbeitszyklus in eine Akkumulatorzelle über- bracht ist, wird die Adresse des stellenwertmäßig tragen wird. Wäre jedoch die binäre Zahl (1111) in ₄₅ höchsten Wortes des Operanden, die sich. im'Äkkudem ersten Wort des Operanden vorhanden, dann mulator befindet, im A-Register gespeichert, so daß

sie während des nächsten Befehls verwendet werden kann, der in Block 01-06-0 dadurch fertig ausgeführt wird, daß der Programmzähler so eingestellt wird, handen. Um aus den richtigen Zellen im Haupt- bzw. ₅₀ daß er zu dem allen. Befehlen gemeinsamen ersten Hilfsspeicher zu übertragen und in sie einzuspeichern, Block AfX-OO-O weitergeht.

Somit wurde veranschaulicht, wie durch die Durchführung des oben gezeigten Ladebefehls durch Verarbeitung in den Operätktosblöcken ATAf-OO-O bis 5S ÄTA/-03-0 und Ol-O4rO bis 01-¹Oo-O derTRig.-10, #ie soeben beschrieben^ der Sechs-Wort-Operänd 000, 000,000,003,256,154', der an den Adressen (5,150) bis (5,155) im Hauptspeicher untergebracht ist, aft den Adressen 122 bis 117 in den Akkumulator eingespeichert wird. Wie ferner erinnerlich, wurde der Programmzähler so eingestellt, daß er zürn Operationsblock AfAf-OO-O zurückkehrt und dadurch für den nächsten Befehl bereitsteht, dessen Adresse nun die angepaßte Kontrollnummer 42 ist. Soll beispiels-6$ weise der in den Akkumulator eingebrachte Operand durch einen zweiten Operanden geteilt werden, dann würde der nächste Befehl der »Teiler«-Befehl seifi, bei idem es sich ebenfalls um einen Einstüfenbeiehi

würde es nicht beachtet und an t ihrer. Stelle (0000) eingefügt werden. Bei dem hier als Beispiel gewählten Operanden ist kein Minuszeichen vorzählen die A- und L-Register während jedes Arbeitnzyklus um eine 1 abwärts. Der Inhalt des Akkumular tors 17 nach der vollständigen Übertragung ist in folgender Aufstellung gezeigt: :

Akkumulator

Adressen	Zelleninhalt	Äkkumulatorzellenirihalt
	(dezimal)	(binär)
110		, ■
111
112	000
113	000	0000 0000 0000
114	000	0000 0000 0000
115	003	0000 0000 0000
116	2-56 -	0000 0000 0011
117	154 -	0010 0101 0110
0001 0101 0100

handelt. Die Verarbeitung würde dann in den Operationsblöcken ZZ-OO-O bis ZZ-03-0 stattfinden, die sämtlichen Einstufenbefehlen gemeinsam sind, und würde in der gleichen Weise wie beim Einstufenladebefehl erfolgen. Dann würde gemäß dem Befehlscode (C) des Teilenbefehls die Operation vom letzten Operationsblock ZZ-03-0, der sämtlichen Einstufenbefehlen gemeinsam ist, zu den dem Teilenbefehl entsprechenden Operationsblöcken, nämlich 13-04-0 bis 13-17-0 und 13-04-1 bis 13-17-1, wie in Fig. 10 gezeigt, weiterschreiten. Während dieser Teilen-Operationsblöcke wird der erste Operand durch aufeinanderfolgende Subtraktionen im Addierer geteilt, und der erhaltene Quotient und der Rest werden zweckmäßig in einem oder mehreren Registern gespeichert, Im letzten Teilen-Operationsblock 13-17-1 wird der Programmzähler wieder so eingestellt, daß er zum Operätionsblock ZZ-OO-O zurückkehrt und mit der Bearbeitung des nächsten Befehls beginnt. Danach läuft die Operation in dieser ao automatischen Arbeitsfolge so lange weiter, bis das gesamte Programm durchgeführt ist.

Aus der vorangegangenen Beschreibung von typischen Rechneroperationen und der als Beispiel gewählten Realisierung und der hierauf anwendbaren «5 Booleschen Gleichungen dürfte es jedem Fachmann der einschlägigen Technik klar geworden sein, wie eine Rechenanlage gemäß der Erfindung' vorteilhaft für schnelles Arbeiten in automatischer Arbeitsfolge realisierbar ist, und dadurch eine große Vielzahl von Rechenoperationen ermöglicht, während gleichzeitig ein Minimum an Schaltungen und Kompliziertheit in bezug auf die Datenverarbeitungskapazität erforderlich ist und eine große Vielseitigkeit und hohe Arbeitsgeschwindigkeit erreicht werden.

Claims (13)

Patentansprüche:

1. Elektronischer Ziffernrechner mit einem Datenspeicher, einer Verknüpfungsschaltung mit durch mehrere Flip-Flops gebildeten binären Speichervorrichtungen zur Verarbeitung von aus dem genannten Datenspeicher aufgerufenen Daten und mit einer Programmsteuervorrichtung, die mehrere Flip-Flops enthält, deren Zustand jeweils die Durchführung einer anderen Grundoperation durch die Verknüpfungsschaltung bewirkt, und die in Abhängigkeit von den Ergebnissen der jeweils während einer Grundoperation durchgeführten Operationen von einem Zustand in den anderen fortgeschaltet wird, gekennzeichnet durch eine Zeitgabevorrichtung (22), die während einer Grundoperation jeweils einen einzigen Taktimpuls (C_L) erzeugt, der an die Verknüpfungsschaltung (11) angelegt wird und die Zustände der binären Speichervorrichtungen und der Programmvorrichtung (10) gleichzeitig fortschaltet.

2. Elektronischer Ziffernrechner nach Anspruch 1, dadurch gekennzeichnet, daß dem genannten Datenspeicher (9) Speicherzugriffsvorrichtungen zugeordnet sind, die die Adresse einer angesteuerten Speicherstelle unabhängig festhalten können, wodurch es möglich wird, nach der Einstellung einer neuen Adresse in den genannten Zugriffsvorrichtungen beim Auftreten des Taktimpulses Informationen in die genannte Speicherstelle einzuschreiben.

3. Elektronischer Ziffernrechner nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die genannte Zeitgabevorrichtung (22) Analogzeitgabevorrichtungen (Fig. 2B) enthält, die durch ein einziges Grundtaktsignal (C) erregt werden können und als Folge davon eine Folge zeitlich beabstandeter Zeitgabesignale an mehreren verschiedenen Ausgängen liefern.

4. Elektronischer Ziffernrechner nach Anspruch 3, dadurch gekennzeichnet, daß die genannten Analogzeitgabevorrichtungen eine Verzögerungsleitung enthalten.

5. Elektronischer Ziffernrechner nach Anspruch 4, dadurch gekennzeichnet, daß die genannten Zeitgabevorrichtungen (22) eine Anzahl von Verzögerungsleitungen (21, 24, 26, 28, 30, Fig. 2A) enthalten, die jeweils eine bestimmte Einheit des Rechners steuern, und daß Vorrichtungen zum Auswählen einer Gruppe von Einheiten in jedem Arbeitszyklus vorgesehen sind, die diese Gruppe von Einheiten während des betreffenden Arbeitszyklus wirksam machen, wobei die genannten Vorrichtungen aus Gattern (34, 36, 38, 39) bestehen, die den Grundtaktimpuls (C) an die den ausgewählten Einheiten des Rechners entsprechenden Verzögerungsleitungen anlegen.

6. Elektronischer Ziffernrechner nach Anspruch 5, dadurch gekennzeichnet, daß jeder Verzögerungsleitung eine andere Gruppe von Taktgeber-Flip-Flops (z. B. Gl bis G6, Fig. 2B) zugeordnet ist, die lange Taktgebersignale für die Steuerung der zugeordneten Einheiten des Rechners liefern.

7. Elektronischer Ziffernrechner nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die genannten Grundtaktimpulse (C) von einem frei schwingenden Oszillator (24 a, Fig. 2A) geliefert werden, und daß Vorrichtungen (27, 28 a, 29, 31) vorgesehen sind, die das Arbeiten des genannten Oszillators blockieren und die genannten Grundtaktimpulse mit einer Frequenz liefern, die durch Eingangs- und/oder Ausgangseinheiten (13 α bis 23 z) bestimmt wird, die eine niedrigere Arbeitsgeschwindigkeit als der Rechner haben.

8. Elektronischer Ziffernrechner nach jedem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß parallel betätigbare Hauptspeichervorrichtungen (9) und Hilfsspeichervorrichtungen (13) vorgesehen sind.

9. Elektronischer Ziffernrechner nach Anspruch 8, dadurch gekennzeichnet, daß der genannte HilfsSpeicher (13) Akkumulatorspeicherstellen (17) enthält, deren Bitstrahl gleich der Zahl der Bits in einem Wort ist (zwölf), und der ferner Register aufweist, die eine Bitzahl haben, die größer als die Zahl der in einem Wort ist, wobei diese Bitzahl gleich der Bitzahl (achtzehn) einer Adresse einer Speicherstelle im Hauptspeicher (9) ist.

10. Elektronischer Ziffernrechner nach jedem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die genannten Verknüpfungsvorrichtungen ein durch logische Schaltung verbundenes Netzwerk von Flip-Flops (z.B. si, Fig. 4) enthalten, wobei jedes Flip-Flop einen Takteingang (330) aufweist, an den die Tastimpulse (C_L)

409 757/306

angelegt werden, und so angeordnet ist, daß die Änderung seines Zustandes nur bei gleichzeitigem Auftreten eines Eingangssignals (sSl) und des Taktimpulses erfolgt.

11. Elektronischer Ziffernrechner nach jedem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die genannten Programmsteuervorrichtungen aus einer Anordnung von Umformern (150, Fig. 7A und 7B), mit denen jeweils eine andere Kombination von Steuerleitem gekoppelt i« ist, und aus Vorrichtungen (168, 172, 173, 178) zum Erregen eines der genannten Umformer während jedes Arbeitszyklus bestehen.

12. Elektronischer Ziffernrechner nach jedem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß Vorrichtungen zum Erhöhen der Adresse einer Speicherstelle in der Speichervorrichtung um eine Einheit sowie Vorrichtungen zum gleichzeitigen Verringern der Zählung eines Feldlängenregisters (TM) um eine Einheit vor- ae

gesehen sind, wodurch eine Informationseinheit eine Anzahl von Worten umfassen kann.

13. Elektronischer Ziffernrechner nach den Ansprüchen 8 und 12, dadurch gekennzeichnet, daß Aufzeichnungsspeichervorrichtungen (Tl bis Γ 3) vorgesehen sind und daß die genannten Verknüpfungsvorrichtungen Mittel zum Übertragen der Adressen von nacheinander aufgerufenen Wortspeicherstellen im Akkumulator in die genannten Aufzeichnungsspeichervorrichtungen nur während der Übertragung eines Wortes mit von Null verschiedener Zifferninformation enthält, wodurch die Aufzeichnungsspeichervorrichtung die Adresse der Speicherstelle des Wortes in dem genannten Akkumulator in der genannten Reihenfolge gemäß der stellenwertmäßig höchsten Zifferninformation speichert.

In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1087 834.

Hierzu 4 Blatt Zeichnungen

409 757/306 12.64 © Bundesdruckerei Berlin