DE1163976B - Verfahren zum Formen von Halbleiterkoerpern durch Abtragen fuer elektrische Halbleiterbauelemente mit einem oder mehreren pn-UEbergaengen - Google Patents

Verfahren zum Formen von Halbleiterkoerpern durch Abtragen fuer elektrische Halbleiterbauelemente mit einem oder mehreren pn-UEbergaengen

Info

Publication number
DE1163976B
DE1163976B DEJ18678A DEJ0018678A DE1163976B DE 1163976 B DE1163976 B DE 1163976B DE J18678 A DEJ18678 A DE J18678A DE J0018678 A DEJ0018678 A DE J0018678A DE 1163976 B DE1163976 B DE 1163976B
Authority
DE
Germany
Prior art keywords
lithium
semiconductor
layer
semiconductor body
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEJ18678A
Other languages
English (en)
Inventor
Cyril Francis Drake
Robert Anthony Hyman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Standard Electric Corp
Original Assignee
International Standard Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Standard Electric Corp filed Critical International Standard Electric Corp
Publication of DE1163976B publication Critical patent/DE1163976B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/04—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the liquid state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Internat. Kl.: HOIl
Deutsche Kl.: 21 g -11/02
Nummer: 1163 976
Aktenzeichen: J 18678 VIII c / 21 ·,
Anmeldetag: 8. September 1960
Auslegetag: 27. Februar 1964
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von Halbleiterkörpern mit bestimmter Form für elektrische Halbleiterbauelemente mit einem oder mehreren pn-Ubergängen. Als Halbleiter werden Silizium, Germanium oder ähnliche Stoffe verwendet.
Das Herstellungsverfahren für Halbleiterbauelemente mit reproduzierbaren Eigenschaften oder für hohe Frequenzen muß sehr genau gesteuert werden können, damit Größe und Ausdehnung der verschiedenen Schichten im Halbleiterkörper definierte Abmessungen erhalten.
Nach den bekannten Verfahren ist die Herstellung solcher Schichten schwierig. Bekannt ist beispielsweise die Ungenauigkeit der mit Hilfe von Schablonen herzustellenden Diffusionszonen.
Ferner ist schon ein Verfahren beschrieben worden, wonach Störstellenmaterial in einen Halbleiterkörper eindiffundiert und durch teilweise Rückumwandlung des Leitungstyps Gebiete unterschiedlicher Dotierung erzeugt werden.
Die Erfindung bezieht sich somit speziell auf ein Verfahren zum Formen von Halbleiterkörpern durch Abtragen für elektrische Halbleiterbauelemente mit einem oder mehreren pn-Ubergängen, mit dem in einfacher Weise Halbleiterkörper bestimmter Formen hergestellt werden können, ohne daß mechanische Bearbeitungen oder Nacharbeiten notwendig sind, die das Herstellungsverfahren verteuern und einen Teil der mechanisch empfindlichen Halbleiterplättchen unbrauchbar machen. Die Anwendung des erfindungsgemäßen Verfahrens ermöglicht selbst in dei Serienfertigung eine präzise Herstellung von Schichten mit bestimmten Abmessungen in Halbleiterkörpern unter geringem Aufwand.
Das Verfahren wird erfindungsgemäß so durchgeführt, daß in den Teil des Halbleiterkörpers, der abgetragen werden soll, Lithium so eindiffundiert wird, daß dieser Teil in den η-Typ umgewandelt oder stärker η-dotiert wird, und daß anschließend bei positiver Polung des mit Lithium dotierten η-Teiles des Halbleiterkörpers elektrolytisch so lange geätzt wird, bis der mit Lithium dotierte η-Teil des Halbleiterkörpers fast vollständig oder vollständig abgetragen ist.
Die Erfindung soll an Hand der Zeichnungen näher erläutert werden. In
F i g. 1 sind einzelne Verfahrensstufen für die Herstellung einer Mikrowellendiode gemäß der Erfindung dargestellt, und
F i g. 2 zeigt einzelne Verfahrensstufen bei der Herstellung einer Mesadiode gemäß der Erfindung.
Verfahren zum Formen von Halbleiterkörpern durch Abtragen für elektrische
Halbleiterbauelemente mit einem oder
mehreren pn-Übergängen
Anmelder:
International Standard Electric Corporation,
New York, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. H. Ciaessen, Patentanwalt,
Stuttgart W, Rotebühlstr. 70
Als Erfinder benannt:
Cyril Francis Drake,
Robert Anthony Hyman, London
Beanspruchte Priorität:
Großbritannien vom 11. September 1959
(Nr. 31 043)
In F i g. 1 a ist ein Siliziumkörper 1 vom p-Typ dargestellt, dessen Oberflächenschicht 2 n-Leitfähigkeit hat. Letztere ist etwa 0,25 mm dick und wird hergestellt durch Eindiffundieren von Phosphor in ein etwa 0,76 mm dickes Siliziumstück. Aus dem HaIbleiterkörper von Fig. la werden kleine Scheiben ausgeschnitten, die etwas größer sind als die Scheiben, welche für das fertige Bauelement benötigt werden.
Nun wird Lithium in die unteren und seitlichen, später abzuätzenden Teile der in Fig. la dargestellten Scheibe eindiffundiert, so daß der größte Teil des Halbleitermaterials mit p-Leitung in Halbleitermate>rial mit η-Leitung umgewandelt wird, wie dies in Fig. Ib dargestellt ist. Es ist dann ein schmales Ge-
biet 3 mit p-Leitung vollkommen von den Gebieten 4 und 4 a mit η-Leitung umschlossen. Die Dicke des Gebietes 3 mit p-Leitung hängt von der ursprünglichen Dicke des Siliziumkörpers vom p-Typ ab und von der Diffusionstiefe des Phosphors und des Lithiums. Die Dicke des Ausgangsplättchens kann mittels des bekannten Ätzverfahrens genau eingestellt werden, und die Tiefe, bis zu welcher der Phosphor
409 510/392
eindiffundiert, läßt sich ebenfalls sehr genau steuern. Schließlich kann auch die Lithiumdiffusion im Silizium genau gesteuert werden und, was wesentlich ist, der Diffusionsprozeß kann bei einer Temperatur von nur 600° C ausgeführt werden. Bei dieser Temperatur diffundiert Lithium ziemlich gut in Silizium, während Phosphor nicht diffundiert, so daß die Dicke der mit Phosphor versetzten Schicht unverändert bleibt. Beim vorliegenden Beispiel ist die verbleibende p-Schicht 3 z. B. 5 μ dick.
Die weiteren Verfahrensschritte bei der Herstellung des Halbleiterbauelementes sind in den F i g. 1 c bis Ie dargestellt. Bei dem in Fig. Ic dargestellten Verfahrensschritt wird eine mit Gold überzogene Molybdänelektrode 5 an der oberen Fläche der Scheibe befestigt, während das Gebiet in der Umgebung der Berührungsfläche zwischen dem Anschlußteil 5 und dem Silizium mit der Wachsschicht 6 abgedeckt wird. Das Halbleiterbauelement wird nun in ein Ätzbad eingetaucht und die Anschlußelektrode 5 mit dem positiven Pol einer Stromquelle verbunden. Der Strom kann nicht durch den oberen pn-übergang zwischen dem p-Gebiet 3 und dem n-Gebiet 4 fließen und in das Gebiet 3 vom p-Typ gelangen, da dieser Übergang in Sperrichtung gepolt ist. Deshalb werden nur Teile des Gebietes 4 α vom η-Typ weggeätzt. Der Ätzvorgang kann durch Änderung der Größe und Dauer des Stromes gesteuert werden. Infolge der dargestellten Lage der Anschlußelektrode 5 wird die in Fig. Id dargestellte Form erhalten.
Die Wachsschicht 6 wird danach mit einem geeigneten Lösungsmittel entfernt und eine zweite Elektrode? mit der p-Schicht3 durch Druckschweißung verbunden, so daß das Halbleiterbauelement die in F i g. 1 e dargestellte Form erhält.
Die Herstellung einer Mesadiode ist in F i g. 2 dargestellt. Fig. 2a zeigt einen Siliziumkörper 9 von η-Leitfähigkeit, der an seiner Oberfläche eine Schicht 10 mit p-Leitf ähigkeit hat. Die p-Schicht 10 ist ihrerseits mit einer Oxydschicht 11 bedeckt. Dieser Aufbau wird in folgender Weise erhalten: Zuerst wird ein Siliziumstück mit η-Leitfähigkeit und mit einem spezifischen Widerstand von 0,07 Ohm-cm auf eine Dicke von 0,076 mm geläppt und auf einer Fläche sorgfältig poliert. Dann wird eine 5000A dicke Schicht von Boroxyd auf die polierte Fläche aufgedampft und die Anordnung in einer Sauerstoffatmosphäre 2 Stunden lang auf 1200° C erhitzt, so daß ein pn-übergang 0,0127 mm unter der Oberfläche entsteht. Das Siliziumplättchen wird mit Flußsäure gewaschen, um das überschüssige Boroxyd zu entfernen und wird danach 1 Stunde lang in Stickstoff erhitzt, der bei 30° C mit Wasserdampf gesättigt wurde, um die äußere Schicht von Siliziumoxyd zu erzeugen. Unter Verwendung einer lichtempfindlichen Abdeckung wird nun eine Anzahl von beispielsweise ringförmigen Vertiefungen in die Oxydschicht 11 eingeätzt. Die ganze Oxydschicht wird zuerst mit einem lichtempfindlichen Lack überzogen und mit ultraviolettem Licht unter Verwendung einer geeigneten Maske belichtet. Das Licht verändert die Widerstandsfähigkeit des Lackes gegenüber einem Entwickler, mit dem nur die nicht belichteten ringförmigen Teile entfernt werden. Auf diese Weise kann gleichzeitig eine größere Anzahl von ringförmigen, lackfreien Gebieten erhalten werden. Mit Fluorwasserstoffsäure werden die nicht durch den Lack geschützten Teile weggeätzt und schließlich der restliche Lack abgewaschen. Man erhält so die in Fig. 2b dargestellte Form, welche aus einem Siliziumkörper 9 vom η-Typ besteht, auf dem eine Schicht 10 mit p-Leitfähigkeit angeordnet ist, welche mit der Oxydschicht 11, mit Ausnahme der ringförmigen Zone 12 bedeckt ist. Die ringförmigen Zonen haben z. B. einen äußeren Durchmesser von etwa 0,25 mm und einen inneren Durchmesser von 0,1 mm.
ίο Auf die frei liegende ringförmige Zone vom p-Typ und die Oxydschicht wird nun eine 1 μ starke Lithiumschicht durch Aufdampfen aufgebracht und die ganze Anordnung darauf auf 600° C erhitzt. Bei dieser Temperatur diffundiert das Lithium in die frei liegenden Zonen des Siliziums, kann aber nicht die Oxydschicht durchdringen, so daß die Anordnung von Fig. 2c erhalten wird. In dieser Figur ist das Siliziumplättchen längs der Linie X-X nach Fig. 2b aufgeschnitten, um zu zeigen, in welchem Maße das Lithium in die ringförmigen Zonen eingedrungen ist. Die Diffusion wird in der Weise ausgeführt, daß das Siliziumplättchen auf einen kalten Block in einem Vakuumsystem gelegt wird und die Oberfläche während der Bedampfung durch Strahlungswärme erhitzt wird. Dieser Vorgang dauert etwa 1 Minute.
Nun wird eine elektrische Anschlußelektrode an einer Stelle des η-leitenden Gebietes des Halbleiterkörpers angebracht und das Halbleiterbauelement in ein elektrolytisches Ätzbad eingetaucht. Wenn die Anschlußelektrode mit dem positiven Pol einer Stromquelle verbunden wird, löst sich nur das n-leitende Silizium auf, da der Strom nicht über den in Sperrichtung gepolten pn-übergang fließen kann. Hierbei wird die in Fig. 2d dargestellte Form des Halbleiterkörpers erhalten. Diese besteht aus einem η-leitenden Gebiet 9, auf dessen einer Fläche kleine hochstehende Gebiete oder Mesas 13 vom p-Typ angeordnet sind. Diese Mesas sind umgeben von größeren Teilen 10 aus p-leitendem Material. Die einzelnen Dioden bestehen aus einem Mesa und aus einem Gebiet von η-leitendem Material und werden durch Zerteilen des Siliziumkörpers erhalten. Die einzelnen Halbleiterbauelemente werden noch mit Elektroden versehen, und zwar an den p-leitenden Mesas durch aufgepreßte Kontakte, Preßschweißung oder Legieren.
Das beschriebene Verfahren kann auch bei anderen Halbleitermaterialien, beispielsweise bei Germanium, angewendet werden, wobei berücksichtigt werden muß, daß sich andere Zeiten und Temperaturen für die Diffusion ergeben, je nach der Diffusionskonstanten von Lithium in dem verwendeten Halbleitermaterial.
Wenn nicht das ganze lithiumhaltige Gebiet bei dem obengenannten Ätzprozeß entfernt wurde, kann das restliche Lithium in folgender Weise entfernt werden: Zuerst wird ein kleines Gebiet auf der Oberfläche des Halbleiters mit einem Material bedeckt, in dem Lithium sehr gut löslich ist, beispielsweise mit Zinn. Dann wird auf eine Temperatur erhitzt, die etwa der Temperatur entspricht, welche bei der Diffusion angewendet wurde. Das Zinn nimmt dann das Lithium auf, da das Lithium in das Zinn hineindiffundiert. Es können auch ohmsche Kontaktelektroden am Halbleiterkörper angebracht werden, und das Lithium kann dann elektrolytisch entfernt werden, indem eine Spannung angelegt wird, bei der das Lithium zur Kathode wandert.

Claims (8)

Patentansprüche:
1. Verfahren zum Formen von Halbleiterkörpern durch Abtragen für elektrische Halbleiterbauelemente mit einem oder mehreren pn-Übergangen, dadurch gekennzeichnet, daß in den Teil des Halbleiterkörpers, der abgetragen werden soll, Lithium so eindiffundiert wird, daß dieser Teil in den η-Typ umgewandelt oder stärker η-dotiert wird, und daß anschließend bei positiver Polung des mit Lithium dotierten n-Teiles des Halbleiterkörpers elektrolytisch so lange geätzt wird, bis der mit Lithium dotierte η-Teil des Halbleiterkörpers fast vollständig oder vollständig abgetragen ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Lithium bei etwa 6000C in den Halbleiterkörper eindiffundiert wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Diffusion des Lithiums in der Weise gesteuert wird, daß die Halbleiterschicht vom p-Typ mit einer Oxydschicht bedeckt wird, welche die Diffusion des Lithiums in das Halbleitermaterial vom p-Typ verhindert, und daß vor dem Eindiffundieren des Lithiums die Oxydschicht an den Stellen, an denen Lithium eindiffundiert werden soll, beispielsweise durch Ätzen entfernt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß Lithiumreste nach dem elektrolytischen Ätzen aus dem Halbleitermaterial in der Weise entfernt werden, daß auf die lithiumhaltigen Teile des Halbleiterkörpers eine Substanz aufgebracht wird, in der Lithium sehr gut löslich ist, und daß das Lithium in diese Substanz eindiffundiert wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß als Substanz zum Herauslösen des Lithiums Zinn verwendet wird.
6. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Lithiumreste nach dem elektrolytischen Ätzen aus dem Halbleitermaterial in der Weise entfernt werden, daß ohmsche Kontaktelektroden am Halbleiterkörper angebracht werden und daß das Lithium elektrolytisch aus dem Halbleiterkörper entfernt wird.
7. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, das als Halbleiterbauelement eine Mikrowellendiode gewählt wird, daß in einem Siliziumplättchen mit η-Leitung eine dünne p-leitende Oberflächenschicht durch Eindiffundieren von Phosphor erzeugt wird, daß in die η-leitende Siliziumschicht Lithium von der Stirnfläche und den Seitenflächen eindiffundiert wird, so daß die η-leitende Schicht, mit Ausnahme einer dünnen η-leitenden Schicht von definierten Abmessungen, welche sich an die oberflächliche p-leitende Schicht anschließt, in eine p-leitende Schicht umgewandelt wird, daß an der ursprünglichen oberflächlichen p-leitenden Schicht eine goldplattierte Molybdänelektrode angebracht, die Umgebung der Berührungsfläche der Elektrode mit dem Halbleiterkörper mit Wachs abgedeckt und die lithiumhaltigen Halbleiterteile durch elektrolytisches Ätzen entfernt werden und daß an der dünnen η-leitenden Schicht eine Elektrode angebracht wird.
8. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als Halbleiterbauelement eine Mesadiode gewählt wird, daß in einem Siliziumplättchen mit η-Leitung eine dünne p-leitende Oberflächenschicht durch Eindiffundieren von Bor erzeugt wird, daß auf der p-leitenden Schicht eine Oxydschicht durch Erhitzen des Plättchens in einer wasserdampfhaltigen Stickstoffatmosphäre erzeugt wird, daß ringförmige Gebiete der Oxydschicht durch Ätzen entfernt werden, daß Lithium in die ringförmigen frei gelegten Halbleiterteile mit p-Leitung eindiffundiert wird und die lithiumhaltigen Halbleiterteile durch elektrolytisches Ätzen entfernt werden, so daß in der Mitte der entfernten Gebiete eine kleine Erhebung mit p-Leitf ähigkeit verbleibt, daß der Halbleiterkörper in einzelne Teile mit je einer ringförmigen Vertiefung zerteilt wird und daß bei diesen sowohl das η-leitende Gebiet als auch das eng begrenzte p-leitende Gebiet mit je einer elektrischen Elektrode versehen wird.
In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1 056 747;
Transistor Technology, Bd. III, 1958, S. 86.
Hierzu 1 Blatt Zeichnungen
409 510/392 2.64 © Bundesdruckerei Berlin
DEJ18678A 1959-09-11 1960-09-08 Verfahren zum Formen von Halbleiterkoerpern durch Abtragen fuer elektrische Halbleiterbauelemente mit einem oder mehreren pn-UEbergaengen Pending DE1163976B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB3104359A GB930533A (en) 1959-09-11 1959-09-11 Improvements in or relating to semiconductor devices

Publications (1)

Publication Number Publication Date
DE1163976B true DE1163976B (de) 1964-02-27

Family

ID=10317096

Family Applications (1)

Application Number Title Priority Date Filing Date
DEJ18678A Pending DE1163976B (de) 1959-09-11 1960-09-08 Verfahren zum Formen von Halbleiterkoerpern durch Abtragen fuer elektrische Halbleiterbauelemente mit einem oder mehreren pn-UEbergaengen

Country Status (2)

Country Link
DE (1) DE1163976B (de)
GB (1) GB930533A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2611158A1 (de) * 1975-04-14 1976-10-28 Ibm Verfahren zum herstellen von oeffnungen in siliciumkoerpern

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1056747B (de) * 1955-03-23 1959-05-06 Western Electric Co Verfahren zur Herstellung von mehreren p-n-UEbergaengen in Halbleiterkoerpern fuer Transistoren durch Diffusion

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1056747B (de) * 1955-03-23 1959-05-06 Western Electric Co Verfahren zur Herstellung von mehreren p-n-UEbergaengen in Halbleiterkoerpern fuer Transistoren durch Diffusion

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2611158A1 (de) * 1975-04-14 1976-10-28 Ibm Verfahren zum herstellen von oeffnungen in siliciumkoerpern

Also Published As

Publication number Publication date
GB930533A (en) 1963-07-03

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1197549B (de) Halbleiterbauelement mit mindestens einem pn-UEbergang und mindestens einer Kontakt-elektrode auf einer Isolierschicht
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1489240B1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2357376A1 (de) Mesa-thyristor und verfahren zum herstellen von mesa-thyristoren
DE2133979B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1489250C3 (de) Transistor mit mehreren emitterzonen
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE3230569A1 (de) Verfahren zur herstellung eines vertikalkanaltransistors
DE1246685B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1194500B (de) Halbleiterbauelement mit einer Mehrzahl von eingesetzten streifenfoermigen Zonen eines Leitfaehigkeitstyps und Verfahren zum Herstellen
DE2306842B2 (de) Verfahren zum Herstellen einer Vielzahl von Halbleiterelementen aus einer einzigen Halbleiterscheibe
DE1163976B (de) Verfahren zum Formen von Halbleiterkoerpern durch Abtragen fuer elektrische Halbleiterbauelemente mit einem oder mehreren pn-UEbergaengen
DE1182750B (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1489251B1 (de) Steuerbarerhalbleitergleichrichter
DE3033457C2 (de) Verfahren zur Herstellung einer einen PN-Übergang aufweisenden Infrarot-Detektoranordnung
DE1789194B1 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2504273C3 (de) Verfahren zum Herstellen eines Transistors
DE2610942C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit in einem Halbleiterkörper monolithisch integrierten Halbleiterelementeinheiten
DE1282204B (de) Solarzelle und Verfahren zu ihrer Herstellung
AT234844B (de) Halbleiter-Bauelement mit einem im wesentlichen einkristallinen Halbleiterkörper und vier Zonen abwechselnden Leitfähigkeitstyps