DE1157008B

DE1157008B - Addierwerk fuer dual verschluesselte Zahlen

Info

Publication number: DE1157008B
Application number: DEK44737A
Authority: DE
Inventors: Dipl-Phys Guenter Martens
Original assignee: Kienzle Apparate GmbH
Current assignee: Digital Kienzle Computersysteme GmbH and Co KG
Priority date: 1961-09-18
Filing date: 1961-09-18
Publication date: 1963-11-07
Also published as: US3271566A; CH420674A; GB948314A

Description

Die Erfindung betrifft eine Anordnung zur ziffernweise parallelen Addition zweier einstelliger, dual verschlüsselter Dezimalzahlen. Um mit den bisher üblichen Schaltungen zwei derartige Werte, die in binär kodierter Form zur Verfügung stehen, rechnerisch parallel verarbeiten zu können, bedurfte es für jede Binärstelle zweier Halbaddierer bzw. eines Volladdierers und einer diesem nachgeschalteten Korrekturschaltung. So zeigt eine bekannte Ausführung zwei hintereinandergeschaltete Binäraddierer, bei denen die unkorrigierten und die korrigierten Summen gleichzeitig gebildet werden (deutsche Auslegeschrift 1 099 767). Bei einer anderen Ausführungsform sind gleichfalls zwei Additionsvorrichtungen notwendig und nachgeschaltete Gatter bewirken, daß — abhängig von dem am Ausgang der ersten Additionsvorrichtung erscheinenden Übertrag — die eine oder die andere Addiervorrichtung wirksam wird (deutsche Auslegeschrift 1 079 358). Weitere Addiervorrichtungen sind durch einen Aufsatz von R. Townsend im Oktoberheft 1953 der Zeitschrift »Electronic Engineering« bekanntgeworden. Bei den dort aufgezeigten Schaltungen handelt es sich um Rechner mit drei Eingängen, bei denen die zu verrechnenden Werte in verschiedenen Kodierungen in reiner Seriendarstellung zur Verfügung stehen.

Bei dem auf S. 415 und 416 beschriebenen Dreiexzessaddierer werden zwei Addierer mit je zwei Eingängen, ein zusätzliches Register und zwei Tore benötigt, um die notwendige Korrektur des jeweiligen Ergebnisses durchzuführen.

Bei diesen bekannten Schaltungen ist in manchen Fällen nachteilig, daß die beiden zu verrechnenden Operanden, z. B. Augend und Addend, an den beiden Eingängen zu gleicher Zeit zur Verfügung stehen müssen. Außerdem sind diese bekannten Schaltungen verhältnismäßig aufwendig und besitzen keine speichernde Wirkung, so daß mit ihnen jeweils nur gerechnet werden kann und das Resultat einem besonderen nachgeschalteten Speicher übergeben werden 4-0 muß. In anderen Fällen, in denen die Glieder bekannter Addierwerke auch akkumulierende Wirkung haben, die Summe also gespeichert wird, ist bisher gleichfalls eine Vielzahl aufwendiger Zusatzeinrichtungen und -Schaltungen zur Durchführung von Korrekturen notwendig (USA.-Patent 2 947 479).

Die vorliegende Erfindung hat sich die Aufgabe gestellt, die den bisherigen Addierern anhängenden Nachteile zu vermeiden und durch eine neue einfache Anordnung ein zugleich rechnendes und speicherndes Parallel-Addierwerk zu schaffen, dem nacheinander ein Operand nach dem anderen zugeführt wird, und Addierwerk für dual verschlüsselte Zahlen

Anmelder:

Kienzle Apparate G.m.b.H.,
Villingen (Schwarzw.)

Dipl.-Phys. Günter Martens, Grünwald bei München, ist als Erfinder genannt worden

das das korrigierte Resultat einer Rechnung mit Summe und Übertrag automatisch bereitstellt. Dies wird gemäß der Erfindung dadurch erreicht, daß zur Korrektur in einem nachfolgenden Arbeitstakt im gleichen Addierwerk der notwendige Korrekturwert addiert wird. Gemäß einer bevorzugten Ausführungsform ist der Addierwerkstetrade ein bistabiles Glied nachgeordnet, welches von dem der höchsten Dualstelle zugeordneten bistabilen Glied der Tetrade durch einen Zehnerübertrag umgeschaltet wird und so auf die Eingänge der Tetrade einwirkt, daß nach jeder Addition zweier Ziffern automatisch einer der beiden notwendigen Korrekturwerte in die Tetrade übergeben wird, so daß nach jeder Teiladdition in der Tetrade das wertrichtige Ergebnis zur Verfügung steht. Weitere Merkmale der Erfindung sind in den Unteransprüchen enthalten.

Es wird mit der vorliegenden Erfindung somit der besondere Vorteil erzielt, daß mit ein und demselben Addierwerk sowohl die Addition zweier Ziffern als auch die Korrekturwerteinrechnung durchgeführt wird. Dies bringt besondere Ersparnisse im Aufbau derartiger Binäraddierer.

Nachstehend werden der Aufbau und die Wirkungsweise der Erfindung an Hand von Ausführungsbeispielen und unter Bezugnahme auf die Zeichnung näher erläutert.

Die Figur zeigt ein Addierwerk für die Addition von Dezimalzahlen, die im Dreiexzeßkode verschlüsselt dargestellt werden. Die Darstellung als Blockschaltbild ergibt dabei eine besonders gute Übersicht und erleichtert das Verständnis wesentlich. Nachstehend

309 747/304

soll die Darstellung dual verschlüsselter Dezimalziffern im Dreiexzeßkode aufgezeigt werden:

Beispiel 2

4 + 6 = 10

Dezimalziffer	Dreiexzeßkode
0	0 OLL
1	OLOO
2	OLOL
3	OLL 0
4	OLLL
5	LOOO
6	LOOL
7	LOLO
8	L OLL
9	LLOO

Den links stehenden Dezimalziffern sind jeweils die rechts daneben stehenden vierstelligen Binärdarstellungen zugeordnet. Gegenüber dem direkten Binärkode zeigt der Dreiexzeßkode Wertdarstellungen, deren jede Ziffer gegenüber dem direkten Kode um die Dezimalzahl »3« erhöht ist. Sämtliche Ziffern von »0 bis 9« sind also jeweils um den Dezimalwert »3« höher dargestellt.

Der Dreiexzeßkode wurde gewählt, da er sich u. a. dadurch auszeichnet, daß niemals sämtliche vier Binärziffern 0 oder L sein können. Dies ist eine Eigenschaft, die in der Technik der elektronischen Rechenmaschinen sehr geschätzt wird, da sie Fehler der Rechenmaschine leicht erkennen läßt.

Als weiterer Vorteil dieses Kodes muß die einfache Komplementbildung hervorgehoben werden. Das Neunerkomplement einer Zahl, wie man es zu Subtraktionen durch Komplementaddition braucht, ergibt sich einfach durch Vertauschen der einzelnen 0- oder L-Werte, also durch eine sogenannte Schwarzweißvertauschung der Zahlendarstellung.

Das Rechnen mit dual verschlüsselten Dezimalzahlen verlangt aber eine Korrektur nach jeder Teilrechnung, in der zwei Ziffern miteinander verarbeitet wurden. So muß bei Benutzung des Dreiexzeßkode nach jeder Teilrechnung, die ein Zwischenergebnis gleich oder größer als »10« ergibt, als Korrektur die Dreiexzeßdarstellung für den Wert »0« = 00LL hinzuaddiert werden. Für ein Zwischenergebnis unter dem Wert »10« muß zur Berichtigung des Ergebnisses die Dreiexzessdarstellung für den Wert »10« = LLOL zuaddiert werden.

An Zahlenbeispielen sieht das wie folgt aus:

Beispiel 1

3 + 4 = 7 3 = OLLO + 4 = OLLL

kein Übertrag LLOL Zwischenergebnis

+ 10 = LLOL Korrektur

= 7 LOLO

_s 4 = OLLL

+ 6 = LOOL

Übertrag <- 0000 Zwischenergebnis

+ 0 = OQLL Korrektur = 10 00LL in der Einerdekade <- Übertrag »1« zur nächsthöheren Dekade

Wie diese Additionen mit automatischer Verrechnung der Binärüberträge und automatischer Korrektur durch das in der Zeichnung dargestellte Addierwerk durchgeführt werden, wird nachstehend näher erläutert.

Das Addierwerk zeigt vier Eingänge 1 bis 4, deren Leitungen über vier Oder-Schaltungen 5 bis 8 zu Flip-Flops A bis D führen. Überträge aus den Flip-Flops A bis D werden über Leitungen 9 bis 11 und Verzögerungsglieder 12 bis 14 den Oder-Schaltungen 6 bis 8 zugeführt. Die Verzögerungsglieder 12 bis 14 sind unter Berücksichtigung des Auflösungsvermögens der bistabilen Glieder erforderlich, um zu vermeiden, daß Werteingabe-Impulse und Übertragsimpulse am Eingang eines Flip-Flops zusammentreffen. Dies würde eine Fehlrechnung ergeben, da für den entsprechenden Flip-Flop ein Umschaltimpuls verlorengehen würde, der Flip-Flop sich also in falscher Endstellung befände. Außerdem gestatten die Verzögerungsglieder 12 bis 14 daß nach jeder Werteingabe in die Flip-Flops A bis C

die Überträge von der niedrigsten Dualstufe A bis zur höchsten Dualstufe D sich fortpflanzen können. Ein Übertrag aus dem Flip-Flop D geht über eine Leitung 15 und einen Schalter 16 zu einem Flip-Flop 17, dessen Ausgangsleitungen 18 und 19 zu Und-Schaltungen 20 und 21 geführt sind. Die zweiten Eingänge dieser Und-Schaltungen 20 und 21 sind mit einer Korrekturimpulse führenden Leitung 22 verbunden. Von diesem Korrekturimpuls wird auch der Schalter 16 so gesteuert, daß bei Eintreffen eines Korrekturimpulses über diese Leitung 22 der Schalter 16 geöffnet, also die Leitung 15 unterbrochen wird. Damit wird erreicht, daß ein bei Eingabe eines Korrekturwertes auftretender Zehnerübertrag aus dem Flip-Flop D die Stellung des Flip-Flops 17 nicht mehr verändern kann. Die Stellung des Flip-Flops 17 darf allein von der Verrechnung der beiden einstelligen Dezimalzahlen abhängig sein, da von dieser Stellung, wie weiter hinten erwähnt, z. B. auch der Zehnerübertrag zur nächsthöheren dezimalen Wertstelle abgeleitet wird.

Die vorab aufgezeigten Zahlenbeispiele laufen in dem Rechenwerk wie folgt ab: Vor Beginn der Eingabe einer Operandenziffer wird das Addierwerk in die Stellung 0000 verbracht. Dies kann dadurch geschehen, daß vor der Eingabe des ersten Operanden ein elektrischer Kontakt geschlossen wird, der einen Impuls über nicht dargestellte Leitungen in die Flip-Flops A bis D und 17 gibt, der diese in die schraffierte 0-Stellung schaltet. Nun wird der erste Operand eingegeben. Dies kann so geschehen, daß ζ. Β. eine Werttaste einer nicht dargestellten Kontakttastatur für die Ziffern »0 bis 9« gedrückt und damit ein Stromkreis geschlossen wird. Dieser elektrischen

Werttastatur ist eine bekannte und gleichfalls nicht dargestellte Kodiereinrichtung nachgeschaltet. Diese kann z. B. eine Diodenmatrix sein, die zehn Eingänge und vier Ausgänge aufweist. Wenn der Stromkreis über eine der zehn Wertleitungen zu der Kodiereinrichtung geschlossen ist, so wird von ihr die im Dreiexzeßkode verschlüsselte Darstellung des gedruckten Wertes durch Weitergabe je eines Impulses über diejenigen Leitungen 1 bis 4, denen gemäß der Zifferndarstellung der Wert »L« zugeordnet ist, dem Addierwerk zugeführt. Gemäß dem vorerwähnten Beispiel 1 kommt also über die Leitungen 2 und 3 ein Impuls, der die Flip-Flops B und C in die nicht schraffierte Stellung L schaltet. Nun wird anschließend die Taste für den Wert »4« gedrückt, und es kommt nunmehr je ein Impuls über die Leitungen 1 bis 3, der die Flip-Flops A bis C umschaltet. Der Flip-Flop A schaltet von 0 nach L, der Flip-Flop B von L nach 0 zurück und gibt damit einen binären Ubertragsimpuls an die Leitung 10. Auch der Flip-Flop C schaltet von L nach 0 zurück und gibt einen binären Übertragsimpuls in die Leitung 11. Die binären Übertragsimpulse schalten danach den Flip-Flop C wieder nach L zurück und den Flip-Flop D in die Stellung L. Über die Leitung 15 ist kein Ubertragsimpuls zum Flip-Flop 17 gelaufen, so daß dieser in der gestrichelten Stellung stehenbleibt. Ein nicht dargestellter Impulsgenerator wird bei jeder Zifferneingabe in das Addierwerk ausgelöst und ist so eingerichtet, daß er auf jeweils zwei eintreffende Impulse verzögert einen Ausgangsimpuls abgibt. Dieser Ausgangsimpuls geht über eine Leitung 22 zur Und-Schaltung 21, bei der eine Leitung 19 vom Flip-Flop 17 unter Strom steht, und gelangt somit über eine Leitung 23 zu den Oder-Schaltungen 5, 7 und 8. Dadurch erhalten die Flip-Flops A, C und D einen Umschaltimpuls, der einer Eingabe des Wertes LLOL entspricht. Der Korrekturimpuls ist von der Leitung 22 aber auch zu dem Schalter 16 gelangt und hat diesen geöffnet, so daß Überträge aus dem Flip-Flop D während der Korrektur nicht auf den Flip-Flop 17 einwirken können. Die zuvor innegehabte Stellung LLOZ- der Flip-Flops A bis D ändert sich durch Hinzufügung der Korrekturimpulse, also durch Addition, von LLOL in LOLO, was dem Ergebnis, nämlich dem Wert »7«, entspricht. Wie bereits zuvor erwähnt, bleibt der bei der Korrekturrechnung aus dem Flip-Flop D auslaufende Übertragsimpuls aus Leitung 15 wirkungslos, da der Schalter 16 geöffnet ist. Bei dem Beispiel 2 ergibt die Addition von OLLL und LOOL einen Übertrag aus dem Flip-Flop D, der den Flip-Flop 17 in die nicht schraffierte Stellung umschaltet. Dadurch wird bei Eintreffen des Korrekturimpulses die Und-Schaltung 20 durchlässig. Der Korrekturimpuls gelangt über die Leitung 24 zu den Oder-Schaltungen 5 und 6 und schaltet somit die Flip-Flops A und B um. Zu dem Zwischenergebnis 0000 wird 00LL hinzuaddiert, so daß das Endergebnis 00LL ist, was der Dezimalzahl »0« entspricht. Bei dem Ergebnis der Addition »4 + 6 = 10« befindet sich in der Einerdekade eine »0«. Die Einstellung des Flip-Flops 17 muß daher außerdem dazu verwendet werden, zu bewirken, daß bei der Verrechnung der nächsthöheren dezimalen Wertstelle der Dezimalwert »1« hinzuaddiert wird (Zehnerübertrag). In vielen Fällen wird es nicht möglich sein, von der Ausgangsstellung 0000 der Flip-Flops A bis D auszugehen. Es wird in einem derartigen Fall von der Grundstellung 00LL ausgegangen, die wiederum mit einer 0-Taste erzielt werden kann. Von dieser O-Taste führen dann aber Leitungen zu den Flip-Flops A bis D und 17, die die Flip-Flops A und B in die Stellung L und die übrigen in die schraffierten Stellungen bringen. Dabei ist zu bemerken, daß bei einem Rechenwerk mit der Ausgangsstellung 00LL, was gemäß dem verwendeten Kode der Dezimalzahl »0« entspricht, nach jeder Eingabe eines Zahlenwertes eine Korrekturrechnung durchzuführen ist, je eine nach Einführung eines Operanden. Der Impulsgenerator, der die Korrekturimpulse abgibt, muß dann nach der Eingabe jedes Operanden einen Impuls zur Leitung 22 geben.

Nachstehend soll nun noch kurz auf die Durchführung von Subtraktionen eingegangen werden. Wie bereits an früherer Stelle erwähnt, wird eine Subtraktion durch Addition der Komplementwerte durchgeführt, wobei durch den gewählten Kode die Subtrahenden lediglich in sogenannter schwarzweißvertauschter Darstellung dem Addierwerk zuzuführen sind. Die Wertdarstellung z. B. für die Ziffer »4« ist bei Addition OLLL, bei Subtraktion LOOO. Diese Umkehr kann durch entsprechende Ausgestaltung der Kodiereinrichtung für Subtraktionen in bekannter Weise zur Verfügung gestellt werden.

Die Erläuterung ist im Zusammenhang mit dem Dreiexzeßkode durchgeführt worden. Es darf darauf hingewiesen werden, daß bei entsprechender Abwandlung des Rechenwerks, insbesondere durch andere Anschlüsse der Leitungen 23 und 24 an die Oder-Schaltungen 5 bis 8, die Anordnung auch für Rechnungen mit anderen Kodes aufgebaut werden kann. Die Art der Korrektur hängt jeweils nur von der Verschlüsselung ab und davon, ob ein Dezimalübertrag (z. B. aus dem Flip-Flop D) stattgefunden hat oder nicht.

Claims

PATENTANSPRÜCHE:

1. Rechnendes und speicherndes Addierwerk für zwei im Dreiexzeßkode verschlüsselte Ziffern, bei dem die binären Teilkomponenten parallel addiert und die jeweils entstehenden dualen Überträge automatisch in Dualstellen nächsthöherer Wertigkeit eingerechnet werden, dadurch gekennzeichnet, daß zur Korrektur in einem nachfolgenden Arbeitstakt im gleichen Addierwerk der notwendige Korrekturwert addiert wird.

2. Addierwerk nach Anspruch 1, dadurch gekennzeichnet, daß der Addierwerkstetrade ein bistabiles Schaltglied nachgeordnet ist, welches von dem der höchsten Dualstelle zugeordneten bistabilen Glied der Tetrade durch einen Zehnerübertrag umgeschaltet wird und so auf die Eingänge der Tetrade einwirkt, daß nach jeder Addition zweier Ziffern automatisch einer der beiden notwendigen Korrekturwerte in die Tetrade übergeben wird, so daß nach jeder Teiladdition in der Tetrade das wertrichtige Ergebnis zur Verfügung steht.

3. Addierwerk nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß während der Eingabe eines Korrekturwertes in die Addierwerkstetrade eine Verbindung zwischen der Tetrade und dem bistabilen Schaltglied (17), die Leitung (15), unterbrochen ist.

4. Addierwerk nach den Ansprüchen 2 und 3, dadurch gekennzeichnet, daß jedes Glied des Rechenspeichers einen Eingang (1 bis 4) aufweist,

so daß einzugebende Werte allen Gliedern (A bis D) zugleich zugeführt werden und die Verzögerungsglieder (12 bis 14) in den Übertragsleitungen (9 bis 11) derart eingerichtet sind, daß die Verrechnung der Überträge zeitlich nach einer Werteingabe abläuft.

5. Addierwerk nach den Ansprüchen 2 bis 4, dadurch gekennzeichnet, daß in der Übertragsleitung (15) zum Korrektur-Flip-Flop (17) ein Schalter (16) vorgesehen ist, der bei Auslösung einer Korrektur geöffnet wird.

6. Addierwerk nach den Ansprüchen 2 bis 5, dadurch gekennzeichnet, daß ein Impulsgeber vorgesehen ist, der so aufgebaut ist, daß er auf Grund zweier eingehender Impulse, die von den Werteingaben in den Rechenspeicher abgeleitet werden, einen Impuls abgibt, der über eine Leitung (22) eine Korrekturwerteingabe auslöst.

7. Addierwerk nach Anspruch 6, dadurch gekennzeichnet, daß zwei Und-Schaltungen (20, 21) vorgesehen sind, von denen jeweils eine in Abhängigkeit von der Stellung des Korrektur-Flip-Flops (17) den Auslöseimpuls durchläßt.

8. Addierwerk nach Anspruch 7, dadurch gekennzeichnet, daß von jeder Und-Schaltung (20,21) Leitungen (24, 23) zu entsprechenden Gliedern des Rechenspeichers führen und diese bei Eintreffen des Auslöseimpulses weiterschalten.

9. Addierwerk nach den Ansprüchen 5 bis 8, dadurch gekennzeichnet, daß ein Relais in der Übertragsleitung (15) zu dem Korrektur-Flip-Flop (17) vorgesehen ist, welches die Leitung (15) beim Eintreffen des Auslöseimpulses öffnet.

10. Addierwerk nach den Ansprüchen 1 bis 9, dadurch gekennzeichnet, daß Subtraktionen durch Eingabe von schwarzweißvertauschter Darstellung des zu verrechnenden Subtrahenden erfolgen.

11. Addierwerk nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß den Flip-Flops

ίο (A bis D) des Rechenspeichers Oder-Schaltungen (5 bis 8) vorgeschaltet sind, in die die Leitungen für Werteingabe (1 bis 3), für binäre Überträge (9 bis 11) und für Korrekturwerteingaben (23 oder 24) einlaufen.

12. Addierwerk nach Anspruch 6, dadurch gekennzeichnet, daß bei einer einem Dezimalwert entsprechenden Ausgangsstellung des Rechenspeichers der Impulsgeber so aufgebaut ist, daß er bei jeder Werteingabe in den Rechenspeicher einen Ausgangsimpuls zur Auslösung einer Korrektur abgibt.

In Betracht gezogene Druckschriften:
Deutsche Auslegeschriften Nr. 1 099 767, 1 079 358; USA.-Patentschriften Nr. 2 872 107, 2 947 479;

»Arithmetic Operations in Digital Computers« D. van Nostrand Comp., Inc., New York, 1955, S. 108;

»Electronic Engineering«, Oktober 1953, S. 410 bis 416.

Hierzu 1 Blatt Zeichnungen