DE1140380B - Anordnung zur Dezimaladdition in einem binaeren Parallelrechenwerk - Google Patents

Description

DEUTSCHES

PATENTAMT

T 18849 IXc/42m

ANMELDE TA G: 16. AUGUST 1960

BEKANNTMACHUNG DER ANMELDUNG UNDAUSGABE DER AUSLEGESCHRIFT: 29. NOVEMBER 1962

Die Erfindung betrifft ein binäres Parallelrechenwerk. Solche Rechenwerke besitzen häufig Rechenregister, in denen negative Operanden im unechten Komplement (entstanden durch Inversion aller Binärstellen der entsprechenden positiven Zahl) dargestellt werden, und einen Addierkörper, der die Inhalte zweier Rechenregister nach dem Prinzip des End-Around-Carry parallel zu einer rein binär verschlüsselten Summengröße verknüpft.

Es sind reine Dezimalrechenwerke bekannt, in denen jede Dezimalziffer durch eine Tetrade von Binärzeichen dargestellt ist. Für jede Art der Codierung sind bei den Rechenoperationen Korrekturen erforderlich, insbesondere dann, wenn die Addition zweier Ziffern benachbarte Dezimalstellen durch Überträge beeinflußt. Es ist bekannt, bei Verwendung des natürlichen Codes mit den Stellengewichten 8-4-2-1 einen Summanden außer im natürlichen Code auch im 6-Exzeß-Schlüssel bereitzustellen. Bei einer Addition dieser Größe mit dem anderen Summanden werden die Dezimalüberträge als binäre Tetradenüberträge erkenntlich, und außerdem entsteht im Falle, daß ein Übertrag auftritt, bereits unmittelbar das korrigierte Ergebnis im natürlichen Code, während im Falle einer übertragsfreien Addition das Ergebnis im 6-Exzeß-Schlüssel auftritt und noch berichtigt werden muß.

Es sind Rechenschaltungen bekannt, die zwei Serienaddierwerke aufweisen, von denen eines die beiden Summanden binär addiert, während das andere einen der Summanden im 6-Exzeß-Schlüssel, den anderen im natürlichen Code erhält und beide addiert. Abhängig vom Übertrag bei der zuletzt genannten Addition wird einmal das Ergebnis des ersten Addierwerks und einmal das des zweiten weiterverwertet.

Es sind aber auch Rechenschaltungen bekannt, in denen nach einer Binäraddition die Korrekturen ausgeführt werden.

Bei allen angeführten Maschinen bereitet die Hinzunahme der Subtraktion durch Addition mit irgendeinem Komplement große Schwierigkeiten. Verwendet man das lOer-Komplement, dann gelten dieselben Korrekturregeln wie bei der Addition positiver Zahlen. Dafür wird jedoch eine langwierige und komplizierte Bildung des Komplements in Kauf genommen. Das am einfachsten zu bildende, das 15er-Komplement (die Inversion aller Binärstellen) verlangt jedoch eine andere Korrektur als bei positiven Zahlen (z. B. Addition von OLLO in übertragsbehaftete Tetraden statt Subtraktion von OLLO in übertragsfreie Tetraden).

Anordnung zur Dezimaladdition
in einem binären Parallelrechenwerk

Anmelder:

Telefunken

Patentverwertungsgesellschaft m. b. H.,
ίο Ulm/Donau, Elisabethenstr. 3

Dr.-Ing. Egbert Ulbrich, Dipl.-Ing. Karl Voitel,

Backnang,

und Dipl.-ing. Johannes Martin, Essen,
sind als Erfinder genannt worden

Bei Serienrechenmaschinen kann eine damit verbundene Verteuerung der Korrektursteuerung allenfalls noch geduldet werden, nicht aber bei Parallelmaschinen, wo die Einrichtung zur unterschiedlichen Bildung und unterschiedlichen Verarbeitung der Korrekturgrößen für jede Tetrade vorzusehen ist. Die Erfindung löst die Aufgabe, bei Verwendung des natürlichen Tetradencodes und des 15er-Komplements eine einzige höchst einfache Korrekturoperation in Form eines zusätzlichen logischen Netzwerks vorzusehen, mit der alle bei der Addition und Subtraktion von Dezimalzahlen nötigen Korrekturen durchgeführt werden können. Unter Umgehung dieser Korrektur kann darüber hinaus auf demselben Rechenwerk auch weiterhin rein binär gerechnet werden.
Die Erfindung bezieht sich auf ein Parallelrechenwerk mit aus binären Elementen aufgebauten Rechenregistern, in denen negative Operanden durch Inversion aller Binärstellen der entsprechenden positiven Zahlen dargestellt werden, mit einem Addierkörper, der den Inhalt zweier Rechenregister nach dem Prinzip des Einerrücklaufs und des fortschreitenden Übertragabbaus binär miteinander addiert, sowie mit Schaltmitteln zur Bildung von Korrekturgrößen in einem Rechenregister zur Bearbeitung von wahlweisen binären Zahlen oder Dezimalzahlen, wobei im letzteren Falle die Operanden so vorbereitet werden, daß ein Dezimalübertrag als Tetradenübertrag in Erscheinung tritt.

20» 709/301

Die Erfindung besteht darin, daß die Schalt- beide negativ sind, die Summe von a+b+c gebildet, mittel zur Bildung der Korrekturgröße für eine wobei +c bedeutet, daß in allen Tetraden OLLO Tetrade nur wirksam werden, wenn in der niedrigsten addiert wird, angedeutetdurche)»Bildea+o+c=Z'^/«. Binärstelle der jeweils nächsthöheren Tetrade eines Als nächster Schritt wird diese Summe invertiert, Hilfsregisters ein vorbestimmter Binärzustand 5 angedeutet durch f) »Invertiere Σ'\ = Σ«. Nach herrscht, und daß der Inhalt des Hilfsregisters im dieser Inversion wird in allen den Tetraden, in denen wesentlichen durch einen Parallelvergleich der ersten kein Übertrag entstanden ist, OLLO addiert, angezyklischen Summe der Binäraddition vor dem Über- deutet durch g) »Addiere OLLO in allen Tu von tragsabbau mit der Summe nach dem Übertrags- Σ"! = Σ'"«. Nunmehr muß das Ergebnis im Falle, abbau gebildet wird. io daß ursprünglich beide Vorzeichen positiv waren,

Eine solche, wie sich im Ausführungsbeispiel nochmals invertiert werden. Wenn beide negativ zeigen wird, einfache zusätzliche Elementaroperation waren, stellt das Ergebnis bereits das Endergebnis erlaubt also die Addition und Subtraktion wahl- dar. Diese Tatsache ist oben in dem bistabilen weise im binären oder im dezimalen Zahlensystem Element K niedergelegt worden. Die Maschine fragt und somit alle höheren Operationen, die auf Addition/ 15 also, ob K auf L steht, angedeutet durch h) v>K~L1«. Subtraktion zurückgeführt werden. Im Falle »Ja« wird die letzte Summe nochmals in-

Die Folge der Elementaroperationen ist zu diesem vertiert, angedeutet durch i) »Invertiere Ζ""'!«. Zweck gegenüber der Binäraddition dahingehend Im Falle »Nein« ist Σ'" bereits das Ergebnis (=£).' zu modifizieren, daß die Binärsumme zweier positiver Hatten die beiden Operanden verschiedene Vor-

Dezimalsummanden in jeder Vierergruppe zuerst 20 zeichen, so wird zunächst die Summe von α und b um die Tetrade OLLO vergrößert und abschließend gebildet. Darauf weist der Pfeil »Nein« hin, der von in übertragsfreien Vierergruppen wieder um OLLO a) »sign (α) = sign(Z>)?« ausgeht, und die Summenverkleinert wird, daß zwei negative Summanden bildung ist angedeutet durch k) »Bilde a+b = ΣΊ«. zuerst invertiert, dann wie positive Summanden Ist diese Summe negativ [Entscheidung I)], so wird behandelt und schließlich rückinvertiert werden 25 OLLO in allen Tetraden, in denen ein Übertrag ent- und daß Dezimaloperanden ungleichen Vorzeichens standen ist, addiert [Befehl m)], und die so gebildete lediglich binär addiert werden und abschließend bei Summe stellt bereits das Ergebnis E dar. Ist die positivem Resultat in übertragsfreien Vierergruppen Summe positiv, so wird »Ä"auf L !«gesetzt [Befehl n)] um OLLO verringert sowie bei negativem Resultat und die Summe invertiert wie in f). Die weitere in übertragsbehaftete Vierergruppen um OLLO ver- 30 Behandlung der Zwischensumme Σ" geschieht nun größert werden. in der gleichen Weise, wie im Falle gleicher Vor-

In Abänderung des vorstehend bezeichneten, in zeichen von α und b geschildert wurde, der Anordnung gemäß der Erfindung durchzu- Die obenerwähnte andere Durchführungsmöglich-

führenden Rechenverfahrens wird bei zwei negativen keit des Verfahrens ist in Fig. la dargestellt, wobei Operanden mit der Addition in jeder Tetrade OLLO 35 nur die von dem beschriebenen Verfahren absubtrahiert (d. h. LOOL mit aufaddiert) und danach weichenden Schritte nochmals dargestellt sind. Sind auf die Tetraden, die zu einem doppelten Übertrag beide Vorzeichen negativ, _ so wird nicht invertiert, in die nächsthöhere Tetrade geführt haben, OLLO sondern in allen Tetraden' LOOL (= 9) addiert, anaddiert. · gedeutet durch <f) »a+b+~c\ =Σ'«, und anschlie-Im vorstehenden wie auch im folgenden ist unter 40 ßend in denjenigen Tetraden T_uu, in denen ein Inversion einer Binärzahl oder einer binär ver- doppelter Übertrag auftritt, nochmals OLLO addiert, schlüsselten Dezimalzahl verstanden, daß jede 0 Im folgenden soll erläutert werden, wie in einer in ein L und jedes L in eine 0 umgewandelt wird. binären Parallelrechenmaschine eine verdrahtete Das vorstehende Rechenverfahren ist als Ablauf- Mikroprogrammschaltung gemäß der Erfindung ausschema für eine programmgesteuerte Rechen- 45 gebildet ist, die das beschriebene Verfahren durchmaschine in Fig. 1 dargestellt. Dabei hat in den zuführen gestattet. In den Fig. 2, 3 und 4 ist ein Kästchen, in denen am Ende ein »?« steht, die Parallelrechenwerk dargestellt, welches gemäß Fig. 2 Maschine eine Ja-Nein-Entscheidung zu treffen, mindestens zwei Register enthält, nämlich ein und in den Kästchen, in denen am Ende ein »!« Akkumulatorregister AC aus den Registerelementen steht, die Maschine einen Befehl durchzuführen. 50

Im ersten Schritt entscheidet die Maschine, ob aus den Registerelementen jRmi, Ru% ... Run, sowie die Vorzeichen der beiden Operanden gleich oder ein Hilfsregister, als welches z. B. das in einer ungleich sind. Dies ist durch a) »sign (0) = sign (b) ?« Rechenmaschine meistens vorhandene Multiplikandenangedeutet. Im Falle, daß die Vorzeichen gleich sind, register MD, bestehend aus N Registerelementen deutet der Pfeil »Ja« auf die weitere Entscheidung, 55 Rdi, Rdz ... Rd^, gilt. Jedes Registerelement dieser ob das Vorzeichen positiv oder negativ ist, angedeutet Register hat zwei Eingänge, welche durch den entdurch b) »sign positiv?«. Für den Fall, daß die Vor- sprechenden Kleinbuchstaben mit seinem Index und zeichen positiv sind, deutet der Pfeil »Ja« darauf hin, einem »'« bezeichnet sind. Durch diese Eingänge daß diese Tatsache in der Maschine dadurch ge- kann das Registerelement auf 0 oder L gesetzt werden, speichert werden soll, daß ein bistabiles Element K 60 Dabei sind die 0-Eingänge noch überstrichen. So auf L gesetzt wird, angedeutet durch c) »Setze hat also z. B. das w-te Element des MD-Registers RdN K = L!«. Im Falle, daß beide Vorzeichen negativ die Eingänge d_n' für L und d_n' für 0. Die Ausgänge sind, deutet der Pfeil »Nein« an, daß α und b inver- der Registerelemente sind entsprechend mit den tiert werden sollen und das bistabile Element K auf 0 gleichen Buchstaben, nur ohne »'«, gekennzeichnet, gesetzt wird, durch d) »Invertiere α und b! Setze 65 also für das Element Rd_n mit d_n und d_n. Außerdem K= 0!« angedeutet. hat jedes Registerelement einen Takteingang T, der

Als nächster Schritt wird bei gleichen Vorzeichen mit einer gemeinsamen Taktimpulsquelle verbunden in beiden Fällen, d. h. wenn beide positiv oder wenn ist. Die Organisation der Rechenmaschine ist in

bekannter Weise so getroffen, daß die Registerelemente einen Vorspeicher enthalten, der von den Eingängen auf 0 oder L gestellt wird, und daß der Inhalt des Vorspeicherelementes auf das Registerelement selbst durch den nächstfolgenden Taktimpuls übertragen wird.

Fig. 5 zeigt als Beispiel den vollständigen Aufbau eines solchen Registerelementes R_p in Form eines bistabilen Flip-Flops aus den Transistoren 1 und 2 in Eccles-Jordan-Schaltung, die jeweils von ihrer Basis her gesteuert werden. Als Vorspeicherelemente dienen die Kondensatoren 3 und 4, welche über die Eingänge ψ und p' aufgeladen werden. An der Klemme T ist die Taktimpulsquelle angeschlossen. Ist von einem Taktimpuls z. B. die Klemme p' auf positivem Potential, so wird der Kondensator 4 zunächst aufgeladen und durch den nächsten Taktimpuls diese Ladung an die Basis des Transistors 2 gebracht, so daß er leitend wird und der Transistor 1 sperrt. Damit erhält die Ausgangsklemme ρ positives Potential, während die Ausgangsklemme p~ negativ wird. Die Wirkungsweise derartiger bistabiler Elemente ist an sich bekannt und braucht deshalb nicht näher erläutert zu werden.

Das Rechenwerk enthält weiterhin eine Zeitschaltkette SK aus den in Fig. 2 dargestellten einzelnen Elementen LSi, LS2 . . . LSw, welche in Form von sogenannten Leistungselementen aufgebaut sind. Diese Zeitschaltkette dient zur Steuerung des zeitlichen Ablaufes der einzelnen Befehle eines Mikro-Programms. Gegenüber den Registerelementen ist ihr wesentliches Merkmal, daß sie an ihren Ausgängen Si, S2 . . . Sie verhältnismäßig große Leistungen abgeben müssen, um die konjunktiven und disjunktiven Verknüpfungen entsprechender Registerelemente im allgemeinen für sämtliche N Binärstellen parallel zu steuern. Die Leistungselemente besitzen jeweils nur einen Eingang S_n' und einen Ausgang S_n. Sie bleiben, wenn an ihrem Eingang eine positive Spannung anliegt, jeweils vom nächsten Taktimpuls bis zum darauffolgenden Taktimpuls eingeschaltet und schalten dann wieder aus, wenn die Eingangsspannung bis dahin wieder verschwunden ist. Zur Durchführung dieser Funktion sind sie ebenso wie die Registerelemente mit einem Vorspeicher versehen, der mit der Eingangsklemme verbunden ist. In Fig. 6 ist ein derartiges Leistungselement LS_n im einzelnen dargestellt. Durch eine am Eingang S_n' angelegte positive Gleichspannung wird der Vorspeicherkondensator 5 über einen Transistor 6 aufgeladen und diese Ladung durch den nächsten an der Takteingangsklemme T zugeführten Taktimpuls auf den Transistor 7 übertragen. Die weiteren Transistoren 8, 9 und 10 dienen zur Verstärkung der am Ausgang S_n abzunehmenden Leistung. Im einzelnen ist die Funktion eines solchen Leistungselementes nicht Gegenstand der Erfindung und daher an anderer Stelle beschrieben. Immer, wenn am Eingang S_n' eine positive Spannung anliegt, ist im nächsten Takt am Ausgang S_n eine positive Spannung mit genügender Leistung zur Ansteuerung mehrerer logischer Verknüpfungen verfügbar.

Das Rechenwerk enthält außer der beschriebenen Schaltkette noch weitere in Fig. 2 dargestellte Leistungselemente LAa, LA_n, LAr, LA₀, LA₀D, LD_a und LUa, deren Funktion im einzelnen weiter unten beschrieben ist. Weiterhin enthält das Rechenwerk noch einige Registerelemente Ri\, Rr%, Rty, die ebenso aufgebaut sind wie die Registerelemente der MD-, AD- und UB-Register und deren Funktion ebenfalls weiter unten erläutert wird. Im vorstehenden sind nur diejenigen Leistungs- und Registerelemente aufgeführt, welche für das spezielle der Erfindung zugrunde liegende Mikroprogramm der Dezimaladdition erforderlich sind. Alle anderen Teile der Rechenmaschine sind der Übersichtlichkeit halber fortgelassen.

Außer den an Hand der Fig. 2 aufgeführten Register- und Leistungselementen besteht das Rechenwerk im wesentlichen aus einer Anzahl von Schaltplatten, in denen jeweils für jede Binärstelle die für die Rechenoperationen erforderlichen logischen Verknüpfungen mit Hilfe von Widerständen und Dioden ausgeführt werden. Die Anzahl der Schaltplatten entspricht der Wortlänge, mit welcher die betreffende binäre Rechenmaschine gemeinhin arbeitet, so daß jeder Binärstelle eine Platte zugeordnet ist. Außerdem •ist für das Vorzeichen noch mindestens eine Schaltplatte vorhanden. Fig. 4 zeigt schematisch eine derartige Schaltplatte, die beispielsweise aus Pertinax oder einem anderen geeigneten Isoliermaterial besteht und deren Vorderseite mit horizontalen, parallel zueinander geführten Leitungszügen versehen ist, während die Rückseite mit senkrecht dazu verlaufenden Leitungszügen versehen ist.

Die horizontalen Leitungszüge sind mit Steckvorrichtungen versehen, die in entsprechenden Steckbuchsen einer Buchsenplatte passen, welche in Fig. 3 dargestellt ist.

Der Übersichtlichkeit halber sind in Fig. 4 die Widerstände, welche gemäß Fig. 4 a jeweils einen horizontalen mit einem vertikalen Leitungszug verbinden, durch einen Punkt an dem entsprechenden Kreuzungspunkt dargestellt, während Dioden, welche gemäß Fig. 4 b einen horizontalen mit einem vertikalen Leitungszug verbinden, durch eine diagonal verlaufende, die beiden Leitungszüge verbindende Linie angedeutet sind, welche an dem der Anode entsprechenden Ende einen Punkt besitzt. Direkte Durchverbindungen zwischen horizontalen und vertikalen Leitungszügen sind gemäß Fig. 4c durch eine Diagonallinie angedeutet, die an beiden Enden einen Punkt aufweisen. An den mit den Steckern verbundenen Enden der horizontalen Leitungszüge sind jeweils die Klemmen der in Fig. 2 dargestellten Register bzw. Leistungselemente angeschrieben, mit denen die betreffende Klemme über das Buchsenfeld gemäß Fig. 3 verbunden ist. Dabei ist zu beachten, daß der Index η von 1 bis N läuft, daß also in der Buchsenplatte alle Buchsen, die einen Index n, n— 1 oder «+1 besitzen, gesondert zu dem entsprechenden Registerelement geführt sind. Dagegen sind die Buchsen, ohne Index n, wie Fig. 3 zeigt, für alle N Platten jeweils miteinander verbunden, so daß der Ausgang des betreffenden Leistungselementes auf alle Platten gleichzeitig einwirkt.

Eine Ausnahme hiervon bildet nur die Buchsenreihe A₀D, bei der jeweils zwei Buchsen miteinander verbunden, dann zwei übersprungen und dann wieder zwei weitere Buchsen verbunden sind usw. Diese Buchsenreihe ist dasjenige Element, welches das an sich für rein binäre Rechnungen bestimmte Rechenwerk instand setzt, auch mit in Tetraden verschlüsselten Dezimalzahlen zu rechnen. Bei der Aufteilung gemäß Fig. 3 ist angenommen, daß die Platte mit dem Index 1 dem Vorzeichen Vz zugeordnet ist, wo-

bei 0 das positive und L das negative Vorzeichen bedeutet. Die Spalten 2, 3, 4 und 5 sind der ersten Tetrade Ti, 6, 7, 8 und 9 der zweiten Tetrade Tz usw. zugeordnet. Die unterste Zeile k_u des Buchsenfeldes entspricht einer Konjunktion, die dann anspricht, wenn alle Registerelemente des Übertragsregisters UB auf 0 stehen, d. h. wenn das Übertragsregister leer ist. Dies ersieht man in Fig. 4 daraus, daß in jeder Rechenwerksplatte die horizontale Leitung W_n über

meldung der Operation an das Befehlswerk weiter, welches daraufhin über das Rechenwerk wieder verfugen kann.

Fig. 7 zeigt schematisch den Aufbau einer Mikroprogrammplatte, die in ähnlicher Weise wie die Rechenwerksplatte der Fig. 4 aufgebaut ist und die für das den Gegenstand der Erfindung bildende Mikroprogramm der Dezimaladdition ausgelegt ist.

eine Diode und die am weitesten links gezeichnete io Mit den an Widerstände angeschlossenen Eingangssenkrechte Leitung mit der untersten Leitung k_u büchsen dieser Mikroprogrammplatte sind die Ausverbunden ist. Die an jede Rechenwerksplatte gemäß gänge Si, Sz .. . Sn der Zeitschaltkette verbunden, Fig. 4 über das Buchsenfeld der Fig. 3 mit ihren welche über die (wiederum durch Punkte in den Ausgängen angeschlossenen Leistungselemente der Kreuzungspunkten angedeuteten) Widerstände den Fig. 2 haben im einzelnen folgende Funktionen, die 15 zeitlichen Ablauf und die logischen Verknüpfungen durch die entsprechenden Widerstände und Dioden des an Hand der Fig. 1 in groben Zügen erläuterten in Fig. 4 bewirkt werden: Programms steuern. Im einzelnen ist der Ablauf

dieses Mikroprogramms in der Schreibweise der

bewirkt das Einschalten der Konjunktionen für Boolschen Algebra in Fig. 8 dargestellt, wobei in der den Transport einer Zahl aus dem MD-Register 20 ersten Spalte eine laufende Numerierung der erin das AC-Register. reichten Zustände in den Registern und dazwischen

bringt die zyklische Summe, d. h. die Summe modulo zwei jeweils entsprechender binärer Ziffern der im AC- und im UB-Register

die in Funktion tretenden Ausgänge der Zeitschaltkette in den drei folgenden Spalten MD, AC und UB der jeweilige Inhalt des MD-Registers, des AC-Re-

stehenden Zahlen, in das AC-Register und 25 gisters und des UB-Registers angegeben ist. In der bringt gleichzeitig durch konjunktive Verknüp- letzten Spalte stehen die durch die Leistungselemente

LSi ■ ■ ■ LSi$ bewirkten logischen Verknüpfungen. Dabei sind in eckigen Klammern die Eingänge der Registerelemente (Kleinbuchstaben) und Leistungs

fungen der entstehenden Stellen des AC- und des UB-Registers einen Übertrag um eine Stelle nach links .verschoben in das UB-Register.

LAr verschiebt den Inhalt des AC-Registers um eine 30 elemente (Großbuchstaben) angegeben, die dann Stelle nach rechts. Dabei bleibt jedoch ai er- gesetzt werden, wenn außer dem positiven Ausgang halten, und ün geht verloren. des in Spalte 1 angegebenen Elementes der Zeit-

LAi invertiert den Inhalt des AC-Registers, d. h,, schaltkette die hinter der Klammer angegebenen alle L werden 0, und alle 0 werden L. Bedingungen erfüllt sind. Dabei sind Konjunktionen,

LA₀ löscht das AC-Register, d.h., alle Elemente 35 d.h. Bedingungen, die gleichzeitig erfüllt sein müssen, werden auf 0 gestellt. unmittelbar !untereinandergeschrieben, und Dis-

LA₀D bewirkt eine Teillöschung des AC-Registers in junktionen, d. h. Bedingungen, von denen entweder der Weise, daß erstens die Vorzeichenstelle die eine oder die andere erfüllt sein muß, durch ein ν und zweitens von jeder Tetrade die beiden voneinander getrennt. Das Vorhandensein der Ausletzten Stellen auf Null gesetzt werden, während 40 gangsspannung des betreffenden Leistungselementes die übrigen Stellen ihren Wert behalten. der Schaltkette ist dabei nicht nochmals aufgeführt

bewirkt das Einschalten der Konjunktion für den Transport einer Zahl aus dem AC-Register in das MD-Register, also die umgekehrte

Operation zu LAa- 45 identisch, so daß die letztere eine eindeutige An-

LU₁, bewirkt das Einschalten der Konjunktionen für Weisung für den Schaltmechaniker darstellt.

Zur Erläuterung des Befehlsablaufes seien einzelne Punkte des Programms herausgegriffen. Im Anfang werden in bekannter Weise durch einen im nicht

Fig. 2 außerdem einzeln gezeichneten 50 gezeichneten Befehlsregister stehenden Befehl die - - - ■ Operanden Zi und Z2 in das MD- und das AC-

Register gebracht und das erste Leistungselement LSi der Ablaufkette auf L gesetzt. Die Zeile Si des Ablaufschemas der Fig. 8 besagt nun, daß drei Fälle unter- und welches die Fertigmeldung des Übertrags- 55 schieden werden,
abbaues abspeichert und zur Verfugung stellt. Fall 1: Stehen die beiden Vorzeichenregisterele-

Der Übertragsabbau ist dann beendet, wenn mente des AC- und des MD-Registers auf L (Bedin- UB leer ist, d. h. seine sämtliche Registerele- gung ai und di) und steht das Merkregisterelement Rh mente Ru_n auf Null stehen. Dies wird durch auf 0 (zu Anfang immer der Fall), so heißt das, die Konjunktion k_u festgestellt und durch 60 daß beide Vorzeichen negativ sind. Dann wird, wie Setzen von Rn gespeichert. die eckige Klammer sagt, Rr₂, LAi und LSi beim

Rn ist ein gleichartiges Merk-Flip-Flop, welches nächsten Taktimpuls auf L gestellt werden. Die

und muß als weitere Bedingung erfüllt sein. Die Verdrahtung des Mikroprogramms gemäß Fig. 7 ist mit dieser symbolischen Darstellung in Fig. 8 völlig

den Transport einer Zahl aus dem AC-Register in das UB-Register.

Die

in

Registerelemente haben folgende Funktionen:

Rn ist ein Flip-Flop, welches wie ein Registerelement des Rechenwerkes aufgebaut ist (Fig. 5)

z. B. gesetzt wird, wenn beide Operanden negativ sind, und welches die Funktion des Flip-Flops K in Fig. 1 übernimmt.

Rrf ist ein Flip-Flop, welches dann auf L gesetzt wird, wenn die Operation des Mikroprogramms beendet ist. Sein Ausgang gibt die Fertig-

Ablaufkette bleibt also in der ersten Ablaufstufe (Si'), bereitet aber Fall 2 vor (V) und leitet die Invertierung von Za im AC-Register ein, während der zweite negative Operand Zi erst in Ablaufstufe 5 in Abhängigkeit von η ro invertiert (A/) wird.
Fall 2 tritt ein, wenn entweder beide Vorzeichen

positiv sind (αϊ, αΊ) oder wenn durch Fall 1 das Merk-Flip-Flop Rrz auf L gesetzt worden ist (/-2). Dann wird, wie die zweite eckige Klammer sagt, die zweite Ablaufstufe vorbereitet (S2O, das Leistungselement LUa gesetzt (U_a'), durch welches der Inhalt des AC-Registers (das ist jetzt der Absolutbetrag von ZO in das UB-Register gebracht und das Leistungselement LA₀ gesetzt (A₀ ¹) wird, durch welches anschließend das AC-Register gelöscht wird. Der dann erreichte Zustand ist in Zeile la der Fig. 8 dargestellt. Im MD-Register steht weiterhin der erste Operand Zi, im UB-Register der Absolutbetrag des zweiten Operanden Za, und das AC-Register ist leer.

Fall 3 der ersten Ablaufstufe (Si) tritt ein, wenn Zi und Zi verschiedene Vorzeichen haben, wenn also eine der Bedingungen ai c& oder öi d\ erfüllt ist. Dann wird, wie die dritte eckige Klammer sagt, unter Überspringung der Ablaufstufen Sz bis S5 gleich die Ablaufstufe Se der Ablaufkette vorbereitet (S^, das Leistungselement LU_a wird gesetzt (U_n ¹S, welches die Übertragung von Zz ins UB-Register bewirkt, und das Leistungselement LAa wird gesetzt (Α/), welches die Übertragung von Zi vom MD-Register ins AC-Register bewirkt. Die Ablaufstufen &, S3 und 54 der Ablaufkette dienen der Erzeugung der bei gleichen Vorzeichen der beiden Operanden zu addierenden bzw. zu subtrahierenden 6 (OLLO) in jeder Tetrade des vorher (Zeile la) gelöschten AC-Registers. Dies geschieht, wie ersichtlich, durch Invertierung der Null (S2), Teillöschung mit Hilfe des Leistungselementes LA₀D (S3) und Rechtsverschiebung mit Hilfe des Leistungselementes LAr (Sa).

Zur näheren Erläuterung ist in Fig. 9 der in der Ablaufstufe & realisierte Schaltzustand des Rechenwerkes, der die Inversion des Inhalts des AC-Registers bewirkt, herausgezeichnet. Im vorangegangenen Takt war der Eingang Sz' des Leistungselementes LSz vom Ausgang des Leistungselementes LSi an Spannung gelegt worden. Der erste Taktimpuls schaltet über 7Ί das Leistungselement LSz um, so daß nunmehr sein Ausgang Sz Spannung führt und die Umschaltung der Leistungselemente LS3 (nächste Ablaufstufe) und LAi (Inversion) an deren Eingangsklemmen £3' und Ai' vorbereitet. Der zweite Takt schaltet über Tz das Leistungselement LAj ein, so daß nunmehr die Ausgänge a_n mit den Eingängen ä_n' und die Ausgänge an mit den Eingängen a_n' (n = 1, 2, 3 ... Λ0 über die entsprechenden in den leitenden Zustand gesteuerten Dioden Di und Dz verbunden werden. Durch den dritten Taktimpuls wird dann über die Klemmen T3 die Umschaltung der Registerelemente Ra_n durchgeführt.

Gleichzeitig wurde im zweiten Takt über Tz bereits das Leistungselement LS3 der Schaltkette eingeschaltet, welches im dritten Takt die Durchführung der Operation A₀D mittels des nicht gezeichneten Leistungselements LA₀D vorbereitet.

Die Ablaufstufe S5 dient der Bildung der Summe I Zi I -t- c [wobei c eine Zahl mit 6 (OLLO) in jeder Tetrade bedeutet]. Zunächst ist das Merk-Flip-Flop Rn in jedem Falle auf 0 gesetzt, so daß die Bedingung Fi gilt und gemäß der ersten eckigen Klammern S5 aufrechterhalten bleibt und die Addition von | Zz \ zu c im AC-Register durchgeführt wird (Au¹), bis der Übertrag abgebaut ist und die Konjunktion k_u anspricht (Zeile 5 a). Diese setzt im nächsten Takt Rn auf L und bewirkt gleichzeitig die Übertragung von Zi vom MD-Register ins AC-Register und die Übertragung von \Zz\+c vom AC-Register ins UB-Register (Zeile 5 b). Je nachdem, ob beide Summanden positiv (Tz) oder negativ (rz) waren, verläuft die Ablaufstufe Ss jetzt verschieden. Waren beide Operanden negativ, was durch Setzen des Merk-Flip-Flops Rrz in Ablaufstufe Si festgehalten wurde, so wird der Inhalt des AC-Registers, nämlich die Zahl Zi, invertiert (Af) und die Ablaufstufe Se

ίο gesetzt (Zeile 5c) und darauf in der Ablaufstufe Se die erste zyklische Summe Σχ aus | Zi |, ] Z21 und c im AC-Register gebildet, während die Überträge, um eine Stelle nach links versetzt, im UB-Register abgesetzt - werden (Ui). Waren beide Operanden positiv (Tz), so wird bereits in Ablaufstufe Ss unter der Bedingung η To die erste zyklische Summe Σχ im AC-Register gebildet und die Überträge im UB-Register abgesetzt, und in diesem Falle springt das Programm sofort in Ablaufstufe S7.

Die so entweder in der Ablaufstufe S5 (Zeile 5d) oder in der Ablaufstufe Se (Zeile 6) im AC-Register gebildete erste zyklische Summe muß nun aufbewahrt werden, um später gemäß der Erfindung feststellen zu können, ob aus einer Tetrade ein Übertrag stattgefunden hat oder nicht. Bevor diese für die Erfindung wesentliche Funktion der beschriebenen Mikroprogrammschaltung erläutert wird, soll nochmals der Zustand bei Einschalten der Ablaufstufe S7 zusammengefaßt werden:

Fall 1:

Beide Operanden haben negatives Vorzeichen. Dann steht im AC-Register die erste zyklische Summe ΣΊνοη |Zi| und \Zz\~\~c. Das Merk-Flip-Flop Rrz ist gesetzt, hat also den Ausgang

τ-

Fall 2:

Beide Operanden haben positives Vorzeichen. Dann steht im AC-Register die erste zyklische Summe Σχ aus Zi und Z2 -rc, das Merk-Flip-Flop Rrz ist nicht gesetzt, hat also den Ausgang Tz = L, also rz = O.

Fall 3:

Beide Operanden haben verschiedenes Vorzeichen. Dann steht im AC-Register die erste zyklische Summe Σχ aus Zi und Z2. (Die Ablaufstufen S2 bis Ss sind überschlagen worden, da in diesem Falle die Größe c nicht vorher addiert wird.)

Bevor das unkorrigierte Additionsergebnis durch Abbau der im UB-Register abgesetzten Überträge gebildet wird, muß die erste zyklische Summe abgespeichert werden, um gemäß der Erfindung durch Vergleich dieser ersten zyklischen Summe mit dem bezüglich des Auftretens von Pseudotetraden noch unkorrigierten Additionsergebnis die übertragsfreien bzw. übertragsbehafteten Tetraden ' festzustellen. In der Ablaufstufe S7 wird daher die erste zyklische Summe Σχ im MD-Register abgespeichert (D,') und gleichzeitig der Ubertragsabbau eingeleitet (A_n ¹), der in Ablaufstufe Ss abgeschlossen wird (Se' Au'). Sobald der Übertrag abgebaut ist, d. h. der Inhalt des UB-Registers Null ist, spricht die Konjunktion k_u an und bewirkt entweder bei positivem Vorzeichen (äi) die Inversion des unkorrigierten Additionsergebnisses (A/) oder bei negativem Vorzeichen (αϊ) das Setzen des

209 709/301

Merk-Flip-Flops Rr₂ (rz). In beiden Fällen wird gleichzeitig das Flip-Flop Rn gesetzt (riO, so daß beim nächsten Takt die Leistungselemente LD_a, LUa, LAd eingeschaltet werden, durch die der negative Betrag des unkorrigierten Additionsergebnisses .S" in das MD- und das UB-Register und die gespeicherte erste zyklische Summe in das AC-Register übertragen wird (Zeile 8c).

Die an den entstandenen Pseudotetraden noch anzubringenden Korrekturen (Addition bzw. Sub- ίο traktion von OiXO) richtet sich danach, aus welchen Tetraden Überträge in die nächsthöhere Tetrade aufgetreten sind bzw. nicht aufgetreten sind. Das Auftreten eines Übertrags wird gemäß weiterer Erfindung durch Addition modulo 2 der ersten zyklischen Summe Σ± und des unkorrigierten Additionsergebnisses S' festgestellt. Diese so gewonnene Hilfsgröße enthält in der jeweils niedrigsten Stelle einer Tetrade ein L bzw. eine 0, wenn aus der jeweils niedrigeren Tetrade ein bzw. kein Übertrag herausgelaufen ist. Dies beruht darauf, daß bei Auftreten eines Übertrags die nächsthöhere Binärstelle sich von 0 in L oder von L in 0 ändert, so daß ihre Summe modulo 2 gleich L ist. Ist keine Änderung eingetreten, so ist die Summe modulo 2 aus 0 und 0 oder aus L ^a5 und L jeweils gleich 0. Aus dem so gebildeten L wird dann in weiter unten erläuterter Weise die hinzuzuzählende Größe OLLO aufgebaut.

Soll diese Größe OLLO in übertragsfreien Tetraden hinzugezählt werden, so wird die zyklische Summe Σ\ vor der modulo-2-Addition mit dem unkorrigierten Additionsergebnis invertiert, so daß die Hilfsgröße dann ein L in der nächsten Binärstelle oberhalb derjenigen Tetraden aufweist, aus denen kein Übertrag herausgelaufen ist. Diese Inversion wird in Ablaufstufe Ss durchgeführt (zweite eckige Klammer), wenn die Vorzeichenstelle im AC-Register positiv ist (äi) und das Merk-Flip-Flop Rri in der Ablaufstufe S5 nicht auf L gesetzt worden ist (Fi).

In den Ablaufstufen Sg bis Sw wird aus der Hilfsgröße durch Rechtsverschiebung (Ar) und Teillöschung (A'oü) die Korrekturgröße aufgebaut, die in den zu korrigierenden Tetraden OLLO und in den nicht zu korrigierenden Tetraden 0000 enthält, und in das UB-Register gebracht. Diese Korrekturgröße wird dann in Ablaufstufe Sie'auf das zwischenzeitlich in MD gespeicherte und in Ablaufstufe Sn nach AC zurückgebrachte (Aa) unkorrigierte Additionsergebnis — |iS".| addiert. Der Aufbau des hinzuzufügenden OLLO im AC-Register ist in den Zeilen 9 bis 15 der Fig. 8 in der Spalte .4 C für eine Tetrade angedeutet. Dabei ist der Inhalt der betreffenden Tetrade selbst in den eckigen Klammern und die maßgebende Binärstelle davor angegeben.

55

Dabei bedeutet k für eine Binärstelle, daß hier

das entscheidende L oder 0 auftritt, X bedeutet, daß hier beliebig L oder 0 auftritt, und 0, daß hier durch Teillöschung eine 0 steht.

In der Ablaufstufe S\% wird nach der Addition (A_n') So der Korrekturgröße auf das unkorrigierte Additionsergebnis —\S'\ der Inhalt des AC-Registers gegegebenfalis (h) invertiert (Ai% sobald der Übertrag abgebaut ist (k_u). Am Schluß steht dann das korrigierte Additionsergebnis S im AC-Register, die Merk-Flip-Flops werden auf 0 gestellt (Fi Tz), und das Zeichen »Operationsende« wird durch das Flip- . Flop Rr/ gemeldet (r/).

Die Durchführung des Mikroprogramms zur Dezimaladdition in einem binären Parallelrechner wurde vorstehend an einem Beispiel erläutert, bei dem ein Minimum an Aufwand im Rechenwerk erforderlich ist. Nur das AC- und das UB-Register müssen addierfähig sein, während das MD-Register nur als Hilfsregister verwendet wird. Im allgemeinen wird in einer Binärrechenmaschine auch das MD-Register rechenfähig sein, und es werden eventuell auch noch weitere Register zur Verfugung stehen. Dann lassen sich einige Rechenoperationen des vorstehend geschilderten Programms zusammenfassen (z. B. die Addition von Zi + Zz + c) und die Rechenzeit weiter verkürzen. Das in Fig. 7 dargestellte Schaltbild ist also nicht die einzige mögliche Ausführungsform der Erfindung zur Durchführung des Mikroprogramms gemäß Fig. 8, sondern stellt nur ein Ausführungsbeispiel der Erfindung dar, das für das spezielle Problem der Dezimaladdition möglichst wenige Schaltelemente aufweist ohne Rücksicht auf andere mit dieser Maschine noch durchzuführende Programme. Je nach den in der Maschine für andere Zwecke ohnedies vorhandenen Schaltmitteln und logischen Verknüpfungen wird die Schaltplatte gemäß Fig. 7 also entsprechende Abwandlungen erfahren. Auch in dem Rechenwerk gemäß Fig. 2 und 3 sind nur die für die Dezimaladdition erforderlichen Schaltelemente und logischen Verknüpfungsschaltungen wiedergegeben, um die Beschreibung nicht durch für das Verständnis entbehrliche Angaben unnötig zu belasten.

In den Fig. 10 und 11 sind zwei Rechenbeispiele wiedergegeben, die unter Bezugnahme auf Fig. 7 und 8 ohne weiteres verständlich sind. Fig. 10 zeigt die Addition zweier positiver Zahlen +25+37 = +62 und die Fig. 11 die Addition einer positiven und einer negativen Zahl +27—35 = —12.

Claims (4)

PATENTANSPRÜCHE:

1. Anordnung zur Dezimaladdition in einem Parallelrechenwerk mit aus binären Elementen aufgebauten Rechenregistern, in denen negative Operanden durch Inversion aller Binärstellen der entsprechenden positiven Zahl dargestellt werden, mit einem Addierkörper, der die Inhalte zweier Rechenregister nach dem Prinzip des Einerrücklaufs und des fortschreitenden Übertragsabbaus binär miteinander addiert, sowie mit Schaltmitteln zur Bildung von Korrekturgrößen in einem Rechenregister zur Bearbeitung von wahlweise binären Zahlen oder Dezimalzahlen, wobei im letzteren Fall die Operanden so vorbereitet werden, daß ein Dezimalübertrag als Tetradenübertrag in Erscheinung tritt, da durch gekennzeichnet, daß die Schaltmittel zur Bildung der Korrekturgröße für eine Tetrade nur wirksam werden, wenn in der niedrigsten Binärstelle der jeweils nächsthöheren Tetrade eines Hilfsregisters ein vorbestimmter Binärzustand herrscht, und daß der Inhalt des Hilfsregisters im wesentlichen durch einen Parallelvergleich der ersten zyklischen Summe der Binäraddition vor dem Übertragsabbau mit der Summe nach dem Übertragsabbau gebildet wird.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß Steuermittel vorgesehen sind, die bei zwei negativen Operanden die Subtraktion von OLLO in jeder Tetrade eines der Operanden

veranlassen und damit das lOer-Komplement bilden und die danach nur in Tetraden, die zweimal einen Übertrag erzeugt haben, die Addition von OLLO veranlassen.

3. Anordnung nach einem der Ansprüche 1 und 2 zur Verarbeitung von Dezimalzahlen, deren Ziffern im natürlichen Binärcode der Binärgewichte 8-4-2-1 verschlüsselt sind, dadurch gekennzeichnet, daß die Korrekturgröße, die durch die Schaltmittel erzeugt wird, OLLO lautet.

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß das Hilfsregister vor Beginn einer Addition in allen Binärstellen in den vorbestimmten Binärzustand gebracht wird, worauf die 'Korrekturschaltmittel zur Erzeugung von

OLLO in allen Tetraden wirksam werden und so die Addition des Wertes 6 in jeder Tetrade vorbereiten.

In Betracht gezogene Druckschriften:

Deutsche Auslegeschrift Nr. 1 079 358;
britische Patentschrift Nr. 574 405;
»Electronic Engineering«, 1953, Heft 308, S. 410 bis 416;

ίο »Arithmetic Operations in Digital Computers«, D. van Nostrand Comp., Inc., New York, 1955, S. 239 bis 242;

»Handbook of Automation, Computation and Control«, Vol. 2, John Wiley and Sons, Inc., New York, 1959, S. 12 bis 18 bis 12 bis 24.

Hierzu 4 Blatt Zeichnungen