DE112018006841T5 - Antiferroelektrische gate-dielektrikum-transistoren und deren herstellungsverfahren - Google Patents

Antiferroelektrische gate-dielektrikum-transistoren und deren herstellungsverfahren Download PDF

Info

Publication number
DE112018006841T5
DE112018006841T5 DE112018006841.2T DE112018006841T DE112018006841T5 DE 112018006841 T5 DE112018006841 T5 DE 112018006841T5 DE 112018006841 T DE112018006841 T DE 112018006841T DE 112018006841 T5 DE112018006841 T5 DE 112018006841T5
Authority
DE
Germany
Prior art keywords
dielectric layer
afe
gate dielectric
gate
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018006841.2T
Other languages
English (en)
Inventor
Ravi Pillarisetty
Brian S. Doyle
Abhishek A. Sharma
Prashant Majhi
Willy Rachmady
Jack T. Kavalieros
Gilbert Dewey
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112018006841T5 publication Critical patent/DE112018006841T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Es ist ein Transistor beschrieben, der eine antiferroelektrische (AFE) Gate-Dielektrikum-Schicht enthält. Die AFE-Gate-Dielektrikum-Schicht kann kristallin sein und Sauerstoff und einen Dotierstoff enthalten. Der Transistor enthält weiter eine Gate-Elektrode auf der AFE-Gate-Dielektrikum-Schicht, eine Source-Struktur und eine Drain-Struktur auf dem Substrat, wo die Gate-Elektrode zwischen der Source-Struktur und der Drain-Struktur liegt. Der Transistor enthält weiter einen Source-Kontakt, gekoppelt mit der Source-Struktur, und einen Drain-Kontakt, gekoppelt mit der Drain-Struktur.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Im Allgemeinen sind Transistoren eine wichtige Basis moderner Elektronik.
  • Hochleistungstransistoren, die typischerweise zum Umschalten in modernen Computervorrichtungen verwendet werden, können High-K- (mit hoher Dielektrizitätskonstante) Gate-Dielektrikum-Materialien verwenden. Solche Transistoren, die High-K Gate-Dielektrikum-Materialien verwenden, haben Begrenzungen im Sinne von Sperrstrom (d.h. Strom, wenn keine Spannung zwischen dem Gate und Drain vorliegt) und Antriebsstrom, wenn eine Gate-Spannung vorhanden ist (d.h. der EIN-Zustand). Ein niedriger Sperrstrom ist für Energieeffizienz wichtig, während ein großer EIN-Zustand-Strom wichtig ist, da er Schaltungen schneller laufen lässt..
  • Daher besteht ein anhaltender Bedarf an Transistoren mit verringertem Sperrstrom und erhöhtem Antriebsstrom im EIN-Zustand. Hinsichtlich dieser und anderer Überlegungen sind die vorliegenden Verbesserungen erforderlich. Solche Verbesserungen können kritisch werden, da der Wunsch nach einer verbesserten Transistorleistung zunehmend steigt.
  • Figurenliste
  • Das hier beschriebene Material ist als Beispiel und nicht als Einschränkung in den beiliegenden Figuren dargestellt. Der einfachen und deutlichen Veranschaulichung wegen sind Elemente, die in den Figuren dargestellt sind, nicht unbedingt maßstabsgetreu gezeichnet. Zum Beispiel können die Abmessungen einiger Elemente relativ zu anderen Elementen der Deutlichkeit wegen übertrieben sein. Ebenso können verschiedene physische Merkmale der deutlichen Besprechung wegen in ihren vereinfachten „idealen“ Formen und Geometrien gezeigt sein, aber es versteht sich dennoch, dass praktische Implementierungen nur eine Annäherung an die dargestellten Ideale sein können. Zum Beispiel können glatte Flächen und quadratische Schnittpunkte unter Missachtung einer endgültigen Rauheit, Eckenabrundung und unvollkommener Winkelschnittpunkte gezeichnet sein, die für Strukturen charakteristisch sind, die durch Nanoherstellungstechniken gebildet werden. Ferner, wo als angemessen erachtet, wurden Bezugszeichen in den Figuren wiederholt, um entsprechende oder analoge Elemente anzugeben.
    • 1A stellt eine Querschnittsansicht eines Transistors dar, der ein antiferroelektrisches Gate-Dielektrikum enthält;
    • 2A stellt eine Querschnittsansicht einer Isolierungsregion dar, die auf einem Substrat gebildet ist;
    • 2B stellt die Struktur von 2A nach der Bildung einer Dummy-Gate-Dielektrikumschicht auf dem Substrat, Bildung eines Dummy-Gates auf der Dummy-Gate-Dielektrikumschicht und der Bildung eines dielektrischen Abstandhalters neben der Dummy-Gate-Dielektrikumschicht und dem Dummy-Gate dar;
    • 2C stellt eine Querschnittsansicht der Struktur von 2B nach der Bildung einer Drain-Struktur und einer Source-Struktur dar;
    • 2D stellt die Struktur von 2C nach der Abscheidung einer Dielektrikumschicht dar;
    • 2E stellt die Struktur von 2D nach Planarisierung der Dielektrikumschicht von oberen Abschnitten des dielektrischen Abstandhalters und von oberen Abschnitten des Dummy-Gates dar;
    • 2F stellt die Struktur von 2E nach Entfernung des Dummy-Gates und der Dummy-Gate-Dielektrikumschicht dar;
    • 2G stellt die Struktur von 2F nach einer Abscheidung einer AFE-Gate-Dielektrikum-Schicht dar;
    • 2H stellt die Struktur von 2G nach einer Abscheidung einer Gate-Elektrodenschicht auf der AFE-Gate-Dielektrikum-Schicht dar;
    • 21 stellt die Struktur von 2G nach einem Planarisierungsprozess zur Bildung einer Gate-Elektrode und AFE-Gate-Dielektrikum-Schicht dar;
    • 2J stellt die Struktur von 21 nach der Abscheidung einer zweiten Dielektrikumschicht dar;
    • 2K stellt die Struktur von 2J nach der Bildung von Öffnungen über der Source-Struktur und Drain-Struktur dar;
    • 2L stellt die Struktur von 2K nach der Bildung eines Source-Kontakts und eines Drain-Kontakts auf der Source-Struktur bzw. der Drain-Struktur und der Bildung eines Gate-Kontakts dar;
    • 3A stellt eine Querschnittsansicht einer Speicherzelle dar, die einen Transistor mit einer AFE-Gate-Dielektrikum-Schicht und eine nicht flüchtige Speichervorrichtung enthält, die an einen Drain-Kontakt des Transistors gekoppelt ist;
    • 3B stellt eine Querschnittsansicht eines nicht flüchtigen Speicherelements dar, das eine magnetische Tunnelübergangs-, (MTJ, Magnetic Tunnel Junction), Materialvorrichtung enthält;
    • 3C stellt eine Querschnittsansicht eines nicht flüchtigen Speicherelements dar, das eine resistive Direktzugriffspeicher-, (RRAM, Resistive Random Access Memory), Vorrichtung enthält;
    • 4 stellt eine Rechenvorrichtung gemäß Ausführungsformen der vorliegenden Erfindung dar; und
    • 5 stellt eine integrierte Schaltungs-, (IC, Integrated Circuit), Struktur dar, die einen oder mehrere Transistoren und Speicherzellen enthält, die gemäß mindestens einigen Ausführungsformen der vorliegenden Offenbarung angeordnet sind.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Vorrichtungen, die antiferroelektrische Gate-Dielektrika für CMOS-Logik-Transistoren enthalten, und deren Herstellungsverfahren werden beschrieben. In der folgenden Beschreibung sind zahlreiche Einzelheiten angeführt, wie neuartige Strukturschemata und ausführliche Herstellungsverfahren, um ein umfassendes Verständnis von Ausführungsformen der vorliegenden Offenbarung zu ermöglichen. Für einen Fachmann ist offensichtlich, dass Ausführungsformen der vorliegenden Offenbarung ohne diese speziellen Details in die Praxis umgesetzt werden können. In anderen Fällen sind allgemein bekannte Merkmale, wie Operationen, die mit III-N-Resonatoren verknüpft sind, weniger ausführlich beschrieben, um Ausführungsformen der vorliegenden Offenbarung nicht unnötig zu verschleiern. Ferner ist klar, dass verschiedene Ausführungsformen, die in den Figuren gezeigt sind, der Veranschaulichung dienen und nicht unbedingt maßstabsgetreu gezeichnet sind.
  • Es kann auch eine bestimmte Terminologie in der folgenden Beschreibung nur als Referenz verwendet werden und soll daher nicht einschränkend sein. Zum Beispiel beziehen sich Begriffe wie „oberer“, „unterer“ „oberhalb“ und „unterhalb“ auf Richtungen in den Zeichnungen, auf die Bezug genommen wird. Begriffe wie „vorderer“, „hinterer“, „Rückseite“ und „Seite“ beschreiben die Ausrichtung und/oder Stelle von Abschnitten der Komponente in einem beständigen aber beliebigen Bezugsrahmen, der durch Bezugnahme auf den Text und die beiliegenden Zeichnungen klar wird, die die besprochene Komponente beschreiben. Eine solche Terminologie kann die im Speziellen oben erwähnten Wörter, Ableitungen davon und Wörter ähnlicher Bedeutung enthalten.
  • In der folgenden Beschreibung sind zahlreiche Einzelheiten angeführt. Für einen Fachmann ist jedoch offensichtlich, dass die vorliegende Offenbarung ohne diese speziellen Details in die Praxis umgesetzt werden kann. In manchen Fällen sind allgemein bekannte Verfahren und Vorrichtungen in Form eines Blockdiagramms und nicht im Detail gezeigt, um eine Verschleierung der vorliegenden Offenbarung zu vermeiden. Eine Bezugnahme in dieser Beschreibung auf „irgendeine Ausführungsform“ oder „eine Ausführungsform“ oder „manche Ausführungsformen“ bedeutet, dass ein bestimmtes Merkmal, eine bestimmte Struktur, Funktion oder Eigenschaft, die in Verbindung mit der Ausführungsform beschrieben ist, in mindestens einer Ausführungsform der Offenbarung enthalten ist. Daher bezieht sich das Erscheinen der Phrase „in irgendeiner Ausführungsform“ oder „in einer Ausführungsform“ oder „manche Ausführungsformen“ an verschiedenen Stellen in dieser Beschreibung nicht unbedingt auf dieselbe Ausführungsform der Offenbarung. Ferner können die besonderen Merkmale, Strukturen, Funktionen oder Eigenschaften in einer geeigneten Weise in einer oder mehreren Ausführungsformen kombiniert werden. Zum Beispiel kann eine erste Ausführungsform mit einer zweiten Ausführungsform immer dann kombiniert werden, wenn die besonderen Merkmale, Strukturen, Funktionen oder Eigenschaften, die mit den zwei Ausführungsformen verknüpft sind, nicht wechselseitig ausschließend sind.
  • Wie in der Beschreibung und den beiliegenden Ansprüchen verwendet, sollen die Singularformen "einer“,. „eine“, „eines“ und „der“, „die“, „das“ auch die Pluralformen enthalten, falls der Zusammenhang nicht eindeutig anderes verlangt. Es ist auch klar, dass der Begriff „und/oder“, wie hier verwendet, sich auf alle möglichen Kombinationen aus einem oder mehreren der zugehörigen, aufgezählten Punkte bezieht und diese umfasst.
  • Die Begriffe „gekoppelt“ und „verbunden“, gemeinsam mit ihren Ableitungen, können hier zum Beschreiben funktioneller oder struktureller Verhältnisse zwischen Komponenten verwendet werden. Es sollte klar sein, dass diese Begriffe nicht als Synonyme voneinander zu verstehen sind. Vielmehr kann in besonderen Ausführungsformen „verbunden“ verwendet werden um anzugeben, dass zwei oder mehr Elemente in direktem physischen, optischen oder elektrischem Kontakt miteinander sind. „Gekoppelt“ kann verwendet werden um anzugeben, dass zwei oder mehr Elemente entweder in direktem oder indirektem (mit anderen dazwischenliegenden Elementen) physischen oder elektrischen Kontakt miteinander sein können und/oder dass die zwei oder mehr Elemente zusammenarbeiten oder miteinander interagieren (z.B. in einem Ursache-Wirkungs-Verhältnis).
  • Die Begriffe „über,“ „unter,“ „zwischen“ und „auf“, wie hier verwendet, beziehen sich auf eine relative Position einer Komponente oder eines Materials in Bezug auf andere Komponenten oder Materialien, wo solche physischen Verhältnisse nennenswert sind. Zum Beispiel können im Zusammenhang mit Materialien ein Material oder Material, das über oder unter einem anderen angeordnet ist, direkt in Kontakt sein oder ein oder mehrere dazwischenliegende Materialien aufweisen. Überdies kann ein Material, das zwischen zwei Materialien angeordnet ist, direkt in Kontakt mit den zwei Schichten sein oder kann eine oder mehrere dazwischenliegende Schichten aufweisen. Im Gegensatz dazu ist ein erstes Material „auf“ einem zweiten Material in direktem Kontakt mit diesem zweiten Material/Material. Ähnliche Unterscheidungen werden im Zusammenhang mit Komponentenbaugruppen getroffen.
  • Wie in dieser Beschreibung und in den Ansprüchen verwendet, kann eine Liste von Punkten, die durch den Begriff „mindestens eines von“ oder „eines oder mehrere von“ verbunden sind, jede Kombination der aufgezählten Begriffe bedeuten. Zum Beispiel kann die Phrase „mindestens eines von A, B oder C“ A; B; C; A und B; A und C; B und C; oder A, B und C bedeuten.
  • Wenn Transistoren skaliert werden, ist eine Optimierung des Transistorantriebsstroms während eines Betriebs des Transistors bei niederen Spannungen äußerst wünschenswert. Betrieb bei niederer Spannung kann sich für Leistungseinsparungen eignen. Zum Beispiel ist ein Verfahren zum Erhöhen des Antriebsstroms eine Ausdünnung der Gate-Dielektrikum-Schicht, da der Antriebsstrom zur Dicke des Gate-Dielektrikums umgekehrt proportional ist. Ein Ausdünnen der Gate-Dielektrikum-Schicht kann jedoch auch zu einer Erhöhung im Leckstrom führen, da Elektronen durch eine dünne Gate-Dielektrikum-Schicht tunneln können. Der Antriebsstrom eines Transistors kann auch durch Erhöhen der Gate Spannung auf dem Transistor erhöht werden, in Verbindung mit Erhöhung der Drain-Vorspannung in Bezug auf die Source. Dies führt jedoch zu erhöhtem Leistungsverbrauch, Source-Drain-Leckverlust und Gate-Leckverlust. Der Antriebsstrom kann durch Implementieren eines Materials erhöht werden, das dem Kanal überschüssige Ladung durch eine Erhöhung in der Gate Spannung des Transistors, aber ohne zusätzliche Erhöhung der Drain-Spannung bereitstellt.
  • Wie hier näher besprochen ist, kann in manchen Ausführungsformen ein antiferroelektrisches Material als eine Gate-Dielektrikum-Schicht verwendet werden, um diese überschüssige Ladung durch das Prinzip von elektrischer Polarisierung bereitzustellen. Die Atome in dem antiferroelektrischem Material werden als elektrisch polarisiert bezeichnet, wenn die Elektronenwolken in den Atomen relativ zu ihren entsprechenden Kernen durch ein extern angelegtes elektrisches Feld verschoben werden, wie das Feld, das aus dem Anlegen einer Gate-Spannung resultiert. Die Polarisierung führt zur Bildung eines elektrischen Dipols und folglich eines internen elektrischen Feldes. Obwohl das interne elektrische Feld, das durch die Polarisierung erzeugt wird, eine Magnitude haben kann, die kleiner als die Magnitude eines extern angelegten elektrischen Feldes ist, ist die Nettowirkung aller Dipole in der Dielektrikumschicht nicht vernachlässigbar. Beispielsweise kann, abhängig von dem Material der Dielektrikumschicht, die Magnitude des internen elektrischen Feldes ausreichend groß sein, um die Ladungsmenge zu dem Kanal zu erhöhen und somit den Antriebsstrom nennenswert zu erhöhen. Ferner, da das interne elektrische Feld aus der elektrischen Polarisierung resultiert, manifestiert sich das Phänomen eines erhöhten Antriebsstroms nur, wenn das Gate tatsächlich vorgespannt ist. Dies hat einen zusätzlichen Vorteil, dass, da die Drain-Spannung nicht erhöht ist, ein AUS-Zustand-Leckverlust des Transistors nicht beeinflusst wird, wenn die Gate-Spannung zum Erhöhen des Antriebsstroms angehoben wird.
  • In einer Ausführungsform der vorliegenden Offenbarung enthält ein Transistor eine antiferroelektrische (AFE) Gate-Dielektrikum-Schicht auf einem Substrat. Zum Zweck eines Herbeiführens einer elektrischen Polarisierung ist die AFE-Gate-Dielektrikum-Schicht kristallin und weist Sauerstoff und einen Dotierstoff auf. Der Transistor enthält weiter eine Gate-Elektrode auf der AFE-Gate-Dielektrikum-Schicht zwischen einem Source-Gebiet und einem Drain-Gebiet auf dem Substrat. Ein Source-Kontakt ist mit dem Source-Gebiet gekoppelt und ein Drain-Kontakt ist mit dem Drain-Gebiet gekoppelt. In einem nicht mit Leistung versorgtem Zustand sind die Atome in der AFE-Dielektrikumschicht nicht polarisiert. Bei Anlegen einer Gate-Vorspannung werden jedoch die Elektronenwolken in den Atomen der AFE-Gate-Dielektrikum-Schicht räumlich von ihren entsprechenden Kernen getrennt, was zur Bildung elektrischer Dipole führt. Die kombinierte Wirkung der Dipole führt zur Bildung eines intern induzierten elektrischen Felds. Das resultierende elektrische Feld induziert Ladungen in einem Kanal unter der Gate-Dielektrikum-Schicht. Wenn eine Drain-Vorspannung an den Transistor angelegt wird und die Gate-Vorspannung über einer Schwellenspannung für Strom ist, der in den Kanal fließen soll, erhöht die Ladung, die durch das polarisierte elektrische Feld induziert wird, den Antriebsstrom im Transistor. Die Richtung des induzierten elektrischen Feldes in der AFE-Gate-Dielektrikum-Schicht hängt von der Polarität der angelegten Gate-Vorspannung ab. Somit kann eine AFE-Gate-Dielektrikum-Schicht leicht an komplementäre CMOS-Logik-Transistoranwendungen angepasst werden.
  • 1A stellt eine Querschnittsansicht eines Transistors 100 dar, der eine AFE-Gate-Dielektrikum-Schicht enthält, gemäß einer Ausführungsform der vorliegenden Offenbarung. In dieser beispielhaften Ausführungsform enthält der Transistor 100 eine antiferroelektrische (AFE) Gate-Dielektrikum-Schicht 102 auf einem Substrat 106. In einer Ausführungsform ist die AFE-Gate-Dielektrikum-Schicht 102 kristallin und enthält Sauerstoff und einen Dotierstoff. Der Transistor 100 enthält weiter eine Gate-Elektrode 110 auf der AFE-Gate-Dielektrikum-Schicht 102, eine Source 114 und ein Drain 118 auf dem Substrat 106. Ein Source-Kontakt 122 befindet sich auf Source-Struktur 114 und ist mit dieser gekoppelt und ein Drain-Kontakt 126 befindet sich auf der Drain-Struktur 118 und ist mit dieser gekoppelt und ein Gate-Kontakt 132 befindet sich auf der Gate-Elektrode 110 und ist mit dieser gekoppelt. Eine dielektrische Abstandhalterschicht 130 befindet sich auf dem Substrat 106 und neben der AFE-Gate-Dielektrikum-Schicht 102.
  • In einer Ausführungsform ist der Transistor 100, der mit Substrat 106 verbunden ist, ein Metalloxidhalbleiter-Feldeffekttransistor (MOSFET oder einfach MOS-Transistor). In verschiedenen Implementierungen der Erfindung kann Transistor 100 ein planarer Transistor, ein nicht planarer Transistor oder eine Kombination von beiden sein. Nicht planare Transistoren enthalten FinFET-Transistoren, wie Doppel-Gate-Transistoren und Dreifach-Gate-Transistoren, und Wrap-Around- oder All-Around-Gate-Transistoren, wie Nanoband- und Nanodraht-Transistoren.
  • Der Ursprung des anti-ferroelektrischen Verhaltens ist ein elektrisches Feld, das durch Phasenübergang zwischen der nicht polaren tetragonalen (t) und der polaren ferroelektrischen orthorhombischen (o) Phase induziert wird. In einer Ausführungsform ist das kristalline Hafniumoxid tetragonal. In manchen Ausführungsformen wird eine AFE-Eigenschaft bei einer AFE-Gate-Dielektrikum-Schicht 102 beobachtet, die ein kristallines Hafniumoxid und einen Dotierstoff enthält, um die Induzierung von mehr Ladung in Kanal 140 zu fördern. In einer Ausführungsform enthält die AFE-Gate-Dielektrikum-Schicht 102 ein kristallines Hafniumoxid, das mit Atomen dotiert ist, wie, ohne aber darauf beschränkt zu sein, Silizium, Aluminium oder Kobalt. Wenn die AFE-Gate-Dielektrikum-Schicht 102 Hafniumoxid und einen Siliziumdotierstoff enthält, kann die Dotierstoffkonzentration bis zu 9 Atomprozent sein. In einer beispielhaften Ausführungsform ist die Siliziumdotierstoffkonzentration im Bereich von 5-7 Atomprozent. Wenn die AFE-Gate-Dielektrikum-Schicht 102 Hafniumoxid und einen Kobaltdotierstoff enthält, kann die Dotierstoffkonzentration bis zu 10 Atomprozent sein. In einem dritten Beispiel, wenn eine AFE-Gate-Dielektrikum-Schicht 102 Hafniumoxid und einen Aluminiumdotierstoff enthält, kann die Dotierstoffkonzentration bis zu 10 Atomprozent sein.
  • In einer Ausführungsform enthält die AFE-Gate-Dielektrikum-Schicht 102 ein kristallines Zirkoniumoxid, das mit Atomen dotiert ist, wie, ohne aber darauf beschränkt zu sein, Silizium oder Kobalt. Wenn die AFE-Gate-Dielektrikum-Schicht 102 ein Zirkoniumoxid und einen Siliziumdotierstoff enthält, kann die Dotierstoffkonzentration bis zu 9 Atomprozent sein. In einer beispielhaften Ausführungsform liegt die Siliziumdotierstoffkonzentration im Bereich von 5-7 Atomprozent. Wenn die AFE-Gate-Dielektrikum-Schicht 102 Zirkoniumoxid und einen Kobaltdotierstoff enthält, kann die Dotierstoffkonzentration bis zu 35 Atomprozent sein.
  • In einer beispielhaften Ausführungsform hat die AFE-Gate-Dielektrikum-Schicht 102 eine Dicke von nicht weniger als 2 nm und nicht mehr als 10 nm. Eine Dicke von 2 nm oder mehr ist bei einer Verringerung des Leckstroms des Transistors 100 vorteilhaft, wenn das Gate nicht vorgespannt ist.
  • In einer anderen Ausführungsform enthält die AFE-Gate-Dielektrikum-Schicht 102 abwechselnde Schichten, wo die erste Schicht Hafnium und Sauerstoff enthält und die zweite Schicht Zirkonium und Sauerstoff enthält. In einer Ausführungsform enthält jede der abwechselnden Schichten Dotierstoffe. In einer Ausführungsform enthält die AFE-Gate-Dielektrikum-Schicht 102 abwechselnde Schichten, wo die erste Schicht ein stöchiometrisches Hafniumoxid enthält und die zweite Schicht eine stöchiometrische Schicht aus Zirkoniumoxid enthält. In einer anderen Ausführungsform enthält die AFE-Gate-Dielektrikum-Schicht 102 abwechselnde Schichten, wo die erste Schicht ein stöchiometrisches Hafniumoxid und einen Siliziumdotierstoff enthält und die zweite Schicht eine stöchiometrische Schicht aus Zirkoniumoxid und den Siliziumdotierstoff enthält. Wenn die AFE-Gate-Dielektrikum-Schicht 102 abwechselnde Schichten aus Hafniumoxid und einem Siliziumdotierstoff enthält und Zirkoniumoxid und einem Siliziumdotierstoff enthält, kann die Dotierstoffkonzentration bis zu 6 Atomprozent in jeder der Schichten sein. Die AFE-Gate-Dielektrikum-Schicht 102 kann eine beliebige Anzahl solcher abwechselnden Schichten enthalten. In einer Ausführungsform enthält die Gate-Dielektrikum-Schicht 102 eine einzelne Schicht aus Hafnium und Sauerstoff mit optionalen Dotierstoffen auf Substrat 106 und eine einzelne Schicht aus Zirkonium und Sauerstoff mit optionalen Dotierstoffen auf der einzelnen Schicht aus Hafnium und Sauerstoff mit optionalen Dotierstoffen. In einer Ausführungsform enthält die Gate-Dielektrikum-Schicht 102 eine einzelne Schicht aus Zirkonium und Sauerstoff mit optionalen Dotierstoffen auf Substrat 106 und eine einzelne Schicht aus Hafnium und Sauerstoff mit optionalen Dotierstoffen auf der einzelnen Schicht aus Zirkonium und Sauerstoff mit optionalen Dotierstoffen. In anderen Ausführungsformen enthält die AFE-Gate-Dielektrikum-Schicht 102 Paare solcher Schichten in einer beliebigen Orientierung, die gestapelt sind. Der Stapel kann eine beliebige Anzahl von Paaren solcher Schichten enthalten, wie zwei Paare, drei Paare, vier Paare oder mehr.
  • In manchen Ausführungsformen enthält die AFE-Gate-Dielektrikum-Schicht 102 ein HfxZr1-xO2, wo X zwischen 0,01 und 0,05 ist. In einer Ausführungsform enthält die AFE-Gate-Dielektrikum-Schicht 102 ein Hf0,5Zr0,5O2, wo die Hf0,5zr0,502 AFE-Gate-Dielektrikum-Schicht 102 einen Si- oder Al-Dotierstoff enthält. Die Dotierstoffkonzentration von Si oder Al ist im Bereich von 1 - 10 %.
  • Wie gezeigt, enthält Transistor 100 eine Gate-Elektrode 110. In einer Ausführungsform hat die Gate-Elektrode 110 eine Austrittsarbeit im Bereich von 3,8 eV - 4,5 eV. Ähnlich herkömmlichen MOSFETs kann die Austrittsarbeit von Gate-Elektrode 110 in Transistor 100 abgestimmt werden, um die Schwellenspannung zu optimieren. Abhängig davon, ob Transistor 100 ein N-Kanal-MOSFET oder ein P-Kanal-MOSFET ist, kann Gate-Elektrode 110 ein P-Typ Austrittsarbeitsmetall oder ein N-Typ Austrittsarbeitsmetall enthalten, um Transistor 100 als einen PMOS- oder einen NMOS-Transistor bereitzustellen.
  • Für einen PMOS-Transistor enthalten Metalle, die für Gate-Elektrodenschicht 110 verwendet werden können, ohne aber darauf beschränkt zu sein, Ruthenium, Palladium, Platin, Kobalt, Nickel und leitfähige Metalloxide, z.B. Rutheniumoxid. Eine P-Typ Metallschicht kann die Bildung einer PMOS-Gate-Elektrode mit einer Austrittsarbeit zwischen etwa 4,9 eV und etwa 5,2 eV ermöglichen. Für einen NMOS-Transistor enthalten Metalle, die für Gate-Elektrode 110 verwendet werden können, ohne aber darauf beschränkt zu sein, Hafnium, Zirkonium, Titan Tantal, Aluminium, Legierungen dieser Metalle und Karbide dieser Metalle, wie Hafniumkarbid, Zirkoniumkarbid, Titankarbid, Tantalkarbid und Aluminiumkarbid. Eine N-Typ Metallschicht kann die Bildung einer NMOS-Gate-Elektrode ermöglichen, mit einer Austrittsarbeit, die zwischen etwa 3,9 eV und etwa 4,2 eV ist.
  • In einer Ausführungsform enthält die Gate-Elektrode 110 ein Gate-Material, wie, ohne aber darauf beschränkt zu sein, Titannitrid, Tantalnitrid und Titanaluminiumnitrid. In manchen Ausführungsformen enthält die Gate-Elektrode 110 einen Stapel aus zwei oder mehr leitfähigen Schichten, wo eine erste leitfähige Schicht, die direkt auf der AFE-Gate-Dielektrikum-Schicht 102 liegt, die Austrittsarbeit der Gate-Elektrode 110 einstellt und die übrigen eine oder mehreren leitfähigen Schichten Füllschichten enthalten. In der dargestellten Ausführungsform enthält die AFE-Gate-Dielektrikum-Schicht 102 einen Abschnitt an einer Seitenwand der Gate-Elektrode.
  • In einer Ausführungsform enthält die Gate-Elektrode 110 Titaniumnitrid, die AFE-Gate-Dielektrikum-Schicht 102 enthält Hafnium und Sauerstoff und einen Siliziumdotierstoff und die Gate-Elektrode 110 und die AFE-Gate-Dielektrikum-Schicht 102 haben jeweils eine tetragonale Kristallstruktur. In einer anderen Ausführungsform enthält die Gate-Elektrode 110 Titannitrid, die AFE-Gate-Dielektrikum-Schicht 102 enthält Zirkonium und Sauerstoff und einen Kobaltdotierstoff.
  • In einer Ausführungsform enthält Substrat 106 ein geeignetes Halbleitermaterial, wie, ohne aber darauf beschränkt zu sein, Einzelkristallsilizium, polykristallines Silizium und Silizium auf Isolator (SOI) oder ähnliche Substrate 106, die aus anderen Halbleitermaterialien gebildet sind, wie Germanium, Siliziumgermanium oder einer geeigneten Gruppe III-V-Verbindung.
  • Wie gezeigt, sind Source-Struktur 114 und Drain-Struktur 118 innerhalb von Substrat 106, angrenzend an die Gate-Elektrode 110 von Transistor 100. In der dargestellten Ausführungsform erstrecken sich die Source-Struktur 114 und Drain-Struktur 118 unter dem dielektrischen Abstandhalter 130. Der dielektrische Abstandhalter 130 kann ein Material, wie, ohne aber darauf beschränkt zu sein, Siliziumnitrid, kohlenstoffdotiertes Siliziumnitrid, Siliziumoxynitrid oder Siliziumkarbid enthalten. Die Source-Struktur 114 und Drain-Struktur 118 können epitaktisch abgeschiedene Materialien enthalten, die von der Art von Substrat 106 abhängen. In manchen Ausführungsformen enthalten die Source-Struktur 114 und Drain-Struktur 118 eine Siliziumlegierung, wie Siliziumgermanium oder Siliziumkarbid, und Substrat 106 enthält Silizium. In einer Ausführungsform kann die Siliziumlegierung Dotierstoffe wie Bor, Arsen oder Phosphor enthalten. In weiteren Ausführungsformen enthalten die Source-Struktur 114 und Drain-Struktur 118 eine oder mehrere alternative Halbleitermaterialien, wie dotiertes Germanium oder ein Gruppe III-V Material oder eine Legierung.
  • In einer Ausführungsform enthalten Source-Kontakt 122, Drain-Kontakt 126 und Gate-Kontakt 132 ein Material, wie, ohne aber darauf beschränkt zu sein, Wolfram, Titan, Gold, Scandium oder Graphen. In manchen Ausführungsformen können Source-Kontakt 122, Drain-Kontakt 126 und Gate-Kontakt 132 eine Kontaktadhäsionsschicht enthalten. In manchen Ausführungsformen ist die Kontaktadhäsionsschicht gewählt, um die Barrierenhöhe zur Optimierung von Elektronen- und Lochleitung zwischen Source- und Drain-Kontakten 122 und 126 bzw. Source- und Drain-Strukturen 114 und 118 zu optimieren. Beispiele für solche Adhäsionsschichten enthalten Ti oder Ni. Die Dicke der Adhäsionsschicht kann von 3 - 10 nm reichen.
  • Eine Isolierung 136 befindet sich neben der Source 114 und dem Drain 118 in einer Vertiefung im Substrat 106. In einer Ausführungsform enthält die Isolierung 136 jedes Material, das ausreichende dielektrische Stärke hat, um elektrische Isolierung bereitzustellen, wie, ohne aber darauf beschränkt zu sein, Siliziumdioxid, Siliziumnitrid, Siliziumoxynitrid, kohlenstoffdotiertes Nitrid und kohlenstoffdotiertes Oxid. Eine Dielektrikumschicht 134 befindet sich auf der Isolierung, 136, auf der Source 114, dem Drain 116 und neben dem Source-Kontakt 122, Drain-Kontakt 126, Gate-Kontakt 132 und dem dielektrischen Abstandhalter 130. Die Dielektrikumschicht 134 ist auch auf einem Abschnitt der Gate-Dielektrikum-Schicht 102 und auf einem Abschnitt der obersten Fläche der Gate-Elektrode 110. In einer Ausführungsform enthält die Dielektrikumschicht 134 ein Material, das ausreichende dielektrische Stärke hat, um elektrische Isolierung bereitzustellen, wie, ohne aber darauf beschränkt zu sein, Siliziumdioxid, Siliziumnitrid, Siliziumoxynitrid, kohlenstoffdotiertes Nitrid und kohlenstoffdotiertes Oxid.
  • 1B stellt eine Beispielkurve 150 einer Polarisierung gegenüber einem angelegten externen elektrischen Feld (wie dem Feld, das aus dem Anlegen einer Gate-Spannung resultiert) in einer AFE-Gate-Dielektrikum-Schicht dar. Kurve 150 stellt eine Hystereseeigenschaft 151 der AFE-Gate-Dielektrikum-Schicht 102 dar, wenn die Magnitude des elektrischen Felds in Bezug auf einen Schwellenwert erhöht oder gesenkt wird. Kurve 150 stellt auch dar, dass Hystereseeigenschaft 151 unabhängig von der Richtung des angelegten elektrischen Feldes erscheint. Mit anderen Worten, die AFE-Gate-Dielektrikum-Schicht 102 erhöht die Ladung zur Kanalschicht beliebiger Polarität, wodurch ein Betrieb eines CMOS-Transistors möglich wird.
  • Wenn das angelegte externe elektrische Feld, E, eine Magnitude A erreicht, wie in Kurve 150 gezeigt, werden die Atome in der AFE-Gate-Dielektrikum-Schicht 102 elektrisch polarisiert (d.h. die Elektronenwolken in den Atomen werden relativ zu ihren entsprechenden Kernen durch ein extern angelegtes elektrisches Feld verschoben). Ferner werden die Dipole, die sich in der AFE-Gate-Dielektrikum-Schicht 102 bilden, unter dem Einfluss des externen elektrischen Feldes ausgerichtet und die Polarisierung, P, in der AFE-Gate-Dielektrikum-Schicht 102 steigt in Magnitude von P1 auf P2.
  • Wenn die Magnitude des angelegten externen elektrischen Feldes von A auf B gesenkt wird, kehren die Dipole langsam die Richtung um, was zu einer Verringerung in der effektiven Polarisierung, P, führt, bis ein kritischer Wert des elektrischen Feldes erreicht ist, wo die Dipole zu ihrer ursprünglichen Orientierung zurückkehren und die Polarisierung auf P1 fällt.
  • Wenn das externe elektrische Feld ausgeschaltet wird, gibt es keine Nettopolarisierung in der AFE-Gate-Dielektrikum-Schicht 102. Das Fehlen einer Nettopolarisierung in der AFE-Gate-Dielektrikum-Schicht 102 führt keine Schwellenspannungsverschiebung im Transistor 100 ein.
  • 1C stellt eine Kurve 160 eines Strom-Spannungs-Verhältnisses in Transistor 100 dar, der die AFE-Gate-Dielektrikum-Schicht 102 enthält. Wie gezeigt, wenn Gate-Elektrode 110 von Transistor 100 in Bezug auf Source-Kontakt 122 vorgespannt ist, und eine positive Vorspannung zwischen Drain-Kontakt 126 und Source-Kontakt 122 angelegt ist, wird ein elektrisches Feld in der AFE-Gate-Dielektrikum-Schicht 102 eingerichtet oder errichtet. Wenn die Magnitude der angelegten Gate-Vorspannung, VG, auf einen kritischen Wert, A, erhöht wird, erreicht das elektrische Feld in der AFE-Gate-Dielektrikum-Schicht 102 den kritischen Wert, A, sodass die AFE-Gate-Dielektrikum-Schicht 102 polarisiert wird. In einer Ausführungsform führt die Wirkung der elektrischen Polarisierung zu einer Erhöhung in der Ladungsmenge, die dem Kanal 140 zugeleitet wird, der direkt unter der AFE-Gate-Dielektrikum-Schicht 102 im Substrat 106 gebildet ist. In einer Ausführungsform dient die Erhöhung in der Ladung (an Punkt A) einer effektiven Erhöhung des Antriebsstroms des Transistors 100 um ein Maß ΔI, wie in Kurve 160 dargestellt. Die Erhöhung im Antriebsstrom wird nicht durch Erhöhung der Drain-zu-Source-Spannung herbeigeführt, die konstant gehalten wird. Wenn die Gate Spannung verringert wird (d.h. von A auf B), wird die Wirkung der Polarisierung in der AFE-Gate-Dielektrikum-Schicht 102 vermindert und es wird keine zusätzliche Ladung dem Kanal zugeführt, um den Transistorantriebsstrom zu erhöhen. Das Phänomen eines erhöhten Antriebsstroms manifestiert sich erst, wenn das Gate tatsächlich vorgespannt wird, da die elektrische Polarisierung sich erst ergibt, wenn das Gate über einen Schwellenwert (A) vorgespannt ist. In einer Ausführungsform wird der vorübergehende Effekt einer Erhöhung des Antriebsstroms, über einen kleinen Bereich von Gate-Spannungswerten ohne Erhöhung der Drain-zu-Source-Vorspannung herbeigeführt und führt zu keiner Netto-Penalty beim AUS-Zustand-Leckverlust des Transistors 100.
  • Während 1A einen einzelnen Transistor darstellt, kann ein CMOS-Transistor aus zwei solchen Transistoren 100 bestehen, die seitlich beabstandet sind. Der Betrieb des CMOS-Transistors, der ein Paar von Transistoren 100 enthält, folgt auf eine Vorspannung, die notwendig ist, um eine CMOS-Vorrichtung zu betreiben.
  • 2A-2I stellen Querschnittsansichten dar, die verschiedene Betriebe in einem Herstellungsverfahren eines Transistors mit einer AFE-Gate-Dielektrikum-Schicht gemäß Ausführungsformen der vorliegenden Erfindung zeigen.
  • 2A stellt eine Querschnittsansicht einer Isolierung 136 dar, die in einem Abschnitt eines Substrats 106 gebildet ist, wo ein Transistor anschließend gebildet wird. In einer Ausführungsform werden Öffnungen in Abschnitten des Substrats durch einen Plasmaätzprozess gebildet. Die Öffnungen werden anschließend mit einem Isoliermaterial gefüllt und planarisiert, um Isolierung 136 zu bilden. In der dargestellten Ausführungsform wird das Substrat 106 verwendet um einen planaren Transistor zu bilden. In anderen Ausführungsformen kann das Substrat 106 eine Form einer nicht planaren Fin-Struktur nach Strukturieren des Substrats 106, Bilden der Isolierung 136 und Vertiefen der Isolierung 136 unter einer obersten Fläche des strukturierten Substrats annehmen.
  • 2B stellt die Struktur von 2A nach der Bildung einer Dummy-Gate-Dielektrikumschicht 202 auf dem Substrat 106, der Bildung eines Dummy-Gates 204 auf der Dummy-Gate-Dielektrikumschicht 202 und der Bildung von dielektrischem Abstandhalter 206 neben der Dummy-Gate-Dielektrikumschicht 202 und dem Dummy-Gate 204 dar. In einer Ausführungsform wird eine Dummy-Gate-Dielektrikumschicht auf dem Substrat 106 abgeschieden. Anschließend wird eine Schicht Dummy-Gate-Material auf der Dummy-Gate-Dielektrikumschicht abgeschieden. In einer Ausführungsform enthält die Dummy-Gate-Dielektrikumschicht eine Schicht aus Material, wie, ohne aber darauf beschränkt zu sein, Siliziumdioxid oder Siliziumkarbid, und das Dummy-Gate-Material enthält eine Schicht aus Material, wie ein dotiertes Polysilizium. In einer Ausführungsform wird eine Fotolackmaske auf der Schicht von Dummy-Gate-Material gebildet. In einer Ausführungsform wird die Schicht aus Dummy-Gate-Material anschließend durch einen Plasmaätzprozess strukturiert und die Dummy-Gate-Dielektrikumschicht wird unter Verwendung einer Nassätzentfernung strukturiert, um Dummy-Gate-Dielektrikumschicht 202 und Dummy-Gate 204 auf der Dummy-Gate-Dielektrikumschicht 202 zu bilden. Eine dielektrische Abstandhalterschicht wird dann auf dem Dummy-Gate 204 und auf dem Substrat 106 abgeschieden. In einer Ausführungsform wird der dielektrische Abstandhalterschicht dann unter Verwendung eines Plasmaätzprozesses strukturiert, um den in 2B dargestellten dielektrischen Abstandhalter 206 zu bilden.
  • 2C stellt eine Querschnittsansicht der Struktur von 2B nach der Bildung einer Drain-Struktur 114 und einer Source-Struktur 114 dar. In einer Ausführungsform werden Abschnitte des freigelegten Substrats 106 neben dem dielektrischen Abstandhalter 206 unter Verwendung eines Plasmaätzprozesses geätzt, um Gräben zu bilden. In dem dargestellten Beispiel ist der Graben in Bezug auf den dielektrischen Abstandhalter 206 hinterschnitten und erstreckt sich annähernd zur Dummy-Gate-Dielektrikumschicht 202. Die Gräben können eine Höhe und Breite aufweisen, die so gewählt ist, dass sie eine anschließende epitaktische Bildung ermöglichen. In einem Beispiel werden Source-Struktur 114 und Drain-Struktur 118 unter Verwendung eines epitaktischen Züchtungsprozesses bei Prozesstemperaturen zwischen 400-600 Grad Celsius gebildet.
  • 2D stellt die Struktur von 2C nach der Abscheidung einer Dielektrikumschicht 208 dar. In einer Ausführungsform wird die Dielektrikumschicht 208 unter Verwendung eines PECVD-Prozesses überdeckend abgeschieden (Blanket Deposition) und enthält ein Material, das dasselbe oder im Wesentlichen dasselbe wie das Material der Dielektrikumschicht 134 ist. In einer Ausführungsform wird die Dielektrikumschicht 208 zu einer Dicke von mindestens dem 2,5-Fachen der kombinierten Dicke der Dummy-Gate-Dielektrikumschicht 202 und des Dummy-Gates 204 abgeschieden, um ausreichend Material für einen anschließenden Planarisierungsprozess bereitzustellen.
  • 2E stellt die Struktur von 2D nach Planarisierung der Dielektrikumschicht 208, oberen Abschnitten des dielektrischen Abstandhalters 206 und oberen Abschnitten des Dummy-Gates 204 dar. In einer Ausführungsform ist der Planarisierungsprozess ein chemischmechanischer Polier-, (CMP), Prozess. Der CMP-Prozess wird zum Polieren der Dielektrikumschicht 208, der oberen Abschnitte des dielektrischen Abstandhalters 206 und oberen Abschnitte des Dummy-Gates 204 verwendet. In einer Ausführungsform wandelt der CMP-Prozess den dielektrischen Abstandhalter 206 zu einem dielektrischen Abstandhalter 130 mit einer im Wesentlichen flachen obersten dielektrischen Abstandhalterfläche 131 um. Ferner führt in einer solchen Ausführungsform der CMP-Prozess dazu, dass in obersten Flächen des dielektrischen Abstandhalters 130 Dummy-Gate 204 und die Dielektrikumschicht 218 komplanar oder im Wesentlichen komplanar sind.
  • 2F stellt die Struktur von 2E nach selektiver Entfernung des Dummy-Gates 204 und der Dummy-Gate-Dielektrikumschicht 202 zum dielektrischen Abstandhalter 130 dar. In einer Ausführungsform wird das Dummy-Gate 204 durch einen Ätzprozess entfernt, der zum Strukturieren des Dummy-Gates in der ersten Instanz verwendet wurde, und die Dummy-Gate-Dielektrikumschicht 202 wird durch den Nassprozess entfernt, der beim Strukturieren der Dummy-Gate-Dielektrikumschicht 202 verwendet wurde, wie oben besprochen. Wie gezeigt, erzeugt die Entfernung des Dummy-Gates 204 und der Dummy-Gate-Dielektrikumschicht 202 eine Öffnung 210.
  • 2G stellt die Struktur von 2F nach einer Abscheidung einer AFE-Gate-Dielektrikum-Schicht 102 in Öffnung 210 auf einer Deckfläche von Substrat 106 innerhalb Öffnung 210, an Seitenwänden des dielektrischen Abstandhalters 130 innerhalb Öffnung 210, an der dielektrischen Abstandhalterfläche 131 und an einer Deck- oder obersten Fläche der Dielektrikumschicht 208 dar. In einer Ausführungsform wird die AFE-Gate-Dielektrikum-Schicht 102 durch einen Atomlagenabscheidungsprozess (ALD-Prozess) abgeschieden, um eine konforme Abscheidung innerhalb der Öffnung 210 sicherzustellen. Ein konformer Abscheidungsprozess kann zum Beispiel einen Film mit einer gleichförmigen Dicke an einer Grenzfläche mit dem Substrat 106 bereitstellen. Die AFE-Gate-Dielektrikum-Schicht 102 kann zu einer Dicke im Bereich von 2 nm - 20 nm abgeschieden werden. In einer Ausführungsform ist die AFE-Gate-Dielektrikum-Schicht 102 eine Schicht aus Hafniumoxid, die zu einer Dicke im Bereich von 2 nm - 10 nm abgeschieden wird. In einer anderen Ausführungsform ist die AFE-Gate-Dielektrikum-Schicht 102 eine Schicht aus Zirkoniumoxid, die zu einer Dicke im Bereich von 2 nm - 10 nm abgeschieden wird. Ein konformer Abscheidungsprozess, wie ein ALD-Prozess, ist vorteilhaft, wenn Filme abgeschieden werden, die 10 nm oder mehr innerhalb einer Öffnung sind, die von 20 nm - 50 nm reicht. In einer Ausführungsform ist die AFE-Gate-Dielektrikum-Schicht 102 im abgeschiedenen Zustand kristallin. In einer anderen Ausführungsform ist die AFE-Gate-Dielektrikum-Schicht 102 im abgeschiedenen Zustand polykristallin. Abscheiden eines 10 nm kristallinen Hafniumoxidfilms oder eines kristallinen Zirkoniumoxids ist vorteilhaft, da die Kristallstruktur gut geordnet und gleichförmig ist, Merkmale die zum Einführen einer Polarisierung in einer AFE-Gate-Dielektrikum-Schicht äußerst erwünscht sind.
  • In einer Ausführungsform wird die AFE-Gate-Dielektrikum-Schicht 102 mit Si oder Co nach dem Abscheidungsprozess dotiert. Der Dotierungsprozess kann ex-situ zum Beispiel in einem Implanter durchgeführt werden. In einer anderen Ausführungsform wird die AFE-Gate-Dielektrikum-Schicht 102 während des Abscheidungsprozesses mit Si oder Co dotiert.
  • In anderen Ausführungsformen wird ein physischer Aufdampfungsprozess zum Abscheiden der AFE-Gate-Dielektrikum-Schicht 102 verwendet. In einer solchen Ausführungsform ist die AFE-Gate-Dielektrikum-Schicht 102 im auf dem Substrat 106 abgeschiedenen Zustand amorph und wird nach einem Temperprozess bei Prozesstemperaturen von mindestens 300 Grad Celsius kristallin. In einer Ausführungsform wird ein amorpher Hafniumoxidfilm zu einer Dicke im Bereich von 10 nm - 15 nm abgeschieden und erreicht nach einem Temperprozess eine Dicke im Bereich von 8 nm - 13 nm.
  • 2H stellt die Struktur von 2G nach einer Abscheidung einer Gate-Elektrodenschicht 110 auf der AFE-Gate-Dielektrikum-Schicht 102 in der Öffnung 210 dar. In einer Ausführungsform wird die Gate-Elektrodenschicht 110 durch einen Atomlagenabscheidungsprozess (ALD-Prozess) überdeckend abgeschieden, um eine konforme Abscheidung in Öffnung 210 und über dem Substrat 106 (d.h. auf der AFE-Gate-Dielektrikum-Schicht 102) sicherzustellen. In anderen Ausführungsformen wird ein physischer Aufdampfungsprozess verwendet. In einer Ausführungsform wird eine Gate-Elektrodenschicht mit kristalliner Textur auf einer amorphen AFE-Gate-Dielektrikum-Schicht 110 abgeschieden und der Stapel wird Tempern bei Prozesstemperaturen über 300 Grad Celsius unterzogen. In einer solchen Ausführungsform wandelt der Temperprozess eine amorphe AFE-Gate-Dielektrikum-Schicht in eine tetragonale kristalline Struktur um, deren Kristallinität durch die Kristallinität von Gate-Elektrodenschicht 110 eingestellt wird. In einer Ausführungsform wird eine Schicht aus kristallinem TiN auf einer Schicht von amorphem Hafniumoxid abgeschieden und getempert,. um eine kristalline Hafniumoxid AFE-Gate-Dielektrikum-Schicht 110 zu bilden.
  • In manchen Ausführungsformen kann Abscheiden der Gate-Elektrodenschicht 110 Abscheiden eines Stapels aus zwei oder mehr leitfähigen Schichten enthalten, wo eine erste leitfähige Schicht, die direkt auf der AFE-Gate-Dielektrikum-Schicht 102 liegt, die Austrittsarbeit der (zu bildenden) Gate-Elektrode einstellt, und die übrigen eine oder mehr leitfähigen Schichten Füllschichten enthalten. Die Füllschichten bieten Schutz für die Austrittsarbeitselektrode während eines anschließenden Planarisierungsprozesses.
  • 21 stellt die Struktur von 2G nach einem Planarisierungsprozess dar, um eine Gate-Elektroden- und AFE-Gate-Dielektrikum-Schicht zu bilden. In einer Ausführungsform enthält der Planarisierungsprozess einen CMP-Prozess. In einer Ausführungsform werden die obersten Flächen der überschüssigen Abschnitte der Gate-Elektrodenschicht 110 und überschüssigen Abschnitte der AFE-Gate-Dielektrikum-Schicht 102 weg von der Öffnung 210 entfernt, wodurch die Gate-Elektrode 110 und AFE-Gate-Dielektrikum-Schicht 102 in der Öffnung 210 verbleiben. In einer Ausführungsform sind die obersten Flächen der Gate-Elektrode 110 und AFE-Gate-Dielektrikum-Schicht 102 mit der obersten Fläche der Dielektrikumschicht 208 komplanar oder im Wesentlichen komplanar. Komplanarität ist vorteilhaft, um Höhenvariation zwischen Transistoren zu minimieren und auch mögliche Kontaktbildungsprobleme zu minimieren.
  • 2J stellt die Struktur von 21 nach der Abscheidung einer Dielektrikumschicht 134 auf obersten Flächen von dielektrischer Schicht 208, dielektrischem Abstandhalter 130, Gate-Elektrode 110 und AFE-Gate-Dielektrikum-Schicht 102 dar. In einer Ausführungsform enthält die Dielektrikumschicht 134 ein Siliziumdioxid, Siliziumnitrid oder kohlenstoffdotiertes Siliziumoxid. In einer Ausführungsform wird die Dielektrikumschicht 134 unter Verwendung eines PECVD- oder CVD-Prozesses überdeckend abgeschieden.
  • 2K stellt die Struktur von 2J nach der Bildung von Öffnungen 216 und 218 über Source-Struktur 114 bzw. Drain-Struktur 118 dar. In einer Ausführungsform wird eine Fotolackmaske (nicht gezeigt) über der Dielektrikumschicht 134 strukturiert, wo die Struktur eine Stelle für Öffnungen definiert, die relativ zu der Source-Struktur 114 und Drain-Struktur 118 zu bilden sind. In einer Ausführungsform wird ein Plasmaätzprozess zur selektiven Bildung der Öffnungen 216 und 218 in der Dielektrikumschicht 134 bzw. in der Dielektrikumschicht 208 zu der darunterliegenden Source-Struktur 114 und Drain-Struktur 118 verwendet, wie in der Querschnittsdarstellung von 2K dargestellt.
  • 2L stellt die Struktur von 2K nach der Bildung eines Source-Kontakts 122 und eines Drain-Kontakts 126 auf Source-Struktur 114 bzw. auf Drain-Struktur 118 und der Bildung eines Gate-Kontakts 132 auf Gate-Elektrode 110 dar. In einer Ausführungsform werden eine oder mehrere Schichten Kontaktmetall im Inneren jeder von Öffnungen 216 und 218 an freiliegenden Flächen von Source-Struktur 114 bzw. Drain-Struktur 118 abgeschieden. In der dargestellten Ausführungsform werden die eine oder mehreren Schichten des Kontaktmetalls auch auf der obersten Fläche und an Seitenwänden der Dielektrikumschicht 134 überdeckend abgeschieden. In einer Ausführungsform werden die eine oder mehreren Schichten aus Kontaktmetall unter Verwendung einer plasmaverstärkten chemischen Aufdampfung (PECVD) oder eines ALD-Prozesses abgeschieden. In einer Ausführungsform enthalten geeignete Kontaktmetalle Metalle, wie, ohne aber darauf beschränkt zu sein, Ti, Al oder Ni. In einer Ausführungsform wird eine Wolframabdeckschicht auf der einen oder den mehreren Schichten aus Kontaktmetall abgeschieden. In einer Ausführungsform, wo die Wolframabdeckschicht auf der einen oder den mehreren Schichten aus Kontaktmetall abgeschieden wird, werden zuerst die eine oder mehreren Schichten aus Kontaktmetall am Boden und an den Seiten von Öffnungen 216 und 218 abgeschieden und die Wolframabdeckschicht wird abgeschieden, um den übrigen Abschnitt von Öffnungen 216 und 218 zu füllen. In einer Ausführungsform werden die eine oder mehreren Schichten aus Kontaktmetall zu einer Dicke im Bereich von 10 - 30 nm abgeschieden und die Wolframabdeckschicht wird abgeschieden, um den übrigen Abschnitt von jeder der Öffnungen 216 und 218 zu füllen.
  • Dann wird ein Planarisierungsprozess ausgeführt, um die eine oder mehreren Schichten aus Kontaktmetall von der obersten Fläche der Dielektrikumschicht 134 zu entfernen. In einer Ausführungsform enthält der Planarisierungsprozess einen chemisch-mechanischen Polierprozess (CMP-Prozess). Der CMP-Prozess entfernt alle von der einen oder den mehreren Schichten aus Kontaktmetall von den obersten Flächen der Dielektrikumschicht 134. Der CMP-Prozess hinterlässt die eine oder mehreren Schichten aus Kontaktmetall in den Öffnungen 216 und 218 zur Bildung von Source-Kontakt 122 und Drain-Kontakt 126, wie in der Querschnittsdarstellung von 2L gezeigt.
  • Der Gate-Kontakt 132 wird auf ähnliche Weise wie der Source-Kontakt 122 gebildet. In einer Ausführungsform wird Plasmaätzen verwendet, um eine Gate Öffnung durch eine Maske zu bilden, die auf der Dielektrikumschicht 134 gezeigt ist. Die Öffnung legt Gate-Elektrode 110 frei. In einer Ausführungsform wird ein Gate-Kontakt Material, das dasselbe oder im Wesentlichen dasselbe wie jenes ist, das für den Source-Kontakt 122 verwendet wurde, in der Gate Öffnung abgeschieden. In einer Ausführungsform wird dann ein Planarisierungsprozess ausgeführt, um die eine oder mehreren Schichten aus Kontaktmetall von der obersten Fläche der Dielektrikumschicht 134 und von obersten Flächen des Source-Kontakts 122 und Drain-Kontakts 126 zu entfernen.
  • In einer anderen Ausführungsform kann Gate-Kontakt 132 vor Bilden des Source-Kontakts 122 und Drain-Kontakts 126 hergestellt werden.
  • 3A stellt eine Querschnittsansicht einer Speicherzelle 300 dar, die einen Transistor mit einer AFE-Gate-Dielektrikum-Schicht, wie den Transistor 100, und ein nicht flüchtiges Speicherelement 302, das an den Drain-Kontakt 126 des Transistors 100 gekoppelt ist, enthält. Speicherzelle 300 enthält weiter Source-Interconnect 322, gekoppelt mit dem Source-Kontakt 122, Gate-Interconnect 332, gekoppelt mit dem Gate-Kontakt 132, und einen Speicherkontakt 304, gekoppelt mit dem nicht flüchtigen Speicherelement 302. In einer Ausführungsform sind Source-Interconnect 322, Gate-Interconnect 332 und nicht flüchtiges Speicherelement 302 in einer Dielektrikumschicht 306 eingebettet. In einer Ausführungsform enthalten Source-Interconnect 322 und Gate-Interconnect 332 jeweils ein Material, das dasselbe oder im Wesentlichen dasselbe wie der Source-Kontakt 122 ist. In einer Ausführungsform enthält die Dielektrikumschicht 306 ein Material, das dasselbe oder im Wesentlichen dasselbe wie die Dielektrikumschicht 134 ist.
  • Das nicht flüchtige Speicherelement 302 kann eine magnetische Tunnelübergangs-, (MTJ), Materialvorrichtung, eine leitfähige Brücken-Direktzugriffspeicher-, (CBRAM), Vorrichtung oder eine resistive Direktzugriffspeicher-, (RRAM), Vorrichtung enthalten. Ein nicht flüchtiges Speicherelement, wie eine MTJ-Vorrichtung, benötigt einen kritischen Nennschaltstrom, der davon abhängig ist, dass eine MTJ-Vorrichtungsfläche eine Magnetisierungsumschaltung erfährt. Da ein MTJ verkleinert wird, skaliert der notwendige kritische Umschaltstrom, um den Speicherzustand der MTJ-Vorrichtung umzuschalten, auch proportional mit der Vorrichtungsfläche, jedoch weist ein Skalieren des MTJ zahlreiche Herausforderungen auf. Falls ein Transistor, der mit einer MTJ-Vorrichtung verbunden ist, eine Strommenge liefern kann, die die kritische Umschaltstromanforderung der MTJ-Vorrichtung übersteigt, kann die Skalierung von MTJ-Vorrichtungen entspannt sein. In einer Ausführungsform kann Transistor 100, der eine zusätzliche Stromerhöhung (durch Erhöhung des Antriebsstroms) bereitstellen kann, vorteilhaft an das nicht flüchtige Speicherelement 302 gekoppelt sein, wie eine MTJ-Vorrichtung, um größere kritische Umschaltstromanforderungen zu überwinden.
  • 3B stellt eine Querschnittsansicht eines Beispiels eines nicht flüchtigen Speicherelements 302 dar, das eine magnetische Tunnelübergangs-, (MTJ), Materialvorrichtung enthält. In der dargestellten Ausführungsform enthält die MTJ-Vorrichtung eine Bodenelektrode 304, einen festgesetzten Magneten 306 über der Bodenelektrode 304, eine Tunnelsperrschicht 308 auf dem festgesetzten Magneten 306, einen freien Magneten 310 auf der Tunnelsperrschicht 308 und eine obere Elektrode 312 auf dem freien Magneten 310. In einer Ausführungsform umgibt ein dielektrischer Abstandhalter seitlich (nicht gezeigt) das nicht flüchtige Speicherelement 302.
  • In einer Ausführungsform enthält der festgesetzte Magnet 306 ein Material und hat eine Dicke, die ausreichend ist, um eine festgesetzte Magnetisierung beizubehalten. Zum Beispiel kann der festgesetzte Magnet 306 eine Legierung enthalten, wie CoFe und CoFeB. In einer Ausführungsform enthält der festgesetzte Magnet 306 Co100-x-yFexBy, wo X und Y jeweils Atomprozent darstellen, sodass X im Bereich von 50 - 80 liegt und Y im Bereich von 10 - 40 und die Summe von X und Y kleiner ist als 100. In einer Ausführungsform ist X gleich 60 und Y ist 20. In einer Ausführungsform ist der festgesetzte Magnet 306 FeB, wobei die Konzentration von Bor zwischen10 - 40 Atomprozent der Gesamtzusammensetzung der FeB-Legierung ist. In einer Ausführungsform hat der festgesetzte Magnet 306 eine Dicke, die im Bereich von 1 nm - 2,5 nm ist.
  • In einer Ausführungsform besteht die Tunnelsperrschicht 308 aus einem Material, das geeignet ist, Elektronenstrom mit einem Majoritäts-Spin durch die Tunnelsperrschicht 308 gehen zu lassen, während, zumindest bis zu einem gewissen Ausmaß, ein Durchgang von Elektronenstrom mit einem Minoritäts-Spin durch die Tunnelsperrschicht 308 verhindert wird. Somit kann Tunnelsperrschicht 308 (oder Spin-Filterschicht) auch als eine Tunnelungsschicht für Elektronenstrom einer bestimmten Spin-Orientierung bezeichnet werden. In einer Ausführungsform enthält Tunnelsperrschicht 308 ein Material, wie, ohne aber darauf beschränkt zu sein, Magnesiumoxid (MgO) oder Aluminiumoxid (Al2O3). In einer Ausführungsform hat die Tunnelsperrschicht 308, die MgO enthält, eine Kristallorientierung, die (001) ist, und an den freien Magneten 310 unter der Tunnelsperrschicht 308 und den festgesetzten Magneten 306 über der Tunnelsperrschicht 308 gitterangepasst ist. In einer Ausführungsform ist die Tunnelsperrschicht 308 MgO und hat eine Dicke im Bereich von 1 nm bis 2 nm.
  • In einer Ausführungsform enthält der freie Magnet 310 ein magnetisches Material, wie Co, Ni, Fe oder Legierungen dieser Materialien. In einer Ausführungsform enthält der freie Magnet 310 ein magnetisches Material, wie FeB, CoFe und CoFeB. In einer Ausführungsform enthält der freie Magnet 310 ein Co100-x-yFexBy, wo X und Y jeweils Atomprozent darstellen, sodass X zwischen 50 - 80 liegt und Y zwischen10 - 40 liegt und die Summe von X und Y kleiner ist als 100. In einer Ausführungsform ist X gleich 60 und Y ist 20. In einer Ausführungsform ist der freie Magnet 310 FeB, wo die Konzentration von Bor zwischen 10 - 40 Atomprozent der gesamten Zusammensetzung der FeB-Legierung ist. In einer Ausführungsform hat der freie Magnet 310 eine Dicke, die im Bereich von 1 nm - 2,5 nm ist.
  • In einer Ausführungsform enthält Bodenelektrode 304 eine amorphe leitfähige Schicht. In einer Ausführungsform ist Bodenelektrode 304 eine topografisch glatte Elektrode. In einer Ausführungsform enthält Bodenelektrode 304 ein Material, wie W, Ta, TaN oder TiN. In einer Ausführungsform besteht Bodenelektrode 304 aus Ru-Schichten, verschachtelt mit Ta-Schichten. In einer Ausführungsform hat Bodenelektrode 304 eine Dicke im Bereich von 20 nm - 50 nm. In einer Ausführungsform enthält die obere Elektrode 312 ein Material, wie W, Ta, TaN oder TiN. In einer Ausführungsform hat die obere Elektrode 312 eine Dicke im Bereich von 30 - 70 nm. In einer Ausführungsform sind die Bodenelektrode 304 und obere Elektrode 312 dasselbe Metall wie Ta oder TiN.
  • In einer Ausführungsform hat die MTJ-Vorrichtung eine kombinierte Gesamtdicke der einzelnen Schichten im Bereich von 60 nm - 100 nm und eine Breite im Bereich von 10 nm und 50 nm.
  • In einer Ausführungsform ist das nicht flüchtige Speicherelement 302 ein resistiver Direktzugriffspeicher (RRAM), der nach dem Prinzip filamentärer Leitung arbeitet. Wenn eine RRAM-Vorrichtung einen anfänglichen Spannungsdurchbruch erfährt, bildet sich ein Filament in einer Schicht, die als Umschaltschicht bekannt ist. Die Größe des Filaments hängt von der Magnitude der Durchbruchspannung ab und ein zuverlässiges Umschalten zwischen verschiedenen Widerstandszuständen in einer filamentären RRAM-Vorrichtung kann bei größerem Strom deutlich verstärkt sein. In einer Ausführungsform kann Transistor 100, der eine zusätzliche Stromverstärkung (durch Erhöhung im Antriebsstrom) bereitstellen kann, vorteilhaft an eine RRAM-Vorrichtung gekoppelt sein, um einen zuverlässigen Umschaltbetrieb bereitzustellen.
  • 3C stellt eine Querschnittsansicht eines beispielhaften nicht flüchtigen Speicherelements 302 dar, das eine resistive Direktzugriffspeicher-, (RRAM), Vorrichtung enthält. In der dargestellten Ausführungsform enthält der RRAM-Materialstapel eine Bodenelektrode 314, eine Umschaltschicht 316 über der Bodenelektrode 314, eine Sauerstoffaustauschschicht 318 über der Umschaltschicht 316 und eine obere Elektrode 320 auf der Sauerstoffaustauschschicht 318.
  • In einer Ausführungsform enthält die Bodenelektrode 314 eine amorphe leitfähige Schicht. In einer Ausführungsform ist die Bodenelektrode 314 eine topografisch glatte Elektrode. In einer Ausführungsform enthält die Bodenelektrode 314 ein Material, wie W, Ta, TaN oder TiN. In einer Ausführungsform besteht die Bodenelektrode 314 aus Ru-Schichten, verschachtelt mit Ta-Schichten. In einer Ausführungsform hat die Bodenelektrode 314 eine Dicke im Bereich von 20 nm - 50 nm. In einer Ausführungsform enthält die obere Elektrode 320 ein Material, wie W, Ta, TaN oder TiN. In einer Ausführungsform hat die obere Elektrode 320 eine Dicke im Bereich von 30 - 70 nm. In einer Ausführungsform sind die Bodenelektrode 314 und obere Elektrode 320 dasselbe Metall, wie Ta oder TiN.
  • Umschaltschicht 316 kann ein Metalloxid sein, zum Beispiel enthaltend Sauerstoff und Atome eines oder mehrerer Metalle, wie, ohne aber darauf beschränkt zu sein, Hf, Zr, Ti, Ta oder W. Im Fall von Titan oder Hafnium oder Tantal mit einem Oxidationszustand +4 hat Umschaltschicht 316 eine chemische Zusammensetzung, MOx, wo O Sauerstoff ist und X 2 ist oder im Wesentlichen annähernd 2 ist. Im Fall von Tantal mit einem Oxidationszustand +5 hat die Umschaltschicht 316 eine chemische Zusammensetzung, M2OX, wo O Sauerstoff ist und X 5 ist oder im Wesentlichen annähernd 5 ist. In einer Ausführungsform hat die Umschaltschicht 316 eine Dicke im Bereich von 1 - 5 nm.
  • Sauerstoffaustauschschicht 316 dient als eine Quelle für Sauerstoffleerstelle oder als Senke für O2-. In einer Ausführungsform besteht die Sauerstoffaustauschschicht 316 aus einem Metall, wie, ohne aber darauf beschränkt zu sein, Hafnium, Tantal oder Titan. In einer Ausführungsform hat die Sauerstoffaustauschschicht 316 eine Dicke im Bereich von 5 - 20 nm. In einer Ausführungsform ist die Dicke der Sauerstoffaustauschschicht 316 mindestens zweimal die Dicke der Umschaltschicht 316. In einer anderen Ausführungsform ist die Dicke der Sauerstoffaustauschschicht 316 mindestens zweimal die Dicke der Umschaltschicht 316. In einer Ausführungsform hat die RRAM-Vorrichtung eine kombinierte Gesamtdicke der einzelnen Schichten im Bereich von 60 nm - 100 nm und eine Breite im Bereich von 10 nm und 50 nm.
  • 4 stellt eine Rechenvorrichtung 400 gemäß Ausführungsformen der vorliegenden Erfindung dar. Wie gezeigt, nimmt Rechenvorrichtung 400 eine Platine 402 auf. Die Platine 402 kann eine Reihe von Komponenten enthalten, enthaltend, ohne aber darauf beschränkt zu sein, einen Prozessor 404 und mindestens einen Kommunikationschip 406. Prozessor 404 ist physisch und elektrisch an die Platine 402 gekoppelt. In manchen Implementierungen ist der Kommunikationschip 406 auch physisch und elektrisch an die Platine 402 gekoppelt. In weiteren Implementierungen ist der Kommunikationschip 406 Teil von Prozessor 404.
  • Abhängig von ihrer Anwendung kann Rechenvorrichtung 400 andere Komponenten enthalten, die physisch und elektrisch an die Platine 402 gekoppelt sein können oder nicht. Diese anderen Komponenten enthalten, ohne aber darauf beschränkt zu sein, flüchtigen Speicher (z.B. DRAM), nicht flüchtigen Speicher (z.B. ROM), Flash-Speicher, einen Grafikprozessor, einen Digitalsignalprozessor, einen Krypto-Prozessor, ein Chipset, eine Antenne, eine Anzeige, eine Berührungsschirmanzeige, eine Berührungsschirmsteuerung, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker, eine Vorrichtung für ein globales Positionsbestimmungssystem (GPS), einen Kompass, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massenspeichervorrichtung (wie Festplattenlaufwert, Compact Disk (CD), Digital Versatile Disk (DVD) und so weiter).
  • Kommunikationschip 406 ermöglicht drahtlose Kommunikation für den Transfer von Daten zu und von Rechenvorrichtung 400. Der Begriff „drahtlos“ und seine Ableitungen können zur Beschreibung von Schaltungen, Vorrichtungen, Systemen, Methoden, Techniken, Kommunikationskanälen usw. verwendet werden, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Begriff bedeutet nicht, dass die zugehörigen Vorrichtungen keine Drähte beinhalten, obwohl dies in manchen Ausführungsformen zutreffen könnte. Kommunikationschip 406 kann jeden bzw. jedes einer Reihe von drahtlosen Standards oder Protokollen implementieren, enthaltend, ohne aber darauf beschränkt zu sein, Wi-Fi (IEEE 802.11 Familie), WiMAX (IEEE 802.11 Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon wie auch andere drahtlose Protokolle, die als 3G, 4G, 5G bezeichnet sind, und darüber hinaus. Rechenvorrichtung 400 kann mehrere Kommunikationschips 406 enthalten. Beispielsweise kann ein erster Kommunikationschip 406 für drahtlose Kommunikation mit kürzerer Reichweite bestimmt sein, wie Wi-Fi und Bluetooth, und ein zweiter Kommunikationschip 404 kann für drahtlose Kommunikation mit längerer Reichweite bestimmt sein, wie GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und andere.
  • Prozessor 404 der Rechenvorrichtung 400 enthält ein integriertes Schaltung-Die, das im Prozessor 404 verpackt ist. In manchen Ausführungsformen enthält das integrierte Schaltungs-Die von Prozessor 404 einen oder mehrere Transistoren, wie Transistor 100, der eine AFE-Gate-Dielektrikum-Schicht enthält, gebaut gemäß Ausführungsformen der vorliegenden Erfindung. Der Begriff „Prozessor“ kann sich auf jede Vorrichtung oder einen Teil einer Vorrichtung beziehen, die elektronische Daten von Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten umzuformen, die in Registern und/oder Speicher gespeichert werden können.
  • Kommunikationschip 406 enthält auch ein integriertes Schaltungs-Die, das im Kommunikationschip 406 verpackt ist. In einer anderen Ausführungsform enthält das integrierte Schaltungs-Die von Kommunikationschip 406 ein Speicher-Array mit Speicherzellen, enthaltend einen Transistor mit einer AFE-Gate-Dielektrikum-Schicht, wie Transistor 100, und eine nicht flüchtige Speichervorrichtung 302, die an den Drain-Kontakt 126 von Transistor 100 gekoppelt ist, beschrieben in Verbindung mit 3A, die in einen Logikprozessor integriert ist, der gemäß Ausführungsformen der vorliegenden Erfindung gebaut ist.
  • In verschiedenen Beispielen können ein oder mehrere Kommunikationschips 404, 405 auch physisch und/oder elektrisch an die Hauptplatine 402 gekoppelt sein. In weiteren Implementierungen können Kommunikationschips 404 Teil von Prozessor 401 sein. Abhängig von ihren Anwendungen kann Rechenvorrichtung 400 andere Komponenten enthalten, die physisch und/oder elektrisch an die Hauptplatine 402 gekoppelt sein können oder nicht. Diese anderen Komponenten können, ohne aber darauf beschränkt zu sein, flüchtigen Speicher (z.B. DRAM) 407, 408, nicht flüchtigen Speicher (z.B. ROM) 410, einen Grafikprozessor 412, Flash-Speicher, eine Vorrichtung für ein globales Positionsbestimmungssystem (GPS) 413, Kompass 414, einen Chipset 406, eine Antenne 416, einen Leistungsverstärker 409, eine Berührungsschirmsteuerung 411, eine Berührungsschirmanzeige 417, einen Lautsprecher 415, eine Kamera 403 und eine Batterie 418, wie dargestellt, und andere Komponenten, wie einen Digitalsignalprozessor, einen Krypto-Prozessor, einen Audio-Codec, einen Video-Codec, einen Beschleunigungsmesser, ein Gyroskop und eine Massenspeichervorrichtung (wie Festplattenlaufwerk, Solid State-Laufwerk (SSD), Compact Disk (CD), Digital Versatile Disk (DVD) und so weiter) oder dergleichen enthalten. In weiteren Ausführungsformen kann jede Komponente, die in der Rechenvorrichtung 400 aufgenommen und oben besprochen ist, einen eigenständigen integrierten Schaltungsspeicher enthalten, der eine oder mehrere Arrays von Speicherzellen 300 und/oder Transistor 100 enthält, der gemäß Ausführungsformen der vorliegenden Erfindung gebaut ist.
  • In verschiedenen Implementierungen kann die Rechenvorrichtung 400 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein Personal Digital Assistant (PDA), ein ultra-mobiler PC, ein Mobiltelefon, ein Desktop Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbares Musikabspielgerät oder ein digitaler Videorecorder sein. In weiteren Implementierungen kann die Rechenvorrichtung 400 jede andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • 5 stellt eine integrierte Schaltungs-, (IC), Struktur dar, die einen oder mehrere Transistoren und Speicherzellen enthält, die in Ausführungsformen der vorliegenden Offenbarung beschrieben sind. Die Integrierte Schaltungs-, (IC), Struktur 500 ist ein eingefügtes Substrat, das zum Überbrücken eines ersten Substrats 502 mit einem zweiten Substrat 504 verwendet wird. Das erste Substrat 502 kann beispielsweise ein integriertes Schaltungs-Die sein. Das zweite Substrat 504 kann beispielsweise ein Speichermodul, eine Computerhauptplatine, oder ein anderes integriertes Schaltungs-Die sein. In einer Ausführungsform enthält das integrierte Schaltungs-Die einen oder mehrere Transistoren, wie Transistor 100, der eine AFE-Gate-Dielektrikum-Schicht enthält, wie in Verbindung mit 1A und 2A - 2K oben beschrieben ist. In einer Ausführungsform enthält das Speichermodul Speicherzellen mit einem oder mehreren Transistoren mit einer AFE-Gate-Dielektrikum-Schicht, wie Transistor 100, und eine nicht flüchtige Speichervorrichtung 302, die an den Drain-Kontakt 126 von Transistor 100 gekoppelt ist, wie in Verbindung mit 3A beschrieben ist. Im Allgemeinen ist der Zweck einer integrierten Schaltungs-, (IC), Struktur 500 die Ausbreitung einer Verbindung zu einer breiteren Teilung oder das Umleiten einer Verbindung zu einer anderen Verbindung. Zum Beispiel kann die integrierte Schaltungs-, (IC), Struktur 500 ein integriertes Schaltungs-Die an ein Ball Grid Array (BGA) 506 koppeln, das anschließend an ein zweites Substrat 504 gekoppelt werden kann. In manchen Ausführungsformen sind das erste und zweite Substrat 502, 504 an gegenüberliegenden Seiten einer integrierten Schaltungs-, (IC), Struktur 500 befestigt. In anderen Ausführungsformen sind das erste und zweite Substrat 502, 504 an derselben Seite einer integrierten Schaltungs-, (IC), Struktur 500 befestigt. Und in weiteren Ausführungsformen sind drei oder mehr Substrate durch eine integrierte Schaltungs-, (IC), Struktur 500 miteinander verbunden.
  • Die integrierte Schaltungs-, (IC), Struktur 500 kann aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem keramischen Material oder einem polymeren Material, wie Polyimid, gebildet sein. In weiteren Implementierungen kann die integrierte Schaltungs-, (IC), Struktur aus abwechselnd starren oder flexiblen Materialien gebildet sein, die dieselben Materialien enthalten können, die oben zur Verwendung in einem Halbleitersubstrat beschrieben sind, wie Silizium, Germanium und andere Gruppe III-V- und Gruppe IV-Materialien.
  • Die integrierte Schaltungs-, (IC), Struktur 500 kann Metall-Interconnects 508 und Durchkontaktierungen 510 enthalten, enthaltend, ohne aber darauf beschränkt zu sein, Silizium-Durchkontaktierungen (TSVs, Through-Silicon Vias) 510. Die integrierte Schaltungs-, (IC), Struktur 500 kann ferner eingebettete Vorrichtungen 514 enthalten, enthaltend sowohl passive als auch aktive Vorrichtungen. Solche Vorrichtungen enthalten, ohne aber darauf beschränkt zu sein, Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktoren, Sicherungen, Dioden, Transformatoren, Transistoren, enthaltend mindestens einen Transistor, wie Transistor 100, Speichermodule, enthaltend mindestens eine Speicherzelle, wie Speicherzelle 300, die jeweils ein nicht flüchtiges Speicherelement 302 und Transistor 100 mit AFE-Gate-Dielektrikum-Schicht 102 haben, Sensoren und elektrostatische Entladungs-, (ESD), Vorrichtungen. Komplexere Vorrichtungen, wie Funkfrequenz-, (RF), Vorrichtungen, Leistungsverstärker, Leistungsmanagementvorrichtungen, Antennen, Arrays, Sensoren und MEMS-Vorrichtungen können auch auf der integrierten Schaltungs-, (IC), Struktur 500 gebildet sein. Gemäß Ausführungsformen der Offenbarung können hier offenbarte Einrichtungen oder Prozesse bei der Herstellung einer integrierten Schaltungs-, (IC), Struktur 500 verwendet werden.
  • Daher können eine oder mehrere Ausführungsformen der vorliegenden Erfindung sich im Allgemeinen auf die Herstellung von Transistoren für logische und eingebettete Speicher beziehen. Der mikroelektronische Speicher kann nicht flüchtig sein, wobei der Speicher gespeicherte Informationen halten kann, selbst wenn er nicht mit Leistung versorgt ist.
  • Daher enthalten Ausführungsformen der vorliegenden Erfindung einen Transistor mit einer AFE-Gate-Dielektrikum-Schicht und Herstellungsverfahren.
  • In ersten Beispielen enthält ein Transistor eine antiferroelektrische (AFE) Gate-Dielektrikum-Schicht auf einem Substrat, wo die AFE-Gate-Dielektrikum-Schicht kristallin ist und Sauerstoff und einen Dotierstoff enthält. Der Transistor enthält weiter eine Gate-Elektrode auf der AFE-Gate-Dielektrikum-Schicht, eine Source-Struktur und eine Drain-Struktur auf dem Substrat, wo die Gate-Elektrode zwischen der Source-Struktur und der Drain-Struktur liegt. Der Transistor enthält weiter einen Source-Kontakt, gekoppelt mit der Source-Struktur und einen Drain-Kontakt, gekoppelt mit der Drain-Struktur.
  • In zweiten Beispielen, für eines der ersten Beispiele, enthält die AFE-Gate-Dielektrikum-Schicht weiter mindestens eines von Hafnium oder Zirkonium.
  • In dritten Beispielen, für eines der ersten bis zweiten Beispiele, enthält die AFE-Gate-Dielektrikum-Schicht abwechselnde Schichten einer ersten Schicht, enthaltend Sauerstoff, Hafnium und den Dotierstoff, und einer zweiten Schicht, enthaltend Sauerstoff, Zirkonium und den Dotierstoff.
  • In vierten Beispielen, für eines der ersten bis dritten Beispiele, enthält der Dotierstoff mindestens eines von Silizium und Kobalt.
  • In fünften Beispielen, für eines der ersten bis vierten Beispiele, enthält der Dotierstoff Silizium mit einer Konzentration von mindestens 6 Atomprozent.
  • In sechsten Beispielen, für eines der ersten bis fünften Beispiele, hat die AFE-Gate-Dielektrikum-Schicht eine Dicke von mindestens 10 nm.
  • In siebenten Beispielen, für eines der ersten bis sechsten Beispiele, enthält die AFE-Gate-Dielektrikum-Schicht eine tetragonale Kristallstruktur.
  • In achten Beispielen, für eines der ersten bis siebenten Beispiele, enthält die Gate-Elektrode mindestens eines von Titannitrid, Tantalnitrid und Titanaluminiumnitrid.
  • In neunten Beispielen, für eines der ersten bis achten Beispiele, enthält die Gate-Elektrode Titannitrid, die AFE-Gate-Dielektrikum-Schicht enthält weiter Hafnium, der Dotierstoff enthält Silizium und die Gate-Elektrode und die AFE-Gate-Dielektrikum-Schicht enthalten jeweils eine tetragonale Kristall struktur.
  • In zehnten Beispielen, für eines der ersten bis neunten Beispiele, enthält die Gate-Elektrode Titannitrid, die AFE-Gate-Dielektrikum-Schicht enthält weiter Zirkonium, der Dotierstoff enthält Kobalt.
  • In elften Beispielen, für eines der ersten bis zehnten Beispiele, enthält die AFE-Dielektrikumschicht einen Abschnitt an einer Seitenwand der Gate-Elektrode.
  • In zwölften Beispielen enthält eine Halbleitervorrichtung einen Transistor und eine Speichervorrichtung oberhalb des Transistors und mit diesem gekoppelt. Transistor enthält eine antiferroelektrische (AFE) Gate-Dielektrikum-Schicht auf einem Substrat, wo die AFE-Gate-Dielektrikum-Schicht kristallin ist und Sauerstoff und einen Dotierstoff enthält. Der Transistor enthält weiter eine Gate-Elektrode auf der AFE-Gate-Dielektrikum-Schicht, eine Source-Struktur und eine Drain-Struktur auf dem Substrat, wo die Gate-Elektrode zwischen der Source-Struktur und der Drain-Struktur liegt. Der Transistor enthält weiter einen Source-Kontakt, gekoppelt mit der Source-Struktur und einen Drain-Kontakt, gekoppelt mit der Drain-Struktur.
  • In dreizehnten Beispielen, für eines der zwölften Beispiele, wobei die AFE-Gate-Dielektrikum-Schicht weiter mindestens eines von Hafnium oder Zirkonium enthält.
  • In vierzehnten Beispielen, für eines der zwölften bis dreizehnten Beispiele, enthält die AFE-Gate-Dielektrikum-Schicht abwechselnde Schichten einer ersten Schicht, enthaltend Sauerstoff, Hafnium und den Dotierstoff und einer zweiten Schicht, enthaltend Sauerstoff, Zirkonium und den Dotierstoff.
  • In fünfzehnten Beispielen, für eines der zwölften bis vierzehnten Beispiele, enthält der Dotierstoff mindestens eines von Silizium oder Kobalt.
  • In sechzehnten Beispielen, für eines der zwölften bis fünfzehnten Beispiele, enthält der Dotierstoff Silizium mit einer Konzentration von mindestens 6 Atomprozent.
  • In siebzehnten Beispielen, für eines der zwölften bis sechzehnten Beispiele, hat die AFE-Gate-Dielektrikum-Schicht eine Dicke von mindestens 10 nm.
  • In achtzehnten Beispielen, für eines der zwölften bis siebzehnten Beispiele, enthält das Speicherelement ein resistives Direktzugriffspeicher-, (RRAM), Element über dem Drain-Kontakt. Das RRAM-Element enthält weiter eine Bodenelektrode, eine Umschaltschicht über der Bodenelektrode; und eine obere Elektrode oberhalb der Umschaltschicht.
  • In neunzehnten Beispielen, für eines der zwölften bis achtzehnten, hat die Umschaltschicht eine chemische Zusammensetzung, MO2-X, wo M ein Metall ist und O ein Oxid ist, wo X ungefähr im Bereich von 0 bis 0,05 ist.
  • In zwanzigsten Beispielen, für eines der zwölften bis siebzehnten Beispiele, enthält das Speicherelement eine magnetische Tunnelübergangs-, (MTJ), Vorrichtung oberhalb des Drain-Kontakts. Die MTJ-Vorrichtung enthält einen festgesetzten Magneten, eine Tunnelsperrschicht oberhalb des festgesetzten Magneten und einen freien Magneten oberhalb der Tunnelsperrschicht.
  • In einundzwanzigsten Beispielen enthält ein Verfahren zum Herstellen einer Halbleiterstruktur Bereitstellen eines Substrats und Strukturieren des Substrats zur Bildung einer Kanalschicht und einer Isolierung. Das Verfahren enthält weiter Bilden einer antiferroelektrischen (AFE) Gate-Dielektrikum-Schicht auf der Kanal Schicht und Bilden einer Gate-Elektrode auf der AFE-Gate-Dielektrikum-Schicht. Das Verfahren enthält weiter Bilden einer dotierten Source-Struktur und einer dotierten Drain-Struktur, die mit der Kanal Schicht gekoppelt ist, und Bilden eines Source-Kontakts, der mit der Source-Struktur gekoppelt ist, und Bilden eines Drain-Kontakts auf der Drain-Struktur.
  • In zweiundzwanzigsten Beispielen, für eines der einundzwanzigsten Beispiele, wobei Bilden der AFE-Gate-Dielektrikum-Schicht Abscheiden der AFE-Gate-Dielektrikum-Schicht und In situ-Dotieren der AFE-Gate-Dielektrikum-Schicht mit Silizium- oder Aluminiumatomen enthält.
  • In dreiundzwanzigsten Beispielen, für eines der einundzwanzigsten bis zweiundzwanzigsten Beispiele, enthält Bilden der AFE-Gate-Dielektrikum-Schicht weiter Abscheiden abwechselnder Schichten einer ersten Schicht, enthaltend Sauerstoff und Hafnium, und einer zweiten Schicht, enthaltend Sauerstoff und Zirkonium, auf der ersten Schicht und In situ-Dotieren der AFE-Gate-Dielektrikum-Schicht mit Siliziumatomen.
  • In vierundzwanzigsten Beispielen, für eines der einundzwanzigsten bis dreiundzwanzigsten Beispiele, enthält Bilden der Gate-Elektrode Abscheiden eines kristallinen Gate-Elektrode Materials auf einer amorphen AFE-Gate-Dielektrikum-Schicht und Umformen der AFE-Gate-Dielektrikum-Schicht in einen tetragonalen kristallinen Zustand.
  • In fünfundzwanzigsten Beispielen, für eines der einundzwanzigsten Beispiele, weist Bilden der AFE-Gate-Dielektrikum-Schicht Abscheiden der AFE-Gate-Dielektrikum-Schicht und In situ-Dotieren der AFE-Gate-Dielektrikum-Schicht mit Kobaltatomen auf.

Claims (25)

  1. Transistor, aufweisend: eine antiferroelektrische (AFE) Gate-Dielektrikum-Schicht auf einem Substrat, wobei die AFE-Gate-Dielektrikum-Schicht kristallin ist und Sauerstoff und einen Dotierstoff aufweist; eine Gate-Elektrode auf der AFE-Gate-Dielektrikum-Schicht, eine Source-Struktur und eine Drain-Struktur auf dem Substrat, wobei die Gate-Elektrode zwischen der Source-Struktur und der Drain-Struktur liegt; und einen Source-Kontakt, gekoppelt mit der Source-Struktur, und einen Drain-Kontakt, gekoppelt mit der Drain-Struktur.
  2. Transistor nach Anspruch 1, wobei die AFE-Gate-Dielektrikum-Schicht ferner mindestens eines von Hafnium oder Zirkonium aufweist.
  3. Transistor nach Anspruch 2, wobei die AFE-Gate-Dielektrikum-Schicht abwechselnde Schichten einer ersten Schicht, aufweisend Sauerstoff, Hafnium und den Dotierstoff, und einer zweiten Schicht, aufweisend Sauerstoff, Zirkonium und den Dotierstoff, aufweist.
  4. Transistor nach einem der Ansprüche 1-3, wobei der Dotierstoff mindestens eines von Silizium, Kobalt oder Aluminium enthält.
  5. Transistor nach Anspruch 4, wobei der Dotierstoff Silizium mit einer Konzentration von mindestens 5 Atomprozent aufweist.
  6. Transistor nach einem der Ansprüche 1-5, wobei die AFE-Gate-Dielektrikum-Schicht eine Dicke von mindestens 10 nm hat.
  7. Transistor nach einem der Ansprüche 1-6, wobei die AFE-Gate-Dielektrikum-Schicht eine tetragonale Kristallstruktur aufweist.
  8. Transistor nach einem der Ansprüche 1-7, wobei die Gate-Elektrode mindestens eines von Titannitrid, Tantalnitrid und Titanaluminiumnitrid aufweist.
  9. Transistor nach einem der Ansprüche 1-8, wobei die Gate-Elektrode Titannitrid aufweist, die AFE-Gate-Dielektrikum-Schicht ferner Hafnium aufweist, der Dotierstoff Silizium aufweist und die Gate-Elektrode und die AFE-Gate-Dielektrikum-Schicht jeweils eine tetragonale Kristall struktur aufweisen.
  10. Transistor nach einem der Ansprüche 1-8, wobei die Gate-Elektrode Titannitrid aufweist, die AFE-Gate-Dielektrikum-Schicht ferner Zirkonium aufweist und der Dotierstoff Kobalt aufweist.
  11. Transistor nach Anspruch 1, wobei die AFE-Dielektrikumschicht einen Abschnitt an einer Seitenwand der Gate-Elektrode aufweist.
  12. Halbleitervorrichtung, aufweisend: einen Transistor, aufweisend: eine antiferroelektrische (AFE) Gate-Dielektrikum-Schicht auf einem Substrat, wobei die AFE-Gate-Dielektrikum-Schicht kristallin ist und Sauerstoff und einen Dotierstoff aufweist, eine Gate-Elektrode auf der Gate-Dielektrikum-Schicht; ein Source-Gebiet und ein Drain-Gebiet auf dem Substrat, wobei die Gate-Elektrode zwischen dem Source-Gebiet und dem Drain-Gebiet liegt; und einen Source-Kontakt auf dem Source-Gebiet und einen Drain-Kontakt auf dem Drain-Gebiet; und eine Speichervorrichtung oberhalb und gekoppelt mit dem Drain-Kontakt.
  13. Transistor nach Anspruch 12, wobei die AFE-Gate-Dielektrikum-Schicht ferner mindestens eines von Hafnium oder Zirkonium aufweist.
  14. Transistor nach Anspruch 13, wobei die AFE-Gate-Dielektrikum-Schicht abwechselnde Schichten einer ersten Schicht, aufweisend Sauerstoff, Hafnium und den Dotierstoff, und einer zweiten Schicht, aufweisend Sauerstoff, Zirkonium und den Dotierstoff, aufweist.
  15. Transistor nach Anspruch 12, wobei der Dotierstoff mindestens eines von Silizium, Kobalt und Aluminium enthält.
  16. Transistor nach Anspruch 15, wobei der Dotierstoff Silizium mit einer Konzentration von mindestens 6 Atomprozent aufweist.
  17. Transistor nach Anspruch 12, wobei die AFE-Gate-Dielektrikum-Schicht eine Dicke von mindestens 10 nm hat.
  18. Halbleitervorrichtung nach Anspruch 12, wobei das Speicherelement ein resistives Direktzugriffspeicher-, (RRAM), Element oberhalb des Drain-Kontakts aufweist, das RRAM-Element aufweisend: eine Bodenelektrode; eine Umschaltschicht oberhalb der Bodenelektrode; und eine obere Elektrode oberhalb der Umschaltschicht.
  19. Halbleitervorrichtung nach Anspruch 18, wobei die Umschaltschicht eine chemische Zusammensetzung, MO2-X, hat, wo M ein Metall ist und O ein Oxid ist, wo X ungefähr im Bereich von 0 bis 0,05 ist.
  20. Halbleitervorrichtung nach Anspruch 12, wobei das Speicherelement eine magnetische Tunnelübergangs-, (MTJ), Vorrichtung oberhalb des Drain-Kontakts aufweist, die MTJ-Vorrichtung aufweisend: einen festgesetzten Magneten; eine Tunnelsperrschicht oberhalb des festgesetzten Magneten; und einen freien Magneten oberhalb der Tunnelsperrschicht.
  21. Verfahren zum Herstellen einer Halbleiterstruktur, das Verfahren aufweisend: Bereitstellen eines Substrats; Strukturieren des Substrats zur Bildung einer Kanalschicht und einer Isolierung, Bilden einer antiferroelektrischen (AFE) Gate-Dielektrikum-Schicht auf der Kanalschicht; Bilden einer Gate-Elektrode auf der AFE-Gate-Dielektrikum-Schicht, Bilden einer dotierten Source-Struktur und einer dotierten Drain-Struktur auf der Kanalschicht; und Bilden eines Source-Kontakts, gekoppelt mit der Source-Struktur, und Bilden eines Drain-Kontakts, gekoppelt mit der Drain-Struktur.
  22. Verfahren nach Anspruch 21, wobei Bilden der AFE-Gate-Dielektrikum-Schicht Abscheiden der AFE-Gate-Dielektrikum-Schicht und In situ-Dotieren der AFE-Gate-Dielektrikum-Schicht mit Silizium- oder Aluminiumatomen aufweist.
  23. Verfahren nach Anspruch 21, wobei Bilden der AFE-Gate-Dielektrikum-Schicht ferner Abscheiden abwechselnder Schichten einer ersten Schicht, aufweisend Sauerstoff und Hafnium, und einer zweiten Schicht, aufweisend Sauerstoff und Zirkonium, auf der ersten Schicht und In situ-Dotieren der AFE-Gate-Dielektrikum-Schicht mit Siliziumatomen aufweist.
  24. Verfahren nach Anspruch 21, wobei Bilden der Gate-Elektrode Abscheiden eines kristallinen Gate-Elektrodenmaterials auf einer amorphen AFE-Gate-Dielektrikum-Schicht und Umformen der AFE-Gate-Dielektrikum-Schicht in einen tetragonalen kristallinen Zustand enthält.
  25. Verfahren nach Anspruch 21, wobei Bilden der AFE-Gate-Dielektrikum-Schicht Abscheiden der AFE-Gate-Dielektrikum-Schicht und In situ-Dotieren der AFE-Gate-Dielektrikum-Schicht mit Kobaltatomen aufweist.
DE112018006841.2T 2018-01-12 2018-01-12 Antiferroelektrische gate-dielektrikum-transistoren und deren herstellungsverfahren Pending DE112018006841T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2018/013518 WO2019139612A1 (en) 2018-01-12 2018-01-12 Antiferroelectric gate dielectric transistors and their methods of fabrication

Publications (1)

Publication Number Publication Date
DE112018006841T5 true DE112018006841T5 (de) 2020-10-01

Family

ID=67219800

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018006841.2T Pending DE112018006841T5 (de) 2018-01-12 2018-01-12 Antiferroelektrische gate-dielektrikum-transistoren und deren herstellungsverfahren

Country Status (3)

Country Link
US (2) US11152482B2 (de)
DE (1) DE112018006841T5 (de)
WO (1) WO2019139612A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230029647A1 (en) * 2021-07-29 2023-02-02 Taiwan Semiconductor Manufacturing Company Limited Ni(Al)O P-TYPE SEMICONDUCTOR VIA SELECTIVE OXIDATION OF NiAl AND METHODS OF FORMING THE SAME

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4445213B2 (ja) * 2003-05-12 2010-04-07 株式会社日立製作所 半導体装置
US7755128B2 (en) * 2007-03-20 2010-07-13 Tokyo Electron Limited Semiconductor device containing crystallographically stabilized doped hafnium zirconium based materials
JP5690207B2 (ja) 2011-05-11 2015-03-25 ルネサスエレクトロニクス株式会社 半導体装置
US20160064510A1 (en) * 2014-08-26 2016-03-03 Globalfoundries Inc. Device including a floating gate electrode and a layer of ferroelectric material and method for the formation thereof
US10153155B2 (en) * 2015-10-09 2018-12-11 University Of Florida Research Foundation, Incorporated Doped ferroelectric hafnium oxide film devices
US9673376B1 (en) 2016-02-03 2017-06-06 Globalfoundries Inc. Methods to utilize piezoelectric materials as gate dielectric in high frequency RBTs in an IC device
US9793397B1 (en) * 2016-09-23 2017-10-17 International Business Machines Corporation Ferroelectric gate dielectric with scaled interfacial layer for steep sub-threshold slope field-effect transistor

Also Published As

Publication number Publication date
US20210399113A1 (en) 2021-12-23
WO2019139612A1 (en) 2019-07-18
US20200273962A1 (en) 2020-08-27
US11764282B2 (en) 2023-09-19
US11152482B2 (en) 2021-10-19

Similar Documents

Publication Publication Date Title
US11508903B2 (en) Spin orbit torque device with insertion layer between spin orbit torque electrode and free layer for improved performance
US11367749B2 (en) Spin orbit torque (SOT) memory devices and their methods of fabrication
US11348970B2 (en) Spin orbit torque (SOT) memory device with self-aligned contacts and their methods of fabrication
DE112016006556T5 (de) Ansätze zum Einbetten von Spin-Hall-MTJ-Vorrichtungen in einen Logikprozessor und die daraus resultierenden Strukturen
US11476408B2 (en) Spin orbit torque (SOT) memory devices with enhanced magnetic anisotropy and methods of fabrication
DE102014014234A1 (de) Hybridphasen-Feldeffekttransistor
US11062752B2 (en) Spin orbit torque memory devices and methods of fabrication
US11444237B2 (en) Spin orbit torque (SOT) memory devices and methods of fabrication
US11362263B2 (en) Spin orbit torque (SOT) memory devices and methods of fabrication
US11784251B2 (en) Transistors with ferroelectric spacer and methods of fabrication
US11574666B2 (en) Spin orbit torque memory devices and methods of fabrication
DE102019121696A1 (de) Speicherzellen mit einem transistor und einem ferroelektrischen kondensator in diagonalen anordnungen
US11276730B2 (en) Spin orbit torque memory devices and methods of fabrication
US11380838B2 (en) Magnetic memory devices with layered electrodes and methods of fabrication
DE102020106790A1 (de) Magnetische speicherbauelemente und herstellungsverfahren
DE112015007226T5 (de) Fertigung von nicht-planaren IGZO-Vorrichtungen für eine verbesserte Elektrostatik
DE102019108021A1 (de) Wrap-Around-Kontaktstrukturen für Halbleiterfinnen
US11594673B2 (en) Two terminal spin orbit memory devices and methods of fabrication
DE112013007051T5 (de) CMOS-kompatible Polyzid-Sicherungsstruktur und Verfahren zum Herstellen selbiger
DE102020130989A1 (de) Übergangsmetalldichalkogenidnanodrähte und fertigungsverfahren
DE102020107566A1 (de) Interconnect- und Metallisierungsstrukturen für Logik- und Speichervorrichtungen und Fertigungsverfahren
DE102020133578A1 (de) Passivierungsschichten für Dünnfilmtransistoren und Fertigungsverfahren
DE102020111597A1 (de) Vertikale transistoren für ultradichte logik- und speicheranwendungen
US20200313076A1 (en) Spin orbit memory devices with enhanced tunneling magnetoresistance ratio (tmr) and methods of fabrication
US11683939B2 (en) Spin orbit memory devices with dual electrodes, and methods of fabrication

Legal Events

Date Code Title Description
R081 Change of applicant/patentee

Owner name: INTEL CORPORATION, SANTA CLARA, US

Free format text: FORMER OWNER: INTEL CORPORATION, SANTA CLARA, CA, US

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE