DE112014006759T5 - Semiconductor device, method for manufacturing a semiconductor device and power conversion device - Google Patents

Semiconductor device, method for manufacturing a semiconductor device and power conversion device Download PDF

Info

Publication number
DE112014006759T5
DE112014006759T5 DE112014006759.8T DE112014006759T DE112014006759T5 DE 112014006759 T5 DE112014006759 T5 DE 112014006759T5 DE 112014006759 T DE112014006759 T DE 112014006759T DE 112014006759 T5 DE112014006759 T5 DE 112014006759T5
Authority
DE
Germany
Prior art keywords
resin
resin film
chip
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112014006759.8T
Other languages
German (de)
Other versions
DE112014006759B4 (en
Inventor
Kan Yasui
Kazuhiro Suzuki
Takashi Hirao
Renichi Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE112014006759T5 publication Critical patent/DE112014006759T5/en
Application granted granted Critical
Publication of DE112014006759B4 publication Critical patent/DE112014006759B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/48993—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Abstract

In einer Leistungshalbleitervorrichtung wird eine Beschichtung eines drahtgebondeten Abschnitts mit einem Harz in einer im hohen Grade zuverlässigen und leichten Weise gefördert. Die Halbleitervorrichtung enthält: einen Halbleiter-Chip (12), der so ausgebildet ist, dass er darauf eine Oberflächenelektrode (31) aufweist, um mit Drähten (13) verbunden zu werden; einen ersten Harzfilm (40), der die gebondeten Abschnitte zwischen den Drähten (13) und der Oberflächenelektrode (31) abdeckt; einen zweiten Harzfilm (34), der einen Umfang einer Oberfläche abdeckt, auf der die Oberflächenelektrode (31) ausgebildet ist, sich mit dem ersten Harzfilm (40) in Kontakt befindet und eine Filmdicke aufweist, die größer als die des ersten Harzfilms (40) ist; und ein gelartiges Dichtungsmittel (36), das den Halbleiter-Chip (12), den ersten Harzfilm (40) und den zweiten Harzfilm (34) abdeckt.In a power semiconductor device, coating of a wire-bonded portion with a resin is promoted in a highly reliable and easy manner. The semiconductor device includes: a semiconductor chip (12) formed to have thereon a surface electrode (31) to be connected to wires (13); a first resin film (40) covering the bonded portions between the wires (13) and the surface electrode (31); a second resin film (34) covering a circumference of a surface on which the surface electrode (31) is formed, being in contact with the first resin film (40), and having a film thickness larger than that of the first resin film (40) is; and a gel-like sealant (36) covering the semiconductor chip (12), the first resin film (40) and the second resin film (34).

Description

TECHNISCHES GEBIETTECHNICAL AREA

Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, ein Verfahren zum Herstellen einer Halbleitervorrichtung und eine Leistungsumsetzungsvorrichtung.The present invention relates to a semiconductor device, a method of manufacturing a semiconductor device, and a power conversion device.

TECHNISCHER HINTERGRUNDTECHNICAL BACKGROUND

Ein Leistungshalbleiter wird in einer Leistungsumsetzungsvorrichtung, die durch einen Inverter repräsentiert wird, als eine Hauptkomponente verwendet, die eine Gleichrichtungsfunktion und eine Schaltfunktion aufweist. Als ein Material für einen Leistungshalbleiter ist zusätzlich zu Silicium, das hauptsächlich verwendet wird, zunehmend Siliciumcarbid (SiC) aufgrund seiner hervorragenden physikalischen Materialeigenschaften eingeführt worden.A power semiconductor is used in a power conversion device represented by an inverter as a main component having a rectifying function and a switching function. As a material for a power semiconductor, in addition to silicon mainly used, silicon carbide (SiC) has been increasingly introduced because of its excellent physical material properties.

Verschiedene Leistungshalbleiterzellen sind in Abhängigkeit von der Anwendung einzeln oder in Kombination in Baugruppen angeordnet, um ein Leistungshalbleitermodul zu erzeugen. Ein Silicium-IGBT (ein Silicium-Bipolartransistor mit isoliertem Gate) und eine PN-Diode für den Freilauf werden z. B. im Allgemeinen kombiniert, um ein Modul für eine elektrische Eisenbahn zu erzeugen. Viele der tatsächlichen Modulprodukte sind z. B. in jene klassifiziert, die eine Nennstromkapazität von 600 A bis 1800 A und eine Durchbruchspannung von 1,7 kV bis 6,5 kV aufweisen. Es sind in Abhängigkeit von der Anwendung verschiedene Konfigurationen möglich, um eine Schaltung innerhalb des Moduls zu konfigurieren, einschließlich eines 1-in-1-Typs zum Bilden eines Arms in einem Inverter für eine Phase und eines 2-in-1-Typs zum Integrieren von zwei Armen.Various power semiconductor cells are arranged individually or in combination in assemblies, depending on the application, to produce a power semiconductor module. A silicon IGBT (a silicon insulated gate bipolar transistor) and a PN diode for free-wheeling are disclosed, for example, in US Pat. B. generally combined to produce a module for an electric train. Many of the actual module products are z. B. in those having a rated current capacity of 600 A to 1800 A and a breakdown voltage of 1.7 kV to 6.5 kV. Various configurations are possible depending on the application to configure a circuit within the module, including a 1-in-1 type of forming an arm in a single phase inverter and a 2 in 1 type of integrating from two arms.

Eine interne Struktur dieser Module ist so, dass z. B. ein Leistungsmodul für eine elektrische Eisenbahn, das eine Anwendung mit einer hohen Durchbruchspannung und einer hohen Stromkapazität repräsentiert, mit isolierenden Substraten in einer Baugruppe angeordnet ist, wobei auf jedem davon IGBT-Chips, die parallelgeschaltet sind, um die Stromkapazität zu erhöhen, und Dioden-Chips, die außerdem parallelgeschaltet sind, angebracht sind. Hier werden das Drahtbonden und die Schaltungsverdrahtung auf dem isolierenden Substrat verwendet, um einen IGBT mit einer Freilaufdiode so zu verbinden, dass der IGBT und die Freilaufdiode antiparallel miteinander elektrisch verbunden sind. Jedes isolierende Substrat wird an einer Basisplatte angebracht, die später mit einem Kühlkörper verbunden wird, wobei dann die Hauptanschlüsse und die Hilfsanschlüsse mit ihm verbunden werden. Zusätzlich wird jedes isolierende Substrat durch ein Gehäuse abgedichtet, das eine Struktur des Abdeckens der Oberseite der Basisplatte aufweist, wobei ein Silicongel eingegossen wird, um einen Raum innerhalb des Gehäuses abzudichten.An internal structure of these modules is such that z. For example, a power train for an electric train representing an application having a high breakdown voltage and a high current capacity is arranged with insulating substrates in an assembly, on each of which IGBT chips connected in parallel to increase the current capacity, and Diode chips, which are also connected in parallel, are mounted. Here, the wire bonding and the circuit wiring on the insulating substrate are used to connect an IGBT to a freewheeling diode so that the IGBT and the freewheeling diode are electrically connected in anti-parallel with each other. Each insulating substrate is attached to a base plate, which is later connected to a heat sink, then the main terminals and the auxiliary terminals are connected to it. In addition, each insulating substrate is sealed by a housing having a structure of covering the top of the base plate, wherein a silicone gel is poured to seal a space inside the housing.

In einem Leistungshalbleitermodul variiert die Menge der Wärmeerzeugung aufgrund des Verlusts des Moduls selbst, das die Leistungsumsetzung passiv ausführt, gemäß der Variation der einer Last, wie z. B. einem Motor, zugeführten elektrischen Leistung. Die Zyklen der Wärmeerzeugung und der Abkühlung erzeugen eine Spannung zwischen den Aufbaumaterialien, die verschiedene thermische Ausdehnungskoeffizienten aufweisen, wobei dies zu einer schlechten Zuverlässigkeit aufgrund von Rissen oder des Ablösens einer Verbindung führt. Ein Abschnitt, der besonders dazu neigt, durch die thermische Ausdehnung und Kontraktion zerstört zu werden, ist ein durch Drahtbonden zwischen den Halbleiter-Chip und das Metall gebondeter Abschnitt. Der gebondete Abschnitt wird typischerweise durch Bonden eines Aluminiumdrahts, der einen Durchmesser von etwa einigen hundert Mikrometern aufweist, unter Verwendung einer Ultraschallbondtechnik an einen Aluminiumelektrodenfilm, der eine Dicke von etwa einigen Mikrometern aufweist, auf der Oberfläche des Chips gebildet, so dass sie sich mit der Oberfläche des Chips, wo die Wärme erzeugt wird, in Kontakt befindet und eine maßvolle Flächengröße aufweist, wobei leicht ein Schwachpunkt gebildet wird.In a power semiconductor module, the amount of heat generation varies due to the loss of the module itself, which performs power conversion passively, according to the variation of a load such as a load. As a motor, supplied electrical power. The cycles of heat generation and cooling generate stress between the building materials having different coefficients of thermal expansion, resulting in poor reliability due to cracking or peeling of a joint. A portion particularly prone to be destroyed by the thermal expansion and contraction is a portion bonded by wire bonding between the semiconductor chip and the metal. The bonded portion is typically formed by bonding an aluminum wire having a diameter of about several hundred micrometers to an aluminum electrode film having a thickness of about several microns using an ultrasonic bonding technique on the surface of the chip so as to conform to the Surface of the chip, where the heat is generated, in contact and has a moderate area size, with a weak point is easily formed.

Um dieses Problem zu beseitigen, offenbart das Patentdokument 1 ein Verfahren zum Verstärken eines drahtgebondeten Abschnitts, um die Zuverlässigkeit gegen die Zyklen (die Leistungszyklen) der Wärmeerzeugung und des Abkühlens zu verbessern. Gemäß diesem Dokument wird ein flüssiges Harz verwendet, um den gebondeten Abschnitt zum Verstärken des gebondeten Abschnitts zu beschichten, um die Zuverlässigkeit gegen die Leistungszyklen zu verbessern.In order to eliminate this problem, Patent Document 1 discloses a method for reinforcing a wire-bonded portion to improve the reliability against the cycles (the power cycles) of heat generation and cooling. According to this document, a liquid resin is used to coat the bonded portion for reinforcing the bonded portion to improve the reliability against the performance cycles.

DOKUMENT DES STANDES DER TECHNIKDOCUMENT OF THE PRIOR ART

PatentdokumentPatent document

  • Patentdokument 1: Japanische Patentveröffentlichung Nr. 2007-12831 Patent Document 1: Japanese Patent Publication No. 2007-12831

ZUSAMMENFASSUNG DER ERFINDUNGSUMMARY OF THE INVENTION

Die zu lösenden ProblemeThe problems to be solved

Gemäß der oben beschriebenen Technik gibt es jedoch ein Problem, dass sich das Harz, das nur in die Umgebung des drahtgebondeten Abschnitts zu tropfen ist, über die Oberseite des Chips ausbreitet und manchmal vom Umfang des Chips überläuft, um eine schlechte Verbindung oder eine schlechte Zuverlässigkeit zu verursachen.According to the technique described above, however, there is a problem that the resin, which is to be dropped only in the vicinity of the wire bonded portion, spreads over the top of the chip and sometimes overflows the periphery of the chip, poor connection or poor reliability to cause.

Die vorliegende Erfindung ist in Anbetracht der obigen Umstände gemacht worden, um eine Halbleitervorrichtung, ein Verfahren zum Herstellen einer Halbleitervorrichtung und eine Leistungsumsetzungsvorrichtung, die die Beschichtung eines drahtgebondeten Abschnitts mit einem Harz in einer im hohen Grade zuverlässigen und leichten Weise fördern, zu schaffen. The present invention has been made in view of the above circumstances to provide a semiconductor device, a method of manufacturing a semiconductor device, and a power conversion device that promote the coating of a wire bonded portion with a resin in a highly reliable and easy manner.

Die Lösung für die ProblemeThe solution to the problems

Um die obigen Probleme zu lösen, enthält eine Halbleitervorrichtung gemäß der vorliegenden Erfindung: einen Halbleiter-Chip, der so ausgebildet ist, dass er darauf eine Oberflächenelektrode aufweist, um mit Drähten verbunden zu werden; einen ersten Harzfilm, der die gebondeten Abschnitte zwischen den Drähten und der Oberflächenelektrode abdeckt; einen zweiten Harzfilm, der einen Umfang einer Oberfläche, auf der die Oberflächenelektrode ausgebildet ist, abdeckt, sich mit dem ersten Harzfilm in Kontakt befindet und eine Filmdicke aufweist, die größer als die des ersten Harzfilms ist; und ein gelähnliches Dichtungsmittel, das den Halbleiter-Chip, den ersten Harzfilm und den zweiten Harzfilm abdeckt.In order to solve the above problems, a semiconductor device according to the present invention includes: a semiconductor chip formed to have thereon a surface electrode to be connected to wires; a first resin film covering the bonded portions between the wires and the surface electrode; a second resin film covering a circumference of a surface on which the surface electrode is formed, being in contact with the first resin film and having a film thickness larger than that of the first resin film; and a gel-like sealant covering the semiconductor chip, the first resin film and the second resin film.

Die vorteilhaften Wirkungen der ErfindungThe beneficial effects of the invention

Gemäß der vorliegenden Erfindung ist der zweite Harzfilm dicker als der erste Harzfilm, um das Beschichten eines drahtgebondeten Abschnitts mit einem Harz in einer im hohen Grade zuverlässigen und leichten Weise zu fördern.According to the present invention, the second resin film is thicker than the first resin film to promote the coating of a wire-bonded portion with a resin in a highly reliable and easy manner.

KURZBESCHREIBUNG DER ZEICHNUNGENBRIEF DESCRIPTION OF THE DRAWINGS

1 ist eine perspektivische Explosionsansicht eines Leistungshalbleitermoduls gemäß einer ersten Ausführungsform der vorliegenden Erfindung; 1 Fig. 13 is an exploded perspective view of a power semiconductor module according to a first embodiment of the present invention;

2 ist ein Grundriss eines isolierenden Substrats 22 in der ersten Ausführungsform; 2 is a plan view of an insulating substrate 22 in the first embodiment;

3 ist eine Querschnittsansicht eines Abschnitts des isolierenden Substrats 22, an dem ein PN-Dioden-Chip 12 angebracht ist; 3 FIG. 12 is a cross-sectional view of a portion of the insulating substrate. FIG 22 to which a PN diode chip 12 is appropriate;

4 ist eine Querschnittsansicht des Chips 12 in einem Herstellungsschritt; 4 is a cross-sectional view of the chip 12 in a manufacturing step;

5 ist eine Querschnittsansicht des Chips 12 in einem weiteren Herstellungsschritt; 5 is a cross-sectional view of the chip 12 in a further production step;

6 ist eine Querschnittsansicht des Chips 12 in einem noch weiteren Herstellungsschritt; 6 is a cross-sectional view of the chip 12 in a still further manufacturing step;

7 ist eine Querschnittsansicht des Chips 12 in einem noch weiteren Herstellungsschritt; 7 is a cross-sectional view of the chip 12 in a still further manufacturing step;

8 ist ein Grundriss des Chips 12; 8th is a floor plan of the chip 12 ;

9 ist eine vergrößerte Schnittansicht eines Hauptteils in 7; 9 is an enlarged sectional view of a main part in 7 ;

10 ist ein Grundriss eines isolierenden Substrats 23 in einer zweiten Ausführungsform; und 10 is a plan view of an insulating substrate 23 in a second embodiment; and

11 ist eine Querschnittsansicht eines Abschnitts des isolierenden Substrats 23, an dem ein SiC-SBD-Chip 14 angebracht ist. 11 FIG. 12 is a cross-sectional view of a portion of the insulating substrate. FIG 23 at which a SiC SBD chip 14 is appropriate.

DIE AUSFÜHRUNGSFORMEN DER ERFINDUNGTHE EMBODIMENTS OF THE INVENTION

Die erste AusführungsformThe first embodiment

<Die Konfiguration der ersten Ausführungsform><The Configuration of First Embodiment>

Als Nächstes wird eine Beschreibung der Konfiguration eines Leistungshalbleitermoduls gemäß einer ersten Ausführungsform der vorliegenden Erfindung bezüglich 1 gegeben. Es wird angegeben, dass an diesem Modul IGBTs als eine Schaltelementgruppe, wobei jeder eine Spannungsfestigkeit von 3,3 kV und eine Nennstromkapazität von 1200 A aufweist, und PN-Dioden als eine Diodenelementgruppe, angebracht sind.Next, a description will be given of the configuration of a power semiconductor module according to a first embodiment of the present invention 1 given. It is stated that on this module, IGBTs are mounted as a switching element group, each having a withstand voltage of 3.3 kV and a rated current capacity of 1200 A, and PN diodes as a diode element group.

In 1 wird ein Gehäuse 25 des Moduls in einer im Wesentlichen rechteckigen Parallelepiped-Kastenform gebildet, wobei vier isolierende Substrate 22 durch Löten an einer Bodenplatte des Gehäuses 25 befestigt werden. Die zwei Hauptelektrodenanschlüsse 21 werden an die isolierenden Substrate 22 gelötet. Nachdem die Hauptelektrodenanschlüsse 21 mit den isolierenden Substraten 22 verbunden worden sind, wird das Innere des Gehäuses 25 mit einem Silicongel gefüllt, wobei die Oberfläche des Gehäuses 25 mit einer im Wesentlichen rechteckigen plattenähnlichen Abdeckung 26 abgedeckt wird. Zwei plattenförmige Köpfe 21a (insgesamt vier Köpfe) sind an jedem der Hauptelektrodenanschlüsse 21 ausgebildet, wobei die Schlitze 26a in vier Abschnitten der Abdeckung 26, die den jeweiligen Köpfen 21a zugewandt sind, ausgebildet sind. Wenn die Abdeckung 26 die Oberseite des Gehäuses 25 abdeckt, sind folglich die Köpfe 21a von den jeweiligen Schlitzen 26a freigelegt.In 1 becomes a housing 25 of the module in a substantially rectangular parallelepiped box shape, with four insulating substrates 22 by soldering to a bottom plate of the housing 25 be attached. The two main electrode connections 21 be attached to the insulating substrates 22 soldered. After the main electrode connections 21 with the insulating substrates 22 have been connected, the inside of the housing 25 filled with a silicone gel, the surface of the housing 25 with a substantially rectangular plate-like cover 26 is covered. Two plate-shaped heads 21a (four heads in total) are on each of the main electrode terminals 21 formed, with the slots 26a in four sections of the cover 26 that the respective heads 21a are facing, are formed. If the cover 26 the top of the case 25 are therefore the heads 21a from the respective slots 26a exposed.

Als Nächstes wird bezüglich 2 eine Beschreibung der Konfiguration des isolierenden Substrats 22 gegeben. Ein im Wesentlichen rechteckiges Schaltungsmuster 27 eines gemeinsamen Emitters (einer gemeinsamen Source) ist in einem Mittenabschnitt des isolierenden Substrats 22 ausgebildet. Ein Hauptanschlusskontakt 28, der an den Hauptelektrodenanschluss 21 zu löten ist, ist an dem Mittenabschnitt des isolierenden Substrats 22 befestigt, um das Schaltungsmuster 27 mit dem Hauptelektrodenanschluss 21 zu verbinden (siehe 1). In 2 sind vier Silicium-IGBT-Chips 11 und vier PN-Silicium-Dioden-Chips 12 auf das isolierende Substrat 22 gelötet, so dass sie sich auf beiden Seiten des Schaltungsmusters 27 befinden. Diese IGBT-Chips und diese PN-Dioden-Chips sind jeder durch die Drähte 13 mit dem Schaltungsmuster 27 verbunden. Es wird angegeben, dass die Drähte 13 Aluminiumdrähte mit einem Durchmesser von 400 μm sind, wobei ein Abschnitt von ihnen nicht gezeigt ist.Next is with respect 2 a description of the configuration of the insulating substrate 22 given. A substantially rectangular circuit pattern 27 a common emitter (a common source) is in a center portion of the insulating substrate 22 educated. A main connection contact 28 connected to the main electrode connector 21 is to be soldered, is at the center portion of the insulating substrate 22 attached to the circuit pattern 27 with the main electrode connection 21 to connect (see 1 ). In 2 are four silicon IGBT chips 11 and four PN silicon diode chips 12 on the insulating substrate 22 soldered so that they are on both sides of the circuit pattern 27 are located. These IGBT chips and these PN diode chips are each through the wires 13 with the circuit pattern 27 connected. It is stated that the wires 13 Are aluminum wires with a diameter of 400 microns, with a portion of them not shown.

Als Nächstes wird eine Beschreibung einer Verbindung zwischen dem PN-Dioden-Chip 12 und dem Draht 13 bezüglich 3 ausführlich gegeben.Next, a description will be made of a connection between the PN diode chip 12 and the wire 13 in terms of 3 given in detail.

Der PN-Dioden-Chip 12 wird durch ein Hochtemperatur-Bleilot 35 an ein Schaltungsverdrahtungsmetall 37 auf dem isolierenden Substrat 22 gelötet. Eine Aluminiumelektrode 31 wird auf der Oberseite des PN-Dioden-Chips 12 gebildet und wird durch eine Ultraschall-Bondtechnik mit dem Draht 13 gebondet. Dieser gebondete Abschnitt wird als ein ”gebondeter Abschnitt 57” bezeichnet. Ein Drahtverstärkungsharz 40 (ein erster Harzfilm) wird um den gebondeten Abschnitt 57 aufgetragen. Die Filmdicke des Drahtverstärkungsharzes 40 beträgt in einem flachen Abschnitt etwa 10 μm, während das Harz aufgrund der Oberflächenspannung zum Zeitpunkt des Auftragens durch den Draht 13 um den gebondeten Abschnitt 57 hochgesaugt wird, so dass es die Filmdicke von mehreren Zehn Mikrometern bis 100 μm aufweist. Im Ergebnis nimmt das Drahtverstärkungsharz 40 die Form einer lokalen Verstärkung des gebondeten Abschnitts 57 an, um ihn abzudecken.The PN diode chip 12 is caused by a high temperature lead pilot 35 to a circuit wiring metal 37 on the insulating substrate 22 soldered. An aluminum electrode 31 is on top of the PN diode chip 12 formed and is made by an ultrasonic bonding technique with the wire 13 bonded. This bonded section is called a "bonded section 57 " designated. A wire reinforcement resin 40 (a first resin film) becomes around the bonded portion 57 applied. The film thickness of the wire reinforcement resin 40 is about 10 μm in a flat section, while the resin is due to the surface tension at the time of application by the wire 13 around the bonded section 57 is soaked so that it has the film thickness of tens of microns to 100 microns. As a result, the wire reinforcing resin decreases 40 the form of a local reinforcement of the bonded section 57 to cover it.

Ein Ausbreitungsverhinderungsharz 34 (ein zweiter Harzfilm) wird zum Verhindern einer überflüssigen Ausbreitung zum Zeitpunkt des Auftragens des Drahtverstärkungsharzes 40 in einer Bankform auf den Umfangsrand der Oberseite des Chips 12 aufgetragen. Die Filmdicke des Ausbreitungsverhinderungsharzes 34 beträgt etwa 50 μm bis 500 μm am dicksten Abschnitt und ist hoch genug, um zu verhindern, dass das Drahtverstärkungsharz 40 zum Zeitpunkt des Auftragens ausläuft. Obwohl dies in den 1 und 2 nicht gezeigt ist, ist der Raum in der Baugruppe über dem Chip 12 und dem Draht 13 mit einem Silicongel 36 als ein Dichtungsmittel gefüllt.A spreading prevention resin 34 (a second resin film) for preventing unnecessary spreading at the time of applying the wire reinforcing resin 40 in a bank shape on the peripheral edge of the top of the chip 12 applied. The film thickness of the spreading prevention resin 34 is about 50 microns to 500 microns thickest section and is high enough to prevent the wire reinforcement resin 40 expires at the time of application. Although this in the 1 and 2 not shown, is the space in the assembly above the chip 12 and the wire 13 with a silicone gel 36 filled as a sealant.

In der vorliegenden Ausführungsform wird ein Polyamidimidharz als das Drahtverstärkungsharz 40 verwendet. Das Polyamidimidharz ist in der Wärmebeständigkeit, der Adhäsion und der Härte des Beschichtungsfilms hervorragend, wobei es Eigenschaften aufweist, die als ein Harz zum Verstärken des gebondeten Abschnitts 57 bei einem Wärmebehandlungsprozess, wie z. B. dem Löten, geeignet sind. Zusätzlich ist die elektrische Feldstärke des dielektrischen Durchschlags typischerweise so gut wie etwa 150 kV/mm, was für Hochspannungs-Leistungshalbleitermodule geeignet ist. Es wird ein hochreines Produkt für einen Halbleiter verwendet, der einen Störstellengehalt von 1 ppm oder weniger aufweist, wobei die Störstellen Metallionen enthalten. Das Polyamidimidharz bildet jedoch einen relativ harten Film, der einen Elastizitätsmodul von etwa 2.500 MPa aufweist, wobei dann das Bilden eines dicken Films die Spannung übermäßig verstärken kann, um die Beständigkeit gegen Leistungszyklen zu verschlechtern. Deshalb wird in der vorliegenden Ausführungsform das Drahtverstärkungsharz 40 aufgetragen, so dass sein flacher Abschnitt eine Filmdicke von 10 μm oder weniger aufweist. Da das Drahtverstärkungsharz 40 zum Zeitpunkt des Auftragens flüssig ist und eine geringe Viskosität von 1 Pascalsekunde aufweist, verursacht das Tropfen des Harzes auf den Chip, dass das Harz durch die Oberflächenspannung in der Umgebung des gebondeten Abschnitts 57 dick aufgetragen und im flachen Abschnitt dünn aufgetragen wird.In the present embodiment, a polyamide-imide resin is used as the wire-reinforcing resin 40 used. The polyamideimide resin is excellent in the heat resistance, the adhesion and the hardness of the coating film, having properties as a resin for reinforcing the bonded portion 57 in a heat treatment process, such. As the soldering, are suitable. In addition, the electric field strength of the dielectric breakdown is typically as good as about 150 kV / mm, which is suitable for high voltage power semiconductor modules. A high purity product is used for a semiconductor having an impurity content of 1 ppm or less, the impurities containing metal ions. However, the polyamide-imide resin forms a relatively hard film having a modulus of elasticity of about 2,500 MPa, and then forming a thick film can excessively increase the stress to deteriorate the durability against performance cycles. Therefore, in the present embodiment, the wire reinforcing resin becomes 40 so that its flat portion has a film thickness of 10 μm or less. Since the wire reinforcement resin 40 is liquid at the time of application and has a low viscosity of 1 pascal second, the drop of the resin on the chip causes the resin to be affected by the surface tension in the vicinity of the bonded portion 57 applied thickly and applied thinly in the flat section.

Im Gegensatz soll das Ausbreitungsverhinderungsharz 34 basierend auf seinem Zweck vorzugsweise eine Filmdicke aufweisen, die wenigstens mehrmals dicker als die des Drahtverstärkungsharzes 40 ist, wobei dann ein pastenartiges Harz, das eine hohe Viskosität aufweist, unter Verwendung eines Auftragsgeräts auf dem Umfang der Oberseite des Chips aufgetragen wird, um einen dicken Film zu bilden. Für diesen Zweck ist erwünscht, dass die Viskosität des Ausbreitungsverhinderungsharzes 34 10 Pascalsekunden oder mehr beträgt. In der vorliegenden Ausführungsform wird ein Polyamidimidharz verwendet, das eingestellt worden ist, so dass es zum Zeitpunkt des Auftragens eine Viskosität von 30 Pascalsekunden aufweist. Wie bei dem Drahtverstärkungsharz 40 wird ein hochreines Produkt für einen Halbleiter verwendet, das einen Störstellengehalt von 1 ppm oder weniger aufweist, wobei die Störstellen Metallionen enthalten. In einem Zustand, in dem das Ausbreitungsverhinderungsharz 34 durch die Wärmebehandlung nach dem Auftragen geschrumpft und ausgehärtet ist, weist es eine Filmdicke von etwa 50 μm und eine Beschichtungsbreite t1 von 1 mm auf.In contrast, the spreading prevention resin should 34 preferably have a film thickness at least several times thicker than that of the wire reinforcing resin based on its purpose 40 in which case a paste-like resin having a high viscosity is applied on the periphery of the upper surface of the chip by using an applicator to form a thick film. For this purpose, it is desirable that the viscosity of the spreading prevention resin 34 10 pascal seconds or more. In the present embodiment, a polyamideimide resin which has been adjusted to have a viscosity of 30 Pascal seconds at the time of application is used. As with the wire reinforcement resin 40 For example, a high purity product is used for a semiconductor having an impurity content of 1 ppm or less, the impurities containing metal ions. In a state where the spreading prevention resin 34 shrunk and cured by the heat treatment after application, it has a film thickness of about 50 μm and a coating width t1 of 1 mm.

<Der Herstellungsprozess der ersten Ausführungsform><The Production Process of the First Embodiment>

[Das Anbringen des Chips] Als Nächstes wird eine Beschreibung eines Herstellungsprozesses zum Verkörpern der oben beschriebenen Struktur gegeben. 4 ist eine Querschnittsansicht des PN-Dioden-Chips 12, der an einem isolierenden Substrat 22 angebracht ist. Wie oben beschrieben worden ist, wird das Hochtemperatur-Bleilot 35 zum Löten des Chips 12 an das isolierende Substrat 22 verwendet.[Attaching the Chip] Next, a description will be given of a manufacturing process for embodying the above-described structure. 4 is a cross-sectional view of the PN diode chip 12 which is attached to an insulating substrate 22 is appropriate. As described above, the high temperature lead pilot becomes 35 for soldering the chip 12 to the insulating substrate 22 used.

[Das Auftragen des Ausbreitungsverhinderungsharzes 34] Als Nächstes wird ein Auftragsgerät verwendet, um das Ausbreitungsverhinderungsharz 34 auf den Rand der Oberseite des Chips 12 aufzutragen. Das heißt, eine Düse 42 des Auftragsgeräts wird über dem Rand der Oberseite des Chips 12 positioniert, um das Ausbreitungsverhinderungsharz 34 abzugeben, während die Düse 42 ihn überstreicht, wie in 5 gezeigt ist. Die Linienbreite eines Bereichs, wo das Ausbreitungsverhinderungsharz 34 aufgetragen wird, und die Filmdicke des Harzes können durch das Einstellen der Länge einer Lücke zwischen der Düse 42 und dem Chip 12, des Durchmessers der Düse, der Geschwindigkeit des Überstreichens der Düse und des Abgabedrucks und der Abgabetemperatur des Harzes gesteuert werden. Die Dicke des Ausbreitungsverhinderungsharzes 34 unmittelbar nach dem Auftragen beträgt maximal etwa 500 μm.[Application of spreading prevention resin 34 ] Next, a coating apparatus is used to remove the spreading prevention resin 34 on the edge of the top of the chip 12 apply. That is, a nozzle 42 of the applicator is over the edge of the top of the chip 12 positioned to the spreading prevention resin 34 leave while the nozzle 42 sweeps him over, as in 5 is shown. The line width of a region where the propagation-preventing resin 34 is applied, and the film thickness of the resin can be adjusted by adjusting the length of a gap between the nozzle 42 and the chip 12 , the diameter of the nozzle, the speed of sweeping the nozzle and the discharge pressure and the discharge temperature of the resin. The thickness of the spreading prevention resin 34 immediately after application is a maximum of about 500 microns.

[Das provisorische Aushärten des Ausbreitungsverhinderungsharzes 34] Als Nächstes wird das Ausbreitungsverhinderungsharz 34 bis zu einem bestimmten Ausmaß gehärtet. Dies wird in der vorliegenden Ausführungsform als das ”provisorische Aushärten” bezeichnet. Es werden eine erste Wärmebehandlung ”bei 100°C während 30 Minuten” und eine folgende Wärmebehandlung ”bei 150°C während 1 Stunde” ausgeführt, um das Ausbreitungsverhinderungsharz 34 bis zu einem derartigen Ausmaß zu härten, das ausreichend ist, um dem folgenden Prozess unterzogen zu werden. In der vorliegenden Ausführungsform sind das Ausbreitungsverhinderungsharz 34 und das Drahtverstärkungsharz 40 aus derselben Harzreihe ausgewählt, wobei dann die Lösungsmittel für sie außerdem gemeinsame Komponenten enthalten. Falls das Drahtverstärkungsharz 40 aufgetragen wird, ohne das Ausbreitungsverhinderungsharz 34 provisorisch auszuhärten, kann folglich das Ausbreitungsverhinderungsharz 34 größtenteils zum Zeitpunkt des Auftragens eluiert werden. In der vorliegenden Ausführungsform wird das Ausbreitungsverhinderungsharz 34 vor dem Auftragen des Drahtverstärkungsharzes 40 provisorisch ausgehärtet, um eine derartige Situation zu verhindern.[The provisional curing of the spreading prevention resin 34 ] Next, the spreading prevention resin 34 hardened to a certain extent. This is referred to as the "provisional cure" in the present embodiment. A first heat treatment "at 100 ° C. for 30 minutes" and a subsequent heat treatment "at 150 ° C. for 1 hour" are carried out to form the spreading prevention resin 34 to harden to such an extent that is sufficient to be subjected to the following process. In the present embodiment, the spreading prevention resin is 34 and the wire reinforcing resin 40 selected from the same series of resins, in which case the solvents also contain common components for them. If the wire reinforcement resin 40 is applied without the spreading prevention resin 34 thus provisionally curing, the spreading prevention resin can 34 be largely eluted at the time of the order. In the present embodiment, the spreading prevention resin becomes 34 before applying the wire reinforcement resin 40 provisionally cured to prevent such a situation.

[Das Bonden des Drahtes] Sobald das provisorische Aushärten des Ausbreitungsverhinderungsharzes 34 abgeschlossen ist, wird der Draht 13 an die Aluminiumelektrode 31 auf der Oberseite des Chips 12 gebondet. 6 zeigt einen Zustand, in dem der Draht gebondet worden ist. Der Draht 13 wird durch eine Ultraschallbondtechnik an die Aluminiumelektrode 31 gebondet, wobei, falls das Harz mit dem Bondabschnitt 57 verbunden ist, ein Bondfehler auftritt. Deshalb werden in dem Prozess des ”Auftragens des Ausbreitungsverhinderungsharzes 34”, der oben beschrieben worden ist, der durch das Auftragsgerät beschichtete Bereich und das Ausbreiten des Harzes nach dem Auftragen gesteuert, so dass sich das Harz nicht in den Bereich ausbreitet, wo der gebondete Abschnitt 57 in 6 ausgebildet ist. In der vorliegenden Ausführungsform wird das Ausbreitungsverhinderungsharz 34 in einem pastenartigen Zustand mit einer hohen Viskosität von etwa 30 Pascalsekunden aufgetragen, um eine unerwünschte Ausbreitung des Harzes zu unterdrücken.[The bonding of the wire] Once the provisional curing of the spreading prevention resin 34 is completed, the wire becomes 13 to the aluminum electrode 31 on the top of the chip 12 bonded. 6 shows a state in which the wire has been bonded. The wire 13 is applied to the aluminum electrode by an ultrasonic bonding technique 31 when the resin is bonded to the bonding portion 57 is connected, a bonding error occurs. Therefore, in the process of "applying the spreading prevention resin 34 ", Which has been described above, controls the area coated by the applicator and the spread of the resin after the application, so that the resin does not spread in the area where the bonded portion 57 in 6 is trained. In the present embodiment, the spreading prevention resin becomes 34 in a paste-like state with a high viscosity of about 30 Pascal seconds applied to suppress unwanted spreading of the resin.

[Das Auftragen des Drahtverstärkungsharzes 40] Sobald das Drahtbonden abgeschlossen ist, wird das Drahtverstärkungsharz 40 aufgetragen. 7 zeigt diesen Zustand. Das Drahtverstärkungsharz 40 wird außerdem wie bei dem Ausbreitungsverhinderungsharz 34 durch das Auftragsgerät aufgetragen. Die Viskosität des Drahtverstärkungsharzes 40 ist zum Zeitpunkt des Auftragens jedoch so gering wie etwa 1 Pascalsekunde, d. h., im hohen Grade fluid, wobei dann das Drahtverstärkungsharz 40, wenn es in die Nähe der Mitte der Oberseite des Chips 12 tropft, sich von selbst ausbreitet, um die gebondeten Abschnitte 57, die durch das Drahtbonden um einen Fleck, an den das Harz getropft worden ist, gebondet worden sind, zu erreichen. Zusätzlich wird das Drahtverstärkungsharz 40 durch die Oberflächenspannung an seinem Abschnitt um den gebondeten Abschnitt 57 hochgesaugt, wo der Draht 13 von der Aluminiumelektrode 31 ansteigt, um einen dicken Abschnitt 58 zu bilden. Die Filmdicke des Drahtverstärkungsharzes 40 ist an dem dicken Abschnitt 58 größer als in anderen Bereichen, um die vorteilhafte Wirkung des Verstärkens des gebondeten Abschnitts 57 zu erhöhen.[Applying the wire reinforcement resin 40 ] Once the wire bonding is completed, the wire reinforcement resin becomes 40 applied. 7 shows this condition. The wire reinforcement resin 40 also becomes like the spreading prevention resin 34 applied by the applicator. The viscosity of the wire reinforcement resin 40 However, at the time of application it is as low as about 1 pascal second, ie, highly fluid, in which case the wire reinforcement resin 40 if it's near the middle of the top of the chip 12 drips, spreads by itself to the bonded sections 57 which has been bonded by wire bonding around a spot to which the resin has been dropped. In addition, the wire reinforcing resin becomes 40 by the surface tension at its portion around the bonded portion 57 sucked up, where the wire 13 from the aluminum electrode 31 rises to a thick section 58 to build. The film thickness of the wire reinforcement resin 40 is at the thick section 58 larger than in other areas to the beneficial effect of reinforcing the bonded section 57 to increase.

Ferner breitet sich das Drahtverstärkungsharz 40 über den gesamten Bereich aus, der von dem Ausbreitungsverhinderungsharz 34 umgeben ist, um den Kontakt der Innenfläche des Ausbreitungsverhinderungsharzes 34 rundherum mit dem Drahtverstärkungsharz zu bewirken. Hier ist das Drahtverstärkungsharz 40 durch die Oberflächenspannung an den Kontaktabschnitten zwischen dem Ausbreitungsverhinderungsharz 34 und dem Drahtverstärkungsharz 40 dick. Wie oben beschrieben worden ist, ermöglicht das einfache Auftragen des Drahtverstärkungsharzes 40, dass das Ausbreitungsverhinderungsharz 34 und das Drahtverstärkungsharz 40 aneinander anhaften. Zusätzlich sind beide von ihnen aus derselben Harzreihe ausgewählt, wobei die Lösungsmittel für sie außerdem gemeinsame Komponenten enthalten, um das Anhaften weiter zu verbessern.Further, the wire reinforcing resin spreads 40 over the entire area covered by the spreading prevention resin 34 is surrounded to contact the inner surface of the spreading prevention resin 34 to effect all around with the wire reinforcement resin. Here is the wire reinforcement resin 40 by the surface tension at the contact portions between the propagation-preventing resin 34 and the wire reinforcing resin 40 thick. As described above, the easy application of the wire reinforcing resin enables 40 in that the spreading prevention resin 34 and the wire reinforcing resin 40 cling to each other. In addition, both of them are selected from the same series of resins, and the solvents for them also contain common components to further enhance adhesion.

[Das vollständige Aushärten] Sobald das Auftragen des Drahtverstärkungsharzes 40 abgeschlossen ist, werden das Ausbreitungsverhinderungsharz 37 und das Drahtverstärkungsharz 40 tatsächlich ausgehärtet. Das heißt, es werden eine erste Wärmebehandlung ”bei 100°C während 30 Minuten” und eine folgende Wärmebehandlung ”bei 200°C während 1 Stunde” ausgeführt, um das Ausbreitungsverhinderungsharz 34 und das Drahtverstärkungsharz 40 völlig auszuhärten. 8 ist ein Grundriss des Chips 12, der mit den zwei Drähten 13 gebondet worden ist und dem vollständigen Aushärten unterzogen worden ist.[Complete curing] Once the wire reinforcement resin is applied 40 is completed, the spreading prevention resin 37 and the wire reinforcing resin 40 actually cured. That is, a first heat treatment "at 100 ° C for 30 minutes" and a subsequent heat treatment "at 200 ° C for 1 hour" are carried out to form the spreading prevention resin 34 and the wire reinforcing resin 40 to fully harden. 8th is a floor plan of the chip 12 , the one with the two wires 13 has been bonded and subjected to complete curing.

Als Nächstes wird eine Beschreibung der Beziehung zwischen einer relativen Dielektrizitätskonstante des Ausbreitungsverhinderungsharzes 34 und jener der oberen und unteren Schichtkomponenten bezüglich 9 gegeben. In 9 wird ein Polyimidfilm 66 als ein Schutzfilm des Chips unter dem Ausbreitungsverhinderungsharz 34 gebildet, um eine untere Schicht aus ihm herzustellen, bevor das Ausbreitungsverhinderungsharz 34 gebildet wird, wobei ferner ein SiO2-Film 65 aus einer Schicht eines anorganischen Materials unter dem Polyimidfilm 66 gebildet wird. Zusätzlich wird ein Silicongel 36 (siehe 3) als ein Dichtungsmittel auf das Ausbreitungsverhinderungsharz 34 gefüllt, um eine obere Schicht daraus herzustellen. Auf dem äußeren Umfang des Chips 12 wird ein Abschlussbereich 32 gebildet, wo das Ausbreitungsverhinderungsharz 34 angeordnet ist. Dies verursacht, dass das elektrische Feld von dem Mittenabschnitt des Chips 12 zu seinem Umfang allmählich relaxiert, um es zu ermöglichen, dass der Chip 12 eine hohe Spannungsfestigkeit aufweist. Next, a description will be given of the relationship between a relative dielectric constant of the propagation-preventing resin 34 and those of the upper and lower layer components with respect to 9 given. In 9 becomes a polyimide film 66 as a protective film of the chip under the spreading prevention resin 34 formed to make a lower layer of it before the spreading prevention resin 34 is formed, further comprising a SiO 2 film 65 of a layer of an inorganic material under the polyimide film 66 is formed. In addition, a silicone gel 36 (please refer 3 ) as a sealant on the spreading prevention resin 34 filled to make an upper layer of it. On the outer circumference of the chip 12 becomes a graduation area 32 formed where the spreading prevention resin 34 is arranged. This causes the electric field from the center portion of the chip 12 gradually relaxed to its extent, to allow that the chip 12 has a high dielectric strength.

Das heißt, der Umfang des Chips 12 ist ein Ort, wo eine Hochspannung angelegt ist, während der Fluss elektrischer Leistung blockiert wird. Das Anlegen einer Hochspannung verursacht, dass elektrische Ladungen an der Filmgrenzfläche des Abschlussbereichs 32 angesammelt werden, um die Zuverlässigkeit der Spannungsfestigkeit zu verringern. Um dies zu verhindern, ist es erwünscht, dass die relative Dielektrizitätskonstante des Ausbreitungsverhinderungsharzes 34 so eingestellt ist, dass sie eine Beziehung ”die relative Dielektrizitätskonstante des SiO2-Films 65 als die Basisschicht ≥ die relativen Dielektrizitätskonstanten des Schutzfilms (des Polyimidfilms 66) und des Ausbreitungsverhinderungsharzes 34 ≥ die relative Dielektrizitätskonstante des Silicongels 36 als die obere Schicht” erfüllt. Das Verringern der Unterschiede zwischen den jeweiligen relativen Dielektrizitätskonstanten unterdrückt den Einfluss von der Ansammlung der elektrischen Ladungen. Es wird angegeben, dass die spezifische relative Dielektrizitätskonstante jeder Komponente 3,8 bis 4,1 für den SiO2-Film 65 als die Basisschicht des anorganischen Materials, etwa 2,9 für den Polyimidfilm 66 als den Schutzfilm, etwa 3,3 für das Polyamidimid als die Hauptkomponente des Ausbreitungsverhinderungsharzes 34 und etwa 2,7 für das Silicongel 36 als das Dichtungsmittel der oberen Schicht beträgt.That is, the size of the chip 12 is a place where a high voltage is applied while blocking the flow of electric power. The application of a high voltage causes electrical charges at the film interface of the termination area 32 accumulated to reduce the reliability of the dielectric strength. In order to prevent this, it is desirable that the relative dielectric constant of the propagation-preventing resin 34 is set to have a relationship "the relative dielectric constant of the SiO 2 film 65 as the base layer ≥ the relative dielectric constant of the protective film (the polyimide film 66 ) and the spreading prevention resin 34 ≥ the relative dielectric constant of the silicone gel 36 as the upper layer "meets. Reducing the differences between the respective relative dielectric constants suppresses the influence of the accumulation of the electric charges. It is stated that the specific relative dielectric constant of each component is 3.8 to 4.1 for the SiO 2 film 65 as the base layer of the inorganic material, about 2.9 for the polyimide film 66 as the protective film, about 3.3 for the polyamideimide as the main component of the anti-spread resin 34 and about 2.7 for the silicone gel 36 as the sealant of the upper layer.

<Die vorteilhaften Wirkungen der ersten Ausführungsform><The Beneficial Effects of First Embodiment>

Um das Drahtverstärkungsharz 40 zu steuern, so dass es eine Beschichtungsdicke eines Sollwertes oder weniger aufweist, ist es erwünscht, ein flüssiges Harz mit einer geringen Viskosität zu verwenden. Falls das Ausbreitungsverhinderungsharz 34 nicht angeordnet ist, kann sich das Harz, das nur auf die Umgebung des gebondeten Abschnitts 57 des Drahtes 13 zu tropfen ist, über die Oberseite des Chips ausbreiten, um manchmal ein Problem des Überlaufens vom Umfang des Chips zu verursachen. Falls sich das von dem Chip auslaufende Drahtverstärkungsharz 40 zu den Anschlussverbindungsbereichen auf dem isolierenden Substrat 22 ausbreitet, wird/werden das Lötbonden und/oder das Metallbonden der verschiedenen Anschlüsse (wie z. B. der Hauptanschlüsse und der Hilfsanschlüsse) beeinflusst, um zu einer schlechten Verbindung und/oder einer schlechten Zuverlässigkeit zu führen, wobei es deshalb erwünscht ist, eine derartige Situation zu vermeiden. Falls sich zusätzlich das zu dem Umfang des Substrats übergelaufene Harz zur Rückseite des isolierenden Substrats 22 ausbreitet, wird das Bonden des isolierenden Substrats 22 an die Basisplatte beeinflusst, wobei es deshalb erwünscht ist, eine derartige Situation ebenfalls zu vermeiden. Von einem weiteren Standpunkt ist ein Prozess des Bildens des Harzes automatisiert, um das Drahtverstärkungsharz 40 durch ein Auftragsgerät oder dergleichen automatisch auf den Chip zu tropfen, wobei es dann schwierig zu steuern gewesen ist, um eine winzige Menge des Harzes nur auf den gebondeten Abschnitt lokal zu tropfen, und eine Technik zum Bilden des Harzes in einer einfachen Weise erforderlich gewesen ist.To the wire reinforcement resin 40 To control such that it has a coating thickness of a target value or less, it is desirable to use a liquid resin having a low viscosity. If the spreading prevention resin 34 Not arranged, the resin can only affect the area of the bonded section 57 of the wire 13 to drip, spread over the top of the chip to sometimes cause a problem of overflowing from the periphery of the chip. If the wire reinforcing resin leaking from the chip 40 to the terminal connection areas on the insulating substrate 22 The solder bonding and / or the metal bonding of the various terminals (such as the main terminals and the auxiliary terminals) is / are influenced to result in poor connection and / or poor reliability, and it is therefore desirable to have a to avoid such situation. In addition, if the overflowed resin to the periphery of the substrate to the back of the insulating substrate 22 spreads, the bonding of the insulating substrate 22 influenced to the base plate, and it is therefore desirable to avoid such a situation as well. From another viewpoint, a process of forming the resin is automated to the wire reinforcement resin 40 to drip on the chip automatically by an applicator or the like, and then it has been difficult to control to locally drip a minute amount of the resin only on the bonded portion, and a technique for forming the resin in a simple manner has been required ,

In Reaktion darauf wird gemäß der vorliegenden Ausführungsform das Ausbreitungsverhinderungsharz 34 aufgetragen und provisorisch ausgehärtet, bevor das Drahtverstärkungsharz 40 aufgetragen wird, um zu verhindern, dass sich das Drahtverstärkungsharz 40 außerhalb des Chips ausbreitet, und um die Auftragsmenge des Drahtverstärkungsharzes 40 zu stabilisieren. Insbesondere wird garantiert, dass selbst die schlechteste Auftragsmenge des Drahtverstärkungsharzes 40 nicht kleiner als ein bestimmter Wert ist, um die Zuverlässigkeit der Leistungszyklen zu stabilisieren. Zusätzlich wird verhindert, dass das Drahtverstärkungsharz 40 zu den Verbindungen der verschiedenen Anschlüsse und der Rückseite des isolierenden Substrats 22 durchsickert, um die vorteilhaften Wirkungen des Erhöhens der Ausbeute des Zusammenbauprozesses und des Erhöhens der Zuverlässigkeit zu gewinnen.In response, according to the present embodiment, the spreading prevention resin becomes 34 applied and provisionally cured before the wire reinforcement resin 40 is applied to prevent the wire reinforcement resin 40 spread outside the chip, and the order quantity of the wire reinforcement resin 40 to stabilize. In particular, it is guaranteed that even the worst order quantity of the wire reinforcing resin 40 is not less than a certain value to stabilize the reliability of the power cycles. In addition, the wire reinforcing resin is prevented 40 to the connections of the various terminals and the back of the insulating substrate 22 to gain the beneficial effects of increasing the yield of the assembly process and increasing the reliability.

Selbst wenn das Leistungshalbleitermodul hergestellt wird, ermöglicht zusätzlich das Anordnen des Ausbreitungsverhinderungsharzes 34 das Gewinnen einer vorteilhaften Wirkung, dass die Automatisierung des Zusammenbauprozesses gefördert wird. Da sich das Drahtverstärkungsharz 40, das eine geringe Viskosität aufweist, innerhalb des Bereichs auf dem Chip, der von dem Ausbreitungsverhinderungsharz 34 umgeben ist, weit ausbreitet, ist keine Anforderung genauer Positionen, wo das Harz getropft wird, vorhanden und ist mehr Robustheit vorhanden, was die Verwendung einer einfacheren und preiswerteren Auftragsvorrichtung, wie z. B. eines Auftragsgeräts, erlaubt.In addition, even if the power semiconductor module is manufactured, arranging the propagation-preventing resin enables 34 obtaining a beneficial effect that promotes automation of the assembly process. Since the wire reinforcement resin 40 having a low viscosity, within the area on the chip, that of the spreading prevention resin 34 Surrounded, there is no requirement for more accurate locations where the resin is dropped, and there is more robustness, resulting in the use of a simpler and more robust cheaper order device such. B. a coating device allowed.

Die zweite AusführungsformThe second embodiment

<Die Konfiguration der zweiten Ausführungsform><The Configuration of the Second Embodiment>

Als Nächstes wird eine Beschreibung der Konfiguration des Leistungshalbleitermoduls gemäß einer zweiten Ausführungsform der vorliegenden Erfindung gegeben. Es wird angegeben, dass in der zweiten Ausführungsform die Teile, die jenen der ersten Ausführungsform entsprechen, durch die gleichen Bezugszeichen bezeichnet sind und deren Beschreibungen weggelassen werden.Next, a description will be given of the configuration of the power semiconductor module according to a second embodiment of the present invention. It is noted that, in the second embodiment, the parts corresponding to those of the first embodiment are denoted by the same reference numerals and their descriptions are omitted.

Das Modul der zweiten Ausführungsform ist ein SiC-Hybrid-Leistungshalbleitermodul, an dem Silicium-IGBTs als eine Schaltelementgruppe, wobei jeder eine Spannungsfestigkeit von 3,3 kV und eine Nennstromkapazität von 1200 A aufweist, und SBDs (Schottky-Barrieren-Dioden; die im Folgenden als SiC-SBDs abgekürzt sind) als eine Diodenelementgruppe, jede unter Verwendung von SiC (Siliciumcarbid), angebracht sind.The module of the second embodiment is a SiC hybrid power semiconductor module on which silicon IGBTs as a switching element group, each having a withstand voltage of 3.3 kV and a rated current capacity of 1200A, and SBDs (Schottky barrier diodes; Hereinafter abbreviated as SiC SBDs) as a diode element group, each using SiC (silicon carbide).

Weil das Aussehen und die Gehäusestruktur des Moduls der vorliegenden Ausführungsform die gleichen wie jene der ersten Ausführungsform sind, ist jedoch die Veranschaulichung weggelassen, wobei dennoch der Aufbau des isolierenden Substrats beschrieben wird. In der vorliegenden Ausführungsform wird ein in 10 gezeigtes isolierende Substrat 23 anstelle des isolierenden Substrats 22 in der ersten Ausführungsform verwendet. In 10 sind an dem isolierenden Substrat 23 vier IGBT-Chips 11 und zehn SiC-SBD-Chips 14 angebracht. Hier ist ein Querschnitt des isolierenden Substrats 23 in 11 gezeigt, der an einem Ort genommen ist, an dem der SiC-SBD-Chip 14 angebracht ist.However, because the appearance and the package structure of the module of the present embodiment are the same as those of the first embodiment, the illustration is omitted, however, the structure of the insulating substrate will be described. In the present embodiment, an in 10 shown insulating substrate 23 instead of the insulating substrate 22 used in the first embodiment. In 10 are on the insulating substrate 23 four IGBT chips 11 and ten SiC SBD chips 14 appropriate. Here is a cross section of the insulating substrate 23 in 11 shown taken at a location where the SiC SBD chip 14 is appropriate.

In der vorliegenden Ausführungsform wird außerdem der Draht 13 durch Bonden mit der Oberseite des SiC-SBD-Chips 14 verbunden, um den gebondeten Abschnitt 57 zu bilden, wobei dann das Drahtverstärkungsharz 40 aufgetragen wird. In dem SiC-SBD-Chip 14 ist jedoch eine Schottky-Elektrode 71 auf der Chip-Oberfläche ausgebildet, wobei deshalb der Draht 13 mit der Schottky-Elektrode 71 verbunden ist. Wenn SiC verwendet wird, ist die aktuelle Tendenz, eine relativ große Anzahl kleiner Chips anzuordnen. Dies ist so, weil das SiC im Prinzip einen Vorteil eines geringeren Verlusts als Silicium aufweist, wobei aber die Herstellungstechnik im Vergleich zu der für Silicium unausgereift ist, um in Anbetracht der Chip-Ausbeute die Auswahl kleiner Chips zu motivieren.In addition, in the present embodiment, the wire becomes 13 by bonding to the top of the SiC SBD chip 14 connected to the bonded section 57 to form, in which case the wire reinforcement resin 40 is applied. In the SiC SBD chip 14 however, is a Schottky electrode 71 formed on the chip surface, therefore, the wire 13 with the Schottky electrode 71 connected is. When SiC is used, the current tendency is to arrange a relatively large number of small chips. This is because the SiC has, in principle, an advantage of lower loss than silicon, but the fabrication technique is immature compared to that for silicon to motivate the selection of small chips in view of the chip yield.

Der PN-Dioden-Chip 12 in der oben beschriebenen ersten Ausführungsform ist etwa 13 mm × 8 mm, wohingegen der SiC-SBD-Chip 14 z. B. ausgebildet ist, um etwa 6 mm × 6 mm zu sein. Bei einem Chip mit einer derartigen geringen Größe dient der Raum der Schottky-Elektrode 71 in 11 als ein Bereich, wo das Drahtbonden effektiv ausgeführt werden kann, wobei sich das Drahtverstärkungsharz 40, sobald es aufgetropft ist, mit einer nicht ignorierbaren Wahrscheinlichkeit von dem Chip ausbreiten kann. Das Vergrößern der Viskosität des Drahtverstärkungsharzes 40 zum Zeitpunkt des Auftragens kann das Ausbreiten nach dem Tropfen unterdrücken, wobei die Viskosität aber eingestellt wird, um zu verursachen, dass der aufgetragene Film eine geeignete Dicke für die Drahtverstärkung (nicht mehr als einen Bruchteil des Durchmessers des Drahts 13) aufweist, wobei folglich eine unberücksichtigte Einstellung verboten ist. Deshalb erfreut sich der Chip in geringer Größe besonders der vorteilhaften Wirkung des Ausbreitungsverhinderungsharzes.The PN diode chip 12 in the first embodiment described above is about 13 mm × 8 mm, whereas the SiC SBD chip 14 z. B. is formed to be about 6 mm × 6 mm. For a chip of such a small size, the space of the Schottky electrode is used 71 in 11 as an area where the wire bonding can be carried out effectively with the wire reinforcing resin 40 Once it has dripped, it can spread from the chip with an unquestionable probability. Increasing the viscosity of the wire reinforcing resin 40 at the time of application, the spreading may suppress after the drop, but the viscosity is adjusted to cause the coated film to have a suitable thickness for the wire reinforcement (not more than a fraction of the diameter of the wire 13 ), thus prohibiting an unconsidered attitude. Therefore, the small size chip particularly enjoys the advantageous effect of the propagation preventing resin.

Ein unter Verwendung von SiC dargestellter Halbleiter mit breiter Bandlücke kann eine weitere vorteilhafte Wirkung gewinnen. Das SiC weist eine höhere elektrische Feldstärke des dielektrischen Durchschlags als Silizium auf, um es zu ermöglichen, dass ein Halbleiter entworfen wird, der eine vergrößerte elektrische Feldstärke innerhalb des Chips aufweist, wobei folglich der Abschlussbereich (der Relaxationsbereich des elektrischen Feldes) 72 am Umfang der Oberseite des Chips verringert wird, um die teuren Chip-Flächenkosten zu verringern. Dies verursacht, dass die Stärke des an das Dichtungsmittel der Baugruppe, das sich mit dem SiC in Kontakt befindet, angelegten elektrischen Feldes außerdem vergrößert wird, wobei es dann erforderlich ist, dass das Dichtungsmittel für das SiC eine hohe elektrische Feldstärke des dielektrischen Durchschlags aufweist.A broad bandgap semiconductor illustrated using SiC can gain a further advantageous effect. The SiC has a higher electric field strength of the dielectric breakdown than silicon so as to enable a semiconductor having an increased electric field strength inside the chip to be designed, and hence the termination region (the electric field relaxation region). 72 is reduced at the periphery of the top of the chip to reduce the expensive chip area costs. This also causes the strength of the electric field applied to the sealant of the package in contact with the SiC to be increased, and it is then required that the sealant for the SiC has a high electric field strength of the dielectric breakdown.

In der ersten Ausführungsform wird das Ausbreitungsverhinderungsharz 34 unmittelbar über dem Abschlussbereich 32 des aus Silicium hergestellten PN-Dioden-Chips aufgetragen, wie in 3 gezeigt ist, wobei aber in dem Fall der Verwendung eines Silicium-Chips das Bilden ohne das Ausbreitungsverhinderungsharz 34 in vielen Fällen nicht zu dem dielektrischen Durchschlag des Silicongels 36 führen kann. In dem Fall der Verwendung von Siliciumcarbid (SiC) für den Chip, um ihn kleiner zu machen, übersteigt jedoch die elektrische Feldstärke oft die elektrische Stehfeldstärke (die elektrische Feldstärke des dielektrischen Durchschlags) des Silicongels 36.In the first embodiment, the spreading prevention resin becomes 34 immediately above the graduation area 32 of the PN-diode chip made of silicon, as shown in FIG 3 however, in the case of using a silicon chip, forming without the spreading prevention resin 34 in many cases not to the dielectric breakdown of the silicone gel 36 can lead. However, in the case of using silicon carbide (SiC) for the chip to make it smaller, the electric field strength often exceeds the electric field strength (the electric field strength of the dielectric breakdown) of the silicone gel 36 ,

Dann wird ein Ausbreitungsverhinderungsharz 74, das eine hohe elektrische Feldstärke des dielektrischen Durchschlags aufweist, verwendet, um die Intensität des elektrischen Feldes in dem Silicongel 36 innerhalb des Bereichs der elektrischen Stehfeldstärke einzuschränken. Dies verbessert die Zuverlässigkeit des Leistungshalbleitermoduls unter Verwendung des SiC. Für das Ausbreitungsverhinderungsharz 74 mit einer hohen elektrischen Feldstärke des dielektrischen Durchschlags ist das in der ersten Ausführungsform verwendete Polyamidimidharz außerdem geeignet, wobei aber ein Polyetheramidharz oder ein Polyimidharz bevorzugter ist. Die elektrische Feldstärke des dielektrischen Durchschlags des Silicongels beträgt 14 kV/mm, während die zu gewinnende elektrische Feldstärke des dielektrischen Durchschlags für das Polyamidimidharz etwa 150 kV/mm, für das Polyetheramidharz etwa 230 kV/mm und für das Polyimidharz 300 bis 470 kV/mm ist.Then, a spreading prevention resin becomes 74 , which has a high electric field strength of the dielectric breakdown, used to determine the intensity of the electric field in the silicone gel 36 within the range of the electric field strength. This improves the reliability of the power semiconductor module using the SiC. For the Spread preventing resin 74 With a high electric field strength of the dielectric breakdown, the polyamide-imide resin used in the first embodiment is also suitable, but a polyetheramide resin or a polyimide resin is more preferable. The electric field strength of the dielectric breakdown of the silicone gel is 14 kV / mm, while the electric field strength of the dielectric breakdown for the polyamideimide resin is about 150 kV / mm, for the polyetheramide resin about 230 kV / mm, and for the polyimide resin 300 to 470 kV / mm is.

In der vorliegenden Ausführungsform wird ein Polyetherimidharz unter Verwendung eines Füllmaterials, damit es eine hohe Viskosität aufweist, als das Ausbreitungsverhinderungsharz 74 verwendet. Dies ist so, weil es eine Viskosität von 100 Pascalsekunden, was ein Niveau ist, das für das Auftragen eines dicken Films geeignet ist, und eine hohe elektrische Feldstärke des dielektrischen Durchschlags aufweist, und ein Material mit hoher Reinheit für einen Halbleiter verfügbar ist. In dem Fall der Verwendung des SiC-SBD-Chips 14 wird sichergestellt, dass eine Dicke eines aufgetragenen Films des Ausbreitungsverhinderungsharzes 74 im ausgehärteten Zustand nach der Wärmebehandlung maximal 100 μm beträgt, was zum Relaxieren des hohen elektrischen Feldes von dem SiC ausreichend ist.In the present embodiment, a polyetherimide resin is used as a spreading preventive resin by using a filler material to have a high viscosity 74 used. This is because it has a viscosity of 100 pascal seconds, which is a level suitable for applying a thick film and a high electric field strength of the dielectric breakdown, and a high-purity material is available to a semiconductor. In the case of using the SiC-SBD chip 14 it is ensured that a thickness of a coated film of the spreading prevention resin 74 in the cured state after the heat treatment is not more than 100 microns, which is sufficient for relaxation of the high electric field of the SiC.

<Die vorteilhaften Wirkungen der zweiten Ausführungsform><The Beneficial Effects of the Second Embodiment>

Wie oben beschrieben worden ist, wird das Polyetherimidharz für das Ausbreitungsverhinderungsharz 74 der vorliegenden Ausführungsform verwendet, damit es eine hohe elektrische Feldstärke des dielektrischen Durchschlags von etwa 230 kV/mm aufweist. Andererseits wird das Polyamidimidharz wie in der ersten Ausführungsform für das Drahtverstärkungsharz 40 verwendet, damit es eine elektrische Feldstärke des dielektrischen Durchschlags von etwa 150 kV/mm aufweist. Dieser Wert ist im Vergleich zu dem des Silicongels 36 von 14 kV/mm beträchtlich hoch, obwohl er etwas niedriger als die elektrische Feldstärke des dielektrischen Durchschlags des Ausbreitungsverhinderungsharzes 74 ist.As described above, the polyetherimide resin becomes the anti-spread resin 74 of the present embodiment, so as to have a high electric field strength of the dielectric breakdown of about 230 kV / mm. On the other hand, the polyamideimide resin becomes the wire reinforcing resin as in the first embodiment 40 used to have an electric field strength of the dielectric breakdown of about 150 kV / mm. This value is compared to that of the silicone gel 36 of 14 kV / mm, although slightly lower than the electric field strength of the dielectric breakdown of the propagation-preventing resin 74 is.

Soweit wie das Ausbreitungsverhinderungsharz 74 gemäß den Sollabmessungen aufgetragen wird, erfährt das Silicongel 36 keinen elektrischen Durchschlag, falls aber die Breite des Ausbreitungsverhinderungsharzes 74 geringer als der Entwurfswert ist, nimmt z. B. das an das Silicongel 36 angelegte elektrische Feld zu, so dass ein höheres Risiko des dielektrischen Durchschlags vorhanden ist. In der vorliegenden Ausführungsform haftet jedoch das Drahtverstärkungsharz 40 ohne eine Lücke an dem Ausbreitungsverhinderungsharz 74, um eine durch das Ausbreitungsverhinderungsharz 74 bereitgestellte Funktion des Einschränkens des elektrischen Feldes zu kompensieren, selbst wenn in dem Drahtverstärkungsharz 40 eine Störung auftritt. Das heißt, die vorliegende Ausführungsform weist die vorteilhafte Wirkung des Einschränkens des elektrischen Feldes, das an das Silicongel 36 angelegt wird, auf, um die Möglichkeit des dielektrischen Durchschlags zu verringern.As far as the anti-spread resin 74 is applied according to the nominal dimensions, experiences the silicone gel 36 no electrical breakdown, but if the width of the propagation prevention resin 74 is less than the design value, z. For example, the silicone gel 36 applied electric field, so that there is a higher risk of dielectric breakdown. However, in the present embodiment, the wire reinforcing resin is liable 40 without a gap on the spreading prevention resin 74 to one by the spreading prevention resin 74 provided function of the restriction of the electric field to compensate, even if in the wire reinforcement resin 40 a fault occurs. That is, the present embodiment has the advantageous effect of restricting the electric field applied to the silicone gel 36 is applied to reduce the possibility of dielectric breakdown.

Modifikationenmodifications

Die vorliegende Erfindung ist nicht auf die oben beschriebenen ersten und zweiten Ausführungsformen eingeschränkt, wobei verschiedene Modifikationen möglich sind, z. B. wie folgt.The present invention is not limited to the above-described first and second embodiments, various modifications being possible, e.g. B. as follows.

In der ersten und der zweiten Ausführungsform sind Beispiele des Anwendens der vorliegenden Erfindung auf ein Leistungshalbleitermodul beschrieben worden, wobei aber die vorliegende Erfindung nicht darauf eingeschränkt ist, auf ein Leistungshalbleitermodul angewendet werden, wobei sie auf verschiedenen Leistungsumsetzungsvorrichtungen angewendet werden kann. Es ist z. B. eine Vorrichtung innerhalb des Schutzumfangs der vorliegenden Erfindung enthalten, die einen Inverter, einen Umsetzer und dergleichen in einer Baugruppe enthält, um einen Direktumrichter, einen Matrixumsetzer oder dergleichen zu konfigurieren.In the first and second embodiments, examples of applying the present invention to a power semiconductor module have been described, but the present invention is not limited to be applied to a power semiconductor module, and it can be applied to various power conversion devices. It is Z. For example, an apparatus may be included within the scope of the present invention that includes an inverter, a converter, and the like in an assembly to configure a cyclo-converter, matrix converter, or the like.

In der zweiten Ausführungsform ist ein Beispiel unter Verwendung eines Siliciumcarbids (SiC) als ein Beispiel eines Halbleiters mit einer breiten Bandlücke beschrieben worden. Der Halbleiter mit einer breiten Bandlücke ist jedoch nicht auf einen unter Verwendung von SiC eingeschränkt, wobei z. B. Galliumnitrid oder Diamant verwendet werden können.In the second embodiment, an example using a silicon carbide (SiC) as an example of a wide bandgap semiconductor has been described. However, the wide bandgap semiconductor is not limited to one using SiC, where e.g. As gallium nitride or diamond can be used.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

1111
IGBT-Chip (Halbleiterchip)IGBT chip (semiconductor chip)
1212
PN-Dioden-Chip (Halbleiterchip)PN diode chip (semiconductor chip)
1313
Drahtwire
1414
SiC-SBD-Chip (Halbleiterchip)SiC SBD chip (semiconductor chip)
2121
HauptelektrodenanschlussMain electrode terminal
22, 2322, 23
isolierendes Substratinsulating substrate
2727
Schaltungsmuster mit gemeinsamen Emitter (gemeinsamer Source) (Schaltungsmuster)Circuit pattern with common emitter (common source) (circuit pattern)
2828
HauptanschlusskontaktMain Line Contact
3131
Aluminiumelektrode (Oberflächenelektrode)Aluminum electrode (surface electrode)
3232
Abschlussbereichtermination region
3434
Ausbreitungsverhinderungsharz (zweiter Harzfilm)Spreading prevention resin (second resin film)
3535
Hochtemperatur-BleilotHigh-lead solder
3636
Silicongel (Geldichtungsmittel)Silicone gel (liquid)
3737
SchaltungsverdrahtungsmetallCircuit wiring metal
4040
Drahtverstärkungsharz (erster Harzfilm)Wire reinforcement resin (first resin film)
5757
gebondeter Abschnittbonded section
5858
dicker Abschnittthick section
6565
SiO2-Film (Siliciumdioxidschicht)SiO 2 film (silicon dioxide layer)
6666
Polyimidfilmpolyimide film
7171
Schottky-ElektrodeSchottky electrode
7272
Abschlussbereichsterminal region
7474
Ausbreitungsverhinderungsharz (zweiter Harzfilm)Spreading prevention resin (second resin film)

Claims (9)

Halbleitervorrichtung, die Folgendes umfasst: einen Halbleiter-Chip, der so ausgebildet ist, dass er darauf eine Oberflächenelektrode aufweist, um mit Drähten verbunden zu werden; einen ersten Harzfilm, der die gebondeten Abschnitte zwischen den Drähten und der Oberflächenelektrode abdeckt; einen zweiten Harzfilm, der einen Umfang einer Oberfläche abdeckt, auf der die Oberflächenelektrode ausgebildet ist, sich mit dem ersten Harzfilm in Kontakt befindet und eine Filmdicke aufweist, die größer als die des ersten Harzfilms ist; und ein gelartiges Dichtungsmittel, das den Halbleiter-Chip, den ersten Harzfilm und den zweiten Harzfilm abdeckt.Semiconductor device comprising: a semiconductor chip formed to have a surface electrode thereon to be connected to wires; a first resin film covering the bonded portions between the wires and the surface electrode; a second resin film covering a circumference of a surface on which the surface electrode is formed, being in contact with the first resin film and having a film thickness larger than that of the first resin film; and a gel-like sealant covering the semiconductor chip, the first resin film, and the second resin film. Halbleitervorrichtung nach Anspruch 1, wobei der Halbleiter-Chip so ausgebildet ist, dass er einen SiO2-Film auf dem Umfang der Oberfläche des Halbleiter-Chips aufweist, der so ausgebildet ist, dass er eine Oberflächenelektrode aufweist, wobei die Dielektrizitätskonstante des zweiten Harzfilms kleiner als die oder gleich der des SiO2-Films und größer als die oder gleich der des gelartigen Dichtungsmittels ist.The semiconductor device according to claim 1, wherein the semiconductor chip is formed to have an SiO 2 film on the periphery of the surface of the semiconductor chip formed to have a surface electrode, wherein the dielectric constant of the second resin film is smaller than or equal to that of the SiO 2 film and greater than or equal to that of the gel-type sealant. Halbleitervorrichtung nach Anspruch 1, wobei der erste Harzfilm wenigstens ein Polyamidimidharz enthält.A semiconductor device according to claim 1, wherein said first resin film contains at least a polyamide-imide resin. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der zweite Harzfilm wenigstens ein Polyetheramidharz enthält.A semiconductor device according to claim 1 or 2, wherein said second resin film contains at least one polyether amide resin. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der zweite Harzfilm wenigstens ein Polyimidharz enthält.A semiconductor device according to claim 1 or 2, wherein said second resin film contains at least one polyimide resin. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Halbleiter-Chip aus einem Halbleiter mit einer breiten Bandlücke ausgebildet ist.A semiconductor device according to claim 1 or 2, wherein the semiconductor chip is formed of a semiconductor having a wide bandgap. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Halbleiter-Chip aus SiC ausgebildet ist.A semiconductor device according to claim 1 or 2, wherein the semiconductor chip is formed of SiC. Verfahren zum Herstellen einer Halbleitervorrichtung, das umfasst: Bilden eines zweiten Harzfilms, der einen Umfang einer Oberfläche eines Halbleiter-Chips abdeckt, auf dem eine Oberflächenelektrode ausgebildet ist, die mit Drähten zu verbinden ist; Verbinden der Drähte mit der Oberflächenelektrode; und Abdecken der gebondeten Abschnitte zwischen den Drähten und der Oberflächenelektrode, um einen ersten Harzfilm zu bilden, der eine Filmdicke aufweist, die kleiner als die des zweiten Harzfilms ist.A method of manufacturing a semiconductor device, comprising: Forming a second resin film covering a periphery of a surface of a semiconductor chip on which a surface electrode to be connected with wires is formed; Connecting the wires to the surface electrode; and Covering the bonded portions between the wires and the surface electrode to form a first resin film having a film thickness smaller than that of the second resin film. Leistungsumsetzungsvorrichtung, die wenigstens eine Halbleitervorrichtung umfasst, wobei die Halbleitervorrichtung enthält: einen Halbleiter-Chip, der so ausgebildet ist, dass er darauf eine Oberflächenelektrode aufweist, um mit Drähten verbunden zu werden; einen ersten Harzfilm, der die gebondeten Abschnitte zwischen den Drähten und der Oberflächenelektrode abdeckt; einen zweiten Harzfilm, der einen Umfang einer Oberfläche abdeckt, auf der die Oberflächenelektrode ausgebildet ist, sich mit dem ersten Harzfilm in Kontakt befindet und eine Filmdicke aufweist, die größer als die des ersten Harzfilms ist; und ein gelartiges Dichtungsmittel, das den Halbleiter-Chip, den ersten Harzfilm und den zweiten Harzfilm abdeckt.A power conversion device comprising at least one semiconductor device, wherein the semiconductor device includes: a semiconductor chip formed to have a surface electrode thereon to be connected to wires; a first resin film covering the bonded portions between the wires and the surface electrode; a second resin film covering a circumference of a surface on which the surface electrode is formed, being in contact with the first resin film and having a film thickness larger than that of the first resin film; and a gel-like sealant covering the semiconductor chip, the first resin film, and the second resin film.
DE112014006759.8T 2014-07-30 2014-07-30 Semiconductor device, method for manufacturing a semiconductor device and power conversion device Active DE112014006759B4 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/070109 WO2016016970A1 (en) 2014-07-30 2014-07-30 Semiconductor device, method for manufacturing semiconductor device, and power conversion device

Publications (2)

Publication Number Publication Date
DE112014006759T5 true DE112014006759T5 (en) 2017-05-24
DE112014006759B4 DE112014006759B4 (en) 2019-02-21

Family

ID=55216913

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014006759.8T Active DE112014006759B4 (en) 2014-07-30 2014-07-30 Semiconductor device, method for manufacturing a semiconductor device and power conversion device

Country Status (3)

Country Link
JP (1) JP6251810B2 (en)
DE (1) DE112014006759B4 (en)
WO (1) WO2016016970A1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017143185A (en) * 2016-02-10 2017-08-17 株式会社日立製作所 Semiconductor device and manufacturing method of the same
JP6711001B2 (en) * 2016-02-17 2020-06-17 富士電機株式会社 Semiconductor device and manufacturing method
US10643969B2 (en) 2016-02-24 2020-05-05 Mitsubishi Electric Corporation Semiconductor module and method for manufacturing the same
JP2017162866A (en) * 2016-03-07 2017-09-14 株式会社東芝 Semiconductor device
US20220336402A1 (en) * 2019-12-04 2022-10-20 Mitsubishi Electric Corporation Semiconductor device, power conversion device, and method for manufacturing semiconductor device
JP7469969B2 (en) * 2020-06-26 2024-04-17 株式会社 日立パワーデバイス Power Module
JP7410822B2 (en) * 2020-08-20 2024-01-10 株式会社 日立パワーデバイス Semiconductor power module and method for manufacturing semiconductor power module

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56150830A (en) 1980-04-25 1981-11-21 Hitachi Ltd Semiconductor device
JPH02125454A (en) * 1988-11-02 1990-05-14 Nec Corp Resin-sealed semiconductor device
JP2570428B2 (en) * 1989-08-22 1997-01-08 富士電機株式会社 Semiconductor device
US7723162B2 (en) 2002-03-22 2010-05-25 White Electronic Designs Corporation Method for producing shock and tamper resistant microelectronic devices
JP2005093635A (en) * 2003-09-17 2005-04-07 Fuji Electric Device Technology Co Ltd Resin-sealed semiconductor device
JP2007012831A (en) 2005-06-30 2007-01-18 Hitachi Ltd Power semiconductor device
JP2007067318A (en) * 2005-09-02 2007-03-15 Seiko Epson Corp Mounting structure of semiconductor device, and mounting method of the semiconductor device
DE102005061248B4 (en) 2005-12-20 2007-09-20 Infineon Technologies Ag System carrier with surfaces to be embedded in plastic compound, method for producing a system carrier and use of a layer as a primer layer
JP2013058606A (en) * 2011-09-08 2013-03-28 Renesas Electronics Corp Manufacturing method of semiconductor device
JP5844244B2 (en) * 2012-11-21 2016-01-13 アイカ工業株式会社 Display panel manufacturing method

Also Published As

Publication number Publication date
JPWO2016016970A1 (en) 2017-04-27
JP6251810B2 (en) 2017-12-20
WO2016016970A1 (en) 2016-02-04
DE112014006759B4 (en) 2019-02-21

Similar Documents

Publication Publication Date Title
DE112014006759B4 (en) Semiconductor device, method for manufacturing a semiconductor device and power conversion device
DE102014213564B4 (en) Semiconductor device and method for manufacturing the same
DE102014111252B4 (en) Electronic component and method
DE102012224355B4 (en) power module
DE112017004739B4 (en) Semiconductor unit and power converter
DE112014007221B4 (en) Semiconductor device, method for producing the same and semiconductor module
DE102012206596A1 (en) Semiconductor device
DE102014212376A1 (en) Semiconductor device
DE112017007029T5 (en) Semiconductor device and power conversion device
DE112014003966T5 (en) Semiconductor device
DE10236455A1 (en) Semiconductor device
DE212018000073U1 (en) Semiconductor device
DE112012006692T5 (en) Semiconductor device and method for manufacturing the same
DE112016007464B4 (en) Semiconductor device
DE102020001261A1 (en) SEMICONDUCTOR ENCLOSURE AND RELATED PROCEDURES
DE102015212980B4 (en) Method of manufacturing a semiconductor device
DE19804192A1 (en) Method for producing a power semiconductor component
DE102012208246B4 (en) Semiconductor device
DE112017002270T5 (en) SEMICONDUCTOR DEVICE, PRODUCTION METHOD FOR A SEMICONDUCTOR DEVICE, SEMICONDUCTOR MODULE AND POWER IMPLEMENTING DEVICE
DE102015111479B4 (en) SEMI-CONDUCTOR DEVICE WITH A CLAMPING STRUCTURE
DE102015215132B4 (en) Semiconductor device
DE102007035608A1 (en) Semiconductor module, has connecting element connecting electrode of semiconductor chip with contact connection surface of substrate, and semiconductor chip, connecting element and substrate embedded in cover of flexible group layer
DE112016005077T5 (en) Power semiconductor device and method of manufacturing a power semiconductor device
DE112018003636B4 (en) power semiconductor module
DE112018007827T5 (en) Semiconductor device

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021600000

Ipc: H01L0023290000

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: HITACHI POWER SEMICONDUCTOR DEVICE, LTD., HITA, JP

Free format text: FORMER OWNER: HITACHI, LTD., TOKYO, JP