DE112018003636B4 - power semiconductor module - Google Patents

power semiconductor module Download PDF

Info

Publication number
DE112018003636B4
DE112018003636B4 DE112018003636.7T DE112018003636T DE112018003636B4 DE 112018003636 B4 DE112018003636 B4 DE 112018003636B4 DE 112018003636 T DE112018003636 T DE 112018003636T DE 112018003636 B4 DE112018003636 B4 DE 112018003636B4
Authority
DE
Germany
Prior art keywords
insulating substrate
electrode
insulating
power semiconductor
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112018003636.7T
Other languages
German (de)
Other versions
DE112018003636T5 (en
Inventor
Daichi KAWAMURA
Toru Masuda
Junpei Kusukawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Publication of DE112018003636T5 publication Critical patent/DE112018003636T5/en
Application granted granted Critical
Publication of DE112018003636B4 publication Critical patent/DE112018003636B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Leistungshalbleitermodul (100, 200, 300, 400), das Folgendes umfasst:mindestens ein Isoliersubstrat (2);eine erste Elektrode (7-1) und eine zweite Elektrode (7-2), die an einer ersten Oberfläche oder einer zweiten Oberfläche des Isoliersubstrats (2) befestigt sind, wobei die zweite Oberfläche der ersten Oberfläche gegenüberliegt;einen Leistungshalbleiterchip (1), der sich mit der ersten Elektrode (7-1) des Isoliersubstrats (2) in Kontakt befindet;eine Metallbasis (3), die sich mit der zweiten Elektrode (7-2) des Isoliersubstrats (2) in Kontakt befindet;ein Isoliergehäuse (5), das das Isoliersubstrat (2), die erste Elektrode (7-1), die zweite Elektrode (7-2) und den Leistungshalbleiterchip (1) zusammen aufnimmt; undein Silikongel (6), das im Inneren eines Raums angeordnet ist, der durch die Metallbasis (3), und das Isoliergehäuse (5) gebildet wird, um das Isoliersubstrat (2), die erste Elektrode (7-1), die zweite Elektrode (7-2) und den Leistungshalbleiterchip (1) zusammen zu verkapseln, wobeiein Hartharz (8) zumindest entweder zwischen den Seitenflächen der Isoliersubstrate (2), die einander zugewandt sind, oder zwischen einer Seitenfläche des Isoliersubstrats (2) und einer Seitenfläche des Isoliergehäuses (5), die dem Isoliersubstrat (2) zugewandt ist, haftet, und das Hartharz (8) einen Teil der Seitenfläche des Isoliersubstrats (2) und einen Teil eines Abschnitts der ersten Oberfläche des Isoliersubstrats (2), der von der ersten Elektrode (7-1) freiliegt, und/oder einen Teil eines Abschnitts der zweiten Oberfläche des Isoliersubstrats (2), der von der zweiten Elektrode (7-2) freiliegt, abdeckt, wobeidie Seitenflächen der Isoliersubstrate (2), die einander zugewandt sind, mit dem Hartharz (8) aneinander haften,zwischen den Seitenflächen der Isoliersubstrate (2), die einander zugewandt sind,der Teil des Abschnitts der ersten Oberfläche des Isoliersubstrats (2), der von der ersten Elektrode (7-1) freiliegt, und der Teil der Seitenfläche des Isoliersubstrats (2) mit dem Hartharz (8) abgedeckt sind,der Abschnitt der zweiten Oberfläche des Isoliersubstrats (2), der von der zweiten Elektrode (7-2) freiliegt, und der anderer Teil der Seitenfläche des Isoliersubstrats (2) mit dem Silikongel (6) abgedeckt sind, unddann, wenn die erste Oberfläche des Isoliersubstrats (2) eine Oberseite ist und die zweite Oberfläche eine Unterseite ist, eine Oberseite und eine Unterseite des Harzharzes (8) sich mit dem Silikongel (6) in Kontakt befinden.A power semiconductor module (100, 200, 300, 400) comprising: at least one insulating substrate (2); a first electrode (7-1) and a second electrode (7-2) formed on a first surface or a second surface of the insulating substrate (2) with the second surface opposite to the first surface;a power semiconductor chip (1) which is in contact with the first electrode (7-1) of the insulating substrate (2);a metal base (3) which in contact with the second electrode (7-2) of the insulating substrate (2);an insulating case (5) enclosing the insulating substrate (2), the first electrode (7-1), the second electrode (7-2) and the Power semiconductor chip (1) accommodates together; anda silicone gel (6) arranged inside a space formed by the metal base (3) and the insulating case (5) around the insulating substrate (2), the first electrode (7-1), the second electrode (7-2) and the power semiconductor chip (1) together, using a hard resin (8) at least either between side faces of the insulating substrates (2) facing each other or between a side face of the insulating substrate (2) and a side face of the insulating case (5) facing the insulating substrate (2), and the hard resin (8) adheres a part of the side surface of the insulating substrate (2) and a part of a portion of the first surface of the insulating substrate (2) separated from the first electrode ( 7-1) is exposed, and/or covers part of a portion of the second surface of the insulating substrate (2) exposed from the second electrode (7-2), the side surfaces of the insulating substrates (2) facing each other having the hard resin (8), between the side faces of the insulating substrates (2) facing each other, the part of the portion of the first surface of the insulating substrate (2) exposed from the first electrode (7-1) and the part the side surface of the insulating substrate (2) are covered with the hard resin (8), the portion of the second surface of the insulating substrate (2) exposed from the second electrode (7-2), and the other part of the side surface of the insulating substrate (2) are covered with the silicone gel (6), and then when the first surface of the insulating substrate (2) is a top and the second surface is a bottom, a top and a bottom of the resin resin (8) contact the silicone gel (6). condition.

Description

Technisches Gebiettechnical field

Die vorliegende Erfindung bezieht sich auf ein Leistungshalbleitermodul mit einer hohen Stehspannung, das eine hohe Zuverlässigkeit der Isolierung erfordert.The present invention relates to a power semiconductor module with a high withstand voltage, which requires high insulation reliability.

Hintergrundgebietbackground area

Ein Leistungsumsetzer (Umsetzer oder Wechselrichter), der mit einem Leistungshalbleitermodul ausgestattet ist, wird auf diversen Gebieten wie etwa der Eisenbahn- und Kraftfahrzeugindustrie sowie der Energie- und Sozialinfrastruktur in großem Umfang verwendet.A power converter (converter or inverter) equipped with a power semiconductor module is widely used in various fields such as railway and automobile industries, and energy and social infrastructure.

Als eine Technik zum Verbessern der Zuverlässigkeit einer Harzverkapselung in Bezug auf eine Halbleitervorrichtung, die bei einer besonders hohen Temperatur arbeitet, wird eine Technik bereitgestellt, bei der eine Halbleitervorrichtung derart konfiguriert ist, dass ein Isoliersubstrat, auf dem eine Oberflächenelektrodenstruktur und eine rückwärtige Elektrodenstruktur gebildet sind, und ein Halbleiterelement, das sich mit der Oberflächenelektrodenstruktur in Kontakt befindet, mit einem ersten Verkapselungsharz verkapselt sind, das ein Epoxidharz enthält; wobei ein Abschnitt des Isoliersubstrats, auf dem die Oberflächenelektrodenstruktur oder die rückwärtige Elektrodenstruktur nicht gebildet ist, und das erste Verkapselungsharz mit einem zweiten Verkapselungsharz abgedeckt sind, das ein Silikonharz mit einem kleineren Elastizitätsmodul als das erste Verkapselungsharz enthält. Dementsprechend wird eine Belastung durch das zweite Verkapselungsharz mit einem kleinen Elastizitätsmodul entspannt, weshalb eine Belastungskonzentration an einem Endabschnitt des ersten Verkapselungsharzes während eines Hochtemperaturbetriebs entspannt wird (siehe z. B. PTL 1).As a technique for improving the reliability of resin encapsulation with respect to a semiconductor device that operates at a particularly high temperature, there is provided a technique in which a semiconductor device is configured such that an insulating substrate on which a surface electrode pattern and a back electrode pattern are formed , and a semiconductor element in contact with the surface electrode structure are encapsulated with a first encapsulating resin containing an epoxy resin; wherein a portion of the insulating substrate on which the surface electrode pattern or the back electrode pattern is not formed and the first encapsulating resin are covered with a second encapsulating resin containing a silicone resin having a smaller elastic modulus than the first encapsulating resin. Accordingly, stress is relaxed by the second encapsulating resin having a small Young's modulus, and therefore stress concentration at an end portion of the first encapsulating resin is relaxed during high-temperature operation (see, for example, PTL 1).

Als eine Technik zum Verbessern der Zuverlässigkeit der Isolierung des Harzverkapselungs-Wechselrichtermoduls wird eine Technik bereitgestellt, bei der ein Wechselrichtermodul derart konfiguriert ist, dass ein anorganisches Substrat (Isoliersubstrat), das auf einer Metallgrundplatte haftet, eine Leiterfolie (Elektrode), die derart auf dem anorganischen Substrat gebildet ist, dass ein Umfangsabschnitt des anorganischen Substrats freiliegt, und ein Halbleiterelement, das auf der Leiterfolie angebracht ist, mit einem Silikongel verkapselt sind; wobei ein Außenumfangsseiten-Oberflächenabschnitt der Leiterfolie und der Umfangsabschnitt des anorganischen Substrats mit einer warmhärtenden Harzbeschichtung mit einer höheren Durchschlagspannung als jener des Silikongels abgedeckt sind. Dementsprechend kann ein elektrisches Feld selbst dann entspannt werden, wenn ein Kriechabstand von einer Kante des anorganischen Substrats zur Leiterfolie kurz ist, und daher kann die Zuverlässigkeit der Isolierung des Wechselrichtermoduls verbessert werden, die Baugröße kann verringert werden, und die Kapazität kann erhöht werden (siehe z. B. PTL 2). PTL 3 betrifft ein Halbleitervorrichtung, aufweisend ein isolierendes Substrat, mit einer ersten und einer zweiten Hauptoberfläche, die einander gegenüberliegen, ein Schaltungsmuster, das an die erste Hauptoberfläche des isolierenden Substrats gebondet ist, einen Kühlkörper, der an die zweite Hauptoberfläche des isolierenden Substrats gebondet ist, ein Halbleiterelement auf dem Schaltungsmuster, einen Beschichtungsfilm, der eine Verbindung zwischen dem isolierenden Substrat und dem Schaltungsmuster und eine Verbindung zwischen dem isolierenden Substrat und dem Kühlkörper überdeckt; und ein das isolierende Substrat, das Schaltungsmuster, das Halbleiterelement, den Kühlkörper und den Beschichtungsfilm kapselndes Kunstharz, wobei das isolierende Substrat eine höhere thermische Leitfähigkeit als der Beschichtungsfilm hat, und wobei der Beschichtungsfilm eine geringere Härte als das Kunstharz hat und eine von dem Kunstharz auf das isolierende Substrat ausgeübte Spannung vermindert, wobei wenigstens eine Komponente des Schaltungsmusters und des Kühlkörpers eine Nut oder einen Vorsprung enthält, die/der das Kunstharz kontaktiert, ohne von dem Beschichtungsfilm überdeckt zu sein. PTL 4 betrifft ein Leistungshalbleitermodul, das Folgendes umfasst: eine Wärmeableitungsplatte, eine isolierende Verdrahtungsplatine mit einer oberen Elektrode und einer unteren Elektrode, wobei die untere Elektrode durch ein erstes Lot mit der Wärmeableitungsplatte verbunden ist; einen Halbleiterchip, der mit der oberen Elektrode durch ein zweites Lot verbunden ist, einen ersten schwach dielektrischen Film, welcher Seiten der unteren Elektrode und des ersten Lots bedeckt; einen zweiten schwach dielektrischen Film, welcher Seiten des Halbleiterchips und des zweiten Lots bedeckt; ein Gehäuse auf der Wärmeableitungsplatte, welches die isolierende Verdrahtungsplatine und den Halbleiterchip umgibt; und einen Isolator, welcher in das Gehäuse eingefüllt ist und die isolierende Verdrahtungsplatine, den Halbleiterchip und die ersten und zweiten schwach dielektrischen Filme bedeckt.As a technique for improving the reliability of the insulation of the resin-packaged inverter module, a technique is provided in which an inverter module is configured such that an inorganic substrate (insulating substrate) adhered to a metal base plate, a conductor foil (electrode) adhered to the inorganic substrate is formed such that a peripheral portion of the inorganic substrate is exposed, and a semiconductor element mounted on the conductor foil is encapsulated with a silicone gel; wherein an outer peripheral side surface portion of the conductor foil and the peripheral portion of the inorganic substrate are covered with a thermosetting resin coating having a higher breakdown voltage than that of the silicone gel. Accordingly, an electric field can be relaxed even if a creepage distance from an edge of the inorganic substrate to the conductor foil is short, and therefore the reliability of the insulation of the inverter module can be improved, the size can be reduced, and the capacity can be increased (see e.g. PTL 2). PTL 3 relates to a semiconductor device comprising an insulating substrate, having first and second main surfaces opposite to each other, a circuit pattern bonded to the first main surface of the insulating substrate, a heat sink bonded to the second main surface of the insulating substrate , a semiconductor element on the circuit pattern, a coating film covering a connection between the insulating substrate and the circuit pattern and a connection between the insulating substrate and the heat sink; and a synthetic resin encapsulating the insulating substrate, the circuit pattern, the semiconductor element, the heat sink and the coating film, wherein the insulating substrate has a higher thermal conductivity than the coating film, and wherein the coating film has a lower hardness than the synthetic resin and one of the synthetic resin stress applied to the insulating substrate is reduced, wherein at least one component of the circuit pattern and the heat sink includes a groove or projection contacting the synthetic resin without being covered by the coating film. PTL 4 relates to a power semiconductor module including: a heat dissipation plate, an insulating wiring board having an upper electrode and a lower electrode, the lower electrode being connected to the heat dissipation plate by a first solder; a semiconductor chip connected to the top electrode by a second solder, a first low dielectric film covering sides of the bottom electrode and the first solder; a second low dielectric film covering sides of the semiconductor chip and the second solder; a case on the heat dissipation plate, which encloses the insulating wiring board and the semiconductor chip; and an insulator filled in the case and covering the insulating wiring board, the semiconductor chip, and the first and second low dielectric films.

Literatur des Stands der TechnikPrior Art Literature

Patentliteraturpatent literature

  • PTL 1: JP-A-2013-16684 PTL 1: JP-A-2013-16684
  • PTL 2: JP-A-2004-14919 PTL 2: JP-A-2004-14919
  • PTL 3: DE 11 2012 006 656 B4 PTL 3: DE 11 2012 006 656 B4
  • PTL 4: DE 10 2011 005 690 A1 PTL 4: DE 10 2011 005 690 A1

Zusammenfassung der ErfindungSummary of the Invention

Technische ProblemstellungTechnical problem

Von dem Leistungshalbleitermodul, das eine hohe Spannung handhabt, wird gefordert, dass es eine hohe Zuverlässigkeit der Isolierung aufweist. Ein Außenumfangsabschnitt des Leistungshalbleitermoduls ist durch Luft oder eine Oberfläche eines Isolators isoliert, und ein Raumabstand und ein Kriechabstand werden durch eine Norm (z. B. IEC 60664) bestimmt, derart, dass in einer vorgegebenen Umgebung kein Kurzschluss oder keine Entladung auftreten. Außerdem ist es schwierig, die Isolierung im Inneren eines Moduls, in dem ein Leistungshalbleiterchip, ein Isoliersubstrat, ein Kontaktierungsdraht und dergleichen mit hoher Dichte angebracht sind, durch Vergrößern des Raumabstands oder des Kriechabstands sicherzustellen, derart, dass die Umfangsflächen der im Inneren angebrachten Elemente mit Isolierharzen verkapselt werden, um jedes Element zu isolieren.The power semiconductor module handling a high voltage is required to have high insulation reliability. An outer peripheral portion of the power semiconductor module is insulated by air or a surface of an insulator, and a space distance and a creepage distance are determined by a standard (eg, IEC 60664) such that short circuit or discharge does not occur in a given environment. In addition, it is difficult to ensure insulation inside a module in which a power semiconductor chip, an insulating substrate, a bonding wire and the like are mounted with high density by increasing the space distance or the creepage distance such that the peripheral surfaces of the elements mounted inside with Insulating resins are encapsulated to insulate each element.

Ein Isolierharzmaterial zum Verkapseln der Innenseite des Moduls wird weit verbreitet in zwei Arten klassifiziert: ein Hartharz wie etwa das Epoxidharz und ein Weichharz wie etwa das Silikongel. Zum Beispiel wird in einem Leistungshalbleitermodul mit niedriger Kapazität und kleiner Baugröße mit einem Nennstrom von etwa einigen zehn Ampere im Allgemeinen das Hartharz als ein Isolierverkapselungsharz verwendet, und zum Beispiel wird in Betracht gezogen, dass ein Isolierverkapselungsharz, das in PTL 1 beschrieben ist, dem Hartharz entspricht. Das Hartharzverkapselungs-Leistungshalbleitermodul weist im Allgemeinen eine kleine Baugröße auf, derart, dass selbst dann, wenn zwischen den Elementen im Inneren des Moduls aufgrund der Hartharzverkapselung ein Verzug oder eine Belastung erzeugt wird, der Verzug oder die Belastung meistens klein ist, wobei es sehr unwahrscheinlich ist, dass das ein Problem ist.An insulating resin material for encapsulating the inside of the module is widely classified into two types: a hard resin such as the epoxy resin and a soft resin such as the silicone gel. For example, in a power semiconductor module with a low capacity and a small size with a rated current of about several tens of amperes, the hard resin is generally used as an insulating encapsulating resin, and for example it is considered that an insulating encapsulating resin described in PTL 1 is the hard resin is equivalent to. The hard resin encapsulated power semiconductor module is generally small in size, such that even if a warp or stress is generated between the elements inside the module due to the hard resin encapsulation, the warp or stress is mostly small, and it is very unlikely is that this is a problem.

Andererseits wird in Bezug auf ein derartiges Hartharzverkapselungs-Halbleitermodul in einem Leistungshalbleitermodul mit einer großen Kapazität (Nennstrom von hundert Ampere oder mehr) und einer großen Modulbaugröße im Allgemeinen das Weichharz wie etwa das Silikongel als das Isolierverkapselungsharz verwendet, und zum Beispiel wird in Betracht gezogen, dass das Isolierverkapselungsharz, das in PTL 2 beschrieben ist, dem Weichharz entspricht. Da ein großer Verzug oder eine große Belastung zwischen den Elementen erzeugt werden kann, wenn das Innere des Moduls, mit dem sich der Leistungshalbleiterchip, das Isoliersubstrat, der Kontaktierungsdraht und dergleichen in Kontakt befinden, mit dem Hartharz mit einer hohen Steifigkeit verkapselt ist, kann eine mechanische Beschädigung an einem internen Element bewirkt werden, derart, dass Risse erzeugt werden, oder eine Grenzflächenablösung kann zwischen den Elementen und dem Hartharz bewirkt werden. Um diese Probleme zu vermeiden, wird das Weichharz verwendet, das weich ist und den Verzug oder die Belastung zwischen den Elementen absorbieren und entspannen kann.On the other hand, regarding such a hard resin encapsulating semiconductor module, in a power semiconductor module having a large capacity (rated current of hundred amperes or more) and a large module size, the soft resin such as the silicone gel is generally used as the insulating encapsulating resin, and for example, it is considered that the insulating encapsulation resin described in PTL 2 corresponds to the soft resin. Since a large warp or a large stress may be generated between the members when the inside of the module, with which the power semiconductor chip, the insulating substrate, the bonding wire and the like are in contact, is encapsulated with the hard resin with a high rigidity, a mechanical damage may be caused to an internal member such that cracks are generated, or interface peeling may be caused between the members and the hard resin. In order to avoid these problems, the soft resin is used, which is soft and can absorb and relax the warp or stress between the members.

5 zeigt eine Struktur eines allgemeinen Leistungshalbleitermoduls, das mit dem Weichharz isoliert und verkapselt ist. Ein Leistungshalbleitermodul 500 enthält einen Leistungshalbleiterchip 1 wie etwa einen bipolaren Transistor mit isoliertem Gate (IGBT) und einen Metalloxidhalbleiter-Feldeffekttransistor (MOSFET), ein Isoliersubstrat 2, eine Metallbasis 3, einen Kontaktierungsdraht 4, ein Isoliergehäuse 5 und ein Silikongel 6, das ein Isolierverkapselungsmaterial und das Weichharz ist. Eine Oberflächenelektrode 7-1 und eine rückwärtige Elektrode 7-2 sind jeweils an eine Oberfläche (für die rückwärtige Oberfläche) auf dem Isoliersubstrat 2 hartgelötet, der Leistungshalbleiterchip 1 ist auf die Oberflächenelektrode 7-1 weichgelötet, und die rückwärtige Elektrode 7-2 und die Metallbasis 3 sind aneinander weichgelötet. Der Leistungshalbleiterchip 1 und die Oberflächenelektrode 7-1 des Isoliersubstrats 2 sind durch den Kontaktierungsdraht 4 miteinander elektrisch verbunden. Das Isoliergehäuse 5 ist durch ein Haftmittel an einem Umfangsabschnitt der Metallbasis 3 befestigt, und das Silikongel 6 ist im Inneren des Raums gelagert, der durch die Metallbasis 3 und das Isoliergehäuse 5 gebildet wird, derart, dass das Isoliersubstrat 2 mit der Oberflächenelektrode 7-1 und der rückwärtigen Elektrode 7-2 und der Leistungshalbleiterchip 1 im Inneren des Raums verkapselt sind. Die dielektrische Durchschlagfestigkeit des Silikongels ist relativ kleiner als jene des Hartharzes, und wenn eine elektrische Feldstärke, die die dielektrische Durchschlagfestigkeit übersteigt, an das Silikongel 6 angelegt wird, kann ein dielektrischer Durchschlag auftreten, was eine Fehlfunktion des Leistungshalbleitermoduls oder der Ausrüstung, die das Leistungshalbleitermodul verwendet, bewirkt. Daher ist eine Gegenmaßnahme erwünscht, um das Problem zu vermeiden. 5 FIG. 12 shows a structure of a general power semiconductor module insulated and encapsulated with the soft resin. A power semiconductor module 500 includes a power semiconductor chip 1 such as an insulated gate bipolar transistor (IGBT) and a metal oxide semiconductor field effect transistor (MOSFET), an insulating substrate 2, a metal base 3, a bonding wire 4, an insulating case 5 and a silicon gel 6 which is an insulating encapsulating material and the soft resin is. A surface electrode 7-1 and a back electrode 7-2 are each brazed to a surface (for the back surface) on the insulating substrate 2, the power semiconductor chip 1 is soldered to the surface electrode 7-1, and the back electrode 7-2 and the Metal base 3 are soldered together. The power semiconductor chip 1 and the surface electrode 7 - 1 of the insulating substrate 2 are electrically connected to each other through the bonding wire 4 . The insulating case 5 is fixed to a peripheral portion of the metal base 3 by an adhesive, and the silicone gel 6 is stored inside the space formed by the metal base 3 and the insulating case 5 such that the insulating substrate 2 is provided with the surface electrode 7-1 and the back electrode 7-2 and the power semiconductor chip 1 are encapsulated inside the space. The dielectric strength of the silicone gel is relatively smaller than that of the hard resin, and when an electric field strength exceeding the dielectric strength is applied to the silicone gel 6, dielectric breakdown may occur, causing a malfunction of the power semiconductor module or the equipment using the power semiconductor module uses, causes. Therefore, a countermeasure to avoid the problem is desired.

Wenn sich ein Ort, an dem ein elektrisches Feld im Leistungshalbleitermodul 500 konzentriert wird, an einem Endabschnitt des Isoliersubstrats 2 befindet und die elektrische Feldstärke des Ortes eine elektrische Feldstärke eines dielektrischen Durchschlags des Silikongels 6 überschreitet, wird zuerst ein lokaler dielektrischer Durchschlag im Silikongel 6 in der Nähe eines Endabschnitts der Elektrode erzeugt, außerdem werden Wärme oder Gas erzeugt, woraufhin ein Hohlraum in dem weichen Silikongel 6 gebildet wird. Verglichen mit dem Isolierharz wie etwa dem Silikongel 6 ist die dielektrische Durchschlagfestigkeit des Hohlraums klein, und in einem Hohlraumabschnitt tritt ein weiterer lokaler dielektrischer Durchschlag auf, und ein neuer Hohlraum wird erzeugt. Die lokalen Durchschläge schreiten in einer Kette fort, und eine Entladung aufgrund von dielektrischem Durchschlag im Silikongel ist eine Kriechentladung vom Endabschnitt der Elektrode auf dem Isoliersubstrat 2 zur Metallbasis 3 (Abschnitt mit niedrigem Potential) entlang der Oberfläche und einer Seitenfläche des Isoliersubstrats 2 und führt schließlich zu einem Kurzschlussdurchschlag des Leistungshalbleitermoduls 500. Um dies zu vermeiden, wird im verwandten Gebiet ein langer Kriechabstand (z. B. etwa 1 mm bis 2 mm) zwischen dem Endabschnitt des Isoliersubstrats 2 und einem Endabschnitt der Oberflächenelektrode 7-1 sichergestellt, um die Kriechentladung zu verhindern.When a place where an electric field is concentrated in the power semiconductor module 500 is at an end portion of the insulating substrate 2 and the electric field strength of the place exceeds an electric field strength of a dielectric breakdown of the silicone gel 6, a local dielectric breakdown in the silicone gel 6 in is generated near an end portion of the electrode, heat or gas is also generated, whereupon a cavity is formed in the soft silicone gel 6. Compared with the insulating resin such as the silicone gel 6, the dielectric breakdown strength of the void is small, and another local dielectric breakdown occurs in a void portion and a new void becomes generated. The local breakdowns progress in a chain, and a discharge due to dielectric breakdown in the silicone gel is a creeping discharge from the end portion of the electrode on the insulating substrate 2 to the metal base 3 (low potential portion) along the surface and a side surface of the insulating substrate 2 and finally leads to a short-circuit breakdown of the power semiconductor module 500. In order to avoid this, in the related field, a long creepage distance (e.g. about 1 mm to 2 mm) is ensured between the end portion of the insulating substrate 2 and an end portion of the surface electrode 7-1 to prevent the creeping discharge to prevent.

Jedoch wird von dem Leistungshalbleitermodul 500 gefordert, sowohl eine hohe Stehspannung als auch eine große Kapazität aufzuweisen. Um eine Baugröße des Leistungshalbleiterchips 1 zu vergrößern, während die Kapazität zunimmt, ist es notwendig, eine Baugröße des Isoliersubstrats 2, das mit dem Leistungshalbleiterchip 1 ausgestattet ist, zu vergrößern, jedoch wird andererseits bevorzugt, eine Baugruppengröße des Leistungshalbleitermoduls 500 so weit als möglich zu verringern (oder eine Baugröße für einen universellen Strom beizubehalten, ohne die Baugröße zu vergrößern). Daher ist es notwendig, lediglich eine Fläche der Elektrode 7-1 oder 7-2 auf dem Isoliersubstrat 2 zu vergrößern, ohne die Baugröße des Isoliersubstrats 2 zu vergrößern, derart, dass ein großer Leistungshalbleiterchip 1 angebracht werden kann. Jedoch gibt es ein Problem, derart, dass der Kriechabstand zwischen dem Endabschnitt des Isoliersubstrats 2 und dem Endabschnitt der Elektrode 7-1 oder 7-2 verkürzt wird und die Zuverlässigkeit der Isolierung verringert wird, wenn die Fläche der Elektrode 7-1 oder 7-2 vergrößert wird, ohne die Baugröße des Isoliersubstrats 2 zu ändern.However, the power semiconductor module 500 is required to have both high withstand voltage and large capacity. In order to increase a size of the power semiconductor chip 1 while increasing the capacitance, it is necessary to increase a size of the insulating substrate 2 equipped with the power semiconductor chip 1, but on the other hand, it is preferable to increase a package size of the power semiconductor module 500 as much as possible decrease (or keep a frame size for a universal current without increasing the frame size). Therefore, it is necessary to increase only an area of the electrode 7-1 or 7-2 on the insulating substrate 2 without increasing the size of the insulating substrate 2 so that a large-sized power semiconductor chip 1 can be mounted. However, there is a problem such that the creepage distance between the end portion of the insulating substrate 2 and the end portion of the electrode 7-1 or 7-2 is shortened and the reliability of insulation is lowered when the area of the electrode 7-1 or 7- 2 is increased without changing the size of the insulating substrate 2.

Um das Problem zu lösen, wird gemäß der Technik, die in PTL 2 beschrieben ist, durch Beschichten eines Hartharzes (Harzbeschichtung 10) mit der dielektrischen Durchschlagfestigkeit, die größer als jene des Silikongels 8 ist, an einem Endabschnitt der Oberflächenelektrode 1, auf dem das elektrische Feld konzentriert wird, ein lokaler dielektrischer Durchschlag im Silikongel 8 verhindert, ein Kurzschlussdurchschlag aufgrund von Kriechentladung wird verhindert, und die Zuverlässigkeit der Isolierung ist selbst dann sichergestellt, wenn der Kriechabstand kurz ist. Jedoch befindet sich bei der Technik aus PTL 2 selbst dann, wenn der dielektrische Durchschlag des Silikongels 8 an einem unteren Ende eines Endabschnitts der Elektrode 1 verhindert werden kann, ein oberes Ende des Endabschnitts der Elektrode 1 mit dem Silikongel 8 in Kontakt, derart, dass es ein Problem gibt, derart, dass an diesem Ort ein dielektrischer Durchschlag am Silikongel 8 auftritt, was zu dem Kurzschlussdurchschlag aufgrund von Kriechentladung führt.In order to solve the problem, according to the technique described in PTL 2, by coating a hard resin (resin coating 10) having the dielectric strength larger than that of the silicone gel 8 on an end portion of the surface electrode 1 on which the electric field is concentrated, local dielectric breakdown in the silicone gel 8 is prevented, short-circuit breakdown due to creepage is prevented, and the reliability of insulation is ensured even when the creepage distance is short. However, in the technique of PTL 2, even if the dielectric breakdown of the silicone gel 8 can be prevented at a lower end of an end portion of the electrode 1, an upper end of the end portion of the electrode 1 is in contact with the silicone gel 8 such that there is a problem such that dielectric breakdown occurs at the silicon gel 8 at this location, resulting in the short-circuit breakdown due to creepage.

Daher ist es eine Aufgabe der Erfindung, ein Leistungshalbleitermodul bereitzustellen, bei dem der Kurzschlussdurchschlag aufgrund der Kriechentladung selbst dann verhindert werden kann, wenn der Kriechabstand durch Vergrößern der Fläche der Oberflächenelektrode auf dem Isoliersubstrat verringert wird, zum Zweck des Sicherstellens einer hohen Zuverlässigkeit der Isolierung, während die große Kapazität des Leistungshalbleitermoduls implementiert wird.Therefore, an object of the invention is to provide a power semiconductor module in which the short-circuit breakdown due to the creeping discharge can be prevented even if the creepage distance is reduced by increasing the area of the surface electrode on the insulating substrate for the purpose of ensuring high reliability of insulation. while implementing the large capacity of the power semiconductor module.

Lösung der Problemstellungsolution to the problem

Um die obigen Probleme zu lösen, sind die Haupteigenschaften des Leistungshalbleitermoduls der Erfindung wie folgt.In order to solve the above problems, the main features of the power semiconductor module of the invention are as follows.

Das heißt, ein Leistungshalbleitermodul der Erfindung enthält Folgendes: mindestens ein Isoliersubstrat; eine erste Elektrode und eine zweite Elektrode, die an einer ersten Oberfläche bzw. einer zweiten Oberfläche des Isoliersubstrats befestigt sind, wobei die zweite Oberfläche der ersten Oberfläche, gegenüberliegt; einen Leistungshalbleiterchip, der sich mit der ersten Elektrode des Isoliersubstrats in Kontakt befindet; eine Metallbasis, die sich mit der zweiten Elektrode des Isoliersubstrats in Kontakt befindet; ein Isoliergehäuse, das das Isoliersubstrat, die erste Elektrode, die zweite Elektrode und den Leistungshalbleiterchip zusammen aufnimmt; und ein Silikongel, das im Inneren eines Raums angeordnet ist, der durch die Metallbasis und das Isoliergehäuse gebildet ist, um das Isoliersubstrat, die erste Elektrode, die zweite Elektrode und den Leistungshalbleiterchip zusammen zu verkapseln, wobei ein Hartharz zumindest entweder zwischen den Seitenflächen der Isoliersubstrate, die einander zugewandt sind, oder zwischen einer Seitenfläche des Isoliersubstrats und einer Seitenfläche des Isoliergehäuses, die dem Isoliersubstrat zugewandt ist, haftet und das Hartharz einen Teil der Seitenfläche des Isoliersubstrats und einen Teil eines Abschnitts der ersten Oberfläche des Isoliersubstrats, der von der ersten Elektrode freiliegt, und/oder einen Teil eines Abschnitts der zweiten Oberfläche des Isoliersubstrats, der von der zweiten Elektrode freiliegt, abdeckt, wobei die Seitenflächen der Isoliersubstrate, die einander zugewandt sind, mit dem Hartharz aneinander haften, zwischen den Seitenflächen der Isoliersubstrate, die einander zugewandt sind, der Teil des Abschnitts der ersten Oberfläche des Isoliersubstrats, der von der ersten Elektrode freiliegt, und der Teil der Seitenfläche des Isoliersubstrats mit dem Hartharz abgedeckt sind, der Abschnitt der zweiten Oberfläche des Isoliersubstrats, der von der zweiten Elektrode freiliegt, und der anderer Teil der Seitenfläche des Isoliersubstrats mit dem Silikongel abgedeckt sind, und dann, wenn die erste Oberfläche des Isoliersubstrats eine Oberseite ist und die zweite Oberfläche eine Unterseite ist, eine Oberseite und eine Unterseite des Harzharzes sich mit dem Silikongel in Kontakt befinden.That is, a power semiconductor module of the invention includes: at least one insulating substrate; a first electrode and a second electrode fixed to a first surface and a second surface, respectively, of the insulating substrate, the second surface being opposite to the first surface; a power semiconductor chip in contact with the first electrode of the insulating substrate; a metal base in contact with the second electrode of the insulating substrate; an insulating case that houses the insulating substrate, the first electrode, the second electrode, and the power semiconductor chip together; and a silicone gel disposed inside a space formed by the metal base and the insulating case to encapsulate the insulating substrate, the first electrode, the second electrode and the power semiconductor chip together, with a hard resin between at least one of the side surfaces of the insulating substrates , which face each other, or between a side surface of the insulating substrate and a side surface of the insulating case, which faces the insulating substrate, and the hard resin adheres a part of the side surface of the insulating substrate and a part of a portion of the first surface of the insulating substrate separated from the first electrode is exposed, and/or covers a part of a portion of the second surface of the insulating substrate exposed from the second electrode, wherein the side surfaces of the insulating substrates facing each other are adhered to each other with the hard resin between the side surfaces of the insulating substrates facing each other are, the part of the portion of the first surface of the insulating substrate exposed from the first electrode and the part of the side surface of the insulating substrate are covered with the hard resin, the portion of the second surface of the insulating substrate exposed from the second electrode, and the others Part of the side surface of the insulating substrate covered with the silicone gel are covered, and when the first surface of the insulating substrate is a top and the second surface is a bottom, a top and a bottom of the resin resin are in contact with the silicone gel.

Vorteilhafte Wirkungbeneficial effect

Gemäß der Erfindung ist es möglich, das Leistungshalbleitermodul bereitzustellen, bei dem ein Kurzschlussdurchschlag aufgrund von Kriechentladung selbst dann verhindert werden kann, wenn ein Kriechabstand durch Vergrößern einer Fläche einer Oberflächenelektrode auf dem Isoliersubstrat verringert wird, zum Zweck des Sicherstellens einer hohen Zuverlässigkeit der Isolierung, während eine große Kapazität des Leistungshalbleitermoduls implementiert wird.According to the invention, it is possible to provide the power semiconductor module in which short-circuit breakdown due to creeping discharge can be prevented even if a creepage distance is reduced by increasing an area of a surface electrode on the insulating substrate for the purpose of ensuring high reliability of insulation while a large capacity of the power semiconductor module is implemented.

Figurenlistecharacter list

  • 1 ist ein Diagramm, das die Konfiguration eines Leistungshalbleitermoduls gemäß einer ersten Ausführungsform (Ausführungsform 1) der Erfindung zeigt. 1 14 is a diagram showing the configuration of a power semiconductor module according to a first embodiment (embodiment 1) of the invention.
  • 2 ist ein Diagramm, das die Konfiguration eines Leistungshalbleitermoduls gemäß einer zweiten Ausführungsform (Ausführungsform 2) der Erfindung zeigt. 2 12 is a diagram showing the configuration of a power semiconductor module according to a second embodiment (embodiment 2) of the invention.
  • 3 ist ein Herstellungsprozess-Ablaufplan (Ablaufplan), der ein Verfahren zum Herstellen des Leistungshalbleitermoduls gemäß der zweiten Ausführungsform (Ausführungsform 2) der Erfindung zeigt. 3 13 is a manufacturing process flowchart (flowchart) showing a method of manufacturing the power semiconductor module according to the second embodiment (Embodiment 2) of the invention.
  • 4 ist ein Diagramm, das die Konfiguration eines Leistungshalbleitermoduls gemäß einer dritten Ausführungsform (Ausführungsform 3) der Erfindung zeigt. 4 14 is a diagram showing the configuration of a power semiconductor module according to a third embodiment (embodiment 3) of the invention.
  • 5 ist ein Diagramm, das die Konfiguration eines Leistungshalbleitermoduls im verwandten Gebiet zeigt. 5 12 is a diagram showing the configuration of a power semiconductor module in the related field.

Beschreibung der AusführungsformenDescription of the embodiments

Im Folgenden werden bei jeder Ausführungsform Beispiele für Ausführungsformen eines Leistungshalbleitermoduls der Erfindung auf der Grundlage der Zeichnungen beschrieben. In jeder Ausführungsform werden dieselben Bezugszeichen für dieselben Komponenten verwendet.In the following, in each embodiment, examples of embodiments of a power semiconductor module of the invention are described based on the drawings. In each embodiment, the same reference numbers are used for the same components.

Ausführungsform 1Embodiment 1

1 zeigt die Konfiguration eines Leistungshalbleitermoduls gemäß einer ersten Ausführungsform (Ausführungsform 1) der Erfindung. 1 12 shows the configuration of a power semiconductor module according to a first embodiment (Embodiment 1) of the invention.

Wie in der Zeichnung gezeigt ist, enthält ein Leistungshalbleitermodul 100 der vorliegenden Ausführungsform Leistungshalbleiterchips 1, Isoliersubstrate 2, eine Metallbasis 3, Kontaktierungsdrähte 4, ein Isoliergehäuse 5, ein Silikongel 6,das ein Weichharz ist, als ein Isolierverkapselungsmaterial und ein Hartharz 8. Insbesondere enthält das Leistungshalbleitermodul 100 z. B. mindestens ein Isoliersubstrat 2, eine erste Elektrode 7-1 und eine zweite Elektrode 7-2, die an einer ersten Oberfläche bzw. einer zweiten Oberfläche des Isoliersubstrats 2 befestigt sind, wobei die zweite Oberfläche der ersten Oberfläche gegenüberliegt, die Leistungshalbleiterchips 1, die sich mit der ersten Elektrode 7-1 des Isoliersubstrats 2 in Kontakt befinden, die Metallbasis 3, die sich mit der zweiten Elektrode 7-2 des Isoliersubstrats 2 in Kontakt befindet, das Isoliergehäuse 5, das das Isoliersubstrat 2, die erste Elektrode 7-1, die zweite Elektrode 7-2 und die Leistungshalbleiterchips 1 aufnimmt, und ein Silikongel, das im Inneren eines Raums, der durch die Metallbasis 3 und das Isoliergehäuse 5 gebildet wird, angeordnet ist und das Isoliersubstrat 2, die erste Elektrode 7-1, die zweite Elektrode 7-2 und die Leistungshalbleiterchips 1 zusammen verkapselt. Das Hartharz haftet zumindest entweder zwischen den Seitenflächen der Isoliersubstrate 2, die einander zugewandt sind, oder zwischen einer Seitenfläche des Isoliersubstrats 2 und einer Seitenfläche des Isoliergehäuses 5, die dem Isoliersubstrat 2 zugewandt ist. Das Hartharz bedeckt einen Teil der Seitenfläche des Isoliersubstrats 2 und einen Teil eines Abschnitts der ersten Oberfläche (z. B. eine Oberfläche) des Isoliersubstrats 2, der von der ersten Elektrode 7-1 freiliegt, und/oder einen Teil eines Abschnitts der zweiten Oberfläche (z. B. einer rückwärtigen Oberfläche) des Isoliersubstrats 2, der von der zweiten Elektrode 7-2 freiliegt.As shown in the drawing, a power semiconductor module 100 of the present embodiment includes power semiconductor chips 1, insulating substrates 2, a metal base 3, bonding wires 4, an insulating case 5, a silicone gel 6 which is a soft resin as an insulating encapsulating material, and a hard resin 8. Specifically the power semiconductor module 100 z. B. at least one insulating substrate 2, a first electrode 7-1 and a second electrode 7-2 fixed to a first surface and a second surface, respectively, of the insulating substrate 2, the second surface being opposite to the first surface, the power semiconductor chips 1, which are in contact with the first electrode 7-1 of the insulating substrate 2, the metal base 3 which is in contact with the second electrode 7-2 of the insulating substrate 2, the insulating case 5 which is the insulating substrate 2, the first electrode 7- 1 accommodating the second electrode 7-2 and the power semiconductor chips 1, and a silicone gel disposed inside a space formed by the metal base 3 and the insulating case 5 and the insulating substrate 2, the first electrode 7-1, the second electrode 7-2 and the power semiconductor chips 1 are encapsulated together. The hard resin adheres at least either between the side surfaces of the insulating substrates 2 that face each other or between a side surface of the insulating substrate 2 and a side surface of the insulating case 5 that the insulating substrate 2 faces. The hard resin covers part of the side surface of the insulating substrate 2 and part of a portion of the first surface (e.g. one surface) of the insulating substrate 2 exposed from the first electrode 7-1 and/or part of a portion of the second surface (e.g., a back surface) of the insulating substrate 2 exposed from the second electrode 7-2.

Die Oberflächenelektrode 7-1 und die rückwärtige Elektrode 7-2 sind an die erste Oberfläche bzw. die zweite Oberfläche des Isoliersubstrats 2 hartgelötet; die Leistungshalbleiterchips 1 sind auf die Oberflächenelektrode 7-1 weichgelötet, und die rückwärtige Elektrode 7-2 und die Metallbasis 3 sind weichgelötet. Der Leistungshalbleiterchip 1 und die Oberflächenelektrode 7-1 des Isoliersubstrats 2 sind durch den Kontaktierungsdraht 4 miteinander elektrisch verbunden. Durch Befestigen des Isoliergehäuses 5 an einem Umfangsabschnitt der Metallbasis 3 durch ein Haftmittel, Anordnen des Silikongels 6 im Inneren eines Raums, der durch die Metallbasis 3 und das Isoliergehäuse 5 gebildet wird, und Lagern des Silikongels 6 in dem Raum werden das Isoliersubstrat 2 mit der Oberflächenelektrode 7-1 und der rückwärtigen Elektrode 7-2 und der Leistungshalbleiterchip 1 im Inneren des Raums verkapselt. Die Seitenfläche des Isoliersubstrats 2 und die Seitenfläche (Innenwandfläche) des Isoliergehäuses 5 haften durch das Hartharz 8 aneinander, und wenn z. B. zwei Isoliersubstrate 2 vorgesehen sind, haften die Seitenflächen der zwei Isoliersubstrate 2, die einander zugewandt sind, durch das Hartharz 8 aneinander. Eine Oberseite des Hartharzes 8 ist mit dem Silikongel 6 gefüllt. Wenn in dem Silikongel 6 in der Nähe eines Endabschnitts der Oberflächenelektrode 7-1 des Isoliersubstrats 2 ein dielektrischer Durchschlag auftritt, werden im Silikongel Wärme oder Gas erzeugt, und abhängig von der Situation wird ein Hohlraum im Silikongel 6 erzeugt, das das Weichharz ist. Die dielektrische Durchschlagfestigkeit des Hohlraums ist kleiner als jene des Isolierharzes, im verwandten Gebiet tritt in dem erzeugten Hohlraum weiter ein dielektrischer Durchschlag auf, diese dielektrischen Durchschläge sind derart verkettet, dass sie durch die Oberfläche des Isoliersubstrats verlaufen und weiter durch die Seitenfläche des Isoliersubstrats verlaufen und die Entladung im Silikongel fortschreitet. Wenn die Entladung daraufhin die Metallbasis 3 erreicht, tritt ein Kurzschlussdurchschlag auf. Jedoch ist gemäß der Erfindung immer das Hartharz 8 auf einem Kriechentladungsweg zwischen dem Endabschnitt der Oberflächenelektrode 7-1 und der Metallbasis 3 eingeschoben, und die Entladung, die in einer Kette fortschreitet, während der Hohlraum erzeugt wird, wie bei dem dielektrischen Durchschlag des Silikongels 6 zu sehen ist, tritt im Hartharz 8 nicht auf, derart, dass die Entladung anhält, solange das Hartharz 8 wie etwa ein Feststoffharz mit einer vorgegebenen Dicke vorhanden ist, und daher kann der Kurzschlussdurchschlag verhindert werden. Hier beträgt die vorgegebene Dicke z. B. mindestens etwa 0,25 mm (10 kVrms/40 kVrms/mm), wenn eine Spannung von 10 kVrms zwischen der Oberflächenelektrode (Hochpotentialabschnitt) und der Metallbasis 3 (Niederpotentialabschnitt) des Leistungshalbleitermoduls 100 angelegt werden soll und ein Feststoffharz mit der dielektrischen Durchschlagfestigkeit von 40 kVrms/mm eingesetzt wird.The surface electrode 7-1 and the back electrode 7-2 are brazed to the first surface and the second surface of the insulating substrate 2, respectively; the power semiconductor chips 1 are soldered to the surface electrode 7-1, and the rear electrode 7-2 and the metal base 3 are soldered. The power semiconductor chip 1 and the surface electrode 7 - 1 of the insulating substrate 2 are electrically connected to each other through the bonding wire 4 . By fixing the insulating case 5 to a peripheral portion of the metal base 3 by an adhesive, placing the silicon gel 6 inside a space formed by the metal base 3 and the insulating case 5, and storing the silicon gel 6 in the space, the insulating substrate 2 with the Surface electrode 7-1 and the rear electrode 7-2 and the power semiconductor chip 1 encapsulated inside the space. The side surface of the insulating substrate 2 and the side surface (inner wall surface) of the insulating case 5 are adhered to each other by the hard resin 8, and if e.g. For example, when two insulating substrates 2 are provided, the side surfaces of the two insulating substrates 2 that face each other are adhered to each other through the hard resin 8 . A top of the hard resin 8 is filled with the silicone gel 6 . When dielectric breakdown occurs in the silicone gel 6 near an end portion of the surface electrode 7-1 of the insulating substrate 2, heat or gas is generated in the silicone gel, and depending on the situation, a void is generated in the silicone gel 6 which is the soft resin. The dielectric breakdown strength of the cavity is smaller than that of the insulating resin, in the related field, dielectric breakdown continues to occur in the generated cavity, these dielectric breakdowns are linked in such a way that they pass through the surface of the insulating substrate and further pass through the side surface of the insulating substrate and the discharge in the silicone gel progresses. Then, when the discharge reaches the metal base 3, short-circuit breakdown occurs. However, according to the invention, the hard resin 8 is always interposed on a creeping discharge path between the end portion of the surface electrode 7-1 and the metal base 3, and the discharge proceeds in a chain while the void is generated, like the dielectric breakdown of the silicone gel 6 as seen does not occur in the hard resin 8, such that the discharge continues as long as the hard resin 8 such as a solid resin having a predetermined thickness is present, and therefore the short-circuit breakdown can be prevented. Here is the predetermined thickness z. B. at least about 0.25 mm (10 kVrms/40 kVrms/mm) when a voltage of 10 kVrms is to be applied between the surface electrode (high potential portion) and the metal base 3 (low potential portion) of the power semiconductor module 100, and a solid resin having the dielectric strength of 40 kVrms/mm is used.

Gemäß der vorliegenden Ausführungsform ist es möglich, das Leistungshalbleitermodul 100 bereitzustellen, bei dem der Kurzschlussdurchschlag aufgrund der Kriechentladung selbst dann verhindert werden kann, wenn der Kriechabstand durch Vergrößern einer Fläche der Oberflächenelektrode 7-1 auf dem Isoliersubstrat 2 verringert wird, zum Zweck des Sicherstellens einer hohen Zuverlässigkeit der Isolierung, während eine große Kapazität des Leistungshalbleitermoduls 100 implementiert wird.According to the present embodiment, it is possible to provide the power semiconductor module 100 in which the short-circuit breakdown due to the creeping discharge can be prevented even if the creepage distance is reduced by increasing an area of the surface electrode 7-1 on the insulating substrate 2 for the purpose of ensuring a high reliability of insulation while implementing a large capacity of the power semiconductor module 100.

Ausführungsform 2Embodiment 2

2 zeigt die Konfiguration eines Leistungshalbleitermoduls gemäß einer zweiten Ausführungsform (Ausführungsform 2) der Erfindung. 2 12 shows the configuration of a power semiconductor module according to a second embodiment (embodiment 2) of the invention.

Wie in der Zeichnung gezeigt ist, unterscheidet sich ein Leistungshalbleitermodul 200 der vorliegenden Ausführungsform verglichen mit der ersten Ausführungsform dahingehend von der ersten Ausführungsform, dass das Silikongel 6 an einer Oberseite und einer Unterseite des Hartharzes 8 wie etwa eines Feststoffharzes angeordnet ist, und die anderen Konfigurationen mit Ausnahme dieses Punktes sind dieselben wie jene in der ersten Ausführungsform.As shown in the drawing, compared to the first embodiment, a power semiconductor module 200 of the present embodiment differs from the first embodiment in that the silicone gel 6 is arranged on an upper side and a lower side of the hard resin 8 such as solid resin and the other configurations except for this point, are the same as those in the first embodiment.

Wie in der ersten Ausführungsform ist es wahrscheinlich, dass ein Spalt auftritt, wenn das Isoliersubstrat 2 und die Metallbasis 3 mit dem Hartharz 8 mit einer hohen Viskosität verkapselt sind. Obwohl die Konfiguration der Ausführungsform 1 unter der Bedingung wirksam ist, bei der selbst dann, wenn ein derartiger Spalt vorhanden ist, kein lokaler dielektrischer Durchschlag (keine teilweise Entladung) erzeugt wird und die Zuverlässigkeit der Isolierung nicht verringert wird, kann eine andere Ausführungsform erforderlich sein, falls eine derartige Bedingung nicht zutrifft. Die Konfiguration der vorliegenden Ausführungsform wird unter Berücksichtigung eines derartigen Falls vorgeschlagen, und da das Silikongel 6 mit einer niedrigen Viskosität und einem hohen Fließvermögen zwischen dem Isoliersubstrat 2 und der Metallbasis 3 angeordnet ist und der Ort durch das Silikongel 6 verkapselt ist, kann ein Isolierharz eingefüllt werden, ohne an dem Ort einen Spalt zu erzeugen.As in the first embodiment, when the insulating substrate 2 and the metal base 3 are encapsulated with the hard resin 8 having a high viscosity, a gap is likely to occur. Although the configuration of embodiment 1 is effective under the condition that local dielectric breakdown (partial discharge) is not generated and insulation reliability is not reduced even if such a gap exists, another embodiment may be required , if such a condition is not met. The configuration of the present embodiment is proposed considering such a case, and since the silicone gel 6 having a low viscosity and a high fluidity is interposed between the insulating substrate 2 and the metal base 3 and the place is encapsulated by the silicone gel 6, an insulating resin can be filled without creating a gap at the site.

3 zeigt einen Herstellungsprozess-Ablaufplan (Ablaufplan) 300, der einem Herstellungsverfahren des Leistungshalbleitermoduls 200 gemäß der vorliegenden Ausführungsform entspricht. Nachdem der Leistungshalbleiterchip 1 auf eine Kollektor-Elektrode auf der Oberflächenelektrode 7-1 des Isoliersubstrats 2 weichgelötet worden ist, werden der Leistungshalbleiterchip 1 und eine Emitter-Elektrode oder eine Gate-Elektrode auf der Oberflächenelektrode 7-1 des Isoliersubstrats 2 unter Verwendung des Kontaktierungsdrahtes 4 durch Drahtkontaktieren miteinander elektrisch verbunden, und die rückwärtige Elektrode 7-2 des Isoliersubstrats 2 und die Metallbasis 3 werden weichgelötet und miteinander elektrisch verbunden. Nachdem die Metallbasis 3 und das Isoliergehäuse 5 durch ein Haftmittel miteinander verbunden worden sind, wird eine Menge der Füllung aus dem Silikongel 6 zwischen dem Isoliersubstrat 2 und der Metallbasis 3 eingespritzt und gehärtet, und anschließend wird das Hartharz (ein warmhärtendes Harz) 8 zwischen der Seitenfläche des Isoliersubstrats 2 und dem Isoliergehäuse 5 eingespritzt und gehärtet. Wenn mehrere Isoliersubstrate 2 verwendet werden, wird das Hartharz (ein warmhärtendes Harz) 8 zwischen den Seitenflächen der Isoliersubstrate 2, die einander zugewandt sind, eingespritzt und gehärtet. Ein Hauptanschluss (nicht gezeigt), der eine herausführende Verdrahtung zu einer Außenseite des Moduls ist, und eine Oberflächenelektrode 7-1 des Isoliersubstrats 2 werden aneinander weichgelötet, und ein Deckel des Isoliergehäuses 5 wird an ein Seitenflächenelement des Isoliergehäuses 5 gehaftet, derart, dass durch die Metallbasis 3 und das Isoliergehäuse 5 ein Raum gebildet wird. Schließlich wird das Silikongel 6 in den Raum eingespritzt und gehärtet. 3 12 shows a manufacturing process flowchart (flowchart) 300 corresponding to a manufacturing method of the power semiconductor module 200 according to the present embodiment. After the power semiconductor chip 1 is soldered to a collector electrode on the surface electrode 7-1 of the insulating substrate 2, the power semiconductor chip 1 and an emitter electrode or a gate electrode on the surface electrode 7-1 of the insulating substrate 2 are bonded using the bonding wire 4 are electrically connected to each other by wire bonding, and the rear electrode 7-2 of the insulating substrate 2 and the metal base 3 are soldered and electrically connected to each other. After the metal base 3 and the insulating case 5 are bonded together by an adhesive, a quantity of the filling of the silicone gel 6 is injected between the insulating substrate 2 and the metal base 3 and hardened, and then the hard resin (a thermosetting resin) 8 is placed between the Side surface of the insulating substrate 2 and the insulating housing 5 injected and hardened. When a plurality of insulating substrates 2 are used, the hard resin (a thermosetting resin) 8 is injected between the side surfaces of the insulating substrates 2 facing each other and hardened. A main terminal (not shown) which is wiring leading out to an outside of the module, and a surface electrode 7-1 of the insulator substrates 2 are soldered to each other, and a lid of the insulating case 5 is adhered to a side surface member of the insulating case 5 such that the metal base 3 and the insulating case 5 form a space. Finally, the silicone gel 6 is injected into the space and hardened.

Gemäß der vorliegenden Ausführungsform ist es möglich, das Leistungshalbleitermodul 200 bereitzustellen, bei dem ein Kurzschlussdurchschlag aufgrund von Kriechentladung selbst dann verhindert werden kann, wenn ein Kriechabstand durch Vergrößern der Fläche der Oberflächenelektrode 7-1 auf dem Isoliersubstrat 2 verringert wird, zum Zweck des Sicherstellens einer hohen Zuverlässigkeit der Isolierung, während eine große Kapazität des Leistungshalbleitermoduls 200 implementiert wird, selbst unter der Bedingung, bei der es wahrscheinlich ist, dass der lokale dielektrische Durchschlag (eine teilweise Entladung) erzeugt wird, wenn zwischen dem Isoliersubstrat 2 und der Metallbasis 3 ein Spalt vorhanden ist.According to the present embodiment, it is possible to provide the power semiconductor module 200 in which short-circuit breakdown due to creeping discharge can be prevented even if a creepage distance is reduced by increasing the area of the surface electrode 7-1 on the insulating substrate 2 for the purpose of ensuring a high reliability of insulation while implementing a large capacity of the power semiconductor module 200 even under the condition where the local dielectric breakdown (partial discharge) is likely to be generated when there is a gap between the insulating substrate 2 and the metal base 3 is available.

Ausführungsform 3Embodiment 3

4 zeigt die Konfiguration eines Leistungshalbleitermoduls gemäß einer dritten Ausführungsform (Ausführungsform 3) der Erfindung. 4 12 shows the configuration of a power semiconductor module according to a third embodiment (embodiment 3) of the invention.

Wie in der Zeichnung gezeigt ist, unterscheidet sich ein Leistungshalbleitermodul 400 der vorliegenden Ausführungsform verglichen mit der zweiten Ausführungsform dahingehend von der zweiten Ausführungsform, dass ein Vorsprung 9 auf einem Teil der Innenwandfläche des Isoliergehäuses 5 gebildet ist und der Vorsprung 9 und ein Teil des Isoliersubstrats 2 mit dem Hartharz 8 aneinander haften, und die anderen Konfigurationen mit Ausnahme dieses Punktes sind dieselben wie jene in der zweiten Ausführungsform. Nachdem der Vorsprung 9 und das Hartharz 8 aneinander gehaftet worden sind, wird das Silikongel 6 eingespritzt und gehärtet. Hier kann der Vorsprung 2 mit einem Schlitz versehen sein, der eine Oberseite und eine Unterseite des Vorsprungs 2 durchdringt. Da der Schlitz vorgesehen ist, kann in diesem Fall das Silikongel 6 außerdem durch den Schlitz eingespritzt und auf einer Unterseite des Isoliersubstrats 2 angeordnet werden. In der Ausführungsform 2 wird das Silikongel 6 auf der Unterseite des Isoliersubstrats 2 eingespritzt und gehärtet, bevor das Hartharz 8 eingebracht und gehärtet wird, und das Silikongel 6 wird in das vollständige Innere des Moduls erneut eingespritzt und gehärtet, nachdem das Hartharz 8 eingebracht und gehärtet worden ist. Daher muss der Prozess des Einspritzen und Härtens des Silikongels 6 zweimal durchgeführt werden. Da der Prozess des Einspritzens und Härtens des Silikongels 6 andererseits in der vorliegenden Ausführungsform auf eine Durchführung verringert werden kann, wird die Herstellung des Leistungshalbleitermoduls 400 einfacher.As shown in the drawing, compared to the second embodiment, a power semiconductor module 400 of the present embodiment differs from the second embodiment in that a protrusion 9 is formed on a part of the inner wall surface of the insulating case 5, and the protrusion 9 and a part of the insulating substrate 2 are adhered to each other with the hard resin 8, and the other configurations except this point are the same as those in the second embodiment. After the projection 9 and the hard resin 8 are adhered to each other, the silicone gel 6 is injected and hardened. Here, the protrusion 2 may be provided with a slit penetrating a top and a bottom of the protrusion 2 . In addition, in this case, since the slit is provided, the silicone gel 6 can be injected through the slit and placed on an underside of the insulating substrate 2 . In Embodiment 2, the silicone gel 6 is injected and cured on the underside of the insulating substrate 2 before the hard resin 8 is injected and cured, and the silicone gel 6 is injected and cured in the entire interior of the module again after the hard resin 8 is injected and cured has been. Therefore, the process of injecting and curing the silicone gel 6 must be performed twice. On the other hand, in the present embodiment, since the process of injecting and curing the silicone gel 6 can be reduced to one operation, the manufacture of the power semiconductor module 400 becomes easier.

Gemäß der vorliegenden Ausführungsform ist es möglich, das Leistungshalbleitermodul 400, bei dem ein Kurzschlussdurchschlag aufgrund von Kriechentladung selbst dann verhindert werden kann, wenn der Kriechabstand durch Vergrößern der Fläche der Oberflächenelektrode 7-1 auf dem Isoliersubstrat 2 verringert wird, mit einem einfacheren Herstellungsprozess bereitzustellen, zum Zweck des Sicherstellens einer hohen Zuverlässigkeit der Isolierung, während eine große Kapazität des Leistungshalbleitermoduls 400 implementiert wird.According to the present embodiment, it is possible to provide the power semiconductor module 400, in which short-circuit breakdown due to creeping discharge can be prevented even if the creepage distance is reduced by increasing the area of the surface electrode 7-1 on the insulating substrate 2, with a simpler manufacturing process. for the purpose of ensuring high reliability of isolation while implementing a large capacity of the power semiconductor module 400 .

BezugszeichenlisteReference List

11
Leistungshalbleiterchippower semiconductor chip
22
Isoliersubstratinsulating substrate
33
Metallgrundplattemetal base plate
44
Kontaktierungsdrahtbonding wire
55
Isoliergehäuseinsulating housing
66
Silikongelsilicone gel
7-17-1
Isoliersubstratelektrode (Oberflächenelektrode)Insulating substrate electrode (surface electrode)
7-27-2
Isoliersubstratelektrode (rückwärtige Elektrode)Insulating substrate electrode (rear electrode)
88th
Hartharzhard resin
99
Gehäusevorsprunghousing protrusion

Claims (4)

Leistungshalbleitermodul (100, 200, 300, 400), das Folgendes umfasst: mindestens ein Isoliersubstrat (2); eine erste Elektrode (7-1) und eine zweite Elektrode (7-2), die an einer ersten Oberfläche oder einer zweiten Oberfläche des Isoliersubstrats (2) befestigt sind, wobei die zweite Oberfläche der ersten Oberfläche gegenüberliegt; einen Leistungshalbleiterchip (1), der sich mit der ersten Elektrode (7-1) des Isoliersubstrats (2) in Kontakt befindet; eine Metallbasis (3), die sich mit der zweiten Elektrode (7-2) des Isoliersubstrats (2) in Kontakt befindet; ein Isoliergehäuse (5), das das Isoliersubstrat (2), die erste Elektrode (7-1), die zweite Elektrode (7-2) und den Leistungshalbleiterchip (1) zusammen aufnimmt; und ein Silikongel (6), das im Inneren eines Raums angeordnet ist, der durch die Metallbasis (3), und das Isoliergehäuse (5) gebildet wird, um das Isoliersubstrat (2), die erste Elektrode (7-1), die zweite Elektrode (7-2) und den Leistungshalbleiterchip (1) zusammen zu verkapseln, wobei ein Hartharz (8) zumindest entweder zwischen den Seitenflächen der Isoliersubstrate (2), die einander zugewandt sind, oder zwischen einer Seitenfläche des Isoliersubstrats (2) und einer Seitenfläche des Isoliergehäuses (5), die dem Isoliersubstrat (2) zugewandt ist, haftet, und das Hartharz (8) einen Teil der Seitenfläche des Isoliersubstrats (2) und einen Teil eines Abschnitts der ersten Oberfläche des Isoliersubstrats (2), der von der ersten Elektrode (7-1) freiliegt, und/oder einen Teil eines Abschnitts der zweiten Oberfläche des Isoliersubstrats (2), der von der zweiten Elektrode (7-2) freiliegt, abdeckt, wobei die Seitenflächen der Isoliersubstrate (2), die einander zugewandt sind, mit dem Hartharz (8) aneinander haften, zwischen den Seitenflächen der Isoliersubstrate (2), die einander zugewandt sind, der Teil des Abschnitts der ersten Oberfläche des Isoliersubstrats (2), der von der ersten Elektrode (7-1) freiliegt, und der Teil der Seitenfläche des Isoliersubstrats (2) mit dem Hartharz (8) abgedeckt sind, der Abschnitt der zweiten Oberfläche des Isoliersubstrats (2), der von der zweiten Elektrode (7-2) freiliegt, und der anderer Teil der Seitenfläche des Isoliersubstrats (2) mit dem Silikongel (6) abgedeckt sind, und dann, wenn die erste Oberfläche des Isoliersubstrats (2) eine Oberseite ist und die zweite Oberfläche eine Unterseite ist, eine Oberseite und eine Unterseite des Harzharzes (8) sich mit dem Silikongel (6) in Kontakt befinden.A power semiconductor module (100, 200, 300, 400) comprising: at least one insulating substrate (2); a first electrode (7-1) and a second electrode (7-2) fixed to a first surface or a second surface of the insulating substrate (2), the second surface being opposite to the first surface; a power semiconductor chip (1) in contact with the first electrode (7-1) of the insulating substrate (2); a metal base (3) in contact with the second electrode (7-2) of the insulating substrate (2); an insulating case (5) accommodating the insulating substrate (2), the first electrode (7-1), the second electrode (7-2) and the power semiconductor chip (1) together; and a silicone gel (6) arranged inside a space formed by the metal base (3) and the insulating case (5) to surround the insulating substrate (2), the first electrode (7-1), the second To encapsulate electrode (7-2) and the power semiconductor chip (1) together, wherein a hard resin (8) adheres at least either between side faces of the insulating substrates (2) facing each other or between a side face of the insulating substrate (2) and a side face of the insulating case (5) facing the insulating substrate (2), and the hard resin (8) part of the side surface of the insulating substrate (2) and part of a portion of the first surface of the insulating substrate (2) exposed from the first electrode (7-1) and/or part of a portion of the second surface of the insulating substrate (2) exposed from the second electrode (7-2), the side surfaces of the insulating substrates (2) facing each other being adhered to each other with the hard resin (8) between the side surfaces of the insulating substrates ( 2) facing each other, the part of the portion of the first surface of the insulating substrate (2) exposed from the first electrode (7-1) and the part of the side surface of the insulating substrate (2) covered with the hard resin (8). are, the portion of the second surface of the insulating substrate (2) exposed from the second electrode (7-2) and the other part of the side surface of the insulating substrate (2) are covered with the silicone gel (6), and when the first surface of the insulating substrate (2) is a top and the second surface is a bottom, a top and a bottom of the resin resin (8) are in contact with the silicone gel (6). Leistungshalbleitermodul (100, 200, 300, 400) nach Anspruch 1, wobei die Seitenfläche des Isoliersubstrats (2) und die Seitenfläche des Isoliergehäüses(5), die dem Isoliersubstrat(2) zugewandt ist, mit dem Hartharz aneinander haften, zwischen der Seitenfläche des Isoliersubstrats (2) und der Seitenfläche des Isoliergehäuses (5), die dem Isoliersubstrat (2) zugewandt ist, der Teil des Abschnitts der ersten Oberfläche des Isoliersubstrats (2), der von der ersten Elektrode (7-1) freiliegt, und der Teil der Seitenfläche des Isoliersubstrats (2) mit dem Hartharz (8) abgedeckt sind, der Abschnitt der zweiten Oberfläche des Isoliersubstrats (2), der von der zweiten Elektrode (7-2) freiliegt, und der anderer Teil der Seitenfläche des Isoliersubstrats (2) mit dem Silikongel (6) abgedeckt sind, dann, wenn die erste Oberfläche des Isoliersubstrats (2) die Oberseite ist und die zweite Oberfläche die Unterseite ist, die Oberseite und die Unterseite des Harzharzes (8) sich mit dem Silikongel (6) in Kontakt befinden, und das Hartharz (8) sich ferner mit einer Innenwandfläche des Isoliergehäuses (5) in Kontakt befindet.Power semiconductor module (100, 200, 300, 400) according to claim 1 wherein the side face of the insulating substrate (2) and the side face of the insulating case (5) facing the insulating substrate (2) are adhered to each other with the hard resin, between the side face of the insulating substrate (2) and the side face of the insulating case (5), facing the insulating substrate (2), the part of the portion of the first surface of the insulating substrate (2) exposed from the first electrode (7-1), and the part of the side surface of the insulating substrate (2) with the hard resin (8) are covered, the portion of the second surface of the insulating substrate (2) exposed from the second electrode (7-2) and the other part of the side surface of the insulating substrate (2) are covered with the silicone gel (6), when the the first surface of the insulating substrate (2) is the top and the second surface is the bottom, the top and the bottom of the resin resin (8) are in contact with the silicone gel (6), and the hard resin (8) further with an inner wall surface of the insulating housing (5) is in contact. Leistungshalbleitermodul (100, 200, 300, 400) nach Anspruch 1, wobei die Seitenfläche des Isoliersubstrats (2) und die Seitenfläche des Isoliergehäuses (5), die dem Isoliersubstrat (2) zugewandt ist, mit dem Hartharz (8) indirekt aneinander haften, und ein Vorsprung (9) auf einer Innenwandfläche des Isoliergehäuses (5) gebildet ist und der Vorsprung (9) und ein Teil des Abschnitts der ersten Oberfläche des Isoliersubstrats (2), der von der ersten Elektrode (7-1) freiliegt, mit dem Hartharz (8) aneinander haften, derart, dass die Seitenfläche des Isoliersubstrats (2) und die Seitenfläche des Isoliergehäuses (5), die dem Isoliersubstrat (2) zugewandt ist, aneinander haften.Power semiconductor module (100, 200, 300, 400) according to claim 1 wherein the side surface of the insulating substrate (2) and the side surface of the insulating case (5) facing the insulating substrate (2) are indirectly adhered to each other with the hard resin (8), and a projection (9) on an inner wall surface of the insulating case (5 ) is formed and the projection (9) and a part of the portion of the first surface of the insulating substrate (2) exposed from the first electrode (7-1) are adhered to each other with the hard resin (8) such that the side surface of the Insulating substrate (2) and the side face of the insulating case (5) facing the insulating substrate (2) are adhered to each other. Leistungshalbleitermodul (100, 200, 300, 400) nach Anspruch 3, wobei dann, wenn die erste Oberfläche des Isoliersubstrats (2) eine Oberseite ist und die zweite Oberfläche eine Unterseite ist, der Vorsprung (9) mit einem Schlitz versehen ist, der eine Oberseite und eine Unterseite des Vorsprungs (9) durchdringt.Power semiconductor module (100, 200, 300, 400) according to claim 3 wherein when the first surface of the insulating substrate (2) is a top and the second surface is a bottom, the projection (9) is provided with a slit penetrating a top and a bottom of the projection (9).
DE112018003636.7T 2017-08-30 2018-07-19 power semiconductor module Active DE112018003636B4 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017164997A JP6891075B2 (en) 2017-08-30 2017-08-30 Power semiconductor module
JP2017-164997 2017-08-30
PCT/JP2018/027040 WO2019044243A1 (en) 2017-08-30 2018-07-19 Power semiconductor module

Publications (2)

Publication Number Publication Date
DE112018003636T5 DE112018003636T5 (en) 2020-04-09
DE112018003636B4 true DE112018003636B4 (en) 2023-06-29

Family

ID=65526298

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018003636.7T Active DE112018003636B4 (en) 2017-08-30 2018-07-19 power semiconductor module

Country Status (4)

Country Link
JP (1) JP6891075B2 (en)
CN (1) CN111033723B (en)
DE (1) DE112018003636B4 (en)
WO (1) WO2019044243A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6680414B1 (en) * 2019-06-19 2020-04-15 三菱電機株式会社 Semiconductor device and power converter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004014919A (en) 2002-06-10 2004-01-15 Mitsubishi Electric Corp Inverter module
DE102011005690A1 (en) 2010-04-12 2011-10-13 Mitsubishi Electric Corporation The power semiconductor module
JP2013016684A (en) 2011-07-05 2013-01-24 Mitsubishi Electric Corp Semiconductor device and manufacturing method of the same
DE112012006656B4 (en) 2012-07-05 2021-08-05 Mitsubishi Electric Corporation Semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5759744B2 (en) * 2010-09-14 2015-08-05 株式会社日立製作所 Power module and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004014919A (en) 2002-06-10 2004-01-15 Mitsubishi Electric Corp Inverter module
DE102011005690A1 (en) 2010-04-12 2011-10-13 Mitsubishi Electric Corporation The power semiconductor module
JP2013016684A (en) 2011-07-05 2013-01-24 Mitsubishi Electric Corp Semiconductor device and manufacturing method of the same
DE112012006656B4 (en) 2012-07-05 2021-08-05 Mitsubishi Electric Corporation Semiconductor device

Also Published As

Publication number Publication date
WO2019044243A1 (en) 2019-03-07
JP2019046839A (en) 2019-03-22
JP6891075B2 (en) 2021-06-18
CN111033723A (en) 2020-04-17
CN111033723B (en) 2023-09-05
DE112018003636T5 (en) 2020-04-09

Similar Documents

Publication Publication Date Title
DE112017004739B4 (en) Semiconductor unit and power converter
DE102014212376B4 (en) Semiconductor device
DE102013220880B4 (en) An electronic semiconductor package having an electrically insulating, thermal interface structure on a discontinuity of an encapsulation structure, and a manufacturing method therefor, and an electronic device having the same
DE102011005690B4 (en) Power semiconductor module
DE102015109073B4 (en) Electronic devices with increased creepage distances
DE102008008141A1 (en) Power semiconductor module and method for its production
DE112014005694B4 (en) Semiconductor module
DE102008023711A1 (en) Semiconductor module and method for producing a semiconductor module
DE112020006524T5 (en) semiconductor module
DE102013105352A1 (en) Multi-chip packaging and process for its production
DE10130517C2 (en) High-voltage module and method for its production
DE102017210589B4 (en) SEMICONDUCTOR DEVICE
DE102015224422A1 (en) Electronic circuit unit
DE69923374T2 (en) Semiconductor device
DE102014104856A1 (en) Explosion-proof power semiconductor module
DE102014115815B4 (en) METHOD FOR MANUFACTURING A CIRCUIT CARRIER, METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE, METHOD FOR OPERATING A SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING A SEMICONDUCTOR MODULE
DE102017120747A1 (en) SMD housing with topside cooling
DE112018003636B4 (en) power semiconductor module
DE102021006157A1 (en) MULTIPLE SUBSTRATE HOUSING SYSTEMS AND RELATED PROCESSES
DE112014003204B4 (en) power module
DE102021125094A1 (en) SEMICONDUCTOR PACKAGE WITH A CHIP CARRIAGE WITH A PAD OFFSET FEATURE
DE102017108172B4 (en) SMD package and method for manufacturing an SMD package
DE112016005397T5 (en) POWER SEMICONDUCTOR DEVICE
DE112014006796B4 (en) Semiconductor arrangement
DE102020202490B4 (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final