JP2007067318A - Mounting structure of semiconductor device, and mounting method of the semiconductor device - Google Patents

Mounting structure of semiconductor device, and mounting method of the semiconductor device Download PDF

Info

Publication number
JP2007067318A
JP2007067318A JP2005254573A JP2005254573A JP2007067318A JP 2007067318 A JP2007067318 A JP 2007067318A JP 2005254573 A JP2005254573 A JP 2005254573A JP 2005254573 A JP2005254573 A JP 2005254573A JP 2007067318 A JP2007067318 A JP 2007067318A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
solder layer
semiconductor chip
precursor liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005254573A
Other languages
Japanese (ja)
Inventor
Toshiaki Kori
利明 郡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005254573A priority Critical patent/JP2007067318A/en
Publication of JP2007067318A publication Critical patent/JP2007067318A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

<P>PROBLEM TO BE SOLVED: To provide a mounting structure of a semiconductor device which can inexpensively and positively seal a semiconductor device mounted on a circuit board, while suppressing thickening of the film, and to provide a mounting method thereof. <P>SOLUTION: The mounting method of a semiconductor device 12 is used for mounting the semiconductor device 12 on the circuit board 11. The semiconductor device 12 is provided on the circuit board 11, and a first conductive portion 25 provided on the semiconductor device 12 is electrically connected to a second conductor portion 22 provided on the circuit board 11 via a wiring 14. Then, a solder layer 16 is disposed, on at least one part of the circuit board 11 used as a peripheral part of the semiconductor device 12, and after disposing the solder layer 16, a precursor liquid 15a of a sealing resin 15 is disposed between the semiconductor device 12 and the solder layer 16 so that the semiconductor device 12 and the wiring 14 are covered. Then, the precursor liquid 15a is cured and a sealing resin 15 is formed. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体装置の実装構造、及び半導体装置の実装方法に関する。   The present invention relates to a semiconductor device mounting structure and a semiconductor device mounting method.

従来より、半導体チップを回路基板上に実装するＣＯＢ（Chip On Board）技術においては、ワイヤボンディングと呼ばれる手法を用いて半導体チップの上面に設けられた端子と回路基板上の端子とを電気的に配線接続する技術が一般的になっている。
前記半導体チップ及び前記配線による接続部は、絶縁性を備えた封止樹脂によって封止された構造となっている。そして、前記封止樹脂により封止された半導体チップの周辺には、他の部品が実装されている。 Conventionally, in COB (Chip On Board) technology for mounting a semiconductor chip on a circuit board, a terminal provided on the upper surface of the semiconductor chip is electrically connected to a terminal on the circuit board using a technique called wire bonding. Wiring connection technology has become common.
The connection part by the said semiconductor chip and the said wiring has the structure sealed with the sealing resin provided with insulation. Then, other components are mounted around the semiconductor chip sealed with the sealing resin.

ところで、近年、半導体装置の実装構造の小型化が望まれており、そのためには回路基板上に実装される他の部品を半導体チップの直近に配置することが好ましい。そこで、硬化処理前の前駆体液の状態で粘度の高い樹脂材料を用いることで拡がりを抑えて、硬化処理後の、半導体チップの実装構造の小型化を図ることが考えられる。
しかしながら、粘度の高い樹脂材料によって半導体チップを覆うと、半導体チップを覆う樹脂の膜厚が必要以上に大きくなってしまい、結果として実装構造が大型化してしまう。
一方、膜厚を抑えるために粘度の低い樹脂材料を用いると、樹脂材料が回路基板上で拡がり、半導体チップ又は配線が露出することで絶縁性を低下させるおそれがある。 Incidentally, in recent years, there has been a demand for downsizing the mounting structure of a semiconductor device. To that end, it is preferable to arrange other components mounted on a circuit board in the immediate vicinity of the semiconductor chip. Therefore, it is conceivable to reduce the spread by using a resin material having a high viscosity in the state of the precursor liquid before the curing process, and to reduce the size of the semiconductor chip mounting structure after the curing process.
However, when the semiconductor chip is covered with a resin material having a high viscosity, the film thickness of the resin covering the semiconductor chip becomes larger than necessary, and as a result, the mounting structure becomes large.
On the other hand, when a resin material having a low viscosity is used in order to suppress the film thickness, the resin material spreads on the circuit board, and the semiconductor chip or the wiring may be exposed to reduce insulation.

そこで、回路基板上に別部材として、例えばダム片、又はダムシルクを形成し、この別部材によって樹脂材料の拡がりを抑えることで、粘度の低い樹脂材料を用いて半導体チップを封止することを可能とし、封止部分の膜厚を押さえることで実装構造の小型化を図る技術がある（例えば、特許文献１，２）。
特開平６−２１１１５号公報 特開２００１−２３０３４６号公報 Therefore, for example, a dam piece or dam silk is formed as another member on the circuit board, and by suppressing the spread of the resin material by this separate member, it is possible to seal the semiconductor chip using a resin material having a low viscosity. There is a technique for miniaturizing the mounting structure by suppressing the film thickness of the sealing portion (for example, Patent Documents 1 and 2).
JP-A-6-21115 JP 2001-230346 A

しかしながら、上記特許文献１，２に記載の技術は、回路基板上にダム片やダムシルク等の別部材を設ける工程が別途必要となるため、半導体装置のコストが高くなってしまうといった問題がある。
また、回路基板に直接ザグリ（穴）を設け、ザグリにより回路基板に生じた凹部に半導体チップを実装し、半導体チップ（半導体装置）を封止する際に低粘度の樹脂材料を用いた際の樹脂材料の拡がりを前記凹部によって防止する方法が考えられる。しかしながら、同様に、回路基板にザグリを設ける工程が必要となることから、半導体チップを実装する際のコストが高くなるという、改善すべき課題がある。 However, the techniques described in Patent Documents 1 and 2 have a problem in that the cost of the semiconductor device is increased because a process of providing another member such as a dam piece or dam silk on the circuit board is separately required.
In addition, when a counterbore (hole) is provided directly in the circuit board, a semiconductor chip is mounted in a recess generated in the circuit board by the counterbore, and a low-viscosity resin material is used to seal the semiconductor chip (semiconductor device) A method of preventing the resin material from spreading by the concave portion is conceivable. However, similarly, since a step of providing counterbore on the circuit board is required, there is a problem to be improved that the cost for mounting the semiconductor chip is increased.

本発明は上記事情に鑑みてなされたもので、その目的とするところは、前記回路基板上に実装した半導体装置を封止を膜厚を抑えるとともに、安価で確実に封止する半導体装置の実装構造、及びその実装方法を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to mount a semiconductor device in which the semiconductor device mounted on the circuit board is sealed at a low cost while the thickness of the semiconductor device is reduced. It is to provide a structure and a mounting method thereof.

本発明の実装方法は、回路基板上に半導体装置を実装する半導体装置の実装方法において、前記回路基板上に前記半導体装置を設ける工程と、前記半導体装置に設けられた第１導電部と前記回路基板に設けられた第２導電部とを配線により電気的に接続する工程と、前記半導体装置の周辺部となる回路基板上の少なくとも一部にハンダ層を配設する工程と、該ハンダ層を配設した後、前記半導体装置と前記ハンダ層との間に、前記半導体装置及び前記配線を覆うようにして、封止樹脂の前駆体液を配設する工程と、該前駆体液を硬化処理して封止樹脂とする工程と、を備えたことを特徴とする。   The mounting method of the present invention includes a step of providing a semiconductor device on a circuit board, a step of providing the semiconductor device on the circuit board, a first conductive portion provided in the semiconductor device, and the circuit. A step of electrically connecting a second conductive portion provided on the substrate by wiring; a step of disposing a solder layer on at least a part of the circuit substrate which is a peripheral portion of the semiconductor device; and After disposing, a step of disposing a precursor liquid of a sealing resin between the semiconductor device and the solder layer so as to cover the semiconductor device and the wiring, and curing the precursor liquid And a step of forming a sealing resin.

本発明の半導体装置の実装方法によれば、半導体装置の周辺部となる回路基板上の少なくとも一部にハンダ層を配設しているので、半導体装置とハンダ層との間に配設された封止樹脂の前駆体液は、前記ハンダ層によって機械的に堰き止められる。さらに、前記前駆体液がハンダ層との接触面に引き付けられることで、前駆体液が回路基板上で拡がるのを防止する。すなわち、前記ハンダ層が前駆体液を堰きとめるダム構造として機能するようになる。
よって、前記半導体装置を、例えば粘度の低い前駆体液によって覆う場合にも、ハンダ層により前駆体液の拡がりを防止できるので、半導体装置を封止する封止樹脂の膜厚を抑えることができる。
また、半導体装置を実装する際に、例えば回路基板に形成された配線パターンにおいてハンダ付けを行う必要があれば、該ハンダ付け工程と同一の工程により回路基板上にハンダ層を設けることができるので、封止樹脂の前駆体液の拡がりを防止する別部材を設ける必要が無くなる。したがって、回路基板上に実装された半導体装置を安価で確実に封止する実装構造を提供できる。 According to the mounting method of the semiconductor device of the present invention, the solder layer is disposed on at least a part of the circuit board that is the peripheral portion of the semiconductor device, so that the solder layer is disposed between the semiconductor device and the solder layer. The precursor liquid of the sealing resin is mechanically blocked by the solder layer. Further, the precursor liquid is attracted to the contact surface with the solder layer, thereby preventing the precursor liquid from spreading on the circuit board. That is, the solder layer functions as a dam structure that dams up the precursor liquid.
Therefore, even when the semiconductor device is covered with a precursor liquid having a low viscosity, for example, the spread of the precursor liquid can be prevented by the solder layer, so that the thickness of the sealing resin for sealing the semiconductor device can be suppressed.
Further, when mounting a semiconductor device, for example, if it is necessary to perform soldering on a wiring pattern formed on the circuit board, a solder layer can be provided on the circuit board by the same process as the soldering process. Thus, it is not necessary to provide another member for preventing the precursor liquid of the sealing resin from spreading. Therefore, it is possible to provide a mounting structure that reliably and inexpensively seals the semiconductor device mounted on the circuit board.

また、上記半導体装置の実装方法においては、前記配線接続は、ワイヤーボンディングによって行われているのが好ましい。
このようにすれば、半導体装置の上面と回路基板の上面との間に段差が生じているが、ワイヤーボンディングを用いることで、段差を介した配線接続を良好に行うことができる。 In the semiconductor device mounting method, the wiring connection is preferably performed by wire bonding.
In this way, a step is generated between the upper surface of the semiconductor device and the upper surface of the circuit board. However, by using wire bonding, wiring connection through the step can be satisfactorily performed.

また、上記半導体装置の実装方法においては、前記ハンダ層を前記回路基板上に設けられたランド上に設けるのが好ましい。
このように、回路基板上にランドを有することで、該ランド上にハンダ層を良好に形成することができる。 In the semiconductor device mounting method, the solder layer is preferably provided on a land provided on the circuit board.
Thus, by having a land on a circuit board, a solder layer can be satisfactorily formed on the land.

また、上記半導体装置の実装方法においては、前記半導体装置が平面視した形状が角形である場合には、前記半導体装置の各辺のそれぞれに対応する回路基板上に前記ランドを配置するようにしているのが好ましい。
ここで、半導体装置上に設けられた前駆体液は、各辺から回路基板上に拡がるようになる。そこで、本構成では、前記各辺に対応する回路基板上にそれぞれランドを配置し、該ランド上にハンダ層を設けるので、前記前駆体液の拡がりを各辺に対応して設けられたハンダ層によって防止できる。 In the method for mounting a semiconductor device, when the shape of the semiconductor device in plan view is a square, the lands are arranged on a circuit board corresponding to each side of the semiconductor device. It is preferable.
Here, the precursor liquid provided on the semiconductor device spreads on the circuit board from each side. Therefore, in this configuration, the lands are arranged on the circuit board corresponding to the respective sides, and the solder layer is provided on the lands, so that the spread of the precursor liquid is caused by the solder layers provided corresponding to the respective sides. Can be prevented.

さらに、前記ランドを、半導体装置の各辺の中心部に対応する回路基板上に配置するのが好ましい。
ここで、平面視した形状が角形の半導体装置上に設けられた前駆体液は、特に各辺の中央部から回路基板上に拡がりやすくなる。そこで、本構成では、前記各辺の中央部に対応する回路基板上にランドを配置し、該ランド上にハンダ層を設けることで、前記前駆体液の拡がりをより良好に防止することができる。 Furthermore, it is preferable that the land be disposed on a circuit board corresponding to the center of each side of the semiconductor device.
Here, the precursor liquid provided on the semiconductor device having a square shape in plan view easily spreads from the central portion of each side onto the circuit board. Therefore, in this configuration, the lands are arranged on the circuit board corresponding to the central part of each side, and the solder layer is provided on the lands, so that the spread of the precursor liquid can be prevented more favorably.

また、上記半導体装置の実装方法においては、前記ランドが前記半導体装置の周辺を環状に覆った状態とするのが好ましい。   In the semiconductor device mounting method, it is preferable that the land covers the periphery of the semiconductor device in a ring shape.

このようにすれば、前記半導体装置の周辺を環状のランドが覆っているので、該ランド上に設けられたハンダ層により囲まれる領域内に、封止樹脂の前駆体液の拡がりを規制することができる。したがって、前記前駆体液を硬化処理することで、半導体装置を封止樹脂により確実に封止できる。   In this case, since the annular land covers the periphery of the semiconductor device, it is possible to regulate the spread of the precursor resin of the sealing resin in the region surrounded by the solder layer provided on the land. it can. Therefore, the semiconductor device can be reliably sealed with the sealing resin by curing the precursor liquid.

本発明の半導体装置の実装構造は、回路基板上に半導体装置が実装されてなる半導体装置の実装構造において、前記半導体装置に設けられた第１導電部と前記回路基板に設けられた第２導電部とを電気的に接続する配線と、前記半導体装置の周辺部となる回路基板上の少なくとも一部に設けられたハンダ層と、前記半導体装置及び前記配線を覆い、かつ前記半導体装置と前記ハンダ層との間に設けられた封止樹脂と、を備えていることを特徴とする。   The semiconductor device mounting structure of the present invention is a semiconductor device mounting structure in which a semiconductor device is mounted on a circuit board, and a first conductive portion provided in the semiconductor device and a second conductivity provided in the circuit board. Wiring that electrically connects the semiconductor device, a solder layer provided on at least a part of the circuit board that is a peripheral portion of the semiconductor device, the semiconductor device and the wiring, and the semiconductor device and the solder And a sealing resin provided between the layers.

本発明の半導体装置の実装構造によれば、半導体装置の周辺部となる回路基板上の少なくとも一部にハンダ層を配設しているので、半導体装置とハンダ層との間に配設された封止樹脂の前駆体液は、前記ハンダ層によって機械的に堰き止められるので、前記ハンダ層は封止樹脂の前駆体液を堰きとめるダム構造として機能するようになっている。
よって、前記半導体装置を、例えば粘度の低い前駆体液によって覆う際には、ハンダ層が前駆体液の拡がりを防止するので、半導体装置を封止する封止樹脂はその膜厚が抑えられたものとなっている。
また、例えば回路基板上に他の半導体部品を実装する際に行われるハンダ接合を利用することで回路基板上にハンダ層を設ければ、該ハンダ層を封止樹脂の前駆体液の拡がりを防止する部材として利用できる。よって、前駆体液の拡がりを防止するための別部材を別途設ける工程を不要とすることができる。したがって、半導体装置を安価で確実に封止した実装構造となる。 According to the mounting structure of the semiconductor device of the present invention, since the solder layer is disposed on at least a part of the circuit board that is the peripheral portion of the semiconductor device, the solder layer is disposed between the semiconductor device and the solder layer. Since the precursor liquid of the sealing resin is mechanically blocked by the solder layer, the solder layer functions as a dam structure for blocking the precursor liquid of the sealing resin.
Therefore, when the semiconductor device is covered with, for example, a low-viscosity precursor liquid, the solder layer prevents the precursor liquid from spreading, so that the sealing resin for sealing the semiconductor device has a reduced film thickness. It has become.
For example, if a solder layer is provided on the circuit board by using solder bonding performed when other semiconductor components are mounted on the circuit board, the solder layer prevents the precursor liquid of the sealing resin from spreading. It can be used as a member. Therefore, it is possible to eliminate the step of separately providing another member for preventing the precursor liquid from spreading. Therefore, a mounting structure in which the semiconductor device is securely and inexpensively sealed is obtained.

以下に、本発明の実装構造、及び実装方法における一実施形態について図面を参照し説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。   Hereinafter, an embodiment of a mounting structure and a mounting method of the present invention will be described with reference to the drawings. In each drawing used for the following description, the scale of each member is appropriately changed to make each member a recognizable size.

図１は、本発明の実施の形態に係る半導体装置の実装構造を示す図であって、図２のＡ−Ａ線矢視による側断面図である。図２は、前記実装構造を説明する平面図である。
ここで、半導体装置の実装構造１０とは、図１に示すように、回路基板１１、該回路基板１１上に搭載される半導体チップ（半導体装置）１２、該半導体チップ１２と前記回路基板１１とを電気的に接続する配線１４、及び前記半導体チップ１２と前記配線１４を封止する樹脂等を含んで構成されるものである。 1 is a diagram showing a mounting structure of a semiconductor device according to an embodiment of the present invention, and is a side sectional view taken along line AA in FIG. FIG. 2 is a plan view for explaining the mounting structure.
Here, the semiconductor device mounting structure 10 includes a circuit board 11, a semiconductor chip (semiconductor device) 12 mounted on the circuit board 11, the semiconductor chip 12, and the circuit board 11, as shown in FIG. 1. And a wiring 14 for electrically connecting the semiconductor chip 12 and a resin for sealing the semiconductor chip 12 and the wiring 14.

すなわち、前記回路基板１１には、後述する本発明の半導体装置の実装方法によって半導体チップ１２が実装されている。なお、本実施形態では、前記半導体チップ１２は平面視した形状が角形（具体的には、四角形）となっている。
前記回路基板１１は、基体が樹脂やセラミックなどの絶縁材から構成されたもので、図示されない配線パターンが形成されている。ここで、前記配線パターンは、半導体チップ１２の搭載面１１ａに形成される露出部としての端子（第２導電部）２２、及びランド１７を含んで構成されたものである。 That is, the semiconductor chip 12 is mounted on the circuit board 11 by the semiconductor device mounting method of the present invention described later. In the present embodiment, the shape of the semiconductor chip 12 in plan view is a square (specifically, a quadrangle).
The circuit board 11 has a base made of an insulating material such as resin or ceramic, and has a wiring pattern (not shown). Here, the wiring pattern includes a terminal (second conductive portion) 22 as an exposed portion formed on the mounting surface 11 a of the semiconductor chip 12 and the land 17.

なお、本実施形態におけるランド１７は配線パターンに電気的に接続されていない、ダミーのランドである。そして、このランド１７上には後述する実装方法によりハンダ層１６が設けられている。このように、回路基板１１がランド１７を有することで、該ランド１７上にハンダ層１６が良好に形成されたものとなっている。このハンダ層１６は、後述するように封止樹脂１５における前駆体液の拡がりを防止するものである。
ここで、このハンダ層１６は、後述するように半導体チップ１２、又は他の半導体装置（半導体部品）等を回路基板１１上にハンダ接合によって実装する場合に、このハンダ接合工程を利用することでランド１７上に設けられたものである。 The land 17 in the present embodiment is a dummy land that is not electrically connected to the wiring pattern. A solder layer 16 is provided on the land 17 by a mounting method described later. Thus, since the circuit board 11 has the lands 17, the solder layer 16 is favorably formed on the lands 17. The solder layer 16 prevents the precursor liquid from spreading in the sealing resin 15 as will be described later.
Here, the solder layer 16 uses this solder bonding process when a semiconductor chip 12 or another semiconductor device (semiconductor component) or the like is mounted on the circuit board 11 by solder bonding, as will be described later. It is provided on the land 17.

また、回路基板１１は、多層基板（両面基板を含む。）であってもよい。この場合、多層基板は、多層（２層以上）の導体パターンを含む。また、配線パターンは、回路基板１１に内蔵される導体パターンを含んでもよいし、部品内蔵型回路基板でもよい。詳しくは、回路基板１１の内部で、抵抗器、キャパシタ、インダクタ等の受動部品又は集積回路部品等の能動部品が導体パターンに電気的に接続されていてもよい。あるいは、導体パターンの一部を高抵抗値の材料で形成することで、抵抗器を形成してもよい。また、回路基板１１は、搭載する半導体チップ１２に比べて大きい別のチップであってもよい。   The circuit board 11 may be a multilayer board (including a double-sided board). In this case, the multilayer substrate includes a multilayer (two or more layers) conductor pattern. The wiring pattern may include a conductor pattern built in the circuit board 11 or a component built-in circuit board. Specifically, passive components such as resistors, capacitors, and inductors or active components such as integrated circuit components may be electrically connected to the conductor pattern inside the circuit board 11. Or you may form a resistor by forming a part of conductor pattern with a material of high resistance value. Further, the circuit board 11 may be another chip larger than the semiconductor chip 12 to be mounted.

前記半導体チップ１２には、例えば集積回路が形成されている。ここで、半導体チップ１２における、回路基板１１に対向配置される側の面を裏面１２ａとし、該裏面１２ａの反対側の面を能動面１２ｂとする。   For example, an integrated circuit is formed on the semiconductor chip 12. Here, the surface of the semiconductor chip 12 facing the circuit board 11 is defined as a back surface 12a, and the surface opposite to the back surface 12a is defined as an active surface 12b.

半導体チップ１２の裏面１２ａは、図示しない集積回路と電気的に接続されていてもよいし、接続されていなくてもよい。裏面１２ａには、パッシベーション膜（電気的絶縁膜）が形成されていてもよいし、形成されていなくてもよい。裏面１２ａは、半導体（あるいは導体）で形成されていてもよい。   The back surface 12a of the semiconductor chip 12 may or may not be electrically connected to an unillustrated integrated circuit. A passivation film (electrical insulating film) may or may not be formed on the back surface 12a. The back surface 12a may be formed of a semiconductor (or a conductor).

また、半導体チップ１２の裏面１２ａと回路基板１１との間には、接着層２４が介在している。接着層２４は、例えば接着剤からなる。接着層２４が導電性を有していれば、回路基板１１の端子２２と半導体チップ１２の裏面１２ａとを電気的に接続することができる。また、接着層２４が電気的絶縁性を有していれば、回路基板１１の端子２２と半導体チップ１２の裏面１２ａとを電気的に絶縁することができる。
そして、半導体チップ１２の能動面１２ｂには、複数の端子（第１導電部）２５が形成されている。複数の端子２５は、能動面１２ｂの周縁部（端部）に形成されていてもよい。 An adhesive layer 24 is interposed between the back surface 12 a of the semiconductor chip 12 and the circuit board 11. The adhesive layer 24 is made of, for example, an adhesive. If the adhesive layer 24 has conductivity, the terminals 22 of the circuit board 11 and the back surface 12a of the semiconductor chip 12 can be electrically connected. Further, if the adhesive layer 24 has electrical insulation, the terminals 22 of the circuit board 11 and the back surface 12a of the semiconductor chip 12 can be electrically insulated.
A plurality of terminals (first conductive portions) 25 are formed on the active surface 12 b of the semiconductor chip 12. The plurality of terminals 25 may be formed on the peripheral edge (end) of the active surface 12b.

なお、能動面１２ｂに、少なくとも１層からなる図示しない電気的絶縁膜であるパッシベーション膜が形成されていてもよい。パッシベーション膜は、樹脂でない材料（例えばＳｉＯ２又はＳｉＮ）のみで形成してもよいし、その上に樹脂（例えばポリイミド樹脂）からなる膜をさらに含んでもよい。この場合、パッシベーション膜には、複数の端子２５の少なくとも一部（例えば中央部）を露出させる開口が形成されている。 Note that a passivation film, which is an electrical insulating film (not shown) composed of at least one layer may be formed on the active surface 12b. The passivation film may be formed only of a material that is not a resin (for example, SiO 2 or SiN), and may further include a film made of a resin (for example, a polyimide resin) on the passivation film. In this case, the passivation film is formed with an opening that exposes at least a part (for example, the central portion) of the plurality of terminals 25.

そして、前記半導体チップ１２の能動面１２ｂ側に設けられた前記端子２５と、前記回路基板１１上に設けられた端子２２とが配線により電気的に接続されている。本実施形態では、ワイヤーボンディング技術によって、金属ワイヤー（配線）１４を用いることで接続している。ここで、半導体チップ１２の上面（能動面１２ｂ）と回路基板１１の上面に設けられた端子２２との間に段差が生じているが、ワイヤーボンディングを用いることで、段差を介した配線接続が良好に行われている。   The terminal 25 provided on the active surface 12b side of the semiconductor chip 12 and the terminal 22 provided on the circuit board 11 are electrically connected by wiring. In this embodiment, it connects by using the metal wire (wiring) 14 with a wire bonding technique. Here, a step is generated between the upper surface (active surface 12b) of the semiconductor chip 12 and the terminal 22 provided on the upper surface of the circuit board 11. By using wire bonding, wiring connection through the step is achieved. It is done well.

図２に示すように、前記半導体チップ１２の周辺部となる回路基板１１上の少なくとも一部には、前記ランド１７及び該ランド１７上に設けられたハンダ層１６が配置されている。
また、前記半導体チップ１２と前記ハンダ層１６との間には、封止樹脂１５が設けられていて、この封止樹脂１５は半導体チップ１２及び金属ワイヤー１４を覆っている。
ここで、本実施形態では、前記封止樹脂１５の前駆体液として、粘度の低いものを用いた。したがって、前駆体液が硬化するまでに回路基板１１１上で拡がってしまい、前記半導体チップ１２及び前記金属ワイヤー１４を露出させ、短絡が生じるおそれが考えられる。
そこで、本実施形態の実装構造１０を採用することにより、回路基板１１上に設けられているハンダ層１６によって封止樹脂１５の前駆体液の拡がりを防止している。そして、この前駆体液を硬化することで、封止樹脂１５によって半導体チップ１２を良好に覆った状態となっている。 As shown in FIG. 2, the land 17 and the solder layer 16 provided on the land 17 are disposed on at least a part of the circuit board 11 which is the peripheral portion of the semiconductor chip 12.
A sealing resin 15 is provided between the semiconductor chip 12 and the solder layer 16, and the sealing resin 15 covers the semiconductor chip 12 and the metal wire 14.
Here, in this embodiment, a low viscosity liquid is used as the precursor liquid of the sealing resin 15. Therefore, there is a possibility that the precursor liquid spreads on the circuit board 111 until the precursor liquid is cured, and the semiconductor chip 12 and the metal wire 14 are exposed to cause a short circuit.
Therefore, by adopting the mounting structure 10 of the present embodiment, spreading of the precursor liquid of the sealing resin 15 is prevented by the solder layer 16 provided on the circuit board 11. Then, by curing the precursor liquid, the semiconductor chip 12 is satisfactorily covered with the sealing resin 15.

具体的に、本実施形態では、平面視四角形の形状の半導体チップ４を回路基板１１上に実装していることから、前記ハンダ層１６を前記半導体チップ１２の四辺のそれぞれに対応する前記回路基板１１上の位置に配置している。ここで、対応する位置とは、半導体チップ１２上に設けられた前駆体液が回路基板１１上に拡がりやすい位置を意味しており、具体的には半導体チップ１２の各辺の中央部である。   Specifically, in this embodiment, since the semiconductor chip 4 having a square shape in plan view is mounted on the circuit board 11, the solder layer 16 corresponds to each of the four sides of the semiconductor chip 12. 11 on the position. Here, the corresponding position means a position where the precursor liquid provided on the semiconductor chip 12 easily spreads on the circuit board 11, and specifically, a central portion of each side of the semiconductor chip 12.

上述したように、本実施形態における半導体チップ１２の実装構造１０によれば、半導体チップ１２の周辺部となる回路基板１１上にハンダ層１６を配設することで、半導体チップ１２とハンダ層１６との間に配設する封止樹脂１５の前駆体液をハンダ層１６によって機械的に堰き止めることができる。
また、前記半導体チップ１２を封止する樹脂として、前駆体の状態で粘度が低い封止樹脂樹脂１５を用いることができるので、半導体チップ１２及び金属ワイヤー１４を封止する樹脂の膜厚が抑えられたものとなる。
また、後述するように、半導体チップ１２を実装する工程上、例えば前記回路基板１１に形成された配線パターンにハンダを設ける工程が必要な場合、同一工程で前記ランド１７上にハンダ層１６を形成できる。よって、封止樹脂１５の拡がりを防止するための別部材を別途設ける必要がない。したがって、回路基板１１上に設けられた半導体チップ１２を安価で確実に封止した実装構造１０となる。 As described above, according to the mounting structure 10 of the semiconductor chip 12 in the present embodiment, the semiconductor layer 12 and the solder layer 16 are disposed by disposing the solder layer 16 on the circuit board 11 that is the peripheral portion of the semiconductor chip 12. The precursor liquid of the sealing resin 15 disposed between the two can be mechanically dammed by the solder layer 16.
Further, as the resin for sealing the semiconductor chip 12, the sealing resin resin 15 having a low viscosity in the state of a precursor can be used, so that the film thickness of the resin for sealing the semiconductor chip 12 and the metal wire 14 is suppressed. It will be
Further, as will be described later, in the process of mounting the semiconductor chip 12, for example, when a process of providing solder on the wiring pattern formed on the circuit board 11 is necessary, the solder layer 16 is formed on the land 17 in the same process. it can. Therefore, it is not necessary to separately provide another member for preventing the sealing resin 15 from spreading. Therefore, the mounting structure 10 is obtained in which the semiconductor chip 12 provided on the circuit board 11 is securely and inexpensively sealed.

なお、本実施形態では、前記封止樹脂１５は半導体チップ１２の全面を覆った状態に設けているが、前記半導体チップ１２の端子２５と回路基板１１の端子２２と該端子２２，２５間を接続する金属ワイヤー１４とを少なくとも覆っていれば十分である。
また、前記端子２２，２５間を接続する配線としては、金属ワイヤー１４（ワイヤーボンディング）に限定されることはなく、例えば半導体チップ１２の能動面１２ｂから、側面を通って、回路基板１１の上面を通るように配線を引き回し、前記端子２２，２５間を接続するようにしてもよい。 In this embodiment, the sealing resin 15 is provided so as to cover the entire surface of the semiconductor chip 12, but the terminal 25 of the semiconductor chip 12, the terminal 22 of the circuit board 11, and the terminals 22, 25 are connected. It is sufficient to cover at least the metal wire 14 to be connected.
The wiring connecting the terminals 22 and 25 is not limited to the metal wire 14 (wire bonding). For example, the upper surface of the circuit board 11 passes from the active surface 12b of the semiconductor chip 12 through the side surface. The wirings may be routed so as to pass through and the terminals 22 and 25 may be connected.

（半導体装置の実装方法）
次に、本発明の半導体装置の実装方法の一実施形態として、上述した実装構造１０を例に挙げ、回路基板１１上に半導体チップ１２を実装する方法について説明する。図３は、前記回路基板１１上に半導体チップ１２を実装する工程を説明する図である。なお、図３（ａ）〜（ｄ）に示される工程図は、図２のＡ−Ａ線矢視による実装構造１０の側断面形状に対応するもので、後述するハンダ層１６が配置される位置は、図２における平面図に対応するものとなっている。 (Semiconductor device mounting method)
Next, as an embodiment of the semiconductor device mounting method of the present invention, a method of mounting the semiconductor chip 12 on the circuit board 11 will be described by taking the mounting structure 10 described above as an example. FIG. 3 is a diagram illustrating a process of mounting the semiconductor chip 12 on the circuit board 11. 3A to 3D correspond to the side cross-sectional shape of the mounting structure 10 as viewed in the direction of arrows AA in FIG. 2, and a solder layer 16 described later is disposed. The position corresponds to the plan view in FIG.

まず始めに、図３（ａ）に示すように、回路基板１１上に、平面視した形状が角形、具体的には四角形となる半導体チップ１２を搭載する。ここで、前記回路基板１１における半導体チップ１２が搭載される側の面上には、図示されない配線パターンが形成されている。この配線パターンは、上述したように前記端子２２、及びランド１７を含んでいる。
また、半導体チップ１２は、その裏面１２ａが回路基板１１に対向し、かつ能動面１２ｂが回路基板１１に対して非対向になるように搭載している（フェイスアップ搭載）。また、本実施形態では、接着層２４を、回路基板１１及び半導体チップ１２の間に介在させている。 First, as shown in FIG. 3A, a semiconductor chip 12 having a square shape, specifically, a quadrangular shape in plan view, is mounted on a circuit board 11. Here, a wiring pattern (not shown) is formed on the surface of the circuit board 11 on which the semiconductor chip 12 is mounted. This wiring pattern includes the terminal 22 and the land 17 as described above.
The semiconductor chip 12 is mounted such that the back surface 12a faces the circuit board 11 and the active surface 12b does not face the circuit board 11 (face-up mounting). In the present embodiment, the adhesive layer 24 is interposed between the circuit board 11 and the semiconductor chip 12.

このとき、前記半導体チップ１２の四辺のそれぞれに対応する位置に、後にハンダ層１６が設けられる前記ランド１７を配置する。
具体的には、回路基板１１上に搭載した半導体チップ１２の形状が平面視角形（本実施形態では、四角形）となっているので、前記半導体チップ１２の四辺のそれぞれに対応する回路基板１１上にランド１７を配置している。 At this time, the land 17 on which the solder layer 16 is provided later is disposed at a position corresponding to each of the four sides of the semiconductor chip 12.
Specifically, since the shape of the semiconductor chip 12 mounted on the circuit board 11 is a square in a plan view (in this embodiment, a quadrangle), on the circuit board 11 corresponding to each of the four sides of the semiconductor chip 12. The land 17 is arranged on the surface.

つまり、後述する工程により、半導体チップ１２上に封止樹脂１５の前駆体液が塗布された際に、前駆体液が拡がりやすい回路基板１１上の位置に、後にハンダ層１６を形成するランド１７を配置しているのである。
本実施形態では、図２に示したように、半導体チップ１２上に設けられた前駆体液が拡がりやすい位置、すなわち半導体チップ１２の四辺のそれぞれ中央部に対応する回路基板１１上に前記ランド１７を配置した。よって、前記ランド１７上に後の工程で設けられるハンダ層１６が、前記封止樹脂１５の前駆体液の拡がりを防止するようになる。 That is, when the precursor liquid of the sealing resin 15 is applied onto the semiconductor chip 12 by a process described later, the land 17 for forming the solder layer 16 later is disposed at a position on the circuit board 11 where the precursor liquid is likely to spread. It is doing.
In the present embodiment, as shown in FIG. 2, the land 17 is placed on the circuit board 11 corresponding to the center of each of the four sides of the semiconductor chip 12, that is, the position where the precursor liquid provided on the semiconductor chip 12 is likely to spread. Arranged. Therefore, the solder layer 16 provided on the land 17 in a later process prevents the precursor liquid of the sealing resin 15 from spreading.

続いて、図３（ｂ）に示すように、前記半導体チップ１２に設けられた端子（第１導電部）２５と前記回路基板１１に設けられた端子（第２導電部）２２とを、ワイヤーボンディング技術を用いて、金属ワイヤー（配線）１４によって電気的に接続する。よって、半導体チップ１２の端子２５と回路基板１１の端子２２とが金属ワイヤー１４によって電気的に接続され、回路基板１１上に半導体チップ１２が実装される。なお、上述したように、前記端子２２，２５間を配線接続する方法としてはワイヤーボンディングに限られず、例えばスパッタ法を用いることで、半導体チップ１２の能動面１２ｂから側面を通って、回路基板１１の上面を通る配線を引き回し、前記端子２２，２５間を接続するようにしてもよい。   Subsequently, as shown in FIG. 3B, a terminal (first conductive portion) 25 provided on the semiconductor chip 12 and a terminal (second conductive portion) 22 provided on the circuit board 11 are connected to a wire. It electrically connects with the metal wire (wiring) 14 using a bonding technique. Therefore, the terminal 25 of the semiconductor chip 12 and the terminal 22 of the circuit board 11 are electrically connected by the metal wire 14, and the semiconductor chip 12 is mounted on the circuit board 11. As described above, the method for wiring connection between the terminals 22 and 25 is not limited to wire bonding. For example, by using a sputtering method, the circuit board 11 passes from the active surface 12b of the semiconductor chip 12 through the side surface. It is also possible to connect the terminals 22 and 25 by routing a wiring passing through the upper surface of the terminal.

ここで、本実施形態では、前記半導体チップ１２を実装する工程において、図示されない回路基板１１上にハンダ接合により他の半導体装置を実装する工程を行う。このとき、回路基板１１で行われるハンダ接合を利用することで、図３（ｃ）に示すように前記半導体チップ１２の周辺部となる回路基板１１上に配置されたランド１７上にハンダ層１６を形成している。このように、回路基板１１上に他の半導体装置を実装する際のハンダ接合を利用して前駆体液１５ａの拡がりを防止するハンダ層１６を形成することで、前駆体液１５ａの拡がりを防止するための別部材を回路基板１１に別途設ける工程を不要にしている。   Here, in this embodiment, in the step of mounting the semiconductor chip 12, a step of mounting another semiconductor device on the circuit board 11 (not shown) by solder bonding is performed. At this time, by using the solder bonding performed on the circuit board 11, as shown in FIG. 3C, the solder layer 16 is formed on the lands 17 arranged on the circuit board 11 serving as the peripheral part of the semiconductor chip 12. Is forming. In this way, by forming the solder layer 16 that prevents the precursor liquid 15a from spreading by using solder bonding when another semiconductor device is mounted on the circuit board 11, the precursor liquid 15a is prevented from spreading. The step of separately providing the separate member on the circuit board 11 is unnecessary.

前記回路基板１１上の所定の位置に、前記ランド１７及び該ランド１７上に設けられたハンダ層１６を形成した後、図３（ｄ）に示すように、半導体チップ１２及び前記ハンダ層１６との間に、前記金属ワイヤー１４、及びこの金属ワイヤー１４と前記端子２２，２５との接続部分を覆うようにして、封止樹脂１５における後述する硬化処理前の前駆体である前駆体液１５ａを配置する。具体的には、前記金属ワイヤー１４及び半導体チップ１２の全面を覆うように前駆体液１５ａを塗布している。   After the land 17 and the solder layer 16 provided on the land 17 are formed at predetermined positions on the circuit board 11, as shown in FIG. 3D, the semiconductor chip 12 and the solder layer 16 A precursor liquid 15a, which is a precursor of the sealing resin 15 before a curing process to be described later, is disposed so as to cover the metal wire 14 and the connection portion between the metal wire 14 and the terminals 22 and 25. To do. Specifically, the precursor liquid 15 a is applied so as to cover the entire surfaces of the metal wires 14 and the semiconductor chip 12.

このとき、前記半導体チップ１２上に設けられた前駆体液１５ａが拡がりやすい回路基板１１上の位置（各辺の中央部）に上述したようにハンダ層１６が設けられているので、回路基板１１上に拡がり始めた前駆体液１５ａは、やがて前記ハンダ層１６に接触して機械的に堰き止られる。また、前記前駆体液１５ａは、回路基板１１上に設けられたハンダ層１６との接触面で張り付いた状態となる。このようにして、前駆体液１５ａは、前記半導体チップ１２及び前記金属ワイヤー１４等を良好に覆った状態に設けられる。   At this time, since the solder layer 16 is provided at the position on the circuit board 11 where the precursor liquid 15a provided on the semiconductor chip 12 is likely to spread (the center part of each side) as described above, The precursor liquid 15a that has begun to spread is contacted with the solder layer 16 and is mechanically blocked. Further, the precursor liquid 15a is stuck on the contact surface with the solder layer 16 provided on the circuit board 11. In this way, the precursor liquid 15a is provided in a state in which the semiconductor chip 12 and the metal wire 14 are well covered.

その後、前記前駆体液１５ａを硬化処理する。このとき、例えば前駆体液１５ａが熱硬化性を有する場合には、加熱することで回路基板１１上に実装された半導体チップ１２を封止する封止樹脂１５とすることができる。この封止樹脂１５は、粘度の低い前駆体液１５ａを硬化することで形成しているので、その膜厚が薄いものとなっている。このように膜厚が薄いと塗布した際に回路基板１１上で拡がってしまい、半導体チップ１２及び金属ワイヤー１４を露出するおそれがあるが、本実装方法では上述したように前記ハンダ層１６により前駆体液１５ａの拡がりを防止しているので、前記半導体チップ１２及び金属ワイヤー１４を確実に封止することができる。以上の工程により、前記実装構造１０を製造することができる。   Thereafter, the precursor liquid 15a is cured. At this time, for example, when the precursor liquid 15a has thermosetting properties, the sealing resin 15 for sealing the semiconductor chip 12 mounted on the circuit board 11 can be obtained by heating. Since the sealing resin 15 is formed by curing the precursor liquid 15a having a low viscosity, the film thickness thereof is thin. When the film thickness is thin as described above, it spreads on the circuit board 11 when applied, and the semiconductor chip 12 and the metal wire 14 may be exposed. However, in this mounting method, as described above, the precursor is formed by the solder layer 16. Since the spread of the body fluid 15a is prevented, the semiconductor chip 12 and the metal wire 14 can be reliably sealed. The mounting structure 10 can be manufactured through the above steps.

上述した半導体チップ１２の実装方法によれば、半導体チップ１２の周辺部のうち、特に前駆体液１５ａが拡がりやすい回路基板１１上にハンダ層１６を配設しているので、半導体チップ１２及び金属ワイヤー１４を覆うようにして設けた封止樹脂１５の前駆体液１５ａを前記ハンダ層１６によって機械的に堰き止めることで、回路基板１１上での前駆体液１５ａの拡がりを防止できる。すなわち、前記ハンダ層１６が前駆体液１５ａを堰きとめるダム構造として機能させることができる。
よって、粘度の低い前駆体液１５ａを用いた場合にも、前記ハンダ層１６が前駆体液１５ａの拡がりを防止できる。よって、回路基板１１上に半導体チップ１２を実装した際の封止樹脂による厚みを抑えて、小型な実装構造１０を提供できる。 According to the mounting method of the semiconductor chip 12 described above, since the solder layer 16 is disposed on the circuit board 11 in which the precursor liquid 15a easily spreads in the peripheral portion of the semiconductor chip 12, the semiconductor chip 12 and the metal wire The precursor liquid 15a of the sealing resin 15 provided so as to cover 14 is mechanically dammed by the solder layer 16, so that the spread of the precursor liquid 15a on the circuit board 11 can be prevented. That is, the solder layer 16 can function as a dam structure that dams up the precursor liquid 15a.
Therefore, even when the precursor liquid 15a having a low viscosity is used, the solder layer 16 can prevent the precursor liquid 15a from spreading. Therefore, the small mounting structure 10 can be provided while suppressing the thickness of the sealing resin when the semiconductor chip 12 is mounted on the circuit board 11.

また、回路基板１１上に他の半導体装置を実装する際のハンダ接合の工程とともに、前記ランド１７上に形成したハンダ層１６を前駆体液１５ａの拡がりを防止するダム構造として利用できる。よって、低粘度の前駆体液の拡がりを防止するために、回路基板１１上に別部材を設ける必要を無くすことができる。したがって、回路基板１１上に設けられた半導体チップ１２を安価で確実に封止した実装構造１０を提供することができる。   Further, the solder layer 16 formed on the land 17 can be used as a dam structure for preventing the precursor liquid 15a from spreading together with a solder bonding process when mounting another semiconductor device on the circuit board 11. Therefore, it is possible to eliminate the need to provide another member on the circuit board 11 in order to prevent the low-viscosity precursor liquid from spreading. Therefore, it is possible to provide the mounting structure 10 in which the semiconductor chip 12 provided on the circuit board 11 is reliably and inexpensively sealed.

なお、本発明は上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では半導体チップ１２の各辺のそれぞれに対応する回路基板１１上にのみランド１７を配置し、該ランド１７上にハンダ層１６を設けていたが、環状に形成されたランドを前記半導体チップ１２の周辺を環状に覆うように前記回路基板１１上に前記ランドを設けて、このランド上にハンダ層１６を形成するようにしてもよい。このようにハンダ層１６が前記半導体チップ１２の周辺を環状に覆った状態に配設することで、前記ハンダ層１６によって囲まれる領域内にのみ前記前駆体液１５ａの拡がりを規制することで、該前駆体液１５ａを硬化した封止樹脂１５により半導体チップ１２及び金属ワイヤー１４を確実に封止できる。 The present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.
For example, in the above embodiment, the lands 17 are disposed only on the circuit board 11 corresponding to the respective sides of the semiconductor chip 12 and the solder layer 16 is provided on the lands 17. The land may be provided on the circuit board 11 so as to cover the periphery of the semiconductor chip 12 in a ring shape, and the solder layer 16 may be formed on the land. By disposing the solder layer 16 in a state in which the periphery of the semiconductor chip 12 is annularly covered in this way, by restricting the spread of the precursor liquid 15a only in the region surrounded by the solder layer 16, The semiconductor chip 12 and the metal wire 14 can be reliably sealed by the sealing resin 15 obtained by curing the precursor liquid 15a.

半導体装置の実装構造を含む半導体装置を示す側断面図である。It is a sectional side view which shows the semiconductor device containing the mounting structure of a semiconductor device. 半導体装置の平面図を示す図ある。It is a figure which shows the top view of a semiconductor device. 回路基板上に半導体チップを実装する方法を示す工程説明図である。It is process explanatory drawing which shows the method of mounting a semiconductor chip on a circuit board.

符号の説明Explanation of symbols

１０…実装構造、１１…回路基板、１２…半導体チップ（半導体チップ）、１４…金属ワイヤー（配線）、１５…封止樹脂、１５ａ…前駆体液、１６…ハンダ層、１７…ランド、２２…端子（第２導電部）、２５…端子（第１導電部）

DESCRIPTION OF SYMBOLS 10 ... Mounting structure, 11 ... Circuit board, 12 ... Semiconductor chip (semiconductor chip), 14 ... Metal wire (wiring), 15 ... Sealing resin, 15a ... Precursor liquid, 16 ... Solder layer, 17 ... Land, 22 ... Terminal (Second conductive part), 25... Terminal (first conductive part)

Claims (7)

回路基板上に半導体装置を実装する半導体装置の実装方法において、
前記回路基板上に前記半導体装置を設ける工程と、
前記半導体装置に設けられた第１導電部と前記回路基板に設けられた第２導電部とを配線により電気的に接続する工程と、
前記半導体装置の周辺部となる回路基板上の少なくとも一部にハンダ層を配設する工程と、
該ハンダ層を配設した後、前記半導体装置と前記ハンダ層との間に、前記半導体装置及び前記配線を覆うようにして、封止樹脂の前駆体液を配設する工程と、
該前駆体液を硬化処理して封止樹脂とする工程と、
を備えたことを特徴とする半導体装置の実装方法。 In a semiconductor device mounting method for mounting a semiconductor device on a circuit board,
Providing the semiconductor device on the circuit board;
Electrically connecting a first conductive portion provided in the semiconductor device and a second conductive portion provided in the circuit board by wiring;
Disposing a solder layer on at least a part of the circuit board serving as a peripheral part of the semiconductor device;
After disposing the solder layer, disposing a sealing resin precursor liquid between the semiconductor device and the solder layer so as to cover the semiconductor device and the wiring;
Curing the precursor liquid to form a sealing resin;
A method of mounting a semiconductor device, comprising: 前記配線接続は、ワイヤーボンディングによって行われていることを特徴とする請求項１に記載の半導体装置の実装方法。   The semiconductor device mounting method according to claim 1, wherein the wiring connection is performed by wire bonding. 前記ハンダ層を前記回路基板上に設けられたランド上に設けることを特徴とする請求項１又は２に記載の半導体装置の実装方法。   The method of mounting a semiconductor device according to claim 1, wherein the solder layer is provided on a land provided on the circuit board. 前記半導体装置が平面視した形状が角形である場合には、
前記半導体装置の各辺のそれぞれに対応する回路基板上に前記ランドを配置するようにしていることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置の実装方法。 When the shape of the semiconductor device in plan view is a square,
The semiconductor device mounting method according to claim 1, wherein the land is arranged on a circuit board corresponding to each side of the semiconductor device. 前記ランドを、半導体装置の各辺の中心部に対応する回路基板上に配置することを特徴とする請求項４に記載の半導体装置の実装方法。   The semiconductor device mounting method according to claim 4, wherein the land is disposed on a circuit board corresponding to a central portion of each side of the semiconductor device. 前記ランドが前記半導体装置の周辺を環状に覆った状態とすることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置の実装方法。   The semiconductor device mounting method according to claim 1, wherein the land covers the periphery of the semiconductor device in an annular shape. 回路基板上に半導体装置が実装されてなる半導体装置の実装構造において、
前記半導体装置に設けられた第１導電部と前記回路基板に設けられた第２導電部とを電気的に接続する配線と、
前記半導体装置の周辺部となる回路基板上の少なくとも一部に設けられたハンダ層と、
前記半導体装置及び前記配線を覆い、かつ前記半導体装置と前記ハンダ層との間に設けられた封止樹脂と、を備えていることを特徴とする半導体装置の実装構造。


In a semiconductor device mounting structure in which a semiconductor device is mounted on a circuit board,
A wiring for electrically connecting a first conductive portion provided in the semiconductor device and a second conductive portion provided in the circuit board;
A solder layer provided on at least a part of a circuit board that is a peripheral part of the semiconductor device;
A semiconductor device mounting structure comprising: a sealing resin that covers the semiconductor device and the wiring and is provided between the semiconductor device and the solder layer.


JP2005254573A 2005-09-02 2005-09-02 Mounting structure of semiconductor device, and mounting method of the semiconductor device Withdrawn JP2007067318A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005254573A JP2007067318A (en) 2005-09-02 2005-09-02 Mounting structure of semiconductor device, and mounting method of the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005254573A JP2007067318A (en) 2005-09-02 2005-09-02 Mounting structure of semiconductor device, and mounting method of the semiconductor device

Publications (1)

Publication Number Publication Date
JP2007067318A true JP2007067318A (en) 2007-03-15

Family

ID=37929130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005254573A Withdrawn JP2007067318A (en) 2005-09-02 2005-09-02 Mounting structure of semiconductor device, and mounting method of the semiconductor device

Country Status (1)

Country Link
JP (1) JP2007067318A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016016970A1 (en) * 2014-07-30 2017-04-27 株式会社日立製作所 SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND POWER CONVERSION DEVICE

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016016970A1 (en) * 2014-07-30 2017-04-27 株式会社日立製作所 SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND POWER CONVERSION DEVICE

Similar Documents

Publication Publication Date Title
JP2790122B2 (en) Laminated circuit board
JP4534927B2 (en) Semiconductor device
JP2006060128A (en) Semiconductor device
JP2004023101A (en) Semiconductor device package and its manufacture
TW201603665A (en) Printed circuit board, method for manufacturing the same and package on package having the same
JP2010016096A (en) Electronic component
US10154597B2 (en) Component mount board
JPH11204699A (en) Semiconductor device, manufacture thereof and electronic apparatus
JP4376160B2 (en) Printed circuit board and circuit unit using the printed circuit board
CN105244327A (en) Electronic device module and method of manufacturing the same
JP2012089898A (en) Solder ball and semiconductor package
JP2007067317A (en) Mounting structure of semiconductor device, and mounting method of the semiconductor device
JP2007067318A (en) Mounting structure of semiconductor device, and mounting method of the semiconductor device
JP2008198916A (en) Semiconductor device and manufacturing method thereof
JP2011003818A (en) Mold package
JP4692720B2 (en) Wiring substrate, semiconductor device and manufacturing method thereof
JP2006339293A (en) Circuit module
US9826646B2 (en) Component built-in board and method of manufacturing the same, and mounting body
KR101699213B1 (en) Low profile electronic package and manufacturing method thereof
KR100708045B1 (en) Semiconductor package and its manufacturing method
JP2003249743A (en) Wiring substrate and method of manufacturing the same, semiconductor device and electronic device
JP2006344631A (en) Component built-in substrate
JP6936584B2 (en) Electronic devices and their manufacturing methods
JP2006303217A (en) Electronic equipment
JP2006228953A (en) Surface mounted package

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081104