DE112014001247T5 - Frequenztrennung zwischen Qubits und Chipmoden zum Verringern von Purcell-Verlust - Google Patents
Frequenztrennung zwischen Qubits und Chipmoden zum Verringern von Purcell-Verlust Download PDFInfo
- Publication number
- DE112014001247T5 DE112014001247T5 DE112014001247.5T DE112014001247T DE112014001247T5 DE 112014001247 T5 DE112014001247 T5 DE 112014001247T5 DE 112014001247 T DE112014001247 T DE 112014001247T DE 112014001247 T5 DE112014001247 T5 DE 112014001247T5
- Authority
- DE
- Germany
- Prior art keywords
- chip
- frequencies
- substrate
- qubits
- edges
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000926 separation method Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000002096 quantum dot Substances 0.000 claims description 40
- 239000011248 coating agent Substances 0.000 claims description 25
- 238000000576 coating method Methods 0.000 claims description 25
- 238000004364 calculation method Methods 0.000 claims description 5
- 230000006870 function Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 239000012790 adhesive layer Substances 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 238000004590 computer program Methods 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 239000002887 superconductor Substances 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000007493 shaping process Methods 0.000 claims 1
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N99/00—Subject matter not provided for in other groups of this subclass
- H10N99/05—Devices based on quantum mechanical effects, e.g. quantum interference devices or metal single-electron transistors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Mathematical Optimization (AREA)
- Evolutionary Computation (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Analysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Artificial Intelligence (AREA)
- Software Systems (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Pressure Sensors (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Investigating Or Analyzing Materials By The Use Of Fluid Adsorption Or Reactions (AREA)
Abstract
Ein System, ein Verfahren und ein Chip zum Steuern von Purcell-Verlust werden beschrieben. Der Chip enthält auf einer ersten Oberfläche des Substrats ausgebildete Qubits. Das Verfahren beinhaltet ein Ermitteln von Frequenzen der Qubits und Steuern einer Trennung zwischen den Frequenzen der Qubits und den Chipmodenfrequenzen des Chips.
Description
- Erklärung zu föderaler Forschung
- Diese Erfindung erfolgte mit Unterstützung der Regierung unter dem Vertrag Nr. W911NF-10-1-0324, der durch die U.S. Army vergeben wurde. Die Regierung besitzt bestimmte Rechte an dieser Erfindung.
- Technisches Gebiet
- Die vorliegende Erfindung betrifft einen Quanten-Datenverarbeitungs-Chip und genauer das Trennen von Chipmodenfrequenzen von Quantenbitfrequenzen.
- Hintergrund
- Bei der Quantendatenverarbeitung handelt es sich bei einem Quantenbit (Qubit) um einen Quantenoszillator, der irgendwann unerwünschte Störungen der Oszillationsamplitude und -phase erfährt (T1- und T2-Relaxation). Längere Kohärenzzeiten (größere Werte für T1 und T2) entsprechen einer längeren Zeit zum Durchführen von Quantenoperationen, bevor beim System Dekohärenz auftritt. Mehrere Faktoren können zu den Störungen der Oszillation beitragen und die T1- und T2-Relaxation beschleunigen. Eine Schaltung, welche die Qubits, Resonatoren und Signalanschlüsse aufweist, ist als dünne Schicht auf einem Substrat ausgebildet. Das Substrat selbst kann eine Quelle von Dekohärenz darstellen. Das Substrat, das üblicherweise aus einem isolierenden Material mit einer hohen Dielektrizitätskonstante ausgebildet ist, kann als ein Mikrowellenresonator mit Chipresonanzmoden (Chipmoden) angesehen werden, die nahe an der Qubit-Frequenz liegen können, sodass sie eine Kopplung mit der Qubit-Frequenz bilden und Dekohärenz verursachen (was hierin als Purcell-Effekt oder Purcell-Verlust bezeichnet wird).
- Es ist daher ein Bedarf in der Technik vorhanden, das zuvor genannte Problem zu lösen.
- Kurzdarstellung
- Gemäß einer Ausführungsform der vorliegenden Erfindung beinhaltet ein Verfahren zum Steuern von Purcell-Verlust in auf einer ersten Oberfläche eines Substrats eines Chips ausgebildeten Qubits ein Ermitteln von Frequenzen der Qubits; und ein Steuern einer Trennung zwischen den Frequenzen der Qubits und Chipmodenfrequenzen des Chips.
- Gemäß einer weiteren Ausführungsform der Erfindung beinhaltet ein System zum Steuern von Purcell-Verlust in auf einem Chip enthaltenen Qubits einen Prozessor, der eingerichtet ist, Qubit-Frequenzen und Chipmodenfrequenzen zu berechnen; und ein auf Grundlage der Prozessorberechnungen gestaltetes Substrat.
- Gemäß noch einer weiteren Ausführungsform der Erfindung enthält ein Chip mit gesteuertem Purcell-Verlust auf einer ersten Oberfläche eines Substrats ausgebildete Qubits; und das zum Steuern des Purcell-Verlusts in den Qubits gestaltete Substrat.
- Hinsichtlich eines weiteren Aspekts stellt die vorliegende Erfindung ein auf einem computerlesbaren Medium gespeichertes und in den internen Speicher eines digitalen Computers ladbares Computerprogramm bereit, das Software-Codeteile aufweist, die bei Ausführen des Programms auf einem Computer die Schritte der Erfindung durchführen können.
- Weitere Merkmale und Vorteile der Erfindung werden durch die Techniken der vorliegenden Erfindung verwirklicht. Weitere Ausführungsformen und Aspekte der Erfindung werden hierin detailliert beschrieben und als Teil der beanspruchten Erfindung angesehen. Für ein besseres Verständnis der Erfindung mit den Vorteilen und den Merkmalen sind die Beschreibung und die Zeichnungen heranzuziehen.
- Kurzbeschreibung der Zeichnungen
- Die vorliegende Erfindung wird nun in lediglich beispielhafter Weise unter Bezugnahme auf bevorzugte Ausführungsformen beschrieben, wie sie in den folgenden Figuren veranschaulicht sind:
-
1 zeigt eine dreidimensionale Ansicht eines Chips gemäß dem Stand der Technik, und in dem eine bevorzugte Ausführungsform der vorliegenden Erfindung realisiert werden kann; -
2 zeigt T1 als eine Funktion der Qubit Frequenz für eine gegebene Chipresonanzfrequenz gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung; -
3 zeigt ein Blockschaubild eines Systems zum Berechnen von Chipmodenfrequenzen gemäß dem Stand der Technik, und in dem eine bevorzugte Ausführungsform der vorliegenden Erfindung realisiert werden kann; und -
4 zeigt einen Ablaufplan eines Verfahrens gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. - Detaillierte Beschreibung
- Wie vorstehend festgehalten, können Chipmoden (Substratresonanzfrequenzen) des Substrats eine Quelle von Störungen der Oszillation der Qubits oder Purcell-Verlust sein. Die Chipmoden können ein Übersprechen zwischen Qubits erzeugen oder Rauschen aus der Umgebung in die Qubits einbringen. Hierin beschriebene Ausführungsformen der Erfindung betreffen das Sicherstellen einer Trennung zwischen den Chipmodenfrequenzen und Qubit-Resonanzfrequenzen als ein Mittel, sich der Kopplung anzunehmen.
-
1 zeigt eine dreidimensionale Ansicht eines Chips100 gemäß einer Ausführungsform der Erfindung. Bei dem Substrat110 kann es sich um einen Silicium- oder Saphir-Wafer handeln. Die Schaltung120 ist als dünne Metall- und Isolierschichten auf dem Substrat110 strukturiert. Die Schaltung120 beinhaltet Qubits130 , die durch Mikrowellenimpulse über ihre Interaktion mit Mikrowellenresonatoren140 abgefragt werden. Die Schaltung120 beinhaltet zudem Anschlüsse150 , durch die Anregungssignale eingebracht werden und Ausgangssignale der Schaltung120 empfangen werden. Ein Einkoppeln von störender Energie in das Qubit130 kann durch die Resonatoren140 oder ein anderes Energiereservoir verursacht werden, wie beispielsweise Chipmoden, wie vorstehend festgehalten. Eine Möglichkeit, das Ausmaß zu quantifizieren, in dem ein Qubit130 erfolgreich von der Umgebung isoliert ist, stellt ein Messen der Kohärenzzeiten (T1 für die Amplitude und T2 für die Phase) des Qubit130 dar. Die nachstehende Gleichung gibt T1 betreffende Faktoren für die beispielhafte Störung der Oszillation des Qubit130 an, die durch den Resonator140 verursacht wird: wobei Q ein Resonatorgütefaktor, Fr die Resonatorfrequenz, Fq die Qubit-Frequenz und g die Kopplung zwischen dem Resonator und dem Qubit ist. Bei dem Resonator, auf den in dieser Ausführungsform Bezug genommen wird, kann es sich um eine absichtlich hergestellte Struktur, wie den Resonator140 in1 , oder um verlustbehaftete Chipmoden innerhalb des Substrats110 handeln. Wie vorstehend durch Gl. 1 angegeben, verursacht eine Erhöhung der Kopplung (Erhöhung von g) mit dem Resonator140 (oder einem anderen Reservoir) eine Verringerung von T1, da T1 und g umgekehrt proportional sind. Gl. 1 gibt zudem an, dass eine erhöhte Trennung der Frequenzen von Qubits130 und Reservoir (Resonator140 ) oder eine Erhöhung des Frequenzunterschieds (Fr – Fq) (der Zähler) eine Erhöhung von T1 verursacht. Unter Betrachtung eines Substrats als ein Energiereservoir kann die Chipresonanzfrequenz (Fr) nahe bei der Qubit-Frequenz Fq liegen, sodass (Fr – Fq) ein relativ kleiner Wert ist und somit T1 ein relativ kleiner Wert ist. Hinsichtlich Gl. 1, liegt ein Weg zum Erhöhen von T1 in dem Ausmaß, in dem Dekohärenz durch Koppeln mit Chipmoden verursacht wird, in einem Erhöhen der Trennung zwischen Chipresonanzfrequenzen und Qubit-Frequenzen. -
2 zeigt T1 als eine Funktion der Qubit-Frequenz für eine gegebene Chipresonanzfrequenz. Die beispielhafte Chipresonanzfrequenz210 beträgt 6 Gigahertz (GHz). Es sind vier Qubits130 mit vier unterschiedlichen Frequenzen220 gezeigt. Wie2 zeigt, steigt T1 mit zunehmender Differenz zwischen einer Qubit-Frequenz220 und der Chipresonanzfrequenz210 . Zum Beispiel liegt eine Qubit-Frequenz220d am weitesten von der Chipresonanzfrequenz210 entfernt und entspricht dem höchsten T1-Wert in2 , wohingegen eine Qubit-Frequenz220b der Chipresonanzfrequenz210 am nächsten liegt und dem niedrigsten T1-Wert in2 entspricht. - Eine Erhöhung der Trennung zwischen den Frequenzen der Qubits
130 und den Chipresonanzfrequenzen kann eingebracht werden, indem eine Beschichtung115 (1 ) auf einen oder mehrere Ränder des Substrats110 aufgebracht wird. Eine metallische Beschichtung115 auf einem oder mehreren Rändern des Substrats110 verschiebt die Chipmoden oder Resonanzfrequenzen zu höheren Werten. Für übliche Geometrien und Materialien des Substrats110 können sich die Resonanzfrequenzen auf Grundlage eines Aufbringens einer Beschichtung115 aus Metall nahezu verdoppeln. Die Beschichtung115 ändert die Randbedingungen des Substrats110 und erhöht dadurch die Chipmoden zu einer höheren Frequenz. Wenn alle vier Ränder des Substrats110 die aufgebrachte Beschichtung115 aufweisen, entspricht die Chipmode einem Trommelmodus, bei dem die äußeren Ränder des Substrats110 ein elektrisches Feld von 0 besitzen. Eine beispielhafte Verschiebung in der Chipmode auf Grundlage der Beschichtung115 kann zwischen 6 GHz (unter Bezugnahme auf2 gezeigt) und 10 GHz liegen. Auf Grundlage dieser Verschiebung der Chipmode, welche die Chipresonanzfrequenz von der höchsten Qubit-Frequenz (weniger als 7 GHz, wie in2 gezeigt) trennt, wird eine Verringerung von T1 auf Grundlage von Purcell-Verlust an den Chipmoden minimiert. - Die vorstehende Gl. 1 zeigt an, dass der Resonatorgütefaktor (Q) und T1 direkt proportional sind, sodass ein hoher Q-Wert (der eine niedrigere Energieverlustrate relativ zur gespeicherten Energie eines Resonators angibt) einem hohen T1-Wert entspricht. Um die Chipmode beim höchsten Q zu erhalten, kann es sich bei der Beschichtung um ein supraleitendes Material handeln. Zusätzlich kann die metallische Beschichtung
115 eine Haftschicht als Teil der Beschichtung115 enthalten. Zum Beispiel kann die Beschichtung115 eine Beschichtung von Titan (Ti) (ungefähr 50 Ångström) und eine Beschichtung von Aluminium (Al) (ungefähr 500 Ångström) aufweisen). Die Beschichtung115 kann zum Beispiel unter Verwendung von zwei Durchläufen von Elektronenstrahlverdampfung aufgebracht werden. -
3 zeigt ein Blockschaubild eines Systems300 zum Berechnen von Chipmodenfrequenzen gemäß einer Ausführungsform der Erfindung. Durch das System300 kann die Wirkung des Aufbringens der Beschichtung115 simuliert werden, sodass zum Beispiel die sich durch Aufbringen der Beschichtung115 auf eine, zwei, drei oder alle vier Seiten ergebenden Chipmodenfrequenzen vorhergesagt werden können. Durch die Vorhersage kann eine Ermittlung der Anzahl von Seiten vorgenommen werden, auf welche die Beschichtung115 aufzubringen ist, um die größte Trennung oder eine für ein gewünschtes T1 notwendige Trennung zwischen den Chipmodenfrequenzen und den Qubit-Frequenzen zu erreichen Das System300 beinhaltet einen oder mehrere Prozessoren310 , eine oder mehrere Speichereinheiten320 und eine Eingabeschnittstelle330 , die eine Anzeigeeinheit enthalten kann. Der eine oder die mehreren Prozessoren310 können in der Speichereinheit320 gespeicherte Anweisungen verarbeiten, um ein Software-Werkzeug (z. B. einen strukturellen Hochfrequenzsimulator (high frequency structural simulator (HFSS)) auszuführen, um Chipmodenfrequenzen für festgelegte Bedingungen des Chips100 , einschließlich der Aufbringung der Beschichtung115 auf eine festgelegte Anzahl von Rändern des Substrats100 , zu berechnen. - Eine höhere Trennung zwischen Frequenzen der Qubits
130 und Chipresonanzfrequenzen kann zudem erreicht werden, indem die Abmessungen des Chips100 gesteuert werden. Chipmodenfrequenzen nehmen ab, wenn sich die Größe des Chips100 (des Substrats110 ) erhöht. Somit kann durch Skalieren der Anzahl von Qubits130 und Resonatoren140 und Bestimmen der Größe des Chips100 so, dass keine Chipmoden vorhanden sind, die Frequenzen nahe den Qubit-Frequenzen aufweisen, die notwendige Trennung ((Fr – Fq) in Gl. 1) für ein gewünschtes minimales T1 erreicht werden. In einer Ausführungsform können die Qubits130 auf einem Substrat110 mit solchen Abmessungen platziert sein, dass alle Chipmoden von höheren Frequenzen als die Qubit-Frequenzen sind, mit ausreichender Trennung zwischen den Chipmoden- und Qubit-Frequenzen, sodass T1-Verluste minimiert werden. In einer weiteren Ausführungsform kann die minimale Substratfrequenz unter zumindest manchen der Qubit-Frequenzen liegen. In diesem Fall wären die Chipmodenfrequenzen so gestaltet, dass sie so weit wie möglich von der Qubit-Frequenz entfernt (entweder darunter oder darüber) liegen, um die Kohärenz des Qubit zu maximieren. Das vorstehend erläuterte Software-Werkzeug (z. B. ein HFSS) kann verwendet werden, um die Abmessungen des Chips100 zu gestalten, um gewünschte Chipmodenfrequenzen zu erhalten. -
4 zeigt einen Ablaufplan eines Verfahrens zum Verringern von Purcell-Verlust gemäß Ausführungsformen der vorliegenden Erfindung. Das durch4 veranschaulichte Verfahren kann zudem als ein Verfahren zum Trennen von Qubit-Frequenzen und Chipmodenfrequenzen gemäß einer Ausführungsform der Erfindung betrachtet werden. Wie vorstehend festgehalten, führt eine größere Trennung der Frequenzen (größeres (Fr – Fq) in Gl. 1) zu einer erhöhten T1-Relaxationszeit. Das Verfahren beinhaltet in Block410 ein Ermitteln von Qubit-Frequenzen. In Block420 kann ein Berechnen von Chipmodenfrequenzen als eine Funktion der Anzahl von Rändern des Chips100 erfolgen, auf welche die Beschichtung115 aufgebracht wird. Dieses Berechnen beinhaltet ein Berechnen der Chipmodenfrequenzen für jedes von ein, zwei, drei und vier beschichteten Rändern. In Block420 kann das Berechnen von Chipmodenfrequenzen stattdessen als eine Funktion der Abmessungen des Chips100 erfolgen. Zum Beispiel können zwei oder mehr Abmessungen für eine Verarbeitung auf diese Weise ausgewählt werden. Das Berechnen selbst kann unter Verwendung eines Werkzeugs (z. B. eines HFSS) erfolgen, wie vorstehend erläutert. Ein Vergleichen von Qubit-Frequenzen mit den berechneten Chipmodenfrequenzen in Block430 kann ein Vergleichen der Qubit-Frequenzen und Chipmodenfrequenzen für jede der Anzahl beschichteter Ränder erfolgen. Der Vergleich gibt an, welche Chipmodenfrequenzen (welche Anzahl beschichteter Ränder) zu der maximalen Trennung von den Qubit-Frequenzen führen. Das Vergleichen in Block430 kann stattdessen ein Vergleichen von Qubit-Frequenzen mit Chipmodenfrequenzen beinhalten, die für die unterschiedlichen Abmessungen des Chips100 berechnet werden. Dieser Vergleich gibt an, welche der Abmessungen des Chips100 zu der maximalen Trennung von den Qubit-Frequenzen führen. Ein Realisieren der ausgewählten Chipmodenfrequenzen in Block440 auf Grundlage des Vergleichs kann ein Aufbringen der Beschichtung115 auf Grundlage des Vergleichs durch Auswählen der Anzahl zu beschichtender Ränder auf Grundlage dessen beinhalten, welche Chipmodenfrequenzen (welche Anzahl beschichteter Ränder) zu der maximalen Trennung von den Qubit-Frequenzen führte. Das Realisieren der ausgewählten Chipmodenfrequenzen in Block440 kann stattdessen ein Gestalten der Abmessungen des Chips100 gemäß den Abmessungen beinhalten, die zu der maximalen Trennung von den Qubit-Frequenzen führten. - Die hierin verwendete Terminologie dient lediglich dem Zwecke des Beschreibens besonderer Ausführungsformen und ist nicht als die Erfindung einschränkend aufzufassen. Die hierin verwendeten Singularformen „ein”, „eine” und „der”, „die”, „das” sowie deren Deklinationen sollen ebenso die Pluralformen einschließen, es sei denn dies ist im Kontext deutlich anderweitig angegeben. Es versteht sich weiterhin, dass die Begriffe „aufweist” und/oder „aufweisend” bei Verwendung in diesem Dokument das Vorhandensein von angegebenen Merkmalen, Einheiten, Schritten, Vorgängen, Operationen, Elementen und/oder Komponenten angeben, jedoch nicht das Vorhandensein oder Hinzufügen eines oder mehrerer weiterer Merkmale, Einheiten, Schritte, Vorgänge, Operationen, Elemente, Komponenten und/oder Gruppen davon ausschließen.
- Die Beschreibung der vorliegenden Erfindung wurde zum Zwecke der Veranschaulichung und Beschreibung vorgelegt, ist jedoch nicht als erschöpfend oder auf die Erfindung in der offenbarten Form beschränkt aufzufassen. Viele Änderungen und Variationen sind für den Fachmann ersichtlich, ohne vom Umfang der Erfindung abzuweichen. Die Ausführungsform wurde gewählt und beschrieben, um die Grundgedanken der Erfindung und die praktische Anwendung am besten zu erklären und anderen Fachleuten das Verständnis der Erfindung für vielfältige Ausführungsformen mit vielfältigen Modifikationen, wie sie für den speziellen besonderen Gebrauch geeignet sind, zu ermöglichen.
- Der hierin abgebildete Ablaufplan stellt nur ein Beispiel dar. Es kann viele Variationen an diesem Schaubild oder den darin beschriebenen Schritten (oder Vorgängen oder Operationen) geben, ohne vom Geist der Erfindung abzuweichen. Zum Beispiel können die Schritte in anderer Reihenfolge durchgeführt oder Schritte hinzugefügt, entfernt oder verändert werden. Alle derartigen Variationen werden als Teil der beanspruchten Erfindung angesehen.
- Während die bevorzugte Ausführungsform der Erfindung beschrieben wurde, versteht es sich, dass Fachleute sowohl jetzt als auch zukünftig vielfältige Verbesserungen und Erweiterungen vornehmen können, die unter den Umfang der nachfolgenden Ansprüche fallen. Diese Ansprüche sind so auszulegen, dass sie einen ordnungsgemäßen Schutz für die zuvor beschriebene Erfindung bieten.
Claims (17)
- Verfahren zum Steuern von Purcell-Verlust in auf einer ersten Oberfläche eines Substrats eines Chips ausgebildeten Qubits, wobei das Verfahren aufweist: Ermitteln von Frequenzen der Qubits; und Steuern einer Trennung zwischen den Frequenzen der Qubits und Chipmodenfrequenzen des Chips.
- Verfahren nach Anspruch 1, wobei das Steuern der Trennung ein Gestalten von Abmessungen des Chips aufweist, um die Chipmodenfrequenzen zu verringern.
- Verfahren nach Anspruch 2, wobei das Gestalten der Abmessungen des Chips ein Berechnen der Chipmodenfrequenzen für unterschiedliche Abmessungen des Chips und ein Auswählen von Abmessungen auf Grundlage eines Vergleichens der sich aus den unterschiedlichen Abmessungen ergebenden Chipmodenfrequenzen mit den Frequenzen der Qubits aufweist.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei das Steuern der Trennung ein Aufbringen einer Beschichtung auf einen oder mehrere von vier Rändern des Chips aufweist, wobei die vier Ränder Oberflächen neben und senkrecht zur ersten Oberfläche des Substrats aufweisen.
- Verfahren nach Anspruch 4, ferner aufweisend ein Berechnen der Chipmodenfrequenzen des Chips für das Beschichten von ein, zwei, drei und vier Rändern des Chips.
- Verfahren nach Anspruch 5, ferner aufweisend ein Vergleichen der sich aus dem Beschichten der ein, zwei, drei und vier Ränder des Chips ergebenden Chipmodenfrequenzen mit den Frequenzen der Qubits.
- Verfahren nach Anspruch 6, ferner aufweisend ein Auswählen einer Anzahl von Rändern für das Aufbringen der Beschichtung auf Grundlage des Vergleichens.
- Verfahren nach einem der Ansprüche 4 bis 7, wobei das Aufbringen der Beschichtung ein Aufbringen einer Haftschicht und einer Supraleiterschicht aufweist.
- Verfahren nach Anspruch 8, wobei das Aufbringen ein Aufbringen von Titan als Haftschicht und Aluminium als die Supraleiterschicht aufweist.
- System zum Steuern von Purcell-Verlust in auf einem Chip enthaltenen Qubits, wobei das System aufweist: einen Prozessor, der eingerichtet ist, Qubit-Frequenzen und Chipmodenfrequenzen zu berechnen; und ein auf Grundlage der Prozessorberechnungen gestaltetes Substrat.
- System nach Anspruch 10, wobei der Prozessor Chipmodenfrequenzen auf Grundlage von zwei oder mehr Abmessungen für den Chip für einen Vergleich der Chipmodenfrequenzen mit den Qubit-Frequenzen und ein Auswählen einer der Abmessungen für den Chip berechnet.
- System nach einem der Ansprüche 10 oder 11, wobei die Qubits auf einer ersten Oberfläche des Substrats ausgebildet sind und der Prozessor Chipmodenfrequenzen auf Grundlage einer auf das Substrat aufgebrachten Beschichtung berechnet.
- System nach Anspruch 12, wobei der Prozessor Chipmodenfrequenzen für ein zwei, drei und vier Ränder des Chips, die beschichtet werden, berechnet, wobei die vier Ränder Oberflächen neben und senkrecht zur ersten Oberfläche des Substrates aufweisen.
- Chip mit gesteuertem Purcell-Verlust, wobei der Chip aufweist: auf einer ersten Oberfläche des Substrats ausgebildete Qubits; und das zum Steuern des Purcell-Verlusts gestaltete Substrat.
- Chip nach Anspruch 14, wobei Abmessungen des Substrats gestaltet sind, um den Purcell-Verlust auf Grundlage einer Berechnung von Chipmodenfrequenzen als eine Funktion von zwei oder mehr Abmessungen des Chips zu steuern.
- Chip nach einem der Ansprüche 14 oder 15, wobei das Substrat gestaltet ist, um Purcell-Verlust auf Grundlage einer auf einen oder mehrere von vier Rändern des Substrats aufgebrachten Beschichtung zu steuern, wobei die vier Ränder Oberflächen neben und senkrecht zur ersten Oberfläche des Substrats aufweisen.
- Auf einem computerlesbaren Medium gespeichertes und in den internen Speicher eines digitalen Computers ladbares Computerprogramm, das Software-Codeabschnitte aufweist, um im Falle eines Ausführens des Programms auf einem Computer das Verfahren nach einem der Ansprüche 1 bis 9 durchzuführen.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/828,263 | 2013-03-14 | ||
US13/828,263 US9159033B2 (en) | 2013-03-14 | 2013-03-14 | Frequency separation between qubit and chip mode to reduce purcell loss |
PCT/IB2014/058432 WO2014140944A1 (en) | 2013-03-14 | 2014-01-21 | Frequency separation between qubit and chip mode to reduce purcell loss |
Publications (2)
Publication Number | Publication Date |
---|---|
DE112014001247T5 true DE112014001247T5 (de) | 2016-01-21 |
DE112014001247B4 DE112014001247B4 (de) | 2024-02-01 |
Family
ID=51523562
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112014007388.1T Active DE112014007388B4 (de) | 2013-03-14 | 2014-01-21 | Frequenztrennung zwischen Qubits und Chipmoden zum Verringern von Purcell-Verlust |
DE112014001247.5T Active DE112014001247B4 (de) | 2013-03-14 | 2014-01-21 | Frequenztrennung zwischen Qubits und Chipmoden zum Verringern von Purcell-Verlust |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112014007388.1T Active DE112014007388B4 (de) | 2013-03-14 | 2014-01-21 | Frequenztrennung zwischen Qubits und Chipmoden zum Verringern von Purcell-Verlust |
Country Status (6)
Country | Link |
---|---|
US (3) | US9159033B2 (de) |
JP (1) | JP6291510B2 (de) |
CN (1) | CN105052038B (de) |
DE (2) | DE112014007388B4 (de) |
GB (1) | GB2526477B (de) |
WO (1) | WO2014140944A1 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9978020B1 (en) | 2017-03-29 | 2018-05-22 | International Business Machines Corporation | Optimizing physical parameters in fault-tolerant quantum computing to reduce frequency crowding |
EP4282813A3 (de) | 2017-06-19 | 2024-02-21 | Rigetti & Co, LLC | Parametrisch aktivierte quantenlogikgatter |
JP6853141B2 (ja) * | 2017-08-15 | 2021-03-31 | 日本電信電話株式会社 | 超伝導磁束量子ビット制御装置 |
US10235635B1 (en) | 2017-10-19 | 2019-03-19 | International Business Machines Corporation | Capacitively-shunted asymmetric DC-SQUID for qubit readout and reset |
US11895931B2 (en) | 2017-11-28 | 2024-02-06 | International Business Machines Corporation | Frequency tuning of multi-qubit systems |
US10355193B2 (en) * | 2017-11-28 | 2019-07-16 | International Business Machines Corporation | Flip chip integration on qubit chips |
US10599805B2 (en) * | 2017-12-01 | 2020-03-24 | International Business Machines Corporation | Superconducting quantum circuits layout design verification |
US10592814B2 (en) * | 2017-12-01 | 2020-03-17 | International Business Machines Corporation | Automatic design flow from schematic to layout for superconducting multi-qubit systems |
US10423888B1 (en) * | 2018-06-07 | 2019-09-24 | International Business Machines Corporation | Frequency allocation in multi-qubit circuits |
CN112823136A (zh) * | 2018-07-20 | 2021-05-18 | 新南创新有限公司 | 量子处理系统 |
US10650322B1 (en) | 2018-12-13 | 2020-05-12 | International Business Machines Corporation | Multi-mode qubit readout and qubit state assignment |
US10692831B1 (en) * | 2019-02-21 | 2020-06-23 | International Business Machines Corporation | Stud bumps for post-measurement qubit frequency modification |
JP7486157B2 (ja) | 2020-04-22 | 2024-05-17 | 国立大学法人 東京大学 | パーセルフィルタ内蔵型デバイス |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3020543A (en) | 1960-05-24 | 1962-02-06 | Bell Telephone Labor Inc | Cross-talk cancellation apparatus for broadband microwave radio links |
US3964014A (en) | 1974-10-15 | 1976-06-15 | General Electric Company | Sonic transducer array |
US4561067A (en) | 1982-06-23 | 1985-12-24 | British Telecommunications | Multi-channel cross-talk interference reduction circuit using modulation-multiplying-demodulation correlator |
WO1987004013A1 (en) | 1985-12-24 | 1987-07-02 | Hughes Aircraft Company | Microwave directional filter with quasi-elliptic response |
US5107586A (en) | 1988-09-27 | 1992-04-28 | General Electric Company | Method for interconnecting a stack of integrated circuits at a very high density |
DE19619585C2 (de) * | 1996-05-15 | 1999-11-11 | Bosch Gmbh Robert | Schaltbarer planarer Hochfrequenzresonator und Filter |
US5903437A (en) | 1997-01-17 | 1999-05-11 | International Business Machines Corporation | High density edge mounting of chips |
US6130483A (en) * | 1997-03-05 | 2000-10-10 | Kabushiki Kaisha Toshiba | MMIC module using flip-chip mounting |
JP3468093B2 (ja) * | 1998-04-23 | 2003-11-17 | 株式会社村田製作所 | 誘電体フィルタ、共用器および電子機器 |
JP2000031771A (ja) * | 1998-07-09 | 2000-01-28 | Idotai Tsushin Sentan Gijutsu Kenkyusho:Kk | 超伝導フィルタおよびその製造方法 |
US6297551B1 (en) | 1999-09-22 | 2001-10-02 | Agere Systems Guardian Corp. | Integrated circuit packages with improved EMI characteristics |
JP2002064279A (ja) * | 2000-08-17 | 2002-02-28 | Sony Corp | 多層回路基板の検証方法、設計方法、それらの装置および記録媒体 |
JP4087554B2 (ja) * | 2000-11-07 | 2008-05-21 | 日本電信電話株式会社 | 量子ビット素子および量子ビットのデコヒーレンス時間延長方法 |
US6900454B2 (en) | 2002-04-20 | 2005-05-31 | D-Wave Systems, Inc. | Resonant controlled qubit system |
US7230266B2 (en) | 2003-05-15 | 2007-06-12 | D-Wave Systems Inc. | Conditional Rabi oscillation readout for quantum computing |
US7321884B2 (en) * | 2004-02-23 | 2008-01-22 | International Business Machines Corporation | Method and structure to isolate a qubit from the environment |
WO2005112087A1 (en) | 2004-05-18 | 2005-11-24 | Qucor Pty Ltd | Implanted counted dopant ions |
US7533068B2 (en) | 2004-12-23 | 2009-05-12 | D-Wave Systems, Inc. | Analog processor comprising quantum devices |
US7847615B2 (en) | 2006-09-05 | 2010-12-07 | Nec Corporation | Quantum bit variable coupling method, quantum computing circuit using the method, and variable coupler |
US7687938B2 (en) | 2006-12-01 | 2010-03-30 | D-Wave Systems Inc. | Superconducting shielding for use with an integrated circuit for quantum computing |
US8169231B2 (en) * | 2007-09-24 | 2012-05-01 | D-Wave Systems Inc. | Systems, methods, and apparatus for qubit state readout |
US7830022B2 (en) | 2007-10-22 | 2010-11-09 | Infineon Technologies Ag | Semiconductor package |
US8067947B2 (en) | 2007-11-08 | 2011-11-29 | Honeywell International Inc. | Low noise differential charge amplifier for measuring discrete charges in noisy and corrosive environments |
CN101978368A (zh) | 2008-03-24 | 2011-02-16 | D-波系统公司 | 用于模拟处理的系统、装置与方法 |
US7932514B2 (en) | 2008-05-23 | 2011-04-26 | International Business Machines Corporation | Microwave readout for flux-biased qubits |
US8178953B2 (en) | 2008-09-30 | 2012-05-15 | Infineon Technologies Ag | On-chip RF shields with front side redistribution lines |
EP2454642B1 (de) | 2009-07-16 | 2018-03-14 | NXP USA, Inc. | Integrierte schaltung, kommunikationseinheit und verfahren zur phaseneinstellung |
US8117000B2 (en) | 2009-07-23 | 2012-02-14 | International Business Machines Corporation | Measuring quantum states of superconducting resonators |
US8745850B2 (en) | 2009-12-18 | 2014-06-10 | International Business Machines Corporation | Method of manufacturing superconducting low pass filter for quantum computing |
US8642998B2 (en) | 2011-06-14 | 2014-02-04 | International Business Machines Corporation | Array of quantum systems in a cavity for quantum computing |
-
2013
- 2013-03-14 US US13/828,263 patent/US9159033B2/en active Active
-
2014
- 2014-01-21 DE DE112014007388.1T patent/DE112014007388B4/de active Active
- 2014-01-21 GB GB1515685.4A patent/GB2526477B/en active Active
- 2014-01-21 CN CN201480014560.0A patent/CN105052038B/zh active Active
- 2014-01-21 WO PCT/IB2014/058432 patent/WO2014140944A1/en active Application Filing
- 2014-01-21 JP JP2015562427A patent/JP6291510B2/ja active Active
- 2014-01-21 DE DE112014001247.5T patent/DE112014001247B4/de active Active
-
2015
- 2015-01-26 US US14/604,891 patent/US20150363707A1/en not_active Abandoned
- 2015-01-26 US US14/604,938 patent/US9218571B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20140264284A1 (en) | 2014-09-18 |
CN105052038A (zh) | 2015-11-11 |
US20150325774A1 (en) | 2015-11-12 |
DE112014001247B4 (de) | 2024-02-01 |
US9218571B2 (en) | 2015-12-22 |
WO2014140944A1 (en) | 2014-09-18 |
JP2016512672A (ja) | 2016-04-28 |
GB2526477A (en) | 2015-11-25 |
US9159033B2 (en) | 2015-10-13 |
JP6291510B2 (ja) | 2018-03-14 |
GB2526477B (en) | 2016-07-13 |
GB201515685D0 (en) | 2015-10-21 |
DE112014007388B4 (de) | 2024-06-20 |
CN105052038B (zh) | 2018-04-10 |
US20150363707A1 (en) | 2015-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112014001247T5 (de) | Frequenztrennung zwischen Qubits und Chipmoden zum Verringern von Purcell-Verlust | |
Thomas et al. | Atomic scattering factors calculated from the TFD atomic model | |
DE112014000501T5 (de) | Gesteuertes wellenaktiviertes Gatter mit mehreren QUBITS | |
DE69414803T2 (de) | Verfahren zur Überwachung und Regelung einer Komponente in einem Kraftnetz | |
DE102015209615A1 (de) | Flexible-Anzeige-Vorrichtung, Flexible-Anzeige-Hauptplatine und Verfahren zur Herstellung einer Flexible-Anzeige-Hauptplatine | |
DE112017008044T5 (de) | Vertikale supraleitende kondensatoren für transmon-qubits | |
DE1791285B2 (de) | Verfahren zum Nachstimmen piezoelektrischer Resonatoren und nach dem Verfahren nachgestimmte piezoelektrische Resonatoren | |
DE112020004471T5 (de) | Folgerungsvorrichtung, Trainingsvorrichtung, Folgerungsverfahren und Trainingsverfahren | |
DE69719058T2 (de) | Verbessertes neuronales netzwerk | |
EP3186887B1 (de) | Filterchip und verfahren zur herstellung eines filterchips | |
DE102017102952A1 (de) | Eine Vorrichtung zum Erzeugen eines dreidimensionalen Farbbildes und ein Verfahren zum Produzieren eines dreidimensionalen Farbbildes | |
DE112011101187T5 (de) | Induktiv belastete Übertragungsleitung für integrierte photonische Anwendungen | |
DE102014117362A1 (de) | Paralleltechnik zum Berechnen von Problemfunktionen zum Lösen eines Leistungsflussoptimierungsproblems | |
DE69910266T2 (de) | Maschenerzeuger und verfahren zur erzeugen von maschen in einem extrusionsverfahren | |
DE102017128711A1 (de) | Mehrkernprozessor und Verfahren zur dynamischen Einstellung einer Versorgungsspannung und einer Taktfrequenz | |
DE102017203804A1 (de) | Umwandlung digitaler Abtastrate | |
DE112021001648T5 (de) | Prioritätsbestimmungssystem, Prioritätsbestimmungsverfahren und Programm | |
DE102018132695A1 (de) | Elektronisches Bauelement | |
DE10241425A1 (de) | Mit akustischen Wellen arbeitender Resonator mit Unterdrückung störender Nebenmoden | |
DE68927028T2 (de) | Transformation des Divisors und des Dividends in digitaler Division | |
DE112013007652T5 (de) | Sequenz zum Beseitigen von Verwerfungen beim Aufbauen eines globalen Rasters für komplexe Verwerfungsnetztopologien | |
DE102021121264A1 (de) | System zum Darstellen innerer Belastungszustände eines mechanischen Bauteils | |
DE112016007312T5 (de) | Netzwerk-bildungsvorrichtung und netzwerk-bildungsverfahren | |
DE68919808T2 (de) | Herstellungsverfahren für akustische Oberflächenwellenanordnungen und auf diese Weise hergestellte akustische Oberflächenwellenanordnungen. | |
DE102022104011A1 (de) | Ein-Chip-System und elektronisches System mit demselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H03K0019190000 Ipc: G06N0099000000 |
|
R082 | Change of representative |
Representative=s name: LIFETECH IP SPIES & BEHRNDT PATENTANWAELTE PAR, DE Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE |
|
R082 | Change of representative |
Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE |
|
R016 | Response to examination communication | ||
R130 | Divisional application to |
Ref document number: 112014007388 Country of ref document: DE |
|
R084 | Declaration of willingness to licence | ||
R018 | Grant decision by examination section/examining division | ||
R085 | Willingness to licence withdrawn |