DE112011105692T5 - Verfahren und eine Vorrichtung zur Injektion von Fehlern in einen Speicherhintergrund - Google Patents

Verfahren und eine Vorrichtung zur Injektion von Fehlern in einen Speicherhintergrund Download PDF

Info

Publication number
DE112011105692T5
DE112011105692T5 DE112011105692.3T DE112011105692T DE112011105692T5 DE 112011105692 T5 DE112011105692 T5 DE 112011105692T5 DE 112011105692 T DE112011105692 T DE 112011105692T DE 112011105692 T5 DE112011105692 T5 DE 112011105692T5
Authority
DE
Germany
Prior art keywords
error
error injection
register
memory
system address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112011105692.3T
Other languages
German (de)
English (en)
Inventor
Kai Cheng
Gopikrishna Jandhyala
Theodros Yigzaw
Jose A. Vargas
Mohan J. Kumar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112011105692T5 publication Critical patent/DE112011105692T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Prevention of errors by analysis, debugging or testing of software
    • G06F11/3668—Testing of software
    • G06F11/3672—Test management
    • G06F11/3688—Test management for test execution, e.g. scheduling of test suites
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Prevention of errors by analysis, debugging or testing of software
    • G06F11/3698—Environments for analysis, debugging or testing of software

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
DE112011105692.3T 2011-09-29 2011-09-29 Verfahren und eine Vorrichtung zur Injektion von Fehlern in einen Speicherhintergrund Withdrawn DE112011105692T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/053956 WO2013048406A1 (en) 2011-09-29 2011-09-29 Method and apparatus for injecting errors into memory

Publications (1)

Publication Number Publication Date
DE112011105692T5 true DE112011105692T5 (de) 2014-07-24

Family

ID=47996149

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011105692.3T Withdrawn DE112011105692T5 (de) 2011-09-29 2011-09-29 Verfahren und eine Vorrichtung zur Injektion von Fehlern in einen Speicherhintergrund

Country Status (8)

Country Link
US (1) US9405646B2 (https=)
JP (1) JP2014531681A (https=)
KR (1) KR101732557B1 (https=)
CN (1) CN103890733B (https=)
BR (1) BR112014007425A2 (https=)
DE (1) DE112011105692T5 (https=)
GB (1) GB2509849B (https=)
WO (1) WO2013048406A1 (https=)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10777294B2 (en) 2016-01-26 2020-09-15 Hewlett Packard Enterprise Development Lp DRAM-level error injection and tracking
US10691572B2 (en) 2017-08-30 2020-06-23 Nvidia Corporation Liveness as a factor to evaluate memory vulnerability to soft errors
CN107729231B (zh) * 2017-09-19 2021-02-02 北京东土科技股份有限公司 一种基于操作系统的故障注入方法及装置
KR102388803B1 (ko) * 2017-11-02 2022-04-20 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
CN108959049B (zh) * 2018-06-27 2021-12-17 郑州云海信息技术有限公司 Smm的健壮性和稳定性的测试方法、装置及存储介质
US10922203B1 (en) 2018-09-21 2021-02-16 Nvidia Corporation Fault injection architecture for resilient GPU computing
KR102826233B1 (ko) 2020-06-02 2025-06-26 삼성전자주식회사 메모리 모듈 및 메모리 모듈의 동작 방법
US11983100B2 (en) * 2020-09-29 2024-05-14 Amazon Technologies, Inc. Automated testing of systems and applications
CN112349343A (zh) * 2020-11-06 2021-02-09 海光信息技术股份有限公司 电路结构、芯片以及电子设备
CN115019862B (zh) * 2021-03-04 2026-01-13 瑞昱半导体股份有限公司 静态随机存取存储器的纠错电路的验证方法
CN113064782B (zh) * 2021-03-22 2023-03-24 山东英信计算机技术有限公司 一种内存注错自动化系统、使用方法及介质
US12135625B2 (en) * 2022-12-27 2024-11-05 Advanced Micro Devices, Inc. Devices, systems, and methods for injecting fabricated errors into machine check architectures
CN118314945A (zh) 2023-01-06 2024-07-09 戴尔产品有限公司 用于错误注入的方法、电子设备和计算机程序产品

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4759019A (en) * 1986-07-10 1988-07-19 International Business Machines Corporation Programmable fault injection tool
JPH05134018A (ja) * 1991-11-13 1993-05-28 Nec Ibaraki Ltd 擬障方式
JP3512442B2 (ja) * 1993-08-31 2004-03-29 富士通株式会社 記憶装置の試験用エラー発生制御装置
US5671352A (en) * 1995-07-07 1997-09-23 Sun Microsystems, Inc. Error injection to a behavioral model
US5875195A (en) 1997-03-31 1999-02-23 International Business Machines Corporation Method and apparatus for error injection techniques
JPH10312337A (ja) * 1997-05-12 1998-11-24 Kofu Nippon Denki Kk 記憶装置の試験回路
US7587639B2 (en) * 2004-11-09 2009-09-08 Intel Corporation System and method for error injection using a flexible program interface field
CN100350390C (zh) * 2006-11-29 2007-11-21 哈尔滨工业大学 容错计算机系统的搭接式故障注入装置及方法
US7818626B1 (en) * 2007-01-12 2010-10-19 Oracle America, Inc. Memory error injector and associated methods
US8065573B2 (en) 2007-03-26 2011-11-22 Cray Inc. Method and apparatus for tracking, reporting and correcting single-bit memory errors
US8522080B2 (en) * 2008-03-24 2013-08-27 Emulex Design & Manufacturing Corporation Generation of simulated errors for high-level system validation
JP2010225239A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 半導体集積回路およびメモリの機能検証方法
US20110161592A1 (en) 2009-12-31 2011-06-30 Nachimuthu Murugasamy K Dynamic system reconfiguration

Also Published As

Publication number Publication date
US20130275810A1 (en) 2013-10-17
BR112014007425A2 (pt) 2017-04-04
GB2509849B (en) 2021-02-03
CN103890733B (zh) 2018-05-15
JP2014531681A (ja) 2014-11-27
CN103890733A (zh) 2014-06-25
GB201405276D0 (en) 2014-05-07
GB2509849A (en) 2014-07-16
KR20140057369A (ko) 2014-05-12
WO2013048406A1 (en) 2013-04-04
US9405646B2 (en) 2016-08-02
KR101732557B1 (ko) 2017-05-04

Similar Documents

Publication Publication Date Title
DE112011105692T5 (de) Verfahren und eine Vorrichtung zur Injektion von Fehlern in einen Speicherhintergrund
DE10397004B4 (de) Verfahren und Vorrichtung zum Laden eines vertrauenswürdigen Betriebssystems
DE102011108933B4 (de) Sichere Speicherung durch interne Betriebssicherstellung
DE102022208557A1 (de) Verfahren zur fehlerprüfungs- und bereinigungsoperation und halbleitersystem, das dasselbe verwendet
DE102018002294B4 (de) Effizientes bereichsbasiertes speicher-rückschreiben zum verbessern der host-zu-geräte-kommunikation für optimale energie und leistung
DE112010004971T5 (de) Ein System, Verfahren und eine Vorrichtung für einen Cache-Flush eines Seitenbereichs und TLB Invalidierung eines Bereichs von Einträgen
DE102010054614A1 (de) Eindringen in eine gesicherte EDV-Umgebung unter Verwendung mehrerer authentifizierter Codemodule
DE102014003705A1 (de) Prozessoren, Verfahren und Systeme zur Befehlsemulation
DE102014003690A1 (de) Prozessoren, Verfahren und Systeme zur Befehlsemulation
DE112012007088B4 (de) Vorrichtung, verfahren und system mit einem befehl zum reduzieren von elementen in einem vektorregister mit einem schrittweisem zugriffsmuster
DE2619159A1 (de) Fehlererkennungs- und korrektureinrichtung
DE112017001825T5 (de) Prozessoren, verfahren, systeme und instruktionen zum atomischen speichern von daten, die breiter als eine nativ unterstützte datenbreite sind, in einem speicher
DE112007001714T5 (de) Virtualisieren von Leistungszählern
DE112013003731T5 (de) Neue befehls- und hocheffiziente Mikroarchitektur zum ermöglichen einer sofortigen Kontextumschaltung für Benutzerebenen-Threading
DE202019005683U1 (de) Prozessorkern mit Unterstützung einer Befehlssatzarchitektur für heterogene Systeme
DE112019007230T5 (de) Multimodus-Geschützter-Speicher
DE112013005338T5 (de) Vorrichtung und Verfahren für Beschleunigeraufruf mit geringer Latenz
DE102010034555A1 (de) Bereitstellen von Zustandsspeicher in einem Prozessor für Systemmanagement-Modus
DE112019006898T5 (de) Dynamisches umschalten zwischen ept- und schattenseitentabellen zur laufzeitprozessorverifikation
DE112013004783T5 (de) Durch Lese- und Schreibmasken gesteuerter Vektor-Verschiebebefehl
DE102015222096B4 (de) Speicher-Patch-Schaltung und System
DE102015002254A1 (de) Verfahren und Gerät zum wirksamen Ausführen von Hash-Operationen
DE102020129549A1 (de) Leistungsüberwachung in heterogenen systemen
DE112007003015T5 (de) Verfahren und Vorrichtung zur Cache-gestützten Fehlerdetektion und -korrektur in einem Speicher
DE102018204864A1 (de) Technologie zum Ermöglichen eines schnellen Bootens mit einem schnellen und langsamen nichtflüchtigen Speicher

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT, DE

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

R083 Amendment of/additions to inventor(s)
R012 Request for examination validly filed

Effective date: 20140327

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee