DE112009000382T5 - Asymmetrische Universal Serial Bus Kommunikationen - Google Patents

Asymmetrische Universal Serial Bus Kommunikationen Download PDF

Info

Publication number
DE112009000382T5
DE112009000382T5 DE112009000382T DE112009000382T DE112009000382T5 DE 112009000382 T5 DE112009000382 T5 DE 112009000382T5 DE 112009000382 T DE112009000382 T DE 112009000382T DE 112009000382 T DE112009000382 T DE 112009000382T DE 112009000382 T5 DE112009000382 T5 DE 112009000382T5
Authority
DE
Germany
Prior art keywords
universal serial
serial bus
usb
bus cable
bandwidth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112009000382T
Other languages
English (en)
Inventor
Gary Acton SOLOMON
Joe Beaverton Schaefer
Robert A. Forest Grove Dunstan
Brad Portland Saunders
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112009000382T5 publication Critical patent/DE112009000382T5/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/102Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/426Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using an embedded synchronisation, e.g. Firewire bus, Fibre Channel bus, SSA bus
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

Universal Serial Bus Kabel, umfassend:
ein erstes differenzielles Paar zum Übertragen von Bussignalen; und
ein zweites differenzielles Paar zum Übertragen von Bussignalen in der gleichen Richtung wie die von dem ersten differenziellen Paar übertragenen Bussignale, wobei eine Bandbreite des Universal Serial Bus Kabels in der gleichen Richtung verdoppelt wird.

Description

  • Technisches Gebiet
  • Die Erfindungen beziehen sich allgemein auf asymmetrische USB-Kommunikationen (USB = Asymmetrical Serial Bus).
  • Allgemeiner Stand der Technik
  • Universal Serial Bus (USB) ist ein weitverbreitet benutzter Busstandard für Schnittstellengeräte. USB wurde ursprünglich für Computer als Plug-and-Play Schnittstelle zwischen einem Computer und Zusatzgeräten wie beispielsweise Audiospielern, Joysticks, Tastaturen, Digitalkameras, Scannern und Druckern usw. entwickelt. Aufgrund seiner Beliebtheit wird USB jedoch jetzt auch weitverbreitet in anderen Geräten eingesetzt, wie zum Beispiel in Videospielkonsolen, tragbaren digitalen Assistenten (PDAs), portablen digitalen Videodisks (DVDs) und Mediaplayern, Mobiltelefonen, Fernsehern (TVs), privaten Musikanlagen wie MP3 Spielern und iPods, Autostereoanlagen und portablen Speichergeräten. USB kann auch für den Anschluss von Peripheriegeräten, wie Mausgeräten, Tastaturen, Gamepads, Joysticks, Scannern, Digitalkameras, Druckern, externen Speichern, Vernetzungskomponenten und von vielen anderen Geräten verwendet werden.
  • Wie oben besprochen, ist USB ein serieller Busstandard für Schnittstellengeräte. USB ist dafür ausgelegt, vielen Peripheriegeräten den Anschluss über einen einzigen standardisierten Schnittstellenstecker zu gestatten und die Plug-and-Play Fähigkeiten dadurch zu verbessern, dass die Geräte angeschlossen und abgetrennt werden können, ohne den Computer neu booten zu müssen. USB stellt ferner Energie für Geräte mit geringem Energieverbrauch bereit, so dass keine externe Energiequelle benötigt wird. Im Betriebssystem enthaltene allgemein bekannte Treiber bedeuten, dass sich die Installation von Gerätetreibern dadurch allgemein erübrigt.
  • Die USB 1.0 Spezifikation wurde im November 1995 eingeführt. 1996 fingen einige Computerhersteller damit an, USB in ihren neuen Maschinen zu unterstützen, und 1998 nahm der Einsatz von USB weitverbreitet zu, als im Mai 1998 der ursprüngliche Apple iMac eingeführt wurde, dessen primärer Anschluss ein USB-Anschluss war. Der USB-Anschluss wurde als Ersatz für viele PS2 Anschlüsse, sowie für serielle und parallele Anschlüsse eingesetzt. USB 1.1 wurde im September 1998 eingeführt und ist ein externer Busstandard, der Datenübertragungsraten von 12 Mbps (Megabits pro Sekunde) unterstützt. USB 2.0, auch bekannt als High-Speed USB, ist ein externer Bus, der Datenraten bis zu 480 Mbps unterstützt. USB 2.0 ist voll kompatibel mit USB 1.1 und benutzt die gleichen Kabel und Verbinder. Die USB 2.0 Spezifikation wurde im April 2000 veröffentlicht.
  • Eine SuperSpeed USB-Rate von ungefähr 5 Gbps (Gigabits pro Sekunde) wird für die im Kommen befindliche USB 3.0 Spezifikation in Erwägung gezogen. Demzufolge sollte USB 3.0 für Busgeschwindigkeiten geeignet sein, die zehnmal schneller als die von USB 2.0 sind. Außer diesen höheren Geschwindigkeiten haben sich die gegenwärtigen Erfinder mit noch höheren Busgeschwindigkeiten befasst.
  • Kurzbeschreibung der Zeichnungen
  • Die Erfindungen werden verständlicher beim Durchlesen der folgenden ausführlichen Beschreibung im Zusammenhang mit den beiliegenden Zeichnungen einiger Ausführungsformen der Erfindungen, die jedoch nicht so zu verstehen sind, als ob sie die Erfindungen auf diese Ausführungsformen beschränken würden, sondern dass sie nur der Erklärung und dem Verständnis dienen.
  • 1 veranschaulicht ein System gemäß einiger Ausführungsformen der Erfindungen.
  • 2 veranschaulicht ein System gemäß einiger Ausführungsformen der Erfindungen.
  • 3 veranschaulicht einen Ablauf gemäß einiger Ausführungsformen der Erfindungen.
  • Ausführliche Beschreibung
  • Einige Ausführungsformen der Erfindungen beziehen sich auf asymmetrische Universal Serial Bus (USB) Kommunikationen.
  • In einigen Ausführungsformen umfasst ein USB-Kabel ein erstes differenzielles Paar zum Übertragen von Bussignalen und ein zweites differenzielles Paar zum Übertragen von Bussignalen in der gleichen Richtung wie die über das erste differenzielle Paar übertragenen Bussignale. Auf diese Weise wird eine Bandbreite des USB-Kabels in der gleichen Richtung verdoppelt.
  • In einigen Ausführungsformen beinhaltet ein System ein erstes USB-Gerät, ein zweites USB-Gerät und ein USB-Kabel, über welches das erste USB-Gerät an das zweite USB-Gerät gekoppelt ist. Das USB-Kabel beinhaltet ein erstes differenzielles Paar zum Übertragen von Bussignalen und ein zweites differenzielles Paar zum Übertragen von Bussignalen in der gleichen Richtung wie die von dem ersten differenziellen Paar übertragenen Bussignale. Auf diese Weise wird eine Bandbreite des USB-Kabels in dieser gleichen Richtung verdoppelt.
  • In einigen Ausführungsformen ist ein erstes differenzielles Paar eines USB-Kabels befähigt, in die gleiche Richtung zu weisen wie ein zweites differenzielles Paar eines USB-Kabels. Dies gestattet das Übertragen von Bussignalen auf dem ersten differenziellen Paar und auf dem zweiten differenziellen Paar in der gleichen Richtung. Auf diese Weise wird eine Bandbreite des USB-Kabels in dieser gleichen Richtung verdoppelt.
  • 1 veranschaulicht ein System 100 gemäß einiger Ausführungsformen. In einigen Ausführungsformen beinhaltet System 100 einen Übertragungsblock 102, einen Empfangsblock 104, eine Übertragungsleitung 106 (zum Beispiel ein differenzielles Paar), einen Übertragungsblock 112, einen Empfangsblock 114, eine Übertragungsleitung 116 (zum Beispiel ein differenzielles Paar) und zwei andere Signalleitungen (bezeichnet mit D+ und D– in 1).
  • In einer USB-Implementierung (zum Beispiel einer USB 3.0 Implementierung) bestimmen ein differenziell getriebener Logik-Empfangsblock und ein differenziell getriebener Logik-Übertragungsblock entgegengesetzte Enden eines USB-Kabels (zum Beispiel ein USB 3.0 Kabel). Zusätzlich zu den differenziell getriebenen Übertragungs- und Empfangsblöcken enthält ein USB-Interconnect wie zum Beispiel ein USB 3.0 Interconnect zwei andere Signalleitungen (D+ und D–), die für Link-Management und andere Datenkommunikationsanwendungen kleinerer Bandbreite (zum Beispiel bis zu 480 Mbps) benutzt werden.
  • USB 2.0 Signale werden auf einem Twisted-Pair-Datenkabel (bezeichnet mit D+ und D– in 1) übertragen. Diese Kabel D+ und D– verwenden gemeinsam differenzielle Halbduplex-Signalisierung. D+ und D– arbeiten normalerweise zusammen; sie sind nicht separate Simplex-Verbindungen. Übertragene Signalpegel sind zum Beispiel 0,0–0,3 Volt für LOW und 2,8–3,6 Volt für HIGH in Full-Speed und Low-Speed Modi (FS bzw. LS), und ±400 mV im High-Speed (HS) Modus. USB 2.0 verwendet ein spezielles Protokoll zum Verhandeln des mit „Chirping” bezeichneten High-Speed Modus. Vereinfacht ausgedrückt schließt sich ein Gerät, das HS-fähig ist, zuerst immer als FS-Gerät an, versucht aber, nach Empfang eines USB RESET (wo sowohl D+ als auch D– vom Host auf LOW gefahren werden), die D– Leitung hoch (HIGH) zu fahren. Wenn der Host (oder Hub) auch HS-fähig ist, gibt er alternierende Signale auf den D– und D+ Leitungen zurück, um dem Gerät mitzuteilen, dass die Stufe mit High-Speed betrieben werden kann.
  • SuperSpeed (zum Beispiel USB 3.0) ist eine Doppel-Simplexverbindung, die gleichzeitig laufende In- und Out-Transaktionen unterstützt. Ihre Doppel-Simplex-Signalisierpegel und ihre Spreizbandtaktgebung sind kompatibel mit einem anderen seriellen Doppel-Simplex-Serial-Interconnect, PCI ExpressTM. Differenzieller Swing ist für USB 3.0 und USB 2.0 ungefähr gleich, jedoch wird im Gegensatz zum On-Spread USB 2.0 HS Taktgeber ein Spreizungstaktgeber benutzt.
  • In den in 1 dargestellten Ausführungsformen weisen die beiden differenziellen Paare in entgegengesetzte Richtungen. Bei einigen Ausführungsformen wird jedoch die Fähigkeit, dass zwei differenzielle Paare in die gleiche Richtung weisen, hinzugefügt, wodurch die Bandbreite in dieser Richtung verdoppelt wird.
  • 2 veranschaulicht ein System 200 gemäß einiger Ausführungsformen. In einigen Ausführungsformen umfasst System 200 einen Übertragungsblock 202, einen Empfangsblock 204, eine Übertragungsleitung 206, einen Übertragungsblock 212, einen Empfangsblock 214, eine Übertragungsleitung 216 und zwei andere Signalleitungen (bezeichnet mit D+ und D– in 2).
  • In einer USB-Implementierung (zum Beispiel einer USB 3.0 Implementierung) bezeichnen ein differenziell getriebener Logik-Empfangsblock und ein differenziell getriebener Logik-Übertragungsblock entgegengesetzte Enden eines USB-Kabels (zum Beispiel ein USB 3.0 Kabel). Zusätzlich zu den differenziell getriebenen Übertragungs- und Empfangsblöcken umfasst ein USB-Interconnect wie zum Beispiel ein USB 3.0 Interconnect zwei andere Signalleitungen (D+ und D–), die für Link-Management und andere Datenkommunikationsanwendungen geringerer Bandbreite (zum Beispiel bis zu 480 Mbps) benutzt werden. In einigen Ausführungsformen werden USB-Signale im System 200 in ähnlicher Weise wie in der mit Bezug auf 1 veranschaulichten und beschriebenen Weise übertragen.
  • In einigen Ausführungsformen ist das System 200 in 2 auf eine USB Lösung eingerichtet (zum Beispiel eine USB 3.0 Lösung), die eine zweimal so große Bandbreite eines USB-Kabels in einer Richtung bereitstellt wie die, die das System 100 in 1 in einer Richtung erlaubt. Es wird darauf hingewiesen, dass in einigen Ausführungsformen (zum Beispiel in einigen Ausführungsformen von 2) die Bandbreite zwar in einer Richtung verdoppelt ist, aber in der anderen Richtung auf 480 Mbps oder kleiner reduziert ist. In einigen Ausführungsformen werden, um den Link zu managen, die Kommunikationen in Richtung der kleinen Bandbreite unter Berücksichtigung der Ablauf- und Link-Management-Funktionen implementiert (in einigen Ausführungsformen zum Beispiel über einen USB 2.0 Draht). In einigen Ausführungsformen steht ein solcher Kommunikationspfad mit kleinerer Bandbreite in einer zur Richtung mit doppelter Bandbreite entgegengesetzten Richtung zur Verfügung (in einigen Ausführungsformen zum Beispiel über einen USB 2.0 Draht und/oder über D+ und D– Drähte). In einigen Ausführungsformen ist der doppelte Bandbreitenpfad bidirektional. Das heißt, wenn für den Pfad in eine Richtung ein doppelter Bandbreitenpfad gewählt wird, so wird für den Kommunikationspfad in die entgegengesetzte Richtung ein Pfad mit kleinerer Bandbreite gewählt.
  • In einigen Ausführungsformen von 1 werden zum Beispiel ein differenziell getriebener Logik-Empfangsblock (104 und/oder 106) und ein differenziell getriebener Logik-Übertragungsblock (102 und/oder 202) an entgegengesetzten Enden eines USB-Kabels bestimmt. In einigen Ausführungsformen von 2 beinhaltet System 200 jedoch die Fähigkeit, beide differenziellen Paare so einzurichten, dass sie in die gleiche Richtung weisen, so dass die Bandbreite in diese bestimmte Richtung verdoppelt wird. Die zusätzlichen in 2 dargestellten Signalleitungen D+ und D– führen weiterhin Link-Management-Funktionen aus wie beispielsweise Ablaufsteuerungsprotokoll, Energiemanagementprotokoll, Laufzeitumkehr der doppelten Bandbreitenrichtung, Protokollübergabe usw. sowie auch Bereitstellung des Datenpfads in einer zum doppelten Bandbreitenpfad entgegengesetzten Richtung. Daraus ergibt sich eine asymmetrische Bandbreite, so dass ein Interconnect ermöglicht wird, das für Asymmetric Fat Pipe Betrieb konfiguriert ist.
  • In einigen Ausführungsformen ist Asymmetric Fat Pipe (AFP) Betrieb fähig, die Verdopplung der Bandbreite eines typischen USB-Kabels zu ermöglichen. Zum Beispiel ist in einigen USB 3.0 Ausführungsformen eine asymmetrische Bandbreite von 10 Gbps möglich, im Vergleich zu der standardmäßigen symmetrischen Bandbreite von 5 Gbps bei Einsatz von typischen USB 3.0 Kupferkabeln. In einigen Ausführungsformen könnte ein eigenständiges USB Kabel (zum Beispiel ein eigenständiges USB 3.0 Kabel) mit verbesserten Fähigkeiten eingesetzt werden (zum Beispiel mit doppelter asymmetrischer Bandbreite). In einigen Ausführungsformen könnten Host-zu-Host Kommunikationen über ein USB-Kabel (zum Beispiel ein USB 3.0 Kabel) unter Einsatz von verbesserten Fähigkeiten (zum Beispiel mit doppelter asymmetrischer Bandbreite) implementiert werden.
  • Wie oben besprochen, ist SuperSpeed (zum Beispiel USB 3.0) eine Doppel-Simplex-Verbindung, die gleichzeitig ablaufende In- und Out-Transaktionen unterstützt. Gemäß einiger Ausführungsformen ist eine derartige Doppel-Simplex-Verbindung fähig umgekehrt zu werden, damit beide Pipes in die gleiche Richtung weisen.
  • Somit werden in einigen Ausführungsformen von 2 in einer SuperSpeed und/oder USB 3.0 Implementierung beide Pipes umgekehrt, um in die gleiche Richtung weisen. In einigen Ausführungsformen von 2 werden in einer Implementierung mit einer Doppel-Simplex-Verbindung beide Pipes umgekehrt, um in die gleiche Richtung weisen.
  • 3 veranschaulicht einen Ablauf gemäß einiger Ausführungsformen. In einigen Ausführungsformen beinhaltet Ablauf 300 die Funktionalität von zum Beispiel AFP Entdeckung, Aufzählung und/oder Konfiguration.
  • In Ablauf 300 beginnt Link-Training bei 302. Bei 304 wird bestimmt, ob AFP-Fähigkeit (AFP = Asymmetrical Fat Pipe) an beiden Enden eines USB-Kabels (zum Beispiel an beiden Enden eines USB 3.0 Kabels) unterstützt wird. Wenn AFP-Fähigkeit an beiden Enden des USB-Kabels unterstützt wird, wird bei 306 bestimmt, ob ein Benutzer die AFP-Fähigkeit aktivieren möchte. Wenn bei 304 AFP-Fähigkeit nicht an beiden Enden des USB-Kabels unterstützt wird, oder wenn der Benutzer dies nicht bei 306 aktivieren will, fährt Ablauf 300 bei 308 mit dem Standard-USB-Link-Training fort (zum Beispiel Industriestandard USB Link-Training und/oder Standard USB 3.0 Link-Training) und Ablauf 300 ist dann bei 310 beendet.
  • Wenn der Benutzer AFP-Fähigkeit aktivieren will, damit sie an beiden Enden des USB-Kabels bei 306 unterstützt wird, wird bei 312 bestimmt, ob die Richtung des AFP-Betriebs (das heißt die Richtung der doppelten Bandbreite zum Beispiel) konfigurierbar ist. Wenn bei 312 die Richtung nicht konfigurierbar ist, wird bei 314 AFP-Betrieb aktiviert. In diesem Fall ist die Richtung zum Beispiel durch das Design vorgegeben. Der Ablauf ist dann bei 316 beendet.
  • Wenn bei 312 die Richtung konfigurierbar ist, wird bei 318 eine Frage an den Benutzer geschickt, um die gewünschte doppelte Geschwindigkeitsrichtung zu erfahren. Dann wird bei 320 die doppelte Geschwindigkeitsrichtung entsprechend der Benutzereingabe konfiguriert. AFP-Betrieb wird daraufhin bei 322 aktiviert und der Ablauf 300 bei 324 beendet. Auf diese Weise führt gemäß einiger Ausführungsformen Ablauf 300 beispielsweise AFP-Entdeckung, Aufzählung und Konfiguration durch.
  • In einigen Ausführungsformen könnte Ablauf 300 in Software, Firmware und/oder in Hardware implementiert werden. In einigen Ausführungsformen könnte Ablauf 300 vollständig oder teilweise in der BIOS-Firmware implementiert werden (BIOS = Basic Input/Output System). In einigen Ausführungsformen könnte Ablauf 300 vollständig oder teilweise in der Hauptplatinen-Firmware implementiert werden. In einigen Ausführungsformen könnte Ablauf 300 vollständig oder teilweise in der BIOS-Firmware und/oder vollständig oder teilweise in der Hauptplatinen-Firmware implementiert werden.
  • In einigen Ausführungsformen ist eine zweimal so große Bandbreite, wie der Industriestandard sie vorschreibt, möglich. In einigen Ausführungsformen gestatten zwei Kanäle in der gleichen Richtung eine Verdoppelung der Bandbreite in dieser Richtung (zum Beispiel 5 Gbps Kanäle in einer USB 3.0 Implementierung). In einigen Ausführungsformen könnte ein vorhandenes USB-Kabel (zum Beispiel ein USB 3.0 Kabel) zur Verdoppelung der Bandbreite verwendet werden. In einigen Ausführungsformen könnte ein für 5 Gbs ausgelegtes USB 3.0 Kabel dazu verwendet werden, 10 Gbs Bandbreite zu erzielen. In einigen Ausführungsformen ist USB 3.0 SuperSpeed Technologie implementiert.
  • In einigen Ausführungsformen könnte eine kleinere Bandbreiten-(BW)Pipe verwendet werden. In einigen Ausführungsformen bezieht sich die kleinere BW Pipe auf UBS-Drähte, die in einer USB 3.0 Implementierung verwendet werden, in der die USB 2.0 Drähte für den Rücktransport verwendet werden. USB Transaktionen sind normalerweise eine Aufforderung, gefolgt von einer Antwort. Zum Beispiel ist in einem System mit einem Host und einem Anzeigegerät die „Fat Pipe” (zum Beispiel Übertragungsleitungen 206 und 216 in 2) auf das Anzeigegerät ausgerichtet. Aufzählung ist eine Frage auf der Fat Pipe an das Gerät, dem Host über sich selbst zu berichten. In einigen Ausführungsformen wird diese Information dann auf den USB 2.0 Drähten vom Gerät (in diesem Beispiel die Anzeige) an den Host geliefert. Im Betrieb, in der Annahme, dass Massentransfers vom Host an das Gerät stattfinden, sendet der Host zum Beispiel Videodaten über die Fat Pipe (zum Beispiel Leitungen 206 und 216 in einigen Ausführungsformen) an das Gerät (die Anzeige), und das Gerät bestätigt diese Daten über die kleinere Bandbreiten-Pipe (zum Beispiel USB 2.0 Drähte). Dies unterscheidet sich von dem gegenwärtig in Betracht gezogenen SuperSpeed und/oder USB 3.0 Betrieb, wo die Bestätigungen über die symmetrische Verbindung (zum Beispiel das Tx-Rx Paar vom Gerät) beim Host ankommen würden (das heißt über die Fat Pipe anstatt über eine Verbindung kleinerer Bandbreite).
  • In einigen Ausführungsformen könnte ein Footprint eines Mobilheim-Plattform-Chassis gestrafft werden, indem die Unterstützung für externe audiovisuelle (A/V) Konnektivität) bis auf ein USB-Verbinder-Footprint reduziert wird (zum Beispiel das Footprint eines USB Typ A Verbinders).
  • In einigen Ausführungsformen ist System 100, System 200 und/oder ein USB-Kabel mit verbesserten Fähigkeiten zwischen zwei USB-Hostgeräten (zum Beispiel zwischen USB 3.0 Hostgeräten) gekoppelt. In einigen Ausführungsformen ist System 100, System 200 und/oder ein USB-Kabel mit verbesserten Fähigkeiten zwischen einem USB-Hostgerät und einem USB-Client-Gerät (zum Beispiel zwischen einem USB 3.0 Hostgerät und einem USB 3.0 Client-Gerät) gekoppelt. In einigen Ausführungsformen ist System 100, System 200 und/oder ein USB-Kabel mit verbesserten Fähigkeiten zwischen einem USB-Hostgerät und einem USB-Hub-Gerät (zum Beispiel zwischen einem USB 3.0 Hostgerät und einem USB 3.0 Hub-Gerät) gekoppelt. In einigen Ausführungsformen ist System 100, System 200 und/oder ein USB-Kabel mit verbesserten Fähigkeiten zwischen einem USB-Hub-Gerät und einem USB-Client-Gerät (zum Beispiel zwischen einem USB 3.0 Hub-Gerät und einem USB 3.0 Client-Gerät) gekoppelt. In einigen Ausführungsformen ist System 100, System 200 und/oder ein USB-Kabel zwischen irgendwelchen USB-Geräten (zum Beispiel zwischen irgendwelchen USB 3.0 Geräten) gekoppelt.
  • Obwohl einige Ausführungsformen in dieser Schrift als USB 3.0 Ausführungsformen oder USB Ausführungsformen beschrieben sind, kann es sein, dass gemäß einiger Ausführungsformen diese bestimmten Implementierungen nicht benötigt werden.
  • Obwohl einige Ausführungsformen mit Bezug auf bestimmte Implementierungen beschrieben wurden, sind gemäß einiger Ausführungsformen andere Implementierungen möglich. Außerdem muss die Anordnung und/oder Reihenfolge der Schaltungselemente oder anderer in den Zeichnungen veranschaulichten und/oder hier beschriebenen Merkmale nicht unbedingt in der veranschaulichten oder beschriebenen Art und Weise erfolgen. Gemäß einiger Ausführungsformen sind auch andere Anordnungen möglich.
  • In jedem in einer Figur dargestellten System können die Elemente in einigen Fällen jeweils die gleiche Bezugsnummer oder eine andere Bezugsnummer aufweisen, um anzudeuten, dass die dargestellten Elemente unterschiedlich und/oder ähnlich sein können. Ein Element kann jedoch genügend flexibel sein, um unterschiedlich implementiert zu werden und um im Zusammenhang mit einigen oder allen der hier dargestellten oder beschriebenen Systeme zu funktionieren. Die in den Figuren dargestellten verschiedenen Elemente können die gleichen oder andere Elemente sein. Es spielt keine Rolle, welches Element als erstes Element und welches als zweites Element bezeichnet wird.
  • In der Beschreibung und den Ansprüchen werden die Ausdrücke „gekoppelt” und „verbunden” zusammen mit ihren Ableitungen verwendet. Es versteht sich, dass diese Ausdrücke nicht als Synonyme für einander zu verstehen sind. Vielmehr könnte in bestimmten Ausführungsformen „verbunden” benutzt worden sein, um anzudeuten, dass zwei oder mehr Elemente in direktem physikalischen oder elektrischen Kontakt miteinander stehen. „Gekoppelt” könnte bedeuten, dass zwei oder mehr Elemente in direktem physikalischen oder elektrischen Kontakt stehen. „Gekoppelt” kann jedoch auch bedeuten, dass zwei oder mehr Elemente nicht in direktem Kontakt miteinander stehen, aber dennoch miteinander kooperieren oder zusammenwirken.
  • Ein Algorithmus wird hier und ganz allgemein als eine gleichbleibende Folge von Tatsachen oder Operationen betrachtet, die zu einem gewünschten Ergebnis führen. Diese beinhalten physikalische Manipulationen physikalischer Quantitäten. Normalerweise aber nicht unbedingt weisen diese Quantitäten die Form von elektrischen oder magnetischen Signalen auf, die gespeichert, übertragen, kombiniert, verglichen und in anderer Weise manipuliert werden können. Es hat sich zuweilen, hauptsächlich weil allgemeiner Brauch, als zweckmäßig erwiesen, diese Signale mit Bits, Werten, Elementen, Symbolen, Zeichen, Ausdrücken, Nummern oder dergleichen zu bezeichnen. Es versteht sich jedoch, dass diese oder ähnliche Ausdrücke sämtlich mit den entsprechenden physikalischen Quantitäten zu verknüpfen sind und lediglich zweckmäßige Bezeichnungen für diese Quantitäten sind.
  • Einige Ausführungsformen könnten in Hardware, Firmware oder Software oder einer Kombination derselben implementiert werden. Oder einige Ausführungsformen könnten in Form von Anweisungen implementiert werden, die in einem maschinenlesbaren Medium gespeichert sind, das zur Durchführung der darin beschriebenen Operationen von einer Rechnerplattform ausgeführt werden kann. Ein maschinenlesbares Medium könnte jeder beliebige Mechanismus zum Speichern oder Übertragen von Information in einer von einer Maschine (zum Beispiel einem Computer) lesbaren Form sein. Ein maschinenlesbares Medium könnte zum Beispiel sein: ein Nurlesespeicher (ROM); ein Direktzugriffsspeicher (RAM); Magnetplattenspeichermedien; optische Speichermedien; Flash-Speichergeräte; elektrische, optische, akustische oder anders geformte propagierte Signale (zum Beispiel Trägerwellen, Infrarotsignale, digitale Signale, die Signale übertragenden und/oder empfangenden Schnittstellen usw.) und andere.
  • Eine Ausführungsform ist eine Implementierung oder ein Beispiel der Erfindungen. Ein Verweis in der Spezifikation auf „eine Ausführungsform”, „eine einzige Ausführungsform” oder auf „andere Ausführungsformen” bedeutet, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder Eigenschaft in Verbindung mit den Ausführungsformen in mindestens einigen Ausführungsformen, aber nicht unbedingt in allen Ausführungsformen der Erfindungen enthalten ist. Die verschiedenen Ausdrucksformen „eine Ausführungsform”, „eine einzige Ausführungsform” oder „einige Ausführungsformen” beziehen sich nicht unbedingt alle auf die gleichen Ausführungsformen.
  • Nicht alle hier beschriebenen und veranschaulichten Komponenten, Merkmale, Strukturen, Eigenschaften usw. müssen unbedingt in eine bestimmte Ausführungsform oder einige bestimmte Ausführungsformen aufgenommen werden. Wenn die Spezifikation zum Beispiel angibt, dass eine Komponente, ein Merkmal, eine Struktur oder Eigenschaft aufgenommen werden „darf”, dürfte”, „kann” oder „könnte”, heißt das, dass diese bestimmte Komponente, dieses Merkmal, diese Struktur oder Eigenschaft nicht notwendigerweise aufgenommen werden muss. Wenn die Spezifikation oder die Ansprüche auf „ein” Element verweisen, heißt das nicht, dass nur ein einziges derartiges Element vorhanden ist. Wenn die Spezifikation oder die Ansprüche auf „ein zusätzliches” Element verweisen, nimmt dies nicht vorweg, dass dieses zusätzliche Element mehr als einmal vorkommt.
  • Obwohl hier möglicherweise Ablaufdiagramme und/oder Zustandsdiagramme zur Beschreibung von Ausführungsformen verwendet wurden, sind die Erfindungen nicht auf diese Diagramme oder auf die entsprechenden Beschreibungen begrenzt. Zum Beispiel muss ein Ablauf nicht jedes veranschaulichte Kästchen oder jeden Zustand durchlaufen, und der Durchlauf muss nicht in genau der gleichen hier veranschaulichten und beschriebenen Reihenfolge erfolgen.
  • Die Erfindungen sind nicht auf die angeführten speziellen Details beschränkt. Vielmehr wird ein in der Technik bewanderter Fachmann beim Durchlesen dieser Spezifikation erkennen, dass auf der Grundlage der obigen Beschreibung und der Zeichnungen viele andere Variationen innerhalb des Geltungsbereichs der vorliegenden Erfindungen erstellt werden können. Dementsprechend sind es die folgenden Ansprüche einschließlich irgendwelcher daran vorgenommenen Änderungen, die den Geltungsbereich der Erfindungen definieren.
  • Zusammenfassung:
  • In einigen Ausführungsformen umfasst ein USB-Kabel ein erstes differenzielles Paar zum Übertragen von Bussignalen und ein zweites differenzielles Paar zum Übertragen von Bussignalen in der gleichen Richtung wie die über das erste differenzielle Paar übertragenen Bussignale. Auf diese Weise wird eine Bandbreite des USB-Kabels in der gleichen Richtung verdoppelt. Es werden weitere Ausführungsformen beschrieben und beansprucht.

Claims (20)

  1. Universal Serial Bus Kabel, umfassend: ein erstes differenzielles Paar zum Übertragen von Bussignalen; und ein zweites differenzielles Paar zum Übertragen von Bussignalen in der gleichen Richtung wie die von dem ersten differenziellen Paar übertragenen Bussignale, wobei eine Bandbreite des Universal Serial Bus Kabels in der gleichen Richtung verdoppelt wird.
  2. Universal Serial Bus Kabel nach Anspruch 1, wobei das Universal Serial Bus Kabel ein USB 3.0 Kabel ist.
  3. Universal Serial Bus Kabel nach Anspruch 1 oder Anspruch 2, wobei die Bandbreite des Universal Serial Bus Kabels in der gleichen Richtung mindestens 10 Gbps beträgt und/oder von zwei Kanälen bereitgestellt wird.
  4. Universal Serial Bus Kabel nach Anspruch 1, wobei das erste differenzielle Paar einen ersten Übertragungsblock mit einem ersten Empfangsblock koppelt, und wobei das zweite differenzielle Paar einen zweiten Übertragungsblock mit einem zweiten Empfangsblock koppelt.
  5. Universal Serial Bus Kabel nach Anspruch 1, ferner umfassend einen Kommunikationspfad kleinerer Bandbreite, der in einer zur gleichen Richtung entgegengesetzten Richtung verfügbar ist.
  6. Universal Serial Bus Kabel nach Anspruch 5, wobei der Kommunikationspfad kleinerer Bandbreite bidirektional ist, wahlweise bidirektional ist, ein USB 2.0 Kommunikationspfad ist und/oder Link-Management-Funktionen ausführen und dabei gleichzeitig einen Datenpfad in einer zur gleichen Richtung entgegengesetzten Richtung des doppelten Bandbreitenpfads bereitstellen soll.
  7. Universal Serial Bus Kabel nach Anspruch 6, wobei die Link-Management-Funktionen eine oder mehrere der folgenden Funktionen umfassen: Ablaufsteuerungsprotokoll, Energie-Management-Protokoll, Laufzeitumkehr der doppelten Bandbreitenrichtung und/oder Protokollübergabe.
  8. System, umfassend: ein erstes Universal Serial Bus Gerät; ein zweites Universal Serial Bus Gerät; und ein Universal Serial Bus Kabel nach einem der Ansprüche 1 bis 7, wobei das Universal Serial Bus Kabel dazu dient, das erste Universal Serial Bus Gerät und das zweite Universal Serial Bus Gerät zu koppeln.
  9. Verfahren, umfassend: Aktivieren eines ersten differenziellen Paares eines Universal Serial Bus Kabels, um es auf die gleiche Richtung auszurichten wie ein zweites differenzielles Paar eines Universal Serial Bus Kabels, um Bussignale auf dem ersten differenziellen Paar und auf dem zweiten differenziellen Paar in der gleichen Richtung zu übertragen, wobei eine Bandbreite des Universal Serial Bus Kabels in der gleichen Richtung verdoppelt wird.
  10. Verfahren nach Anspruch 9, wobei das Universal Serial Bus Kabel ein USB 3.0 Kabel ist.
  11. Verfahren nach Anspruch 9 oder Anspruch 10, wobei die Bandbreite des Universal Serial Bus Kabels in der gleichen Richtung mindestens 10 Gigabits pro Sekunde beträgt und/oder von zwei Kanälen von mindestens 5 Gigabits pro Sekunde bereitgestellt wird.
  12. Verfahren nach Anspruch 9, ferner umfassend das Bestimmen, ob eine asymmetrische Fähigkeit an beiden Enden des Universal Serial Bus Kabels unterstützt wird.
  13. Verfahren nach Anspruch 12, ferner umfassend das Aktivieren eines Universal Serial Bus Link Training, wenn die asymmetrische Fähigkeit nicht an beiden Enden des Universal Serial Bus Kabels unterstützt wird.
  14. Verfahren nach Anspruch 9, ferner umfassend das Bestimmen, ob eine Richtung der asymmetrischen Fähigkeit des Universal Serial Bus Kabels konfigurierbar ist.
  15. Verfahren nach Anspruch 14, ferner umfassend das Aktivieren einer asymmetrischen Fähigkeit in einer designierten Richtung, wenn die Richtung der asymmetrischen Fähigkeit nicht konfigurierbar ist.
  16. Verfahren nach Anspruch 9, ferner umfassend das Konfigurieren der gewünschten doppelten Geschwindigkeitsrichtung in Antwort auf eine Eingabe eines Benutzers.
  17. Verfahren nach Anspruch 9, ferner umfassend das Kommunizieren auf einem Kommunikationspfad kleinerer Bandbreite des Universal Serial Bus Kabels in einer zur gleichen Richtung entgegengesetzten Richtung.
  18. Verfahren nach Anspruch 17, wobei der Kommunikationspfad kleinerer Bandbreite bidirektional ist, wahlweise bidirektional ist, Link-Management-Funktionen ausführen und dabei gleichzeitig einen Datenpfad in einer zur gleichen Richtung entgegengesetzten Richtung des doppelten Bandbreitenpfads bereitstellen soll, und/oder ein USB 2.0 Kommunikationspfad ist.
  19. Verfahren nach Anspruch 18, wobei die Link-Management-Funktionen eine oder mehrere der folgenden Funktionen umfassen: Ablaufsteuerungsprotokoll, Energie-Management-Protokoll, Laufzeitumkehr der doppelten Bandbreitenrichtung und/oder Protokollübergabe.
  20. Maschinenlesbares Medium, umfassend eine Mehrzahl von Anweisungen, die bei ihrer Ausführung dazu führen, dass ein Rechnergerät ein Verfahren nach einem der Ansprüche 9 bis 19 ausführt.
DE112009000382T 2008-06-30 2009-06-24 Asymmetrische Universal Serial Bus Kommunikationen Ceased DE112009000382T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/215,988 2008-06-30
US12/215,988 US8341303B2 (en) 2008-06-30 2008-06-30 Asymmetrical universal serial bus communications
PCT/US2009/048449 WO2010002660A2 (en) 2008-06-30 2009-06-24 Asymmetrical universal serial bus communications

Publications (1)

Publication Number Publication Date
DE112009000382T5 true DE112009000382T5 (de) 2011-01-13

Family

ID=41448890

Family Applications (2)

Application Number Title Priority Date Filing Date
DE112009005512T Pending DE112009005512A5 (de) 2008-06-30 2009-06-24 Asymmetrische Universal Serial Bus Kommunikationen
DE112009000382T Ceased DE112009000382T5 (de) 2008-06-30 2009-06-24 Asymmetrische Universal Serial Bus Kommunikationen

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE112009005512T Pending DE112009005512A5 (de) 2008-06-30 2009-06-24 Asymmetrische Universal Serial Bus Kommunikationen

Country Status (6)

Country Link
US (5) US8341303B2 (de)
JP (4) JP5081987B2 (de)
CN (2) CN101981553B (de)
DE (2) DE112009005512A5 (de)
GB (1) GB2473349B (de)
WO (1) WO2010002660A2 (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8060670B2 (en) * 2004-03-17 2011-11-15 Super Talent Electronics, Inc. Method and systems for storing and accessing data in USB attached-SCSI (UAS) and bulk-only-transfer (BOT) based flash-memory device
US8200862B2 (en) * 2004-03-17 2012-06-12 Super Talent Electronics, Inc. Low-power USB flash card reader using bulk-pipe streaming with UAS command re-ordering and channel separation
US20090063717A1 (en) * 2007-08-28 2009-03-05 Bohm Mark R Rate Adaptation for Support of Full-Speed USB Transactions Over a High-Speed USB Interface
US8661173B2 (en) * 2008-03-31 2014-02-25 Intel Corporation USB data striping
US8341303B2 (en) 2008-06-30 2012-12-25 Intel Corporation Asymmetrical universal serial bus communications
US8730991B1 (en) * 2009-01-28 2014-05-20 Smsc Holdings S.A.R.L. Device identification using frequency modulated signal bursts
US8166225B2 (en) * 2009-04-09 2012-04-24 Tenx Technology Inc. USB interface data transmission device and USB interface data communication system
US8984321B2 (en) * 2009-05-20 2015-03-17 Chronologic Pty, Ltd. Jitter reduction method and apparatus for synchronised USB devices
US20110022769A1 (en) * 2009-07-26 2011-01-27 Cpo Technologies Corporation Translation USB Intermediate Device and Data Rate Apportionment USB Intermediate Device
TWI460572B (zh) 2009-12-04 2014-11-11 Via Tech Inc 時脈產生器以及通用串列匯流排模組
US8135883B2 (en) * 2010-01-19 2012-03-13 Standard Microsystems Corporation USB hub apparatus supporting multiple high speed devices and a single super speed device
US8645601B2 (en) 2010-06-11 2014-02-04 Smsc Holdings S.A.R.L. Methods and systems for performing serial data communication between a host device and a connected device
US8799532B2 (en) 2011-07-07 2014-08-05 Smsc Holdings S.A.R.L. High speed USB hub with full speed to high speed transaction translator
US8996747B2 (en) 2011-09-29 2015-03-31 Cypress Semiconductor Corporation Methods and physical computer-readable storage media for initiating re-enumeration of USB 3.0 compatible devices
CN102419177B (zh) * 2011-08-31 2014-06-25 深圳善领科技有限公司 一种便携式自动导航系统的单双工自动适配电路及系统
US8412900B1 (en) * 2011-09-27 2013-04-02 Hitachi, Ltd. Storage system and volume pair synchronization method
US8843664B2 (en) 2011-09-29 2014-09-23 Cypress Semiconductor Corporation Re-enumeration of USB 3.0 compatible devices
WO2013048508A1 (en) * 2011-09-30 2013-04-04 Intel Corporation Bandwidth configurable io connector
CN102364454A (zh) * 2011-10-20 2012-02-29 深圳Tcl新技术有限公司 数据接口及其控制方法
US8902999B2 (en) * 2011-11-23 2014-12-02 System General Corp. Isolation interface circuit for power management
US9929972B2 (en) 2011-12-16 2018-03-27 Qualcomm Incorporated System and method of sending data via a plurality of data lines on a bus
JP2013149180A (ja) * 2012-01-23 2013-08-01 Sharp Corp 制御装置
US8972646B2 (en) * 2012-03-30 2015-03-03 Intel Corporation Superspeed inter-chip interface
DE102013019588A1 (de) * 2013-11-21 2015-05-21 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Verfahren zur Übertragung eines USB-Signals und USB-Übertragungssystem
KR102288067B1 (ko) * 2015-03-16 2021-08-10 삼성전자 주식회사 데이터 전송 속도를 개선시키는 방법 및 이를 구현한 전자장치
US10084698B2 (en) * 2015-03-26 2018-09-25 Intel Corporation Selectively enabling first and second communication paths using a repeater
GB2536725B (en) * 2015-03-27 2018-06-13 Displaylink Uk Ltd USB connections
KR20180019857A (ko) 2016-08-17 2018-02-27 삼성전자주식회사 유에스비 통신 시스템
JP6776817B2 (ja) 2016-10-31 2020-10-28 住友電気工業株式会社 接続装置、および、接続装置の動作内容の変更方法
US10620964B2 (en) * 2017-03-21 2020-04-14 Tata Consultancy Services Limited System and method for software plug and play
JP2019159922A (ja) 2018-03-14 2019-09-19 Dynabook株式会社 電子機器および制御システム
US10601425B2 (en) 2018-05-30 2020-03-24 Intel Corporation Width and frequency conversion with PHY layer devices in PCI-express
US11474967B2 (en) * 2018-06-25 2022-10-18 Intel Corporation Systems, methods, and devices for dynamic high speed lane direction switching for asymmetrical interfaces
US11467999B2 (en) * 2018-06-29 2022-10-11 Intel Corporation Negotiating asymmetric link widths dynamically in a multi-lane link
CN111309653B (zh) * 2018-12-12 2021-08-17 北京兆易创新科技股份有限公司 一种数据总线以及读取数据和写入数据的方法
WO2020145956A1 (en) 2019-01-09 2020-07-16 Hewlett-Packard Development Company, L.P. Data link changes based on requests
CN109725815B (zh) * 2019-01-09 2021-02-23 北京数衍科技有限公司 扫描枪与键盘数据输入的区分方法
US10846247B2 (en) 2019-03-05 2020-11-24 Intel Corporation Controlling partial link width states for multilane links
JP7459479B2 (ja) * 2019-10-31 2024-04-02 ブラザー工業株式会社 情報処理装置、情報処理装置の制御方法、及びプログラム
US11836101B2 (en) 2019-11-27 2023-12-05 Intel Corporation Partial link width states for bidirectional multilane links
US20230054512A1 (en) * 2020-02-13 2023-02-23 Hewlett-Packard Development Company, L.P. Pin assignments based on bandwidth
KR20220074623A (ko) * 2020-11-27 2022-06-03 삼성전자주식회사 전자 디바이스와 통신하는 호스트 디바이스 및 호스트 디바이스의 통신 방법

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19636381C1 (de) * 1996-09-09 1998-03-12 Ibm Bus mit anforderungsabhängiger Anpassung der in beiden Richtungen zur Verfügung stehenden Bandbreite
US6216107B1 (en) * 1998-10-16 2001-04-10 Ericsson Inc. High-performance half-rate encoding apparatus and method for a TDM system
JP2000173173A (ja) * 1998-12-04 2000-06-23 Victor Co Of Japan Ltd 伝送方法、送信装置及び受信装置
JP2001014269A (ja) * 1999-06-29 2001-01-19 Toshiba Corp コンピュータシステム
US20080046608A1 (en) * 1999-08-04 2008-02-21 Super Talent Electronics Inc. Low-Power Extended USB Flash Device Without Polling
JP2003131815A (ja) * 2001-10-22 2003-05-09 Fujitsu Media Device Kk シリアルインタフェースのデータ転送システム
CN1220943C (zh) 2001-11-07 2005-09-28 旺玖科技股份有限公司 通用串行总线连接检测电路系统及其操作方法
JP4254108B2 (ja) 2002-02-20 2009-04-15 ブラザー工業株式会社 Usbデバイス
US7111099B2 (en) * 2002-07-19 2006-09-19 Dell Products L.P. Information handling system with improved bus system
US6776658B2 (en) * 2002-08-06 2004-08-17 Hon Hai Precision Ind. Co., Ltd. Cable end connector
US7068686B2 (en) * 2003-05-01 2006-06-27 Genesis Microchip Inc. Method and apparatus for efficient transmission of multimedia data packets
SG135023A1 (en) * 2003-05-01 2007-09-28 Genesis Microchip Inc Method of adaptively connecting a video source and a video display
TW586713U (en) * 2003-05-01 2004-05-01 Power Quotient Int Co Ltd Dual channel universal serial bus system architecture
US7136953B1 (en) * 2003-05-07 2006-11-14 Nvidia Corporation Apparatus, system, and method for bus link width optimization
JP2004334798A (ja) 2003-05-12 2004-11-25 Canon Inc 通信制御システム、通信制御方法、通信制御用プログラム及び記憶媒体
WO2005007233A2 (en) 2003-06-20 2005-01-27 Massachusetts Institute Of Technology Application of electrical stimulation for functional tissue engineering in vitro and in vivo
US7293127B2 (en) * 2004-01-15 2007-11-06 Ati Technologies, Inc. Method and device for transmitting data using a PCI express port
US7158536B2 (en) 2004-01-28 2007-01-02 Rambus Inc. Adaptive-allocation of I/O bandwidth using a configurable interconnect topology
US8060670B2 (en) 2004-03-17 2011-11-15 Super Talent Electronics, Inc. Method and systems for storing and accessing data in USB attached-SCSI (UAS) and bulk-only-transfer (BOT) based flash-memory device
US8200862B2 (en) 2004-03-17 2012-06-12 Super Talent Electronics, Inc. Low-power USB flash card reader using bulk-pipe streaming with UAS command re-ordering and channel separation
JP4402997B2 (ja) 2004-03-26 2010-01-20 株式会社日立製作所 ストレージ装置
EP1839163A2 (de) * 2005-01-06 2007-10-03 Infra-Com Ltd. Bidirektionale verdrahtete schnittstelle
US20060168377A1 (en) * 2005-01-21 2006-07-27 Dell Products L.P. Reallocation of PCI express links using hot plug event
JP4892852B2 (ja) 2005-03-29 2012-03-07 富士通セミコンダクター株式会社 シリアルインターフェースの制御方法
CN2817114Y (zh) 2005-05-12 2006-09-13 上海环达计算机科技有限公司 金属屏蔽增益的usb连接器
US20070009267A1 (en) 2005-06-22 2007-01-11 Crews Darren S Driving a laser using an electrical link driver
JP2007180600A (ja) * 2005-12-26 2007-07-12 Toshiba Corp 電子機器および該電子機器におけるデータ転送速度制御方法
CN101038989A (zh) * 2006-03-14 2007-09-19 鸿富锦精密工业(深圳)有限公司 双差分对线缆
US20070232132A1 (en) * 2006-03-29 2007-10-04 Yun Ling Stacked connectors for high density external cable connections
US7702832B2 (en) 2006-06-07 2010-04-20 Standard Microsystems Corporation Low power and low pin count bi-directional dual data rate device interconnect interface
JP4809143B2 (ja) 2006-07-06 2011-11-09 株式会社リコー データ処理装置
EP2054807A2 (de) 2006-08-08 2009-05-06 Koninklijke Philips Electronics N.V. Elektronische vorrichtung und verfahren zur steuerung einer kommunikation
US8560755B2 (en) 2006-09-07 2013-10-15 Toshiba Global Commerce Solutions Holding Corporation PCI-E based POS terminal
US8341303B2 (en) * 2008-06-30 2012-12-25 Intel Corporation Asymmetrical universal serial bus communications
US8166225B2 (en) 2009-04-09 2012-04-24 Tenx Technology Inc. USB interface data transmission device and USB interface data communication system
US8135883B2 (en) 2010-01-19 2012-03-13 Standard Microsystems Corporation USB hub apparatus supporting multiple high speed devices and a single super speed device
US8972646B2 (en) 2012-03-30 2015-03-03 Intel Corporation Superspeed inter-chip interface

Also Published As

Publication number Publication date
GB201015979D0 (en) 2010-11-03
US20090327536A1 (en) 2009-12-31
JP2017033588A (ja) 2017-02-09
US20140372659A1 (en) 2014-12-18
WO2010002660A3 (en) 2010-03-25
US20110093633A1 (en) 2011-04-21
WO2010002660A2 (en) 2010-01-07
DE112009005512A5 (de) 2013-12-05
JP6407934B2 (ja) 2018-10-17
CN103176940A (zh) 2013-06-26
CN101981553B (zh) 2013-11-27
US20130246674A1 (en) 2013-09-19
JP2012234582A (ja) 2012-11-29
JP2011513883A (ja) 2011-04-28
US20110106989A1 (en) 2011-05-05
US8341303B2 (en) 2012-12-25
CN101981553A (zh) 2011-02-23
US8762585B2 (en) 2014-06-24
JP5491595B2 (ja) 2014-05-14
US9069697B2 (en) 2015-06-30
GB2473349B (en) 2013-05-08
CN103176940B (zh) 2017-04-12
GB2473349A (en) 2011-03-09
US8321600B2 (en) 2012-11-27
US8335866B2 (en) 2012-12-18
JP5081987B2 (ja) 2012-11-28
JP2014149835A (ja) 2014-08-21
JP6093999B2 (ja) 2017-03-15

Similar Documents

Publication Publication Date Title
DE112009000382T5 (de) Asymmetrische Universal Serial Bus Kommunikationen
DE112009004327T5 (de) Host-zu-Host-Kommunikation über Universal Serial Bus
DE112013001661B4 (de) Apparat, verfahren und system zur bereitstellung eines konsolidierten seitenband kommunikationskanal zwischen geräten
DE102010000124A1 (de) Hybride Computersysteme
DE112013005044B4 (de) Verfahren, einrichtung, vorrichtung und system zum ausführen von eingehenden pcie-schreiboperationen in einen speicher und partnereinrichtungen per dualcast
DE112017003334T5 (de) Lastreduzierte nichtflüchtige speicherschnittstelle
DE112018002466T5 (de) Umgehung der entzerrung bei niedrigeren datenraten
DE112013003248T5 (de) Steuern einer physischen Verbindung von einem ersten Protokoll unter Verwendung einer erweiterten Funktionsstruktur eines zweiten Protokolls
DE112018002469T5 (de) Alternative Protokollaushandlung in einer Hochleistungskopplungsstruktur
DE102011008793A1 (de) Nachrichtenweitergabe-Rahmenwerk für Audio-/Video-Streaming in einer Topologie von Geräten
DE112011105950T5 (de) Verfahren, Vorrichtung und System für erweiterte Grafikverarbeitung über einen externen E/A-Port für Anzeigedaten
DE102009032072A1 (de) Einstellbare Senderleistung für Hochgeschwindigkeitsverbindungen mit konstanter Bitfehlerrate
DE102012107577A1 (de) Multiport-Speicherelement sowie Halbleitervorrichtung und System mit demselben
DE102022124522A1 (de) Vielseitiger Adapter für hohe Kommunikationslinkpackdichte
DE102018005759A1 (de) Verbinden von beschleunigerressourcen unter verwendung einesswitches
US20130124772A1 (en) Graphics processing
DE102016114159A1 (de) Zusammenschaltung für system mit mehreren servern
EP2060979A1 (de) Paralleles Computersystem, Verfahren zum parallelen Verarbeiten von Daten
DE20316108U1 (de) Controller mit Umsetzungsfunktion auf USB-Schnittstelle
DE102021132691A1 (de) Verfahren zur entfernung von eingeführten dribble-bits und regenerierung von verlorengegangenen sync-bits aufgrund von rauschunterdrückungsverzögerungen bei verstärkung von usb-high-speed-paketen
DE10162524A1 (de) Interfacevorrichtung für virtuelle Speicher
DE102013109303A1 (de) Externe Steigerung der Verarbeitung durch eine Datenverarbeitungseinrichtung
CN209086914U (zh) 多usb接口及多pci-e扩展接口的工控主板
DE202011050811U1 (de) Schnittstellenkarte
DE102022119296A1 (de) System, einrichtung und verfahren zum kommunizieren mit einer variablen bitfehlerrate

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: G06F 13/42 AFI20090624BHDE

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R130 Divisional application to

Ref document number: 112009005512

Country of ref document: DE

Effective date: 20130624

R003 Refusal decision now final

Effective date: 20130625