DE1086923B - Binaeres Addierwerk fuer elektronische Rechenanlagen und datenverarbeitende Maschinen - Google Patents

Description

DEUTSCHES

Die Erfindung betrifft ein mit Transistoren bestücktes binäres Addierwerk für elektronische Rechenanlagen und datenverarbeitende Maschinen.

Ein Transistor kann so geschaltet werden, daß er wie eine Elektrodenröhre arbeitet. Hierbei entsprechen die Basis des Transistors der Kathode, der Kollektor der Anode und der Emitter dem Steuergitter. Ein wesentlicher Unterschied liegt jedoch darin, daß nicht die Emitterspannung, sondern der Emitterstrom als das Analogon zur Gitterspannung einer Röhre betrachtet werden muß. Fig. 1 der Zeichnung zeigt das Kennlinienfeld eines in Basisschaltung arbeitenden Transistors, wobei der Kollektorstrom i_c in Abhängigkeit von der Kollektorspannung aufgetragen ist, und zwar für verschiedene Werte des Emitterstromes i_e. Jede dieser Kennlinien hat einen steil ansteigenden Teil ρ und einen verhältnismäßig flachen Teil q. Die Ähnlichkeit mit den Anodenstrom-Anodenspannungs-Kennlinien einer Pentode ist offensichtlich. Dieser Teil einer Röhrencharakteristik ist derjenige, in welchem sich der als Sättigung bekannte Vorgang vollzieht, und die entsprechenden Teile p der Transistorkurven werden im folgenden analog mit dem Begriff »Sättigungsbereich« bezeichnet. Es sei noch bemerkt, daß, genau wie bei einer Rohre, der innere Widerstand des Transistors gering ist, wenn dieser sich in seinem Sättigungszustand befindet.

Es sei weiter bemerkt, daß, wie Fig. 1 zeigt, die Stromzunahme von i_c, bezogen auf i_e, größer als 1 ist, Hierzu sei noch bemerkt, daß auch im folgenden nur solche Transistoren beschrieben werden, bei denen die Stromverstärkung in Basisschaltung größer als 1 ist. Der Überschuß des Kollektorstroms über den Emitterelektrodenstrom wird von dem im Basiskreis fließenden Strom (if,) bestritten, und im allgemeinen gilt

für elektronische Rechenanlagen

und datenverarbeitende Maschinen

Anmelder:

National Research Development
Corporation, London

Vertreter: Dipl.-Ing. R. Holzer, Patentanwalt,
Augsburg, Philippine-Welser-Str, 14

Beanspruchte Priorität:
Großbritannien vom 28. Juli 1952

Frederic Calland Williams,

Römiley, Cheshire (Großbritannien),

ist als Erfinder genannt worden

zu addierenden Ziffern und der andere die Übertragsziffer C darstellt, die auf die nächsthöhere Zifferstelle übertragen werden muß. Bei einem Binäraddierwerk gibt es acht mögliche Kombinationen der Werte A, B und Cd, die in vier Kategorien eingeteilt werden können, in denen jeweils die folgenden Werte für S und C auftreten:

Es ist bereits vorgeschlagen worden, Stromkreise mit Transistoren aufzubauen bei denen der Transistor aus seiner nichtleitenden oder »AUS «-Stellung in eine solche stabile leitende oder »EIN«-Stellung geschaltet werden kann, daß der Transistor in seinen Sättigungszustand übergeht. Wenn nun gemäß der Erfindung zwei Transistoren so miteinander verbunden werden, daß jeder von ihnen auf diese Art arbeitet, führen sie zusammen die Funktion eines Binäraddierers aus.

Wenn es sich darum handelt, in einer Zifferrechenmaschine zwei Zahlen zu addieren, muß wenigstens ein Addierwerk vorgesehen sein, das in der Lage ist, zwei Ziffern A und B zusammen mit irgendeiner Übertragsziffer C_D, die aus der Addition des Ziffernpaares der nächstniedrigeren Stelle stammt, zu addieren. Das Addierwerk muß also zwei Ausgangswerte liefern, von denen der eine die Summe S der in einer Stelle

Kombinationen von A, B und C^	S	C
0+0+0 1+0+0 (=0+1 + 0=0+0 + 1) 1 + 1+0 (=0+1 + 1 = 1+0+1) 1 + 1 + 1	0 1 0 1	0 0 1 1

Es sind binäre Addierwerke bekannt, bei denen getrennte, die Größen A₁ B und C_D repräsentierende Signale drei getrennten Eingangsklemmen zugeführt und in denen logische Operationen mit diesen Werten durchgeführt werden. Hierdurch werden die Werte für 5" und C ermittelt. Es sind darüber hinaus andere binäre Addierkreise bekannt, bei denen die Eingangssignale zunächst zu einem einzigen Signal vereinigt werden, das entsprechend den vier obenerwähnten Kombinationen einen von vier möglichen Werten hat.

009 570/215

3 4

Die Erfindung betrifft Addierwerke, in welchen so- Fig. 1 das iVz^-Kennlinienfeld eines Transistors, genannte »analoge« bzw. überwiegend amplituden- Fig. 2 ein binäres Addierwerk gemäß der Erfindung, bestimmte Eingangssignale verarbeitet werden. Der- Fig. 2 A und 2 B Diagramme, welche die Wirkungsartige Addierwerke müssen also in der Lage sein, sehr weise eines Addierwerkes gemäß Fig. 2 veranschaugenau zwischen verschiedenen Amplitudenwerten zu 5 liehen, und

unterscheiden» Die bisher bekannten, zuvor kurz er- Fig. 3 einen Stromkreis, mit dessen Hilfe die Überwähnten Addierwerke können nicht so empfindlich ge- tragsziffer, die in einem Addierwerk gemäß Fig. 2 macht werden, daß in allen Fällen sichergestellt ist, erzeugt worden ist, dem der nächsthöheren Zifferstelle daß die jeweils erzeugten Ausgangssignale in allen zugeordneten Addierwerk zugeführt werden kann.
Fällen das richtige Ergebnis verkörpern, welches auf io Das Addierwerk gemäß Fig. 2 umfaßt zwei Tran-Grund der amplitudenbestimmten Eingangssignale er- sistorenTl und T 2, deren Emitter, Kollektoren und wartet werden muß. Der Zweck der Erfindung ist also Basen mit £1 und E2, Kl und K2 bzw. Bl und B2 die Schaffung eines zuverlässigen Addierwerkes sol- bezeichnet sind.

eher Art, bei welchem auf jeden Fall sichergestellt ist, Die verschiedenen Elektroden sind, wie in den daß die zur Verfügung gestellten Ausgangssignale 15 Zeichnungen gezeigt, mit Dioden verbunden. Diese

auch tatsächlich dem rechnerisch zu erwartenden Er- Dioden können sowohl als Röhren oder auch als Kri-

gebnis entsprechen, welches auf Grund der jeweils zu- stalldioden ausgebildet sein. Sie haben die Aufgabe,

geführten Eingangsspannungen erwartet werden muß. die Spannung an den Elektroden, mit denen sie ver-

Durch die Erfindung wird ein binäres Addierwerk bunden sind, zu begrenzen. Die Spannungsquellen geschaffen, bei welchem die_Eingangssignale zunächst 20 _Sma durch Spannungswerte, wie z.B. »100V«, an-

zu einem einzigen Signal vereinigt werden, welches gedeutet und liefern eine konstante Spannung,

entsprechend den vier zuvor erläuterten Kombinatio- Die Emitter der beiden Transistoren sind mit-

nen einen von vier möglichen Werten hat und bei einander und mit einem Punkt Q verbunden, der

welchem die Eingangssignale den Ziffernkombinatio- seinerseits mit den Kathoden der Dioden D Ί, JJ 9

nen derart entsprechen, daß, wenn die Summe 25 _und BW dreier je zwei Dioden aufweisender Schalt-

A+B+C_D größer wird, auch der Wert des Eingangs- kreise in Verbindung steht. Die Kathoden der Dioden

signals sich vergrößert. D 6, D 8 und D10 dieser Schaltkreise sind mit Ein-

Das Addierwerk gemäß der Erfindung umfaßt einen gangsleitungen verbunden, denen die die Ziffern A, B ersten und einen zweiten Transistor, deren Emitter und C₀ darstellenden Spannungen in dem Sinne zuparallel miteinander und mit einer Eingangsklemme 30 geführt werden, daß eine Spannung von — 2 V oder verbunden sind; es umfaßt ferner Schaltelemente zum weniger den Zifferwert 0 kennzeichnet, während eine Zuführen von der Größe nach zunehmenden Strö- Spannung von +2V oder mehr den Zifferwert 1 men J₀, I₁, I_z oder I₃, je nachdem, ob A+B + C_D den wiedergibt. Die Anoden aller Dioden D 6 bis Pll sind Wert 0, 1, 2 oder 3 hat; es enthält außerdem Schalt- derart über Widerstände mit einer Spannungsquelle elemente, die dazu dienen, die Basis des ersten Tran- 35 von +100 V verbunden, daß ein Strom von 2 mA sistors auf einer derartigen Spannung zu halten, daß immer dann durch eine oder mehrere der Leitungen A, dieser Transistor sich immer dann, wenn der Ein- B und C_D fließt, wenn an ihnen eine dem Zifferwert 0 gangsstrom den Wert/₀ hat, in der »AUS «-Stellung entsprechende Spannung liegt. Wenn dagegen eine befindet; das Addierwerk enthält weiter Schalt- dem Zifferwert 1 entsprechende Spannung an eine dieelemente, die dazu dienen, die Basis des zweiten Tran- 4° ser Leitungen angelegt wird, schaltet die Diode in sistors immer dann auf einer unter der Spannung der der zugehörigen Leitung ab, und es fließt ein Strom Basis des ersten Transistors liegenden Spannung zu von 2 mA (I₁) über den Punkt Q; wenn jedoch eine halten, wenn der Eingangsstrom den Wert J₀ hat; es derartige Spannung an zwei bzw. alle drei Leitungen umfaßt schließlich Schaltelemente zum Ableiten der angelegt wird, so wird ein Strom von 4 mA (J₂) bzw. Ströme von den Kollektoren der Transistoren und 45 g _mj± (J₃) über den Punkt Q fließen, während dann, zum Zuführen des Basisstromes für den zweiten wenn eine dem Zifferwert 0 entsprechende Spannung Transistor; die Ströme sind dabei so gewählt, daß der an alle drei Leitungen angelegt wird, ein Nullstrom Kollektorstrom des ersten Transistors größer ist als (J_Q) über den Punkt Q fließt.

J₁—1₀, daß der Wert »Kollektorstrom minus Basis- Solange den Emittern der Transistoren T1 und Γ2 strom« des zweiten Transistors größer ist als I₂-I₀, 5o über den Punkt Q der Strom J₀ zugeführt wird, bleidaß der Wert »Summe der Kollektorströme minus ben beide Transistoren in der »AUS «-Stellung, in der Basisstrom des zweiten Transistors« größer ist als nur der kleine Rück- oder Grundstrom von der Basis J₃—J₀ und daß der Transistor in seiner »EINVStel- _z-_um Kollektor fließt. Beim Transistor Π wird dieser lung in den Sättigungszustand übergeht, derart, daß Strom durch die Diode D1 geleitet und hält die Basis beide Transistoren sich in ihrer »AUS«-Stellung be- 55 auf Erdpotential. Beim Transistor T2 wird der Basisfinden, wenn der der Eingangsklemme zugeführte strom von dem Strom J₆₂, der wesentlich größer als Strom den Wert J₀ hat, der, erste Transistor sich in der Basisstrom ist, abgezweigt, und der Rest von J₆₂ seiner »EIN«- und der zweite Transistor sich in sei- fließt über die Diode JJ2 und hält so die,Basis auf ner »AUS«-Stellung befindet, wenn dieser Strom den einer Spannung von +1V, Die Kollektorspannungen Wert J₁ hat, der erste Transistor sich in seiner 60 werden durch die Dioden JJ 4 bzw. JJ 5 auf einer Span- »AUS«- und der zweite Transistor sich in seiner nung von —12 V gehalten.

»EIN«-Stellung befindet, wenn der Strom den Wert Wenn nun eine dem Zifferwert 1 entsprechende

J₂ hat, und beide Transistoren sich.in ihrer »EIN«- Spannung einer der Eingangsleitungen, etwa A, zu-

Steilung befinden, wenn dieser Strom den Wert J₃ hat. geführt wird, steigt die an der Anode der Diode JJ 6

Der dem Wert 0 der Summe A+B+ C_D entsprechende 65 liegende Spannung an. Die Spannung an der parallel

Strom J₀ kann zweckmäßig auf den Wert 0 festgelegt zur Diode JJ 6 liegenden Diode JJ 7, die mit dem

werden. Punkt Q verbunden ist, wird dadurch ebenfalls erhöht,

' Nachstehend soll nunmehr die Erfindung an dem in so daß. die am Emitter E1 liegende Spannung einen

den Zeichnungen dargestellten AusführungsbeispieJ hpheren Wert, aufweist als die an der Basis Bl He-

erläutert werden. In den Zeichnungen stellen dar: 70 gende Spannung. Es fließt daher ein Emitterstrom,

5 6

und die Diode D 7 wird leitend, während die Span- Die Fig. 2 B zeigt den Verlauf der Kollektorspannung an der Anode der Diode D 7 durch den Span- nungen, wenn ein Stromimpuls mit einer Dauer von nungsabfall in der zugehörigen Zuführungsleitung auf 5 μβεΰ über den Punkt Q fließt. Der Strom hat den einem niedrigen Wert gehalten wird, so daß die Diode Wert J₀ bei (α), den Wert J₁ bei (b), den Wert/₂ bei D 6 abgeschaltet wird und ein Strom von 2 mA über 5 (c) und den Wert J₃ bei (d). Dieses Diagramm zeigt, den Punkt Q zum Emitter E1 fließt. Der Transistor daß die Spannungen an den in Fig. 2 mit 5* und C Tl wird so EIN-geschaltet, vorausgesetzt, daß die bezeichneten Leitungen den oben wiedergegebenen Strömzunahme am Knick der zugehörigen ^/z/c-Kenn- richtigen Ziffern werten entsprechen, vorausgesetzt, linie größer als 1,25 mA/V ist. Die Spannung am daß der kurzzeitige Impuls, der in der Leitung S aufKollektor K1 steigt daher von —12 V auf den Wert io tritt, wenn ein Strom J₂ zugeführt wird, vernachder Basisspannung an, die durch den über die Diode lässigt werden kann, was im allgemeinen der Fall ist. D1 fließenden Strom vom Betrag I₀₁ —J₁=O₁SmAaUf Dieser unerwünschte Impuls kann dadurch vollstän-NuIl gehalten wird. In gleicher Weise wird die Span- dig unterdrückt werden, daß der am Emitter liegennung an den Emittern El und £2 ebenfalls auf Null den Spannung die Möglichkeit gegeben wird, auf einen gehalten, so daß der Transistor T2 abgeschaltet 15 zum »EIN«-Schalten des Transistors Ύ2 ausreichenbleibt, den Wert anzusteigen, bevor die Spannung am KoI-

Wenn dagegen eine dem Zifferwert 1 entsprechende lektor Kl der Emitterspannung merklich nachfolgen Spannung zwei Leitungen, etwa A und B, gleichzeitig kann, wozu eine Verzögerung von etwa 0,25 \ks&c erzugeführt wird, so vollzieht, sich die gleiche Folge von forderlich ist. Obwohl in diesem Beispiel Impulse mit Operationen, mit dem Unterschied jedoch, daß nun die ao einer Dauer von 5 μβεΰ an den Eingangsleitungen anbeiden Dioden D 7 und D 9 leitend werden, so daß ein genommen wurden, so daß das Addierwerk in eine verstärkter Strom über den Punkt Q fließt. Dies hat Grundstellung zurückgeht, in der sich die beiden zur Folge, daß der Transistor Tl beim EIN-Schalten Transistoren in ihrer »AUS «-Stellung befinden, ist es nicht in der Lage ist, diesen verstärkten Strom auf- selbstverständlich auch möglich, den Eingangsleitunzunehmen, so daß die Spannung an seinem Emitter 25 gen lange anhaltende Steuerimpulse zuzuführen, so ansteigt und auch die Spannung am Emitter des daß das Addierwerk so lange in die »EIN«-Stellung Transistors Γ 2 so weit erhöht, bis der Emitter positiv geht, in die es durch eine Eingangsimpulskombination gegen die Basis 52 wird und der Transistor T 2 EIN- versetzt worden ist, bis eine neue Impulskombination schaltet. Wenn nun der Transistor T 2 EIN-schaltet, zugeführt wird. Durch Änderungen der Impulskombifällt die Spannung an seiner Basis B 2 so weit, bis sie 30 nation an den Eingangsleitungen bedingte Änderundurch die Wirkung der Diode D 3 auf —IV gehalten gen des im Punkt Q fließenden Stromes wird das wird. Da im »EIN«-Zustand die Spannungen an den Addierwerk von einem Zustand in jeden anderen in Elektroden des Transistors annähernd den gleichen Übereinstimmung mit den »Summen«- und »Über-Betrag haben, fallen die Spannungen an den Emittern tragsziffer«-Werten, wie sie den an den Eingangs- E2 und El ebenfalls auf —IV ab, so daß der Tran- 3S leitungen erscheinenden Kombinationen von ZiffersistorTl abschaltet. All dies geschieht in einer sehr Signalen entsprechen, geschaltet.

kurzen Zeitspanne, nachdem der 4-mA-Strom im . Der Ausgangswert bei C wird normalerweise der Punkt Q zu fließen begonnen hat. Dieser Strom fließt Eingangsleitung C₀ eines für die nächsthöhere Ziffernun zum Emitter £2 und bewirkt, daß der Transistor stelle vorgesehenen Addierwerkes oder über einen Ver-T2 in den »EIN«-Zustand übergeht. Zu diesem Zweck 40 zögerungsstromkreis wieder der Leitung C₀ (vgl. wird "der Transistor Γ2 durch den über die Diode D 3 Fig. 2) zugeführt. Schaltelemente, die dazu dienen, fließenden Strom vom Betrag J_c2—J₆₂—J₂ = 0-25 niA den Ausgangswert auf der Leitung C auf das hierzu stabil gehalten. Die Spannung am Kollektor K 2 ist von notwendige Spannungsniveau zu bringen, sind in — 12 auf —IV angestiegen, während die Spannung Fig. 3 .gezeigt. Diese Figur zeigt, wie der Kollektor am Kollektor JiI von +1 auf —12 V gefallen ist. 45 K2 des Transistors T2 einer Stufe an den C₀-Em-

Wenn der im Punkt Q fließende Strom durch an gang der nächsten Stufe durch eine Diodeö 12; angeallen drei Leitungen liegende, der Ziffer »1« entspre- schlossen ist. Der C_ß-Eingang der nächsten Stufe wird chende. Spannungen den Betrag von 6 mA annimmt, an der Verbindungsstelle zweier Widerstände abist die Arbeitsweise wieder die gleiche, mit dem gegriffen, welche mit .Bezug auf die + lÖO-VrSpan-Unterschied jedoch, daßnun ein Überschußstrom über 50 nungsquelle einen Spannungsteiler bilden,, der fiber den Betrag von J_c2—J₆₂ vorhanden ist, der die Span- eine weitere Diode D13 an eine negative Vorspannung an dem Transistor T 2 ansteigen läßt, so daß nupg von —3 V angeschlossen ist. Wenn der Trandie Diode D 3 abschaltet. Wenn die Spannung an den sis'tor T2 der. ersten Stufe »AUS«-geschaltet ist^ beEmittern E 2 und El den Wert 0 überschreitet, schal- findet,sich der Kollektor C2 auf —12 V, so daß die tet der Transistor Tl »EIN«, und der über den Emit- 55 Dioden D 5. und D12 leiten, während die Diode D13 terEl fließende Strom von 1,75 mA reicht aus, den abgeschaltet ist. Hierdurch entsteht eine Spannung Transistor in den »EIN«-Zustand zu bringen. Diese von —2 V bei C₀, so daß die Diode D10 ebenfalls »EIN«-Steilung wird durch den über "die Diode Dl leitet. Wenn der Transistor Γ2 eingeschaltet ist, steigt fließenden Strom vom Betrag (Ι_η+Ι₀2—hi)—h die Spannung am Kollektor auf —IV oder Erdpo- = 0,75 mA stabil gehalten. Die Spannungen an. den 60 tential an, so "daß die Dioden DS und D12 abge-Kollektoren K1 und K 2 sind nun im wesentlichen schaltet werden, während die Diode D13 leitet und die wieder auf Null angestiegen. Spannung bei. C₀ auf +2 V ansteigt. Die Spannung

Die Fig. 2 A zeigt den Verlauf der an den Kollek- bei C₀ hat somit den als Eingangswert für die Leitung toren.-ΚΊ (ausgezogene Linien) und K2 gestrichelte C₀'der nächsten Stufe erforderlichen Wert., . Linien) auftretenden Spannungen. als. Funktion der 65 Es kann so ein Addierwerk geschaffen werden, in den Emittern zugeführten Ströme. Es ist ersichtlich, dem eine Stufe nach Art der Fig. 2 und 3 jeder Ziffer daß die Zustandsänderungen jeweils in der Mitte zwi- einer mehrstelligen Zahl zugeordnet ist, so daß sehen den Stromwerten auftreten, die den vier mög- Signale, welche alle Ziffern zweier zu addierender liehen Eingangswerten entsprechen. Die Änderungen mehrstelliger Zahlen darstellen, parallel den jeweiligen sind umkehrbar. ■- 70 Stufen zugeführt werden können, so daß die Eingangs-

werte zu jeder Stufe die entsprechenden Ziffern der beiden Zahlen und ein »Übertrags«-Eingang der vorhergehenden Stufe sind.

Es sei darauf hingewiesen, daß die in den Zeichnungen angegebenen Stromwerte nur für den bei dem vorliegenden Beispiel verwendeten Transistortyp zutreffend sind. So kann z. B. ein Transistor mit einem verhältnismäßig hohen Basisstrom einen höheren /j₂-Strom erfordern, etwa 2 mA, in welchem Falle auch die übrigen Ströme entsprechend hoher gewählt werden müssen. In gleicher Weise können auch die Betriebsspannungen in Anpassung an andere Transistortypen entsprechend andere Werte haben,

Claims (5)

Patentansprüche:

1. Binäres Addierwerk für elektronische Rechenanlagen und datenverarbeitende Maschinen, dadurch gekennzeichnet, daß die Emitter eines ersten und eines zweiten Transistors mit einer Eingangsklemme verbunden sind, daß Schaltelemente vor- gesehen sind, mit deren Hilfe dieser Eingangsklemme Ströme I₀, I₁, I₂ oder I₃ ansteigender Größenordnung zugeführt werden, je nachdem, ob eine Summe A+B+C_D den Wert 0, 1, 2 oder 3 hat, daß ferner Schaltelemente vorgesehen sind, welche die Basis des ersten Transistors immer dann, wenn der Eingangsstrom den Wert I₀ hat, auf einer Spannung halten, bei der dieser Transistor sich in seiner »AUS«-Stellung befindet, daß weiter Schaltelemente vorgesehen sind, welche die Basis des zweiten Transistors immer dann, wenn der Eingangsstrom den Wert I₀ hat, auf einer unter der an der Basis des ersten Transistors liegenden Spannung halten, und daß endlich Schaltelemente zum Abführen konstanter Ströme von den Kollektoren der Transistoren und zum Zuführen eines konstanten Stromes zur Basis des zweiten Transistors vorgesehen sind, wobei die Ströme so festgelegt sind, daß der Kollektorstrom des ersten Transistors größer ist als I₁ —1₀, daß der Wert »Kollektorstrom minus Basisstrom« des zweiten Transistors größer ist als I₂ —J₀, daß der Wert »Summe der Kollektorströme minus Basisstrom des zweiten Transistors« größer ist als J₃—J₀ und daß die Transistoren indeiiSättigungszustand übergehen, wenn sie sich in der »EIN«- S teilung befinden, derart, daß beide Transistoren sich in der »AUS «-Stellung befinden, wenn der der Eingangsklemme zugeführte Strom den Wert J₀ hat, der erste Transistor sich in der »EIN«-Stellung und der zweite Transistor sich in der »AUS«- Stellung befindet, wenn dieser Strom den Wert J₁ hat, der erste Transistor sich in der »AUS«-Stellung und der zweite Transistor sich in der »EIN«- Stellung befindet, wenn dieser Strom den Wert I₂ hat, und beide Transistoren sich in der »EIN«- Stellung befinden, wenn dieser Strom den Wert J₃ hat.

2, Addierwerk zum Erzeugen von »Summenziffersignalen« und »Übertragsziffersignalen« in Abhängigkeit von drei Binärziffersignalen A, B und C_D, dadurch gekennzeichnet, daß die Basiselektrode eines ersten Transistors über eine Diode mit einer Potentialquelle von konstanter Spannung und die Kollektorelektrode dieses Transistors über einen hochohmigen Widerstand mit einer niederen Spannung und über eine Diode mit einer kleinen negativen Vorspannung verbunden ist, während die Basiselektrode eines zweiten Transistors über einen hochohmigen Widerstand mit einer hohen Spannung und über Dioden mit kleinen positiven und kleinen negativen Vorspannungen verbunden ist, derart, daß die Spannungsschwankungen an dieser Basiselektrode auf den zwischen diesen Vorspannungen liegenden Spannungsbereich beschränkt sind, und daß die Kollektorelektrode dieses Transistors über einen hochohmigen Widerstand mit einer niederen Spannung und über eine Diode mit einer kleinen negativen Vorspannung verbunden ist, wobei der letzterwähnte hochohmige Widerstand kleiner ist als der mit der Kollektorelektrode des ersten Transistors verbundene hochohmige Widerstand, derart, daß dieser zweite Transistor in seiner »EIN«-Stellung mehr Strom führt als der erwähnte erste Transistor, daß ferner die Emitterelektroden beider Transistoren miteinander und mit Strombegrenzern verbunden sind, welche verschiedene Strom werte I₀, I₁, I₂ oder J₃ zur Verfugung stellen, je nachdem, ob die Summe der Signaled, B und C₀ den WertO, 1,2 oder 3 hat, wobei Vorsorge getroffen ist, daß, wenn der durch die erwähnten Strombegrenzer zugeführte Strom den Wert I₀ hat, beide Transistoren- sich in ihrer »AUS«-Stellung befinden, wenn dieser Strom den Wert I₁ hat, der erste Transistor sich in seiner »EIN«-Stellung und der zweite Transistor sich in seiner »AUS«-Stellung befindet, wenn dieser Strom den Wert /₂ hat, der zweite Transistor sich in seiner »EIN«-Stellung und der erste Transistor sich in seiner »AUS«-Stellung befindet und wenn dieser Strom den Wert/₃ hat, beide Transistoren sich in ihrer »EIN«-Stellung befinden.

3. Addierwerk nach Anspruch 2, dadurch gekennzeichnet, daß die erwähnten Strombegrenzer drei parallele, hochohmige Widerstandsketten umfassen, von denen jede einem der erwähnten Ziffersignale zugeordnet ist, und daß ferner Diodenschaltelemente vorgesehen sind, mit deren Hilfe der Strom in jeder dieser Widerstandsleitungen den erwähnten Emitterelektroden in Abhängigkeit vom Wert des jeweiligen Ziffernsignals zugeführt bzw. nicht zugeführt wird.-

4. Addierwerk nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß ein Ausgangswert, welcher ein Übertragsziffersignal darstellt, von der Kollektorelektrode des zweiten Transistors durch Spannungskorrekturelemente abgegriffen wird, wodurch das Signal in eine zum Steuern eines weiteren Addierkreises geeignete Spannung verwandelt wird.

5. Addierwerk für Binärziffersignale, gekennzeichnet durch eine Vielzahl von Addierwerken nach einem der vorhergehenden Ansprüche und durch Schaltelemente zum Zuführen von Ziffersignalen verschiedener Bedeutung zu jedem der erwähnten Addierwerke sowie durch Zuleitungen zum Zuführen des Übertragsausgangs eines jeden Addierwerkes als Eingangswert zu dem Signale nächsthöheren Stellenwertes empfangenden Addierwerk.

In Betracht gezogene Druckschriften:
»High-Speed Computing Devices« von To mp kins, Wakelin und Stifler jr., McGrav-Hill Book Comp., Inc., New York, Toronto, London, 1950, S, 276 bis 289, 422/423.

Hierzu i Blatt Zeichnungen

® 009 570/215 S.