DE10358768A1 - Verfahren zum Bilden einer Metallleitung eines Halbleiterbauelements - Google Patents

Verfahren zum Bilden einer Metallleitung eines Halbleiterbauelements Download PDF

Info

Publication number
DE10358768A1
DE10358768A1 DE10358768A DE10358768A DE10358768A1 DE 10358768 A1 DE10358768 A1 DE 10358768A1 DE 10358768 A DE10358768 A DE 10358768A DE 10358768 A DE10358768 A DE 10358768A DE 10358768 A1 DE10358768 A1 DE 10358768A1
Authority
DE
Germany
Prior art keywords
metal
metal line
fuse
forming
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10358768A
Other languages
English (en)
Inventor
Shin Seung Icheon Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE10358768A1 publication Critical patent/DE10358768A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Bilden einer Metallleitung eines Halbleiterbauelements mit den Schritten: Bilden einer mit einem darunter liegenden Element verbundenen Metallleitung durch Ausführen eines Hauptätzprozesses und eines Überätzprozesses, zur gleichen Zeit, Bilden einer Metallsicherung, von welcher eine Seite mit der Metallleitung und die andere Seite mit einem Halbleitersubstrat verbunden ist; und Bilden der Metallleitung des Halbleiterbauelements durch Ausführen eines Überätzprozesses zum elektrischen Isolieren der Metallleitung und der Metallsicherung. Während des Überätzprozesses zum Bilden der Metallleitung durch plasmainduzierte Ladungen werden in der Metallleitung akkumuliert. Gemäß der vorliegenden Erfindung ist es möglich, einen Schaden des darunter liegenden Elements zu mimimieren, da in der Metallleitung akkumulierte plasmainduzierte Ladungen in das Halbleitersubstrat durch die Metallsicherung entladen werden.

Description

  • Hintergrund
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Bilden einer Metallleitung eines Halbleiterbauelements, und weiter insbesondere auf ein Verfahren zum Bilden einer Metallleitung eines Halbleiterbauelements, welches in der Lage ist, einen Schaden auf einem darunter liegenden Element aufgrund von plasmainduzierten Ladungen, die sich in der Metallleitung in einem Überätzprozess während des Bildens der mit dem darunter liegenden Element verbundenen Metallleitung angesammelt haben.
  • Im Allgemeinen ist eine Metallleitung mit einem darunter liegenden Element durch Ausführen eines Hauptätzprozesses und eines Überätzprozesses unter Verwendung eines Plasmaätzverfahrens nach dem Abscheiden einer Metallschicht verbunden. Während des Prozesses des Bildens der Metallleitung werden durch Plasma induzierte Ladungen in der Metallleitung angesammelt, welche als Ladungsantenne dienen, wodurch die in der Metallleitung angesammelten Ladungen das darunter liegende Element beschädigen.
  • 1A bis 1F sind Querschnitte, die ein herkömmliches Verfahren zum Bilden einer Metallleitung eines Halbleiterbauelements darstellen.
  • Gemäß 1A wird ein darunter liegendes Element 11 auf einem Halbleitersubstrat 10 gebildet. Das darunter liegende Element 11 schließt alle Elemente der Einheit ein, die in der vorliegenden Erfindung verwendet werden.
  • Gemäß 1B wird eine Zwischenschichtisolationsschicht 12, welche das darunter liegende Element 11 einschließt, auf dem Halbleitersubstrat 10 gebildet. Ein Metallleitungskontaktloch 13 wird durch Ätzen eines Abschnittes der Zwischenschichtisolationsschicht 12 gebildet, um einen Abschnitt einer oberen Oberfläche des darunter liegenden Elements 11 freizulegen.
  • Gemäß 1C füllen leitende Materialien einen inneren Abschnitt des Metallleitungskontaktlochs 13, so dass ein Metallleitungspfropfen 14 so gebildet wird, dass er mit dem darunter liegenden Element 11 verbunden ist.
  • Gemäß 1D wird eine Metallschicht 15 auf der Zwischenschichtisolationsschicht 12, die den Metallleitungspfropfen 14 einschließt, gebildet. Ein Photolackmuster 16 wird auf der Metallschicht 15 gebildet, um einen Abschnitt abzudecken, in welchem die Metallleitung ausgebildet ist, einschließlich einer oberen Oberfläche des Metallleitungspfropfens 14.
  • Gemäß 1E wird ein Hauptätzprozess unter Verwendung einer Plasmaätzmethode ausgeführt, um den exponierten Abschnitt der Metallschicht 15 zu ätzen.
  • Gemäß 1F wird die Metallleitung 150, die mit dem Metallpfropfen 14 verbunden ist, durchaus Ausführen eines Überätzprozesses zum Eliminieren der Metallschicht 15 gebildet, welche auch nach Ausführen des Hauptätzprozesses verbleibt.
  • In den oben erwähnten Prozessen werden Ladungen, die durch Plasma während des Hauptätzprozesses unter Verwendung der Plasmaätzmethode induziert werden, in der Metallschicht 15 akkumuliert. In dem Hauptätzprozess beschädigen die plasmainduzierten Ladungen das darunter liegende Element nicht, da die Metallschicht 15 auf einem Wafer elektrisch verbunden ist, und nicht isoliert ist. Da die durch den Überätzprozess gebildete Metallleitung 150 jedoch vollständig isoliert ist, und nicht elektrisch verbunden ist, wirkt die Metallleitung 150 als eine Ladungsantenne, so dass die in der Metallleitung 150 während des Hauptätzprozesses und des Überätzprozesses akkumulierten Ladungen das darunter liegende Element 11 elektrisch beschädigen und die Zuverlässigkeit desselben verschlechtern. Wenn eine Vielschichtmetallleitung ausgebildet wird, wird der aufgrund der Ladungen entstehende Schaden auf dem darunter liegenden Element 11 signifikant vergrößert, da der zuvor erwähnte Plasmaschaden wiederholt akkumuliert wird.
  • Eine Beschädigung des darunter liegenden Elements 11 aufgrund der plasmainduzierten Ladungen wird beeinflusst durch ein Layout einer Antennenstruktur der Metallleitung 150, welche veröffentlicht ist „Journal of the Korean Physical Society" , Vol. 35, Dezember 1999, Seiten S742 bis S746, mit dem Titel „Effect of Plasma Induced Charging in Interconnect Metal Etch on the Characteristics of a Ferroelectric Capacitor".
    •
  • Demnach dient die vorliegende Erfindung dazu, ein Verfahren zum Bilden einer Metallleitung auf einem Halbleiterbauelement zur Verfügung zu stellen, welches in der Lage ist, die elektrische Effizienz und Zuverlässigkeit des Halbleiterbauelements durch Minimieren einer Beschädigung auf einem darunter liegenden, mit der Metallleitung verbundenen Element aufgrund von in der Metallleitung während des Bildens der Metallleitung akkumulierten, plasmainduzierten Ladungen, zu verbessern.
  • Ein Aspekt der vorliegenden Erfindung ist es, ein Verfahren zum Bilden einer Metallleitung auf einem Halbleiterbauelement zur Verfügung zu stellen, mit den Schritten: Präparieren eines Halbleitersubstrats einschließlich eines darunter liegenden Elements und Bilden einer Zwischenschichtisolationsschicht auf diesem; Bilden eines Metallleitungskontaktlochs, um einen Abschnitt des darunter liegenden Elements zu exponieren, und eines Metallsicherungskontaktlochs, um einen Abschnitt des Halbleiterbauelements durch Ätzen eines Abschnittes der Zwischenschichtisolationsschicht zu exponieren; Bilden eines Metallleitungspfropfens und eines Metallsicherungspfropfens durch Füllen des Metallleitungskontaktlochs und des Metallsicherungskontaktlochs mit leitenden Materialien; Bilden einer Metallschicht auf der Zwischenschichtisolationsschicht, einschließlich des Metallleitungspfropfens und des Metallsicherungspfropfens; Bilden eines Metallleitungsmusters und eines Metallsicherungsmusters, elektrisch verbunden mit dem Metallleitungsmuster, durch Ätzen der Metallschicht mittels eines Hauptätzprozesses und eines Überätzprozesses zum Bilden der Metallleitung; und Bilden der Metallleitung durch elektrisches Isolieren des Metallleitungsmusters und des Metallsicherungsmusters mittels des Überätzprozesses gegenüber der Metallsicherung.
    •
  • Die vorerwähnten Aspekte und andere Eigenschaften der vorliegenden Erfindung werden in der folgenden Beschreibung in Verbindung mit den begleitenden Zeichnungen beschrieben, in denen:
  • 1A bis 1F Querschnitte sind, die ein herkömmliches Verfahren zum Bilden einer Metallleitung auf einem Halbleiterbauelement darstellen, und 2A bis 2G Querschnitte sind, die ein Verfahren zum Bilden einer Metallleitung eines Halbleiterbauelements gemäß einer Ausführungsform der vorliegenden Erfindung darstellen.
  • Detaillierte Beschreibung bevorzugter Ausführungsformen
  • Es werden nun bevorzugte Ausführungsformen gemäß der vorliegenden Erfindung im Detail mit Bezug auf die angehängten Zeichnungen beschrieben. Die vorliegende Erfindung ist jedoch nicht beschränkt auf die in der folgenden Beschreibung offenbarten Ausführungsformen, kann vielmehr verschiedene Veränderungen und Modifikationen aufnehmen. Daher dienen diese Ausführungsformen gemäß der vorliegenden Erfindung dazu, den Durchschnittsfachmann auf diesem Gebiet über eine Zielrichtung der vorliegenden Erfindung vollständig zu informieren.
  • 2A bis 2G sind Querschnitte, die ein Verfahren zum Bilden einer Metallleitung eines Halbleiterbauelements gemäß einer Ausführungsform der vorliegenden Erfindung darstellen.
  • Gemäß 2A wird ein darunter liegendes Element 21 auf einem Halbleitersubstrat 20 gebildet. Das darunter liegende Element 21 schließt alle in dem Halbleiterbauelement verwendeten Bauelemente ein.
  • Gemäß 2B wird eine Zwischenschichtisolationsschicht 22 auf dem Halbleitersubstrat 20 einschließlich des darunter liegenden Elements 21 gebildet. Ein Metallleitungskontaktloch 23L zum Exponieren eines Abschnittes einer oberen Oberfläche des darunter liegenden Elements 21 und ein Metallsicherungskontaktloch 23F zum Exponieren eines Abschnittes des Halbleitersubstrats 20 werden durch Ätzen eines Abschnittes der Zwischenschichtisolationsschicht 22 gebildet.
  • Gemäß 2C wird ein mit dem darunter liegenden Element 21 verbundener Metallleitungspfropfen 24L und ein mit dem Halbleitersubstrat 20 verbundener Metallsicherungspfropfen 24F durch Füllen des Metallleitungskontaktloches 23L bzw. des Metallsicherungskontaktloches 23F mit leitenden Materialien gebildet.
  • Gemäß 2D wird eine Metallschicht 25 auf der Zwischenschichtisolationsschicht 22 einschließlich dem Metallleitungspfropfen 24L und dem Metallsicherungspfropfen 24F gebildet. Ein Fotolackmuster 26 wird auf der Metallschicht 25 gebildet. Das Fotolackmuster 26 wird gebildet, um eine den Metallleitungspfropfen 24L einschließende Metallleitungsfläche und eine den Metallsicherungspfropfen 24F einschließende Metallsicherungsfläche abzudecken und um einen kleinen Raum zwischen der Metallleitungsfläche und der Metallsicherungsfläche zu haben, wo ein Ätzladeeffekt zum Zeitpunkt des Ausführens eines Hauptätzprozesses und eines Überätzprozesses zum Bilden der Metallleitung freigesetzt wird. Auf der anderen Seite kann das in der Metallsicherungsfläche ausgebildete Fotolackmuster 26 vielfältige Muster aufweisen. Zu diesem Zeitpunkt müssen Zwischenräume zwischen den vielfältigen Mustern schmal genug sein, um einen Ätzladeeffekt zu zeigen.
  • Gemäß 2E wird der Hauptätzprozess unter Verwendung einer Plasmaätzmethode ausgeführt, um die exponierten Abschnitte der Metallschicht 25 zu ätzen.
  • Gemäß 2F wird der Überätzprozess ausgeführt, um die Metallschicht 25 zu eliminieren, welche nach dem Ausführen des Hauptätzprozesses erhalten bleibt, wodurch ein Metallleitungsmuster 25F, verbunden mit dem Metalllei tungspfropfen 24L, gebildet wird, und mindestens ein Metallsicherungsmuster 25F, verbunden mit dem Metallsicherungspfropfen 24F, gebildet wird. Ein Raum zwischen dem Metallleitungsmuster 25L und dem Metallsicherungsmuster 25F wird so eingestellt, dass die eine konstante Dicke aufweisende Metallschicht 25 auch nach dem Ausführen des Überätzprozesses aufgrund des Ätzladeeffektes in dem Raum verbleibt. Daher sind das Metallleitungsmuster 25L und das Metallsicherungsmuster 25F elektrisch miteinander verbunden. Im Falle des Vorhandenseins einer Vielzahl von Metallsicherungsmustern 25F werden darüber hinaus die Metallsicherungsmuster 25F dicht ausgebildet, und es verbleibt die eine konstante Dicke aufweisende Metallschicht 25 zwischen den Mustern, so dass die Metallsicherungsmuster 25F elektrisch miteinander verbunden sind. Daher sind das darunter liegende Element 21, der Metallleitungspfropfen 24L, ein Metallleitungsmuster 24F, das Metallsicherungsmuster 25F, der Metallsicherungspfropfen 24F und das Halbleitersubstrat 20 elektrisch sequenziell miteinander verbunden. Zu diesem Zeitpunkt dienen der Metallsicherungspfropfen 24F und mindestens ein Metallsicherungsmuster 25F als eine Metallsicherung 245.
  • Gemäß 2G wird der Überätzprozess auf der Metallsicherung ausgeführt, um die Metallschicht 25 zu eliminieren, welche auf der Peripherie des Metallsicherungsmusters 25F verbleibt, so dass die Metallsicherung 245 und eine gegenüber der Metallsicherung elektrisch isolierte Metallleitung 250 gebildet werden.
  • In den zuvor erwähnten Prozessen werden Ladungen, die durch Plasma während des Hauptätzprozesses unter Verwendung der Plasmaätzmethode zum Bilden der Metallleitung 250 induziert werden, in der Metallschicht 25 akkumuliert. In dem Hauptätzprozess beschädigen die plasmainduzierten Ladungen das darunter liegende Element 21 (siehe 2E) nicht, da die Metallschicht 25 auf einem Wafer elektrisch verbunden und nicht vollständig isoliert ist. Das Metallleitungsmuster 25L, gebildet in dem Überätzprozess, der auf den Hauptätzprozess folgt, ist gegenüber einem benachbarten (nicht dargestellten) Metallleitungsmuster isoliert, während eine Seite des Metallleitungsmusters 25L mit der Metallsicherung 245 verbunden ist, wie in 2F dargestellt ist, so dass die in dem Metallleitungsmuster 25L während des Hauptätzprozesses und des Überätzprozesses akkumulierten Ladungen in das Halbleitersubstrat 21 durch die Metallsicherung 245 entladen werden. Demnach beschädigen die plasmainduzierten Ladungen das darunter liegende Element 21 nicht. Gemäß 2G werden die plasmainduzierten Ladungen in der Metallleitung 250 und in der Metallsicherung 245 während des Überätzprozesses für die Metallsicherung akkumuliert und die plasmainduzierten Ladungen beschädigen das darunter liegende Element 21. Der Grad der Beschädigung ist jedoch verglichen mit dem herkömmlichen Verfahren zum Bilden einer Metallleitung nicht signifikant. Mit anderen Worten beschädigen in dem herkömmlichen Verfahren die akkumulierten Ladungen das darunter liegende Element während des Hauptätzprozesses und während des Überätzprozesses zum Bilden der Metallleitung, während in dem Verfahren gemäß der vorliegenden Erfindung dies nur während des Überätzprozesses für die Metallsicherung geschieht. Daher ist die Beschädigung aufgrund der Ladungen nicht signifikant.
  • Obwohl eine Struktur einer einschichtigen Metallleitung in der Ausführungsform der vorliegenden Erfindung beschrieben ist, ist es möglich, die Beschädigung des darunter liegenden Elementes aufgrund von plasmainduzierten Ladungen durch Bilden einer vielschichtigen Metallleitung unter Verwendung desselben Verfahrens zu minimieren. Wenn ein Prinzip der vorliegenden Erfindung auf eine vielschichtige Metallleitung angewandt wird, dann bestehen größere oder kleinere Differenzen in den Komponenten, beispielsweise wird eine weitere Metallleitung auf der Metallleitung 250 der 2G gebildet oder es wird eine weitere Metallsicherung auf der Metallsicherung der 2G oder dergleichen gebildet, wobei jedoch die vielschichtige Metallleitung durch einen Durchschnittsfachmann auf dem hier in Rede stehenden technischen Gebiet leicht implementiert werden kann. Demnach ist die vorliegende Erfindung nicht beschränkt auf die mit Bezug auf die anhängenden Zeichnungen beschriebener Ausführungsform, sondern schließt vielmehr alle Verfahren zum Bilden einer Metallleitung eines Halbleiterbauelements ein, die in der Lage sind, die Prinzipien der vorliegenden Erfindung zu verwenden.
  • Gemäß der vorliegenden Erfindung wird, wie oben beschrieben, wenn die Metallleitung gebildet wird, die Metallsicherung, die mit der Metallleitung und dem Halbleitersubstrat verbunden ist, zum gleichen Zeitpunkt gebildet, so dass die in der Metallleitung während des Prozesses des Bildens der Metallleitung akkumulierten plasmainduzierten Ladungen in das Halbleitersubstrat durch die Metallsicherung hindurch entladen werden. Daher ist es möglich, die elektrische Effizienz und Zuverlässigkeit des Elements durch Minimieren des Schadens aufgrund des darunter liegenden Elementes, welches mit der Metallleitung verbunden ist, zu verbessern.

Claims (5)

  1. Verfahren zum Bilden einer Metallleitung eines Halbleiterbauelements, mit den Schritten: Vorbereiten eines Halbleitersubstrats einschließlich eines darunter liegenden Elements und Bilden einer Zwischenschichtisolationsschicht auf diesem; Bilden eines Metallleitungskontaktlochs, um einen Abschnitt des darunter liegenden Elements zu exponieren, und eines Metallsicherungskontaktlochs, um einen Abschnitt des Halbleiterbauelements durch Ätzen eines Abschnittes der Zwischenschichtisolationsschicht zu exponieren; Bilden eines Metallleitungspfropfens und eines Metallsicherungspfropfens durch Füllen des Metallleitungskontaktlochs bzw. des Metallsicherungskontaktlochs mit leitendem Material; Bilden einer Metallschicht auf der Zwischenschichtisolationsschicht, die den Metallleitungspfropfen und den Metallsicherungspfropfen einschließt; Bilden eines Metallleitungsmusters und eines mit dem Metallleitungsmuster elektrisch verbundenen Metallsicherungsmusters durch Ätzen der Metallschicht mittels eines Hauptätzprozesses und eines Überätzprozesses zum Bilden der Metallleitung; und Bilden der Metallleitung durch elektrisches Isolieren des Metallleitungsmusters und des Metallsicherungsmusters mittels des Überätzprozesses auf der Metallsicherung.
  2. Verfahren zum Bilden einer Metallleitung eines Halbleiterbauelements nach Anspruch 1, wobei das Metallleitungsmuster mit dem darunter liegenden Element durch den Metallleitungspfropfen verbunden ist.
  3. Verfahren zum Bilden einer Metallleitung eines Halbleiterbauelements nach Anspruch 1, wobei das Metallsicherungsmuster mit dem Halbleitersubstrat durch den Metallsicherungspfropfen verbunden ist.
  4. Verfahren zum Bilden einer Metallleitung eines Halbleiterbauelements nach Anspruch 1, wobei ein Raum zwischen dem Metallleitungsmuster und dem Metallsicherungsmuster eingestellt wird, um eine Weite zu haben, so dass die Metallschicht mit einer konstanten Dicke in dem Raum aufgrund eines Ätzladeeffektes verbleibt, auch nach dem Ausführen des Überätzprozesses zum Bilden der Metallleitung.
  5. Verfahren zum Bilden einer Metallleitung eines Halbleiterbauelements nach Anspruch 1, wobei das Metallsicherungsmuster eine Vielzahl von kondensierten Mustern aufweist, und Räume zwischen den kondensierten Mustern so eingestellt werden, dass sie Weiten haben, so dass die Metallschicht eine konstante Dicke in den Räumen aufgrund eines Ätzladeeffektes aufweist, auch nach dem Ausführen des Überätzprozesses zum Bilden der Metallleitung.
DE10358768A 2003-04-03 2003-12-12 Verfahren zum Bilden einer Metallleitung eines Halbleiterbauelements Ceased DE10358768A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2003-0021058A KR100507702B1 (ko) 2003-04-03 2003-04-03 반도체 소자의 메탈 라인 형성 방법
KR2003/21058 2003-04-03

Publications (1)

Publication Number Publication Date
DE10358768A1 true DE10358768A1 (de) 2004-10-14

Family

ID=36637676

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10358768A Ceased DE10358768A1 (de) 2003-04-03 2003-12-12 Verfahren zum Bilden einer Metallleitung eines Halbleiterbauelements

Country Status (6)

Country Link
US (1) US7018935B2 (de)
JP (1) JP2004311946A (de)
KR (1) KR100507702B1 (de)
CN (1) CN100350591C (de)
DE (1) DE10358768A1 (de)
TW (1) TWI235453B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649972B1 (ko) * 2005-06-10 2006-11-27 주식회사 하이닉스반도체 반도체소자의 금속배선 제조 방법
KR100735016B1 (ko) 2005-08-17 2007-07-03 삼성전자주식회사 플라즈마 공정에서의 차지업 방지 방법 및 그것에 의해제조된 반도체 웨이퍼
US7612399B2 (en) 2005-11-08 2009-11-03 Samsung Electronics Co., Ltd. Semiconductor integrated circuit devices
CN102157491B (zh) * 2011-03-10 2016-11-02 上海华虹宏力半导体制造有限公司 半导体结构及其制备方法
US8633707B2 (en) 2011-03-29 2014-01-21 International Business Machines Corporation Stacked via structure for metal fuse applications
US9793208B2 (en) * 2015-09-29 2017-10-17 Globalfoundries Singapore Pte. Ltd. Plasma discharge path

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5747369A (en) * 1997-01-13 1998-05-05 Chartered Semiconductor Manufacturing Ltd. Formation of a capacitor using a sacrificial etch stop
US6124212A (en) * 1997-10-08 2000-09-26 Taiwan Semiconductor Manufacturing Co. High density plasma (HDP) etch method for suppressing micro-loading effects when etching polysilicon layers
JP2002110799A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
CN1231959C (zh) * 2001-04-04 2005-12-14 华邦电子股份有限公司 产生金属层虚拟图案的方法
CN1205673C (zh) * 2001-05-16 2005-06-08 联华电子股份有限公司 降低等离子损害的导流电路及半导体制造方法

Also Published As

Publication number Publication date
TW200421544A (en) 2004-10-16
US20040198059A1 (en) 2004-10-07
CN100350591C (zh) 2007-11-21
JP2004311946A (ja) 2004-11-04
KR100507702B1 (ko) 2005-08-09
KR20040086701A (ko) 2004-10-12
US7018935B2 (en) 2006-03-28
TWI235453B (en) 2005-07-01
CN1536644A (zh) 2004-10-13

Similar Documents

Publication Publication Date Title
DE102016117486B4 (de) Herstellungsverfahren für eine halbleitervorrichtung
DE112012003959B4 (de) Struktur und Verfahren zum Verringern von vertikaler Rissausbreitung
DE102015116315B4 (de) Dummy-Metallschicht mit zickzackförmigen Rändern
DE102010064289B4 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE112019003120B4 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren dafür
DE102005057076A1 (de) Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
DE102006053927A1 (de) Halbleiter-Bauteil und ein Verfahren zu seiner Herstellung
DE112016001773B4 (de) Struktur und Herstellungsverfahren für nicht durch Elektromigration zerstörbare Verbindungen im Nanomaßstab
DE102019203596B4 (de) Mehrfachstrukturierung mit Dornschnitten, die unter Verwendung einer Blockmaske gebildet werden
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE69714134T2 (de) Rissunterbrecher auf Chips mit integrierter Schaltung
DE10244570A1 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102018205693B4 (de) Verfahren zum bilden von selbstausgerichteten schnitten
DE102008059499A1 (de) Mikrostrukturbauelement mit einer Metallisierungsstruktur mit Luftspalten, die zusammen mit Kontaktdurchführungen hergestellt sind
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE102008026211B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Metallleitungen mit einer selektiv gebildeten dielektrischen Deckschicht
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen
EP1118122B1 (de) Integrierte schaltungsanordnung und verfahren zu deren herstellung
DE69220559T2 (de) Verfahren zur Herstellung von Kontakten in Löchern in integrierten Schaltungen
DE10358768A1 (de) Verfahren zum Bilden einer Metallleitung eines Halbleiterbauelements
DE102017128070A1 (de) Ätzen zum Verringern von Bahnunregelmässigkeiten
DE102007043709B4 (de) Mehrschichtige Halbleiterleistungsschaltung mit einer Durchkontaktierungsstruktur und Verfahren zur Bildung einer Durchkontaktierungsstruktur in einer mehrschichtigen Halbleiter-Leistungsschaltung

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8110 Request for examination paragraph 44
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20111216