-
Die
vorliegende Erfindung betrifft ein Verfahren zur Bestimmung eines
Translationsfehlers eines Waferscanners bei der photolithographischen
Strukturierung eines Halbleiterwafers.
-
Zur
Herstellung integrierter Schaltungen werden üblicherweise auf Halbleiterwafern
mit verschiedenen elektrischen Eigenschaften versehene Schichten
aufgebracht und jeweils lithographisch strukturiert. Ein lithographischer
Strukturierungsschritt kann darin bestehen, einen photoempfindlichen
Resist aufzutragen, diesen mit einer gewünschten Struktur für die betreffende
Ebene zu belichten und zu entwickeln, sowie anschließend die
somit entstandene Resist-Maske in die unterliegende Schicht in einem Ätzschritt
zu übertragen.
-
Mit
den stetig ansteigenden Integrationsdichten integrierter Schaltungen
erhöhen
sich auch die Anforderungen an die Lagegenauigkeit einer auf das Halbleitersubstrat
zu projizierenden Struktur. Insbesondere dann, wenn bereits Vorebenen
in unterliegenden Schichten, z. B. in einem lithographischen Projektionsschritt übertragen
wurden, müssen
immer striktere Toleranzgrenzen bezüglich der gegenseitigen Ausrichtung
der aktuell auf das Substrat zu projizierenden Struktur relativ
zu den Strukturen der genannten Vorebenen berücksichtigt werden, um die Funktionsfähigkeit
der Schaltung zu gewährleisten.
-
Vor
Beginn der jeweiligen Belichtungen sind Justage- oder Ausrichtsequenzen
vorgesehen, wofür Justiermarken
verwendet werden. Die Justiermarken sind typischerweise in den Randbereichen
einer Maske angeordnet, die die betreffende Struktur bereitstellt.
Bei der Belichtung werden diese Justiermarken in einen Sägerahmen übertragen,
der die einzelnen Belichtungsfelder auf dem Halbleiterwafer trennt. Die
Justiermarken ermöglichen
die Positionsbestimmung der auf dem Halbleiterwafer gebildeten Strukturen
bzw. durch die Bestimmung der Position der Justiermarken kann auf
die genaue Positionierung und Ausrichtung der Struktur für die integrierte
Schaltung zurückgeschlossen
werden.
-
Dichte
Linien-Spalten-Muster, wie sie etwa im Bereich der Herstellung von
dynamischen Speichern mit wahlfreiem Zugriff (DRAM) gebildet werden,
weisen beispielsweise Linienbreiten von 70, 90 oder 110 nm auf.
Für den
lithographischen Projektionsschritt eines solchen Schaltungsmusters
wird üblicherweise
ein Waferscanner verwendet. In einem Waferscanner erfolgt die Belichtung
des photoempfindlichen Resists entlang eines Belichtungsschlitzes.
Der Halbleiterwafer wird im allgemeinen auf einem Substrathalter
abgelegt und zur Belichtung in eine entsprechende Position gefahren.
Dann wird das auf einer Maske angeordnete Schaltungsmuster sukzessive
in einzelne Belichtungsfelder auf dem photoempfindlichen Resist übertragen. Üblicherweise
beträgt
die Größe eines
Belichtungsfeldes etwa 25 mm × 35
mm.
-
Die
Belichtungssequenzen der einzelnen Belichtungsfelder werden üblicherweise
so ausgeführt,
daß über die
Oberseite des Halbleiterwafers eine Reihe oder Spalte von Belichtungsfeldern,
die entlang einer Linie angeordnet sind, mit dem Waferscanner belichtet
werden, wobei die Scanrichtung zwischen benachbarten Belichtungsfeldern
ständig wechselt.
Insgesamt erfolgt die Belichtungssequenz der einzelnen Belichtungsfelder
mäander-
oder schlangenlinienförmig.
-
Bei
modernen Technologien der DRAM-Herstellung wird die zur Ausrichtung
zweier Strukturen erforderliche Genauigkeit (die auch als Overlay-Budget
bezeichnet wird) aufgrund der kleiner werdenden Strukturauflösungen immer
weiter sinken. So beträgt beispielsweise
die tolerierbare Lageungenauigkeit bei der 110-nm-Prozeßlinie nur
noch ungefähr
20 nm. Derzeitige und zukünftige
Prozeßlinien
sind somit auf Quellen sehr subtiler Lageungenauigkeitsfehler sensitiv.
-
Die
Bestimmung der Lagegenauigkeit zweier übereinander liegender Schichten
erfolgt während der
Produktion von integrierten Schaltungen normalerweise mit sogenannten
Overlay-Targets.
Dabei handelt es sich um zwei Teilstrukturen, die getrennt auf jede
der Schichten abgebildet werden. Die erste Teilstruktur kann aus
einem rechteckigen Strukturelement bestehen, das von einer rahmenförmigen zweiten
Teilstruktur umgeben wird. Overlay-Targets werden üblicherweise
zusammen mit anderen Justiermarken im Sägerahmenbereich plaziert. Die
oben beschriebene Struktur ist auch als Box-in-Box-Marke bekannt. Üblicherweise
wird der Versatz der einzelnen Teilstrukturen zueinander mit einem
Overlay-Meßgerät, beispielsweise
einem optischen Mikroskop, vermessen.
-
In
der
US 5 877 861 A werden
im ersten Belichtungsschritt mittels eines ersten Wafer-Steppers erste
Belichtungsfelder belichtet. Anschließend werden mittels eines zweiten
Wafer-Steppers zweite
Belichtungsfelder mit einer im Vergleich zu den ersten Belichtungsfeldern
unterschiedlichen Abmessung über
den ersten Belichtungsfeldern projiziert. Anschließend werden
Overlay-Messungen durchgeführt.
-
Ein
bei der Belichtung mit einem Waferscanner bisher wenig beachtetes
Problem stellt der sogenannte Translationsfehler dar, der durch
unterschiedliche Scanrichtungen und unterschiedliche Geschwindigkeiten
in verschiedenen Scanrichtungen des Waferscanners bedingt wird.
-
Üblicherweise
wird, wie oben erläutert,
beim sukzessiven Belichten der einzelnen Belichtungsfelder auf dem
Halbleiterwafer die Oberseite des Halbleiterwafers in Form eines
Mäanders
durchlaufen. Belichtungsfelder, die nebeneinanderliegend mit unterschiedlicher
Scanrichtung durchlaufen werden, weisen so mit einen Lageversatz
zueinander auf. Dieser Fehler wird üblicherweise als Translationsfehler bezeichnet.
-
Bei
der Belichtung eines Halbleiterwafers mit einem Waferscanner sind
noch weitere fehlerbehaftete Effekte bekannt. So kann beispielsweise
die Belichtung in einem Belichtungsfeld um einen festen Winkel verdreht
sein oder um einen konstanten Faktor im Abbildungsmaßstab falsch
sein. Im ersten Fall spricht man von einem Rotationsfehler, der
zweite Fall wird üblicherweise
als Vergrößerungsfehler
bezeichnet.
-
Der
Translationsfehler könnte
beispielsweise durch Vermessung des Versatzes relativ zu einer Referenzebene
bestimmt werden. Es hat sich jedoch gezeigt, daß die Vermessung des Versatzes
aufgrund dieses Effekts wegen der Überlagerung mit den anderen
oben genannten Abbildungsfehlern, aber auch wegen weiterer störender Effekte,
wie z. B. die Beschaffenheit von Marken der Referenzebene, erschwert
ist. Somit ist eine genaue Bestimmung der einzelnen Fehlerbeiträge schwierig
bzw. in vielen Fällen
unmöglich.
-
Es
ist daher Aufgabe der Erfindung, ein Verfahren zu schaffen, das
die Bestimmung des Translationsfehlers eines Waferscanners ermöglicht,
ohne auf eine Referenzebene angewiesen zu sein.
-
Diese
Aufgabe wird erfindungsgemäß durch ein
Verfahren gemäß Anspruch
1 zur Bestimmung eines Translationsfehlers eines Waferscanners bei
der photolithographischen Strukturierung eines Halbleiterwafers
gelöst,
das folgende Schritte aufweist:
Bereitstellen eines Halbleiterwafers
mit einem Substrat;
- – Aufbringen eines Resists;
- – Ausrichten
des Halbleiterwafers relativ zu einem Waferscanner zur Belichtung
des Resists;
- – Belichten
des Resists mit dem Waferscanners in einem ersten Belichtungsfeld
in einer ersten Scanrichtung, in einem zweiten Belichtungsfeld in
einer zweiten Scanrichtung, die der ersten Scanrichtung entgegengesetzt
ist, und in einem dritten Belichtungsfeld in der ersten Scanrichtung;
- – Bilden
von vier ersten Teilstrukturen und vier zweiten Teilstrukturen in
jedem Belichtungsfeld durch photolithographisches Strukturieren,
wobei jeweils eine erste Teilstruktur des ersten Belichtungsfeldes
und jeweils eine zweite Teilstruktur des zweiten Belichtungsfeldes
zusammen jeweils ein Overlay-Target im zweiten Belichtungsfeld bilden,
und jeweils eine erste Teilstruktur des dritten Belichtungsfeldes
und jeweils eine zweite Teilstruktur des zweiten Belichtungsfeldes
zusammen jeweils ein weiteres Overlay-Target im zweiten Belichtungsfeld
bilden, so dass im zweiten Belichtungsfeld vier Overlay-Targets
gebildet werden;
- – Bestimmen
jeweils eines Versatzes der Teilstrukturen der vier Overlay-Targets
im zweiten Belichtungsfeld;
- – Aufsummieren
des Versatzes der Teilstrukturen der vier Overlay-Targets im zweiten
Belichtungsfeld, um die Summe der Versatzwerte zu bilden;
- – Berechnen
des Translationsfehlers aus der Summe der Versatzwerte, wobei der
Translationsfehler aufgrund der unterschiedlichen ersten Scanrichtung
und zweiten Scanrichtung des Waferscanners hervorgerufen wird.
-
Die
Aufgabe wird weiterhin mit den Merkmalen der Nebenansprüche 7 und
8 gelöst.
-
Bei
dem erfindungsgemäßen Verfahren
werden jeweils benachbarte Belichtungsfelder mit Teilstrukturen
versehen, die so angeordnet werden, daß sie zusammen ein Overlay-Target
bilden. Damit läßt sich
ohne die Vermessung einer Referenzebene der Translationsfehler bestimmen,
da jede der das Overlay-Target bildenden Teilstruktur während des
Belichtens mit dem Waferscanner in einer anderen Scanrichtung gebildet
wird.
-
Des
weiteren werden im zweiten Belichtungsfeld vier Overlay-Targets angeordnet.
-
Gemäß dieser
Vorgehensweise können durch
Mittelung der Daten über
alle vier Overlay-Targets Beträge
von Rotationsfehlern und Vergrößerungsfehlern
eliminiert werden. Diese Fehler tre ten häufig bei der Belichtung mit
Waferscannern auf, deren Betrag ist üblicherweise größer als
der der Translationsfehler.
-
In
einer weiteren bevorzugten Ausführungsform
des Verfahrens wird das Overlay-Target so ausgebildet, daß es mit
kommerziellen Overlay-Meßgeräten verarbeitet
werden kann.
-
Gemäß dieser
Vorgehensweise können Translationsfehler
bestimmt werden, ohne neue Meßgeräte konstruieren
zu müssen.
-
Besonders
vorteilhaft erweisen sich die verschiedenen Ausführungsformen des erfindungsgemäßen Verfahrens,
wenn sie bei der Bildung von Strukturen auf einem Halbleiterwafer,
die ei nen Speicherbaustein mit wahlfreiem Zugriff (DRAM) enthalten,
zur Bestimmung des Translationsfehlers verwendet werden.
-
DRAM-Speicherbausteine
weisen häufig eine
kleine Strukturauflösung
auf, so daß dort
die Bestimmung des Translationsfehlers besonders wichtig ist.
-
Vorteilhafte
Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
-
Die
Erfindung wird nun anhand der beigefügten Zeichnung näher erläutert. In
der Zeichnung zeigen:
-
1 schematisch
ein Belichtungsfeld in einer Draufsicht, das die bei der Anwendung
des erfindungsgemäßen Verfahrens
entstandenen Bestandteile zeigt,
-
2 schematisch
drei nebeneinander angeordnete Belichtungsfelder in einer Draufsicht
zur Erläuterung
des erfindungsgemäßen Verfahrens,
-
3 schematisch
drei nebeneinander angeordnete Belichtungsfelder in einer Draufsicht,
die Beiträge
von Rotationsfehlern aufweisen, und
-
4 schematisch
drei nebeneinander angeordnete Belichtungsfelder in einer Draufsicht,
die Vergrößerungsfehler
verdeutlichen soll.
-
In 1 ist
schematisch ein Belichtungsfeld 10 mit einer ersten Teilstruktur 12 und
einer zweiten Teilstruktur 14 gezeigt, die mit dem erfindungsgemäßen Verfahren
unter Verwendung einer Maske in eine Resist-Schicht eines Substrats
eines Halbleiterwafers mittels photolithographischer Projektion übertragen
werden kann. Dazu wird in einem ersten Schritt ein Resist auf der
Oberseite des Halbleiterwafers aufgebracht.
-
Anschließend wird
zur Belichtung des Resists der Halbleiterwafer relativ zu einem
Waferscanner ausgerichtet.
-
Die
erste Teilstruktur 12 und die zweite Teilstruktur 14 können in
eine Schicht des Substrats des Halbleiterwafers übertragen werden. Dazu auszuführende Verfahrensschritte,
wie beispielsweise das Auftragen des Resists, Beschichten mit einer
antireflektierenden Schicht, Ätzen
oder Entwickeln, sind allgemein bekannt und werden deshalb bei der
Beschreibung des erfindungsgemäßen Verfahrens
nicht näher
erläutert.
-
Die
erste Teilstruktur 12 und die zweite Teilstruktur 14 können in
Form sogenannter erhabener Strukturelemente ausgebildet werden,
wie z. B. durch ein dichtes Linien-Spalten-Muster. Es ist im Rahmen der Erfindung
aber auch vorgesehen, daß die
erste Teilstruktur 12 und die zweite Teilstruktur 14 durch
Einsenkungen gebildet werden, beispielsweise in Form von tiefen
Gräben,
wie sie bei der Herstellung von Grabenkondensatoren für Speicherbausteine
mit wahlfreiem Zugriff benötigt
werden. Ebenso ist es auch denkbar, daß die erste Teilstruktur 12 und
die zweite Teilstruktur 14 als Öffnungen in einer Kontaktlochebene
ausgebildet werden.
-
Im
Belichtungsfeld 10 gemäß der 1 sind jeweils
vier erste Teilstrukturen 12 gezeigt, die jeweils paarweise
symmetrisch um eine x-Achse 16 und um eine y-Achse 18 angeordnet
werden. Die vier Elemente der ersten Teilstruktur 12 werden
außerhalb des
eigentlichen Schaltungsmusters in dem Belichtungsfelde 10 angeordnet.
In 1 sind die vier Elemente der ersten Teilstruktur 12 als
quadratische Flächen
veranschaulicht, die außerhalb
einem das Schaltungsmuster umgebenden Sägerahmen angeordnet werden.
-
In 1 sind
auch vier Elemente der zweiten Teilstruktur 14 eingezeichnet,
die ebenfalls die gleiche Symmetrie um die x-Achse 16 und
die y-Achse 18 aufweisen. Die vier Elemente der zweiten
Teilstruktur 14 sind in 1 als ein
im we sentlichen rechteckiger Rahmen eingezeichnet. Die vier Elemente
der zweiten Teilstruktur 14 sind innerhalb des Schaltungsmusters,
beispielsweise innerhalb des Sägerahmens,
im ersten Belichtungsfeld 10 angeordnet.
-
Die
Elemente der ersten Teilstruktur 12 und der zweiten Teilstruktur 14 werden
entlang zweier horizontaler Linien angeordnet, die jeweils den gleichen Abstand
zur x-Achse 16 aufweisen, wobei der Abstand zur x-Achse 16 kleiner
als die maximale Ausdehnung des Schaltungsmusters oder des Sägerahmens
in Richtung der y-Achse 18 ist. Der Abstand zur y-Achse 18 ist
größer als
die maximale Ausdehnung des Schaltungsmusters oder des Sägerahmens
in Richtung der x-Achse 16.
-
In 2 sind
ein zweites Belichtungsfeld 20 und ein drittes Belichtungsfeld 22 gezeigt,
die zusammen mit dem ersten Belichtungsfeld 10 nebeneinander
liegend angeordnet werden. Das zweite Belichtungsfeld 20 wird
ebenfalls mit vier Elementen einer ersten Teilstruktur 12' und mit vier
Elementen einer zweiten Teilstruktur 14' ausgeführt. Entsprechend wird das
dritte Belichtungsfeld 22 mit vier ersten Teilstrukturen 12'' und vier Elementen einer zweiten
Teilstruktur 14'' ausgeführt.
-
Üblicherweise
wird bei der photolithographischen Strukturierung mit einem Waferscanner
jeweils eine Spalte oder eine Reihe von Belichtungsfeldern auf den
Halbleiterwafer projiziert. Das Belichtungsfeld 10 wird
beispielsweise in einer ersten Scanrichtung 24 auf einen
Photoresist auf dem Halbleiterwafer übertragen. Dies ist in 2 durch
einen Pfeil angegeben, der die erste Scanrichtung 24 darstellen soll.
Nachdem das Belichtungsfeld 10 vollständig auf dem Halbleiterwafer
belichtet wurde, wechselt der Waferscanner die Scanrichtung, und
es wird eine weitere Spalte mit Belichtungsfeldern belichtet, die benachbart
zur ersten Spalte angeordnet werden. Dies ist in 2 durch
einen Pfeil dargestellt, der die zweite Scanrichtung 26 angibt.
Dieser Vorgang setzt sich wiederholte Male fort, bis der Halbleiterwafer vollständig in
den Belichtungsfeldern belichtet wurde. So wird beispielsweise benachbart
zu dem Belichtungsfeld 20 ein drittes Belichtungsfeld 22 mit
einem Schaltungsmuster versehen, das wiederum entlang der ersten
Scanrichtung 24 mit dem Waferscanner belichtet wurde. Dieses
mäanderförmige Belichten entlang
verschiedener Spalten auf dem Halbleiterwafer ist typisch für die Belichtung
mit Waferscannern. Häufig
ergeben sich bei Waferscannern beim Wechsel der Scanrichtung dem
Betrag nach unterschiedliche Scangeschwindigkeiten.
-
Um
die zeichnerische Darstellung nicht unnötig zu verkomplizieren, sind
in 2 keine weiteren Reihen von Belichtungsfeldern,
die während
des Scanvorgangs entlang der ersten Scanrichtung 24 und
der zweiten Scanrichtung 26 belichtet werden, eingezeichnet.
-
Aufgrund
der unterschiedlichen ersten Scanrichtung 24 und der zweiten
Scanrichtung 26 bzw. aufgrund unterschiedlicher Scangeschwindigkeiten treten
sogenannte Translationsfehler auf, die sich in einem Versatz der
Strukturelemente der verschiedenen Belichtungsfelder bemerkbar machen.
Mit dem erfindungsgemäßen Verfahren
wird der Translationsfehler anhand von Overlay-Targets bestimmt,
wobei ein Overlay-Target aus einer ersten Teilstruktur und einer
zweiten Teilstruktur jeweils verschiedener Belichtungsfelder gebildet
wird. In 2 sind durch vier Kreise ein
erstes Overlay-Target 28, ein zweites Overlay-Target 30,
ein drittes Overlay-Target 32 und ein viertes Overlay-Target 34 dargestellt.
Das Overlay-Target 28 wird durch die erste Teilstruktur 12 des ersten
Belichtungsfeldes 10 und durch die zweite Teilstruktur 14' des zweiten
Belichtungsfeldes 20 gebildet. Das Overlay-Target 32 wird
auf identische Weise durch die erste Teilstruktur 12 des
ersten Belichtungsfeldes 10 und durch die zweite Teilstruktur 14' des zweiten
Belichtungsfeldes 20 gebildet. Die Overlay-Targets 30 und 34 werden
durch die ersten Teilstrukturen 12'' des
dritten Belichtungsfeldes und die zweiten Teilstrukturen 14' des zweiten
Belichtungsfeldes 20 gebildet.
-
Mit
Hilfe eines Meßgerätes, das
beispielsweise ein optisches Overlay-Meßgeräte sein kann, können die
vier Overlay-Targets 28, 30, 32 und 34 vermessen
werden, um die Werte des Versatzes der ersten und zweiten Teilstrukturen
relativ zueinander zu bestimmen. Aus diesen vier Versatzwerten kann der
Translationsfehler des Waferscanners berechnet werden. Üblicherweise
können
die Versatzwerte in einen x-Anteil in Richtung der x-Achse und in einen y-Anteil
entlang der y-Achse zerlegt werden. Der Translationsfehler kann
dann ebenfalls als x-Anteil TX und als y-Anteil
TY bestimmt werden.
-
Besonders
einfach läßt sich
der Translationsfehler bestimmen, wenn im zweiten Belichtungsfeld 20 zur
Vermessung der Overlay-Targets 28, 30, 32 und 34 ein
Koordinatensystem verwendet wird, wie es in der 1 für das erste
Belichtungsfeld 10 gezeigt wurde. Insbesondere können die
ersten und zweiten Strukturelemente symmetrisch angeordnet werden,
so daß sich
Das Overlay-Target 28 weist in dem Koordinatensystem gemäß 1 die
Koordinaten –X0/+Y0
auf, das Overlay-Target 30 die Koordinaten +X0/+Y0, das
Overlay-Target 32 die Koordinaten –X0/–Y0 und das Overlay-Target 34 die
Koordinaten +X0/–Y0.
Falls keine weiteren Abbildungsfehler vorliegen, entspricht der
Overlay-Fehler in x-Richtung, der mit dem Overlay-Meßgerät bestimmt
wird, dem Anteil in x-Richtung TX des Translationsfehlers. Entsprechend
ist der Overlay-Fehler in y-Richtung durch den Translationsfehler
in y-Richtung TY gegeben. Falls die vier
Overlay-Fehler der vier Overlay-Targets
addiert werden, erhält
man einen gesamten Overlay-Fehler
für dieses
Belichtungsfeld, der jeweils in x- und y-Richtung dem vierfachen Translationsfehler
in x- bzw. y-Richtung
entspricht.
-
Wie
im folgenden gezeigt wird, erweist sich das Aufsummieren der Overlay-Fehler
in einem Belichtungsfeld als besonders vorteilhaft, da dadurch die
Beiträge
beispielsweise durch Vergrößerungsfehler
oder Rotationsfehler eliminiert werden können.
-
In 3 sind
wiederum das erste Belichtungsfeld 10, das zweite Belichtungsfeld 20 und
das dritte Belichtungsfeld 22 gezeigt, wobei aufgrund eines
Abbildungsfehlers die drei Belichtungsfelder jeweils um einen festen
Winkel gedreht werden. Dieser Rotationsfehler läßt sich an jeder der vier Overlay-Targets 28, 30, 32 und 34 ablesen.
Falls jedoch die Overlay-Fehler der vier Overlay-Targets 28, 30, 32, 34 aufsummiert
werden, ist sowohl der Overlay-Fehler in x-Richtung als auch der
Overlay-Fehler in
y-Richtung gleich null, da sich die Beträge der Rotation der einzelnen
Overlay-Fehler der vier Overlay-Targets 28, 30, 32, 34 in
der Summe der Overlay-Fehler aufheben.
-
In 4 sind
ebenfalls drei Belichtungsfelder gezeigt, die wiederum ein erstes
Belichtungsfeld 10, ein zweites Belichtungsfeld 20 und
ein drittes Belichtungsfeld 22 umfassen. Mit der 4 soll
verdeutlicht werden, daß ein
eventueller Vergrößerungsfehler
bei der Belichtung der Belichtungsfelder 10, 20 und 22 keinen
Einfluß bei
dem erfindungsgemäßen Verfahren
hat. Vergrößerungseffekte
zeigen wiederum keinen Beitrag beim Aufsummieren der Overlay-Versatzwerte
in x- und y-Richtung
da sich die Beträge
der Vergrößerung der
einzelnen Overlay-Fehler der vier Overlay-Targets 28, 30, 32, 34 in
der Summe der Overlay-Fehler aufheben.
-
In
einer bevorzugten Ausführungsform
sind die ersten Teilstrukturen 12, 12' und 12'' und die zweiten Teilstrukturen 14, 14' und 14'' so ausgeführt, das die aus ihnen gebildeten
Overlay-Targets 28, 30, 32, 34 Bestandteil
eines Meß-Targets
sind. Das Meß-Target
wird beispielsweise zur Bestimmung von Feldverzerrungen bei der
Belichtung einer ersten Schicht eingesetzt, um Korrekturwerte zu
bestimmen, die bei der nachfolgenden Belichtung weiterer Schichten
berücksichtigt
werden.
-
In 2 und
in den 3 und 4 wurde das erfindungsgemäße Verfahren
zur Bestimmung eines Translationsfehlers eines Waferscanners beschrieben.
Es wurde insbesondere gezeigt, daß Vergrößerungsfehler und Rotationsfehler
keinen Einfluß auf
das erfindungsgemäße Verfahren
ausüben
können.
Dies ist insbesondere vorteilhaft, da diese beiden Fehlerquellen
in ihrem Betrag den Translationsfehler des Waferscanners häufig übertreffen.
So beträgt
beispielsweise bei einer 110 nm DRAM-Prozeßlinie der Translationsfehler
ungefähr
6 nm. Ein Fehler in dieser Größenordnung
läßt sich
beispielsweise durch Vermessen einer Referenzschicht nur sehr schwer
ermitteln.
-
- 10
- Belichtungsfeld
- 12,
12', 12''
- erste
Teilstruktur
- 14,
14', 14''
- zweite
Teilstruktur
- 16
- x-Achse
- 18
- y-Achse
- 20
- zweites
Belichtungsfeld
- 22
- drittes
Belichtungsfeld
- 24
- erste
Scanrichtung
- 26
- zweite
Scanrichtung
- 28
- erstes
Overlay-Target
- 30
- zweites
Overlay-Target
- 32
- drittes
Overlay-Target
- 34
- viertes
Overlay-Target