CN105093858B - 一种光刻套准补正的方法 - Google Patents
一种光刻套准补正的方法 Download PDFInfo
- Publication number
- CN105093858B CN105093858B CN201510626687.4A CN201510626687A CN105093858B CN 105093858 B CN105093858 B CN 105093858B CN 201510626687 A CN201510626687 A CN 201510626687A CN 105093858 B CN105093858 B CN 105093858B
- Authority
- CN
- China
- Prior art keywords
- alignment
- exposing unit
- scanning
- negative
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明方法提出一种光刻套准补正的方法,主要是对正向或负向扫描方向的曝光单元分别抽样量测其套准结构,再通过对应的计算程式计算出正向或负向的套准补偿值,最后反馈光刻机,按曝光单元的曝光扫描方向分别进行套准补正。本发明方法,在不对光刻机硬件进行改动,不要求机台进行额外的环境监控,不影响流片速度的前提下,解决了由于光刻机位移马达为提供不同方向机械运动的动力以满足不同的扫描方向而产生的位置精度偏差,以及其所造成的光刻曝光套准偏差,更好地改善了套准精度,进而实现提高产品良率的最终目的。
Description
技术领域
本发明涉及集成电路制造技术领域,特别涉及一种光刻套准补正的方法。
背景技术
集成电路制程在不断发展,器件的特征尺寸随之不断减小,纳米级以及次纳米级技术节点日益成熟。这与光刻工艺的设备的精进,最小单元特征尺寸的缩小有着密不可分的关系。然而,光有不断缩小的特征尺寸还不够,还需要同时提高光刻工艺的套准精度。
套准精度(Overlay)OVL也就是整个制程中当前层与前层之间的叠对精度,是现代所有高进度光刻机的重要性能指标之一,也是不断进步的光刻技术需要考虑的重要部分。套准精度会严重影响产品的良率和性能。因此,提高光刻机的套准精度,也是决定最小单元尺寸,也就是制造器件的特征尺寸的重要前提。。如果套准精度超过误差容忍度,那么前层和当前层的层间设计电路就可能会因为位移发生变差,甚至断路或者短路,从而影响产品的良率。
在集成电路制程中,在硅片的每一层都会做一个专门的标记:套准标记(overlaymark),用来通过量测机台测出层与层之间的套准误差。一般采用Bar in Bar的方式。除了制程中特定的CMP或金属层会影响overlay mark的清晰度,制程中产生的缺陷也会影响套准标记从而影响套准精度。
套准误差的表现有很多种形式,其中包括平移(shift)、旋转(rotate)、扩张(scaling)、偏转(skew)等形式,不同的误差形式会对曝光位置的偏移量造成不同的影响。几种基本的套准误差,分别针对硅片和曝光单元的X、Y方向,如下:
Wafer shift X、wafer shift Y
Wafer magnification(scaling)X、Wafer magnification(scaling)Y
Wafer rotation X、wafer rotation Y
曝光单元magnification(scaling)X、曝光单元magnification(scaling)Y
曝光单元rotation X、曝光单元rotation Y
3 sigma X、3 sigma Y
业界为了提高套准精度,进行了一系列的工艺改善,从仅对当前层layer进行套准OVL补正;发展到区分被对准层的机台再进行套准OVL补正;最近随着浸没式曝光机的引入,又进一步针对浸没式曝光机采用根据被对准层和当前层的曝光平台chuck进行套准补值。总体而言,现有技术改善套准精度的方法,大致分光刻机机台端的参数补正和硅片对准测量结果反馈补正两种。
光刻机机台端的参数补正是指,在光刻机参数中,找到相应的参数与套准精度的各个参数的关系,对其进行补正。其目的在于改善光刻机硬件本身性能所带来的套准误差。光刻机是一个系统,包括:环境,光罩平台,硅片曝光平台,对准系统等,其任一部分的误差都会导致产生集成电路制程中的套准误差,因此需要按机台的系统特性进行补正,以改善套准精度。
硅片对准测量结果反馈补正是指,实际的大批量生产中,成批的光刻机同时使用,不可避免的存在一批同时流片的硅片,其前层光刻对准曝光与当前层光刻的对准曝光不在同一个机台,或者虽然是同一个机台却不是同一个对准曝光平台的情况,为提高套准精度,尤其是特征尺寸在90纳米以下制程,现有工艺针对当前层与前层使用不同机台和不同硅片对准曝光平台chuck的情况进行Overlay的补正,以改善对准精度,但补正范围也仅限于此。下表中罗列了当前工艺对于Overlay的补正方式,仅限于对被对准前层的不同对准机台,不同chuck的补正。表中A、B为机台号,如果仅有一个chuck,则默认为chuck1。
当前层机台 | A‐Chuck 1 | A‐Chuck 1 | A‐Chuck 2 | A‐Chuck 2 |
前层机台 | B‐Chuck 1 | B‐Chuck 2 | B‐Chuck 1 | B‐Chuck 2 |
正如前文提到的,集成电路技术在不断发展,器件随着光刻工艺的设备的精进也不断减小,特征尺寸不断缩减,相对应的套准误差容忍度也在下降,这意味着对套准精度的要求更加严格。总所周知,光刻机是集成电路制程中最昂贵的设备,对其任何改动都需要大量的资金投入;光刻机又是最重要的设备,是每个制程的必经设备,任何电路都必须经过多次光刻才能将设计版图转化成最终产品;光刻机还是最精密的设备,对其硬件的调整需要极其小心,用失之毫厘差之千里来形容也不为过。因此针对进一步提高套准精度的技术要求,就需要开发一种光刻套准补正的方法,在不对光刻机硬件进行改动,不要求机台进行额外的环境监控影响流片速度的前提下,更好地改善套准精度,进而实现提高产品良率的最终目的。
发明内容
本发明所要解决的技术问题是在不对光刻机硬件进行改动,不要求机台进行额外的环境监控影响流片速度的前提下,更好地改善套准精度,进而实现提高产品良率的最终目的。
为解决上述技术问题,本发明提出了一种光刻套准补正的方法。
本发明提出一种光刻套准补正的方法,硅片以曝光单元为单位,逐个正向或负向扫描曝光,并抽样量测出套准结果,计算套准补偿值,反馈光刻机进行补正,其特征在于,按硅片曝光时正向或负向的扫描方向分别计算出正套准补偿值和负套准补偿值。
可选的,硅片以notch所在边为底部,其对立边为顶部,进行曝光扫描的定位;
优选的,所述硅片自顶部到底部扫描定义为正方向扫描,自底部到顶部扫描定义为负方向扫描;
优选的,所述逐个扫描曝光的路线为逐行进行,蛇形向上,同一曝光单元扫描方向相同,左右相邻的曝光单元扫描方向相反;
可选的,分别选取:数个正向扫描的曝光单元作为正套准补偿值量测的抽样样本;数个反向扫描的曝光单元作为负套准补偿值量测的抽样样本;
可选的,量测得到的的套准结果,按正或负扫描方向分开,由两个程式计算得到正或负的套准补偿值;
可选的,所述正套准补偿值反馈至正向扫描的曝光单元进行套准补正,负套准补偿值反馈给负向扫描的曝光单元。
由上述描述可知,本发明方法光刻套准补正主要是对正向或负向不同扫描方向的曝光单元分别抽样量测套准结构,得到套准结果,再由对应的套准补值的计算程式计算出各自的套准补偿值,最后反馈补正,按曝光单元的曝光扫描方向进行套准补正。
认识到套准精度的重要性,现有技术引入了一系列的改善手段,包括对当前层进行套准-OVL补正;区分被对准前层的机台分别OVL补正;以及针对浸没式曝光机,根据被对准前层和当前层的曝光平台进行OVL补值补正。
通过实际操作发现,除了上述补正情况之外,由曝光扫描引入的套准误差没有被考虑到。曝光扫描引入的套准误差主要是由于光刻机位移马达在不同扫描方向的机械运动引起的。于是,需要提出一种针对曝光扫描引入的套准误差的套准补正方法,使套准精度比通过现有技术得到的结果百尺竿头更进一步。
目前,在量产实践中,为了提高光刻产能,将曝光单位shot的扫描方向分为正方向(自底部notch到硅片顶部)和负方向(自硅片顶部到底部notch)。这种设置可以节省光刻机装片平台stage曝光时的移动距离,进而提高产能。但是不同的扫描方向要求光刻机位移马达提供不同方向机械运动的动力,因此位置的精度会有偏差,这些差异就造成了光刻曝光是OVL的偏差,我们称之为扫描方向性误差。为补偿这一差异,本发明提出进一步扫描方向区别对曝光单元进行套准补正的方法,能在现有技术基础上进一步提高OVL精度。本发明在线宽尺寸越来越小的情况下,其有易效果将愈发明显,愈发具有重要意义。
进一步的优化方案为:1)按照光刻扫描方向分别进行套准补值的计算;2)平衡产能需求和套准精度的提高,在量产中实行按扫描方向的OVL抽样量测,按正或负向扫描结果计算对应的套准补值,反馈光刻机,并以此补值完成套准补正;3)在硅片表面选取若干个曝光单元作为抽测样本,量测其套准结果即可以全面地反映整片硅片套准情况。上述方案充分兼顾量产对于流片速度的要求和实际套准情况的真实反映,在保证产能的前提下,实现光刻套准补正。
与现有技术相比,本发明方法在不对光刻机硬件进行改动,不要求机台进行额外的环境监控,不影响流片速度的前提下,更好地改善套准精度,进而实现提高产品良率的最终目的。
附图说明
图1是曝光单元不同扫描方向的示意图。。
图2是本发明方法OVL量测、补值计算和套准反馈与shot扫描方向的关系图。
图3是本发明方法与现有技术套准补正结果比较图。
图4是本发明方法与现有技术套准补正结果局部放大比较图。
图5是本发明方法的套准量测抽样样本位置示意图。
具体实施方式
为使本发明的内容更加清楚易懂,以下结合说明书附图,对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例,本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次,本发明利用示意图进行详细的表述,在详述本发明实例时,为了便于说明,示意图不依照一般比例局部放大,不应以此作为对本发明的限定。
本发明方法根据当前层机台所含的不同曝光平台chuck,按曝光单元-shot不同曝光方向进行OVL补值,囊括仅有一个chuck(默认为chuck1),或多个chuck的情况,将所有chuck与shot正、负曝光方向的全部组合包括在内。具体OVL补正组合列表如下:
其中:符号+和-表示分别表示shot正向或负向的扫描方向。
下面结合说明书附图,本发明方法以一个曝光平台chuck的光刻机为例作进一步说明。
附图1所示为硅片上曝光单元排列。
附图1中,数字表示shot接受曝光的先后次序,从靠近硅片底部右边开始为1,先向左继而向上,以与底部平行的方式蛇形来回移动,直到硅片顶部。
附图1中,符号+和-表示每个shot内部光刻扫描scan的方向,+、-代表相反的曝光方向,“+”代表正向扫描:从硅片底部往顶部移动扫描曝光,“-”代表负向扫描:从硅片顶部往底部移动扫描曝光。考虑到前层机台和当层机台不同也可能相同的扫描方向进行排列组合,每个被套准shot都存在四种可能的组合扫描,如表所列:
附图1中,所有shot按曝光路线与左右相邻shot的扫描方向相反,但每个shot内部的扫描方向相同。
附图2所示为本发明方法的OVL量测、补值计算和套准反馈与扫描scan方向之间的关系。其中程式1和程式2与现有技术套准补正的程式相同,因需分别针对不同扫描曝光单元,故加以区分。
附图3和附图4所示为比较现有技术和本发明方法OVL补正的结果。
需要说明的是,附图3、4中的线条均为OVL矢量:,其长短与OVL补正的Residue(残留值)相关,长度越长则残留值越高,补正效果越差;其方向与套准偏移的方向相关。
附图3的左图为使用现有技术补值后OVL的结果。右图为本发明方法针对不同扫描方向分别计算补值并反馈光刻机进行OVL补正的结果。附图4左列为现有技术补值后在硅片中间和边缘区域的局部放大图,右列为采用本发明方法补值后在硅片中间和边缘区域的局部放大图。
现有技术使用统一的补值进行补正,而本发明方法则按当层扫描方向,计算出正向和负向对准的两个补值,再分别对相应扫描单元进行补正。量测并记录shot的OVL结果,两者的差异,由图像分析可得结论如下。
1)总体上,现有技术补值后硅片各区域的OVL矢量均大于本发明方法补值后的结果;2)硅片边缘,尤其在距离硅片边缘小于等于4nm的区域内,其OVL矢量的长度均大于在硅片中间区域的OVL矢量的长度,这属于正常现象。然而,虽然同样是硅片边缘的OVL矢量的长度大于中间区域,但本发明方法套准补值的结果仍好于现有技术,这在附图4中硅片边缘E的图像的比较中更加明显;3)从附图4中硅片中间区域的局部放大图上可以明显发现,单纯就硅片中间区域而言,,使用现有技术补值后的左列图像中硅片中间部分C其相邻曝光单元的矢量大小存在明显的差异,左右相邻曝光单元的矢量方向和大小呈现两组不同的分布,而使用本发明方法补值的右图中,C区域则不明显,左右相邻曝光单元基本没有出现矢量差异。出现这种差异的原因与任何两个左右相邻曝光单元的扫描方向相反有关。
由图像显示可见,本发明的补正方法能够显著改善套准精度,使补正后的OVL矢量明显变得均匀。计算OVL的量测结果:附图3中,本发明方法补值的右图的3sigmaX和3sigmaY均比现有技术补值后的左图均减少了3纳米。对于28纳米的特征尺寸而言,本发明方法能够实现约50%的提升。这一优势在技术不断进步,器件尺寸继续缩小的将来会越发明显。
附图5为本发明方法正、负方向扫描曝光的抽样样本之选取方式的举例。图中数字为正向扫描的曝光单元,字母为负向扫描的曝光单元,两者左右相邻排列。一个量测程式选取全部正向扫描单元,另一个选取全部负向扫描单元,计算正、负的套准补值,分别反馈补正。
需要说明的是,对于样本的抽样选择方式,附图只罗列了其中的一种,并非对选择方式的任何限定。套准量测点的选取只要遵循区分+/-扫描shot的原则都应该在本发明方法的保护范围内。
综上所述,本发明方法光刻套准补正主要对是正、负不同扫描方向的曝光单元分别抽样量测其套准结构,再由对应的套准补值的计算程式计算出各自的套准补偿值,最后反馈光刻机,按曝光单元的曝光扫描方向进行套准补正。与现有技术相比,本发明方法在不对光刻机硬件进行改动,不要求机台进行额外的环境监控影响流片速度的前提下,更好地改善套准精度,进而实现提高产品良率的最终目的。
上述描述仅是对本发明方式的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (3)
1.一种光刻套准补正的方法,硅片以曝光单元为单位,逐个正向或负向扫描曝光,并抽样量测出套准结果,计算套准补偿值,反馈光刻机进行补正,其特征在于,按硅片曝光时正向或负向的扫描方向分别计算出正套准补偿值和负套准补偿值,分别选取:数个正向扫描的曝光单元作为正套准补偿值量测的抽样样本;数个反向扫描的曝光单元作为负套准补偿值量测的抽样样本;硅片以notch所在边为底部,其对立边为顶部定位,进行逐个扫描曝光;所述逐个扫描曝光的路线为逐行进行,蛇形向上,同一曝光单元扫描方向相同,左右相邻的曝光单元扫描方向相反,所述正套准补偿值反馈至正向扫描的曝光单元进行套准补正,负套准补偿值反馈给负向扫描的曝光单元。
2.如权利要求1所述的一种光刻套准补正的方法,其特征在于,所述硅片自顶部到底部扫描定义为正方向扫描,自底部到顶部扫描定义为负方向扫描。
3.如权利要求1所述的一种光刻套准补正的方法,其特征在于,量测得到的的套准结果,按正或负扫描方向分开,由两个程式计算得到正或负的套准补偿值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510626687.4A CN105093858B (zh) | 2015-09-28 | 2015-09-28 | 一种光刻套准补正的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510626687.4A CN105093858B (zh) | 2015-09-28 | 2015-09-28 | 一种光刻套准补正的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105093858A CN105093858A (zh) | 2015-11-25 |
CN105093858B true CN105093858B (zh) | 2018-03-23 |
Family
ID=54574596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510626687.4A Active CN105093858B (zh) | 2015-09-28 | 2015-09-28 | 一种光刻套准补正的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105093858B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101086626A (zh) * | 2006-06-07 | 2007-12-12 | 台湾积体电路制造股份有限公司 | 光刻法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5923041A (en) * | 1995-02-03 | 1999-07-13 | Us Commerce | Overlay target and measurement procedure to enable self-correction for wafer-induced tool-induced shift by imaging sensor means |
KR100431329B1 (ko) * | 2001-10-11 | 2004-05-12 | 삼성전자주식회사 | 반도체 웨이퍼 오버레이 보정방법 |
DE10350708B4 (de) * | 2003-10-30 | 2008-07-10 | Qimonda Ag | Verfahren zur Bestimmung eines Translationsfehlers eines Waferscanners bei der photolithographischen Strukturierung eines Halbleiterwafers |
US8638438B2 (en) * | 2011-08-17 | 2014-01-28 | International Business Machines Corporation | Self-calibrated alignment and overlay target and measurement |
-
2015
- 2015-09-28 CN CN201510626687.4A patent/CN105093858B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101086626A (zh) * | 2006-06-07 | 2007-12-12 | 台湾积体电路制造股份有限公司 | 光刻法 |
Also Published As
Publication number | Publication date |
---|---|
CN105093858A (zh) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9594309B2 (en) | Method and apparatus to characterize photolithography lens quality | |
CN101278237B (zh) | 用于同时决定叠对准确度及图案放置误差的结构与方法 | |
US9513565B2 (en) | Using wafer geometry to improve scanner correction effectiveness for overlay control | |
CN110941150A (zh) | 一种套刻误差的补偿方法及装置 | |
CN108628107A (zh) | 套刻误差测量方法及套刻标记 | |
CN1223898C (zh) | 光掩模的制造方法和使用该光掩模的半导体装置制造方法 | |
DE102013102970B4 (de) | Verfahren und Vorrichtung zur Überlagerungs-Metrologie | |
DE102015118071A1 (de) | Verfahren und Systeme zum Diagnostizieren eines Halbleiter-Wafers | |
US20090033353A1 (en) | Systems and methods for electrical characterization of inter-layer alignment | |
CN108803264A (zh) | 晶圆上多个对准标记的集中放置和光刻位置的确定方法 | |
CN110543083A (zh) | 光刻叠对校正以及光刻工艺 | |
CN105093858B (zh) | 一种光刻套准补正的方法 | |
DE112018005785T5 (de) | Optische maskenprüfung | |
CN103592820B (zh) | 一种全局调平边沿扫描的装置和方法 | |
CN110223917B (zh) | 降低铜化学机械研磨对后端套准精度的影响的方法 | |
DE112006000840B4 (de) | Verfahren zur Herstellung einer Halbleiteranordnung sowie Verfahren zum Entwerfen einer Halbleiteranordnung | |
US20130200535A1 (en) | Overlay mark for multiple pre-layers and currently layer | |
KR100904732B1 (ko) | 오정렬 가늠 마크를 이용한 정렬도 측정 방법 | |
CN111123662A (zh) | 一种获取套刻误差量测数据的方法及装置 | |
US20220415725A1 (en) | Overlay mark design for electron beam overlay | |
US9798228B2 (en) | Maximizing potential good die per wafer, PGDW | |
CN110794645B (zh) | 确定合适的opc修正程序的方法及装置、掩膜版及优化方法 | |
Gutman et al. | Optical imaging metrology calibration using high voltage scanning electron microscope at after-development inspection for advanced processes | |
US9753373B2 (en) | Lithography system and semiconductor processing process | |
CN104111596A (zh) | 用于光刻设备的全局调平的装置和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |