DE10340004A1 - Elektrophoreseprozesse für die selektive Aufbringung von Materialien auf ein Halbleiterbauelement - Google Patents
Elektrophoreseprozesse für die selektive Aufbringung von Materialien auf ein Halbleiterbauelement Download PDFInfo
- Publication number
- DE10340004A1 DE10340004A1 DE10340004A DE10340004A DE10340004A1 DE 10340004 A1 DE10340004 A1 DE 10340004A1 DE 10340004 A DE10340004 A DE 10340004A DE 10340004 A DE10340004 A DE 10340004A DE 10340004 A1 DE10340004 A1 DE 10340004A1
- Authority
- DE
- Germany
- Prior art keywords
- bias
- anode
- semiconductor device
- bath
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 138
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000000576 coating method Methods 0.000 title claims abstract description 37
- 239000000463 material Substances 0.000 title claims description 23
- 238000001962 electrophoresis Methods 0.000 title description 15
- 230000008569 process Effects 0.000 title description 10
- 230000008021 deposition Effects 0.000 title description 8
- 238000004519 manufacturing process Methods 0.000 title description 5
- 239000002245 particle Substances 0.000 claims abstract description 52
- 239000011248 coating agent Substances 0.000 claims abstract description 31
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 56
- 239000011574 phosphorus Substances 0.000 claims description 18
- 229910052698 phosphorus Inorganic materials 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 239000003989 dielectric material Substances 0.000 claims description 9
- YIXJRHPUWRPCBB-UHFFFAOYSA-N magnesium nitrate Chemical compound [Mg+2].[O-][N+]([O-])=O.[O-][N+]([O-])=O YIXJRHPUWRPCBB-UHFFFAOYSA-N 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 4
- 230000004907 flux Effects 0.000 claims description 4
- 238000003384 imaging method Methods 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 4
- 230000036316 preload Effects 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 description 8
- 239000002904 solvent Substances 0.000 description 7
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000003792 electrolyte Substances 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 239000012190 activator Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000002209 hydrophobic effect Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000004417 polycarbonate Substances 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- VTHJTEIRLNZDEV-UHFFFAOYSA-L magnesium dihydroxide Chemical compound [OH-].[OH-].[Mg+2] VTHJTEIRLNZDEV-UHFFFAOYSA-L 0.000 description 2
- 239000000347 magnesium hydroxide Substances 0.000 description 2
- 229910001862 magnesium hydroxide Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- -1 polypropylene Polymers 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- VWDWKYIASSYTQR-UHFFFAOYSA-N sodium nitrate Chemical compound [Na+].[O-][N+]([O-])=O VWDWKYIASSYTQR-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000007784 solid electrolyte Substances 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000003756 stirring Methods 0.000 description 2
- 229910019655 synthetic inorganic crystalline material Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- JLVVSXFLKOJNIY-UHFFFAOYSA-N Magnesium ion Chemical compound [Mg+2] JLVVSXFLKOJNIY-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical group [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000007062 hydrolysis Effects 0.000 description 1
- 238000006460 hydrolysis reaction Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910001425 magnesium ion Inorganic materials 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 238000010433 powder painting Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 235000010344 sodium nitrate Nutrition 0.000 description 1
- 239000004317 sodium nitrate Substances 0.000 description 1
- 238000007592 spray painting technique Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 238000001429 visible spectrum Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13062—Junction field-effect transistor [JFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
Description
- Das technische Gebiet dieser Offenbarung sind Halbleiterherstellungsverfahren und insbesondere ein Verfahren zum selektiven Aufbringen von Materialien auf ein Halbleiterbauelement.
- Jüngste Verbesserungen in der Beleuchtungstechnologie haben eine Weiß-Festkörperlampentechnologie basierend auf der Verwendung von Blau- oder Ultraviolett-AlGaN-Lichtemissionsdioden (-LEDs) oder Laserdioden entwickelt. Diese Vorrichtungen bieten das interessante Potential von hochwirksamen Niederspannungsbeleuchtungsquellen, die stabil, sehr zuverlässig und billig sind. Für Industrieländer sind die potentiellen Energieeinsparungen sehr bedeutend. In den Vereinigten Staaten wird etwa 20 % der gesamten Elektrizität und etwa 7,2 % der gesamten Energie zur Beleuchtung verwendet. Energieeinsparungen können außerdem zu Umweltverbesserungen führen, indem die Emissionen von kohle- oder ölgefeuerten Kraftwerken gesenkt werden. Eine Niederspannungs-Festkörperbeleuchtung bietet außerdem die Gelegenheit, einen Vorteil aus lokalen Leistungsquellen zu ziehen, was den Bedarf nach teuren Stromversorgungsnetzen reduziert. Eine Niederspannungs-Festkörperbeleuchtung bietet einen breiten Bereich neuer Beleuchtungsquellen und -produkte, einschließlich einer verteilten Tafelbeleuchtung, gleichförmiger Beleuchtungssysteme und intelligenter Beleuchtungsschemata.
- Eine Weiß-Festkörperlampe kann durch ein Beschichten einer herkömmlichen AlGaN-Diode mit Phosphor erhalten werden. Das Phosphor ist so ausgewählt, daß es stark in den Regionen der Diodenemission (blau oder UV) absorbiert und wirksam diese Energie an einen Aktivator überträgt, der Licht in dem sichtbaren Spektrum, wie z. B. grün oder rot oder eine Kombination aus grün und rot, emittiert. Phosphor, das erfolgreich verwendet wird, ist Yttrium-Aluminium-Granat: cäsium-dotiertes (YAG:Ce-) Phosphor. YAG:Ce-Phosphor weist den Vorteil auf, daß der Cäsiumaktivator stark in der Blauregion absorbiert und intern diese Strahlung nach unten in ein breites Gelbspektrum umwandelt, das sich mit dem Blaupumplicht von der LED kombiniert, um ein weißes Spektrum zu erzeugen. Andere potentielle Phosphorsysteme können zwei Aktivatoren verwenden oder in der Blau- oder UV-Region angeregt werden. Zusätzlich können mehrere Phosphore gemischt werden, um ein Weißlicht zu ergeben.
-
1 zeigt ein schematisches Diagramm einer typischen Flach-LED, die in einer reflektierenden Schale befestigt ist. Der LED-Chip80 , der eine Oberseite81 und Seiten82 aufweist, weist eine p-Seite84 , eine aktive Region85 und eine n-Seite86 auf. Ein erster Leitungsrahmen88 und ein zweiter Leitungsrahmen90 können elektrische Verbindungen zwischen dem LED-Chip80 und einer Schaltungsplatine (nicht gezeigt) liefern. Der LED-Chip80 ist in einer reflektierenden Schale92 in dem ersten Leitungsrahmen88 angeordnet, um durch den LED-Chip80 erzeugtes Licht zu reflektieren. Der erste Leitungsrahmen88 kann elektrisch direkt durch einen Kontakt oder verdrahtet mit der n-Seite86 verbunden sein. Der zweite Leitungsrahmen90 kann elektrisch durch einen Golddraht94 an der Oberseite oder Seite des LED-Chips80 mit der p-Seite84 verbunden sein. - Um eine Lichtemission zu erzielen, ist der LED-Chip
80 üblicherweise um 2 bis 4 Volt vorwärts vorgespannt bzw. Fluß-gepolt, was gleich der Bandlückenenergie des Halbleiters ist, d. h. die p-Seite84 wird bei positiven 2 bis 4 Volt über der n-Seite86 gehalten. Im allgemeinen tritt eine Lichtemission von der p-Seite84 des LED-Chips80 auf und wird sehr intensiv von den Seiten82 des LED-Chips80 und weniger intensiv von der Oberseite81 der p-Seite84 emittiert. - Anstelle des Flach-LED-Chips, der in
1 dargestellt ist, kann der LED-Chip eine umgekehrte Trapezgeometrie aufweisen, wobei die große Fläche des Trapez oben liegt, so daß das innerhalb der p-Seite erzeugte Licht intern reflektiert wird und von dem LED-Chip nach oben gelangt. Die umgekehrte Trapezgeometrie weist den Nachteil auf, daß zusätzliches Diodenmaterial erforderlich ist, um den ordnungsgemäßen Reflexionswinkel zu erzielen. Der Trapez-LED-Chip oder jeder andere extern geformte LED-Chip kann mit oder ohne Reflexionsschale verwendet werden. - Die kommerzielle Technik, die üblicherweise bei einer Phosphoraufbringung auf LEDs verwendet wird, beinhaltet die Verwendung von Phosphorpulvern, die in einem Flüssigpolymersystem gemischt werden, wie z. B. Polypropylen, Polycarbonat oder häufiger Epoxidharz oder Silikon. Im allgemeinen wird eine kleine Menge des mit Phosphor imprägnierten Epoxids einfach auf die LED-Form gestrichen oder aufgebracht, dann getrocknet oder ausgehärtet. Eine Klarepoxidlinse wird dann um die Form aufgebaut, obwohl das mit Phosphor imprägnierte Epoxid verwendet werden kann, um die gesamte LED-Linse aufzubauen. Andere Techniken beinhalten außerdem ein Bestäuben von Phosphorpulvern oder Spritzlakkieren von flüssigen Phosphorpulvermischungen direkt auf die LED-Form.
- Gegenwärtige Phosphoraufbringungsverfahren sind in der Produktion ineffizient und das Ergebnis liegt unterhalb eines Optimums. Anstelle eines selektiven Beschichtens von nur den Lichtemissionsregionen der Diode wird das Phosphor über dem gesamten Diodengehäuse aufgebracht. Ein Großteil des Phosphors wird verschwendet, das während einer Anwendung abgewaschen wird und eine spätere Wiedergewinnung erfordert. Das Phosphor stellt an den stark erwünschten Orten keinen guten Kontakt zu der Diodenoberfläche für eine wirksame Energieübertragung von der Diode zu dem Phosphor her. Zusätzlich sind die gegenwärtigen Phosphoraufbrin gungsverfahren schwierig in eine Massenproduktion zur Beschichtung vieler einzelner Dioden und zur Beschichtung großer Arrays von Dioden, die auf Schaltungs- oder Keramikplatinen befestigt sind, zu übertragen.
- Den resultierenden Weiß-Festkörperlampen kann eine Farbwiederholbarkeit und -einheitlichkeit fehlen, so daß dieselben nicht geeignet für farbkritische Anwendungen sind. Die Lampen können ineffizient sein und einen kleineren Teil der Chipstrahlung in sichtbares Licht umwandeln als möglich, und zwar deshalb, weil Phosphor von den Lichtemissionsregionen der Diode entfernt plaziert ist, und aufgrund einer Absorption und Reflexion bei Bindemittelmaterialien.
- Es wäre wünschenswert, über ein Verfahren zum selektiven Aufbringen von Materialien auf einem Halbleiterbauelement zu verfügen, das die obigen Nachteile überwindet.
- Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren oder ein System zu schaffen, mit deren Hilfe spezielle Beschichtungen von Lampen großproduktionstechnisch realisiert werden können.
- Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 oder 18 oder ein System gemäß Anspruch 13 gelöst.
- Die vorliegende Erfindung ermöglicht eine Feinsteuerung gegenüber einer Materialaufbringung auf einem Halbleiterbauelement. Dies vermeidet eine Aufbringung auf dem Rest des Halbleiterbauelements oder einer Befestigungsstruktur, was eine Materialverschwendung reduziert und eine Beschichtung nur dort, wo diese erforderlich ist, liefert. Die vorliegende Erfindung verbessert eine Herstellungswirksamkeit dadurch, daß sie als ein kontinuierlicher Prozeß arbeiten kann und Arrays von Halbleiterbauelementen zu einer Zeit beschichten kann.
- Ein Aspekt der vorliegenden Erfindung liefert ein Verfahren zum Beschichten eines Halbleiterbauelements, das eine p-Seite und eine n-Seite aufweist, unter Verwendung eines Bades, das suspendierte Teilchen enthält. Eine Diode ist in dem Bad mit dem Halbleiterbauelement angeordnet. Eine erste Vorspannung wird zwischen die Anode und die p-Seite angelegt, um die Diode bei einer positiven Spannung bezüglich der p-Seite zu halten. Eine zweite Vorspannung wird zwischen die p-Seite und die n-Seite angelegt, um zu bewirken, daß die suspendierten Teilchen auf dem Halbleiterbauelement aufgebracht werden.
- Ein weiterer Aspekt der vorliegenden Erfindung liefert ein System zum Beschichten eines Halbleiterbauelements, das eine p-Seite und eine n-Seite aufweist. Das System weist ein Bad, das suspendierte Teilchen enthält; eine Diode, die in dem Bad angeordnet ist; eine Einrichtung zum Anordnen des Halbleiterbauelements in dem Bad; eine Einrichtung zum Anlegen einer ersten Vorspannung zwischen die Anode und die p-Seite, um die Diode auf einer positiven Spannung bezüglich der p-Seite zu halten; und eine Einrichtung zum Anlegen einer zweiten Vorspannung zwischen die p-Seite und die n-Seite auf.
- Ein weiterer Aspekt der vorliegenden Erfindung liefert ein Verfahren zum Beschichten einer lichtemittierenden Diode, die eine p-Seite und eine n-Seite aufweist, unter Verwendung eines Bades, das Phosphorteilchen und Magnesiumnitrat enthält. Eine Anode ist in dem Bad mit der lichtemittierenden Diode angeordnet. Eine erste Vorspannung wird zwischen die Anode und die p-Seite angelegt, um die Anode bei einer positiven Spannung bezüglich der p-Seite zu halten. Eine zweite Vorspannung wird zwischen die p-Seite und die n-Seite angelegt, um zu bewirken, daß die Phosphorteilchen auf der lichtemittierenden Diode aufgebracht werden.
- Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
-
1 ein schematisches Diagramm einer typischen Flach-LED, die in einer Reflexionsschale befestigt ist; -
2A und2B eine Vorrichtung bzw. eine Potentialdarstel lung für ein Verfahren zum selektiven Aufbringen von Materialien auf einem Halbleiterbauelement der vorliegenden Erfindung; und -
3 ein Flußdiagramm eines Verfahrens zum selektiven Aufbringen von Materialien auf einem Halbleiterbauelement der vorliegenden Erfindung. - Die vorliegende Erfindung liefert ein Verfahren und eine Vorrichtung zum selektiven Aufbringen von Materialien auf ein Halbleiterbauelement, wie z. B. Aufbringen von Phosphoren und anderen optischen Materialien auf eine lichtemittierende Diode (LED), unter Verwendung eines Elektrophoreseaufbringungsprozesses. Das Halbleiterbauelement weist eine p-Seite und eine n-Seite auf. Eine erste Vorspannung wird zwischen eine Anode und die p-Seite des Halbleiterbauelements angelegt. Eine zweite Vorspannung wird zwischen die p-Seite und die n-Seite des Halbleiterbauelements angelegt. Die relative Vorspannung der p-Seite und der n-Seite bestimmt, wo eine Beschichtung auf dem Halbleiterbauelement aufgebracht wird. Ein optionaler Vorbeschichtungsprozeß wird verwendet, um ein dielektrisches Material mit hohem spezifischen Widerstand, wie z. B. Silika, auf das Halbleiterbauelement aufzubringen. Die Vorbeschichtung kann das elektrische Feld auf der Oberfläche des Halbleiterbauelements ausgleichen, wo lokale Merkmale, wie z. B. Metallverbindungen oder Passivierungsschichten, das elektrische Feld während einer Phosphoraufbringung ohne Vorbeschichtung stören.
- Die
2A und2B stellen ein Vorrichtungsblockdiagramm bzw. eine Potentialdarstellung für das Verfahren zum selektiven Aufbringen von Materialien auf ein Halbleiterbauelement der vorliegenden Erfindung dar. Der exemplarische Fall einer Phosphorteilchenaufbringung auf einer lichtemittierenden Diode (LED) wird vorgestellt. - Die Elektrophorese- (EP-) Aufbringungsvorrichtung
30 weist ein Bad32 , eine Anode34 , eine erste Leistungsversorgung36 und eine zweite Leistungsversorgung38 auf. Die EP-Aufbringungsvorrichtung30 ist mit einem zu beschichtenden Halbleiterbauelement50 verbunden. Die elektrischen Verbindungen zu dem Halbleiterbauelement50 hängen von der Konfiguration des Halbleiterbauelements50 ab. Für eine LED-Lampe, die mit einem Leitungsrahmen verbunden ist, geschieht die elektrische Verbindung durch den Leitungsrahmen. Eine Anzahl von Leitungsrahmen ist parallel geschaltet, um einen Stapel zur Beschichtung herzustellen. Für einen LED-Wafer oder eine -Schaltungsplatine, der/die eine Mehrzahl von LED-Chips enthält, erfolgt die elektrische Verbindung durch eine Schnittstelle, die eine Verbindung mit jedem der LED-Übergänge liefert. Die elektrische Verbindung wird durch eine Anordnung, die die Funktion eines Bereitstellens einer Spannung über das Halbleiterbauelement durchführt, hergestellt. - Das Bad
32 weist ein Fluidlösungsmittel, wie z. B. Isopropyl-Alkohol, mit einem Festelektrolyt, wie z. B. Magnesiumnitrat (Mg(NO3)2 ) , Natriumnitrat (NaNO3) oder jeder anderen chemischen Verbindung (Salz, Säure oder Base), die sich in elektrisch geladene Ionen dissoziiert, wenn sie in dem Fluidlösungsmittel gelöst ist, auf. Das resultierende Elektrolyt, das in dem Lösungsmittel gelöst ist, wird verwendet, um das Lösungsmittel leitfähig zu machen. Das Bad32 enthält außerdem suspendierte Teilchen, wie z. B. Phosphorteilchen. Das Bad32 wird üblicherweise in einem Becken zur Stapelverarbeitung von Halbleiterbauelementen gehalten, obwohl bei anderen Ausführungsbeispielen das Bad32 durch einen Kanal zur kontinuierlichen Verarbeitung fließt. Eine kleine Menge Wasser wird im allgemeinen zu dem Bad32 zugegeben, um die Reaktionsrate und Adhäsionseigenschaften zu verbessern. Für den exemplarischen Fall eines Magnesium-Nitrat-Elektrolyts wird Magnesiumhydroxid an der Kathode durch die Hydrolyse von Wasser erzeugt, das mit den Magnesiumionen reagiert. Das Magnesiumhydroxid wirkt als ein Bindemittel für den Phosphor, der auf der Kathode aufgebracht ist, was die Adhäsion des Phosphors an der Substratoberfläche erhöht. Das Elektrolyt lädt außerdem die aufzubringenden Teilchen, wie z. B. Phosphorteilchen, positiv, so daß die Teilchen durch ein elektrisches Feld auf eine Kathode, wo dieselben haften, getrieben werden. - Die EP-Aufbringungsvorrichtung
30 umfaßt allgemein eine Rührvorrichtung (nicht gezeigt), um das Bad32 gemischt zu halten. Die Lösung wird durch das Rühren gut gemischt, wie z. B. ein 24 Stunden dauerndes Rühren. Die Anode34 ist eine große Platte aus Platin, Kohlenstoff oder einem anderen inerten leitfähigen Material. Das Halbleiterbauelement50 ist mechanisch in dem Bad32 mit einem Rahmen (nicht gezeigt), der das Halbleiterbauelement50 oder eine Mehrzahl von Halbleiterbauelementen trägt, angeordnet. Üblicherweise ist der Rahmen angeordnet, um eine Störung mit dem Fluß des Bades32 und einer Teilchenaufbringung zu vermeiden. Der Rahmen ist jede Anordnung, die die Funktion eines Anordnens des Halbleiterbauelements in dem Bad durchführt. - Das Halbleiterbauelement
50 weist einen p-i-n-Übergang auf und weist eine p-Seite52 , eine aktive Region54 und eine n-Seite56 auf. Das Halbleiterbauelement50 ist jedes Halbleiterbauelement, das einen Halbleiterübergang aufweist, wie z. B. eine lichtemittierende Diode (LED), eine Elektrolumineszenzvorrichtung, eine Laserdiode, ein pnp- oder npn-Transistor, ladungsgekoppelte Bauelemente (CCDs), eine CMOS-Bilderzeugungsvorrichtung, eine Amorphsiliziumvorrichtung, eine Röntgenstrahlenbilderzeugungsvorrichtung, ein Phototransistor oder jeder andere Halbleiter oder Halbleiterbauelementarrays. Die erste Leistungsversorgung36 ist zwischen die Anode34 und die p-Seite52 des Halbleiterbauelements50 geschaltet, um eine erste Vorspannung zu liefern; die zweite Leistungsversorgung38 ist zwischen die p-Seite52 und die n-Seite56 des Halbleiterbauelements50 geschaltet, um eine zweite Vorspannung zu liefern. Die erste Leistungsversorgung36 behält die Anode34 bei einer positiven Spannung bezüglich der p-Seite52 , um die Phosphorteilchen in Richtung des Halbleiterbauelements50 zu treiben. Die p-Seite52 wirkt als die Badkathode. Das Halbleiterbauelement ist ein einzelnes Bauelement, wie z. B. eine Einzel-LED, oder Arrays von Halbleiterbauelementen, wie z. B. eine Mehrzahl von LEDs, die auf einer PC-Platine befestigt sind. - Für Fachleute auf diesem Gebiet ist es ersichtlich, daß die bestimmte Elektrodentrennung zwischen der Anode
34 und der p-Seite52 , Spannungen und eine Halbleiterbauelementkonfiguration abhängig von den Bedingungen, der Probegröße, der Leitfähigkeit und den erwünschten Ergebnissen variiert werden. Eine Elektrodentrennung zwischen der Anode34 und der p-Seite52 von etwa 3 bis 10 cm und eine Spannung der ersten Leistungsversorgung36 von etwa 40 bis 500 Volt werden z. B. verwendet. Der Strom variiert abhängig von der zu beschichtenden Flächengröße und der erwünschten Aufbringungszeit von etwa 5 bis 100 mA/cm2. Merkmalsgrößen, die ganze 40 um klein sind, mit Beschichtungen von 2 bis 10 mg/cm2 wurden mit dem vorliegenden EP-Aufbringungsprozeß erzielt. - Ein lokales Anlegen eines Potentials über das Halbleiterbauelement
50 beeinflußt die Aufbringung der Phosphorteilchen. Die lokale Feldstärke ist viel größer als die Feldstärke zwischen der Anode34 und der p-Seite52 , da die Dicke der aktiven Region54 in dem Halbleiterbauelement50 üblicherweise sehr klein ist. Bei einem Ausführungsbeispiel liefert die zweite Leistungsversorgung38 eine positive Spannung zu der n-Seite56 bezüglich der p-Seite52 , so daß das Halbleiterbauelement50 rückwärts vorgespannt bzw. Sperr-gepolt ist. Bei einem anderen Ausführungsbeispiel ist die zweite Leistungsversorgung38 so schaltbar, daß die zweite Leistungsversorgung38 eine positive Spannung an die n-Seite56 bezüglich der p-Seite52 liefert (Halbleiterbauelement50 rückwärts vorgespannt), eine neutrale Spannung an die n-Seite56 bezüglich der p-Seite52 liefert (Halbleiterbauelement50 null-vorgespannt) oder eine negative Spannung an die n-Seite56 bezüglich der p-Seite52 liefert (Halbleiterbauelement50 vorwärts vorgespannt). - Obwohl
2A das Beispiel eines Anlegens von Spannungen mit der ersten Leistungsversorgung36 , die zwischen die Anode34 und die p-Seite52 geschaltet ist, und der zweiten Leistungsversorgung38 , die zwischen die p-Seite52 und die n-Seite56 geschaltet ist, liefert, können unterschiedliche Konfigurationen verwendet werden, um die erforderlichen relativen Spannungen zu erzeugen. Bei einem weiteren Ausführungsbeispiel kann die zweite Leistungsversorgung zwischen die Anode34 und die n-Seite56 geschaltet sein, um die zweite Vorspannung über das Halbleiterbauelement50 zu liefern, wobei die erste Leistungsversorgung36 zwischen die Anode34 und die p-Seite52 geschaltet bleibt. Bei noch einem weiteren Ausführungsbeispiel können die p-Seite52 und die n-Seite56 kurzgeschlossen sein, um das Halbleiterbauelement50 null-vorzuspannen. -
2B zeigt ein Potentialdiagramm relativ zu der Position der in2A gezeigten Elemente zum unterschiedlichen Vorspannen des Halbleiterbauelements. Das Potential zwischen der Anode34 und der p-Seite52 (Badkathode) wird durch die erste Leistungsversorgung36 geliefert. In Experimenten wurden Abstände zwischen der Anode34 und der p-Seite52 von 3 bis 6 cm mit Potentialen von 20 bis 200 Volt verwendet, was Feldstärken von 3,33 bis 66,67 Volt/cm erzeugt. Das Potential zwischen der p-Seite52 und der n-Seite56 wird durch die zweite Leistungsversorgung38 geliefert. Der Spannungsabfall über das Halbleiterbauelement50 ist betragsmäßig verglichen mit dem Potential zwischen der Anode34 und der p-Seite52 klein, wobei der Abstand zwischen der p-Seite52 und der n-Seite56 jedoch klein ist, so daß die resultierende Feldstärke groß ist. Ein Spannungsabfall über das Halbleiterbauelement50 von etwa 0,2 bis 0,4 Volt mit einem Abstand von 1 bis 2 um ergibt eine Feldstärke von etwa 2.000 Volt/cm. Obwohl die tatsächliche Wirkung aufgrund einer lokalen Wechselwirkung zwischen der Lösung und den Seiten des Halbleiterbauelements kleiner sein kann, ist die Feldstärke beträchtlich und die verschiedenen Vorspannungsmodi werden verwendet, um unterschiedliche Ergebnisse zu erzielen. Drei Vorspannungsmodi sind abhängig davon, wie die Spannung der zweiten Leistungsversorgung38 angelegt wird, definiert- Vorwärtsvorspannen bzw. Flußpolen, wenn die p-Seite-Spannung größer als die n-Seite-Spannung ist, Null-Vorspannen, wenn die p-Seite-Spannung gleich der n-Seite-Spannung ist, und Rückwärtsvorspannen bzw. Sperpolen, wenn die p-Seite-Spannung kleiner als die n-Seite-Spannung ist. - Bei einer Null-Vorspannung zwischen der p-Seite und der n-Seite ist das elektrische Feld über das Halbleiterbauelement
50 an der p-Seite52 Null, wird in zunehmendem Maße negativ (z. B. um etwa 2 Volt bei einer InGaN-Diode), bevor es ansteigt, um zu Beginn der n-Seite56 wieder Null zu werden. Das Potential über das Halbleiterbauelement50 wird deshalb zwischen der p-Seite52 und der n-Seite56 in zunehmendem Maße positiver. Unter dieser Bedingung ist, wenn die p-Seite52 und die n-Seite56 verbunden sind, der Punkt des niedrigsten Feldes in der Mitte der aktiven Region54 und die Phosphorteilchen lagern sich zuerst dort an. - Für ein Null-Vorspannen nahe Bedingungen eines Gleichgewichts verteilt sich das Hochübergangsfeld in dem Halbleiterbauelement
50 in das Bad32 und führt schnell dazu, daß die Phosphorteilchen entlang der Seiten des Halbleiterbau elements50 aufgebracht werden. Die hohe Treibrate kann jedoch schnell eine Verarmung von Phosphorteilchen in dem Bad32 nahe der Region mit hoher Feldstärke bewirken. Die Größe der Verarmungsregion hängt von der Diffusionsrate der Phosphorteilchen in dem Bad32 ab. Wenn nicht mehr Phosphorteilchen in das Bad32 um die Region mit hoher Feldstärke diffundieren können, verlangsamt sich der EP-Aufbringungsprozeß, um mit der Rate übereinzustimmen, mit der Phosphorteilchen in diese Region diffundieren können, was die Schichtdicke und Aufbringungsrate einschränkt. - Für ein Vorwärtsvorspannen über das Halbleiterbauelement
50 wird der Spannungsabfall über den verarmten Bereich des Halbleiterbauelements50 sehr klein, wenn die angelegte Spannung gleich der eingebauten Vorspannung des Halbleiterbauelements50 wird. So wird die Übergangsfeldstärke und Feldverteilung in dem Bad32 nahe dem Halbleiterbauelement50 stark reduziert und nähert sich Null an. Das Potential der n-Seite56 ist nahe dem der p-Seite52 , so daß der höchste Spannungsabfall in dem Bad32 zwischen der Badanode34 und allen Oberflächen des Halbleiterbauelements50 auftritt. Für die beispielhafte Vorrichtung ist die Phosphoraufbringung nicht unterschiedlich und bedeckt die gesamte LED, einschließlich der Reflexionsschale, wenn dieselbe mit der n-Seite verbunden ist. Die Vorwärtsvorspannung wird unter der Nennspannung für das Halbleiterbauelement gehalten, um einen Schaden an dem Halbleiterbauelement zu vermeiden. - Ein weiteres Ausführungsbeispiel, das ein Vorwärtsvorspannen verwendet, beinhaltet die Verwendung der Lichtemission von der LED im Inneren des Bades
32 , um die Aufbringung der Phosphorteilchen in den Lichtemissionsbereichen des Halbleiterbauelements50 photoelektrisch zu verbessern. Dies ist ein Ergebnis des „photoelektrischen Effekts", der die Leitfähigkeit einiger Materialien durch eine Ionisierung verbessert. Deshalb wird die Leitfähigkeit ionisierter Teilchen in der Umgebung der LED-Lichtemissionsbereiche verbessert, was zu dickeren Aufbringungsschichten führt, wenn der Lichtstrom höher ist. Dies führt zu einer einheitlicheren Abwärtsumwandlung des LED-Lichts und nachfolgend zu einer isotroperen optischen Emission aus dem Bauelement. - Für ein Rückwärtsvorspannen über das Halbleiterbauelement
50 weist die n-Seite56 des Halbleiterbauelements50 eine hohe positive Spannung bezüglich der p-Seite52 des Halbleiterbauelements50 und außerdem eine kleine negative Spannung bezüglich der Badanode34 auf. So ist das Potentialprofil, das die Phosphorteilchenaufbringung treibt, zwischen der Badanode34 und der p-Seite52 des Halbleiterbauelements 50 am steilsten. Die meisten Phosphorteilchen werden an der p-Seite52 aufgebracht. Für den exemplarischen Prozeß der Phosphoraufbringung auf einer LED werden die Phosphorteilchen vorzugsweise auf der p-Seite52 und an den Seiten der LED sehr nahe an der aktiven Region54 aufgebracht, wie dies in den meisten Anwendungen für eine beste Leistung erforderlich ist. Die Rückwärtsvorspannung wird unter der Rückwärtsvorspannungs-Durchschlagspannung für das Halbleiterbauelement gehalten, um einen Schaden an dem Halbleiterbauelement zu vermeiden. Die Rückwärtsvorspannungs-Durchschlagspannung ist für die meisten Halbleiterbauelemente, wie z. B. InGaN-Dioden, groß, so daß die Rückwärtsvorspannungs-Durchschlagspannung keine praktische Einschränkung darstellt. - Eine sequentielle Anwendung der unterschiedlichen Vorspannungsmodi wird verwendet, um die Aufbringung der Phosphorteilchen auf das Halbleiterbauelement auf die erwünschte Dicke und den Ort zuzuschneiden. Ein Vorwärtsvorspannen des Halbleiterbauelements wird verwendet, um die Seite des Halbleiterbauelements zu beschichten. Ein Rückwärtsvorspannen des Halbleiterbauelements wird verwendet, um die Oberseite des Halbleiterbauelements zu beschichten. So wird durch ein abwechselndes Vorwärts- und Rückwärtsvorspannen ein Beschichtungsprofil aufgebracht, das die Beschichtungsdicke zwischen der Oberseite und den Seiten des Halbleiter bauelements optimiert. Für das exemplarische Bauelement wird die Phosphorbeschichtung zwischen der Oberseite und den Seiten der LED verteilt, um die Erzeugung von Licht von der LED zu optimieren, ohne Phosphorbeschichtung an Orten zu verschwenden, an denen kein oder wenig Licht erzeugt wird.
- Das EP-Aufbringungsverfahren wird selbst dann verwendet, wenn der LED-Chip
80 aus1 umgekehrt ist, so daß die n-Seite die Oberseite81 wird und die p-Seite an der reflektierenden Schale92 angebracht ist. Beim Anlegen einer Rückwärtsvorspannung während des EP-Aufbringungsprozesses wird die Phosphorbeschichtung auf die p-Seite getrieben, was die Seiten des LED-Chips nahe der p-Seite beschichtet, wo das meiste Licht emittiert wird. Ein nachfolgendes Anlegen einer reduzierten Rückwärtsvorspannung oder einer Vorwärtsvorspannung kann eine höhere Aufbringung auf der n-Seite an der Oberseite des LED-Chips erzeugen. Ein Vorbeschichten kann auch mit dem umgekehrten LED-Chip verwendet werden, um einen gleichmäßigeren Potentialabfall über die verschiedenen Bauelementoberflächen, wie oben beschrieben ist, zu erzeugen. - Bei einem Ausführungsbeispiel wird die Beschichtung auf das Halbleiterbauelement aufgebracht, während das Halbleiterbauelement rückwärts vorgespannt ist. Bei einem anderen Ausführungsbeispiel wird die Beschichtung auf das Halbleiterbauelement aufgebracht, während das Halbleiterbauelement abwechselnd vorwärts vorgespannt und rückwärts vorgespannt ist. Bei einem weiteren Ausführungsbeispiel wird die Beschichtung nach einem vorherigen Aufbringen einer Vorbeschichtung auf das Halbleiterbauelement auf das Halbleiterbauelement aufgebracht.
- Obwohl der exemplarische Fall einer Phosphorteilchenaufbringung hierin erläutert wurde, sind die Teilchen, die zur Aufbringung auf einem Halbleiterbauelement gemäß der vorliegenden Erfindung in dem Bad
32 suspendiert sind, nicht auf Phosphorteilchen eingeschränkt. Optische Materialien, dielektrische Materialien mit hohem spezifischen Widerstand, Silika, Titandioxid oder jedes Teilchen, das durch eine EP-Aufbringung aufgebracht werden kann, sowie Kombinationen derselben können verwendet werden. Die unterschiedlichen Materialien werden üblicherweise einzeln in dem Bad verwendet, wobei bei einigen Ausführungsbeispielen jedoch zwei oder mehr unterschiedliche Materialien gleichzeitig in dem Bad gemischt werden. - Ein optionales Vorbeschichten wird verwendet, um lokale Merkmale des Halbleiterbauelements zu berücksichtigen, die das elektrische Potential über die Oberfläche des Halbleiterbauelements während des EP-Aufbringungsprozesses stören und zu einer ungleichmäßigen Beschichtung führen. Elektrische Goldkontakte werden z. B. oft verwendet, um die elektrische Verbindung zu dem stark dotierten Halbleiter in dem Halbleiterbauelement herzustellen. Bei einem anderen Beispiel werden dielektrische Schichten oft zur Passivierung auf verschiedene Oberflächen des Halbleiterbauelements aufgebracht. Die Unterschiede bei dielektrischen Konstanten der verschiedenen Materialien stören die elektrischen Kraftlinien um das Halbleiterbauelement: Kraftlinien bündeln sich nahe Regionen auf der Oberfläche mit hoher Leitfähigkeit, wie z. B. Metallen, und verteilen sich nahe Regionen mit geringer Leitfähigkeit, wie z. B. Dielektrika. Die Aufbringung der suspendierten Teilchen folgt den Kraftlinien, was zu einer ungleichmäßigen Beschichtung führt.
- Die Vorbeschichtung ist ein dielektrisches Material mit hohem spezifischen Widerstand, wie z. B. Silika (SiO2) oder Titandioxid (TiO2), oder ein anderes Oxidsystem, das durch das EP-Aufbringungsverfahren aufgebracht wird, wobei das dielektrische Material mit hohem spezifischen Widerstand von suspendierten Teilchen in dem Bad aufgebracht wird. Bei einem Ausführungsbeispiel sind die suspendierten Vorbeschichtungsteilchen in einem unterschiedlichen Bad als dem Bad, das zur Aufbringung von Phosphoren verwendet wird, enthalten. Bei einem weiteren Ausführungsbeispiel sind die suspendierten Vorbeschichtungsteilchen in dem gleichen Bad mit den Phosphoren gemischt. Die Vorbeschichtung ist abhängig von dem erwünschten optischen Effekt entweder transparent (SiO2) oder diffus (TiO2) gegenüber sichtbarem Licht. Die suspendierten Vorbeschichtungsteilchen sind zu Beginn in Regionen mit hoher Leitfähigkeit aufgebracht, in denen die Feldlinien eng gebündelt sind. Die Vorbeschichtung macht die Regionen mit hoher Leitfähigkeit weniger leitend, da die suspendierten Vorbeschichtungsteilchen aufgebracht werden, wobei die Feldlinien ausgeglichen werden, so daß mit fortschreitendem Vorbeschichtungsprozeß weniger suspendierte Vorbeschichtungsteilchen in den früheren Regionen mit hoher Leitfähigkeit aufgebracht werden. Der Vorbeschichtungsprozeß führt zu einer Gleichpotentialoberfläche über das Halbleiterbauelement, so daß die Beschichtung gleichmäßig aufgebracht wird.
- Der Vorbeschichtungsprozeß kann auch die unterschiedlichen Vorspannungsmodi verwenden, um die Vorbeschichtung auf dem Halbleiterbauelement auf die erwünschte Dicke und den Ort zuzuschneiden. Für das exemplarische Halbleiterbauelement wird eine Silika-Vorbeschichtung auf der LED, zu Beginn mit Null-Vorspannung, dann mit Vorwärtsvorspannung, aufgebracht. Die n-Seite und Übergangsregionen der LED werden mit einer Widerstandsschicht beschichtet. Wenn die Phosphorbeschichtung nachfolgend in dem Rückwärtsvorspannmodus aufgebracht wird, ist das treibende Feld zur Aufbringung in der n-Seite und Übergangsregionen der LED kleiner, was die Aufbringung auf der p-Seite der LED erhöht, wo eine Phosphoraufbringung am stärksten erwünscht ist.
- Bei einem anderen Ausführungsbeispiel wird eine hydrophobe Maske, wie z. B. ein Kunststoff oder Photoresist, auf das Halbleiterbauelement aufgebracht, um ausgewählte Bereiche auf dem Halbleiterbauelement und dem zugeordneten Gehäuse vor einer Aussetzung gegenüber dem Bad zu schützen. Die Maske dient außerdem dazu, bestimmte Metall- oder leitfähi ge Bereiche (wie z. B. Leitungsrahmen, Schaltungsverbindungen usw.), die zum Häusen des Halbleiterbauelements verwendet werden, zu isolieren. Dies verhindert, daß das Phosphor oder dielektrische Materialien unnötigerweise leitfähige, jedoch nicht lichtemittierende Bereiche bedecken. Die hydrophobe Maske wird durch herkömmliche Mittel, wie z. B. Sprühen durch eine Maske, Siebdrucken (ggf. unter Verwendung von Seide) oder Dampfaufbringung, aufgebracht. Die hydrophobe Maske wird mit einer Sprühvorrichtung, einer Druckvorrichtung, einer chemischen Vorrichtung oder jeder Vorrichtung, die die Funktion des Maskierens des Halbleiterbauelements durchführt, aufgebracht.
- Die Aufbringung der Maske könnte nur zeitweilig, vor der Einfügung des Bauelementgehäuses in das Elektrolytbad sein oder könnte abhängig von dem Material eine permanente Schicht werden, die das Bauelementgehäuse vor einer nachfolgenden Handhabung schützt. Geeignete Materialien, wie z. B. ein Photoresist, werden für zeitweilige Masken verwendet, um eine leichte Entfernung mit einer Lösungsmittellösung zu ermöglichen. Die Aufbringung einer Maske hilft auch bei der Reduzierung der Menge von Materialien, die für jeden EP-Aufbringungsdurchlauf verwendet werden. Die effektive leitende Oberflächenfläche, die dem Bad ausgesetzt wird, ist reduziert, was Phosphor, Dielektrikum und Elektrolyt in dem Bad für nachfolgende Aufbringungsdurchläufe einspart.
- Fachleute auf diesem Gebiet werden erkennen, daß eine Vielzahl von Behandlungen verwendet wird, nachdem das Halbleiterbauelement aus dem Bad entfernt ist, um die Herstellung abzuschließen. Das Halbleiterbauelement wird aus dem Bad entfernt, in Isopropyl-Alkohol gewaschen, in entionisiertem Wasser gewaschen und getrocknet, wie z. B. Trocknen in einem Ofen für etwa 20 Minuten bei etwa 100 bis 200°C. Optional wird das Halbleiterbauelement wärmebehandelt, um die Beschichtung zu härten. Ein Flüssigpolymersystem, wie z. B. Polypropylen, Polycarbonat, Epoxidharz oder Silikon, wird verwendet, um eine Linse, wie benötigt, über dem Halbleiterbauelement aufzubauen.
-
3 zeigt ein Flußdiagramm eines Verfahrens zum selektiven Aufbringen von Materialien auf einem Halbleiterbauelement der vorliegenden Erfindung. Bei100 wird ein Bad, das suspendierte Teilchen enthält, bereitgestellt. Üblicherweise weist das Bad ein Lösungsmittel mit einem Festelektrolyt auf, das in dem Lösungsmittel gelöst ist, und die suspendierten Teilchen sind einer oder mehrere Typen von Phosphorteilchen oder ein dielektrisches Material mit hohem spezifischen Widerstand. Eine Anode und ein Halbleiterbauelement werden in dem Bad angeordnet102 ,104 . Üblicherweise ist das Halbleiterbauelement eine LED oder ein anderes Halbleiterbauelement, das einen Lichtemissionsbereich aufweist und das eine n-Seite und eine p-Seite aufweist. Bei106 wird eine erste Vorspannung zwischen den Knoten und die n-Seite des Halbleiterbauelements angelegt, wobei die Anode bezüglich der n-Seite positiv gehalten wird. Eine zweite Vorspannung wird zwischen die p-Seite und die n-Seite des Halbleiterbauelements108 angelegt. Die zweite Vorspannung ist üblicherweise zwischen Rückwärtsvorspannung, Null-Vorspannung und Vorwärtsvorspannung schaltbar, so daß die suspendierten Teilchen auf der erwünschten Fläche des Halbleiterbauelements aufgebracht werden. Optional kann eine Maske auf das Halbleiterbauelement aufgebracht werden, um die Aufbringungsregionen auf dem Halbleiterbauelement weiter einzuschränken. Zusätzliche Schichten, Aufbringungen aus unterschiedlichen Materialien, Aufbringungen auf unterschiedlichen Regionen des Halbleiterbauelements oder Kombinationen derselben sind durch ein Wiederholen des Verfahrens möglich. - Es ist wichtig anzumerken, daß die Figuren und die Beschreibung hierin spezifische Anwendungen und Ausführungsbeispiele der vorliegenden Erfindung darstellen und nicht beabsichtigt sind, um den Schutzbereich der vorliegenden Offenbarung oder Ansprüche von dem, was hierin vorgestellt ist, einzuschränken. Unterschiedliche Halbleiterbauelemente, Elektrophoreseaufbringungsverfahren und suspendierte Teilchen können z. B. verwendet werden. Auf ein Lesen der Spezifizierung und eine Durchsicht der Zeichnungen derselben hin wird es für Fachleute auf diesem Gebiet unmittelbar ersichtlich, daß sehr viele andere Ausführungsbeispiele der vorliegenden Erfindung möglich sind, und daß derartige Ausführungsbeispiele ins Auge gefaßt werden und innerhalb des Schutzbereichs der gegenwärtig beanspruchten Erfindung fallen.
Claims (22)
- Verfahren zum Beschichten eines Halbleiterbauelements (
50 ), wobei das Halbleiterbauelement eine p-Seite (52 ) und eine n-Seite (56 ) aufweist, wobei das Verfahren folgende Schritte aufweist: Bereitstellen (100 ) eines Bades (32 ), wobei das Bad suspendierte Teilchen enthält; Bereitstellen (102 ) einer Anode (34 ), wobei die Anode in dem Bad angeordnet ist; Anordnen (104 ) eines Halbleiterbauelements in dem Bad; Anlegen (106 ) einer ersten Vorspannung zwischen die Anode und die p-Seite, wobei die Anode bezüglich der p-Seite auf einer positiven Spannung gehalten wird; und Anlegen (108 ) einer zweiten Vorspannung zwischen die p-Seite und die n-Seite. - Verfahren gemäß Anspruch 1, bei dem die zweite Vorspannung aus der Gruppe ausgewählt wird, die aus Sperrpolung, Null-Vorspannung und Flußpolung besteht.
- Verfahren gemäß Anspruch 1 oder 2, bei dem das Anlegen (
108 ) einer ersten Vorspannung zwischen die p-Seite (52 ) und die n-Seite (56 ) ferner ein Anlegen einer zweiten Vorspannung aufweist, die zwischen einer Sperrpolung, einer Null-Vorspannung und einer Flußpolung schaltbar ist. - Verfahren gemäß einem der Ansprüche 1 bis 3, bei dem das Anlegen (
108 ) einer zweiten Vorspannung zwischen die p-Seite und die n-Seite ein Anlegen einer Spannung zwischen die Anode (34 ) und die n-Seite aufweist. - Verfahren gemäß einem der Ansprüche 1 bis 4, bei dem das Halbleiterbauelement (
50 ) aus der Gruppe ausgewählt wird, die aus einer lichtemittierenden Diode (LED), einer Elektrolumineszenzvorrichtung, einer Laserdiode, einem pnp-Transistor, einem npn-Transistor, einem ladungsgekoppelten Bauelement (CCD), einer CMOS-Bilderzeugungsvorrichtung, einer Amorphsiliziumvorrichtung, einer Röntgenstrahlbilderzeugungsvorrichtung, einem Phototransistor, einem Halbleiter und einem Halbleiterbauelementarray besteht. - Verfahren gemäß einem der Ansprüche 1 bis 5, bei dem das Halbleiterbauelement (
50 ) eines einer Mehrzahl von Halbleiterbauelementen ist, die in dem Bad angeordnet sind. - Verfahren gemäß einem der Ansprüche 1 bis 6, das ferner ein Vorbeschichten des Halbleiterbauelements aufweist.
- Verfahren gemäß Anspruch 7, bei dem das Vorbeschichten des Halbleiterbauelements ein Vorbeschichten des Halbleiterbauelements (
50 ) mit einer Beschichtung aus einem dielektrischen Material mit hohem spezifischen Widerstand aufweist. - Verfahren gemäß einem der Ansprüche 1 bis 8, das ferner ein Maskieren des Halbleiterbauelements aufweist.
- Verfahren gemäß einem der Ansprüche 1 bis 9, bei dem die suspendierten Teilchen Phosphorteilchen sind.
- Verfahren gemäß einem der Ansprüche 1 bis 9, bei dem die suspendierten Teilchen aus der Gruppe ausgewählt werden, die aus optischen Materialien, dielektrischen Materialien mit hohem spezifischen Widerstand, Phos phor, Silika, Titanoxid und Kombinationen derselben besteht.
- Verfahren gemäß einem der Ansprüche 1 bis 11, bei dem das Anlegen (
108 ) einer zweiten Vorspannung zwischen die p-Seite (52 ) und die n-Seite (56 ) ferner ein Anlegen einer zweiten Vorspannung zwischen die p-Seite und die n-Seite aufweist, um zu bewirken, daß das Halbleiterbauelement (50 ) Licht emittiert, wobei das Licht das Bad (32 ) ionisiert. - System zum Beschichten eines Halbleiterbauelements (
50 ), wobei das Halbleiterbauelement eine p-Seite (52 ) und eine n-Seite (56 ) aufweist, wobei das System folgende Merkmale aufweist: ein Bad (32 ), wobei das Bad suspendierte Teilchen enthält; eine Anode (34 ), wobei die Anode in dem Bad angeordnet ist; eine Einrichtung zum Anordnen des Halbleiterbauelements (50 ) in dem Bad; eine Einrichtung zum Anlegen einer ersten Vorspannung zwischen die Anode und die p-Seite, um die Anode bezüglich der p-Seite auf einer positiven Spannung zu halten; und eine Einrichtung zum Anlegen einer zweiten Vorspannung zwischen die p-Seite (52 ) und die n-Seite (56 ). - System gemäß Anspruch 13, bei dem die Einrichtung zum Anlegen einer zweiten Vorspannung zwischen die p-Seite (
52 ) und die n-Seite (54 ) zwischen Sperrpolung, Null-Vorspannung und Flußpolung schaltbar ist. - System gemäß Anspruch 13 oder 14, bei dem die suspendierten Teilchen Phosphorteilchen sind.
- System gemäß Anspruch 13 oder 14, bei dem die suspendierten Teilchen dielektrische Teilchen mit hohem spezifischen Widerstand sind.
- System gemäß einem der Ansprüche 13 bis 16, das ferner eine Einrichtung zum Maskieren des Halbleiterbauelements (
50 ) aufweist. - Verfahren zum Beschichten einer lichtemittierenden Diode, wobei die lichtemittierende Diode eine p-Seite und eine n-Seite aufweist, wobei das Verfahren folgende Schritte aufweist: Bereitstellen (
100 ) eines Bades, wobei das Bad (32 ) Phosphorteilchen und Magnesiumnitrat enthält; Bereitstellen (102 ) einer Anode, wobei die Anode (34 ) in dem Bad angeordnet ist; Anordnen (104 ) der lichtemittierenden Diode in dem Bad; Anlegen (106 ) einer ersten Vorspannung zwischen die Anode (34 ) und die p-Seite, wobei die Anode bezüglich der p-Seite auf einer positiven Spannung gehalten wird; und Anlegen (108 ) einer zweiten Vorspannung zwischen die p-Seite und die n-Seite. - Verfahren gemäß Anspruch 18, bei dem das Anlegen (
108 ) einer zweiten Vorspannung zwischen die p-Seite und die n-Seite ferner ein Schalten der zweiten Vorspannung zwischen einer Sperrpolung, einer Null-Vorspannung und einer Flußpolung aufweist. - Verfahren gemäß Anspruch 18 oder 19, bei dem das Anlegen (
108 ) einer zweiten Vorspannung zwischen die p-Seite und die n-Seite ein Anlegen einer Spannung zwischen die Anode und die n-Seite aufweist. - Verfahren gemäß einem der Ansprüche 18 bis 20, das ferner ein Vorbeschichten der lichtemittierenden Diode mit Silika aufweist.
- Verfahren gemäß einem der Ansprüche 18 bis 21, das ferner ein Maskieren des Halbleiterbauelements (
50 ) aufweist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/277,285 US6864110B2 (en) | 2002-10-22 | 2002-10-22 | Electrophoretic processes for the selective deposition of materials on a semiconducting device |
US10/277,285 | 2002-10-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10340004A1 true DE10340004A1 (de) | 2004-05-13 |
DE10340004B4 DE10340004B4 (de) | 2009-07-16 |
Family
ID=32106476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10340004A Expired - Fee Related DE10340004B4 (de) | 2002-10-22 | 2003-08-29 | Elektrophoreseprozesse für die selektive Aufbringung von Materialien auf ein Halbleiterbauelement |
Country Status (3)
Country | Link |
---|---|
US (1) | US6864110B2 (de) |
JP (1) | JP4490073B2 (de) |
DE (1) | DE10340004B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009033905A1 (de) * | 2007-09-07 | 2009-03-19 | Osram Gesellschaft mit beschränkter Haftung | Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6533215B2 (en) * | 2000-06-12 | 2003-03-18 | Thomas M. Crain | Fence spool apparatus |
US20030085012A1 (en) * | 2001-09-07 | 2003-05-08 | Jones J Philip E | Hyperplaty clays and their use in paper coating and filling, methods for making same, and paper products having improved brightness |
US6808559B2 (en) * | 2002-02-26 | 2004-10-26 | Imerys Pigments, Inc. | Kaolin clay pigments suited to rotogravure printing applications and method for preparing the same |
AU2003214460A1 (en) * | 2002-03-28 | 2003-10-13 | Imerys Minerals Limited | Flame retardant polymer compositions comprising a particulate clay mineral |
MXPA04011283A (es) | 2002-05-13 | 2005-02-17 | Johnson & Son Inc S C | Emision coordinada de fragancia, luz y sonido. |
CN1820543B (zh) | 2003-02-07 | 2010-11-17 | 约翰逊父子公司 | 具有发光二极管夜灯的散射器 |
US20070045641A1 (en) * | 2005-08-23 | 2007-03-01 | Yin Chua Janet B | Light source with UV LED and UV reflector |
US8563339B2 (en) * | 2005-08-25 | 2013-10-22 | Cree, Inc. | System for and method for closed loop electrophoretic deposition of phosphor materials on semiconductor devices |
US20070128745A1 (en) * | 2005-12-01 | 2007-06-07 | Brukilacchio Thomas J | Phosphor deposition method and apparatus for making light emitting diodes |
US20070215473A1 (en) * | 2006-03-17 | 2007-09-20 | Teco Electric & Machinery Co., Ltd. | Method for sequentially electrophoresis depositing carbon nanotube of field emission display |
US7504272B2 (en) * | 2006-11-06 | 2009-03-17 | Stanley Electric Co., Ltd. | Method for producing color-converting light-emitting device using electrophoresis |
US7968900B2 (en) * | 2007-01-19 | 2011-06-28 | Cree, Inc. | High performance LED package |
EP1975831A1 (de) * | 2007-03-27 | 2008-10-01 | Thomson Licensing, Inc. | Vorrichtung und Verfahren zur digitalen Verarbeitung der Inhaltsverwaltung zum Ermöglichen eines auferlegten Arbeitsflusses |
KR100973238B1 (ko) | 2008-03-26 | 2010-07-30 | 서울반도체 주식회사 | 형광체 코팅방법 및 장치 그리고 형광체 코팅층을 포함하는led |
JP4703687B2 (ja) * | 2008-05-20 | 2011-06-15 | 三菱電機株式会社 | 太陽電池セルの製造方法および太陽電池モジュールの製造方法 |
US9196805B2 (en) | 2010-02-09 | 2015-11-24 | Nichia Corporation | Light emitting device and method for manufacturing light emitting device |
US8273589B2 (en) | 2010-03-19 | 2012-09-25 | Micron Technology, Inc. | Light emitting diodes and methods for manufacturing light emitting diodes |
DE102011056813A1 (de) * | 2011-12-21 | 2013-06-27 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Leuchtdiode |
KR101926357B1 (ko) | 2012-02-17 | 2018-12-07 | 삼성전자주식회사 | 반도체 발광장치 제조방법 |
CN103367611B (zh) * | 2012-03-28 | 2017-08-08 | 日亚化学工业株式会社 | 波长变换用无机成型体及其制造方法以及发光装置 |
DE102012106859B4 (de) * | 2012-07-27 | 2019-01-03 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines mehrfarbigen LED-Displays |
US9164001B2 (en) * | 2013-06-28 | 2015-10-20 | Bridgelux, Inc. | Using an LED die to measure temperature inside silicone that encapsulates an LED array |
US9206958B2 (en) | 2013-09-16 | 2015-12-08 | Osram Sylvania Inc. | Thin film wavelength converters and methods for making the same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6027179B2 (ja) * | 1975-11-05 | 1985-06-27 | 日本電気株式会社 | 多孔質シリコンの形成方法 |
DE2930460C2 (de) * | 1979-07-27 | 1986-07-17 | Telefunken electronic GmbH, 7100 Heilbronn | Verfahren zum Herstellen hochspannungsfester Mesadioden |
JPS58141563A (ja) * | 1982-02-17 | 1983-08-22 | Toshiba Corp | 半導体装置 |
JPS6010120B2 (ja) * | 1982-09-14 | 1985-03-15 | ソニー株式会社 | 粉体の非水溶液系電着法 |
FR2726581B1 (fr) * | 1994-11-08 | 1996-12-06 | Commissariat Energie Atomique | Suspension pour le depot de materiaux luminescents par electrophorese, notamment pour la realisation d'ecrans plats |
WO2002001649A1 (en) * | 2000-06-29 | 2002-01-03 | Koninklijke Philips Electronics N.V. | Optoelectric element |
-
2002
- 2002-10-22 US US10/277,285 patent/US6864110B2/en not_active Expired - Lifetime
-
2003
- 2003-08-29 DE DE10340004A patent/DE10340004B4/de not_active Expired - Fee Related
- 2003-10-15 JP JP2003354467A patent/JP4490073B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009033905A1 (de) * | 2007-09-07 | 2009-03-19 | Osram Gesellschaft mit beschränkter Haftung | Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement |
Also Published As
Publication number | Publication date |
---|---|
JP2004158843A (ja) | 2004-06-03 |
US6864110B2 (en) | 2005-03-08 |
DE10340004B4 (de) | 2009-07-16 |
JP4490073B2 (ja) | 2010-06-23 |
US20040121502A1 (en) | 2004-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10340004B4 (de) | Elektrophoreseprozesse für die selektive Aufbringung von Materialien auf ein Halbleiterbauelement | |
DE102006021648B4 (de) | Licht emittierende Vorrichtung für Wechselspannung und Herstellungsverfahren dafür | |
DE112006002702B4 (de) | Lichtemittierende Anordnung für Wechselstrom mit darin gebildeter Brückengleichrichschaltung und gruppierten lichtemittierenden Zellen | |
DE112006002251T5 (de) | Elektrophoretische Abscheidung von Leuchtstoffen auf Halbleitern auf Halbleitersubstraten mit geschlossenem Kreislauf | |
EP1800353B1 (de) | Verfahren zum Herstellen von Lumineszenzdiodenchips | |
DE102012107547B4 (de) | Gehäuse für eine lichtabgebende Vorrichtung | |
EP2020038B1 (de) | Optoelektronischer halbleiterchip mit drei wellenlängenkonversionsstoffen sowie optoelektronisches halbleiterbauelement mit einem solchen halbleiterchip und verfahren zur herstellung des optoelektronischen halbleiterchips | |
DE10349038B4 (de) | Lichtquelle mit einer LED und einem Lumineszenzkonversionskörper und Verfahren zum Herstellen des Lumineszenzkonversionskörpers | |
DE102004063824B4 (de) | Leuchtdioden-Baugruppe mit antiparallelem Diodenchip | |
EP2002176B1 (de) | Optoelektronischer frontscheinwerfer | |
DE10225778A1 (de) | Leuchtstoff umgewandelte, Licht emittierende Anordnung | |
DE102015101888A9 (de) | Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements | |
DE102013207308B4 (de) | Verfahren zum Herstellen einer optoelektronischen Baugruppe und optoelektronische Baugruppe | |
DE112014004238T5 (de) | Dünnfilm-Wellenlängenkonverter und Verfahren zu deren Herstellung | |
EP2901479A1 (de) | Optoelektronisches bauelement | |
WO2009079978A1 (de) | Optoelektronisches bauelement | |
WO2016180732A1 (de) | Verfahren zur herstellung optoelektronischer bauelemente und oberflächenmontierbares optoelektronisches bauelement | |
DE102007054800A1 (de) | Lumineszenzkonversionsvorrichtung und Verfahren zum Herstellen von Lumineszenzdiodenchips mit einer derartigen Vorrichtung | |
DE2139656A1 (de) | Vorrichtung zur Darstellung von Zeichen | |
WO2013029862A1 (de) | Verfahren zur herstellung einer leuchtdiode und leuchtdiode | |
DE112018001205B4 (de) | Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement | |
DE202011110931U1 (de) | Licht emittierende Vorrichtung | |
WO2013092894A1 (de) | Verfahren zur herstellung einer leuchtdiode | |
DE102010046089A1 (de) | Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung | |
DE102012208932A1 (de) | Verfahren zum Herstellen eines Bauelementes und Vorrichtung zum Herstellen eines Bauelementes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D. STAATES, US |
|
8128 | New person/name/address of the agent |
Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELLSCHA |
|
8127 | New person/name/address of the applicant |
Owner name: PHOSPHORTECH CORP., LITHIA SPRINGS, GA., US Owner name: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) PTE., SG |
|
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: AVAGO TECHNOLOGIES INTERNATIONAL SALES PTE. LT, SG Free format text: FORMER OWNERS: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) PTE. LTD., SINGAPORE, SG; PHOSPHORTECH CORP., LITHIA SPRINGS, GA., US Owner name: PHOSPHORTECH CORP., LITHIA SPRINGS, US Free format text: FORMER OWNERS: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) PTE. LTD., SINGAPORE, SG; PHOSPHORTECH CORP., LITHIA SPRINGS, GA., US Owner name: BROADCOM INTERNATIONAL PTE. LTD., SG Free format text: FORMER OWNERS: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) PTE. LTD., SINGAPORE, SG; PHOSPHORTECH CORP., LITHIA SPRINGS, GA., US |
|
R082 | Change of representative |
Representative=s name: DILG, HAEUSLER, SCHINDELMANN PATENTANWALTSGESE, DE Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELL, DE |
|
R081 | Change of applicant/patentee |
Owner name: BROADCOM INTERNATIONAL PTE. LTD., SG Free format text: FORMER OWNERS: AVAGO TECHNOLOGIES INTERNATIONAL SALES PTE. LTD., SINGAPUR, SG; PHOSPHORTECH CORP., LITHIA SPRINGS, GA., US Owner name: PHOSPHORTECH CORP., LITHIA SPRINGS, US Free format text: FORMER OWNERS: AVAGO TECHNOLOGIES INTERNATIONAL SALES PTE. LTD., SINGAPUR, SG; PHOSPHORTECH CORP., LITHIA SPRINGS, GA., US |
|
R082 | Change of representative |
Representative=s name: DILG, HAEUSLER, SCHINDELMANN PATENTANWALTSGESE, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |