DE10340004A1 - Semiconductor element coating method using electrophoresis process for selective material deposition e.g. for light-emitting diode manufacture - Google Patents

Semiconductor element coating method using electrophoresis process for selective material deposition e.g. for light-emitting diode manufacture Download PDF

Info

Publication number
DE10340004A1
DE10340004A1 DE10340004A DE10340004A DE10340004A1 DE 10340004 A1 DE10340004 A1 DE 10340004A1 DE 10340004 A DE10340004 A DE 10340004A DE 10340004 A DE10340004 A DE 10340004A DE 10340004 A1 DE10340004 A1 DE 10340004A1
Authority
DE
Germany
Prior art keywords
bias
anode
semiconductor device
bath
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10340004A
Other languages
German (de)
Other versions
DE10340004B4 (en
Inventor
Christopher J. Summers
Hisham Menkara
Bee Yin Janet Chua
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phosphortech Corp Lithia Springs Us
Broadcom International Pte Ltd
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of DE10340004A1 publication Critical patent/DE10340004A1/en
Application granted granted Critical
Publication of DE10340004B4 publication Critical patent/DE10340004B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Led Devices (AREA)

Abstract

The coating method uses a bath containing suspended particles in which the semiconductor element is placed, with application of a first voltage between an anode within the bath and the p-conductivity side (84) of the semiconductor element and a second voltage between the p-conductivity side and the n-conductivity side of the semiconductor element. Also included are Independent claims for the following: (a) a system for coating a semiconductor element; (b) a method for coating a light-emitting diode

Description

Das technische Gebiet dieser Offenbarung sind Halbleiterherstellungsverfahren und insbesondere ein Verfahren zum selektiven Aufbringen von Materialien auf ein Halbleiterbauelement.The technical field of this disclosure is Semiconductor manufacturing process and in particular a process for selective application of materials to a semiconductor device.

Jüngste Verbesserungen in der Beleuchtungstechnologie haben eine Weiß-Festkörperlampentechnologie basierend auf der Verwendung von Blau- oder Ultraviolett-AlGaN-Lichtemissionsdioden (-LEDs) oder Laserdioden entwickelt. Diese Vorrichtungen bieten das interessante Potential von hochwirksamen Niederspannungsbeleuchtungsquellen, die stabil, sehr zuverlässig und billig sind. Für Industrieländer sind die potentiellen Energieeinsparungen sehr bedeutend. In den Vereinigten Staaten wird etwa 20 % der gesamten Elektrizität und etwa 7,2 % der gesamten Energie zur Beleuchtung verwendet. Energieeinsparungen können außerdem zu Umweltverbesserungen führen, indem die Emissionen von kohle- oder ölgefeuerten Kraftwerken gesenkt werden. Eine Niederspannungs-Festkörperbeleuchtung bietet außerdem die Gelegenheit, einen Vorteil aus lokalen Leistungsquellen zu ziehen, was den Bedarf nach teuren Stromversorgungsnetzen reduziert. Eine Niederspannungs-Festkörperbeleuchtung bietet einen breiten Bereich neuer Beleuchtungsquellen und -produkte, einschließlich einer verteilten Tafelbeleuchtung, gleichförmiger Beleuchtungssysteme und intelligenter Beleuchtungsschemata.recent Improvements in lighting technology have white solid state lamp technology based on the use of blue or ultraviolet AlGaN light emitting diodes (-LEDs) or laser diodes developed. These devices offer the interesting thing Potential of highly effective low voltage lighting sources that stable, very reliable and are cheap. For industrialized countries the potential energy savings are very significant. In the United States will make up about 20% of all electricity and about 7.2% of the total energy used for lighting. energy savings can Moreover lead to environmental improvements, by reducing emissions from coal or oil-fired power plants become. Low-voltage solid-state lighting also offers that Opportunity to take advantage of local power sources which reduces the need for expensive power supply networks. Low voltage solid state lighting offers a wide range of new lighting sources and products, including distributed panel lighting, uniform lighting systems and intelligent lighting schemes.

Eine Weiß-Festkörperlampe kann durch ein Beschichten einer herkömmlichen AlGaN-Diode mit Phosphor erhalten werden. Das Phosphor ist so ausgewählt, daß es stark in den Regionen der Diodenemission (blau oder UV) absorbiert und wirksam diese Energie an einen Aktivator überträgt, der Licht in dem sichtbaren Spektrum, wie z. B. grün oder rot oder eine Kombination aus grün und rot, emittiert. Phosphor, das erfolgreich verwendet wird, ist Yttrium-Aluminium-Granat: cäsium-dotiertes (YAG:Ce-) Phosphor. YAG:Ce-Phosphor weist den Vorteil auf, daß der Cäsiumaktivator stark in der Blauregion absorbiert und intern diese Strahlung nach unten in ein breites Gelbspektrum umwandelt, das sich mit dem Blaupumplicht von der LED kombiniert, um ein weißes Spektrum zu erzeugen. Andere potentielle Phosphorsysteme können zwei Aktivatoren verwenden oder in der Blau- oder UV-Region angeregt werden. Zusätzlich können mehrere Phosphore gemischt werden, um ein Weißlicht zu ergeben.A white solid-state lamp can be coated a conventional one AlGaN diode can be obtained with phosphorus. The phosphorus is selected to be strong absorbed in the regions of the diode emission (blue or UV) and effectively transmits this energy to an activator that emits light in the visible Spectrum, such as B. green or red or a combination of green and red. Phosphorus, used successfully is yttrium aluminum garnet: cesium-doped (YAG: Ce) phosphorus. YAG: Ce phosphorus has the advantage that the cesium activator strongly absorbed in the blue region and internally after this radiation below converts into a wide spectrum of yellow, which is reflected in the blue pump light combined by the LED to produce a white spectrum. Other potential phosphor systems can use two activators or excited in the blue or UV region become. additionally can several phosphors are mixed to give a white light.

1 zeigt ein schematisches Diagramm einer typischen Flach-LED, die in einer reflektierenden Schale befestigt ist. Der LED-Chip 80, der eine Oberseite 81 und Seiten 82 aufweist, weist eine p-Seite 84, eine aktive Region 85 und eine n-Seite 86 auf. Ein erster Leitungsrahmen 88 und ein zweiter Leitungsrahmen 90 können elektrische Verbindungen zwischen dem LED-Chip 80 und einer Schaltungsplatine (nicht gezeigt) liefern. Der LED-Chip 80 ist in einer reflektierenden Schale 92 in dem ersten Leitungsrahmen 88 angeordnet, um durch den LED-Chip 80 erzeugtes Licht zu reflektieren. Der erste Leitungsrahmen 88 kann elektrisch direkt durch einen Kontakt oder verdrahtet mit der n-Seite 86 verbunden sein. Der zweite Leitungsrahmen 90 kann elektrisch durch einen Golddraht 94 an der Oberseite oder Seite des LED-Chips 80 mit der p-Seite 84 verbunden sein. 1 shows a schematic diagram of a typical flat LED mounted in a reflective shell. The LED chip 80 that is a top 81 and pages 82 has a p-side 84 , an active region 85 and an n side 86 on. A first lead frame 88 and a second lead frame 90 can make electrical connections between the LED chip 80 and provide a circuit board (not shown). The LED chip 80 is in a reflective bowl 92 in the first lead frame 88 arranged to by the LED chip 80 to reflect generated light. The first lead frame 88 can be electrical directly through a contact or wired to the n side 86 be connected. The second lead frame 90 can be electrically through a gold wire 94 on the top or side of the LED chip 80 with the p-side 84 be connected.

Um eine Lichtemission zu erzielen, ist der LED-Chip 80 üblicherweise um 2 bis 4 Volt vorwärts vorgespannt bzw. Fluß-gepolt, was gleich der Bandlückenenergie des Halbleiters ist, d. h. die p-Seite 84 wird bei positiven 2 bis 4 Volt über der n-Seite 86 gehalten. Im allgemeinen tritt eine Lichtemission von der p-Seite 84 des LED-Chips 80 auf und wird sehr intensiv von den Seiten 82 des LED-Chips 80 und weniger intensiv von der Oberseite 81 der p-Seite 84 emittiert.The LED chip is used to achieve light emission 80 Usually biased forward or forward by 2 to 4 volts, which is equal to the bandgap energy of the semiconductor, ie the p-side 84 is positive at 2 to 4 volts above the n side 86 held. In general, light emission occurs from the p side 84 of the LED chip 80 on and gets very intense from the sides 82 of the LED chip 80 and less intense from the top 81 the p-side 84 emitted.

Anstelle des Flach-LED-Chips, der in 1 dargestellt ist, kann der LED-Chip eine umgekehrte Trapezgeometrie aufweisen, wobei die große Fläche des Trapez oben liegt, so daß das innerhalb der p-Seite erzeugte Licht intern reflektiert wird und von dem LED-Chip nach oben gelangt. Die umgekehrte Trapezgeometrie weist den Nachteil auf, daß zusätzliches Diodenmaterial erforderlich ist, um den ordnungsgemäßen Reflexionswinkel zu erzielen. Der Trapez-LED-Chip oder jeder andere extern geformte LED-Chip kann mit oder ohne Reflexionsschale verwendet werden.Instead of the flat LED chip that is in 1 is shown, the LED chip can have an inverted trapezoidal geometry, with the large area of the trapezoid lying on top, so that the light generated inside the p-side is internally reflected and reaches the top of the LED chip. The reverse trapezoidal geometry has the disadvantage that additional diode material is required to achieve the correct angle of reflection. The trapezoidal LED chip or any other externally shaped LED chip can be used with or without a reflection shell.

Die kommerzielle Technik, die üblicherweise bei einer Phosphoraufbringung auf LEDs verwendet wird, beinhaltet die Verwendung von Phosphorpulvern, die in einem Flüssigpolymersystem gemischt werden, wie z. B. Polypropylen, Polycarbonat oder häufiger Epoxidharz oder Silikon. Im allgemeinen wird eine kleine Menge des mit Phosphor imprägnierten Epoxids einfach auf die LED-Form gestrichen oder aufgebracht, dann getrocknet oder ausgehärtet. Eine Klarepoxidlinse wird dann um die Form aufgebaut, obwohl das mit Phosphor imprägnierte Epoxid verwendet werden kann, um die gesamte LED-Linse aufzubauen. Andere Techniken beinhalten außerdem ein Bestäuben von Phosphorpulvern oder Spritzlakkieren von flüssigen Phosphorpulvermischungen direkt auf die LED-Form.The commercial technology commonly used in a phosphor application to LEDs is used, which includes Use of phosphor powders mixed in a liquid polymer system such as B. polypropylene, polycarbonate or more often epoxy resin or silicone. In general, a small amount of the one impregnated with phosphorus Simply epoxy coated or applied to the LED mold, then dried or cured. A Clear epoxy lens is then built around the mold, although with Phosphorus impregnated Epoxy can be used to build the entire LED lens. Other techniques also include Pollinate of phosphor powder or spray painting of liquid phosphor powder mixtures directly on the LED shape.

Gegenwärtige Phosphoraufbringungsverfahren sind in der Produktion ineffizient und das Ergebnis liegt unterhalb eines Optimums. Anstelle eines selektiven Beschichtens von nur den Lichtemissionsregionen der Diode wird das Phosphor über dem gesamten Diodengehäuse aufgebracht. Ein Großteil des Phosphors wird verschwendet, das während einer Anwendung abgewaschen wird und eine spätere Wiedergewinnung erfordert. Das Phosphor stellt an den stark erwünschten Orten keinen guten Kontakt zu der Diodenoberfläche für eine wirksame Energieübertragung von der Diode zu dem Phosphor her. Zusätzlich sind die gegenwärtigen Phosphoraufbrin gungsverfahren schwierig in eine Massenproduktion zur Beschichtung vieler einzelner Dioden und zur Beschichtung großer Arrays von Dioden, die auf Schaltungs- oder Keramikplatinen befestigt sind, zu übertragen.Current phosphor application processes are inefficient in production and the result is below an optimum. Instead of selectively coating only the light-emitting regions of the diode, the phosphor is applied over the entire diode housing. Much of the phosphorus is wasted, which is washed off during an application and requires later recovery. The phosphor does not make good contact with the diode surface in the highly desirable locations for efficient energy transfer from the diode to the phosphor. To In addition, current phosphor application processes are difficult to mass-produce to coat many individual diodes and to coat large arrays of diodes mounted on circuit or ceramic boards.

Den resultierenden Weiß-Festkörperlampen kann eine Farbwiederholbarkeit und -einheitlichkeit fehlen, so daß dieselben nicht geeignet für farbkritische Anwendungen sind. Die Lampen können ineffizient sein und einen kleineren Teil der Chipstrahlung in sichtbares Licht umwandeln als möglich, und zwar deshalb, weil Phosphor von den Lichtemissionsregionen der Diode entfernt plaziert ist, und aufgrund einer Absorption und Reflexion bei Bindemittelmaterialien.The resulting white solid-state lamps can a lack of color repeatability and uniformity, so that they are the same not suitable for are color-critical applications. The lamps can be inefficient and one convert smaller part of the chip radiation into visible light than possible, This is because phosphorus from the light emitting regions of the Diode is placed away, and due to absorption and reflection for binder materials.

Es wäre wünschenswert, über ein Verfahren zum selektiven Aufbringen von Materialien auf einem Halbleiterbauelement zu verfügen, das die obigen Nachteile überwindet.It would be desirable to have one Process for the selective application of materials to a semiconductor device to dispose that overcomes the above disadvantages.

Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren oder ein System zu schaffen, mit deren Hilfe spezielle Beschichtungen von Lampen großproduktionstechnisch realisiert werden können.It is the task of the present Invention to provide a method or system with the With the help of special coatings for lamps realized in large-scale production can be.

Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 oder 18 oder ein System gemäß Anspruch 13 gelöst.This task is accomplished through a process according to claim 1 or 18 or a system according to claim 13 solved.

Die vorliegende Erfindung ermöglicht eine Feinsteuerung gegenüber einer Materialaufbringung auf einem Halbleiterbauelement. Dies vermeidet eine Aufbringung auf dem Rest des Halbleiterbauelements oder einer Befestigungsstruktur, was eine Materialverschwendung reduziert und eine Beschichtung nur dort, wo diese erforderlich ist, liefert. Die vorliegende Erfindung verbessert eine Herstellungswirksamkeit dadurch, daß sie als ein kontinuierlicher Prozeß arbeiten kann und Arrays von Halbleiterbauelementen zu einer Zeit beschichten kann.The present invention enables fine control across from a material application on a semiconductor device. This avoids an application to the rest of the semiconductor device or one Fastening structure, which reduces wasted material and supplies a coating only where it is required. The present invention improves manufacturing efficiency in that they work as a continuous process can coat arrays of semiconductor devices at a time can.

Ein Aspekt der vorliegenden Erfindung liefert ein Verfahren zum Beschichten eines Halbleiterbauelements, das eine p-Seite und eine n-Seite aufweist, unter Verwendung eines Bades, das suspendierte Teilchen enthält. Eine Diode ist in dem Bad mit dem Halbleiterbauelement angeordnet. Eine erste Vorspannung wird zwischen die Anode und die p-Seite angelegt, um die Diode bei einer positiven Spannung bezüglich der p-Seite zu halten. Eine zweite Vorspannung wird zwischen die p-Seite und die n-Seite angelegt, um zu bewirken, daß die suspendierten Teilchen auf dem Halbleiterbauelement aufgebracht werden.One aspect of the present invention provides a method for coating a semiconductor device, the one p-side and has an n side, using a bath, the suspended particles contains. A diode is arranged in the bath with the semiconductor component. A first bias is applied between the anode and the p-side, to keep the diode at a positive voltage on the p side. A second bias is applied between the p-side and the n-side designed to cause the suspended particles applied to the semiconductor device become.

Ein weiterer Aspekt der vorliegenden Erfindung liefert ein System zum Beschichten eines Halbleiterbauelements, das eine p-Seite und eine n-Seite aufweist. Das System weist ein Bad, das suspendierte Teilchen enthält; eine Diode, die in dem Bad angeordnet ist; eine Einrichtung zum Anordnen des Halbleiterbauelements in dem Bad; eine Einrichtung zum Anlegen einer ersten Vorspannung zwischen die Anode und die p-Seite, um die Diode auf einer positiven Spannung bezüglich der p-Seite zu halten; und eine Einrichtung zum Anlegen einer zweiten Vorspannung zwischen die p-Seite und die n-Seite auf.Another aspect of the present The invention provides a system for coating a semiconductor component, which has a p-side and an n-side. The system instructs Bath containing suspended particles; a diode in the Bathroom is arranged; a device for arranging the semiconductor component in the bathroom; a device for applying a first bias between the anode and the p-side to keep the diode at a positive voltage in terms of to hold the p-side; and a device for applying a second Preload between the p-side and the n-side.

Ein weiterer Aspekt der vorliegenden Erfindung liefert ein Verfahren zum Beschichten einer lichtemittierenden Diode, die eine p-Seite und eine n-Seite aufweist, unter Verwendung eines Bades, das Phosphorteilchen und Magnesiumnitrat enthält. Eine Anode ist in dem Bad mit der lichtemittierenden Diode angeordnet. Eine erste Vorspannung wird zwischen die Anode und die p-Seite angelegt, um die Anode bei einer positiven Spannung bezüglich der p-Seite zu halten. Eine zweite Vorspannung wird zwischen die p-Seite und die n-Seite angelegt, um zu bewirken, daß die Phosphorteilchen auf der lichtemittierenden Diode aufgebracht werden.Another aspect of the present The invention provides a method for coating a light emitting Using a p-side and an n-side diode a bath that contains phosphor particles and magnesium nitrate. A Anode is placed in the bath with the light emitting diode. A first bias is applied between the anode and the p-side, to keep the anode at a positive voltage on the p-side. A second bias is applied between the p-side and the n-side to cause the Phosphorus particles are applied to the light emitting diode.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:Preferred embodiments of the present Invention are hereinafter referred to with reference to the accompanying Drawings closer explained. Show it:

1 ein schematisches Diagramm einer typischen Flach-LED, die in einer Reflexionsschale befestigt ist; 1 a schematic diagram of a typical flat LED, which is attached in a reflection shell;

2A und 2B eine Vorrichtung bzw. eine Potentialdarstel lung für ein Verfahren zum selektiven Aufbringen von Materialien auf einem Halbleiterbauelement der vorliegenden Erfindung; und 2A and 2 B an apparatus or a potential representation for a method for the selective application of materials to a semiconductor component of the present invention; and

3 ein Flußdiagramm eines Verfahrens zum selektiven Aufbringen von Materialien auf einem Halbleiterbauelement der vorliegenden Erfindung. 3 a flowchart of a method for selectively applying materials to a semiconductor device of the present invention.

Die vorliegende Erfindung liefert ein Verfahren und eine Vorrichtung zum selektiven Aufbringen von Materialien auf ein Halbleiterbauelement, wie z. B. Aufbringen von Phosphoren und anderen optischen Materialien auf eine lichtemittierende Diode (LED), unter Verwendung eines Elektrophoreseaufbringungsprozesses. Das Halbleiterbauelement weist eine p-Seite und eine n-Seite auf. Eine erste Vorspannung wird zwischen eine Anode und die p-Seite des Halbleiterbauelements angelegt. Eine zweite Vorspannung wird zwischen die p-Seite und die n-Seite des Halbleiterbauelements angelegt. Die relative Vorspannung der p-Seite und der n-Seite bestimmt, wo eine Beschichtung auf dem Halbleiterbauelement aufgebracht wird. Ein optionaler Vorbeschichtungsprozeß wird verwendet, um ein dielektrisches Material mit hohem spezifischen Widerstand, wie z. B. Silika, auf das Halbleiterbauelement aufzubringen. Die Vorbeschichtung kann das elektrische Feld auf der Oberfläche des Halbleiterbauelements ausgleichen, wo lokale Merkmale, wie z. B. Metallverbindungen oder Passivierungsschichten, das elektrische Feld während einer Phosphoraufbringung ohne Vorbeschichtung stören.The present invention provides a method and apparatus for selectively applying Materials on a semiconductor device, such as. B. Application of Phosphors and other optical materials on a light emitting Diode (LED) using an electrophoresis deposition process. The semiconductor component has a p-side and an n-side. A first bias is between an anode and the p-side of the semiconductor device. A second bias will appear applied between the p-side and the n-side of the semiconductor component. The relative bias of the p-side and the n-side determines where a coating is applied to the semiconductor device. An optional pre-coating process is used a dielectric material with high resistivity, such as z. B. silica to apply to the semiconductor device. The pre-coating can compensate for the electrical field on the surface of the semiconductor component, where local features such as B. metal compounds or passivation layers, the electric field during interfere with phosphor application without pre-coating.

Die 2A und 2B stellen ein Vorrichtungsblockdiagramm bzw. eine Potentialdarstellung für das Verfahren zum selektiven Aufbringen von Materialien auf ein Halbleiterbauelement der vorliegenden Erfindung dar. Der exemplarische Fall einer Phosphorteilchenaufbringung auf einer lichtemittierenden Diode (LED) wird vorgestellt.The 2A and 2 B represent a device block diagram or a potential representation for the method for the selective application of materials to a semiconductor device of the present invention. The exemplary case of a phosphor particle application on a light emitting diode (LED) is presented.

Die Elektrophorese- (EP-) Aufbringungsvorrichtung 30 weist ein Bad 32, eine Anode 34, eine erste Leistungsversorgung 36 und eine zweite Leistungsversorgung 38 auf. Die EP-Aufbringungsvorrichtung 30 ist mit einem zu beschichtenden Halbleiterbauelement 50 verbunden. Die elektrischen Verbindungen zu dem Halbleiterbauelement 50 hängen von der Konfiguration des Halbleiterbauelements 50 ab. Für eine LED-Lampe, die mit einem Leitungsrahmen verbunden ist, geschieht die elektrische Verbindung durch den Leitungsrahmen. Eine Anzahl von Leitungsrahmen ist parallel geschaltet, um einen Stapel zur Beschichtung herzustellen. Für einen LED-Wafer oder eine -Schaltungsplatine, der/die eine Mehrzahl von LED-Chips enthält, erfolgt die elektrische Verbindung durch eine Schnittstelle, die eine Verbindung mit jedem der LED-Übergänge liefert. Die elektrische Verbindung wird durch eine Anordnung, die die Funktion eines Bereitstellens einer Spannung über das Halbleiterbauelement durchführt, hergestellt.The electrophoresis (EP) applicator 30 has a bath 32 , an anode 34 , a first power supply 36 and a second power supply 38 on. The EP applicator 30 is with a semiconductor component to be coated 50 connected. The electrical connections to the semiconductor device 50 depend on the configuration of the semiconductor device 50 from. For an LED lamp that is connected to a lead frame, the electrical connection is made through the lead frame. A number of lead frames are connected in parallel to make a stack for coating. For an LED wafer or circuit board that contains a plurality of LED chips, the electrical connection is through an interface that provides a connection to each of the LED junctions. The electrical connection is established by an arrangement that performs the function of providing a voltage across the semiconductor component.

Das Bad 32 weist ein Fluidlösungsmittel, wie z. B. Isopropyl-Alkohol, mit einem Festelektrolyt, wie z. B. Magnesiumnitrat (Mg(NO3) 2 ) , Natriumnitrat (NaNO3) oder jeder anderen chemischen Verbindung (Salz, Säure oder Base), die sich in elektrisch geladene Ionen dissoziiert, wenn sie in dem Fluidlösungsmittel gelöst ist, auf. Das resultierende Elektrolyt, das in dem Lösungsmittel gelöst ist, wird verwendet, um das Lösungsmittel leitfähig zu machen. Das Bad 32 enthält außerdem suspendierte Teilchen, wie z. B. Phosphorteilchen. Das Bad 32 wird üblicherweise in einem Becken zur Stapelverarbeitung von Halbleiterbauelementen gehalten, obwohl bei anderen Ausführungsbeispielen das Bad 32 durch einen Kanal zur kontinuierlichen Verarbeitung fließt. Eine kleine Menge Wasser wird im allgemeinen zu dem Bad 32 zugegeben, um die Reaktionsrate und Adhäsionseigenschaften zu verbessern. Für den exemplarischen Fall eines Magnesium-Nitrat-Elektrolyts wird Magnesiumhydroxid an der Kathode durch die Hydrolyse von Wasser erzeugt, das mit den Magnesiumionen reagiert. Das Magnesiumhydroxid wirkt als ein Bindemittel für den Phosphor, der auf der Kathode aufgebracht ist, was die Adhäsion des Phosphors an der Substratoberfläche erhöht. Das Elektrolyt lädt außerdem die aufzubringenden Teilchen, wie z. B. Phosphorteilchen, positiv, so daß die Teilchen durch ein elektrisches Feld auf eine Kathode, wo dieselben haften, getrieben werden.The bathroom 32 has a fluid solvent, such as. B. isopropyl alcohol, with a solid electrolyte, such as. B. Magnesium nitrate (Mg (NO 3 ) 2 ), Sodium nitrate (NaNO 3 ) or any other chemical compound (salt, acid or base) that dissociates into electrically charged ions when dissolved in the fluid solvent. The resulting electrolyte, which is dissolved in the solvent, is used to make the solvent conductive. The bathroom 32 also contains suspended particles, e.g. B. phosphor particles. The bathroom 32 is typically held in a basin for batch processing of semiconductor devices, although in other embodiments the bath 32 flows through a channel for continuous processing. A small amount of water generally becomes the bath 32 added to improve the reaction rate and adhesion properties. For the exemplary case of a magnesium nitrate electrolyte, magnesium hydroxide is generated on the cathode by the hydrolysis of water that reacts with the magnesium ions. The magnesium hydroxide acts as a binder for the phosphor, which is applied to the cathode, which increases the adhesion of the phosphor to the substrate surface. The electrolyte also charges the particles to be applied, such as. B. phosphor particles, positive, so that the particles are driven by an electric field onto a cathode where they adhere.

Die EP-Aufbringungsvorrichtung 30 umfaßt allgemein eine Rührvorrichtung (nicht gezeigt), um das Bad 32 gemischt zu halten. Die Lösung wird durch das Rühren gut gemischt, wie z. B. ein 24 Stunden dauerndes Rühren. Die Anode 34 ist eine große Platte aus Platin, Kohlenstoff oder einem anderen inerten leitfähigen Material. Das Halbleiterbauelement 50 ist mechanisch in dem Bad 32 mit einem Rahmen (nicht gezeigt), der das Halbleiterbauelement 50 oder eine Mehrzahl von Halbleiterbauelementen trägt, angeordnet. Üblicherweise ist der Rahmen angeordnet, um eine Störung mit dem Fluß des Bades 32 und einer Teilchenaufbringung zu vermeiden. Der Rahmen ist jede Anordnung, die die Funktion eines Anordnens des Halbleiterbauelements in dem Bad durchführt.The EP applicator 30 generally includes a stirrer (not shown) around the bath 32 to keep mixed. The solution is mixed well by stirring, e.g. B. 24 hour stirring. The anode 34 is a large plate made of platinum, carbon or another inert conductive material. The semiconductor device 50 is mechanical in the bathroom 32 with a frame (not shown) that the semiconductor device 50 or carries a plurality of semiconductor components. Usually the frame is arranged to interfere with the flow of the bath 32 and to avoid particle application. The frame is any arrangement that performs the function of arranging the semiconductor device in the bath.

Das Halbleiterbauelement 50 weist einen p-i-n-Übergang auf und weist eine p-Seite 52, eine aktive Region 54 und eine n-Seite 56 auf. Das Halbleiterbauelement 50 ist jedes Halbleiterbauelement, das einen Halbleiterübergang aufweist, wie z. B. eine lichtemittierende Diode (LED), eine Elektrolumineszenzvorrichtung, eine Laserdiode, ein pnp- oder npn-Transistor, ladungsgekoppelte Bauelemente (CCDs), eine CMOS-Bilderzeugungsvorrichtung, eine Amorphsiliziumvorrichtung, eine Röntgenstrahlenbilderzeugungsvorrichtung, ein Phototransistor oder jeder andere Halbleiter oder Halbleiterbauelementarrays. Die erste Leistungsversorgung 36 ist zwischen die Anode 34 und die p-Seite 52 des Halbleiterbauelements 50 geschaltet, um eine erste Vorspannung zu liefern; die zweite Leistungsversorgung 38 ist zwischen die p-Seite 52 und die n-Seite 56 des Halbleiterbauelements 50 geschaltet, um eine zweite Vorspannung zu liefern. Die erste Leistungsversorgung 36 behält die Anode 34 bei einer positiven Spannung bezüglich der p-Seite 52, um die Phosphorteilchen in Richtung des Halbleiterbauelements 50 zu treiben. Die p-Seite 52 wirkt als die Badkathode. Das Halbleiterbauelement ist ein einzelnes Bauelement, wie z. B. eine Einzel-LED, oder Arrays von Halbleiterbauelementen, wie z. B. eine Mehrzahl von LEDs, die auf einer PC-Platine befestigt sind.The semiconductor device 50 has a pin junction and has a p-side 52 , an active region 54 and an n side 56 on. The semiconductor device 50 is any semiconductor device that has a semiconductor junction, such as. B. a light emitting diode (LED), an electroluminescent device, a laser diode, a pnp or npn transistor, charge coupled devices (CCDs), a CMOS imaging device, an amorphous silicon device, an X-ray imaging device, a phototransistor or any other semiconductor or semiconductor device array. The first power supply 36 is between the anode 34 and the p side 52 of the semiconductor device 50 switched to provide a first bias; the second power supply 38 is between the p-side 52 and the n side 56 of the semiconductor device 50 switched to provide a second bias. The first power supply 36 keeps the anode 34 with a positive voltage on the p side 52 to the phosphor particles towards the semiconductor device 50 to drive. The p side 52 acts as the bath cathode. The semiconductor device is a single device, such as. B. a single LED, or arrays of semiconductor devices, such as. B. a plurality of LEDs that are attached to a PC board.

Für Fachleute auf diesem Gebiet ist es ersichtlich, daß die bestimmte Elektrodentrennung zwischen der Anode 34 und der p-Seite 52, Spannungen und eine Halbleiterbauelementkonfiguration abhängig von den Bedingungen, der Probegröße, der Leitfähigkeit und den erwünschten Ergebnissen variiert werden. Eine Elektrodentrennung zwischen der Anode 34 und der p-Seite 52 von etwa 3 bis 10 cm und eine Spannung der ersten Leistungsversorgung 36 von etwa 40 bis 500 Volt werden z. B. verwendet. Der Strom variiert abhängig von der zu beschichtenden Flächengröße und der erwünschten Aufbringungszeit von etwa 5 bis 100 mA/cm2. Merkmalsgrößen, die ganze 40 um klein sind, mit Beschichtungen von 2 bis 10 mg/cm2 wurden mit dem vorliegenden EP-Aufbringungsprozeß erzielt.It will be apparent to those skilled in the art that the particular electrode separation between the anode 34 and the p-side 52 , Voltages and a semiconductor device configuration can be varied depending on the conditions, sample size, conductivity and desired results. Electrode separation between the anode 34 and the p-side 52 from about 3 to 10 cm and a voltage of the first power supply 36 from about 40 to 500 volts z. B. used. The current varies from about 5 to 100 mA / cm 2 depending on the area size to be coated and the desired application time. Feature sizes as small as 40 µm with coatings of 2 to 10 mg / cm 2 were achieved with the present EP application process.

Ein lokales Anlegen eines Potentials über das Halbleiterbauelement 50 beeinflußt die Aufbringung der Phosphorteilchen. Die lokale Feldstärke ist viel größer als die Feldstärke zwischen der Anode 34 und der p-Seite 52, da die Dicke der aktiven Region 54 in dem Halbleiterbauelement 50 üblicherweise sehr klein ist. Bei einem Ausführungsbeispiel liefert die zweite Leistungsversorgung 38 eine positive Spannung zu der n-Seite 56 bezüglich der p-Seite 52, so daß das Halbleiterbauelement 50 rückwärts vorgespannt bzw. Sperr-gepolt ist. Bei einem anderen Ausführungsbeispiel ist die zweite Leistungsversorgung 38 so schaltbar, daß die zweite Leistungsversorgung 38 eine positive Spannung an die n-Seite 56 bezüglich der p-Seite 52 liefert (Halbleiterbauelement 50 rückwärts vorgespannt), eine neutrale Spannung an die n-Seite 56 bezüglich der p-Seite 52 liefert (Halbleiterbauelement 50 null-vorgespannt) oder eine negative Spannung an die n-Seite 56 bezüglich der p-Seite 52 liefert (Halbleiterbauelement 50 vorwärts vorgespannt).Local application of a potential via the semiconductor component 50 affects the application of the phosphor particles. The local field strength is much greater than the field strength between the anode 34 and the p-side 52 because the thickness of the active region 54 in the semiconductor device 50 usually is very small. In one embodiment, the second power supply provides 38 a positive tension to the n side 56 regarding the p side 52 so that the semiconductor device 50 is reverse biased or reverse polarity. In another embodiment, the second power supply is 38 so switchable that the second power supply 38 a positive tension on the n side 56 regarding the p side 52 supplies (semiconductor device 50 biased backwards), a neutral tension on the n side 56 regarding the p side 52 supplies (semiconductor device 50 zero-biased) or a negative voltage on the n side 56 regarding the p side 52 supplies (semiconductor device 50 biased forward).

Obwohl 2A das Beispiel eines Anlegens von Spannungen mit der ersten Leistungsversorgung 36, die zwischen die Anode 34 und die p-Seite 52 geschaltet ist, und der zweiten Leistungsversorgung 38, die zwischen die p-Seite 52 und die n-Seite 56 geschaltet ist, liefert, können unterschiedliche Konfigurationen verwendet werden, um die erforderlichen relativen Spannungen zu erzeugen. Bei einem weiteren Ausführungsbeispiel kann die zweite Leistungsversorgung zwischen die Anode 34 und die n-Seite 56 geschaltet sein, um die zweite Vorspannung über das Halbleiterbauelement 50 zu liefern, wobei die erste Leistungsversorgung 36 zwischen die Anode 34 und die p-Seite 52 geschaltet bleibt. Bei noch einem weiteren Ausführungsbeispiel können die p-Seite 52 und die n-Seite 56 kurzgeschlossen sein, um das Halbleiterbauelement 50 null-vorzuspannen.Even though 2A the example of applying voltages with the first power supply 36 between the anode 34 and the p side 52 is switched, and the second power supply 38 that between the p-side 52 and the n side 56 different configurations can be used to generate the required relative voltages. In a further embodiment, the second power supply can be between the anode 34 and the n side 56 be switched to the second bias across the semiconductor device 50 to deliver, the first power supply 36 between the anode 34 and the p side 52 remains switched. In yet another embodiment, the p-side 52 and the n side 56 be short-circuited to the semiconductor device 50 bias null.

2B zeigt ein Potentialdiagramm relativ zu der Position der in 2A gezeigten Elemente zum unterschiedlichen Vorspannen des Halbleiterbauelements. Das Potential zwischen der Anode 34 und der p-Seite 52 (Badkathode) wird durch die erste Leistungsversorgung 36 geliefert. In Experimenten wurden Abstände zwischen der Anode 34 und der p-Seite 52 von 3 bis 6 cm mit Potentialen von 20 bis 200 Volt verwendet, was Feldstärken von 3,33 bis 66,67 Volt/cm erzeugt. Das Potential zwischen der p-Seite 52 und der n-Seite 56 wird durch die zweite Leistungsversorgung 38 geliefert. Der Spannungsabfall über das Halbleiterbauelement 50 ist betragsmäßig verglichen mit dem Potential zwischen der Anode 34 und der p-Seite 52 klein, wobei der Abstand zwischen der p-Seite 52 und der n-Seite 56 jedoch klein ist, so daß die resultierende Feldstärke groß ist. Ein Spannungsabfall über das Halbleiterbauelement 50 von etwa 0,2 bis 0,4 Volt mit einem Abstand von 1 bis 2 um ergibt eine Feldstärke von etwa 2.000 Volt/cm. Obwohl die tatsächliche Wirkung aufgrund einer lokalen Wechselwirkung zwischen der Lösung und den Seiten des Halbleiterbauelements kleiner sein kann, ist die Feldstärke beträchtlich und die verschiedenen Vorspannungsmodi werden verwendet, um unterschiedliche Ergebnisse zu erzielen. Drei Vorspannungsmodi sind abhängig davon, wie die Spannung der zweiten Leistungsversorgung 38 angelegt wird, definiert- Vorwärtsvorspannen bzw. Flußpolen, wenn die p-Seite-Spannung größer als die n-Seite-Spannung ist, Null-Vorspannen, wenn die p-Seite-Spannung gleich der n-Seite-Spannung ist, und Rückwärtsvorspannen bzw. Sperpolen, wenn die p-Seite-Spannung kleiner als die n-Seite-Spannung ist. 2 B shows a potential diagram relative to the position of the in 2A shown elements for different biasing of the semiconductor device. The potential between the anode 34 and the p-side 52 (Bath cathode) is provided by the first power supply 36 delivered. In experiments, distances between the anode 34 and the p-side 52 from 3 to 6 cm with potentials from 20 to 200 volts, which produces field strengths from 3.33 to 66.67 volts / cm. The potential between the p side 52 and the n side 56 is through the second power supply 38 delivered. The voltage drop across the semiconductor device 50 is the amount compared to the potential between the anode 34 and the p-side 52 small, the distance between the p-side 52 and the n side 56 however, is small so that the resulting field strength is large. A voltage drop across the semiconductor device 50 of about 0.2 to 0.4 volts with a spacing of 1 to 2 µm gives a field strength of about 2,000 volts / cm. Although the actual effect may be smaller due to a local interaction between the solution and the sides of the semiconductor device, the field strength is considerable and the different bias modes are used to achieve different results. Three bias modes are dependent on how the voltage of the second power supply 38 applied, forward bias if the p-side voltage is greater than the n-side voltage, zero bias if the p-side voltage is equal to the n-side voltage, and reverse bias Lockout when the p-side voltage is less than the n-side voltage.

Bei einer Null-Vorspannung zwischen der p-Seite und der n-Seite ist das elektrische Feld über das Halbleiterbauelement 50 an der p-Seite 52 Null, wird in zunehmendem Maße negativ (z. B. um etwa 2 Volt bei einer InGaN-Diode), bevor es ansteigt, um zu Beginn der n-Seite 56 wieder Null zu werden. Das Potential über das Halbleiterbauelement 50 wird deshalb zwischen der p-Seite 52 und der n-Seite 56 in zunehmendem Maße positiver. Unter dieser Bedingung ist, wenn die p-Seite 52 und die n-Seite 56 verbunden sind, der Punkt des niedrigsten Feldes in der Mitte der aktiven Region 54 und die Phosphorteilchen lagern sich zuerst dort an.With a zero bias between the p-side and the n-side, the electric field is across the semiconductor device 50 on the p-side 52 Zero, becomes increasingly negative (e.g., around 2 volts for an InGaN diode) before it rises to the beginning of the n side 56 to become zero again. The potential across the semiconductor device 50 is therefore between the p-side 52 and the n side 56 increasingly positive. On this condition, if the p side 52 and the n side 56 are connected, the point of the lowest field in the middle of the active region 54 and the phosphor particles settle there first.

Für ein Null-Vorspannen nahe Bedingungen eines Gleichgewichts verteilt sich das Hochübergangsfeld in dem Halbleiterbauelement 50 in das Bad 32 und führt schnell dazu, daß die Phosphorteilchen entlang der Seiten des Halbleiterbau elements 50 aufgebracht werden. Die hohe Treibrate kann jedoch schnell eine Verarmung von Phosphorteilchen in dem Bad 32 nahe der Region mit hoher Feldstärke bewirken. Die Größe der Verarmungsregion hängt von der Diffusionsrate der Phosphorteilchen in dem Bad 32 ab. Wenn nicht mehr Phosphorteilchen in das Bad 32 um die Region mit hoher Feldstärke diffundieren können, verlangsamt sich der EP-Aufbringungsprozeß, um mit der Rate übereinzustimmen, mit der Phosphorteilchen in diese Region diffundieren können, was die Schichtdicke und Aufbringungsrate einschränkt.For zero bias near conditions of equilibrium, the high transition field is distributed in the semiconductor device 50 in the bathroom 32 and quickly causes the phosphor particles along the sides of the semiconductor device 50 be applied. However, the high blowing rate can quickly deplete phosphorus particles in the bath 32 close to the region with high field strength. The size of the depletion region depends on the diffusion rate of the phosphor particles in the bath 32 from. If not more phosphorus particles in the bath 32 To allow the high field strength region to diffuse, the EP deposition process slows down to match the rate at which phosphorus particles can diffuse into that region, which limits the layer thickness and deposition rate.

Für ein Vorwärtsvorspannen über das Halbleiterbauelement 50 wird der Spannungsabfall über den verarmten Bereich des Halbleiterbauelements 50 sehr klein, wenn die angelegte Spannung gleich der eingebauten Vorspannung des Halbleiterbauelements 50 wird. So wird die Übergangsfeldstärke und Feldverteilung in dem Bad 32 nahe dem Halbleiterbauelement 50 stark reduziert und nähert sich Null an. Das Potential der n-Seite 56 ist nahe dem der p-Seite 52, so daß der höchste Spannungsabfall in dem Bad 32 zwischen der Badanode 34 und allen Oberflächen des Halbleiterbauelements 50 auftritt. Für die beispielhafte Vorrichtung ist die Phosphoraufbringung nicht unterschiedlich und bedeckt die gesamte LED, einschließlich der Reflexionsschale, wenn dieselbe mit der n-Seite verbunden ist. Die Vorwärtsvorspannung wird unter der Nennspannung für das Halbleiterbauelement gehalten, um einen Schaden an dem Halbleiterbauelement zu vermeiden.For forward biasing over the semiconductor device 50 the voltage drop across the depleted area of the semiconductor device 50 very small if the applied voltage is equal to the built-in bias of the semiconductor device 50 becomes. So the transition field strength and field distribution in the bathroom 32 close to the semiconductor device 50 greatly reduced and approaching zero. The potential of the n side 56 is close to that of the p-side 52 so that the highest voltage drop in the bathroom 32 between the bath anode 34 and all surfaces of the semiconductor device 50 occurs. For the exemplary device, the phosphor deposition is not different and covers the entire LED, including the reflection shell, when connected to the n side. The forward bias is kept below the nominal voltage for the semiconductor device to avoid damage to the semiconductor device.

Ein weiteres Ausführungsbeispiel, das ein Vorwärtsvorspannen verwendet, beinhaltet die Verwendung der Lichtemission von der LED im Inneren des Bades 32, um die Aufbringung der Phosphorteilchen in den Lichtemissionsbereichen des Halbleiterbauelements 50 photoelektrisch zu verbessern. Dies ist ein Ergebnis des „photoelektrischen Effekts", der die Leitfähigkeit einiger Materialien durch eine Ionisierung verbessert. Deshalb wird die Leitfähigkeit ionisierter Teilchen in der Umgebung der LED-Lichtemissionsbereiche verbessert, was zu dickeren Aufbringungsschichten führt, wenn der Lichtstrom höher ist. Dies führt zu einer einheitlicheren Abwärtsumwandlung des LED-Lichts und nachfolgend zu einer isotroperen optischen Emission aus dem Bauelement.Another embodiment that uses forward biasing involves the use of light emission from the LED inside the bathroom 32 to the application of the phosphor particles in the light emission areas of the semiconductor construction element 50 to improve photoelectrically. This is a result of the "photoelectric effect" that improves the conductivity of some materials through ionization. Therefore, the conductivity of ionized particles in the vicinity of the LED light emitting regions is improved, which results in thicker deposition layers when the luminous flux is higher. This leads to a more uniform down conversion of the LED light and subsequently an isotropic optical emission from the component.

Für ein Rückwärtsvorspannen über das Halbleiterbauelement 50 weist die n-Seite 56 des Halbleiterbauelements 50 eine hohe positive Spannung bezüglich der p-Seite 52 des Halbleiterbauelements 50 und außerdem eine kleine negative Spannung bezüglich der Badanode 34 auf. So ist das Potentialprofil, das die Phosphorteilchenaufbringung treibt, zwischen der Badanode 34 und der p-Seite 52 des Halbleiterbauelements 50 am steilsten. Die meisten Phosphorteilchen werden an der p-Seite 52 aufgebracht. Für den exemplarischen Prozeß der Phosphoraufbringung auf einer LED werden die Phosphorteilchen vorzugsweise auf der p-Seite 52 und an den Seiten der LED sehr nahe an der aktiven Region 54 aufgebracht, wie dies in den meisten Anwendungen für eine beste Leistung erforderlich ist. Die Rückwärtsvorspannung wird unter der Rückwärtsvorspannungs-Durchschlagspannung für das Halbleiterbauelement gehalten, um einen Schaden an dem Halbleiterbauelement zu vermeiden. Die Rückwärtsvorspannungs-Durchschlagspannung ist für die meisten Halbleiterbauelemente, wie z. B. InGaN-Dioden, groß, so daß die Rückwärtsvorspannungs-Durchschlagspannung keine praktische Einschränkung darstellt.For reverse biasing over the semiconductor device 50 points the n side 56 of the semiconductor device 50 a high positive voltage on the p side 52 of the semiconductor device 50 and also a small negative voltage regarding the bath anode 34 on. So is the potential profile that drives the phosphor particle application between the bath anode 34 and the p-side 52 of the semiconductor device 50 is the steepest. Most phosphor particles are on the p-side 52 applied. For the exemplary process of applying phosphor on an LED, the phosphor particles are preferably on the p-side 52 and on the sides of the LED very close to the active region 54 applied as required for best performance in most applications. The reverse bias is kept below the reverse bias breakdown voltage for the semiconductor device to avoid damage to the semiconductor device. The reverse bias breakdown voltage is suitable for most semiconductor devices, such as. B. InGaN diodes, large so that the reverse bias breakdown voltage is not a practical limitation.

Eine sequentielle Anwendung der unterschiedlichen Vorspannungsmodi wird verwendet, um die Aufbringung der Phosphorteilchen auf das Halbleiterbauelement auf die erwünschte Dicke und den Ort zuzuschneiden. Ein Vorwärtsvorspannen des Halbleiterbauelements wird verwendet, um die Seite des Halbleiterbauelements zu beschichten. Ein Rückwärtsvorspannen des Halbleiterbauelements wird verwendet, um die Oberseite des Halbleiterbauelements zu beschichten. So wird durch ein abwechselndes Vorwärts- und Rückwärtsvorspannen ein Beschichtungsprofil aufgebracht, das die Beschichtungsdicke zwischen der Oberseite und den Seiten des Halbleiter bauelements optimiert. Für das exemplarische Bauelement wird die Phosphorbeschichtung zwischen der Oberseite und den Seiten der LED verteilt, um die Erzeugung von Licht von der LED zu optimieren, ohne Phosphorbeschichtung an Orten zu verschwenden, an denen kein oder wenig Licht erzeugt wird.A sequential application of the different Biasing modes is used to apply the phosphor particles tailored to the semiconductor device to the desired thickness and location. A forward bias of the semiconductor device is used to face the semiconductor device to coat. A reverse bias of the semiconductor device is used to cover the top of the semiconductor device to coat. So through an alternating forward and reverse biasing applied a coating profile that is the coating thickness between the top and sides of the semiconductor device optimized. For the exemplary component is the phosphor coating between the top and sides of the LED spread out to generate of light from the LED to optimize without phosphor coating To waste places where little or no light is generated.

Das EP-Aufbringungsverfahren wird selbst dann verwendet, wenn der LED-Chip 80 aus 1 umgekehrt ist, so daß die n-Seite die Oberseite 81 wird und die p-Seite an der reflektierenden Schale 92 angebracht ist. Beim Anlegen einer Rückwärtsvorspannung während des EP-Aufbringungsprozesses wird die Phosphorbeschichtung auf die p-Seite getrieben, was die Seiten des LED-Chips nahe der p-Seite beschichtet, wo das meiste Licht emittiert wird. Ein nachfolgendes Anlegen einer reduzierten Rückwärtsvorspannung oder einer Vorwärtsvorspannung kann eine höhere Aufbringung auf der n-Seite an der Oberseite des LED-Chips erzeugen. Ein Vorbeschichten kann auch mit dem umgekehrten LED-Chip verwendet werden, um einen gleichmäßigeren Potentialabfall über die verschiedenen Bauelementoberflächen, wie oben beschrieben ist, zu erzeugen.The EP deposition process is used even when the LED chip 80 out 1 is reversed so that the n side is the top 81 and the p-side on the reflective shell 92 is appropriate. When reverse bias is applied during the EP deposition process, the phosphor coating is driven to the p-side, coating the sides of the LED chip near the p-side where most of the light is emitted. Subsequent application of a reduced reverse bias or forward bias can produce a higher deposition on the n side at the top of the LED chip. Precoating can also be used with the inverted LED chip to create a more uniform potential drop across the various device surfaces as described above.

Bei einem Ausführungsbeispiel wird die Beschichtung auf das Halbleiterbauelement aufgebracht, während das Halbleiterbauelement rückwärts vorgespannt ist. Bei einem anderen Ausführungsbeispiel wird die Beschichtung auf das Halbleiterbauelement aufgebracht, während das Halbleiterbauelement abwechselnd vorwärts vorgespannt und rückwärts vorgespannt ist. Bei einem weiteren Ausführungsbeispiel wird die Beschichtung nach einem vorherigen Aufbringen einer Vorbeschichtung auf das Halbleiterbauelement auf das Halbleiterbauelement aufgebracht.In one embodiment, the coating applied to the semiconductor device while the semiconductor device biased backwards is. In another embodiment the coating is applied to the semiconductor component, while the semiconductor device alternately biased forward and biased backward is. In another embodiment is the coating after a previous application of a precoat applied to the semiconductor device on the semiconductor device.

Obwohl der exemplarische Fall einer Phosphorteilchenaufbringung hierin erläutert wurde, sind die Teilchen, die zur Aufbringung auf einem Halbleiterbauelement gemäß der vorliegenden Erfindung in dem Bad 32 suspendiert sind, nicht auf Phosphorteilchen eingeschränkt. Optische Materialien, dielektrische Materialien mit hohem spezifischen Widerstand, Silika, Titandioxid oder jedes Teilchen, das durch eine EP-Aufbringung aufgebracht werden kann, sowie Kombinationen derselben können verwendet werden. Die unterschiedlichen Materialien werden üblicherweise einzeln in dem Bad verwendet, wobei bei einigen Ausführungsbeispielen jedoch zwei oder mehr unterschiedliche Materialien gleichzeitig in dem Bad gemischt werden.Although the exemplary case of phosphor particle deposition has been discussed herein, the particles that are to be deposited on a semiconductor device according to the present invention are in the bath 32 are suspended, not limited to phosphor particles. Optical materials, high resistivity dielectric materials, silica, titanium dioxide, or any particle that can be deposited by EP deposition, or combinations thereof, can be used. The different materials are typically used individually in the bath, but in some embodiments, two or more different materials are mixed simultaneously in the bath.

Ein optionales Vorbeschichten wird verwendet, um lokale Merkmale des Halbleiterbauelements zu berücksichtigen, die das elektrische Potential über die Oberfläche des Halbleiterbauelements während des EP-Aufbringungsprozesses stören und zu einer ungleichmäßigen Beschichtung führen. Elektrische Goldkontakte werden z. B. oft verwendet, um die elektrische Verbindung zu dem stark dotierten Halbleiter in dem Halbleiterbauelement herzustellen. Bei einem anderen Beispiel werden dielektrische Schichten oft zur Passivierung auf verschiedene Oberflächen des Halbleiterbauelements aufgebracht. Die Unterschiede bei dielektrischen Konstanten der verschiedenen Materialien stören die elektrischen Kraftlinien um das Halbleiterbauelement: Kraftlinien bündeln sich nahe Regionen auf der Oberfläche mit hoher Leitfähigkeit, wie z. B. Metallen, und verteilen sich nahe Regionen mit geringer Leitfähigkeit, wie z. B. Dielektrika. Die Aufbringung der suspendierten Teilchen folgt den Kraftlinien, was zu einer ungleichmäßigen Beschichtung führt.An optional pre-coating is used to take into account local features of the semiconductor device that interfere with the electrical potential across the surface of the semiconductor device during the EP deposition process and result in an uneven coating. Electrical gold contacts are e.g. B. often used to make the electrical connection to the heavily doped semiconductor in the semiconductor device. In another example, dielectric layers are often applied to different surfaces of the semiconductor component for passivation. The differences in the dielectric constants of the different materials disrupt the electrical lines of force around the semiconductor component: lines of force bundle near regions on the surface with high conductivity, such as B. metals, and are distributed in regions with low conductivity, such. B. dielectrics. The application of the suspended part Chen follows the lines of force, which leads to an uneven coating.

Die Vorbeschichtung ist ein dielektrisches Material mit hohem spezifischen Widerstand, wie z. B. Silika (SiO2) oder Titandioxid (TiO2), oder ein anderes Oxidsystem, das durch das EP-Aufbringungsverfahren aufgebracht wird, wobei das dielektrische Material mit hohem spezifischen Widerstand von suspendierten Teilchen in dem Bad aufgebracht wird. Bei einem Ausführungsbeispiel sind die suspendierten Vorbeschichtungsteilchen in einem unterschiedlichen Bad als dem Bad, das zur Aufbringung von Phosphoren verwendet wird, enthalten. Bei einem weiteren Ausführungsbeispiel sind die suspendierten Vorbeschichtungsteilchen in dem gleichen Bad mit den Phosphoren gemischt. Die Vorbeschichtung ist abhängig von dem erwünschten optischen Effekt entweder transparent (SiO2) oder diffus (TiO2) gegenüber sichtbarem Licht. Die suspendierten Vorbeschichtungsteilchen sind zu Beginn in Regionen mit hoher Leitfähigkeit aufgebracht, in denen die Feldlinien eng gebündelt sind. Die Vorbeschichtung macht die Regionen mit hoher Leitfähigkeit weniger leitend, da die suspendierten Vorbeschichtungsteilchen aufgebracht werden, wobei die Feldlinien ausgeglichen werden, so daß mit fortschreitendem Vorbeschichtungsprozeß weniger suspendierte Vorbeschichtungsteilchen in den früheren Regionen mit hoher Leitfähigkeit aufgebracht werden. Der Vorbeschichtungsprozeß führt zu einer Gleichpotentialoberfläche über das Halbleiterbauelement, so daß die Beschichtung gleichmäßig aufgebracht wird.The precoat is a dielectric material with high resistivity, such as. As silica (SiO 2 ) or titanium dioxide (TiO 2 ), or another oxide system, which is applied by the EP application method, wherein the dielectric material is applied with high resistivity of suspended particles in the bath. In one embodiment, the suspended precoat particles are contained in a different bath than the bath used to apply phosphorus. In another embodiment, the suspended precoat particles are mixed with the phosphors in the same bath. Depending on the desired optical effect, the pre-coating is either transparent (SiO 2 ) or diffuse (TiO 2 ) to visible light. The suspended precoat particles are initially applied in regions with high conductivity in which the field lines are closely bundled. The precoating makes the high conductivity regions less conductive as the suspended precoat particles are applied, balancing the field lines so that as the precoating process progresses, less suspended precoat particles are applied in the earlier high conductivity regions. The precoating process leads to a constant potential surface over the semiconductor component, so that the coating is applied uniformly.

Der Vorbeschichtungsprozeß kann auch die unterschiedlichen Vorspannungsmodi verwenden, um die Vorbeschichtung auf dem Halbleiterbauelement auf die erwünschte Dicke und den Ort zuzuschneiden. Für das exemplarische Halbleiterbauelement wird eine Silika-Vorbeschichtung auf der LED, zu Beginn mit Null-Vorspannung, dann mit Vorwärtsvorspannung, aufgebracht. Die n-Seite und Übergangsregionen der LED werden mit einer Widerstandsschicht beschichtet. Wenn die Phosphorbeschichtung nachfolgend in dem Rückwärtsvorspannmodus aufgebracht wird, ist das treibende Feld zur Aufbringung in der n-Seite und Übergangsregionen der LED kleiner, was die Aufbringung auf der p-Seite der LED erhöht, wo eine Phosphoraufbringung am stärksten erwünscht ist.The pre-coating process can also use the different preload modes to pre-coat cut to the desired thickness and location on the semiconductor device. For the exemplary semiconductor component is a silica precoat on the LED, initially with zero bias, then with forward bias, applied. The n side and transition regions the LED are coated with a resistance layer. If the Phosphor coating subsequently applied in the reverse bias mode is the driving field for application in the n-side and transition regions of the LED smaller, which increases the deposition on the p-side of the LED, where one Most phosphorus application he wishes is.

Bei einem anderen Ausführungsbeispiel wird eine hydrophobe Maske, wie z. B. ein Kunststoff oder Photoresist, auf das Halbleiterbauelement aufgebracht, um ausgewählte Bereiche auf dem Halbleiterbauelement und dem zugeordneten Gehäuse vor einer Aussetzung gegenüber dem Bad zu schützen. Die Maske dient außerdem dazu, bestimmte Metall- oder leitfähi ge Bereiche (wie z. B. Leitungsrahmen, Schaltungsverbindungen usw.), die zum Häusen des Halbleiterbauelements verwendet werden, zu isolieren. Dies verhindert, daß das Phosphor oder dielektrische Materialien unnötigerweise leitfähige, jedoch nicht lichtemittierende Bereiche bedecken. Die hydrophobe Maske wird durch herkömmliche Mittel, wie z. B. Sprühen durch eine Maske, Siebdrucken (ggf. unter Verwendung von Seide) oder Dampfaufbringung, aufgebracht. Die hydrophobe Maske wird mit einer Sprühvorrichtung, einer Druckvorrichtung, einer chemischen Vorrichtung oder jeder Vorrichtung, die die Funktion des Maskierens des Halbleiterbauelements durchführt, aufgebracht.In another embodiment a hydrophobic mask, such as. B. a plastic or photoresist, applied to the semiconductor device to selected areas on the semiconductor device and the associated housing to a suspension to protect the bathroom. The Mask also serves certain metal or conductive areas (such as lead frames, circuit connections etc.) for housing of the semiconductor device are used to isolate. This prevents that this Phosphorus or dielectric materials unnecessarily conductive, but not Cover light-emitting areas. The hydrophobic mask is through conventional Means such as B. spraying through a mask, screen printing (possibly using silk) or steam application. The hydrophobic mask is covered with a sprayer, a printing device, a chemical device, or any Device that has the function of masking the semiconductor device performs, applied.

Die Aufbringung der Maske könnte nur zeitweilig, vor der Einfügung des Bauelementgehäuses in das Elektrolytbad sein oder könnte abhängig von dem Material eine permanente Schicht werden, die das Bauelementgehäuse vor einer nachfolgenden Handhabung schützt. Geeignete Materialien, wie z. B. ein Photoresist, werden für zeitweilige Masken verwendet, um eine leichte Entfernung mit einer Lösungsmittellösung zu ermöglichen. Die Aufbringung einer Maske hilft auch bei der Reduzierung der Menge von Materialien, die für jeden EP-Aufbringungsdurchlauf verwendet werden. Die effektive leitende Oberflächenfläche, die dem Bad ausgesetzt wird, ist reduziert, was Phosphor, Dielektrikum und Elektrolyt in dem Bad für nachfolgende Aufbringungsdurchläufe einspart.The mask could only be applied intermittently, before insertion of the component housing in be or could be the electrolyte bath dependent of the material become a permanent layer that the component housing in front subsequent handling protects. Suitable materials, such as B. a photoresist, are used for temporary masks, for easy removal with a solvent solution enable. Applying a mask also helps reduce the amount of materials for every EP application run can be used. The effective conductive surface area that exposed to the bath is reduced, which is phosphorus, dielectric and electrolyte in the bath for subsequent application runs saves.

Fachleute auf diesem Gebiet werden erkennen, daß eine Vielzahl von Behandlungen verwendet wird, nachdem das Halbleiterbauelement aus dem Bad entfernt ist, um die Herstellung abzuschließen. Das Halbleiterbauelement wird aus dem Bad entfernt, in Isopropyl-Alkohol gewaschen, in entionisiertem Wasser gewaschen und getrocknet, wie z. B. Trocknen in einem Ofen für etwa 20 Minuten bei etwa 100 bis 200°C. Optional wird das Halbleiterbauelement wärmebehandelt, um die Beschichtung zu härten. Ein Flüssigpolymersystem, wie z. B. Polypropylen, Polycarbonat, Epoxidharz oder Silikon, wird verwendet, um eine Linse, wie benötigt, über dem Halbleiterbauelement aufzubauen.Become experts in this field recognize that a Variety of treatments is used after the semiconductor device removed from the bath to complete production. The Semiconductor device is removed from the bath in isopropyl alcohol washed, washed in deionized water and dried, such as z. B. drying in an oven for about 20 minutes at about 100 to 200 ° C. The semiconductor component is optional heat treated, to harden the coating. A liquid polymer system such as B. polypropylene, polycarbonate, epoxy or silicone used a lens as needed over the semiconductor device build.

3 zeigt ein Flußdiagramm eines Verfahrens zum selektiven Aufbringen von Materialien auf einem Halbleiterbauelement der vorliegenden Erfindung. Bei 100 wird ein Bad, das suspendierte Teilchen enthält, bereitgestellt. Üblicherweise weist das Bad ein Lösungsmittel mit einem Festelektrolyt auf, das in dem Lösungsmittel gelöst ist, und die suspendierten Teilchen sind einer oder mehrere Typen von Phosphorteilchen oder ein dielektrisches Material mit hohem spezifischen Widerstand. Eine Anode und ein Halbleiterbauelement werden in dem Bad angeordnet 102, 104. Üblicherweise ist das Halbleiterbauelement eine LED oder ein anderes Halbleiterbauelement, das einen Lichtemissionsbereich aufweist und das eine n-Seite und eine p-Seite aufweist. Bei 106 wird eine erste Vorspannung zwischen den Knoten und die n-Seite des Halbleiterbauelements angelegt, wobei die Anode bezüglich der n-Seite positiv gehalten wird. Eine zweite Vorspannung wird zwischen die p-Seite und die n-Seite des Halbleiterbauelements 108 angelegt. Die zweite Vorspannung ist üblicherweise zwischen Rückwärtsvorspannung, Null-Vorspannung und Vorwärtsvorspannung schaltbar, so daß die suspendierten Teilchen auf der erwünschten Fläche des Halbleiterbauelements aufgebracht werden. Optional kann eine Maske auf das Halbleiterbauelement aufgebracht werden, um die Aufbringungsregionen auf dem Halbleiterbauelement weiter einzuschränken. Zusätzliche Schichten, Aufbringungen aus unterschiedlichen Materialien, Aufbringungen auf unterschiedlichen Regionen des Halbleiterbauelements oder Kombinationen derselben sind durch ein Wiederholen des Verfahrens möglich. 3 FIG. 4 shows a flow diagram of a method for selectively depositing materials on a semiconductor device of the present invention. at 100 a bath containing suspended particles is provided. Typically, the bath has a solvent with a solid electrolyte dissolved in the solvent and the suspended particles are one or more types of phosphor particles or a high resistivity dielectric material. An anode and a semiconductor device are placed in the bath 102 . 104 , The semiconductor component is usually an LED or another semiconductor component which has a light emission region and which has an n side and a p side. at 106 a first bias is applied between the node and the n side of the semiconductor device, the anode being kept positive with respect to the n side. A second bias is applied between the p-side and the n-side of the semiconductor device 108 created. The second bias is more common as switchable between reverse bias, zero bias and forward bias, so that the suspended particles are applied to the desired area of the semiconductor device. Optionally, a mask can be applied to the semiconductor component in order to further restrict the application regions on the semiconductor component. Additional layers, applications made of different materials, applications on different regions of the semiconductor component or combinations thereof are possible by repeating the method.

Es ist wichtig anzumerken, daß die Figuren und die Beschreibung hierin spezifische Anwendungen und Ausführungsbeispiele der vorliegenden Erfindung darstellen und nicht beabsichtigt sind, um den Schutzbereich der vorliegenden Offenbarung oder Ansprüche von dem, was hierin vorgestellt ist, einzuschränken. Unterschiedliche Halbleiterbauelemente, Elektrophoreseaufbringungsverfahren und suspendierte Teilchen können z. B. verwendet werden. Auf ein Lesen der Spezifizierung und eine Durchsicht der Zeichnungen derselben hin wird es für Fachleute auf diesem Gebiet unmittelbar ersichtlich, daß sehr viele andere Ausführungsbeispiele der vorliegenden Erfindung möglich sind, und daß derartige Ausführungsbeispiele ins Auge gefaßt werden und innerhalb des Schutzbereichs der gegenwärtig beanspruchten Erfindung fallen.It is important to note that the figures and the description herein specific applications and embodiments of the present invention and are not intended to cover the scope of the present disclosure or claims of restrict what is presented here. Different semiconductor devices, Electrophoresis application methods and suspended particles can e.g. B. can be used. After reading the specification and reviewing it From the drawings of the same it becomes for experts in this field immediately apparent that very many other embodiments of the present invention possible are, and that such embodiments envisaged and within the scope of the currently claimed Invention fall.

Claims (22)

Verfahren zum Beschichten eines Halbleiterbauelements (50), wobei das Halbleiterbauelement eine p-Seite (52) und eine n-Seite (56) aufweist, wobei das Verfahren folgende Schritte aufweist: Bereitstellen (100) eines Bades (32), wobei das Bad suspendierte Teilchen enthält; Bereitstellen (102) einer Anode (34), wobei die Anode in dem Bad angeordnet ist; Anordnen (104) eines Halbleiterbauelements in dem Bad; Anlegen (106) einer ersten Vorspannung zwischen die Anode und die p-Seite, wobei die Anode bezüglich der p-Seite auf einer positiven Spannung gehalten wird; und Anlegen (108) einer zweiten Vorspannung zwischen die p-Seite und die n-Seite.Method for coating a semiconductor component ( 50 ), the semiconductor component having a p-side ( 52 ) and an n-side ( 56 ), the method comprising the following steps: providing ( 100 ) of a bath ( 32 ), the bath containing suspended particles; Provide ( 102 ) an anode ( 34 ), the anode being arranged in the bath; Arrange ( 104 ) a semiconductor device in the bath; Invest ( 106 a first bias between the anode and the p-side, the anode being held at a positive voltage with respect to the p-side; and mooring ( 108 ) a second bias between the p-side and the n-side. Verfahren gemäß Anspruch 1, bei dem die zweite Vorspannung aus der Gruppe ausgewählt wird, die aus Sperrpolung, Null-Vorspannung und Flußpolung besteht.Method according to claim 1, in which the second bias is selected from the group, which consists of reverse polarity, zero bias and flux polarity. Verfahren gemäß Anspruch 1 oder 2, bei dem das Anlegen (108) einer ersten Vorspannung zwischen die p-Seite (52) und die n-Seite (56) ferner ein Anlegen einer zweiten Vorspannung aufweist, die zwischen einer Sperrpolung, einer Null-Vorspannung und einer Flußpolung schaltbar ist.The method of claim 1 or 2, wherein the application ( 108 ) a first preload between the p-side ( 52 ) and the n side ( 56 ) furthermore has a second bias applied, which can be switched between reverse polarity, zero bias and flux polarity. Verfahren gemäß einem der Ansprüche 1 bis 3, bei dem das Anlegen (108) einer zweiten Vorspannung zwischen die p-Seite und die n-Seite ein Anlegen einer Spannung zwischen die Anode (34) und die n-Seite aufweist.Method according to one of Claims 1 to 3, in which the application ( 108 ) a second bias between the p-side and the n-side applying a voltage between the anode ( 34 ) and has the n side. Verfahren gemäß einem der Ansprüche 1 bis 4, bei dem das Halbleiterbauelement (50) aus der Gruppe ausgewählt wird, die aus einer lichtemittierenden Diode (LED), einer Elektrolumineszenzvorrichtung, einer Laserdiode, einem pnp-Transistor, einem npn-Transistor, einem ladungsgekoppelten Bauelement (CCD), einer CMOS-Bilderzeugungsvorrichtung, einer Amorphsiliziumvorrichtung, einer Röntgenstrahlbilderzeugungsvorrichtung, einem Phototransistor, einem Halbleiter und einem Halbleiterbauelementarray besteht.Method according to one of Claims 1 to 4, in which the semiconductor component ( 50 ) is selected from the group consisting of a light-emitting diode (LED), an electroluminescent device, a laser diode, a pnp transistor, an npn transistor, a charge-coupled device (CCD), a CMOS imaging device, an amorphous silicon device, an X-ray imaging device, a phototransistor, a semiconductor and a semiconductor device array. Verfahren gemäß einem der Ansprüche 1 bis 5, bei dem das Halbleiterbauelement (50) eines einer Mehrzahl von Halbleiterbauelementen ist, die in dem Bad angeordnet sind.Method according to one of Claims 1 to 5, in which the semiconductor component ( 50 ) is one of a plurality of semiconductor components which are arranged in the bath. Verfahren gemäß einem der Ansprüche 1 bis 6, das ferner ein Vorbeschichten des Halbleiterbauelements aufweist.Procedure according to a of claims 1 to 6, further precoating the semiconductor device having. Verfahren gemäß Anspruch 7, bei dem das Vorbeschichten des Halbleiterbauelements ein Vorbeschichten des Halbleiterbauelements (50) mit einer Beschichtung aus einem dielektrischen Material mit hohem spezifischen Widerstand aufweist.A method according to claim 7, wherein precoating the semiconductor device precoating the semiconductor device ( 50 ) with a coating of a dielectric material with high specific resistance. Verfahren gemäß einem der Ansprüche 1 bis 8, das ferner ein Maskieren des Halbleiterbauelements aufweist.Procedure according to a of claims 1 to 8, further comprising masking the semiconductor device. Verfahren gemäß einem der Ansprüche 1 bis 9, bei dem die suspendierten Teilchen Phosphorteilchen sind.Procedure according to a of claims 1 to 9 in which the suspended particles are phosphor particles. Verfahren gemäß einem der Ansprüche 1 bis 9, bei dem die suspendierten Teilchen aus der Gruppe ausgewählt werden, die aus optischen Materialien, dielektrischen Materialien mit hohem spezifischen Widerstand, Phos phor, Silika, Titanoxid und Kombinationen derselben besteht.Procedure according to a of claims 1 to 9, in which the suspended particles are selected from the group which are made of optical materials, high dielectric materials resistivity, phosphorus, silica, titanium oxide and combinations the same exists. Verfahren gemäß einem der Ansprüche 1 bis 11, bei dem das Anlegen (108) einer zweiten Vorspannung zwischen die p-Seite (52) und die n-Seite (56) ferner ein Anlegen einer zweiten Vorspannung zwischen die p-Seite und die n-Seite aufweist, um zu bewirken, daß das Halbleiterbauelement (50) Licht emittiert, wobei das Licht das Bad (32) ionisiert.Method according to one of claims 1 to 11, in which the application ( 108 ) a second preload between the p-side ( 52 ) and the n side ( 56 ) further comprises applying a second bias voltage between the p-side and the n-side to cause the semiconductor device ( 50 ) Light emits, the light the bathroom ( 32 ) ionizes. System zum Beschichten eines Halbleiterbauelements (50), wobei das Halbleiterbauelement eine p-Seite (52) und eine n-Seite (56) aufweist, wobei das System folgende Merkmale aufweist: ein Bad (32), wobei das Bad suspendierte Teilchen enthält; eine Anode (34), wobei die Anode in dem Bad angeordnet ist; eine Einrichtung zum Anordnen des Halbleiterbauelements (50) in dem Bad; eine Einrichtung zum Anlegen einer ersten Vorspannung zwischen die Anode und die p-Seite, um die Anode bezüglich der p-Seite auf einer positiven Spannung zu halten; und eine Einrichtung zum Anlegen einer zweiten Vorspannung zwischen die p-Seite (52) und die n-Seite (56).System for coating a semiconductor component ( 50 ), the semiconductor component having a p-side ( 52 ) and an n-side ( 56 ), the system having the following features: a bath ( 32 ), the bath containing suspended particles; an anode ( 34 ), the anode being arranged in the bath; a device for arranging the semiconductor component ( 50 ) in the bathroom; means for applying a first bias between the anode and the p-side to maintain the anode at a positive voltage with respect to the p-side; and means for applying a second bias between the p-side ( 52 ) and the n side ( 56 ). System gemäß Anspruch 13, bei dem die Einrichtung zum Anlegen einer zweiten Vorspannung zwischen die p-Seite (52) und die n-Seite (54) zwischen Sperrpolung, Null-Vorspannung und Flußpolung schaltbar ist.The system of claim 13, wherein the means for applying a second bias between the p-side ( 52 ) and the n side ( 54 ) can be switched between reverse polarity, zero bias and flux polarity. System gemäß Anspruch 13 oder 14, bei dem die suspendierten Teilchen Phosphorteilchen sind.System according to claim 13 or 14, in which the suspended particles are phosphor particles. System gemäß Anspruch 13 oder 14, bei dem die suspendierten Teilchen dielektrische Teilchen mit hohem spezifischen Widerstand sind.System according to claim 13 or 14, in which the suspended particles are dielectric particles with high specific resistance. System gemäß einem der Ansprüche 13 bis 16, das ferner eine Einrichtung zum Maskieren des Halbleiterbauelements (50) aufweist.System according to one of claims 13 to 16, further comprising means for masking the semiconductor device ( 50 ) having. Verfahren zum Beschichten einer lichtemittierenden Diode, wobei die lichtemittierende Diode eine p-Seite und eine n-Seite aufweist, wobei das Verfahren folgende Schritte aufweist: Bereitstellen (100) eines Bades, wobei das Bad (32) Phosphorteilchen und Magnesiumnitrat enthält; Bereitstellen (102) einer Anode, wobei die Anode (34) in dem Bad angeordnet ist; Anordnen (104) der lichtemittierenden Diode in dem Bad; Anlegen (106) einer ersten Vorspannung zwischen die Anode (34) und die p-Seite, wobei die Anode bezüglich der p-Seite auf einer positiven Spannung gehalten wird; und Anlegen (108) einer zweiten Vorspannung zwischen die p-Seite und die n-Seite.A method for coating a light-emitting diode, the light-emitting diode having a p-side and an n-side, the method comprising the following steps: 100 ) of a bath, the bath ( 32 ) Contains phosphor particles and magnesium nitrate; Provide ( 102 ) an anode, the anode ( 34 ) is placed in the bathroom; Arrange ( 104 ) the light emitting diode in the bath; Invest ( 106 ) a first bias between the anode ( 34 ) and the p-side, the anode being kept at a positive voltage with respect to the p-side; and mooring ( 108 ) a second bias between the p-side and the n-side. Verfahren gemäß Anspruch 18, bei dem das Anlegen (108) einer zweiten Vorspannung zwischen die p-Seite und die n-Seite ferner ein Schalten der zweiten Vorspannung zwischen einer Sperrpolung, einer Null-Vorspannung und einer Flußpolung aufweist.The method of claim 18, wherein the applying ( 108 ) a second bias between the p-side and the n-side further comprises switching the second bias between a reverse polarity, a zero bias and a forward polarity. Verfahren gemäß Anspruch 18 oder 19, bei dem das Anlegen (108) einer zweiten Vorspannung zwischen die p-Seite und die n-Seite ein Anlegen einer Spannung zwischen die Anode und die n-Seite aufweist.Method according to claim 18 or 19, in which the application ( 108 ) a second bias between the p-side and the n-side has a voltage applied between the anode and the n-side. Verfahren gemäß einem der Ansprüche 18 bis 20, das ferner ein Vorbeschichten der lichtemittierenden Diode mit Silika aufweist.Procedure according to a of claims 18 to 20, which further precoats the light emitting Has diode with silica. Verfahren gemäß einem der Ansprüche 18 bis 21, das ferner ein Maskieren des Halbleiterbauelements (50) aufweist.22. The method according to claim 18, further comprising masking the semiconductor component ( 50 ) having.
DE10340004A 2002-10-22 2003-08-29 Electrophoresis processes for the selective application of materials to a semiconductor device Expired - Fee Related DE10340004B4 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/277,285 2002-10-22
US10/277,285 US6864110B2 (en) 2002-10-22 2002-10-22 Electrophoretic processes for the selective deposition of materials on a semiconducting device

Publications (2)

Publication Number Publication Date
DE10340004A1 true DE10340004A1 (en) 2004-05-13
DE10340004B4 DE10340004B4 (en) 2009-07-16

Family

ID=32106476

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10340004A Expired - Fee Related DE10340004B4 (en) 2002-10-22 2003-08-29 Electrophoresis processes for the selective application of materials to a semiconductor device

Country Status (3)

Country Link
US (1) US6864110B2 (en)
JP (1) JP4490073B2 (en)
DE (1) DE10340004B4 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009033905A1 (en) * 2007-09-07 2009-03-19 Osram Gesellschaft mit beschränkter Haftung Method for producing an optoelectronic component and optoelectronic component

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6533215B2 (en) * 2000-06-12 2003-03-18 Thomas M. Crain Fence spool apparatus
US20030085012A1 (en) * 2001-09-07 2003-05-08 Jones J Philip E Hyperplaty clays and their use in paper coating and filling, methods for making same, and paper products having improved brightness
US6808559B2 (en) * 2002-02-26 2004-10-26 Imerys Pigments, Inc. Kaolin clay pigments suited to rotogravure printing applications and method for preparing the same
US20060089444A1 (en) * 2002-03-28 2006-04-27 Howard Goodman Flame retardant polymer compositions comprising a particulate clay mineral
AU2003233542B2 (en) 2002-05-13 2009-03-05 S.C. Johnson & Son, Inc. Coordinated emission of fragrance, light, and sound
MXPA05008369A (en) 2003-02-07 2005-11-04 Johnson & Son Inc S C Diffuser with light emitting diode nightlight.
US20070045641A1 (en) * 2005-08-23 2007-03-01 Yin Chua Janet B Light source with UV LED and UV reflector
US8563339B2 (en) * 2005-08-25 2013-10-22 Cree, Inc. System for and method for closed loop electrophoretic deposition of phosphor materials on semiconductor devices
US20070128745A1 (en) * 2005-12-01 2007-06-07 Brukilacchio Thomas J Phosphor deposition method and apparatus for making light emitting diodes
US20070215473A1 (en) * 2006-03-17 2007-09-20 Teco Electric & Machinery Co., Ltd. Method for sequentially electrophoresis depositing carbon nanotube of field emission display
US7504272B2 (en) * 2006-11-06 2009-03-17 Stanley Electric Co., Ltd. Method for producing color-converting light-emitting device using electrophoresis
US7968900B2 (en) * 2007-01-19 2011-06-28 Cree, Inc. High performance LED package
EP1975831A1 (en) * 2007-03-27 2008-10-01 Thomson Licensing, Inc. Device and method for digital processing management of content so as to enable an imposed work flow
KR100973238B1 (en) 2008-03-26 2010-07-30 서울반도체 주식회사 Phosphor coating method and apparatus and led comprising phosphor coating layer
JP4703687B2 (en) * 2008-05-20 2011-06-15 三菱電機株式会社 Method for manufacturing solar cell and method for manufacturing solar cell module
KR101763972B1 (en) 2010-02-09 2017-08-01 니치아 카가쿠 고교 가부시키가이샤 Light emitting device
US8273589B2 (en) 2010-03-19 2012-09-25 Micron Technology, Inc. Light emitting diodes and methods for manufacturing light emitting diodes
DE102011056813A1 (en) * 2011-12-21 2013-06-27 Osram Opto Semiconductors Gmbh Method for producing a light-emitting diode
KR101926357B1 (en) 2012-02-17 2018-12-07 삼성전자주식회사 Manufauctring method of semiconductor light emitting device
CN103367611B (en) * 2012-03-28 2017-08-08 日亚化学工业株式会社 Wavelength conversion inorganic formed body and its manufacture method and light-emitting device
DE102012106859B4 (en) * 2012-07-27 2019-01-03 Osram Opto Semiconductors Gmbh Method for producing a multicolor LED display
US9164001B2 (en) * 2013-06-28 2015-10-20 Bridgelux, Inc. Using an LED die to measure temperature inside silicone that encapsulates an LED array
US9206958B2 (en) 2013-09-16 2015-12-08 Osram Sylvania Inc. Thin film wavelength converters and methods for making the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6027179B2 (en) * 1975-11-05 1985-06-27 日本電気株式会社 How to form porous silicon
DE2930460C2 (en) * 1979-07-27 1986-07-17 Telefunken electronic GmbH, 7100 Heilbronn Process for manufacturing high-voltage-resistant mesa diodes
JPS58141563A (en) * 1982-02-17 1983-08-22 Toshiba Corp Semiconductor device
JPS6010120B2 (en) * 1982-09-14 1985-03-15 ソニー株式会社 Non-aqueous electrodeposition method of powder
FR2726581B1 (en) * 1994-11-08 1996-12-06 Commissariat Energie Atomique SUSPENSION FOR THE DEPOSITION OF LUMINESCENT MATERIALS BY ELECTROPHORESIS, IN PARTICULAR FOR THE PRODUCTION OF FLAT SCREENS
JP4928046B2 (en) * 2000-06-29 2012-05-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Photoelectric element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009033905A1 (en) * 2007-09-07 2009-03-19 Osram Gesellschaft mit beschränkter Haftung Method for producing an optoelectronic component and optoelectronic component

Also Published As

Publication number Publication date
DE10340004B4 (en) 2009-07-16
US6864110B2 (en) 2005-03-08
US20040121502A1 (en) 2004-06-24
JP2004158843A (en) 2004-06-03
JP4490073B2 (en) 2010-06-23

Similar Documents

Publication Publication Date Title
DE10340004B4 (en) Electrophoresis processes for the selective application of materials to a semiconductor device
DE102006021648B4 (en) AC voltage light emitting device and manufacturing process therefor
DE112006002702B4 (en) A light-emitting device for alternating current with a bridge rectifier circuit formed therein and grouped light-emitting cells
DE112006002251T5 (en) Electrophoretic deposition of phosphors on semiconductors on closed-circuit semiconductor substrates
EP1800353B1 (en) Methods for the production of luminescent diode chips
EP2020038B1 (en) Optoelectronic semiconductor chip comprising three wavelength conversion substances, and optoelectronic semiconductor component comprising such a semiconductor chip, and method for producing the optoelectronic semiconductor chip
DE10349038B4 (en) Light source with an LED and a luminescence conversion body and method for producing the luminescence conversion body
DE102004063824B4 (en) Light-emitting diode module with anti-parallel diode chip
EP2002176B1 (en) Optoelectronic headlight
DE10225778A1 (en) Fluorescent converted light emitting device
DE10358348A1 (en) Device for generating a spectrally shifted light output from a light emitting device using thin film luminescent layers
DE102015101888A9 (en) Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
DE102012107547A1 (en) Housing for a light-emitting device
EP2223354B1 (en) Optoelectronic element
DE112014004238T5 (en) Thin-film wavelength converter and method for its production
EP2901479A1 (en) Optoelectronic component
DE102015107588B4 (en) Process for producing optoelectronic components and surface-mountable optoelectronic component
DE2139656A1 (en) Device for displaying characters
WO2013029862A1 (en) Method for producing a light-emitting diode and light-emitting diode
DE112018001205B4 (en) Method for producing an optoelectronic component and optoelectronic component
DE2348182C3 (en) Process for the galvanic deposition of a metal layer on the surface of a semiconductor body
DE202011110931U1 (en) Light emitting device
WO2013092894A1 (en) Method for producing a light-emitting diode
DE102010046089A1 (en) Optoelectronic semiconductor chip and method for its production
DE102012208932A1 (en) Method for producing a component and device for producing a component

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D. STAATES, US

8128 New person/name/address of the agent

Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELLSCHA

8127 New person/name/address of the applicant

Owner name: PHOSPHORTECH CORP., LITHIA SPRINGS, GA., US

Owner name: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) PTE., SG

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: AVAGO TECHNOLOGIES INTERNATIONAL SALES PTE. LT, SG

Free format text: FORMER OWNERS: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) PTE. LTD., SINGAPORE, SG; PHOSPHORTECH CORP., LITHIA SPRINGS, GA., US

Owner name: PHOSPHORTECH CORP., LITHIA SPRINGS, US

Free format text: FORMER OWNERS: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) PTE. LTD., SINGAPORE, SG; PHOSPHORTECH CORP., LITHIA SPRINGS, GA., US

Owner name: BROADCOM INTERNATIONAL PTE. LTD., SG

Free format text: FORMER OWNERS: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) PTE. LTD., SINGAPORE, SG; PHOSPHORTECH CORP., LITHIA SPRINGS, GA., US

R082 Change of representative

Representative=s name: DILG, HAEUSLER, SCHINDELMANN PATENTANWALTSGESE, DE

Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELL, DE

R081 Change of applicant/patentee

Owner name: BROADCOM INTERNATIONAL PTE. LTD., SG

Free format text: FORMER OWNERS: AVAGO TECHNOLOGIES INTERNATIONAL SALES PTE. LTD., SINGAPUR, SG; PHOSPHORTECH CORP., LITHIA SPRINGS, GA., US

Owner name: PHOSPHORTECH CORP., LITHIA SPRINGS, US

Free format text: FORMER OWNERS: AVAGO TECHNOLOGIES INTERNATIONAL SALES PTE. LTD., SINGAPUR, SG; PHOSPHORTECH CORP., LITHIA SPRINGS, GA., US

R082 Change of representative

Representative=s name: DILG, HAEUSLER, SCHINDELMANN PATENTANWALTSGESE, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee