DE10327240A1

DE10327240A1 - Hochgeschwindigkeitsmeßsystem, das einen optimalen Meßbereich auf einer Abtastwert-nach-Abtastwert-Basis auswählt

Info

Publication number: DE10327240A1
Application number: DE10327240A
Authority: DE
Inventors: Russel A. Clegg; James R. Medunick
Original assignee: Agilent Technologies Inc
Current assignee: Agilent Technologies Inc
Priority date: 2002-06-19
Filing date: 2003-06-17
Publication date: 2004-01-22
Also published as: US6841987B2; TWI284194B; TW200403423A; US20030234642A1

Abstract

Ein Hochgeschwindigkeits-Mehrbereichsmeßsystem, das auf einer Abtastwert-nach-Abtastwert-Basis den Bereich auswählt, der die höchste Auflösung und Genauigkeit aufweist, für die keine Überlastbedingung vorliegt. Eine Mehrzahl von Analog-zu-Digital-Wandlern tastet ein analoges Signal einer physischen Größe, wie z. B. einer Spannung, eines Stroms, einer Temperatur, einer Belastung usw., ab und wandelt dasselbe in eine Mehrzahl digitaler Datenströme um, wobei jeder derselben einen Vollskalabereich aufweist, der einen Bruchteil eines erwarteten maximalen Wertes der physischen Größe darstellt. Entsprechende Überlast-Detektoren testen die jeweiligen Datenströme auf eine Überlastbedingung hin. Ein Datenselektor wählt den Datenstrom, der eine Vollskala aufweist, die den kleinsten Bruchteil eines erwarteten maximalen Wertes darstellt, basierend auf dem Überlast-Detektor-Status aus.

Description

Die vorliegende Erfindung richtet sich auf ein Meßsystem für physische Parameter, wie z. B. einen elektrischen Strom, eine Spannung, eine Temperatur, eine Belastung usw., und insbesondere auf ein Meßsystem, das gleichzeitig eine Mehrzahl von Hochgeschwindigkeitsmessungen mit unterschiedlichen Meßempfindlichkeiten oder -bereichen durchführt und eine optimale der Messungen auf einer Abtastwert-nach-Abtastwert-Basis ausgibt.

1 ist ein Blockdiagramm eines herkömmlichen Meßsystems zum Messen eines elektrischen Stroms. Bei dem Strommeßsystem aus 1 werden mehrere Stromnebenschlüsse RH und RL und Verstärker A1 und A2 verwendet, um einen dynamischen Bereich eines zu messenden Signals abzudecken. Im Betrieb wird einer der Nebenschlüsse RH oder RL durch Schalter SH und SL ausgewählt. Die Verstärker A1 und A2 werden von Leistungsquellen V1 und V2 mit Leistung versorgt.

Eine Ausgabe des Verstärkers A1 liefert eine Niedrigbereichsmessung, ImonL, an einen Eingang 0 eines Multiplexers 101 und eine Ausgabe des Verstärkers A2 liefert eine Hochbereichsmessung, ImonH, an einen Eingang 1 des Multiplexers 101. Ein Kondensator CL ist parallel zu dem Widerstand RL geschaltet und liefert eine Dämpfung während einer Operation der Schalter SL und SH. Eine Ausgabe (Out) des Multiplexers 101 wird als eine Eingabe an einen Analog-zu-Digital(A/D-)Wandler 102 bereitgestellt. Der A/D-Wandler 102 liefert ein digitalisiertes Ausgangssignal, das in ein Logikgatterarray 103 eingegeben wird. Das Logikgatterarray 103 liefert eine Steuerung an den Multiplexer 101, um entweder den Eingang 0 oder den Eingang 1 des Multiplexers 101 auszuwählen.

Das Strommeßsystem aus 1 wird in eine zu messende Schaltung eingefügt, so daß ein Strom I1 zwischen In (Hin) und Return (Zurück) fließt, wie in 1 gezeigt ist. Das Strommeßsystem aus 1 ermöglicht einen breiten, dynamischen Meßbereich, eine hohe Auflösung und hochgenaue Messungen. Messungen sind jedoch nicht möglich, während das System Bereiche ändert, und eine Bereichsänderung ist langsam. Ferner wird während einer Bereichsänderung der Strom I1 gestört. Deshalb muß das System warten, bis sich das Signal einschwingt, bevor eine Messung genommen wird. Bei einem ähnlichen System (nicht gezeigt) sind Nebenschlußwiderstände RL und RH in Serie geschaltet und RL wird umgangen, um Hochbereichsmessungen durchzuführen. Das in Serie geschaltete System weist ähnliche Probleme wie das in 1 gezeigte Parallelnebenschlußsystem auf.

Bei einem anderen herkömmlichen Strommeßsystem werden ein einzelner Nebenschluß und mehrere Meßverstärker verwendet, wie in 2 gezeigt ist. Das Einzelnebenschlußmeßsystem aus 2 wird in eine zu messende Schaltung eingefügt, so daß ein Strom I1 zwischen In und Return fließt, wie in 2 gezeigt ist, und der Strom I1 fließt durch einen Widerstand RM, der gemeinsam mit jeweiligen Eingängen von Meßverstärkern A3 und A4 verbunden ist. Der Meßverstärker A3 ist ein Hochleistungsverstärker und liefert eine Ausgabe ImonL an den Eingang 0 des Multiplexers 101. Der Meßverstärker A4 ist ein Niedrigleistungsverstärker und liefert eine Ausgabe ImonH an den Eingang 1 des Multiplexers 101. Der Multiplexer 101, der A/D-Wandler 102 und das Logikgatterarray 103 funktionieren auf eine ähnliche Weise, wie Bezug nehmend auf 1 beschrieben ist.

Bei dem Meßsystem aus 2 sättigt sich mit ansteigendem I1 der Hochleistungsmeßverstärker A3 und das System muß gleichmäßig übergehen, um eine Rückkopplung des Niederleistungsverstärkers A4 zu nutzen. Das Meßsystem aus 2 ermöglicht eine kleinere Einschwingzeit, wenn von einem höheren Meßbereich zu einem niedrigeren Meßbereich geschaltet wird. Das System aus 2 liefert jedoch aufgrund der Sättigung der Niederbereichsmessungen, die durch den Hochleistungsmeßverstärker A3 durchgeführt werden, keine kontinuierlichen Strommessungen. Zusätzlich weist das System aus 2 einen inhärenten Nachteil eines Bereitstellens einer schlechten Auflösung und Genauigkeit des gemessenen Signals bei niedrigen Strompegeln auf, da der Nebenschluß RM dimensioniert sein muß, um den gesamten dynamischen Bereich zu handhaben.

Es ist die Aufgabe der vorliegenden Erfindung, ein System oder ein Verfahren zum Messen einer physischen Größe zu schaffen, mit deren Hilfe Messungen bestimmter Größen in Systemen unkomplizierter durchgeführt werden können.

Diese Aufgabe wird durch ein System gemäß Anspruch 1, 10, 21, 27, 29 oder 33 oder ein Verfahren gemäß Anspruch 16 gelöst.

Die vorliegende Erfindung liefert ein Hochgeschwindigkeitsmeßsystem, das einen breiten dynamischen Bereich, eine hohe Genauigkeit und eine hohe Auflösung liefert und es ermöglicht, daß kontinuierliche Messungen durchgeführt werden. Vorzugsweise ist die Erfindung mit Gatearrays mit hoher Dichte implementiert. Alternativ kann die Erfindung auch in einer diskreten Logik oder Software implementiert sein.

Die vorliegende Erfindung liefert ein System, das gleichzeitig eine Mehrzahl digitaler Eingänge berücksichtigt, die gleichzeitige Messungen der gleichen physischen Größe, wie z. B. einer elektrischen Spannung, eines Stroms, einer Belastung, einer Temperatur usw., darstellen. Jeder der Mehrzahl digitaler Eingänge weist einen Meßskalafaktor auf, der sich von einem Meßskalafaktor der anderen Eingänge unterscheidet. Die Skalafaktoren variieren von einem empfindlichsten Eingang bis zu einem am wenigsten empfindlichen Eingang. Eine Mehrzahl von Überlast-Detektoren, die eine Eins-zu-Eins-Entsprechung zu der Mehrzahl digitaler Eingänge aufweisen, erfassen gleichzeitig für jeden Abtastzyklus, ob eine Überlast-Bedingung vorliegt. Eine Logikschaltung bestimmt, ob einer der digitalen Eingänge ausgegeben werden soll oder ob ein beliebiger digitaler Wert ausgegeben werden soll, wenn geeignete Überlast-Bedingungen vorliegen.

Jeder der Überlast-Detektoren vergleicht den jeweiligen digitalen Eingang mit einem vorbestimmten Wert und führt eine Zwischenspeicherung bzw. ein Latchen eines Überlast-Bits durch, wenn die Überlast-Bedingung für den jeweiligen digitalen Eingang gefunden wird. Ein Datenselektor gibt digitale Daten aus, die dem digitalen Eingang entsprechen, der den höchsten Skalafaktor aufweist, für den keine Überlast-Bedingung vorliegt. Jeder Überlast-Detektor weist einen Nach-Überlast-Zähler auf, der das Überlast-Bit für eine vorbestimmte Zeit in einem zwischengespeicherten Zustand hält, nachdem keine Überlast-Bedingung mehr erfaßt wird, um sicherzustellen, daß ein Meßkanal, der dem jeweiligen digitalen Eingang entspricht, außerhalb einer Sättigung und vollständig eingeschwungen bzw. gesettlet ist.

Die Mehrzahl digitaler Eingänge wird vorzugsweise durch eine Mehrzahl von Analog-zu-Digital-Wandlern bereitgestellt, die die physische Größe abtasten, wobei die Überlast-Detektoren für jeden Abtastwert jedes Analog-zu-Digital-Wandlers bestimmen, ob die jeweiligen Überlast-Bedingungen vorliegen, und wobei der Datenselektor den Digitaldatenstrom, der den höchsten Meßskalafaktor aufweist, für den keine Überlast-Bedingung vorliegt, auf einer Abtastwert-nach-Abtastwert-Basis auswählt.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert, in denen gleiche Bezugszeichen immer auf gleiche Elemente verweisen. Es zeigen:

1 ein Blockdiagramm eines herkömmlichen Mehrbereichsmeßsystems;
2 ein Blockdiagramm eines weiteren herkömmlichen Mehrbereichsmeßsystems;
3 ein Blockdiagramm eines ersten Ausführungsbeispiels eines Meßsystems gemäß der vorliegenden Erfindung;
4 ein Blockdiagramm eines zweiten Ausführungsbeispiel eines Meßsystems gemäß der vorliegenden Erfindung;
5 ein detaillierteres Diagramm eines Abschnitts des Blockdiagramms aus 4;
6 ein detaillierteres Diagramm des Multiplexers aus 4;
7 ein Diagramm eines Datenworterzeugers zum Erzeugen des ALLOL-Datenworts aus 6;
8A bis 8C gemeinsam ein schematisches Diagramm der Überlastdetektorblöcke U1, U2 und U3 aus 5;
9 ein Zeitgebungsdiagramm des Meßsystems aus 4;
10 ein Blockdiagramm eines dritten Ausführungsbeispiels eines Meßsystems gemäß der vorliegenden Erfindung; und
11 ein Blockdiagramm eines vierten Ausführungsbeispiels eines Meßsystems gemäß der vorliegenden Erfindung.
Bezug nehmend auf 3 ist ein erstes Ausführungsbeispiel eines allgemeinen Meßsystems gemäß der vorliegenden Erfindung als ein Dreibereichsmeßsystem 300 dargestellt. Das Meßsystem 300 weist folgende Merkmale auf: einen Niedrig-, einen Mittel- und einen Hochbereichs-Analog-zu-Digital(A/D-) Wandler 301, 303 bzw. 305; einen Niedrig-, einen Mittel- und einen Hochbereichs-Überlast-Komparator 307, 309 bzw. 311; einen Niedrig-, einen Mittel- und einen Hochbereichs-Datenzwischenspeicher 313, 315 bzw. 317; einen Niedrig-, einen Mittel- und einen Hoch-Überlast-Bit-Zwischenspeicher 319, 321 bzw. 323; einen Niedrig-, einen Mittel- und einen Hoch-Nach-Überlast-Zähler 325, 327 bzw. 329; einen Bereichsdecodierer 331 und einen Multiplexer (Mux) 333.
Für jeden des Niedrig-, Mittel- und Hochmeßbereichs wandelt eine entsprechende Analogwandlervorrichtung (nicht gezeigt) einen physischen Parameter, wie z. B. einen elektrischen Strom, eine elektrische Spannung, eine Temperatur, eine Belastung, einen Druck usw., in eine analoge Größe um. Der Niedrig-, der Mittel- und der Hochbereichs-Analog-zu-Digital-Wandler 301, 303 bzw. 305 wandeln die jeweiligen Analoggrößen in jeweilige digitale Wörter um. Für jeden des Niedrig-, Mittel- und Hochbereichs werden die digitalen Wörter von den A/D-Wandlern 301, 303 bzw. 305 mit jeweiligen Überlasteinstellungspunkten durch entsprechende Überlast-Komparatoren 307, 309 und 311 verglichen. Basierend auf den jeweiligen Vergleichen bestimmt das System 300, ob einer oder mehrere der A/D-Wandler 301, 303 und 305 überlastet ist/sind. Ein Überlastzustand wird durch die Überlast-Bit-Zwischenspeicher 319, 321 und 323 zwischengespeichert und das entsprechende digitale Wort wird durch die Datenzwischenspeicher 313, 315 bzw. 317 zwischengespeichert, um Niedrigbereichsdaten, Mittelbereichsdaten bzw. Hochbereichsdaten zu liefern.
Der Bereichsdecodierer 331 decodiert den Überlaststatus, wie durch Bereiche der Überlast-Bit-Zwischenspeicher 319, 321 und 323 angezeigt ist, in ein Bereichswort, das aus zwei Bits besteht, die als Bereichsbit 0 und Bereichsbit 1 bezeichnet werden. Das Bereichswort wird durch den Multiplexer 333 verwendet, um Daten von dem niedrigsten verfügbaren nichtgesättigten Bereich auszuwählen. Dies bedeutet, daß der Multiplexer 333 entweder die Niedrigbereichsdaten, die Mittelbereichsdaten oder die Hochbereichsdaten basierend auf einer logischen Kombination des Bereichsworts auswählt. Das Auswählen des niedrigsten nichtgesättigten Bereichs stellt sicher, daß das System 300 den optimalen verfügbaren Bereich auswählt, um eine Genauigkeit und Auflösung für jeden einzelnen Lesevorgang zu maximieren. Die ausgewählten Daten werden zur Verwendung durch ein größeres System (nicht gezeigt), das das Meßsystem 300 beinhaltet, herausgetaktet.
Das Meßsystem 300 weist Nach-Überlast-Zähler 325, 327 und 329 auf. Wenn ein Meßbereich überlastet wurde und der Bereich aus dem überlasteten Zustand herauskommt, wird ein Nach-Überlast-Zähler gestartet. Der Nach-Überlast-Zähler zählt bis zu einem vorprogrammierten Wert analog zu einer Einschwingzeit des Bereichs, dem der Zähler zugeordnet ist. Wenn während des Zählprozesses der Bereich wieder überlastet ist, wird der Zähler rückgesetzt und das Zählen beginnt wieder bei einem vorbestimmten Anfangseinstellungspunkt, nachdem die Überlastbedingung entfernt ist. Wenn der Zähler erfolgreich den vorprogrammierten Wert erreicht, ohne rückgesetzt zu werden, wird der zugeordnete Überlast-Bit-Zwischenspeicher 319, 321 oder 323 rückgesetzt und der Bereich ist wieder zur Benutzung verfügbar.
Bezug nehmend auf 4 ist ein zweites Ausführungsbeispiel eines Meßsystems gemäß der vorliegenden Erfindung als ein Dreibereichsmeßsystem 400 dargestellt.
Das Meßsystem 400 weist folgende Merkmale auf: einen Niedrig-, einen Mittel- und einen Hochbereichs-Analog-zu-Digital-(A/D-)Wandler 401, 403 bzw. 405; einen Niedrig-, einen Mittel- und einen Hochbereichs-Überlast-Detektor 407, 409 bzw. 411; einen Niedrig-, einen Mittel- und einen Hochbereichs-Seriell-zu-Parallel-Wandler 413, 415 bzw. 417; einen Niedrig-, einen Mittel- und einen Hochbereichs-Datenzwischenspeicher 443, 445 bzw. 447; einen Niedrig-, einen Mittel- und einen Hoch-Überlast-Bit-Zwischenspeicher 419, 421 bzw. 423; einen Niedrig-, einen Mittel- und einen Hoch-Parallel-zu-Seriell-Wandler 425, 427 bzw. 429; einen Niedrig-, einen Mittel- und einen Hoch-Nach-Überlast-Zähler 431, 433 bzw. 435; einen Bereichsdecodierer 437; einen Multiplexer (MUX) 439 und eine Zustandsmaschine 441.
Die Zustandsmaschine 441 liefert eine Gesamtsynchronisierungssteuerung für das Meßsystem 400 und für ein größeres System (nicht gezeigt), das das Meßsystem 400 beinhaltet. Eine synchrone Operation wird durch die Zustandsmaschine 441 erzielt, die N mögliche Zustände in sich wiederholenden Zyklen ausgibt, um Schlüsselereignisse auszulösen. Die Zustandsmaschine kann z. B. durch ein Verschieben eines Bits durch ein N Bit breites Register und ein Ausgeben aller der N möglichen Zustände implementiert sein. In der Beschreibung unten und/oder in den beigefügten Zeichnungen zeigt eine Notierung, z. B. Zustand 16, an, daß ein Eingang, der dem Zustand 16 der Zustandsmaschine entspricht, an eine bestimmte Schaltung geliefert wird, während eine Notierung, z. B. Zustand [34:0], anzeigt, daß ein inklusiver Bereich von Zuständen an eine bestimmte Schaltung oder Gruppe von Schaltungen geliefert wird.
Wieder Bezug nehmend auf 4 wandelt eine entsprechende Analogwandlervorrichtung (nicht gezeigt) für jeden eines niedrigen, mittleren und hohen Bereichs einen physischen Parameter, wie z. B. einen elektrischen Strom, eine elektrische Spannung, eine Temperatur, eine Belastung, einen Druck usw., in eine Analoggröße um und liefert die jeweilige analoge Größe an den Niedrig-, den Mittel- und den Hochbereichs-Analog-zu-Digital-Wandler 401, 403 bzw. 405, der die jeweiligen analogen Größen in jeweilige digitale Wörter umwandelt. Die Seriell-zu-Parallel-Wandler 413, 415 und 417 führen eine Zwischenspeicherung der mit der Zustandsmaschine 441 synchronisierten Daten durch. Die Seriell-zu-Parallel-Wandler 413, 415 und 417 können als Schieberegister implementiert sein. Eine Umwandlung von Serielldaten zu Paralleldaten wird benötigt, um jede Analogumwandlung durch den Niedrig-, den Mittel- und den Hochbereichs-Überlast-Detektor 407, 409 bzw. 411 auf eine Überlastbedingung hin zu testen. Wenn eine Überlastbedingung gefunden wird, führt zumindest einer des Niedrigbereichs-, Mittelbereichs- und Hochbereichs-Überlast-Bit-Zwischenspeichers 419, 421 bzw. 423 eine Zwischenspeicherung einer Ausgabe durch, die die Überlast anzeigt. Dies bedeutet, daß, wenn der niedrige Bereich überlastet ist, der Bitzwischenspeicher 419 eine Ausgabe zwischenspeichert, die die Überlast anzeigt. Wenn der niedrige und der mittlere Bereich beide überlastet sind, speichern die Bitzwischenspeicher 419 und 421 beide jeweilige Ausgänge zwischen, die die jeweiligen Überlasten anzeigen. Wenn der Niedrig-, der Mittel- und der Hochbereich überlastet sind, führen die Überlast-Bit-Zwischenspeicher 419, 421 und 423 alle eine Zwischenspeicherung einer Ausgabe durch, die die jeweiligen Überlasten anzeigt.
In der Zwischenzeit werden die durch den Niedrigbereichs-, den Mittelbereichs- und den Hochbereichsdatenzwischenspeicher 443, 445 bzw. 447 zwischengespeicherten Daten synchron mit der Zustandsmaschine durch die Parallel-zu-Seriell-Wandler 425, 427 bzw. 429 umgewandelt, um Niedrigbereichsdaten (DOL), Mittelbereichsdaten (DOM) bzw. Hochbereichsdaten (DOH) auszugeben.
Jeweilige Ausgänge der Überlast-Bit-Zwischenspeicher 419, 421 und 423 werden an Nach-Überlast-Zähler 431, 433 bzw. 435 geliefert. Wo ein Meßbereich überladen wurde und der Bereich aus dem überlasteten Zustand herauskommt, wird der entsprechende Nach-Überlast-Zähler (431, 433, 435) gestartet. Der Nach-Überlast-Zähler zählt in Richtung eines vorprogrammierten Wertes basierend auf einer Einschwingzeit des Bereichs, dem der Zähler zugeordnet ist. Wenn während des Zählprozesses der Bereich wieder überlastet ist, wird der Zähler auf den anfänglichen Wert rückgesetzt und das Zählen beginnt wieder in Richtung des vorprogrammierten Wertes, sobald die Überlastbedingung entfernt ist. Wenn der Zähler den vorprogrammierten Wert erfolgreich erreicht, ohne rückgesetzt zu werden, wird der zugeordnete Überlast-Bit-Zwischenspeicher 419, 421 oder 423 rückgesetzt und der Bereich ist wieder zur Verwendung verfügbar. Der Nach-Überlast-Zähler führt eine Zwischenspeicherung einer Ausgabe durch, die zwischengespeichert bleibt, bis die Überlastbedingung entfernt ist und der Zähler den vorprogrammierten Wert erreicht hat. Die zwischengespeicherten Ausgänge der Nach-Überlast-Zähler 431, 433 und 435 werden als Eingänge zu dem Bereichsdecodierer 437 geliefert.
Der Bereichsdecodierer 437 decodiert den Überlaststatus, wie durch die Ausgänge der Nach-Überlast-Zähler 431, 433 und 435 angezeigt ist, um das Bereichswort auszugeben, das das Bereichsbit 0 und das Bereichsbit 1 aufweist. Das Bereichswort wird durch den Multiplexer 439 verwendet, um Daten von dem niedrigsten verfügbaren nichtgesättigten Bereich auszuwählen. Dies bedeutet, daß der Multiplexer 439 entweder die Niedrigbereichsdaten (DOL), die Mittelbereichsdaten (DOM) oder die Hochbereichsdaten (DOH) basierend auf einer logischen Kombination der Bits des Bereichsworts auswählt. Das Auswählen des niedrigsten nichtgesättigten Bereichs stellt sicher, daß das System 400 den optimalen verfügbaren Bereich auswählt, um eine Genauigkeit und Auflösung für jeden einzelnen Lesevorgang zu maximieren. Die ausgewählten Daten werden zur Verwendung durch das größere System (nicht gezeigt), das das Meßsystem 400 beinhaltet, herausgetaktet.
Eine detailliertere Beschreibung des Systems, das in 4 gezeigt ist, wird nun Bezug nehmend auf die 5, 6 und 7 erfolgen. Bezug nehmend auf 5 weist das Meßsystem 400 einen Niedrigbereichs-Überlast-Detektor U1, einen Mittelbereichs-Überlast-Detektor U2 und einen Hochbereichs-Überlast-Detektor U3 auf. Die Überlast-Detektoren U1, U2 und U3 sind ähnlich aufgebaut und werden ähnlich betrieben. Der Aufbau und die Operation der Überlast-Detektoren U1, U2 und U3 wird Bezug nehmend auf den Niedrigbereichs-Überlast-Detektor U1 erklärt, um eine Redundanz zu vermeiden, die nicht zu der Erklärung der Erfindung beiträgt.
Bezug nehmend auf die 8A, 8B und 8C ist ein schematisches Diagramm des Niedrigbereichsdetektors U1 gezeigt. Eine Zeitgebung für den Erfassungsblock U1 wird synchron durch die oben beschriebene Zustandsmaschine 441 bereitgestellt.
Bezug nehmend auf 8A und auch auf 9 werden im Betrieb Daten (ADDATA) von dem Niedrigbereichs-A/D-Wandler 401 (4) durch einen Systemtakt SCK in einen SLI-Eingang (8A) eines 16-Bit-Seriell-zu-Parallel-Schieberegisters U31 getaktet. Ein SR-Flip-Flop U30 ist auf einen Zustand 15 eingestellt. Synchron zu einem Zustand 16 geht die Ausgabe Q des SR-Flip-Flops U30 zu einem Hochzustand und bei dem Zustand 16 wird der Takt des Schieberegisters U31 aktiviert, was es ermöglicht, daß das Schieberegister U31 die Daten ADDATA in U31 schiebt, und zwar zu der gleichen Zeit, zu der die Daten ADDATA von dem A/D-Wandler 401 verfügbar sind. Die Seriell-zu-Parallel-Wandler 413, 415 und 417, die in 4 gezeigt sind, weisen jeweils einen Flip-Flop U30, ein Schieberegister U31 und einen Inverter U36 auf.
Wenn die Datenbits in das Schieberegister U31 verschoben werden, werden die Inhalte eines vorherigen Lesevorgangs aus dem Schieberegister U31 heraus verschoben. Die Inhalte SR[15:0] des Schieberegisters U31 werden an ein NOR-Gatter U34 geliefert, um einen Niedrig-Überlast-Einstellungspunkt zu erfassen, sowie an ein UND-Gatter U35, um einen Hoch-Überlast-Einstellungspunkt zu erfassen. Das höchstwertige Bit (MSB) von SR[15:0] wird durch Inverter U31 und U32 vor einem Bereitstellen der Inhalte des Schieberegisters U31 an das NOR-Gatter U34 und das UND-Gatter U35 invertiert.
Bei dem in 8A gezeigten Ausführungsbeispiel ist ein hexadezimaler Wert 7FFF (positive volle Skala) der Hoch-Überlast-Einstellungspunkt und ein hexadezimaler Wert 8000 (negative volle Skala) ist der Niedrig-Überlast-Einstellungspunkt. Wenn der Wert von SR[15:0], der das invertierte MSB aufweist, gleich dem Hoch-Überlast-Einstellungspunkt ist, wird die Ausgabe des UND-Gatters U35 hoch, und wenn der Wert von SR[15:0], der das invertierte MSB aufweist, gleich dem Niedrig-Überlast-Einstellungspunkt ist, wird die Ausgabe des NOR-Gatters U34 hoch. So ist, wenn entweder die Ausgabe des NOR-Gatters U34 hoch ist oder die Ausgabe des UND-Gatters U35 hoch ist, die Ausgabe des ODER-Gatters U37 hoch. Die Ausgabe des ODER-Gatters U37 ist als eine Überlastbedingung OLOROUT angezeigt. Jeder der Überlast-Detektoren 407, 409 und 411 weist Inverter U32 und U33, ein NOR-Gatter U34, ein UND-Gatter U35 und ein ODER-Gatter U37 auf. Die Überlastbedingung OLOROUT wird durch das Flip-Flop U38 auf den Zustand 33 zwischengespeichert, um das Signal OLBIT bereitzustellen. Jeder Überlast-Bit-Zwischenspeicher 419, 421 und 423 weist ein Flip-Flop U38 auf. Eine Auswahl eines Überlastpunktes, wie sie in dem in 8A gezeigten Ausführungsbeispiel verwendet wird, ist vollkommen willkürlich und für Fachleute auf diesem Gebiet ist es ersichtlich, wie die geeignete Kombinationslogikschaltung nach dem Schieberegister U31 verwendet wird, um einen erwünschten Einstellungspunkt zu erzielen. Zusätzlich müssen der Hoch-Überlast-Einstellungspunkt und der Niedrig-Überlast-Einstellungspunkt nicht symmetrischer Natur sein.
Bezug nehmend auf die 8B und 8C werden einzelne Bits des digitalen Wortes SR[15:0] von dem Schieberegister U31 als Eingänge zu Flip-Flops U39 bis U54 geliefert und bei einem Zustand 33 werden die jeweiligen Bits des digitalen Wortes durch Flip-Flops U39 bis U54 zwischengespeichert.
Jeder Datenzwischenspeicher 443, 445 und 447, die in 4 gezeigt sind, weist Flip-Flops U39 bis U54 auf. Es ist wichtig anzumerken, daß die Zwischenspeicherung bei einem Zustand 33 auftritt, der nach der Zeit ist, zu der das Schieberegister U31 ein Takten in ADDATA vollendet hat.
Die jeweiligen Ausgänge von den Flip-Flops U39 bis U54 werden gemeinsam durch eine Serie jeweiliger Dreizustandspuffer U39A bis U54A Bus-übertragen, wobei jeder derselben in einer Folge synchron zu Zuständen 16 bis 31 der nächsten A/D-Umwandlung des A/D-Wandlers 401 ausgelöst wird. So existiert eine Umwandlungsverzögerung eines Zyklus der Zustandsmaschine zwischen einer Zeit, zu der die Daten von dem A/D-Wandler 401 gesammelt werden, und einer Zeit, zu der durch das Meßsystem 400 auf die Daten von dem A/D-Wandler eingewirkt wird. Diese Verzögerung ermöglicht eine Bestimmung einer Überlastbedingung. Die Dreizustandspuffer U39A bis U54A geben die Daten DOL aus. Jeder Parallel-zu-Seriell-Wandler 425, 427 und 429, die in 4 gezeigt sind, weist Dreizustandspuffer U39A bis U54A auf.
Wieder Bezug nehmend auf 5 sind der Mittelbereichs-Überlast-Detektor U2 und der Hochbereichs-Überlast-Detektor U3 ähnlich wie der Niedrigbereichsdetektor U1 aufgebaut, der detailliert in den 8A, 8B und 8C gezeigt ist, wobei jeder der Überlast-Detektoren U2 und U3 außerdem ein zugeordnetes Überlast-Statusbit OLBIT aufweist, das einen Überlaststatus des entsprechenden Bereichs anzeigt. Außerdem gibt der Mittelbereichs-Überlast-Detektor U2 Daten DOM aus und der Hochbereichs-Überlast-Detektor U3 gibt Daten DOH aus.
Wieder den Niedrigbereich betrachtend und wieder Bezug nehmend auf 5 wird, wenn das Überlastbit OLBIT hoch wird, was anzeigt, daß eine Überlastbedingung vorliegt, das Flip-Flop U4 gesetzt und die Ausgabe Q des Flip-Flops U4 wird hoch. Die Ausgabe Q des Flip-Flops U4 wird an den Taktaktivierer CE des Nach-Überlast-Zählers U5 angelegt, um den Takt CLK des Nach-Überlast-Zählers U5 zu aktivieren. Auf ein Löschen der Überlastbedingung hin wird OLBIT niedrig, was es ermöglicht, daß der Nach-Überlast-Zähler U5 mit einem Zählen von einem anfänglichen Wert zu einem vorbestimmten Wert beginnt. Der vorbestimmte Wert entspricht einer Zeit, die für eine Analogmeßhardware (nicht gezeigt) benötigt wird, die den Eingang an den A/D-Wandler 401 liefert, um sich einzuschwingen, nachdem eine Überlastbedingung entfernt wurde. Wenn die Überlastbedingung zurückkehrt, bevor der Nach-Überlast-Zähler U5 den vorbestimmten Wert erreicht hat, wird der Nach-Überlast-Zähler U5 rückgesetzt und ein Zählen beginnt auf ein Löschen der Überlastbedingung hin wieder bei dem anfänglichen Wert. Nachdem der Nach-Überlast-Zähler U5 erfolgreich den vorbestimmten Wert erreicht hat, geht eine Ausgabe Q THRESHO des Nach-Überlast-Zählers U5 auf einen Hoch-Zustand, was das Flip-Flop U4 rücksetzt, was bewirkt, daß die Ausgabe Q des Flip-Flops U4 auf einen Niedrig-Zustand geht, was wiederum den Zähler U5 deaktiviert.
Ein Mittelbereichs-Nach-Überlast-Zähler U7 und ein zugeordnetes Flip-Flop U6 und ein Hochbereichs-Nach-Überlast-Zähler U9 und ein zugeordnetes Flip-Flop U8 sind ähnlich aufgebaut und wirken ähnlich wie der Niedrigbereichs-Nach-Überlast-Zähler U5 und das zugeordnete Flip-Flop U4, die jeweils ein zugeordnetes Überlast-Statusbit OLBIT zwischenspeichern.
Wieder Bezug nehmend auf 5 werden die Ausgabe Q des Flip-Flops U6 und die Ausgabe Q des Flip-Flops U8 an ein Zweieingangs-UND-Gatter U11 geliefert. Ein Bereichsbit, BEREICHSBIT 1, wird so durch die Ausgabe Q des Flip-Flops U6, die Ausgabe Q des Flip-Flops U8 und das UND-Gatter U11 bestimmt.
Die Ausgabe Q des Flip-Flops U4, die Ausgabe Q des Flip-Flops U6 und die Ausgabe Q des Flip-Flops U8 werden an ein Dreieingangs-UND-Gatter U11 geliefert, wobei die Ausgabe Q des Flip-Flops U6 und die Ausgabe Q des Flip-Flops U8 invertiert werden (durch das Zeichen "o" an zweien der Eingänge des UND-Gatters U10 angezeigt), bevor dieselben logisch kombiniert werden, um so ein BEREICHSBIT 0 zu bestimmen.
Tabelle 1 zeigt mögliche Kombinationen von Überlastbedingungen in Zuordnung zu dem BEREICHSBIT 1 und zu dem BEREICHSBIT 0. Es wird angemerkt, daß die Bereichsbitausgänge basierend auf den Bedürfnissen eines bestimmten Systems definierbar sind.
Tabelle 1
Basierend auf den in Tabelle 1 gezeigten Zuständen liefert Gleichung 1 einen logischen Ausdruck für BEREICHSBIT 0 und Gleichung 2 liefert einen logischen Ausdruck für BEREICHS-BIT 1. Wieder Bezug nehmend auf 6 werden das Bereichsbit 0, das Bereichsbit 1 und die Daten DOL, DOM und DOH, die durch den Niedrig-, den Mittel- und den Hochbereichs-Überlast-Detektor U1, U2 und U3 ausgegeben werden, an einen Multiplexer U12 geliefert. Der Multiplexer U12 wählt entweder die Daten DOL, DOM oder DOH gemäß den logischen Ausdrücken der Bereichsbits 1 und 0 aus und gibt die ausgewählten Daten an einen Ausgang 0 des Multiplexers U13 aus. H M L = Bereichsbit 0 (1) M L = Bereichsbit 1 (2) wobei:
H die invertierte Ausgabe Q des Flip-Flops U8 ist;
M die Ausgabe Q des Flip-Flops U6 ist;
M die invertierte Ausgabe Q des Flip-Flops U6 ist; und
L die Ausgabe Q des Flip-Flops U4 ist.
Ein Multiplexer U13 wählt zwischen der Ausgabe 0 des Multiplexers U12 und einem willkürlich vordefinierten Überlastwert ALLOL demgemäß aus, ob der Hochbereich überlastet ist. In einem Fall, in dem der Hochbereich überlastet ist (und so alle niedrigeren Bereiche überlastet sind), wird die Ausgabe des Multiplexers U13 auf den willkürlich vordefinierten Überlastwert getrieben. Der Wert des ALLOL-Signals wird durch ein Auswählen eines Wertes, der erwartete Meßwerte nicht dupliziert, bestimmt. Eine Schaltung zum Erzeugen eines Überlastsignals ist in 7 gezeigt. In dem ALLOL-Signalerzeuger aus 7 werden der Zustand 15 und der Systemtakt SCK verwendet, um das ALLOL-Signal zu erzeugen.
In dem Multiplexer U13 wird die Ausgabe 0 des Multiplexers 13 durch das OLDHT-Signal gesteuert, das anzeigt, daß der höchste Bereich überlastet ist. Wenn das OLDHT-Signal anzeigt, daß der höchste Bereich überlastet ist, wird davon ausgegangen, daß auch alle anderen Bereiche überlastet sind. Abhängig von einer Analoghardware (nicht gezeigt) jedoch, die Eingänge an den Niedrig-, den Mittel- und den Hochbereichs-A/D-Wandler 401, 403 bzw. 404 liefert, kann ein niedrigerer Bereich vor einem höheren Bereich aus einer Sättigung herauskommen und sich einschwingen. Für diesen Fall wird die Zustandstabelle, die in 1 gezeigt ist, modifiziert, um diesen Zustand zu berücksichtigen. Die entsprechende Schaltung, die verwendet wird, um das Be- reichswort zu erzeugen, würde entsprechend modifiziert werden. In einem derartigen Fall, bei dem der Hochbereich überlastet ist, wird das ALLOL-Datenwort als das DATAOUT-Signal von einem UND-Gatter U14, wie in 6 gezeigt ist, ausgegeben. Das höchstwertige Bit des ALLOL-Datenworts ist eine 1 und die verbleibenden Bits sind 0. Das ALLOL-Datenwort wird durch das in 7 gezeigte Flip-Flop U24 erzeugt und wird durch ein größeres System (nicht gezeigt), das die vorliegende Erfindung beinhaltet, als ein Überlastsignal erkannt. Das UND-Gatter U14 und ein SR-Zwischenspeicher U15, in 6 gezeigt, werden verwendet, um einen Fluß von Daten mit dem größeren System (nicht gezeigt) zu steuern. Der SR-Zwischenspeicher U15 wird bei einem Zustand 16 gesetzt und bei einem Zustand 31 der Zustandsmaschine 441 rückgesetzt. Während der Zeit zwischen dem Setzen und Rücksetzen des SR-Zwischenspeichers U15 ist die Q-Ausgabe des SR-Zwischenspeichers U15 hoch, was es ermöglicht, daß Daten von dem Multiplexer U13 durchgehen. Vor einem Zustand 16 und nach einem Zustand 32 ist die Q-Ausgabe von U15 niedrig, was vermeidet, daß Daten (mit Ausnahme von 0) durch das UND-Gatter U14 gelangen.
Alternativ kann das Meßsystem der vorliegenden Erfindung mit einer diskreten Logik implementiert sein. Ferner sind Komparatoren verwendbar, um einen Überlaststatus jedes Meßbereichs zu bestimmen. Die Komparatoren können das Analogüberwachungssignal und einen vorbestimmten Überlast-Einstellungspunkt als Eingänge aufweisen und die Komparatorausgänge werden verwendet, um einen geeigneten Bereich der Daten zur Zwischenspeicherung zu bestimmen. Daten von einem Überlastbereich werden verzögert, bis sich der überlastete Bereich eingeschwungen hat. Der Rest eines derartigen Systems ist wie oben beschrieben implementiert.
Das Meßsystem gemäß der vorliegenden Erfindung wurde oben als ein Dreibereichsmeßsystem beschrieben. Die Anzahl von Bereichen ist ohne weiteres durch ein Hinzufügen zusätzlicher Überlast-Detektoren des Typs, der in den 8A, 8B und 8C gezeigt ist, ein Hinzufügen zusätzlicher Eingänge zu den Logikgattern U10 und U11 oder ein Hinzufügen zusätzlicher Logikgatter, die den Logikgattern U10 und U11 ähneln, und ein Bereitstellen zusätzlicher Eingänge für den Multiplexer U12 erweiterbar.
Ein drittes Ausführungsbeispiel der vorliegenden Erfindung ist in 10 gezeigt. Das dritte Ausführungsbeispiel ermöglicht es, daß ein größerer Abschnitt des Systems in einem Analogbereich implementiert ist. Bezug nehmend auf 10 ist das dritte Ausführungsbeispiel eines Meßsystems gemäß der vorliegenden Erfindung als ein Dreibereichsmeßsystem 500 dargestellt. Das Meßsystem 500 weist folgende Merkmale auf: eine Niedrig-, eine Mittel- und eine Hochbereichsabtast- und Halteschaltung 501, 503 bzw. 505; einen Niedrig-, einen Mittel- und einen Hochbereichs-Analog-Überlast-Komparator 507, 509 bzw. 511; einen Niedrig-, einen Mittel- und einen Hochbereichs-Überlast-Bit-Zwischenspeicher 419, 421 bzw. 423; einen Niedrig-, einen Mittel- und einen Hoch-Nach-Überlast-Zähler 431, 433 bzw. 435; einen Bereichsdecodierer 437; einen Analogmultiplexer (MUX) 533 und einen Analog-zu-Digital-(A/D-)Wandler 535.
Für jeden des Niedrig-, Mittel- und Hochmeßbereichs wandelt eine entsprechende Analogwandlervorrichtung (nicht gezeigt) einen physischen Parameter, wie z. B. einen elektrischen Strom, eine elektrische Spannung, eine Temperatur, eine Belastung, einen Druck usw., in eine analoge Größe um. Die Niedrig-, die Mittel- und die Hochbereichsabtast- und Halteschaltung 501, 503 bzw. 505 erfassen und halten einen Lesevorgang der jeweiligen Analoggrößen. Für jeden des Niedrig-, Mittel- und Hochbereichs vergleichen die Analog-Überlast-Komparatoren 507, 509 und 511 die jeweiligen Abtast- und Halteschaltungen 501, 503 und 505 mit jeweiligen vorbestimmten Analogeinstellungspunkten. Wenn der Analogwert eines Abtast- und Haltewerts größer als der entsprechende Einstellungspunkt ist, geht die Ausgabe des entsprechenden Komparators auf einen Hoch-Zustand.
Überlast-Bit-Zwischenspeicher 419, 421 und 423 sprechen auf die Ausgänge der Analog-Überlast-Komparatoren 507, 509 bzw. 511 auf eine ähnliche Weise an wie die Antworten auf die Ausgänge der Überlast-Komparatoren 407, 409 und 411, die oben Bezug nehmend auf 4 beschrieben wurden, wobei eine Beschreibung der Antwort hier nicht wiederholt wird. Ferner funktionieren die Nach-Überlast-Zähler 431, 433 und 435 und der Bereichsdecodierer 437 auf eine ähnliche Weise, wie oben Bezug nehmend auf 4 beschrieben wurde, um das Bereichswort zu erzeugen, das die Bereichsbits 1 und 0 aufweist.
Der Bereichsdecodierer 437 decodiert den Überlaststatus, wie durch die Überlast-Bit-Zwischenspeicher 419, 421 und 423 angezeigt ist, in das Bereichswort und der Analogmultiplexer 533 wählt einen der Ausgänge der Niedrig-, Mittel-und Hochbereichsabtast- und Halteschaltung gemäß der Bereichsbitlogik, die in Tabelle 1 gezeigt ist, aus. Der A/D-Wandler 535 wandelt die ausgewählte Ausgabe des Multiplexers 533 in eine digitale Ausgabe zur Verwendung durch das größere System (nicht gezeigt) um.
Ein viertes Ausführungsbeispiel der vorliegenden Erfindung ist als ein Meßsystem realisierbar, das N Bereiche aufweist, wobei N größer als 2 ist. Ein Beispiel des vierten Ausführungsbeispiels der vorliegenden Erfindung wird als ein N-Bereichsmeßsystem bezeichnet und ist in 11 gezeigt. Das N-Bereichssystem ist am besten geeignet, wenn viele Meßbereiche erwünscht oder benötigt werden, und wenn ein Verwenden einzelner Analog-zu-Digital-Wandler für jeden Bereich verbietend teuer ist. Das N-Bereichsmeßsystem 600 weist Analog-zu-Digital-Wandler 401 und 405; einen Analogmultiplexer 601; eine Multiplexersteuerung 603; Seriell-zu-Parallel-Wandler 413 und 417; Datenzwischenspeicher 443 und 447; Parallel-zu-Seriell-Wandler 425 und 429; einen ersten Niedrigbereichs-Überlast-Detektor 409, einen zweiten Niedrigbereichs-Überlast-Detektor 609; einen Mittelbereichs- Überlast-Detektor 607; einen Hochbereichs-Überlast-Detektor 411; Überlast-Bit-Zwischenspeicher 419, 421 und 423; Nach-Überlast-Zähler 431, 433 und 435; einen Bereichsdecodierer 437; einen Multiplexer 611 und einen Datenmultiplexer 439 auf.
Der Analog-zu-Digital-Wandler 405 wird für einen Eingang des höchsten Meßbereichs verwendet und der Analogwandler 401 wird gemeinschaftlich unter N-1 verbleibenden Analogeingängen verwendet, als Niedrigbereich (LOW) und Mittelbereich (MED) in 11 gezeigt. Bei dem gezeigten Ausführungsbeispiel entsprechen der niedrige und der mittlere Bereich Bereichen 1 bzw. 2. Obwohl das in 11 gezeigte Beispiel eine Dreibereichsimplementierung ist, ist das bei 600 gezeigte System durch ein Anwenden der hierin offenbarten Prinzipien auf eine größere Anzahl von Bereichen erweiterbar.
Das Meßsystem 600 verwendet zwei Analog-zu-Digital-Wandler 401 und 405. Der Analog-zu-Digital-Wandler 405 wird für den höchsten Meßbereich (Bereich N) verwendet und ist immer aktiv, was sicherstellt, daß gültige Daten innerhalb des spezifizierten Bereichs verfügbar sind. Der zweite Wandler wird gemeinschaftlich unter den verbleibenden Analogeingängen (Bereiche 1,... N-1) verwendet.
Die Operationen der Analog-zu-Digital-Wandler 401 und 405, der Seriell-zu-Parallel-Wandler 413 und 417, der Datenzwischenspeicher 443 und 447, der Parallel-zu-Seriell-Wandler 425 und 429, des Bereichsdecodierers 437, der Überlast-Bit-Zwischenspeicher 419, 421 und 423, der Nach-Überlast-Zähler 431 und 433 und des Datenmultiplexers 437 sind die gleichen wie diejenigen, die Bezug nehmend auf das Meßsystem 400, das in 4 gezeigt ist, beschrieben wurden. Zusätzlich zu einem Verwenden nur eines Analog-zu-Digital-Wandlers 401 für den niedrigen und mittleren Bereich (d. h. Bereiche 1 bis N-1) unterscheidet sich das Meßsystem 600 dahingehend von dem Meßsystem 400, daß der mittlere Bereich (Bereich 2) ferner den zweiten Niedrigbereichs-Überlast-Detektor 609 aufweist, der wirksam ist, wenn Daten von den Mittelbereichswandlerdaten ausgewählt werden, um zu bestimmen, ob die Daten eine Überlastbedingung für den nächst niedrigeren Bereich, in diesem Fall den niedrigen Bereich (Bereich 1), darstellen.
Ein Betrieb des Systems 600 wird durch eine Betrachtung des folgenden Beispiels als einer Sequenz von Ereignissen besser verständlich. Es wird angenommen, daß das Meßsystem 600 bei dem niedrigsten Meßbereich wirkt, d. h. der LOW-Eingang wird durch den Analogmultiplexer 601 ausgewählt. In diesem Fall sind LOLBIT, MOLBIT und HOLBIT alle niedrig, d. h. keiner der Überlast-Bit-Zwischenspeicher 419, 421 und 423 ist speichert gerade. Basierend auf dem Bereichswort, bestehend aus den Bereichsbits 0 und 1 (siehe Erklärung bezüglich des Bereichsworts bei der Beschreibung von 4), treibt der Bereichsdecodierer 437 den Multiplexer 439, um die Daten DATALM auszuwählen. LMCONTROL wählt den LOW-Bereichseingang zu dem Multiplexer 601 basierend auf einer Kombination von LOLBIT und MOLBIT aus. Ferner schaltet LMCONTROL den Mittelbereichs-Überlast-Detektor 607 aus und setzt den Multiplexer 611, um Daten von dem ersten Niedrigbereichs-Überlast-Detektor 409 weiterzuleiten. Wenn das LOW-Signal in seinem Betrag ansteigt, zeigt der erste Niedrigbereichs-Überlast-Detektor 409 eine Überlastbedingung an und LOLBIT ändert seinen Zustand, was bewirkt, daß der Bereichsdecodierer 437 für einen Abtastwert zu dem HIGH-Bereichseingang schaltet, während die Multiplexersteuerung 603 den Eingang zu dem analogen Multiplexer 601 auf den mittleren (MED) Bereich verändert. Gleichzeitig aktiviert LMCONTROL den Multiplexer 611, um einen Eingang von dem zweiten Niedrig-Überlast-Detektor 609 anzunehmen, der an diesem Punkt unter Verwendung der Mittelbereichsdaten wirkt. LMCONTROL aktiviert außerdem den Mittelbereichs-Überlast-Detektor 607. Der Bereichsdecodierer 437 schaltet bei dem nächsten Abtastwert zu dem mittleren Bereich und bleibt dort solange, wie der Dateneingang zu dem mittleren Bereich nicht überlastet ist und der zweite Niedrig-Überlast-Detektor 609 anzeigt, daß das MED-Eingangssignal den LOW-Bereich überlasten würde.
Wenn der Betrag des MED-Eingangs ansteigt und der Mittelbereich ebenso gesättigt ist, gibt der Bereichsdecodierer 437 ein Bereichswort aus, das bewirkt, daß der Multiplexer 439 DATAH auswählt. Wenn der Betrag des Eingangssignals zu dem Mittelbereichs-Überlast-Detektor 607 abfällt, kommt der mittlere Bereich aus einer Sättigung heraus und der Nach-Überlast-Zähler 433 läuft aus, was es ermöglicht, daß der Bereichsdecodierer ein Bereichswort ausgibt, das DATALM auswählt. Der zweite Niedrigbereichs-Überlast-Detektor 609, der von Mittelbereichsdaten arbeitet, fährt fort, den Datenstrom, der durch den Seriell-zu-Parallel-Wandler 413 ausgegeben wird, zu überwachen. Wenn das Signal einen Betrag erreicht, der keine Überlast für den niedrigen Bereich darstellt, verändert sich die Ausgabe des zweiten Niedrigbereichs-Überlast-Detektors von einem Überlastsignal zu einem Keine-Überlast-Signal, was es ermöglicht, daß der Niedrigbereichs-Nach-Überlast-Zähler 431 ein Zählen auf die gleiche Weise, wie oben Bezug nehmend auf 4 erläutert wurde, beginnt. Wenn das Zählen ausläuft, schaltet die Multiplexersteuerung 603 den Multiplexer 601 auf den LOW-Eingang.
Das Bereichswort und LMCONTROL werden außerdem an ein größeres System ausgegeben, das die vorliegende Erfindung beinhaltet. Basierend auf dem Bereichswort und LMCONTROL bestimmt das größere System logisch, ob das DATAOUT-Signal von dem Multiplexer 439 dem LOW-, MED- oder HIGH-Bereich entspricht.

Claims

System (300; 400; 500; 600) zum Messen einer physischen Größe, mit folgenden Merkmalen: einer Mehrzahl von Analog-zu-Digital-Wandlern (301, 303, 305; 401; 403; 405), wobei jeder derselben synchron ein jeweiliges analoges Signal der physischen Größe abtastet und in einen digitalen Datenstrom umwandelt, wobei jeder digitale Datenstrom einen Vollskalaausgangsbereich aufweist, der einem vorbestimmten Bruchteil eines maximalen erwarteten Wertes der physischen Größe entspricht; einer Mehrzahl von Überlast-Detektoren (407, 409, 411; 607, 609), wobei jeder derselben synchron einen entsprechenden der Datenströme auf einen vorbestimmten Wert hin überwacht, der eine Überlastbedingung des entsprechenden digitalen Datenstroms anzeigt, und ein jeweiliges Erfassungssignal ausgibt, das anzeigt, ob die Überlastbedingung für den entsprechenden Datenstrom vorliegt; und einem Datenselektor, der den digitalen Datenstrom, der einen kleinsten Vollskalaausgangsbereich aufweist, für den keine Überlastbedingung vorliegt, basierend auf einer logischen Kombination der jeweiligen Erfassungssignale auswählt und ausgibt.
System gemäß Anspruch 1, bei dem: jeder Analog-zu-Digital-Wandler den entsprechenden Datenstrom als einen seriellen Datenstrom ausgibt; jeder Überlast-Detektor: den entsprechenden seriellen Datenstrom synchron in einen entsprechenden parallelen Datenstrom umwandelt, ausgewählte Bits des entsprechenden parallelen Datenstroms überwacht und eine Ausgabe zwischenspeichert, wenn ein Wert der ausgewählten Bits gleich dem jeweiligen vorbestimmten Wert ist oder denselben überschreitet, und den entsprechenden parallelen Datenstrom synchron zu einem seriellen Datenstrom rekonstruiert; und der Datenselektor einen der rekonstruierten seriellen Datenströme basierend auf einer logischen Kombination der zwischengespeicherten Ausgaben auswählt.
System gemäß Anspruch 2, bei dem jeder Überlast-Detektor (407, 409, 411; 607; 609) ferner folgendes Merkmal aufweist: einen Nach-Überlast-Zähler (431, 433, 435), der das zwischengespeicherte Bit für einen vorbestimmten Zeitraum zwischengespeichert hält, nachdem der Wert der ausgewählten Bits kleiner als der jeweilige vorbestimmte Wert wird.
System gemäß Anspruch 3, bei dem der Nach-Überlast-Zähler (431, 433, 435) das Halten des Zwischenspeicherbits rücksetzt, wenn der Wert der ausgewählten Bits den jeweiligen vorbestimmten Wert während des vorbestimmten Zeitraums wieder überschreitet.
System gemäß einem der Ansprüche 1 bis 4, bei dem jeder Überlast-Detektor folgende Merkmale aufweist: ein Schieberegister, das den jeweiligen digitalen Datenstrom in einen entsprechenden parallelen Datenstrom umwandelt; und eine Erfassungsschaltung, die ausgewählte Bits des jeweiligen parallelen Datenstroms überwacht und eine Ausgabe zwischenspeichert, wenn ein Wert der ausgewählten Bits gleich dem jeweiligen vorbestimmten Wert ist oder denselben überschreitet.
System gemäß einem der Ansprüche 2 bis 5, bei dem der Nach-Überlast-Zähler (431, 433, 435) von einem anfänglichen Wert zu einem vorbestimmten Wert zählt, um den vorbestimmten Zeitraum zu messen.
System gemäß einem der Ansprüche 1 bis 6, bei dem der Nach-Überlast-Zähler (431, 433, 435) neu bei dem anfänglichen Wert startet, wenn eine weitere Überlastbedingung vor einem Auslaufen des vorbestimmten Zeitraums erfaßt wird.
System gemäß einem der Ansprüche 5 bis 7, bei dem die Erfassungsschaltung folgende Merkmale aufweist: ein UND-Gatter, das ein erstes Logiksignal ausgibt, wenn der durch die ausgewählten Bits angezeigte digitale Wert größer oder gleich einem ersten Referenzwert ist; ein NAND-Gatter, das ein zweites Logiksignal ausgibt, wenn der durch die ausgewählten Bits angezeigte digitale Wert kleiner oder gleich einem zweiten Referenzwert ist; ein ODER-Gatter, das das erste oder das zweite Logiksignal ausgibt; und ein Flip-Flop, das einen Zustand verändert, um die Ausgabe zwischenzuspeichern.
System gemäß einem der Ansprüche 3 bis 8, bei dem der vorbestimmte Zeitraum auf einer Einschwingzeit des analogen Signals der physischen Größe basiert.
System zum Messen einer physischen Größe, mit folgenden Merkmalen: einem ersten Analog-zu-Digital-Wandler, der periodisch ein erstes analoges Signal der physischen Größe abtastet und die ersten Abtastwerte in erste digitale Wörter umwandelt; einem zweiten Analog-zu-Digital-Wandler, der periodisch ein zweites analoges Signal der physischen Größe abtastet und die zweiten Abtastwerte in zweite digitale Wörter umwandelt; einem ersten Überlast-Detektor, der erfaßt, ob ein Wert eines der ersten digitalen Wörter eine erste Überlastbedingung anzeigt; einem zweiten Überlast-Detektor, der erfaßt, ob ein Wert eines der zweiten digitalen Wörter eine zweite Überlastbedingung anzeigt, wobei der erste und der zweite Überlast-Detektor die jeweiligen Überlastbedingungen synchron erfassen; einer ersten Schaltung, die eine erste Ausgabe zwischenspeichert, wenn die erste Überlastbedingung angezeigt wird; einer zweiten Schaltung, die eine zweite Ausgabe zwischenspeichert, wenn die zweite Überlastbedingung angezeigt wird; und einem Datenselektor, der: ein digitales Wort, das dem einen der ersten digitalen Wörter entspricht, bei einem nächsten Abtastzeitpunkt ausgibt, wenn die erste und die zweite Schaltung die erste bzw. zweite Ausgabe nicht zwischenspeichern; und ein digitales Wort, das dem einen der zweiten digitalen Wörter entspricht, bei dem nächsten Abtastzeitpunkt ausgibt, wenn die erste Schaltung die erste Ausgabe zwischenspeichert und die zweite Schaltung die zweite Ausgabe nicht zwischenspeichert.
System gemäß Anspruch 10, bei dem: der Datenselektor ein weiteres digitales Wort ausgibt, wenn die erste Schaltung die erste Ausgabe zwischenspeichert und die zweite Schaltung die zweite Ausgabe zwischenspeichert.
System gemäß Anspruch 11, bei dem das andere digitale Wort einem vorbestimmten willkürlichen Wert entspricht.
System gemäß Anspruch 11 oder 12, bei dem eine Empfindlichkeit des ersten analogen Signals größer als eine Empfindlichkeit des zweiten analogen Signals ist.
System gemäß einem der Ansprüche 10 bis 13, bei dem: der erste und der zweite Überlast-Detektor ein Schieberegister aufweisen, das das jeweilige digitale Wort in jeweilige Parallelbits umwandelt; und die erste und die zweite Schaltung eine Logikschaltung aufweisen, die die jeweilige Ausgabe basierend auf ei nem digitalen Wert zwischenspeichert, der durch eine jeweilige vorbestimmte Anzahl der jeweiligen Parallelbits angezeigt wird.
System gemäß einem der Ansprüche 10 bis 14, bei dem die erste und die zweite Schaltung den entsprechenden Zwischenspeicher auf ein Auslaufen eines jeweiligen Zeitraums freigeben, nachdem die erfaßte Überlastbedingung gelöscht ist.
Verfahren zum Messen einer physischen Größe, mit folgenden Schritten: Bereitstellen eines ersten und eines zweiten digitalen Wortes, die einem Wert der physischen Größe entsprechen, wobei das erste digitale Wort eine größere Empfindlichkeit als eine Empfindlichkeit des zweiten digitalen Wortes darstellt; gleichzeitiges Testen des ersten und des zweiten digitalen Wortes, um zu bestimmen, ob ein Wert des ersten digitalen Wortes sich von einem ersten vorbestimmten Bereich unterscheidet und/oder ein Wert des zweiten digitalen Wortes sich von einem zweiten vorbestimmten Bereich unterscheidet; Ausgeben von Daten basierend auf dem ersten digitalen Wort, wenn der Wert des ersten digitalen Wortes innerhalb des vorbestimmten Bereichs ist; Ausgeben von Daten basierend auf dem zweiten digitalen Wort, wenn der Wert des ersten digitalen Wortes sich von dem ersten vorbestimmten Bereich unterscheidet und der Wert des zweiten digitalen Wortes innerhalb des zweiten vorbestimmten Bereichs ist; und Ausgeben anderer Daten, wenn der Wert des ersten digitalen Wortes sich von dem Wert des ersten vorbestimm ten Bereichs unterscheidet und der Wert des zweiten digitalen Wortes sich von dem zweiten vorbestimmten Bereich unterscheidet.
Verfahren gemäß Anspruch 16, bei dem die anderen Daten auf einem willkürlichen Wert basieren.
Verfahren gemäß Anspruch 16 oder 17, bei dem das gleichzeitige Testen des ersten und des zweiten digitalen Wortes folgende Schritte aufweist: Vergleichen des ersten und des zweiten digitalen Wortes mit einer ersten bzw. zweiten vorbestimmten oberen Grenze und Ausgeben eines ersten Ergebnisses des Vergleichs; und Vergleichen des ersten und des zweiten digitalen Wortes mit einer ersten bzw. zweiten vorbestimmten unteren Grenze und Ausgeben eines zweiten Ergebnisses des Vergleichs.
Verfahren gemäß einem der Ansprüche 16 bis 18, bei dem das Testen des ersten digitalen Worts folgende Schritte aufweist: Auswählen einer vorbestimmten Anzahl von Bits des ersten digitalen Worts; Bestimmen, daß das erste digitale Wort nicht innerhalb des vorbestimmten Bereichs ist, wenn alle der vorbestimmten Anzahl von Bits einen logischen Wert von 1 aufweisen; und Bestimmen, daß das erste digitale Wort innerhalb des vorbestimmten Bereichs ist, wenn zumindest eines der vorbestimmten Anzahl von Bits einen logischen Wert von 0 aufweist.
Verfahren gemäß einem der Ansprüche 16 bis 19, bei dem das Testen des zweiten digitalen Worts folgende Schritte aufweist: Auswählen einer vorbestimmten Anzahl von Bits des zweiten digitalen Worts; Bestimmen, daß das zweite digitale Wort nicht innerhalb des vorbestimmten Bereichs ist, wenn alle der vorbestimmten Anzahl von Bits einen logischen Wert von 1 aufweisen; und Bestimmen, daß das zweite digitale Wort innerhalb des vorbestimmten Bereichs ist, wenn zumindest eines der vorbestimmten Anzahl von Bits einen logischen Wert von 0 aufweist.
System zum Messen einer physischen Größe, mit folgenden Merkmalen: einem ersten Überlast-Detektor, der erfaßt, ob ein Wert eines ersten digitalen Worts, der einem Wert der physischen Größe entspricht, eine erste Überlastbedingung anzeigt; einem zweiten Überlast-Detektor, der erfaßt, ob ein Wert eines zweiten digitalen Worts, der dem Wert der physischen Größe entspricht, eine zweite Überlastbedingung anzeigt, wobei das erste digitale Wort einen höheren Skalafaktor als das zweite digitale Wort aufweist, wobei der erste und der zweite Überlast-Detektor gleichzeitig die jeweiligen Überlastbedingungen erfassen; einer ersten Schaltung, die eine erste Ausgabe zwischenspeichert, wenn die erste Überlastbedingung angezeigt wird; einer zweiten Schaltung, die eine zweite Ausgabe zwischenspeichert, wenn die zweite Überlastbedingung angezeigt wird; und einem Datenselektor, der: ein digitales Wort, das dem ersten digitalen Wort entspricht, bei einem nächsten Abtastzeitpunkt ausgibt, wenn die erste und die zweite Schaltung die erste bzw. die zweite Ausgabe nicht zwischenspeichern; und ein digitales Wort, das dem zweiten digitalen Wort entspricht, bei dem nächsten Abtastzeitpunkt ausgibt, wenn die erste Schaltung die erste Ausgabe zwischenspeichert und die zweite Schaltung die zweite Ausgabe nicht zwischenspeichert.
System gemäß Anspruch 21, bei dem die erste Schaltung ferner einen Nach-Überlast-Zähler aufweist, der den Zwischenspeicher der ersten Ausgabe bis zu einem Auslaufen eines vorbestimmten Zeitraums hält, nachdem die erfaßte erste Überlastbedingung gelöscht ist.
System gemäß Anspruch 21 oder 22, bei dem die zweite Schaltung ferner einen Nach-Überlast-Zähler aufweist, der den Zwischenspeicher der zweiten Ausgabe bis zu einem Auslaufen eines vorbestimmten Zeitraums hält, nachdem die erfaßte zweite Überlastbedingung gelöscht ist.
System gemäß Anspruch 22 oder 23, bei dem der Nach-Überlast-Zähler von einem anfänglichen Wert bis zu einem vorbestimmten Wert zählt, um den vorbestimmten Zeitraum zu messen.
System gemäß Anspruch 24, bei dem der Nach-Überlast-Zähler neu bei einem Anfangswert beginnt, wenn eine weitere Überlastbedingung vor einem Auslaufen des vorbestimmten Zeitraums erfaßt wird.
System gemäß einem der Ansprüche 22 bis 25, das ferner folgende Merkmale aufweist: eine Anzahl zusätzlicher Überlast-Detektoren, wobei jeder derselben erfaßt, ob ein Wert eines entsprechenden zusätzlichen digitalen Wortes, der dem Wert der physischen Größe entspricht, eine jeweilige zusätzliche Überlastbedingung anzeigt, wobei jedes zusätzliche digitale Wort einen Skalafaktor aufweist, der geringer als die jeweiligen Skalafaktoren des ersten und des zweiten digitalen Worts sind, wobei jeder zusätzliche Überlast-Detektor eine jeweilige zusätzliche Überlastbedingung gleichzeitig mit der Erfassung der ersten und zweiten Überlastbedingung erfaßt, und wobei eine Anzahl zusätzlicher Zwischenspeicherschaltungen der Anzahl zusätzlicher Überlast-Detektoren entspricht, wobei jede der zusätzlichen Zwischenspeicherschaltungen eine Überlastbedingung zwischenspeichert, die dem jeweiligen zusätzlichen digitalen Wort entspricht; und bei dem: der Datenselektor ein digitales Wort, das dem digitalen Wort entspricht, das den höchsten Skalafaktor aufweist, für den eine entsprechende Zwischenspeicherschaltung keine Überlastbedingung anzeigt, ausgibt.
System zum Messen einer physischen Größe, mit folgenden Merkmalen: einer Mehrzahl von Analog-zu-Digital-Wandlern, wobei jeder derselben ein analoges Signal der physischen Größe abtastet und synchron in einen digitalen Datenstrom umwandelt, wobei jeder digitale Datenstrom einen Vollskalaausgangsbereich aufweist, der einem vorbe stimmten Bruchteil eines maximalen erwarteten Wertes der physischen Größe entspricht; einer Mehrzahl von Überlast-Detektoren, wobei jeder derselben synchron einen jeweiligen der Datenströme auf einen jeweiligen vorbestimmten Wert hin überwacht, der eine Überlastbedingung darstellt, und ein Erfassungssignal ausgibt, das anzeigt, ob die Überlastbedingung vorliegt; und einem Datenselektor, der den digitalen Datenstrom, der einen kleinsten Vollskalaausgangsbereich aufweist, für den keine Überlastbedingung vorliegt, basierend auf einer logischen Kombination der jeweiligen Erfassungssignale auswählt.
System gemäß Anspruch 27, bei dem: die Überlast-Detektoren für jeden Abtastwert jedes Analog-zu-Digital-Wandlers bestimmen, ob die jeweilige Überlastbedingung vorliegt; und der Datenselektor den digitalen Datenstrom auf einer Abtastwert-nach-Abtastwert-Basis auswählt, der den kleinsten Vollskalaausgangsbereich aufweist, für den keine Überlastbedingung vorliegt.
System zum Messen einer physischen Größe, mit folgenden Merkmalen: einer Mehrzahl von Abtast- und Halteschaltungen, wobei jede derselben ein analoges Signal der physischen Größe abtastet und hält, wobei jede Abtast- und Halteschaltung einen Vollskalaausgangsbereich aufweist, der einem jeweiligen vorbestimmten Bruchteil eines maximalen erwarteten Wertes der physischen Größe entspricht; einer Mehrzahl von Überlast-Komparatoren, wobei jeder derselben einen Ausgang einer jeweiligen der Abtast- und Halteschaltungen auf eine Überlastbedingung hin überwacht und ein Erfassungssignal ausgibt, das anzeigt, ob die Überlastbedingung vorliegt; und einem Datenselektor, der basierend auf einer logischen Kombination der jeweiligen Erfassungssignale den Ausgang der Abtast- und Halteschaltung auswählt, der einen kleinsten Vollskalaausgangsbereich aufweist, für den keine Überlastbedingung vorliegt.
System gemäß Anspruch 29, das ferner eine Mehrzahl von Zwischenspeichern aufweist, wobei jeder Zwischenspeicher eine Ausgabe eines jeweiligen Überlast-Komparators zwischenspeichert, wenn der Komparator die Überlastbedingung anzeigt.
System gemäß Anspruch 30, das ferner einen Nach-Überlast-Zähler aufweist, der die zwischengespeicherte Ausgabe für einen vorbestimmten Zeitraum zwischengespeichert hält, nachdem die Überlastbedingung entfernt ist.
System gemäß Anspruch 31, bei dem der Nach-Überlast-Zähler das Halten der zwischengespeicherten Ausgabe rücksetzt, wenn die Überlastbedingung wieder vor einem Auslaufen des vorbestimmten Zeitraums angezeigt wird.
System zum Messen einer physischen Größe, mit folgenden Merkmalen: einem ersten Analog-zu-Digital-Wandler, der ein analo- ges Signal der physischen Größe in einen ersten digitalen Datenstrom umwandelt, wobei der erste digitale Datenstrom einen ersten Vollskalaausgangsbereich aufweist, der einem maximalen erwarteten Wert der physischen Größe entspricht; einem ersten Multiplexer, der eines einer Mehrzahl anderer analoger Signale der physischen Größe auswählt, wobei jedes der anderen analogen Signale einen Vollskalaausgangsbereich eines jeweiligen vorbestimmten Bruchteils des maximalen erwarteten Werts der physischen Größe aufweist; einem zweiten Analog-zu-Digital-Wandler, der das ausgewählte analoge Signal in einen zweiten digitalen Datenstrom umwandelt, wobei der zweite digitale Datenstrom einen zweiten Vollskalaausgangsbereich aufweist, der dem Vollskalaausgangsbereich des ausgewählten analogen Signals entspricht; und einem zweiten Multiplexer, der den zweiten digitalen Datenstrom ausgibt, wenn der zweite digitale Datenstrom nicht gesättigt ist, und den ersten digitalen Datenstrom ausgibt, wenn der zweite digitale Datenstrom gesättigt ist.
System gemäß Anspruch 33, das ferner folgende Merkmale aufweist: einen ersten und einen zweiten Überlast-Detektor, die erfassen, ob der zweite digitale Datenstrom überlastet ist, und ein erstes bzw. zweites Überlast-Erfassungssignal ausgeben; einen dritten Multiplexer, der eines des ersten und des zweiten Überlast-Erfassungssignals ansprechend auf eine Steuerung auswählt; einen dritten Überlast-Detektor, der erfaßt, ob der zweite digitale Datenstrom überlastet ist, und ein drittes Erfassungssignal ausgibt, wenn der dritte Überlast-Detektor durch die Steuerung aktiviert ist; einen vierten Überlast-Detektor, der erfaßt, ob der erste digitale Datenstrom überlastet ist, und ein viertes Erfassungssignal ausgibt; und eine Multiplexersteuerung (603), die die Steuerung basierend auf dem ausgewählten Überlast-Erfassungssignal und dem dritten Überlast-Erfassungssignal ausgibt.
System gemäß Anspruch 34, bei dem die Multiplexersteuerung (603) ferner den ersten Multiplexer steuert.
System gemäß Anspruch 34 oder 35, das ferner folgende Merkmale aufweist: einen Zwischenspeicher, der das ausgewählte Erfassungssignal zwischenspeichert, wenn das ausgewählte Erfassungssignal eine Überlastbedingung anzeigt; und einen Nach-Überlast-Zähler, der den Zwischenspeicher für eine vorbestimmte Zeit, nachdem das ausgewählte Erfassungssignal keine Überlastbedingung mehr anzeigt, zwischengespeichert hält.
System gemäß Anspruch 36, das ferner folgende Merkmale aufweist: einen zweiten Zwischenspeicher, der das dritte Erfassungssignal zwischenspeichert, wenn das dritte Erfassungssignal eine Überlastbedingung anzeigt; und einen zweiten Nach-Überlast-Zähler, der den zweiten Zwischenspeicher für einen vorbestimmten Zeitraum zwischengespeichert hält, nachdem das dritte Erfassungssignal keine Überlastbedingung mehr anzeigt.
System gemäß Anspruch 37, das ferner folgende Merkmale aufweist: einen dritten Zwischenspeicher, der das dritte Erfassungssignal zwischenspeichert, wenn das dritte Erfassungssignal eine Überlastbedingung anzeigt; und einen dritten Nach-Überlast-Zähler, der den zweiten Zwischenspeicher für einen vorbestimmten Zeitraum zwischengespeichert hält, nachdem das dritte Erfassungssignal keine Überlastbedingung mehr anzeigt.
System gemäß Anspruch 38, bei dem die Multiplexersteuerung (603) die Steuerung basierend auf dem zwischengespeicherten, ausgewählten Überlast-Erfassungssignal, dem zwischengespeicherten dritten Überlast-Erfassungssignal und dem zwischengespeicherten vierten Überlast-Erfassungssignal ausgibt.