DE10323296A1 - Anordnung zur Stress-Reduzierung bei substratbasierten Chip-Packages - Google Patents
Anordnung zur Stress-Reduzierung bei substratbasierten Chip-Packages Download PDFInfo
- Publication number
- DE10323296A1 DE10323296A1 DE10323296A DE10323296A DE10323296A1 DE 10323296 A1 DE10323296 A1 DE 10323296A1 DE 10323296 A DE10323296 A DE 10323296A DE 10323296 A DE10323296 A DE 10323296A DE 10323296 A1 DE10323296 A1 DE 10323296A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- chip
- trench
- arrangement according
- structures
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 64
- 239000011806 microball Substances 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 8
- 238000000465 moulding Methods 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 claims description 8
- 239000011805 ball Substances 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000003491 array Methods 0.000 claims description 2
- 230000035882 stress Effects 0.000 claims 1
- 230000008646 thermal stress Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 8
- 238000005457 optimization Methods 0.000 description 4
- 238000004382 potting Methods 0.000 description 3
- UNILWMWFPHPYOR-KXEYIPSPSA-M 1-[6-[2-[3-[3-[3-[2-[2-[3-[[2-[2-[[(2r)-1-[[2-[[(2r)-1-[3-[2-[2-[3-[[2-(2-amino-2-oxoethoxy)acetyl]amino]propoxy]ethoxy]ethoxy]propylamino]-3-hydroxy-1-oxopropan-2-yl]amino]-2-oxoethyl]amino]-3-[(2r)-2,3-di(hexadecanoyloxy)propyl]sulfanyl-1-oxopropan-2-yl Chemical compound O=C1C(SCCC(=O)NCCCOCCOCCOCCCNC(=O)COCC(=O)N[C@@H](CSC[C@@H](COC(=O)CCCCCCCCCCCCCCC)OC(=O)CCCCCCCCCCCCCCC)C(=O)NCC(=O)N[C@H](CO)C(=O)NCCCOCCOCCOCCCNC(=O)COCC(N)=O)CC(=O)N1CCNC(=O)CCCCCN\1C2=CC=C(S([O-])(=O)=O)C=C2CC/1=C/C=C/C=C/C1=[N+](CC)C2=CC=C(S([O-])(=O)=O)C=C2C1 UNILWMWFPHPYOR-KXEYIPSPSA-M 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 238000005266 casting Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- SZUVGFMDDVSKSI-WIFOCOSTSA-N (1s,2s,3s,5r)-1-(carboxymethyl)-3,5-bis[(4-phenoxyphenyl)methyl-propylcarbamoyl]cyclopentane-1,2-dicarboxylic acid Chemical compound O=C([C@@H]1[C@@H]([C@](CC(O)=O)([C@H](C(=O)N(CCC)CC=2C=CC(OC=3C=CC=CC=3)=CC=2)C1)C(O)=O)C(O)=O)N(CCC)CC(C=C1)=CC=C1OC1=CC=CC=C1 SZUVGFMDDVSKSI-WIFOCOSTSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229940126543 compound 14 Drugs 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
Die Erfindung betrifft eine Anordnung zur Stress-Reduzierung bei substratbasierten Chip-Packages, insbesondere von Ball Grid Arrays (BGA), mit Rückseiten- und/oder Kartenschutz, wobei der Chip mit einem Substrat fest verbunden ist, welches auf der dem Chip gegenüberliegenden Seite mit Leitbahnen und Mikrobällen zur elektrischen Kontaktierung mit der nächst höheren Verdrahtungsebene versehen ist. DOLLAR A Mit der Erfindung soll eine Anordnung zur Stress-Reduzierung bei substratbasierten Chip-Packages mit Rückseiten- und/oder Kantenschutz geschaffen werden, die einfach zu realisieren ist und den Chip-Montageprozess in keiner Weise behindert. DOLLAR A Gelöst wird die Aufgabe dadurch, dass auf der Chip-Seite des Substrates (1) regelmäßige grabenförmige Strukturen (11, 14, 15) in dieses eingebracht sind, die den Chip (6) zumindest umgrenzen, um den vom Chip (6) indizierten thermisch bedingten mechanischen Stress im Substrat (1) zu unterbrechen bzw. zu verlagern. Dabei können mehrere abstandsweise ineinander verschachtelte rahmenförmige Strukturen (11) vorgesehen sein, wobei zwischen den rahmenförmigen Strukturen (11) unterhalb des Chips (6) weitere Gräben (15) angeordnet sind, die parallel zu deren Längskanten verlaufen können.
Description
- Die Erfindung betrifft eine Anordnung zur Stress-Reduzierung bei substratbasierten Chip-Packages, insbesondere von Ball Grid Arrays (BGA) mit Rückseiten- und/oder Kantenschutz, wobei der Chip mit einem Substrat fest verbunden ist, welches auf der dem Chip gegenüber liegenden Seite mit Leitbahnen und Mikrobällen zur elektrischen Kontaktierung mit der nächst höheren Verdrahtungsebene versehen ist.
- Bei einer Reihe von Bauelementen, wie BOC-Bauelementen oder auch bei CSP (Chip Size Package)-Bauelementen, FBGA-(Fine Pitch Ball Grid Array)-, TBGA-(Tape Ball Grid Array)- oder μBGA-Bauelementen o.dgl., werden die Chips auf Substraten montiert, die nur geringfügig größer sind, als die auf diesen montierten Chips. Die unterschiedlichen Bezeichnungen sind zum Teil herstellertypische Angaben und kennzeichnen Unterschiede bzw. Feinheiten im Strukturaufbau.
- Für den Fall, dass eine möglichst geringe Bauhöhe realisiert werden soll, werden die Chiprückseiten nicht abgedeckt, sondern höchstens lediglich die besonders empfindlichen Chipkanten durch eine Moldmasse umschlossen. Letzteres kann durch Dispensen einer geeigneten Moldmasse (Vergussmasse) um die Chipkanten herum erfolgen.
- Wenn allerdings auch die Chiprückseite zusätzlich mit geschützt werden soll, müssen aufwändige Druck- oder Gießverfahren eingesetzt werden.
- Es ist leicht einzusehen, dass die unterschiedlichen Materialien für das Substrat, das Chip und die Vergussmasse teilweise deutlich unterschiedliche thermische Ausdehnungskoeffizienten besitzen, was zu einem erheblichen Stress beim Einsatz der Bauelemente führen kann. Für das Substrat kommen normalerweise gängige Leiterplattenmaterialien, wie Hartpapier- oder Glasfasermaterialien insbesondere im Mehrschichtaufbau zum Einsatz, wobei als Bindemittel üblicherweise ein Kunstharz verwendet wird.
- Beispiele derartiger Halbleiterbauelemente finden sich in der
US 5 391 916 A , in der ein Hableiterbauelement beschrieben wird, dass mit einer Vergussmasse verschlossen ist, oder in derUS 5 293 067 A , in der ein spezieller Chipträger für ein Chip on Board (COB) Bauelement beschrieben wird, um den mechanischen Stress zu reduzieren. - Durch geeignete Materialwahl lassen sich die Ausdehnungskoeffizienten in gewisser Weise so aufeinander abstimmen, dass der Unterschied der Ausdehnungskoeffizienten zwischen der jeweiligen Materialpaarung möglichst gering wird. Dennoch verursacht der mehrschichtige Strukturaufbau des Substrates (in der Regel ein PCB/printed circuit board) einen erheblichen Stress.
- Das hat insbesondere bei BOC- bzw. COB-Bauelementen die fatale Folge, dass diese, wenn diese mit einer zusätzlichen Moldabdeckung geschützt werden, beim normalen Gebrauch einem extremen Stress unterworfen werden. Dieser Stress beruht im wesentlichen auf dem „Bimetalleffekt", welcher sich ergibt, wenn unterschiedliche Materialien mit unterschiedlichen Ausdehnungskoeffizienten schichtweise zusammengefügt werden.
- Um wenigstens den Stress zwischen dem Substrat und dem Chip zu reduzieren, erfolgt deren Montage auf dem Substrat übli cherweise unter Zwischenlage eines thermische Spannungen ausgleichenden Tapes. Auf jeden Fall bestehen dann immer noch zwischen den unmittelbar miteinander in Kontakt stehenden Materialpaarungen Si-Chip/Moldmasse und Moldmasse/Substrat sowie im PCB (Substrat) deutliche Differenzen der jeweiligen Ausdehnungskoeffizienten. Im ungünstigsten Fall kann es dabei zu einer Trennung der Verbindung bzw. einem Abreißen der Mikrobälle (μ-Balls, Mikroballs) und damit möglicherweise zum Totalausfall des Bauelementes kommen.
- Die Auswirkungen der thermomechanischen Spannungen (Stress) zwischen den Materialpaarungen und insbesondere im Substrat konnten bisher jedoch nicht, bzw. nicht ausreichend behoben werden, so dass mit Stress bedingten Bauelementeausfällen immer gerechnet werden muss.
- Der Erfindung liegt daher die Aufgabe zugrunde, eine Anordnung zur Stress-Reduzierung bei substratbasierten Chip-Packages mit Rückseiten- und/oder mit Kantenschutz zu schaffen, die einfach zu realisieren ist und den Chip-Montageprozess in keiner Weise behindert.
- Die der Erfindung zugrunde liegende Aufgabe wird bei einer Anordnung der eingangs genannten Art dadurch gelöst, dass auf der Chip-Seite des Substrates regelmäßige grabenförmige Strukturen in dieses eingebracht sind und das Chip zumindest umgrenzen, um thermisch bedingten mechanischen Stress im Substrat zu unterbrechen bzw. zu verlagern.
- Der besondere und überraschende Vorteil der Erfindung besteht darin, dass durch die grabenförmigen Strukturen eine wirksame Verringerung der Stresseinkopplung des Chip's auf das Substrat und damit eine Reduzierung der Gehäusedurchbiegung erreicht wird. Daraus resultiert eine erhebliche Reduzierung des Stresses der Lötkugeln (Mikroballs) zur nächst höheren Verdrahtungsebene. Die Folge sind eine deutliche Verbesserung der Modulzuverlässigkeit bei Temperaturbelastung. Ein weiterer Vorteil der Erfindung besteht auch darin, dass eine einfache Anpassung des Substratdesigns an die entsprechende Chipgröße einfach möglich ist
- Die grabenförmigen Strukturen können einfach in das Substrat geätzt werden, wobei es grundsätzlich auch möglich ist die grabenförmigen Strukturen durch mechanische Bearbeitung in das Substrat einzubringen.
- In einer Variante der Erfindung kann der Lötstopplack auf der Chip-Seite des Substrates nach dem Einbringen der grabenförmigen Strukturen in das Substrat aufgebracht werden, wodurch die grabenförmigen Strukturen dann wieder verfüllt werden.
- Eine weitere Variante der Erfindung sieht vor, dass die grabenförmigen Strukturen bei einem mit einem Lötstopplack versehenen Substrat durch den Lötstopplack in das Substrat geätzt sind.
- In einer weiteren Fortbildung der Erfindung umschließen die grabenförmigen Strukturen im Substrat das Chip rahmenförmig.
- Es können auch mehrere abstandsweise ineinander verschachtelte rahmenförmige Strukturen vorgesehen werden, wobei zusätzlich zwischen den rahmenförmigen Strukturen unterhalb des Chips's weitere Gräben angeordnet werden können, die parallel zu deren Längs- oder Querkanten verlaufen.
- Eine besondere Ausgestaltung der Erfindung ist gekennzeichnet durch eine Kombination der vorhergehenden Strukturen, wobei auch die Anordnung sich zumindest teilweise kreuzender Gräben möglich ist.
- Durch die Erfindung wird eine Differenzierung der großen Gesamtdurchbiegung des Substrates in viele kleine Einzelbereichsdurchbiegungen erreicht, wodurch eine leicht realisierbare kostenneutrale Anpassung des Substrates an die entsprechende Chipgröße problemlos möglich ist.
- Besonders kostengünstig ist es, wenn die grabenförmigen Strukturen in den Matrixverbund des Substrates eingebracht werden, was zu einer Optimierung der Streifendurchbiegung vor und nach dem Molden (Vergießen des einzelnen Bauelementes) mit einer verbesserten Prozessierbarkeit und der Optimierung der Durchbiegung des vereinzelten Bauelementes mit erhöhter Zuverlässigkeit führt.
- Die Erfindung wird nachfolgend an einem Ausführungsbeispiel näher erläutert. In den zugehörigen Zeichnungen zeigen:
-
1 eine schematische Schnittdarstellung eines erfindungsgemäß ausgestalteten substratbasierten Chip-Packages mit grabenförmigen Strukturen; und -
2a –e unterschiedliche Anordnungen der grabenförmigen Strukturen in einem Substrat, wobei die weißen Linien die Lage der grabenförmigen Strukturen schematisch veranschaulichen. -
1 zeigt eine schematische Schnittdarstellung eines substratbasierten Chip-Packages, bestehend aus einem Substrat1 , welches beidseitig mit einem Lötstopplack2 ,3 beschichtet ist und auf der zeichnungsgemäßen Unterseite mit Mikrobällen4 zur elektrischen Verbindung mit einer nächst höheren Verdrahtungsebene versehen ist. Die Mikrobälle4 sind dabei mit nicht dargestellten Leitbahnen elektrisch leitend verbunden, die ihrerseits durch nicht dargestellte Bonddrähte, die durch einen Bondkanal5 geführt sind, mit Bondinseln eines Chips6 elektrisch verbunden sind. Das Chip6 ist auf der den Mikrobällen4 gegenüber liegenden Seite des Substrates1 unter Zwischenlage einer Tapes7 montiert. -
1 zeigt dabei auf der linken Hälfte der Zeichnungsfigur die übliche Ausführung eines substratbasierten Chip-Packages (Stand der Technik), wohingegen die rechte Hälfte der Zeichnungsfigur die erfindungsgemäß veränderte Struktur rein schematisch zeigt. Hier ist in den Lötstopplack2 unterhalb der Kante12 des Chips6 eine grabenförmige Struktur11 eingearbeitet, die sich auch teilweise in das Substrat1 erstrecken kann. Das Chip6 ist hier durch eine Moldmasse13 umhüllt, wobei es auch möglich ist, dass lediglich die Chipkanten12 durch die Moldmasse13 geschützt werden und die Chiprückseite frei bleibt. - In
1 ist jeweils der Betrag des Stresses bei Wärmeeinwirkung in Querrichtung des Substrates8 , der Stress senkrecht zum Substrat9 und die Stress-Resultierende10 eingetragen. - Es ist klar ersichtlich, dass die Stress-Resultierende
10 auf der linken Zeichnungshälfte wesentlich größer ausfällt, als auf der rechten Zeichnungshälfte. Der Grund hierfür ist, dass durch die grabenförmige Struktur11 der Stress unterbrochen und in eine günstigere Position verlagert wird. - Die grabenförmigen Strukturen
11 können einfach in das Substrat1 geätzt werden. Denkbar wäre auch, die grabenförmigen Strukturen11 durch mechanische Bearbeitung in das Substrat1 einzubringen. - Im Falle, dass das Substrat
1 auf der Chipseite innerhalb des Packages frei von Lötstopplack2 ist, kann das Chip6 unter Zwischenlage eines Tapes7 direkt auf das Substrat1 gebondet werden. - Es ist auch möglich, das Substrat
1 zunächst mit den grabenförmigen Strukturen11 zu versehen und anschließend den Lötstopplack2 auf der Chip-Seite des Substrates1 aufzubringen werden, wodurch die grabenförmigen Strukturen11 dann wieder verfüllt werden. - Ebenso können die grabenförmigen Strukturen
11 bei einem mit einem Lötstopplack2 ,3 versehenen Substrat1 durch den Lötstopplack in das Substrat1 geätzt werden. - In einer einfachsten Ausgestaltung umschließen die grabenförmigen Strukturen
11 im Substrat1 das Chip6 rahmenförmig (2a ), wobei auch mehrere abstandsweise ineinander verschachtelte rahmenförmige Strukturen11 vorgesehen werden können (2b ). Zusätzlich können zwischen den rahmenförmigen Strukturen11 unterhalb des Chips's6 weitere Gräben14 ,15 angeordnet werden können, die parallel zu deren Längs- oder Querkanten verlaufen (2c , d). - Schließlich kann auch eine Kombination der beschriebenen Strukturen vorgesehen werden, wobei auch die Anordnung sich zumindest teilweise kreuzender Gräben
11 ,14 ,15 möglich ist (2e ). - Durch die Erfindung wird eine Differenzierung der großen Gesamtdurchbiegung des Substrates
1 in viele kleine Einzelbereichsdurchbiegungen erreicht, wodurch eine leicht realisierbare kostenneutrale Anpassung des Substrates an die entsprechende Chipgröße problemlos möglich ist. - Besonders kostengünstig ist es, wenn die grabenförmigen Strukturen in den Matrixverbund des Substrates bereits vorher eingebracht werden, was zu einer Optimierung der Streifendurchbiegung des Substrates
1 vor und nach dem Molden (Vergießen des einzelnen Bauelementes) mit einer verbesserten Prozessierbarkeit und der Optimierung der Durchbiegung des vereinzelten Bauelementes mit erhöhter Zuverlässigkeit führt. - Durch die grabenförmigen Strukturen
11 ,14 ,15 wird eine wirksame Verringerung der Stresseinkopplung des Chip's6 auf das Substrat1 und damit eine Reduzierung der Gehäusedurchbiegung erreicht. Daraus resultiert eine erhebliche Reduzierung des Stresses der Mikrobälle4 zur nächst höheren Verdrahtungsebene. Die Folge sind eine deutliche Verbesserung der Modulzuverlässigkeit bei Temperaturbelastung. -
- 1
- Substrat
- 2
- Lötstopplack
- 3
- Lötstopplack
- 4
- Mikroball
- 5
- Bondkanal
- 6
- Chip
- 7
- Tape
- 8
- Stress in Querrichtung
- 9
- Stress senkrecht zum Substrat
- 10
- Stress-Resultierende
- 11
- grabenförmige Struktur
- 12
- Chipkante
- 13
- Moldmasse
- 14
- Graben
- 15
- Graben
Claims (13)
- Anordnung zur Stress-Reduzierung bei substratbasierten Chip-Packages, insbesondere von Ball Grid Arrays (BGA) mit Rückseiten- und/oder mit Kantenschutz, wobei das Chip mit einem Substrat fest verbunden ist, welches auf der dem Chip gegenüber liegenden Seite mit Leitbahnen und Mikrobällen zur elektrischen Kontaktierung mit der nächst höheren Verdrahtungsebene versehen ist, dadurch gekennzeichnet, dass auf der Chip-Seite des Substrates (
1 ) regelmäßige grabenförmige Strukturen (11 ,14 ,15 ) in dieses eingebracht sind, die das Chip (6 ) zumindest umgrenzen, um den vom Chip (6 ) indizierten thermisch bedingten mechanischen Stress im Substrat (1 ) zu unterbrechen bzw. zu verlagern. - Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die grabenförmigen Strukturen (
11 ,14 ,15 ) in das Substrat (1 ) geätzt sind. - Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die grabenförmigen Strukturen (
11 ,14 ,15 ) durch mechanische Bearbeitung eingebracht sind. - Anordnung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass der Lötstopplack (
2 ) auf der Chipseite des Substrates (1 ) nach dem Einbringen der grabenförmigen Strukturen (11 ,14 ,15 ) in das Substrat (1 ) aufgebracht ist. - Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die grabenförmigen Strukturen (
11 ,14 ,15 ) durch den Lötstopplack (2 ) in das Substrat (1 ) geätzt sind. - Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die grabenförmigen Strukturen (
11 ) das Chip (6 ) rahmenförmig umschließen. - Anordnung nach Anspruch 6, dadurch gekennzeichnet, dass mehrere abstandsweise ineinander verschachtelte rahmenförmige Strukturen (
11 ) vorgesehen sind. - Anordnung nach Anspruch 7, dadurch gekennzeichnet, dass zwischen den rahmenförmigen Strukturen (
11 ) unterhalb des Chip's (6 ) weitere Gräben (15 ) angeordnet sind, die parallel zu deren Längskanten verlaufen. - Anordnung nach Anspruch 7, dadurch gekennzeichnet, dass zwischen den rahmenförmigen Strukturen (
11 ) unterhalb des Chip's (6 ) weitere Gräben (15 ) angeordnet sind, die parallel zu den Querkanten verlaufen. - Anordnung nach Anspruch 8, gekennzeichnet durch eine Kombination der Ansprüche 9 und 10.
- Anordnung nach Anspruch 8, gekennzeichnet durch eine Kombination der Ansprüche 9 und 10 mit sich zumindest teilweise kreuzenden Gräben (
11 ,14 ,15 ). - Anordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Gräben (
11 ,14 ,15 ) zumindest teilweise durch die Moldmasse (13 ) des Rückseiten- und/oder Kantenschutzes ausgefüllt sind. - Anordnung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die grabenförmigen Strukturen (
11 ,14 ,15 ) in den Matrixverbund des Substrates (1 ) eingebracht sind.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10323296A DE10323296A1 (de) | 2003-05-21 | 2003-05-21 | Anordnung zur Stress-Reduzierung bei substratbasierten Chip-Packages |
| US10/850,832 US7180162B2 (en) | 2003-05-21 | 2004-05-21 | Arrangement for reducing stress in substrate-based chip packages |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10323296A DE10323296A1 (de) | 2003-05-21 | 2003-05-21 | Anordnung zur Stress-Reduzierung bei substratbasierten Chip-Packages |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10323296A1 true DE10323296A1 (de) | 2005-01-05 |
Family
ID=33494745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10323296A Ceased DE10323296A1 (de) | 2003-05-21 | 2003-05-21 | Anordnung zur Stress-Reduzierung bei substratbasierten Chip-Packages |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7180162B2 (de) |
| DE (1) | DE10323296A1 (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008002546A1 (de) | 2008-06-20 | 2009-12-24 | Robert Bosch Gmbh | Anordnung zur Stressentkopplung bei einem Substrat mit einem Chip |
| WO2015055449A1 (de) * | 2013-10-18 | 2015-04-23 | Robert Bosch Gmbh | Schichtverbund zum aufnehmen zumindest eines elektronischen bauelements, verfahren zum herstellen eines solchen schichtverbunds und elektronisches modul |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10347320A1 (de) * | 2003-10-08 | 2005-05-19 | Infineon Technologies Ag | Anordnung eines auf einem Substrat aufbauenden Chip-Packages und Substrat zur Herstellung desselben |
| CN101524001A (zh) * | 2006-10-10 | 2009-09-02 | Tir科技公司 | 具有区域柔性的电路板 |
| US7956471B2 (en) | 2008-11-12 | 2011-06-07 | Freescale Semiconductor, Inc. | Mold and substrate for use with mold |
| WO2015138032A2 (en) * | 2013-12-20 | 2015-09-17 | President And Fellows Of Harvard College | Organomimetic devices and methods of use and manufacturing thereof |
| US9818682B2 (en) | 2014-12-03 | 2017-11-14 | International Business Machines Corporation | Laminate substrates having radial cut metallic planes |
| US10880995B2 (en) * | 2017-12-15 | 2020-12-29 | 2449049 Ontario Inc. | Printed circuit board with stress relief zones for component and solder joint protection |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5293067A (en) * | 1991-05-23 | 1994-03-08 | Motorola, Inc. | Integrated circuit chip carrier |
| US5391916A (en) * | 1990-04-06 | 1995-02-21 | Hitachi, Ltd. | Resin sealed type semiconductor device |
| US5953589A (en) * | 1996-12-30 | 1999-09-14 | Anam Semiconductor Inc. | Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same |
| DE10127010A1 (de) * | 2001-06-05 | 2002-12-12 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5218234A (en) * | 1991-12-23 | 1993-06-08 | Motorola, Inc. | Semiconductor device with controlled spread polymeric underfill |
| TW344109B (en) * | 1994-02-10 | 1998-11-01 | Hitachi Ltd | Methods of making semiconductor devices |
| US6291264B1 (en) * | 2000-07-31 | 2001-09-18 | Siliconware Precision Industries Co., Ltd. | Flip-chip package structure and method of fabricating the same |
| US20020079572A1 (en) * | 2000-12-22 | 2002-06-27 | Khan Reza-Ur Rahman | Enhanced die-up ball grid array and method for making the same |
-
2003
- 2003-05-21 DE DE10323296A patent/DE10323296A1/de not_active Ceased
-
2004
- 2004-05-21 US US10/850,832 patent/US7180162B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5391916A (en) * | 1990-04-06 | 1995-02-21 | Hitachi, Ltd. | Resin sealed type semiconductor device |
| US5293067A (en) * | 1991-05-23 | 1994-03-08 | Motorola, Inc. | Integrated circuit chip carrier |
| US5953589A (en) * | 1996-12-30 | 1999-09-14 | Anam Semiconductor Inc. | Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same |
| DE10127010A1 (de) * | 2001-06-05 | 2002-12-12 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008002546A1 (de) | 2008-06-20 | 2009-12-24 | Robert Bosch Gmbh | Anordnung zur Stressentkopplung bei einem Substrat mit einem Chip |
| WO2015055449A1 (de) * | 2013-10-18 | 2015-04-23 | Robert Bosch Gmbh | Schichtverbund zum aufnehmen zumindest eines elektronischen bauelements, verfahren zum herstellen eines solchen schichtverbunds und elektronisches modul |
Also Published As
| Publication number | Publication date |
|---|---|
| US7180162B2 (en) | 2007-02-20 |
| US20050017354A1 (en) | 2005-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10360708B4 (de) | Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben | |
| DE102005055761B4 (de) | Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben | |
| DE10333841B4 (de) | Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils | |
| DE102008013180A1 (de) | Struktur einer Halbleiterbausteinpackung und deren Verfahren | |
| DE102006032073B4 (de) | Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte | |
| WO2005081316A2 (de) | Halbleiterbauteil mit einem umverdrahtungssubstrat und verfahren zur herstellung desselben | |
| DE19801312A1 (de) | Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes | |
| DE10339770B4 (de) | Verfahren zum Herstellen einer FBGA-Anordnung | |
| DE10323296A1 (de) | Anordnung zur Stress-Reduzierung bei substratbasierten Chip-Packages | |
| DE10245451B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer | |
| DE10162676B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben | |
| DE19821916C2 (de) | Halbleitereinrichtung mit einem BGA-Substrat | |
| DE102005023949B4 (de) | Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens | |
| DE4130569A1 (de) | Ic-paketiereinrichtung | |
| DE10244664A1 (de) | Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben | |
| DE10133571B4 (de) | Elektronisches Bauteil und Verfahren zu seiner Herstellung | |
| DE10261410B4 (de) | Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung | |
| DE10139985B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung | |
| DE102006009540A1 (de) | Substrat für ein substratbasiertes elektronisches Bauelement und elektronisches Bauelement mit verbesserter Zuverlässigkeit | |
| DE102005001590B4 (de) | BOC-Package | |
| DE102004029587B4 (de) | Substratbasiertes BGA-Gehäuse, insbesondere FBGA-Gehäuse | |
| DE10153609C2 (de) | Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips | |
| DE10047135B4 (de) | Verfahren zum Herstellen eines Kunststoff umhüllten Bauelementes und Kunststoff umhülltes Bauelement | |
| DE19630593A1 (de) | Verfahren zum gleichzeitigen mechanischen und elektrischen Verbinden von integrierten Schaltungen mit beliebigen Substratmaterialien | |
| DE10227059A1 (de) | Verpackung für Halbleiter-Bauelemente und Verfahren zum Herstellen derselben |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
| 8131 | Rejection |