DE10317596A1 - Verfahren zur Erzeugung von Lotkugeln auf einem elektrischen Bauelement - Google Patents

Verfahren zur Erzeugung von Lotkugeln auf einem elektrischen Bauelement Download PDF

Info

Publication number
DE10317596A1
DE10317596A1 DE10317596A DE10317596A DE10317596A1 DE 10317596 A1 DE10317596 A1 DE 10317596A1 DE 10317596 A DE10317596 A DE 10317596A DE 10317596 A DE10317596 A DE 10317596A DE 10317596 A1 DE10317596 A1 DE 10317596A1
Authority
DE
Germany
Prior art keywords
fillings
process step
base body
solder balls
template
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10317596A
Other languages
English (en)
Inventor
Günther Dr. Pudmich
Thomas Feichtinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Priority to DE10317596A priority Critical patent/DE10317596A1/de
Priority to EP04727220A priority patent/EP1614125B1/de
Priority to DE502004004091T priority patent/DE502004004091D1/de
Priority to PCT/DE2004/000769 priority patent/WO2004093100A2/de
Publication of DE10317596A1 publication Critical patent/DE10317596A1/de
Priority to US11/252,141 priority patent/US7449405B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/144—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)

Abstract

Die Erfindung gibt ein Verfahren zur Erzeugung von Kontaktierungen in Form von Lotkugeln (20) auf einem Bauelement, das einen Grundkörper (1) umfaßt, an. Dabei wird eine Schablone (5) auf dem Grundkörper angeordnet und durch die Schablone (5) hindurch Durchbohrungen (10) erzeugt. Durch Befüllen der Durchbohrungen mit einem elektrisch leitfähigen Material und anschließenden Aushärten werden Füllungen (15) erzeugt. Danach werden Lotkugeln (20) zur externen elektrischen Kontaktierung der Füllungen direkt auf den Oberflächen der Füllungen erzeugt.

Description

  • Bei Halbleiterbauelementen werden häufig Lotkugeln (Bumps) für das Montieren der Bauelemente auf Substrate eingesetzt. Dabei werden die Bauelemente in der Regel in Flip-Chip-Bauweise mittels Lotkugeln auf dem Substrat montiert, wobei auf dem Substrat häufig Kontaktflächen zur elektrisch leitenden Kontaktierung der Lotkugeln vorhanden sind. Bei den Halbleiterbauelementen ist häufig die oberste Metallschicht, die im Kontakt mit den Lotkugeln steht, Aluminium oder ein verwandtes Metall. Aufgrund einer auf dem Aluminium vorhandenen elektrisch isolierenden Aluminiumoxidschicht und aufgrund der nicht benetzenden Eigenschaften des Aluminiums für Lote müssen zwischen der Lotkugel und der Metallschicht des Halbleiterbauelements häufig verschiedene weitere Metallschichten angeordnet werden. Diese sorgen beispielsweise für eine gute Adhäsion der Lotkugeln und können mit dem Material der Lotkugeln benetzt werden. Diese sogenannte "Under bump metallization" (UBM) wird dabei häufig mittels aufwendiger galvanischer oder anderer Verfahren auf dem Halbleiterchip aufgebracht. Die Erzeugung der Under-bump-Metallisierung verursacht dabei einen hohen Arbeits- und damit Kostenaufwand.
    •
  • Aufgabe des vorliegenden erfindungsgemäßen Verfahrens ist es, ein Verfahren zur Erzeugung von elektrischen Kontaktierungen in Form von Lotkugeln anzugeben, bei dem die oben genannte Under-bump-Metallisierung nicht benötigt wird und gleichzeitig auf besonders einfache Weise die Lotkugeln auf einem elektrischen Bauelement erzeugt werden können.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen des Verfahrens sind Gegenstand von Unteransprüchen.
  • Die Erfindung beschreibt ein Verfahren zur Erzeugung von elektrischen Kontaktierungen in Form von Lotkugeln auf einem elektrischen Bauelement, das einen Grundkörper umfaßt, wobei folgende Verfahrensschritte durchgeführt werden: Im Verfahrensschritt A) wird auf einem Grundkörper des elektrischen Bauelements eine Schablone angeordnet. Anschließend werden im Verfahrensschritt B) durch die Schablone hindurch Durchbohrungen erzeugt. Danach werden durch Befüllung der Durchbohrung mit einem elektrisch leitfähigen Material auf ein höheres Niveau als die Oberfläche des Grundkörpers Füllungen erzeugt (Verfahrensschritt C). Im Verfahrensschritt D) werden die Füllungen dann ausgehärtet, wobei diese aus dem Grundkörper des elektrischen Bauelements hervorstehen. Im Verfahrensschritt E) werden Lotkugeln zur externen elektrischen Kontaktierung der Füllungen direkt auf den Oberflächen der Füllungen erzeugt.
  • Das erfindungsgemäße Verfahren gibt ein besonders einfaches Verfahren an, um im Inneren des Bauelements befindliche Bereiche mittels der Lotkugeln extern elektrisch leitend zu kontaktieren. Die auf dem Grundkörper angeordnete Schablone dient dabei dazu, den Grundkörper während der Erzeugung der Durchbohrungen mechanisch zu stabilisieren, so daß es zu keinen Bruchstellen im Grundkörper kommt. Gleichzeitig ermöglicht es die Schablone, im Verfahrensschritt C) des erfindungsgemäßen Verfahrens das elektrisch leitfähige Material über die Oberfläche des Grundkörper hinaus in die Durchbohrungen einzufüllen, so daß dann im Verfahrensschritt D) bei der Aushärtung die Füllungen über den Grundkörper des elektrischen Bauelements hervorstehen können. Auf diesen hervorstehenden Oberflächen der Füllungen können dann besonders einfach die Lotkugeln direkt erzeugt werden (siehe beispielsweise 1A bis 1D). Dabei sind keine Under-bump-Metallisierungen zwischen den Füllungen und den Lotkugeln notwendig.
  • In einer vorteilhaften Variante des erfindungsgemäßen Verfahrens wird im Verfahrensschritt A) eine Schablone mit Öffnun gen verwendet und anschließend im Verfahrensschritt B) die Durchbohrungen durch die Öffnungen hindurch erzeugt.
  • Dabei dient die Schablone als Matrize zur Erzeugung der Durchbohrungen und gibt dabei die Position der Durchbohrungen im Grundkörper an, so daß eine besonders einfache Erzeugung der Durchbohrungen möglich ist.
  • Weiterhin ist es möglich, daß ein keramischer Grünkörper für das elektrische Bauelement verwendet wird, wobei dieser dann vorteilhafterweise im Verfahrensschritt D) zusammen mit den Füllungen gesintert wird. Die Sinterung des Grünkörpers kann dabei bei 1000°C bis 1200°C erfolgen. Somit werden besonders vorteilhaft in einem Verfahrensschritt der Grünkörper gesintert und gleichzeitig die Füllungen ausgehärtet.
  • In einer weiteren günstigen Ausführungsform des erfindungsgemäßen Verfahrens wird eine Schablone verwendet, die ein Polymermaterial umfaßt. Dieses kann beispielsweise ein Kunststoff, zum Beispiel Polyphenylensulfid (PPS) oder Polyethylentherephtalat (PET) sein. Die Schablone ist vorteilhafterweise eine organische Folie hoher Steifheit, die den Grundkörper mechanisch stabilisiert und dabei günstigerweise stanzbar ist. Die Schablone wird besonders vorteilhaft während der Aushärtung der Füllungen im Verfahrensschritt D) und einer eventuell stattfindenden Sinterung des keramischen Grünkörpers verdampft, so daß sie sich während dieses Verfahrensschrittes auflöst. Dabei kann die Schablone zu Beginn des Aushärtungsschrittes nach wie vor die noch nicht ausgehärteten Füllungen in den Durchbohrungen halten, wird dann aber allerdings mittels Verdampfung entfernt, so daß ein anschließendes Abziehen der Folie nicht mehr erforderlich ist. Unter Verdampfen im Sinne der Erfindung wird auch Entkohlung verstanden.
  • Im Verfahrensschritt B) können die Durchbohrungen vorteilhafterweise mittels Stanzen erzeugt werden. Stanzen ermöglicht eine besonders einfache und kostengünstige Erzeugung der Durchbohrungen.
  • Weiterhin ist es möglich, daß vor dem Verfahrensschritt A) mehrere mit Abstand im Grundkörper angeordnete Elektrodenflächen erzeugt werden, die Elektroden enthalten. Zwischen den Elektroden befinden sich dann jeweils Bereiche des Grundkörpers. Dann können die Füllungen so erzeugt werden, daß sie elektrisch leitend mit den Elektroden verbunden sind. Der Vorteil besteht darin, daß die Füllungen dann als elektrisch leitende Durchkontaktierungen dienen, die die Elektroden elektrisch leitend mit den Lotkugeln auf der Oberfläche des Bauelements verbinden. Diese Elektroden ermöglichen es, den Widerstand, die Kapazität und auch andere elektrische Eigenschaften des Bauelements beliebig zu variieren.
  • Möglich ist es auch, in einer weiteren Ausführungsform des Verfahrens den Grundkörper durch Übereinanderstapeln von keramischen Grünfolien zu bilden. Dabei können die Elektroden auf einzelnen keramischen Grünfolien erzeugt werden. Dies ist besonders einfach mittels Druckverfahren, zum Beispiel dem Siebdruckverfahren möglich. Möglich ist es jedoch auch, zunächst die Durchbohrungen in einer einzelnen keramischen Grünfolie zu erzeugen, bevor der Grundkörper mit dieser Grünfolie als oberster Schicht durch das Übereinanderstapeln erzeugt wird.
  • In einem Verfahrensschritt D1) zwischen den Verfahrenschritten D) und E) können die überstehenden Oberflächen der Füllungen mechanisch und/oder chemisch behandelt werden. Diese Behandlung kann besonders vorteilhaft dazu dienen, eine bessere Benetzbarkeit der Oberflächen der Füllungen für die Lotkugeln zu erreichen. Eine mechanische Behandlung kann beispielsweise mittels Läppen und Sandstrahlen erfolgen. Chemische Behandlung kann durch Säuren und Laugen erfolgen.
  • Günstigerweise werden im Verfahrensschritt C) Metallpasten als elektrisch leitfähiges Material verwendet, die Pd, Pt, AgPd, AgPt und AgPdPt als Metalle und Metallegierungen umfassen. Diese Metalle und Metallegierungen ermöglichen eine besonders gute Benetzbarkeit und Haftung der Lotkugeln auf den elektrisch leitenden Füllungen.
  • Im Verfahrensschritt E) können die Lotkugeln beispielsweise mittels eines galvanischen Verfahrens erzeugt werden. Möglich ist es auch im Verfahrensschritt E) Lotkugeln besonders einfach durch in Kontaktbringen der Oberflächen der Füllungen mit einem Lotbad zu erzeugen.
  • Im Verfahrensschritt E) können günstigerweise folgende Metalle und Metallegierungen für die Lotkugeln verwendet werden: Sn, SnPb, SnAgCu, SnAgCuBi, SnZn und SnAg. Die Metalle beziehungsweise Metallegierungen eignen sich besonders gut dafür, mittels eines Lotverfahrens auf die Füllungen aufgebracht zu werden.
  • Weiterhin kann im erfindungsgemäßen Verfahren ein Grundkörper verwendet werden, der ein keramisches Material umfaßt das beispielsweise eine Varistorkeramik auf Basis von ZnO-Bi oder ZnO-Pr darstellt. Ein derartiges, mittels des erfindungsgemäßen Verfahrens hergestelltes elektrisches Bauelement wäre dann ein Varistor, der als spannungsabhängiger Widerstand beispielsweise zur Überspannungssicherung von Schaltkreisen verwendet werden kann. Das keramische Material des Grundkörpers kann weiterhin eine Kondensatorkeramik umfassen, die ausgewählt ist aus sogenannten NP0-Keramiken zum Beispiel (Sm, Pa) NiCdO3. Diese Keramiken weisen temperaturabhängige ∈R-Werte auf und sind nicht ferroelektrische Keramiken. Weiterhin können auch ferroelektrische Keramiken mit hohen Dielektrizitätskonstanten, sowie dotiertes Bariumtitanat und sogenannte Sperrschichtkeramiken verwendet werden. All diese dielektrischen Keramiken werden im Buch "Keramik" von H. Schaumburg (Herausgeber, B. G. Teubner Verlag Stuttgart, 1994) auf den Seiten 351 bis 352 und 363 beschrieben, wobei auf diese Seiten hiermit vollinhaltlich Bezug genommen wird. Darüber hinaus kann das keramische Material aus Thermistorkeramiken, z.B. NTC-Keramiken, beispielsweise Nickel-Mangan-Spinellen und Perowskiten ausgewählt sein. Weiterhin können auf Ferrite, sowie dielektrische, nicht keramische Materialien zum Beispiel Gläser als Materialien für den Grundkörper im erfindungsgemäßen Verfahren verwendet werden.
    •
  • Im folgenden soll das erfindungsgemäße Verfahren anhand von schematischen Figuren und Ausführungsbeispielen noch näher erläutert werden.
  • Die 1A bis 1D zeigen eine Variante eines erfindungsgemäßen Verfahrens an Hand schematischer Querschnitte.
  • Die 2 zeigt einen Querschnitt durch ein Bauelement, das mittels eines erfindungsgemäßen Verfahrens hergestellt wurde.
  • Die 1A zeigt den Grundkörper 1 eines elektrischen Bauelements nach dem Verfahrensschritt B). Auf dem keramischen Grundkörper ist eine Schablone 5 angeordnet worden, wobei beispielsweise mittels Stanzen durch die Schablone 5 hindurch die Durchbohrungen 10 erzeugt worden sind. Wobei in der Schablone 5 und im Grundkörper 10 gemeinsam die Durchbohrungen z.B. mittels Stanzens erzeugt werden können. Der Grundkörper 1 kann dabei verschiedene keramische Teilbereiche 1A und 1B, beispielsweise verschiedene keramische Grünfolien umfassen. Im Falle eines Varistorbauelements kann der Grundkörper dabei ZnO-Bi umfassen. Die Schablone kann dabei aus organischen Polymeren geeigneter Steifheit, beispielsweise aus der Klasse der Polyphenylensulfide (PPS) oder Polyethylentherephtalate (PET) bestehen. Zur Sicherstellung einer guten Haftfestigkeit der Schablone auf dem keramischen Grundkörper können auf der Schablone beispielsweise noch Beschichtungen auf der Basis von Silikonen aufgebracht sein.
  • 1B zeigt einen Querschnitt durch ein Bauelement nach dem Verfahrensschritt C) des erfindungsgemäßen Verfahrens. Dabei wurde in die Durchbohrungen 10 ein elektrisch leitfähiges Material derart eingefüllt, daß die Oberfläche der Füllungen 15 auf einem höheren Niveau in den Durchbohrungen angeordnet wird, als die Oberfläche des Grundkörpers. In diesem Falle ist beispielsweise die Schablone 5 dazu geeignet, oberhalb der Oberfläche des keramischen Grundkörpers befindliches elektrisch leitfähiges Material zurückzuhalten, so daß besonders einfach das Material bis über die Oberfläche des Grundköpers hinaus in die Durchbohrungen 10 eingefüllt werden kann. Als elektrisch leitfähiges Material können dabei beispielsweise Metallpasten der Zusammensetzungen Ag90Pd10, Ag80Pd20, Ag70Pd30 und Ag60Pd40 in Abhängigkeit von der notwendigen Sintertemperatur (jeweilige Anteile im Gewichtsprozent) verwendet werden.
  • 1C zeigt einen Querschnitt durch einen Grundkörper eines elektrischen Bauelements nach dem Verfahrensschritt D) des erfindungsgemäßen Verfahrens. Im Verfahrensschritt D) wurde dabei beispielsweise bei Temperaturen zwischen 1000°C und 1200°C für zwei bis acht Stunden der keramische Grünkörper gesintert. Dabei wurde ebenfalls das elektrisch leitfähige Material in den Durchbohrungen 10, die bereits oben genannte Metallpaste, gehärtet bzw. mitgesintert. Die Schablone 5, die aus organischen Polymeren besteht wurde bei diesen Temperaturen mittels Verkohlung verdampft. Dabei verbleiben über die Oberfläche des Grundkörper hervorstehende Bereiche der Füllungen 15. Diese überstehenden Bereiche lassen sich besonders einfach mit Lot benetzen, so daß die Lotkugeln besonders einfach auf den Oberflächen 15A der Füllungen erzeugt werden können.
  • 1D zeigt einen Querschnitt durch den Grundkörper eines Bauelements nach dem Verfahrensschritt E) eines erfindungsgemäßen Verfahrens. Dazu wurden beispielsweise mittels eines Lotbades, das eine Temperatur von 215°C bis 260°C aufweist, für vier bis zwanzig Sekunden die Lotkugeln auf die Oberflächen 15A der Füllungen 15 erzeugt. Die Lotkugeln können dabei beispielsweise aus Sn60Pb40 bestehen.
  • 2 zeigt ein elektrisches Bauelement mit Elektroden 30 im Querschnitt, dessen elektrische Kontaktierungen mittels des erfindungsgemäßen Verfahrens erzeugt wurden. Dabei dienen die Füllungen 15 als elektrische Durchkontaktierungen, die Innenelektroden 30 mit den auf der Oberfläche des Bauelements angeordneten Lotkugeln 20 elektrisch leitend verbinden.

Claims (17)

  1. Verfahren zur Erzeugung von elektrischen Kontaktierungen in Form von Lotkugeln (20) auf einem elektrischen Bauelement das einem Grundkörper (1) umfaßt, mit den aufeinanderfolgenden Verfahrensschritten: A) auf dem Grundkörper (1) des elektrischen Bauelements wird eine Schablone (5) angeordnet, B) im Grundkörper (1) werden durch die Schablone (5) hindurch Durchbohrungen (10) erzeugt, C) durch Befüllen der Durchbohrungen mit einem elektrisch leitfähigen Material auf ein höheres Niveau als die Oberfläche des Grundkörpers werden Füllungen (15) erzeugt, D) die Füllungen (15) werden ausgehärtet, wobei sie aus dem Grundkörper (1) des elektrischen Bauelements hervorstehen, E) Lotkugeln (20) zur externen elektrischen Kontaktierung der Füllungen (15) werden direkt auf den Oberflächen (15A) der Füllungen erzeugt.
  2. Verfahren nach dem vorhergehenden Anspruch, – bei dem im Verfahrensschritt A) eine Schablone mit Öffnungen verwendet wird, – bei dem im Verfahrensschritt B) die Durchbohrungen durch die Öffnungen hindurch erzeugt werden.
  3. Verfahren nach einem der vorhergehenden Ansprüche, – bei dem ein keramischer Grünkörper für das elektrische Bauelement verwendet wird, – bei dem im Verfahrensschritt D) gleichzeitig der keramische Grünkörper gesintert wird.
  4. Verfahren nach dem vorhergehenden Anspruch, – bei dem im Verfahrensschritt D) der Grünkörper bei 1000°C bis 1200°C gesintert wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, – bei dem eine Schablone verwendet wird, die ein Polymer-Material umfaßt.
  6. Verfahren nach einem der vorhergehenden Ansprüche, – bei dem im Verfahrensschritt B) die Durchbohrungen mittels Stanzen erzeugt werden.
  7. Verfahren nach einem der vorhergehenden Ansprüche, – bei dem vor dem Verfahrensschritt A) mehrere mit Abstand im Grundkörper angeordnete Elektrodenflächen erzeugt werden, die Elektroden (30) enthalten, – bei dem die Füllungen so erzeugt werden, daß sie elektrisch leitend mit den Elektroden verbunden sind.
  8. Verfahren nach dem vorhergehenden Anspruch, – bei dem der Grundkörper durch Übereinanderstapeln von keramischen Grünfolien gebildet wird, – bei dem die Elektroden auf einzelnen keramischen Grünfolien erzeugt werden.
  9. Verfahren nach dem vorhergehenden Anspruch, – bei dem die Elektroden mittels Drucken erzeugt werden.
  10. Verfahren nach einem der vorhergehenden Ansprüche, – bei dem in einem Verfahrensschritt D1) zwischen den Verfahrensschritten D) und E) die Oberflächen der Füllungen mechanisch und/oder chemisch behandelt werden.
  11. Verfahren nach dem vorhergehenden Anspruch, – bei dem die Oberflächen der Füllungen mit mechanischen Verfahren behandelt werden, die ausgewählt sind aus: – Läppen und Sandstrahlen.
  12. Verfahren nach Anspruch 10, – bei dem die Oberflächen der Füllungen mit chemischen Verbindungen behandelt werden, die ausgewählt sind aus: – Säuren und Laugen.
  13. Verfahren nach einem der vorhergehenden Ansprüche, – bei dem im Verfahrensschritt C) Metallpasten als elektrisch leitfähiges Material verwendet werden, das eines der folgenden Metalle und Metallegierungen umfasst: – Pd, Pt, AgPd, AgPt oder AgPdPt.
  14. Verfahren nach einem der vorhergehenden Ansprüche, – bei dem im Verfahrensschritt E) die Lotkugeln mittels eines galvanischen Verfahrens erzeugt werden.
  15. Verfahren nach einem der Ansprüche 1 bis 13, – bei dem im Verfahrensschritt E) die Lotkugeln durch Inkontaktbringen der Füllungen mit einem Lotbad erzeugt werden.
  16. Verfahren nach einem der vorhergehenden Ansprüche, – bei dem im Verfahrenschritt E) eines der folgende Metalle und Metallegierungen für die Lotkugeln verwendet werden: – Sn, SnPb, SnAgCu, SnAgCuBi, SnZn oder SnAg.
  17. Verfahren nach einem der vorhergehenden Ansprüche, – bei dem ein Grundkörper verwendet wird, der ein keramisches Material umfaßt, das aus folgenden Keramiken ausgewählt ist: – Ferrite, ZnO-Bi, ZnO-Pr, NPO-Keramiken, dotiertes BaTiO3, Nickel-Mangan-Spinelle und Perowskite.
DE10317596A 2003-04-16 2003-04-16 Verfahren zur Erzeugung von Lotkugeln auf einem elektrischen Bauelement Withdrawn DE10317596A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10317596A DE10317596A1 (de) 2003-04-16 2003-04-16 Verfahren zur Erzeugung von Lotkugeln auf einem elektrischen Bauelement
EP04727220A EP1614125B1 (de) 2003-04-16 2004-04-14 Verfahren zur Erzeugung von Lotkugeln auf einem elektrischen Bauelement
DE502004004091T DE502004004091D1 (de) 2003-04-16 2004-04-14 Verfahren zur Erzeugung von Lotkugeln auf einem elektrischen Bauelement
PCT/DE2004/000769 WO2004093100A2 (de) 2003-04-16 2004-04-14 Verfahren zur erzeugung von lotkugeln auf einem elektrischen bauelement
US11/252,141 US7449405B2 (en) 2003-04-16 2005-10-17 Method for producing bumps on an electrical component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10317596A DE10317596A1 (de) 2003-04-16 2003-04-16 Verfahren zur Erzeugung von Lotkugeln auf einem elektrischen Bauelement

Publications (1)

Publication Number Publication Date
DE10317596A1 true DE10317596A1 (de) 2004-11-11

Family

ID=33154262

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10317596A Withdrawn DE10317596A1 (de) 2003-04-16 2003-04-16 Verfahren zur Erzeugung von Lotkugeln auf einem elektrischen Bauelement
DE502004004091T Expired - Lifetime DE502004004091D1 (de) 2003-04-16 2004-04-14 Verfahren zur Erzeugung von Lotkugeln auf einem elektrischen Bauelement

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE502004004091T Expired - Lifetime DE502004004091D1 (de) 2003-04-16 2004-04-14 Verfahren zur Erzeugung von Lotkugeln auf einem elektrischen Bauelement

Country Status (4)

Country Link
US (1) US7449405B2 (de)
EP (1) EP1614125B1 (de)
DE (2) DE10317596A1 (de)
WO (1) WO2004093100A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005016590A1 (de) * 2005-04-11 2006-10-26 Epcos Ag Elektrisches Mehrschicht-Bauelement und Verfahren zur Herstellung eines Mehrschicht-Bauelements
US7495317B2 (en) 2005-08-01 2009-02-24 Samsung Electronics Co., Ltd. Semiconductor package with ferrite shielding structure

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004032706A1 (de) * 2004-07-06 2006-02-02 Epcos Ag Verfahren zur Herstellung eines elektrischen Bauelements und das Bauelement
DE102004058410B4 (de) * 2004-12-03 2021-02-18 Tdk Electronics Ag Vielschichtbauelement mit ESD-Schutzelementen
FR3118285B1 (fr) * 2020-12-22 2023-01-13 Commissariat Energie Atomique Dispositif à tige d’insert de connexion électrique semi-enterrée

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19634488A1 (de) * 1996-08-26 1998-03-05 Siemens Matsushita Components Elektro-keramisches Bauelement und Verfahren zu seiner Herstellung
DE10018377C1 (de) * 2000-04-13 2001-12-06 Epcos Ag Keramisches Vielschichtbauelement und Verfahren zur Herstellung
DE10159544A1 (de) * 2001-12-05 2003-06-26 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauelementes und damit hergestelltes Bauelement

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173439B2 (ja) * 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
JP3577419B2 (ja) * 1998-12-17 2004-10-13 新光電気工業株式会社 半導体装置およびその製造方法
DE10010461A1 (de) * 2000-03-03 2001-09-13 Infineon Technologies Ag Vorrichtung zum Verpacken elektronischer Bauteile mittels Spritzgußtechnik
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US6965168B2 (en) * 2002-02-26 2005-11-15 Cts Corporation Micro-machined semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19634488A1 (de) * 1996-08-26 1998-03-05 Siemens Matsushita Components Elektro-keramisches Bauelement und Verfahren zu seiner Herstellung
DE10018377C1 (de) * 2000-04-13 2001-12-06 Epcos Ag Keramisches Vielschichtbauelement und Verfahren zur Herstellung
DE10159544A1 (de) * 2001-12-05 2003-06-26 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauelementes und damit hergestelltes Bauelement

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005016590A1 (de) * 2005-04-11 2006-10-26 Epcos Ag Elektrisches Mehrschicht-Bauelement und Verfahren zur Herstellung eines Mehrschicht-Bauelements
US7495317B2 (en) 2005-08-01 2009-02-24 Samsung Electronics Co., Ltd. Semiconductor package with ferrite shielding structure

Also Published As

Publication number Publication date
WO2004093100A2 (de) 2004-10-28
DE502004004091D1 (de) 2007-07-26
EP1614125A2 (de) 2006-01-11
US20060057830A1 (en) 2006-03-16
WO2004093100A3 (de) 2005-06-16
EP1614125B1 (de) 2007-06-13
US7449405B2 (en) 2008-11-11

Similar Documents

Publication Publication Date Title
EP0103748B1 (de) Kombinierte Schaltung mit Varistor
DE102006004788B4 (de) Halbleiterbauelement und Fertigungsverfahren für dieses
DE102012106371A1 (de) Leitfähige Harzzusammensetzung, Mehrschicht-Keramikkondensator mit leitfähiger Harzzusammensetzung und Herstellungsmethode für diesen
DE102012206758B3 (de) Verfahren zur Herstellung eines Substrats und ein Leistungshalbleitermodul mit einem Substrat für mindestens ein Leitungshalbleiterbauelement
EP1774584B1 (de) Verfahren zur herstellung eines elektrischen bauelements
EP2791949A1 (de) Elektrisches bauelement und verfahren zur herstellung eines elektrischen bauelements
EP1111679A2 (de) Bauteil mit Dünnschichtschaltkreis
DE102012105287B4 (de) Verfahren zur Herstellung eines elektrischen Bauelements und Elektrisches Bauelement
EP1024535A2 (de) Dünnschichtschaltkreis mit Bauteil
EP1614125B1 (de) Verfahren zur Erzeugung von Lotkugeln auf einem elektrischen Bauelement
EP3189527A1 (de) Elektrisches bauelement, bauelementanordnung und verfahren zur herstellung eines elektrischen bauelements sowie einer bauelementanordnung
DE102004047007B4 (de) Verfahren für das Herstellen eines Keramiksubstrats für elektronische Dünnschicht-Bauelemente
WO2015055359A1 (de) Vielschichtbauelement und verfahren zur herstellung eines vielschichtbauelements
DE102012223904A1 (de) Verfahren zum Herstellen eines elektronischen Hochstrom-Schaltkreises mittels Gasspritz-Technologie und Abdichten mit isolierendem Polymer
DE102016108604A1 (de) Vielschichtbauelement und Verfahren zur Herstellung eines Vielschichtbauelements
EP1022769A2 (de) Keramisches, passives Bauelement
DE202015001441U1 (de) Leistungshalbleitermodul mit kombinierten Dickfilm- und Metallsinterschichten
EP3033756A1 (de) VIELSCHICHTBAUELEMENT MIT EINER AUßENKONTAKTIERUNG UND VERFAHREN ZUR HERSTELLUNG EINES VIELSCHICHTBAUELEMENTS MIT EINER AUßENKONTAKTIERUNG
DE102012110556B4 (de) Vielschichtbauelement und Verfahren zu dessen Herstellung
DE102013102637A1 (de) Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates
EP2901504A2 (de) Kontaktierung eines elektrischen bauelements und verfahren zur herstellung derselben
EP4032107A1 (de) Sensorvorrichtung und verfahren zur herstellung einer sensorvorrichtung
DE19945131A1 (de) Elektronisches Bauelement und Beschichtungs-Mittel
DE2437925A1 (de) Verfahren zum sperrschichtfreien kontaktieren eines keramischen kondensators
DE1915756C3 (de) Verfahren zur Herstellung dimensionsgenauer Dickfilmstrukturen auf Substraten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee