DE10304880A1

DE10304880A1 - Systeme und Verfahren zum Ermöglichen eines Treiberstärketestens von integrierten Schaltungen

Info

Publication number: DE10304880A1
Application number: DE10304880A
Authority: DE
Inventors: Jeffrey R Rearick; John G Rohrbaugh; Shad Shepston
Original assignee: Agilent Technologies Inc
Current assignee: Avago Technologies International Sales Pte Ltd
Priority date: 2002-04-18
Filing date: 2003-02-06
Publication date: 2003-11-06
Also published as: US6859059B2; SG115504A1; US20040130344A1; US20030197520A1; JP2003344509A; US6762614B2

Abstract

Es werden integrierte Schaltungen geschaffen. Eine repräsentative IC umfaßt eine erste Anschlußfläche, die einen ersten Treiber und einen ersten Empfänger beinhaltet, wobei der erste Treiber konfiguriert ist, um ein Ausgangssignal einer ersten Anschlußfläche an eine Komponente außerhalb der IC zu liefern, und bei der der erste Empfänger konfiguriert ist, um ein Eingangssignal einer ersten Anschlußfläche von einer Komponente außerhalb der IC zu empfangen. Es ist ebenfalls eine erste Testschaltung vorgesehen, die sich innerhalb der IC befindet. Die erste Testschaltung ist angepaßt, um Informationen zu liefern, die der Treiberstärke der ersten Anschlußfläche entsprechen. Systeme, Verfahren, computerlesbare Medien und andere ICs sind ebenfalls vorgesehen.

Description

Die vorliegende Erfindung bezieht sich allgemein auf integrierte Schaltungen und spezieller auf Systeme und Verfahren zum Ermöglichen eines Treiberstärketestens von Anschlußflächen der integrierten Schaltung innerhalb einer integrierten Schaltung.

IC-Vorrichtungen (IC = Integrated Circuit = integrierte Schaltung) sind bisher unter Verwendung einer Vielfalt von Testverfahren getestet und verifiziert worden. Um defektfrei zu sein, sind die IC-Vorrichtungen beispielsweise unter Verwendung von funktionellen Testvektoren, wie z. B. jenen, die auf die IC durch die Verwendung von ATE (ATE = Automated Test Equipment = automatisierte Testgeräte) angewendet wurden, die die Funktionalität der IC- Vorrichtungen auf der Anschlußstiftebene der Vorrichtung stimulieren und verifizieren, getestet und verifiziert worden. Eine praktische Einschränkung der Nutzung der ATE zum Testen von ICs ist jedoch, daß die Anzahl von IC- Anschlußstiften (oder Anschlußflächen), die durch ein spezielles ATE getestet werden können, bisher durch die physische Konfiguration des ATE eingeschränkt gewesen ist. Die Anzahl von Anschlußflächen der IC, die getestet werden soll, kann beispielsweise die Anzahl von Testkanälen überschreiten, die durch ein ATE bereitgestellt werden, oder die Anzahl von Anschlußflächen kann die Kapazität der ATE- Unterstützungshardware überschreiten, wie z. B. unter anderem durch Überschreiten der maximalen Anzahl von Sonden auf einer Sondenkarte. Der hierin verwendete Begriff "Anschlußfläche" wird verwendet, um kollektiv sowohl eine physische Stelle, die als ein elektrischer Kontakt für eine IC dient, sowie einen Schaltungsaufbau zu bezeichnen, der der physischen Stelle zum Ermöglichen einer elektrischen Kommunikation zwischen den Komponenten der IC und den Komponenten außerhalb der IC zugeordnet ist.

Zusätzlich können die Verhaltenseinschränkungen eines speziellen ATE bestimmte andere Testeinschränkungen mit sich bringen. Zum Beispiel kann die Frequenz der IC- Eingangssignale und Ausgangssignale die maximale Sequenz des ATE überschreiten, wodurch die Testfrequenz des IC, das getestet werden soll, auf die maximale Frequenz des ATE eingeschränkt wird. Obwohl ein Konfigurieren einer ATE mit zusätzlichen Testkanälen und/oder einer höheren Betriebsfrequenz erreicht werden kann, ist das Herstellen eines ATE mit einer entsprechend hohen Anschlußstiftzahl und/oder einer entsprechend hohen Betriebsfrequenz, um die vorstehend erwähnten Unzulänglichkeiten zu überwinden, häufig kostenmäßig untragbar.

Angesichts der vorstehenden und anderen Unzulänglichkeiten ist es im Stand der Technik bekannt, IC-Vorrichtungen unter Verwendung einer Vielfalt von "Behelfs"-Testprozeduren zu testen, die folgende Schritte umfassen: (1) Verbinden eines ATE mit weniger als allen Anschlußstiften einer IC- Vorrichtung; (2) Verbinden mehrerer Anschlußstifte einer IC-Vorrichtung mit einem einzelnen ATE-Testkanal; (3) Testen der IC-Vorrichtungen in mehreren Durchgängen des ATE, wobei bei jedem Durchgang ein Teilsatz der Anschlußstifte der gesamten IC-Vorrichtungen getestet wird; (4) Testen der Vorrichtungen bei weniger als der maximalen Frequenz und (5) Einschränken der Anschlußstiftzahl und/oder der Frequenz der IC-Vorrichtungen anhand einer Entwurfsimplementierung, um unter anderem ein vorhandenes ATE unterzubringen. Wie ohne weiteres klar sein sollte, können viele dieser "Behelfs"-Testprozeduren zu einem Verlust des Anteils der erkennbaren Fehler führen und dadurch zu einem Anstieg der Zahlen von defekten IC- Vorrichtungen, die versendet werden, führen. Außerdem ist das Umsetzen der Einschränkung der Anschlußstiftzahl und/oder der Frequenz der IC-Vorrichtung durch eine Entwurfsimplementierung, um das vorhandene ATE unterzubringen, häufig eine unannehmbare Einschränkung bezüglich des IC- Konzepts.

Daher besteht ein Bedarf an verbesserten Systemen und Verfahren, die diese und/oder andere Nachteile des Stands der Technik angehen.

Es ist eine Aufgabe der vorliegenden Erfindung, Vorrichtungen und Verfahren zum Erleichtern eines Treiberstärketestens von integrierten Schaltungen zu schaffen.

Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1, eine integrierte Schaltung gemäß den Ansprüchen 13 oder 17 sowie ein System gemäß Anspruch 20 gelöst.

In kurzen Worten ausgedrückt, schafft die vorliegenden Erfindung eine Treiberstärke-Testfunktionalität in integrierten Schaltungen. Diesbezüglich können einige Ausführungsbeispiele der vorliegenden Erfindung so ausgelegt werden, daß sie integrierte Schaltungen vorsehen. Bei einem solchen Ausführungsbeispiel umfaßt die integrierte Schaltung eine erste Anschlußfläche, die mit zumindest einem Abschnitt der TC elektrisch kommuniziert. Die erste Anschlußfläche umfaßt einen ersten Treiber und einen ersten Empfänger, wobei der erste Treiber konfiguriert ist, um ein erstes Anschlußflächen-Ausgangssignal an eine Komponente außerhalb des IC zu liefern. Der erste Empfänger ist konfiguriert, um ein erstes Anschlußflächen-Eingangssignal von einer Komponente außerhalb der IC zu empfangen, und um ein digitales Ausgangssignal eines ersten Empfängers ansprechend auf das Eingangssignal der ersten Anschlußfläche an eine Komponente innerhalb der IC zu liefern. Eine erste Testschaltung ist ebenfalls vorgesehen, die sich innerhalb der IC befindet. Die erste Testschaltung ist angepaßt, um Informationen entsprechend der Treiberstärke der ersten Anschlußfläche zu liefern.

Einige Ausführungsbeispiele der vorliegenden Erfindung können als Ausführungsbeispiel ausgelegt werden, die Systeme zum Messen der Stromtreiberstärke von Treibern einer integrierten Schaltung liefern. Diesbezüglich umfaßt ein solches System eine IC und ATE. Das ATE ist konfiguriert, um mit der IC elektrisch verbunden zu werden und um der IC zumindest einen Stimulus zu liefern. Die IC umfaßt eine erste Anschlußfläche, die einen ersten Treiber, einen ersten Empfänger und eine erste Testschaltung beinhaltet. Die erste Testschaltung kommuniziert elektrisch mit dem ATE, so daß, ansprechend auf das Empfangen von zumindest einem Stimulus von dem ATE, die erste Testschaltung Informationen entsprechend der Treiberstärke des ersten Treibers an das ATE liefert.

Einige Ausführungsbeispiele der vorliegenden Erfindung können als Ausführungsbeispiele ausgelegt werden, die Verfahren zum Testen einer IC vorsehen. Diesbezüglich umfaßt ein solches Verfahren folgende Schritte: elektrisches Verbinden des ATE mit der IC; Liefern von zumindest einem Stimulus an die IC, so daß die IC eine Treiberstärke der ersten Anschlußfläche mißt, und. Empfangen von Informationen entsprechend der Treiberstärke der ersten Anschlußfläche.

Andere Ausführungsbeispiele der vorliegenden Erfindung können als Ausführungsbeispiele ausgelegt werden, die computerlesbare Medien vorsehen. Diesbezüglich umfaßt ein solches computerlesbares Medium, das ein Computerprogramm zum Erleichtern von Messungen der Treiberstärke der Treiber einer IC beinhaltet, eine Logik, die konfiguriert ist, um dem ATE zu ermöglichen, zumindest einen Stimulus an die IC zu liefern. Zusätzlich ist eine Logik vorgesehen, die konfiguriert ist, um dem ATE zu ermöglichen, Informationen entsprechend der Treiberstärke eines ersten Treibers der IC zu empfangen.

Andere Merkmale und Vorteile der vorliegenden Erfindung werden Fachleuten nach Untersuchung der nachstehenden Zeichnungen und ausführlichen Beschreibung offenkundig. Alle diese Merkmale und Vorteile sollen hierin innerhalb des Schutzbereichs der vorliegenden Erfindung, der in den angehängten Ansprüchen definiert ist, enthalten sein.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen, die nicht als maßstabsgerecht zu verstehen sind, näher erläutert. Es zeigen:
Fig. 1 ein schematisches Diagramm, das eine repräsentative integrierte Schaltung darstellt, die einen digitalen Selbsttestschaltungsaufbau des Stands der Technik beinhaltet,
Fig. 2 ein schematisches Diagramm, das ein Ausführungsbeispiel eines Testsystems der vorliegenden Erfindung darstellt,
Fig. 3 ein schematisches Diagramm, das ein Detail eines Ausführungsbeispiels einer Treiberschaltung darstellt,
Fig. 4 ein schematisches Diagramm, das ein Detail eines Ausführungsbeispiels einer Treiberschaltung darstellt,
Fig. 5 ein Flußdiagramm, das die Funktionalität eines Ausführungsbeispiels des Testsystems von Fig. 2 darstellt,
Fig. 6A ein schematisches Diagramm eines Ausführungsbeispiels einer Anschlußfläche der vorliegenden Erfindung,
Fig. 6B ein schematisches Diagramm eines Ausführungsbeispiels eines Treiberstärketest-Schaltungsaufbaus der vorliegenden Erfindung,
Fig. 6C ein schematisches Diagramm, das ein weiteres Ausführungsbeispiel einer Anschlußfläche der vorliegenden Erfindung darstellt,
Fig. 6D ein schematisches Diagramm, das elektrisch verwebte Anschlußflächen eines Ausführungsbeispiels der vorliegenden Erfindung darstellt,
Fig. 7 ein schematisches Diagramm, das ein alternatives Ausführungsbeispiel der vorliegenden Erfindung darstellt,
Fig. 8 ein schematisches Diagramm, das ein repräsentatives computer- oder prozessorbasiertes System darstellt, das verwendet werden kann, um ein Ausführungsbeispiel eines Steuerungssystems der vorliegenden Erfindung zu implementieren,
Fig. 9 ein Flußdiagramm, das die Funktionalität eines Ausführungsbeispiels der vorliegenden Erfindung darstellt,
Fig. 10 ein Flußdiagramm, das die Funktionalität eines Ausführungsbeispiels der vorliegenden Erfindung während der Kalibrierung darstellt.
Es wird nun ausführlich Bezug auf die Beschreibung der Erfindung genommen, die in den Zeichnungen, in denen identische Bezugszeichen identische Bauteile in den verschiedenen Ansichten anzeigen, dargestellt ist. Wie vorstehend kurz erwähnt wurde, ist es bekannt, daß ein eingebauter (digitaler) Selbsttestschaltungsaufbau in eine integrierte Schaltung eingebaut ist. Unter Bezugnahme auf Fig. 1 wird eine repräsentative integrierte Schaltung 100, die einen solchen eingebauten Selbsttestschaltungsaufbau beinhaltet, ausführlich beschrieben, um ein eingehendes Verständnis für die vorliegende Erfindung zu ermöglichen.
Wie in Fig. 1 gezeigt ist, umfaßt die integrierte Schaltung 100 einen Kern 110, der eine Logik 112 und einen digitalen Selbsttestschaltungsaufbau 114 umfaßt. Der Kern 110 kommuniziert elektrisch mit der Anschlußfläche 116, die konfiguriert ist, um mit den Vorrichtungen außerhalb der integrierten Schaltung elektrisch zu kommunizieren, wie z. B. ein Teil eines ATE 118 (ATE = automated test equipment = automatisiertes Testgerät). So konfiguriert können die Signale, die von einer externen Vorrichtung, z. B. ATE 118, geliefert werden, an den Kern 110 über einen Übertragungsweg, der den Weg 116 umfaßt, geliefert werden.
Wie bekannt ist, ist der digitale Selbsttestschaltungsaufbau 114 konfiguriert, um ein funktionell basiertes digitales Testen eines logischen Schaltungsaufbaus, der im Kern 110 enthalten ist, zu liefern. Um ein solches Testen zu erreichen, beinhaltet der digitale Selbsttestschaltungsaufbau 114 typischerweise einen Stimulusgenerator 120 und einen Antwortanalysator 122. Spezieller ist der Stimulusgenerator 120 konfiguriert, um ein oder mehrere Testmuster zum Testen des logischen Schaltungsaufbaus des Kerns zu liefern. Das Muster oder die Muster, die an den logischen Schaltungsaufbau geliefert werden, bestehen aus digitalen Daten, d. h. Nullen und Einsen. Ansprechend auf die verschiedenen Muster liefert der logische Schaltungsaufbau, der getestet wird, dann ein Ansprechsignal oder -signale an den Antwortanalysator 123, der die Antwort interpretieren und ein Testergebnissignal liefern kann, das außerhalb der integrierten Schaltung geliefert werden kann. Daher berücksichtigt ein digitaler Selbsttestschaltungsaufbau ein digitales funktionelles Testen des Kerns durch Anwenden digitaler Testmuster an den logischen Schaltungsaufbau des Kerns und hat daher den Bedarf an einem externen Testgerät, d. h. dem ATE 118, um den Stimulus an die integrierte Schaltung zu liefern und die Antwort von der integrierten Schaltung zu überprüfen, um ein Testen des digitalen logischen Schaltungsaufbaus zu ermöglichen, im wesentlichen aufgehoben.
Unter Verwendung des digitalen Selbsttestschaltungsaufbaus von Fig. 1 als Vergleichspunkt werden nun die allgemeinen Charakteristika eines Ausführungsbeispiels des Treiberstärketestsystems der vorliegenden Erfindung unter Bezugnahme auf das schematische Diagramm von Fig. 2 beschrieben. Wie in Fig. 2 dargestellt ist, beinhaltet das Treiberstärketestsystem 200 eine integrierte Schaltung 210, die einen Kern 212 umfaßt. Der Kern 212 beinhaltet eine Logik 214 und kommuniziert elektrisch mit einer Anschlußfläche 216, die konfiguriert ist, um eine wechselseitige Kommunikation der Logik mit Vorrichtungen außerhalb der integrierten Schaltung zu ermöglichen, wie beispielsweise dem ATE 218. Wie vorstehend erwähnt wurde, umfaßt eine Anschlußfläche wie die Anschlußfläche 216 eine physische Stelle oder eine Kontaktstelle 220, die als ein elektrischer Kontakt für die IC 210 dient, sowie einen Anschlußflächenschaltungsaufbau 222, der mit der Kontaktstelle kooperiert, um die elektrische Kommunikation zwischen den Komponenten der IC und den Komponenten außerhalb der IC zu ermöglichen. Wie bekannt ist, kann der Anschlußflächenschaltungsaufbau einen oder mehrere Empfänger zum Empfangen von Signalen, die an die Anschlußfläche geliefert werden, und einen Treiber zum Liefern von Signalen an externe Vorrichtungen umfassen.
Zusätzlich beinhaltet die integrierte Schaltung 210 einen Treiberstärketest-Schaltungsaufbau 224, der entweder direkt oder indirekt mit der Anschlußfläche 216 elektrisch kommuniziert. Wie nachstehend ausführlicher beschrieben wird, ist der Treiberstärketest-Schaltungsaufbau 224 konfiguriert, um eine ausgewählte ATE-Funktionalität zu ermöglichen und um dadurch die Notwendigkeit für spezialisierte externe automatisierte Testgeräte zum Testen integrierter Schaltungen von verschiedenen Konfigurationen potentiell zu verringern. Es wird darauf hingewiesen, daß, obwohl der Treiberstärketest-Schaltungsaufbau 224 in Fig. 2 dargestellt ist, während er sich außerhalb des Kerns 212 und außerhalb der Anschlußfläche 216 befindet, verschiedene andere Anordnungen des Testschaltungsaufbaus 224 verwendet werden können, wie z. B. ein Anordnen des Testschaltungsaufbaus beispielsweise innerhalb des Kerns oder innerhalb der Anschlußfläche. Außerdem kann der Testschaltungsaufbau konfiguriert sein, um mit dem ATE über eine andere Anschlußfläche als die zu testende Anschlußfläche, d. h. einer anderen Anschlußfläche als der Anschlußfläche 216, zu kommunizieren.
Wie vorstehend erwähnt wurde, liefert das ATE typischerweise die Fähigkeit, eine große Vielfalt an integrierten Schaltungen zu testen. Häufig ist jedoch die volle Testkapazität eines gegebenen ATE üblicherweise nicht erforderlich, um einen spezifischen Typ von integrierter Schaltung zu testen. Zusätzlich kann die Anzahl von Anschlußflächen einer integrierten Schaltung die Anzahl von Testkanälen eines gegebenen ATE überschreiten, wodurch die Verwendung eines ATE mit einer erhöhten Anzahl von Testkanälen oder die Verwendung von weniger optimalen Testprozeduren notwendig wird, z. B. ein Testen von weniger als allen Anschlußflächen einer integrierten Schaltung beispielsweise gleichzeitig.
Durch Bereitstellen eines Treiberstärketest- Schaltungsaufbaus "auf dem Chip" kann das Testen der integrierten Schaltungen, wie z. B. der integrierten Schaltung 210, unter Verwendung eines herkömmlichen ATE implementiert werden, wodurch die Testfähigkeit, die typischerweise nicht durch das herkömmliche ATE geliefert wird, durch den Treiberstärketest-Schaltungsaufbau bereitgestellt werden kann. Der so bereitgestellte Treiberstärketest-Schaltungsaufbau weist die Fähigkeit auf, eine Testfähigkeit zu liefern, die ein gegebenes ATE nicht liefert oder nicht liefern kann, während verschiedene Fähigkeiten verwendet werden, die ein gegebenes ATE tatsächlich liefert. Daher können die Testsysteme 200 der vorliegenden Erfindung ein effizientes und effektives Testen von integrierten Schaltungen ermöglichen, das aus zumindest einigen der inhärenten Stärken des herkömmlichen ATE Nutzen zieht, z. B. verringerte Kosten, während ein potentiell verbessertes Testverhalten bereitgestellt wird.
Durch Verwenden des Treiberstärketest-Schaltungsaufbaus der vorliegenden Erfindung ist die testbare Anschlußstiftzahl einer integrierten Schaltung nicht notwendigerweise durch das ATE eingeschränkt, wie z. B. durch die Testerkanalkonfiguration eines gegebenen ATE. Das ATE kann beispielsweise Signale liefern, wie z. B. Abtasttestsignale und Rücksetzsignale an beispielsweise einige Anschlußflächen einer getesteten integrierten Schaltung, während andere Anschlußflächen, die durch den Treiberstärketest-Schaltungsaufbau getestet werden sollen, zurückgelassen werden. Zusätzlich macht es die Nutzung des Treiberstärketest- Schaltungsaufbaus möglich, integrierte Schaltungen bei Frequenzen zu testen, die höher als die Testfrequenzgrenze des ATE sind.
Wie vorstehend erwähnt wurde, ermöglicht die vorliegende Erfindung ein Treiberstärketesten von Anschlußflächen von integrierten Schaltungen, und bei einigen Ausführungsbeispielen ermöglicht sie ein solches Testen zumindest teilweise mit der Verwendung von "Auf-dem-Chip"-Komponenten. Diesbezüglich sind die typischen Anschlußtreiberschaltungen mit mehreren parallelen Transistoren implementiert, die die Anschlußfläche auf Leistungsversorgung (logische "1") hochziehen können, und mehreren parallelen Transistoren, die die Anschlußfläche zur Masse (logische "0") herunterziehen können. Bei CMOS-Prozessen werden P-Typ-Transistoren üblicherweise verwendet, um die positive Leistungsversorgung hochzuziehen, und N-Typ-Transistoren werden üblicherweise verwendet, um zur Masse herunterzuziehen. Die Verwendung von parallelen Transistoren ermöglicht nicht nur eine größere Treiberstärke, sondern auch das Abstimmen der Ansteuerungsstärke basierend auf Steuerungsschaltungen, die gegenüber PVT (PVT = process, voltage, temperature = Prozeß, Spannung Temperatur) empfindlich sind. Zusätzlich gehört es zur üblichen Praxis, die Treiberdaten mit einem von mehreren Bits von PVT-Informationen für jeden Pull-up- und Pull-down-Transistor im Treiber zu qualifizieren, wie in Fig. 3 gezeigt ist. Diese PVT-Signale werden zentral erzeugt und um die IC an jede Anschlußfläche verteilt.
In Fig. 3 umfaßt die Anschlußtreiberschaltung 300 zwei P- Typ-Transistoren 302 und 304 und zwei N-Typ-Transistoren 306 und 308. Die Transistoren 302 und 304 sind jeweils zwischen eine jeweilige Leistungsquelle und einen Ausgang 310 gekoppelt. Die Transistoren 306 und 308 sind jeweils zwischen einer Masse und einen Ausgang 310 gekoppelt.
Um die ordnungsgemäße Herstellung und den Betrieb einer Anschlußflächentreiberschaltung sicherzustellen, sollte der Ausgangsansteuerungsstrom gemessen werden. Dies wird häufig als "Treiberstärketest" bezeichnet. Die Treiberschaltungen können in jede Richtung (Pull-up oder Pull-down) defekt sein. So besteht ein Treiberstärketest typischerweise aus zwei Abschnitten, d. h. einem, der den Strom der Pull-up- Vorrichtungen mißt und/oder verifiziert, und einem anderen, der den Strom der Pull-down-Vorrichtungen mißt und/oder verifiziert.
Typischerweise werden die Stromsysteme durch ATE-Systeme gemessen, die Amperemeter in PMUs (PMU = Parametric Measurement Unit = Parametrische Meßeinheit) verwenden, die mit einer Anschlußfläche verbunden sein können, um zu verifizieren, daß der Ansteuerungsstrom über einer spezifizierten unteren Grenze liegt. Leider, wie vorstehend erwähnt wurde, kann das ATE nicht für ICs mit Anschlußstiftzahlen, die die Anzahl von verfügbaren Testerkanälen überschreiten, verwendet werden, um die Ansteuerungsströme auf allen Anschlußflächen zu messen. Die Teilmenge der Anschlußflächen, die durch das ATE kontaktiert werden, können getestet werden, jedoch beläßt diese Technik viele andere Anschlußflächen ungetestet, wodurch unerfaßte Defekte riskiert werden. Die vorliegende Erfindung löst dieses Problem potentiell durch Bereitstellen eines On-Chip-Testschaltungsaufbaus, z. B. durch Bereitstellen eines Meßschaltungsaufbaus innerhalb der Treiberschaltung, um die Verifizierung zu ermöglichen, das die Treiberstärke eine Spezifikation bis zu einem bestimmten Genauigkeitsgrad erfüllt.
Eine repräsentative Anschlußfläche 400, die einen Treiber und einen Empfänger umfaßt, ist in Fig. 4 gezeigt. Wie in Fig. 4 gezeigt ist, werden die PVT-Signale 402 und die individuellen Treiberdaten 404 in einer logischen Schaltung 406 kombiniert, die sich innerhalb jeder Treiberschaltung 408 befindet. Die logische Schaltung erzeugt einzelne "Hinauf"- und "Hinunter"-Signale, die die Gate-Anschlüsse der Ausgangstransistoren 410 und 412 treiben.
Es wird nun auf das Flußdiagramm von Fig. 5 Bezug genommen, das die Funktionalität und/oder den Betrieb einer Implementierung des Testsystems der vorliegenden Erfindung zeigt. Wie in Fig. 5 gezeigt ist, kann das Testsystem oder - verfahren 200 als ein Testsystem oder - verfahren ausgelegt werden, das bei Block 510 beginnt, wobei zumindest ein Stimulus an eine IC geliefert wird. Bei Block 520 werden die Informationen entsprechend der Treiberstärke eines Treibers der IC empfangen.
Es wird nun Bezug auf Fig. 6A genommen, die ein Ausführungsbeispiel einer integrierten Schaltung der vorliegenden Erfindung darstellt. Wie in Fig. 6A gezeigt ist, umfaßt eine Anschlußfläche 600 einer integrierten Schaltung sowohl eine Kontaktstelle, z. B. die Kontaktstelle 602, und einen Anschlußflächenschaltungsaufbau, der der Kontaktstelle zugeordnet ist, z. B. den Anschlußflächenschaltungsaufbau 604. Der Schaltungsaufbau 604 umfaßt einen Treiber 606, der mit der Kontaktstelle 620, wie z. B. durch die Anschlußleitung 608, elektrisch kommuniziert. Der Treiber 606 ist konfiguriert, um ein Datensignal 610 vom IC-Kern, ein PVT- Steuerungssignal 612 und ein Treiber-Tristate- Freigabesignal (nicht gezeigt) vom IC-Kern zu empfangen. Der Treiber 606 ist ebenfalls mit einem Empfänger 614 mit einem optionalen Widerstand 616, der zwischen denselben gekoppelt ist, elektrisch verbunden. Der Empfänger 614 ist konfiguriert, um ein Eingangssignal, beispielsweise über die Anschlußleitung 618, zu empfangen, und ist konfiguriert, um ein Ausgangssignal, beispielsweise über die Anschlußleitung 620, an den IC-Kern der integrierten Schaltung zu liefern.
Wie vorstehend erwähnt wurde, umfaßt der Treiber 606 eine Treiber- und PVT-Logik 622 sowie einen Treiberstärketest- Schaltungsaufbau 624. Zusätzlich umfaßt der Treiber 606 einen oder mehrere P-Typ-Transistoren 630 und einen oder mehrere N-Typ-Transistoren 632. Die Treiberantwort 626 ("response in" bzw. "Antwort-Ein") wird an den Treiberstärketest-Schaltungsaufbau 624 geliefert. Der Treiberstärketest-Schaltungsaufbau 624 ist in Fig. 6B ausführlich beschrieben.
Wie in Fig. 6B gezeigt ist, ist der Gate-Anschluß von jedem Transistor im Treiber mit einem Ausgang (u[I] für P-Typ- Transistoren und N[I] für N-Typ-Transistoren) des Treiberstärketest-Schaltungsaufbaus 624 verbunden. Diese Signale werden durch Multiplexer 631 und 633 erzeugt, die zwischen den normalen Treiberdaten und den Testtreiberdaten basierend auf dem Steuerungssignal DR_STR_TEST_MODE auswählen. Die Quelle der Testtreiberdaten für jeden Transistor im Treiber kann ein Abtastregister sein, wie gezeigt ist. Speziell wird das Steuerungssignal U[I] durch den Multiplexer 631 getrieben, der mit dem Abtastregister 634 kommuniziert, und das Steuerungssignal D[I] wird durch den Multiplexer 633 getrieben, der mit dem Abtastregister 636 kommuniziert. Ein Komparator 640 empfängt ein Ausgangssignal des Anschlußflächentreibers sowie eine Referenzspannung VREF und liefert ein Datensignal an ein Abtastregister 642.
Unter Verwendung des repräsentativen Ausführungsbeispiels des Treiberstärketest-Schaltungsaufbaus der Fig. 6A und 6B kann die Treiberstärke für den Pull-up-Strom durch Auswählen eines p-Transistors (oder eines Satzes von p- Transistoren) in einem gegebenen Treiber erhalten werden. Ein n-Transistor (oder ein Satz von n-Transistoren) des gleichen Treibers, dessen Widerstand um eine spezifizierte Spanne größer als jener des p-Netzes ist, wird ebenfalls ausgewählt. Die Daten werden dann in die Abtastregister des Testschaltungsaufbaus eingetastet, der die ausgewählten Transistoren aktiviert. Durch Setzen des dr_str_test_mode- Signals auf eine "1" können die Treiber durch die Abtastregister des Testschaltungsaufbaus gesteuert werden. Die Spannung des Ausgangsknotens wird dann mit einer Referenzspannung (bei diesem Beispiel VREF) verglichen. Das Ausgangssignal des Komparators kann dann in ein Abtastregister 602 eingetastet und das Ausgangssignal (sollte bei diesem Beispiel eine logische "1" sein) beobachtet werden.
Desgleichen kann eine Treiberstärke für einen Pull-down- Strom durch Auswählen eines n-Transistors (oder Satzes von n-Transistoren) in einem gegebenen Treiber erhalten werden. Ein p-Transistor (oder ein Satz von p-Transistoren) im gleichen Treiber, dessen Widerstand um eine spezifizierte Spanne größer als der des n-Netzes ist, wird ebenfalls ausgewählt. Die Daten werden dann in die Abtastregister des Testschaltungsaufbaus eingetastet, der die ausgewählten Transistoren aktiviert. Das dr_str_test_mode-Signal wird auf eine "1" gesetzt, um zu bewirken, daß die Treiber durch die Abtastregister im Testschaltungsaufbau gesteuert werden. Die Spannung des Ausgangsknotens kann dann mit einer Referenzspannung (bei diesem Beispiel VREF) verglichen werden. Das Ausgangssignal des Komparators wird dann an ein Abtastregister 642 geliefert und beobachtet (bei diesem Beispiel sollte es eine logische "0" sein).
Die vorstehend erwähnten Tests können nach Wunsch mit einer beliebigen Teilmenge und/oder einer Kombination aus n- und p-Transistoren wiederholt werden. Der Bereich der Ausgangsspannungen sollte eine Charakterisierung der Stärke von jedem Zieltransistor im Hinblick auf die verfügbaren gegenüberliegenden Transistoren ermöglichen.
Bei einigen Implementierungen sind der Treiber und der PVT- Logik-Schaltungsaufbau innerhalb jeder Anschlußfläche mit dem Testmultiplexer kombiniert. Ein "dr_str_test_mode"- Steuerungssignal (siehe Fig. 6C) kann dann verwendet werden, um den Treiber in den Testmodus zu zwingen. In diesem Modus fungieren die PVT-Steuerungssignale als die Testdaten für jeden Transistor, wodurch der Bedarf an den Abtastregistern für die Testdaten verringert oder aufgehoben wird. Dies kann dazu führen, daß die Schaltung einen viel geringeren Flächennachteil aufweist. Eine zusätzliche Logik und/oder Abtastregister können abhängig vom Grad der Flexibilität, die zum Aktivieren von Kombinationen aus n- und p- Transistoren erwünscht sind, erforderlich sein.
Bei einigen Implementierungen, die z. B. in Fig. 6C dargestellt sind, kann die Empfängerschaltung, z. B. der Empfänger 614, der der Treiberschaltung zugeordnet ist, auch als der Komparator verwendet werden, damit kein zusätzlicher Bereichsnachteil anfällt. Bei dieser Konfiguration kann das Abtastregister, z. B. das Abtastregister 650, das dem Empfänger zugeordnet ist, verwendet werden, um das Empfängerausgangssignal zu erfassen. Da jeder Empfänger typischerweise sein eigenes Abtastregister (gemäß IEEE-Standard 1149.1) aufweist, können alle Anschlußflächen gleichzeitig getestet werden. Eine solche Verwendung des existierenden Abtastregister minimiert auch den Bereichsnachteil durch Aufheben des Bedarfs an einem zweckgebundenen Komparator 640 und einem Abtastregister 642, wie in Fig. 6B gezeigt ist, minimieren. Diese Implementierung stützt sich jedoch auf die feststehende Schwelle des Empfängers (üblicherweise nahe VDD/2), um eine logische 0 von einer logischen 1 zu unterscheiden.
Da es das Wesen eines Anschlußflächentreibers ist, entweder auf einem hohen oder einem niedrigen Zustand zu treiben, jedoch nicht beides gleichzeitig, können die Anschlußflächenkonzepte eine zusätzliche Logik zum Unterstützen von zumindest einigen Ausführungsbeispielen der vorliegenden Erfindung erfordern. Alternativ kann eine vorgeschlagene Veränderung an der Testumgebung vorgenommen werden, um Paaren von Anschlußflächen zu ermöglichen, mit einer relativ geringen Veränderung am Anschlußflächenschaltungsaufbau getestet zu werden, wie in Fig. 6D gezeigt ist.
In Fig. 6D sind zwei Anschlußflächen, z. B. die Anschlußfläche 600A und 600B, des gleichen Schaltungstyps extern mit einer Drahtbrücke 660 verbunden. Eine Zwischenanschlußflächen-Treiberstärke für einen Pull-up-Strom kann dann durch Auswählen eines p-Transistors (oder Satzes von p- Transistoren) in einem gegebenen Treiber erhalten werden. Ein n-Transistor (oder Satz von n-Transistoren) in dem überbrückten Treiber wird ebenfalls ausgewählt, dessen Widerstand um eine spezifizierte Spanne größer als der des p-Netzes ist. Die Daten werden dann in die Abtastregister im Testschaltungsaufbau eingetastet, der die ausgewählten Transistoren aktiviert. Das dr_str_test_mode-Signal kann auf eine "1" gesetzt werden, um zu bewirken, daß die Treiber durch die Abtastregister im Testschaltungsaufbau gesteuert werden. Die Spannung der Ausgangsknoten wird dann mit einer Referenzspannung (VDD/2 bei diesem Beispiel) verglichen. Die Ausgangssignale der Komparatoren können in die Abtastregister eingetastet und beobachtet werden (sollten in diesem Beispiel beide eine logische "1" sein).
Eine Zwischenanschlußflächen-Treiberstärke für den Pull- down-Strom kann durch Auswählen des n-Transistors (oder Satzes von n-Transistoren) in einem gegebenen Treiber erhalten werden. Ein p-Transistor (oder Satz von p- Transistoren) in dem überbrückten Treiber wird ebenfalls ausgewählt, dessen Widerstand um eine spezifizierte Spanne größer ist als der des n-Netzes. Die Daten werden dann in die Abtastregister im Testschaltungsaufbau eingetastet, der die ausgewählten Transistoren aktiviert. Das dr_str_test_mode-Signal wird auf eine "1" gesetzt, um zu bewirken, daß die Treiber durch die Abtastregister im Testschaltungsaufbau gesteuert werden. Die Spannungen der Ausgangsknoten werden dann mit einer Referenzspannung (VDD/2 in diesem Beispiel) verglichen, und die Ausgangssignale der Komparatoren können in die Abtastregister eingetastet und beobachtet werden (sollten bei diesem Beispiel beide eine logische "0" zu sein).
Da das Treiberstärketesten einen logischen Konflikt bewirken kann, sollte das Treiberkonzept sorgfältig ausgeführt sein, um sicherzustellen, daß die hohen Ströme, die involviert sind, keinen Schaden am Schaltungsaufbau bewirken. Als Vorsichtsmaßnahme kann der Jumper-Draht, der im Hinblick auf Fig. 6D beschrieben wurde, durch einen Strombegrenzungswiderstand ersetzt werden. Es ist zu beachten, daß die Berechnungen für die Ausgangsspannungen an den Knoten der Anschlußfläche 600A und der Anschlußfläche 600B diesen Widerstand berücksichtigen sollten, um die korrekten Ergebnisse prognostizieren zu können.
Es ist zu beachten, daß bei einigen Implementierungen der Auslösepegel des Empfängers allgemein bei VDD/2 festgesetzt ist, was die Anzahl von Datenpunkten aus den logischen Konflikten einschränken könnte, die gegenüber einer allgemeineren Komparatorlösung gesammelt werden können. Eine mit geringem Aufwand implementierte Erweiterung an der bevorzugten Implementierung ist die Verwendung eines Empfängers mit einer Hysterese, die den Bereich der Spannungspegel, die beim Auflösen von Konflikten zwischen anderen Kombinationen aus p- und n-Transistoren verwendet werden können, erweitert.
Wenn eine IC eine hohe Anschlußstiftzahl aufweist, ist es in hohem Maße wahrscheinlich, daß der gleiche Anschlußtreiberschaltungs-Typ, der für unterschiedliche Signale verwendet wird, oftmals auftritt. Die vorliegende Erfindung kann von der Tatsache Gebrauch machen, die Genauigkeit der Treiberstärkenmeßschaltung einzuschätzen. Wenn ein Signal, das mit einem gegebenen Anschlußtreiberschaltungs-Typ verbunden ist, durch das ATE kontaktiert wird, kann die PMU verwendet werden, um die Stromlieferungs- und Stromziehfähigkeiten des Pull-up- bzw. Pull-down-Transistors exakt zu messen. Diese Werte sind für alle anderen Kopien dieses Anschlußflächentyps unter Vorbehalt von lediglich der Variation des IC-Prozesses weitgehend identisch, der in einem gegebenen Bereich der Schaltung tendenziell klein ist. Daher kann für eine Gruppe von Anschlußtreiberschaltungen eines gegebenen Typs, die sich in der Schaltung nahe zueinander befinden, die Messung eines ATE-kontaktierten Bauglieds verwendet werden, um die Werte für die anderen nichtkontaktierten Bauglieder zuverlässig abzuleiten, wodurch den Bestanden-/Nicht-Bestanden-Ergebnissen aus den Abtastregistern, die die Anschlußflächenspannungen der nichtkontaktierten Anschlußflächen abtasten, ermöglicht wird, tatsächliche Stromspezifizierungswerte zu repräsentieren.
Unter Bezugnahme auf Fig. 7 werden nun verschiedene Aspekte der vorliegenden Erfindung einschließlich einer Treiberstärketest-Schaltungsaufbau-Implementierung und -Kalibrierung ausführlicher beschrieben. Wie in Fig. 7 gezeigt ist, beinhaltet ein Ausführungsbeispiel 700 der vorliegenden Erfindung eine integrierte Schaltung 710, die mehrere Anschlußflächen umfaßt. Speziell umfaßt die integrierte Schaltung 710 die Anschlußflächen 1 bis 6 (712, 714, 716, 718, 720 bzw. 722). Wie in Fig. 7 dargestellt ist, beinhaltet die integrierte Schaltung auch verschiedene Treiberstärketest-Schaltungen, wie z. B. Test 1 (730), Test (740), Test 3 (750), Test 4 (760), Test 5 (770) und Test 6 (780). Die verschiedenen Treiberstärketest-Schaltungen stehen bei einer Vielfalt von Konfigurationen in elektrischer Kommunikation mit ihren jeweiligen Anschlußflächen. Zum Beispiel kommuniziert der Schaltungsaufbau 730 direkt mit der Anschlußfläche 712 über einen Übertragungsweg 730 (bei einigen Implementierungen kann der Weg 732 zwei unidirektionale Wege aufweisen); der Schaltungsaufbau 740 kommuniziert mit jeder der Anschlußflächen 714 und 716 durch Nutzen der Übertragungswege 742 bzw. 744; der Schaltungsaufbau 750 und der Schaltungsaufbau 760 kommunizieren elektrisch jeweils mit der Anschlußfläche 780 über die Übertragungswege 752 bzw. 763; der Schaltungsaufbau 770 kommuniziert mit den Anschlußflächen 720 und 722 über den Übertragungsweg 772 bzw. 774; und der Schaltungsaufbau 780 kommuniziert mit den Anschlußflächen 720 und 722, wenn auch über den Übertragungsweg 782 bzw. 784. So kann eine integrierte Schaltung verschiedene Anschlußflächentypen sowie verschiedene Konfigurationen einer wechselseitigen Kommunikation zwischen den verschiedenen Anschlußflächen und den verschiedenen Treiberstärketest-Schaltungen beinhalten.
Als veranschaulichendes Beispiel und nicht für den Zweck einer Einschränkung kann eine integrierte Schaltung konfiguriert sein, um eine Treiberstärketest-Schaltung zu nutzen, um verschiedene Anschlußflächen zu testen, z. B. Nutzen einer Treiberstärketest-Schaltung zum Testen mehrerer Anschlußflächen des gleichen Typs. Eine solche Konfiguration ist in Fig. 7 durch die Anschlußfläche 2 und die Anschlußfläche 3, die beide durch den Test 2 getestet werden, schematisch dargestellt.
Wie in Fig. 7 gezeigt ist, kommuniziert das ATE 702 elektrisch mit dem Testschaltungsaufbau der integrierten Schaltung 710 durch Nutzung einer Vielfalt von Übertragungswegkonfigurationen. Zum Beispiel kommuniziert der Schaltungsaufbau 730 mit dem ATE über den Übertragungsweg 732, die Anschlußfläche 712 und den Übertragungsweg 792; der Schaltungsaufbau 740 kommuniziert mit dem ATE über den Übertragungsweg 742, die Anschlußfläche 714 und den Übertragungsweg 794; der Schaltungsaufbau 750 kommuniziert mit dem ATE über den Übertragungsweg 752, die Anschlußfläche 718 und den Übertragungsweg 796; der Schaltungsaufbau 760 kommuniziert mit dem ATE über den Übertragungsweg 762, die Anschlußfläche 718 und den Übertragungsweg 796; der Schaltungsaufbau 770 kommuniziert mit dem ATE über den Übertragungsweg 774, die Anschlußfläche 722 und den Übertragungsweg 798; und der Schaltungsaufbau 780 kommuniziert mit dem ATE über den Übertragungsweg 782, die Anschlußfläche 722 und den Übertragungsweg 798. Zusätzlich können verschiedene Funktionalitäten durch das Steuerungssystem 810 (das nachstehend ausführlich beschrieben wird) ermöglicht werden.
Wie vorstehend beschrieben wurde, ist die vorliegende Erfindung angepaßt, um die Funktionalität des automatisierten Testgeräts zum Testen integrierter Schaltungen zu erleichtern. Diesbezüglich können einige Ausführungsbeispiele der vorliegenden Erfindung als Ausführungsbeispiele ausgelegt werden, die Treiberstärketestsysteme zum Testen integrierter Schaltungen bereitstellen. Spezieller können einige Ausführungsbeispiele des Treiberstärketestsystems eine oder mehrere Treiberstärketest-Schaltungen in Kombination mit dem ATE, z. B. dem ATE 702 von Fig. 7, und einem geeigneten Steuerungssystem, das beispielsweise durch das Steuerungssystem 810 von Fig. 7 implementiert sein kann, umfassen. Das Steuerungssystem kann in einer Hardware, Software, Firmware oder einer Kombination aus denselben implementiert sein. Bei einigen Ausführungsbeispielen ist das Steuerungssystem jedoch als ein Softwarepaket implementiert, das anpaßbar sein kann, um auf unterschiedlichen Plattformen und Betriebssystemen, die hierin weiter beschrieben werden, zu laufen. Speziell kann ein bevorzugtes Ausführungsbeispiel des Steuerungssystems, das eine geordnete Auflistung von ausführbaren Anweisungen zum Implementieren logischer Funktionen aufweist, in einem beliebigen computerlesbaren Medium zur Verwendung durch oder in Verbindung mit einem Anweisungsausführungssystem, -vorrichtung oder -gerät, wie z. B. einem computerbasierten System, prozessorenthaltenden System oder anderen System, das die Anweisungen von dem Anweisungsausführungssystem, -vorrichtung oder -gerät holen und die Anweisungen ausführen kann, verkörpert sein. Im Kontext dieses Dokuments kann ein "computerlesbares Medium" eine beliebige Einrichtung sein, die das Programm zur Verwendung durch oder in Verbindung mit dem Anweisungsausführungssystem, -vorrichtung oder -gerät enthalten, speichern, kommunizieren, ausbreiten oder transportieren kann.
Das computerlesbare Medium kann beispielsweise ein elektronisches, magnetisches, optisches, elektromagnetisches, Infrarot- oder Halbleiter-System, -vorrichtung, -gerät oder -ausbreitungsmedium sein, ist jedoch nicht auf dieselben beschränkt. Spezifischere Beispiele (eine unerschöpfliche Liste) des computerlesbaren Mediums würden folgende Medien umfassen: eine elektrische Verbindung (elektronisch) mit einem oder zwei Drähten, eine tragbare Computerdiskette (magnetisch), einen RAM (RAM = Random Access Memory = Direktzugriffsspeicher) (magnetisch), einen ROM (ROM = read only memory = Nur-Lese-Speicher) (magnetisch), einen EPROM (EPROM (= erasable programmable read only memory = löschbarer programmierbarer Nur-Lese-Speicher) oder Flash- Speicher) (magnetisch), eine optische Faser (optisch) und einen CDROM (CDROM = compact disc read only memory = Kompaktdisk-Nur-Lese-Speicher) (optisch). Es ist zu beachten, daß das computerlesbare Medium sogar Papier oder ein anderes geeignetes Medium sein könnte, auf das das Programm gedruckt ist, da das Programm beispielsweise über ein optisches Abtasten des Papiers oder anderen Mediums elektronisch erfaßt, dann kompiliert, interpretiert oder anderweitig in einer geeigneten Weise nach Bedarf verarbeitet werden und dann in einem Computerspeicher gespeichert werden kann.
Fig. 8 stellt ein typisches computer- oder prozessorbasiertes System dar, das die Funktionalität des Steuerungssystems 810 (nachstehend ausführlicher beschrieben) der vorliegenden Erfindung erleichtern und dadurch als eine Steuerung, z. B. ein Steuerungssystem 810 von Fig. 7, verwendet werden kann. Wie in Fig. 8 gezeigt ist, weist das Computersystem allgemein einen Prozessor 812 und einen Speicher 814 mit einem Betriebssystem 816 auf. Der Speicher 814 kann hierin eine beliebige Kombination aus flüchtigen und nichtflüchtigen Speicherelementen, wie z. B. ein Direktzugriffsspeicher oder Nur-Lese-Speicher, sein. Der Prozessor 812 akzeptiert die Anweisungen und die Daten vom Speicher 814 über eine lokale Schnittstelle 818, wie z. B. einen Bus. Das System umfaßt auch eine Eingabevorrichtung 820 und eine Ausgabevorrichtung 822. Beispiele von Eingabevorrichtungen können einen seriellen Port, einen Scanner, oder eine lokale Zugriffsnetzverbindung umfassen, sind jedoch nicht auf dieselben beschränkt. Beispiele von Ausgabevorrichtungen können eine Videoanzeige, einen universellen, seriellen Bus oder einen Druckerport umfassen, sind jedoch nicht auf dieselben beschränkt. Das Steuerungssystem 810 der vorliegenden Erfindung, dessen Funktionen nachstehend beschrieben werden, befindet sich im Speicher 814 und wird durch den Prozessor 812 ausgeführt.
Das Flußdiagramm von Fig. 9 zeigt die Funktionalität und den Betrieb einer Implementierung des Steuerungssystems 810, das in Fig. 8 dargestellt ist. Diesbezüglich stellt jeder Block des Flußdiagramms ein Modulsegment oder einen Abschnitt eines Codes dar, der eine oder mehrere ausführbare Anweisungen zum Implementieren der spezifizierten logischen Funktion oder Funktionen aufweist. Es wird darauf hingewiesen, daß die Funktionen, die in den verschiedenen Blöcken angemerkt sind, bei einigen alternativen Implementierungen außerhalb der Reihenfolge, wie in Fig. 9 dargestellt ist, auftreten können. Zum Beispiel können zwei Blöcke, die in Fig. 9 in Folge gezeigt sind, tatsächlich im wesentlichen gleichzeitig ausgeführt werden, wobei die Blöcke manchmal in der umgekehrten Reihenfolge, abhängig von der involvierten Funktionalität ausgeführt werden können.
Wie in Fig. 9 dargestellt ist, kann das Steuerungssystem 810 (oder -verfahren) als ein Steuerungssystem oder -verfahren ausgelegt werden, das bei Block 910 beginnt, wo eine IC, die getestet werden soll, mit einem ATE elektrisch verbunden ist. Fortfahrend mit Block 912 können Profildaten, die der zu testenden IC entsprechen, empfangen werden. Solche Profildaten können Informationen, die sich auf den Typ der IC beziehen, und/oder elektrische Kontinuitätsinformationen, die u. a. der Verbindung des ATE und der IC entsprechen, umfassen, sind jedoch nicht auf dieselben beschränkt. Die Profildaten können auf viele verschiedene Arten und Weisen geliefert werdend wie z. B. durch ein Liefern in der Form einer Operatoreingabe an einer Arbeitsstation oder als eine Antwort auf ein Testinitiierungssignal, das beispielsweise an den analogen Testschaltungsaufbau durch das ATE geliefert wird. Falls zutreffend wird der Prozeß nach dem Empfangen der Profildaten vorzugsweise bei Block 914 fortgesetzt, wo die Daten ausgewertet werden, d. h. es wird eine Bestimmung vorgenommen, ob das Testen fortgesetzt werden kann.
Bei Block 916 wird die IC, die getestet wird, durch das ATE mit geeigneten Signalen versehen, um das Treiberstärketesten zu erleichtern. Bei Block 918 werden die Testdaten empfangen, wie z. B. durch das ATE, wobei die Daten in einer beliebigen geeigneten Weise empfangen werden, z. B. intermittierend während des Testzyklus oder nachdem das Testen abgeschlossen worden ist. Bei Block 920, wo die Treiberstärkedaten ausgewertet werden, und dann bei Block 922 wird eine Bestimmung vorgenommen, ob der Treiber und seine zugeordneten Komponenten nach Wunsch funktionieren. Wenn bestimmt worden ist, daß die Treiberstärke nicht nach Wunsch ausfällt, kann der Prozeß bei Block 926 fortgesetzt werden, wo die Testergebnisse verifiziert werden können, wie z. B. durch Wiederholen von zumindest einiger der vorstehend erwähnten Prozeßschritte 910 bis 922. Wenn die Bestimmung erneut gemacht worden ist, daß die integrierte Schaltung nicht nach Wunsch funktioniert, kann der Prozeß bei Block 928 fortgesetzt werden, wo die integrierte Schaltung abgelehnt werden kann. Wenn jedoch bestimmt worden ist, daß die integrierte Schaltung nach Wunsch funktioniert, kann der Prozeß bei Block 924 fortgesetzt werden, wo der Prozeß beendet werden kann.
Wie bekannt ist, sollte das ATE, wenn das ATE verwendet wird, um eine integrierte Schaltung zu testen, kalibriert sein, um sicherzustellen, daß sie exakte Meßergebnisse liefert. Da die vorliegende Erfindung zumindest eine ausgewählte ATE-Funktionalität ermöglicht, sollte die Kalibrierung des Treiberstärketest-Schaltungsaufbaus ebenfalls ausgeführt werden. Typische Lösungen des Stands der Technik zum Adressieren der Belange einer Kalibrierung haben folgende Schritte umfaßt: Entwerfen eines Testschaltungsaufbaus, um selbstkalibrierend zu sein; Entwerfen eines Testschaltungsaufbaus, um gegenüber PVT stabil zu sein; und gar kein Kalibrieren des Testschaltungsaufbaus. Bezüglich eines selbstkalibrierenden Testschaltungsaufbaus bewirkt eine solche Technik möglicherweise den Nachteil, daß die Größe des Testschaltungsaufbaus auf eine Größe anwächst, wo die Verwendung eines solchen Schaltungsaufbaus innerhalb einer integrierten Schaltung nicht länger praktizierbar ist. Bezüglich des Entwerfens des Testschaltungsaufbaus, um gegenüber PVT stabil zu sein, ist das Vorsehen einer solchen Invarianz effektiv nicht möglich. Bisher ist eine typische Lösung beispielsweise gewesen, eine PVT-Varianz als ohne weiteres charakterisierbar und prognostizierbar zu gestalten. Zusätzlich kann diese Technik auch bewirken, daß die Größe des Schaltungsaufbaus zu einem Punkt anwächst, wo ihre Verwendung nicht mehr praktizierbar ist. Bezüglich des absichtlichen Scheiterns, einen Testschaltungsaufbau zu kalibrieren, kann eine solche Technik offenbar zu einem Testschaltungsaufbau führen, der ungenaue Ergebnisse erzeugt, die zu einer Erhöhung der Anzahl von unordnungsgemäß funktionierenden integrierten Schaltungen führen können, die versendet werden, oder kann einen Anstieg der Anzahl von ordnungsgemäß funktionierenden integrierten Schaltungen bewirken, die vom Versand ausgeschlossen werden.
Da bevorzugt wird, den Treiberstärketest-Schaltungsaufbau der vorliegenden Erfindung zu kalibrieren, ist folgendes Kalibrierungsverfahren zu Veranschaulichungszwecken und nicht zu Zwecken der Einschränkung vorgesehen. Wie in Fig. 10 gezeigt ist, beginnt ein Verfahren 1000 zum Kalibrieren eines Treiberstärketest-Schaltungsaufbaus vorzugsweise bei Block 1010, wo bezeichnete Anschlußflächen einer integrierten Schaltung, die getestet werden soll, mit einem ATE verbunden sind. Vorzugsweise ist ein identischer Treiberstärketest-Schaltungsaufbau, wenn ein Schaltungsentwurf, z. B. eine Anschlußfläche, mehrere Male innerhalb einer IC verwendet wird, jeder Instanz dieses Schaltungsentwurfs zugeordnet. Bei einer solchen Konfiguration umfaßt das Verbinden der Anschlußflächen mit dem ATE, wie bei Block 1010 dargestellt ist, vorzugsweise ein bloßes Verbinden des ATE mit einer oder mehreren Instanzen des Schaltungsentwurfs. Da davon ausgegangen wird, daß unterschiedliche Instanzen des wiederholten Schaltungsentwurfs in ihrem defektfreien elektrischen Verhalten identisch sind, kann davon ausgegangen werden, daß sich die Messungen, die auf der ATE-verbundenen Instanz des Schaltungsentwurfs vorgenommen werden, auf die Messungen beziehen, die an anderen (nicht-verbundenen) Instanzen des Schaltungsentwurfs vorgenommen wurden. Es wird jedoch darauf hingewiesen, daß, da davon ausgegangen wird, daß jede identische Instanz des Blocks ein identisches defektfreies elektrisches Verhalten aufweist, nur eine ATE-verbundene Anschlußfläche von jedem Anschlußflächentyp genutzt werden muß, obwohl zusätzliche Anschlußflächen für eine zusätzliche Fehlererfassung und einen Fehlervergleich verwendet werden können.
Unter Fortsetzung des Verfahrens bei Block 1.012 wird ein Treiberstärketest-Schaltungsaufbau freigegeben. Wenn sowohl das ATE als auch der entsprechende Treiberstärketest- Schaltungsaufbau nun freigegeben sind, können nun Messungen durch entweder das ATE oder den Treiberstärketest- Schaltungsaufbau oder durch beide vorgenommen werden. So umfaßt der Prozeß, wie in den Blöcken 1014 und 1016 dargestellt ist, die Schritte des Empfangens der ATE-Messungen beziehungsweise des Empfangens der Treiberstärketest- Schaltungsaufbaumessungen. Bei Block 1018 kann eine Bestimmung vorgenommen werden, ob die ATE-Meßdaten und die Treiberstärketest-Schaltungsaufbaudaten angemessen entsprechen, wodurch eine ordnungsgemäße Kalibrierung des Treiberstärketest-Schaltungsaufbaus angezeigt wird. Wenn jedoch bestimmt worden ist, daß die Messungen nicht entsprechen, kann der Prozeß bei Block 1020 fortgesetzt werden, wo die Empfängertestschaltungsaufbaumessungen eingestellt werden können, um mit jenen Messungen, die von dem ATE erhalten wurden, zu übereinstimmen. Anschließend kann der Prozeß wieder zurück bei Block 1014 fortgesetzt werden und, wie vorstehend beschrieben, solange fortgesetzt werden, bis die Treiberstärketest-Schaltungsaufbaumessungen entsprechend kalibriert sind. Sobald eine ordnungsgemäße Kalibrierung erreicht worden ist, kann der Prozeß, wie in Block 1022 dargestellt ist, beendet werden.

Claims

1. Verfahren zum Testen einer integrierten Schaltung (IC) (210), wobei die IC eine erste Anschlußfläche (216) aufweist, die als eine Signalschnittstelle für Komponenten außerhalb der IC konfiguriert ist, wobei die erste Anschlußfläche einen Treiber (606) aufweist, wobei der Treiber konfiguriert ist, um ein Ausgangssignal an eine Komponente außerhalb der IC (210) zu liefern, wobei das Verfahren folgende Schritte aufweist:
elektrisches Verbinden eines automatisierten Testgeräts (ATE)(218) mit der IC;
Liefern von zumindest einem Stimulus, so daß die IC (210) eine Treiberstärke der ersten Anschlußfläche (216) mißt; und
Empfangen von Informationen, die der Treiberstärke der ersten Anschlußfläche (216) entsprechen.

2. Verfahren gemäß Anspruch 1, bei dem ein Liefern von zumindest einem Stimulus folgenden Schritt aufweist:
Liefern von zumindest einem Stimulus von dem ATE (218).

3. Verfahren gemäß Anspruch 1 oder 2, bei dem die Anschlußfläche einen Empfänger (614) aufweist.

4. Verfahren gemäß Anspruch 3, bei dem die empfangenen Informationen durch den Empfänger (614) der ersten Anschlußfläche (216) erfaßt werden.

5. Verfahren gemäß einem der Ansprüche 1 bis 4, bei dem die IC (210) eine zweite Anschlußfläche aufweist und bei der das Liefern von zumindest einem Stimulus folgende Schritte aufweist:
elektrisches Verbinden der ersten Anschlußfläche (216) mit der zweiten Anschlußfläche der IC (210); und
Liefern des zumindest einen Stimuluses, so daß die IC (210) eine Treiberstärke der zweiten Anschlußfläche mißt.

6. Verfahren gemäß einem der Ansprüche 1 bis 5, bei dem die IC (210) eine Mehrzahl von Anschlußflächen aufweist, und bei dem ein elektrisches Verbinden des automatisierten Testgeräts (218) mit der IC (210) ein elektrisches Verbinden des ATE (218) mit einer Teilmenge der Mehrzahl von Anschlußflächen aufweist.

7. Verfahren gemäß einem der Ansprüche 1 bis 6, bei dem der Treiber zumindest einen ersten p-Typ-Transistor (302) und zumindest einen ersten n-Typ-Transistor (306) aufweist; und
wobei das Verfahren ferner folgende Schritte aufweist:
Aktivieren von zumindest dem ersten p-Typ-Transistor (302) und zumindest dem ersten n-Typ-Transistors (306); und
Bestimmen, ob ein Ausgangssignal des zumindest ersten p-Typ-Transistors (302) größer als ein Ausgangssignal des zumindest ersten n-Typ-Transistors (306) ist.

8. Verfahren gemäß Anspruch 7, das ferner folgende Schritte aufweist:
Vergleichen der Ausgangssignale mit einem Referenzwert; und
Bestimmen eines resultierenden Logikwerts.

9. Verfahren gemäß Anspruch 7 oder 8, bei dem der erste n-Typ-Transistor (306) einen größeren Widerstand als der erste p-Typ-Transistor (302) aufweist; und
wobei ein Pull-up-Strom für den Treiber annehmbar ist, wenn das Ausgangssignal von zumindest dem p-Typ- Transistor (302) größer als das Ausgangssignal von zumindest dem n-Typ-Transistor (306) ist.

10. Verfahren gemäß Anspruch 7, bei dem der erste p-Typ- Transistor (302) einen Widerstand aufweist, der größer als ein gewünschter Widerstand des ersten n-Typ- Transistors (306) ist; und
wobei ein Pull-down-Strom für den Treiber annehmbar ist, wenn das Ausgangssignal von zumindest dem n-Typ- Transistor (302) größer als das Ausgangssignal von zumindest dem p-Typ-Transistor (306) ist.

11. Verfahren gemäß Anspruch 7, bei dem mehrere Iterationen unter Verwendung unterschiedlicher Kombinationen aus p-Typ- und n-Typ-Transistoren ausgeführt werden.

12. Verfahren gemäß Anspruch 11, bei dem ein Kombinieren der Ergebnisse der einzelnen Iterationen der Pull-up- und Pull-down-Strommessungen eine zusammengesetzte Treiberstärkemessung zur Folge hat.

13. Integrierte Schaltung (IC) (210), die folgende Merkmale aufweist:
eine erste Anschlußfläche (216), die mit zumindest einem Abschnitt der IC kommuniziert, wobei die erste Anschlußfläche einen ersten Treiber (606) und einen ersten Empfänger (614) aufweist, wobei der erste Treiber konfiguriert ist, um ein Ausgangssignal der ersten Anschlußfläche an eine Komponente außerhalb der IC (210) zu liefern, wobei der erste Empfänger (614) konfiguriert ist, um ein Eingangssignal der ersten Anschlußfläche von einer Komponente außerhalb der IC (210) zu empfangen und um ein digitales Ausgangssignal eines ersten Empfängers an eine Komponente innerhalb der IC ansprechend auf das Eingangssignal der ersten Anschlußfläche zu liefern; und
eine erste Testschaltung (624) innerhalb der IC (210), die angepaßt ist, um Informationen entsprechend der Treiberstärke der ersten Anschlußfläche (216) zu liefern.

14. IC gemäß Anspruch 13, bei der die erste Testschaltung (624) konfiguriert ist, um zumindest einen Stimulus von einem automatisierten Testgerät (ATE) (218) zu empfangen, so daß, ansprechend darauf, die erste Testschaltung (624) ein Datensignal an den Treiber (606) der ersten Anschlußfläche (216) liefert.

15. IC (210) gemäß Anspruch 13 oder 14, bei der der Treiber (610) zumindest einen ersten p-Typ-Transistor (630) und zumindest einen ersten n-Typ-Transistor (632) aufweist; und
wobei die erste Testschaltung (624) einen Komparator (640) aufweist, der konfiguriert ist, um ein erstes Eingangssignal, das einem Ausgangssignal von zumindest dem ersten p-Typ-Transistor (630) und zumindest dem ersten n-Typ-Transistor (632) entspricht, und ein zweites Eingangssignal, das einer Referenzspannung entspricht, zu empfangen.

16. IC (210) gemäß Anspruch 15, bei der die erste Testschaltung (624) ein erstes Flip-Flop (634), das mit dem p-Typ-Transistor (630) elektrisch kommuniziert, und ein zweites Flip-Flop (636) aufweist, das mit dem n-Typ-Transistor (632) elektrisch kommuniziert.

17. Integrierte Schaltung (IC) (210), die folgende Merkmale aufweist:
eine erste Anschlußfläche (216), die mit zumindest einem Abschnitt der IC (210) elektrisch kommuniziert, wobei die erste Anschlußfläche einen ersten Treiber (606) und einen ersten Empfänger (614) aufweist, wobei der erste Treiber konfiguriert ist, um ein Ausgangssignal einer ersten Anschlußfläche an eine Komponente außerhalb der IC zu liefern, wobei der erste Empfänger konfiguriert ist, um ein Eingangssignal einer ersten Anschlußfläche von einer Komponente außerhalb der IC zu empfangen und um ein digitales Ausgangssignal eines ersten Empfängers an eine Komponente innerhalb der IC (210) ansprechend auf das Eingangssignal der ersten Anschlußfläche zu liefern; und
eine Einrichtung zum Liefern von Informationen entsprechend der Treiberstärke der ersten Anschlußfläche (2I6).

18. IC (210) gemäß Anspruch 17, bei der der Treiber zumindest einen ersten p-Typ-Transistor (630) und zumindest einen ersten n-Typ-Transistor (632) aufweist; und
bei der die Einrichtung zum Liefern von Informationen eine Einrichtung zum Vergleichen eines Ausgangssignals von dem zumindest ersten p-Typ-Transistor (630) und dem zumindest ersten n-Typ-Transistor (632) mit einer Referenzspannung umfaßt.

19. IC (210) gemäß Anspruch 17 oder 18, bei der der Treiber zumindest einen ersten p-Typ-Transistor (630) und zumindest einen ersten n-Typ-Transistor (632) aufweist; und
bei der die Einrichtung zum Liefern von Informationen folgende Merkmale umfaßt:
eine Einrichtung zum Aktivieren zumindest des ersten p-Typ-Transistors (630) und zumindest des ersten n- Typ-Transistors (632); und
eine Einrichtung zum Bestimmen, ob ein Ausgangssignal des zumindest ersten p-Typ-Transistors (630) größer als ein Ausgangssignal des zumindest ersten n-Typ- Transistors (632) ist.

20. System zum Messen der Treiberstärke von Treibern einer integrierten Schaltung (IC) (210), wobei das System folgende Merkmale aufweist:
ein automatisiertes Testgerät (ATE) (218), das konfiguriert ist, um mit einer IC elektrisch verbunden zu werden, und um zumindest einen Stimulus an die IC zu liefern; und
eine integrierte Schaltung (210), die eine erste Anschlußfläche (216) aufweist, wobei die erste Anschlußfläche einen ersten Treiber (606), einen ersten Empfänger (614) und eine erste Testschaltung (624) aufweist, wobei der erste Treiber konfiguriert ist, um ein Ausgangssignal einer ersten Anschlußfläche an das ATE zu liefern, wobei der erste Empfänger konfiguriert ist, um ein Eingangssignal einer ersten Anschlußfläche vom ATE zu empfangen und um ein digitales Ausgangssignal des ersten Empfängers ansprechend auf das Eingangssignal der ersten Anschlußfläche an eine Komponente innerhalb der IC zu liefern, wobei die erste Testschaltung konfiguriert ist, um mit dem ATE elektrisch zu kommunizieren, so daß, ansprechend auf ein Empfangen des zumindest einen Stimuluses von der ATE, die erste Testschaltung Informationen entsprechend der Treiberstärke des ersten Treibers der ersten Anschlußfläche an das ATE liefert.

21. System gemäß Anspruch 20, bei dem die IC (210) eine Mehrzahl von Anschlußflächen aufweist, wobei das ATE (218) konfiguriert ist, um mit einer Teilmenge der Mehrzahl von Anschlußflächen elektrisch verbunden zu sein, und das System konfiguriert ist, um die Treiberstärke von jedem Treiber von jeder der Mehrzahl von Anschlußflächen zu messen, während das ATE mit der Teilmenge von Anschlußflächen elektrisch verbunden ist.

22. System gemäß Anspruch 20 oder 21, bei dem der Treiber zumindest einen ersten p-Typ-Transistor (630) und zumindest einen ersten n-Typ-Transistor (632) aufweist; und
wobei die erste Testschaltung (614) einen Komparator aufweist, der konfiguriert ist, um ein erstes Eingangssignal entsprechend einem Ausgangssignal zumindest des ersten p-Typ-Transistors (630) und zumindest des ersten n-Typ-Transistors (632) und ein zweites Eingangssignal entsprechend einer Referenzspannung zu empfangen.

23. System gemäß einem der Ansprüche 20 bis 22, bei dem die erste Testschaltung (624) ein erstes Flip-Flop (634), das mit dem p-Typ-Transistor (630) elektrisch kommuniziert, und ein zweites Flip-Flop (636) aufweist, das mit dem n-Typ-Transistor (632) elektrisch kommuniziert.

24. Computerlesbares Medium mit einem Computerprogramm zum Ermöglichen eines Messens der Treiberstärke von Treibern einer integrierten Schaltung (IC) (210), wobei die IC eine erste Anschlußfläche (216) und eine erste Testschaltung (624) aufweist, wobei die erste Anschlußfläche (216) als eine Signalschnittstelle für Komponenten außerhalb der IC (210) konfiguriert ist, wobei die erste Anschlußfläche einen Empfänger aufweist, der konfiguriert ist, um ein Signal von einer Komponente außerhalb der IC (210) zu empfangen und um ein digitales Signal ansprechend auf dasselbe zu liefern, wobei sich die erste Testschaltung (624) innerhalb der IC befindet und angepaßt ist, um Informationen entsprechend der Treiberstärke des ersten Treibers (606) zu liefern, wobei das computerlesbare Medium folgende Merkmale aufweist:
eine Logik, die konfiguriert ist, um ein automatisiertes Testgerät (ATE) (218) freizugeben, um zumindest einen Stimulus an die IC zu liefern, so daß die erste Testschaltung (624) Informationen entsprechend der Treiberstärke des ersten Treibers (606) liefert; und
eine Logik, die konfiguriert ist, um das ATE freizugeben, um von der ersten Testschaltung (624) die Informationen entsprechend der Treiberstärke des ersten Treibers (606) zu empfangen.