DE10261463A1

DE10261463A1 - Fehleranalyseverfahren, das eine hochgenaue Fehlermodusklassifizierung ermöglicht

Info

Publication number: DE10261463A1
Application number: DE10261463A
Authority: DE
Inventors: Fumihito Ohta
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-05-22
Filing date: 2002-12-31
Publication date: 2003-12-11
Also published as: JP2003338196A; US6819788B2; US20030221148A1; CN1459801A; KR20030091656A

Abstract

Es wird ein Fehleranalyseverfahren geschaffen, das eine hochgenaue Fehlermodusklassifizierung ermöglicht. Anhand des Ergebnisses eines vorgegebenen Tests unter Verwendung eines LSI-Testers (2) wird eine Ausgangs-FBM (27a) erzeugt. Die FBM (27a) wird mit 8 x 8 Bits pro Pixel komprimiert, um eine FBM (27b) zu erzeugen. Anhand der FBM (27b) wird ein Bereich bestimmt, in dem in der FBM (27a) ein Fehlerbit (28a, 29a) vorhanden ist. Daraufhin werden durch Kompression eines Abschnitts der FBM (27a), der dem obigen Bereich mit 2 x 2 Bits pro Pixel entspricht, die FBMs (27c, 27d) erzeugt. Anhand der FBMs (27c, 27d) werden die Fehlerbits (28a, 29a) bestimmt.

Description

Die Erfindung betrifft das Gebiet der Fehleranalyseverfahren und insbesondere ein Fehleranalyseverfahren für Speicher- LSIs.
Speicher-LSIs besitzen allgemein eine Speicherzellenanordnung mit einem Muster, in dem mehrere Speicherzellen in einer Matrix angeordnet sind. Eines der Fehleranalyseverfahren für solche Speicher-LSIs besteht in der Verwendung eines LSI-Testers.
Im folgenden wird ein kurzer Überblick über Fehleranalyseverfahren gegeben. Zunächst werden mit einem LSI-Tester sämtliche Speicherzellen auf die elektrischen Eigenschaften getestet. Gemäß den Testergebnissen wird eine erste FBM (Fehler- Bitmap) erzeugt. Die erste FBM besitzt ein Muster, in dem in einem X-Y-Koordinatenraum, in dem die Zeilen- und Spaltenrichtungen als X- bzw. Y-Richtung definiert sind, entsprechend den Mustern einer Speicherzellenanordnung mehrere Bits in einer Matrix angeordnet sind.
Daraufhin wird die erste FBM mit einem vorgegebenen Kompressionsverhältnis komprimiert, um eine zweite FBM zu erzeugen. Wenn die erste FBM beispielsweise mit 8 × 8 Bits pro Pixel komprimiert wird, entsprechen 64 Bits (8 Bits in X-Richtung × 8 Bits in Y-Richtung) in der ersten FBM einem Pixel in der zweiten FBM. Falls eines der 64 Bits ein Fehlerbit ist, wird ein Pixel, das diesen 64 Bits entspricht, als Defektpixel eingestellt, während das Pixel, das den 64 Bits entspricht, als Nichtdefektpixel eingestellt wird, wenn keines der 64 Bits ein Fehlerbit ist.
Daraufhin wird gemäß einem Muster der Defektpixel in der zweiten FBM ein Verfahren zur Erkennung der Fehlertypen ausgeführt. Dadurch werden die Fehler in mehrere Fehlermodi wie etwa Block-, Linien- und Bitfehler klassifiziert. Daraufhin wird anhand der ersten FBM auf bitweiser Grundlage für sämtliche Fehlermodi in der Klassifizierung ein Erkennungsverfahren durchgeführt, wodurch ausführliche Fehlerinformationen (wie etwa Adressen und Größen) erhalten werden.
Allerdings besitzt das Kompressionsverhältnis bei der Kompression der ersten FBM zu der zweiten FBM in dem beschriebenen Fehleranalyseverfahren einen festen Wert, der etwas höher (etwa 8 × 8 Bits pro Pixel) eingestellt ist, um die zu verarbeitende Datenmenge zu verringern. Somit kann die Fehlermodusklassifizierung je nach den Bedingungen einer Verteilung der Fehlerbits möglicherweise nicht richtig ausgeführt werden.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Fehleranalyseverfahren zu schaffen, das eine hochgenaue Fehlermodusklassifizierung ermöglicht.
Diese Aufgabe wird erfindungsgemäß gelöst durch ein Fehleranalyseverfahren nach Anspruch 1 oder 2. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Gemäß einem Aspekt der Erfindung umfaßt das Fehleranalyseverfahren die folgenden Schritte (a) bis (e). In Schritt (a) wird anhand eines Ergebnisses eines vorgegebenen Tests an einem zu testenden Objekt eine erste FBM (Fehler-Bitmap) mit einem Muster erzeugt, in dem mehrere Bits in einer Matrix angeordnet sind. In Schritt (b) wird durch Kompression der ersten FBM mit einem ersten Kompressionsverhältnis eine zweite FBM erzeugt. In Schritt (c) wird anhand der zweiten FBM ein Bereich bestimmt, in dem ein Fehlerbit in der ersten FBM vorhanden ist. In Schritt (d) wird durch Kompression eines Abschnitts der ersten FBM mit einem zweiten Kompressionsverhältnis, das kleiner als das erste Kompressionsverhältnis ist, eine dritte FBM erzeugt, die dem Bereich entspricht. In Schritt (e) wird anhand der dritten FBM das Fehlerbit bestimmt.
Die Bestimmung der Fehlerbits wird nicht anhand der groben zweiten FBM, sondern anhand der dritten FBM, die feiner als die zweite FBM ist, ausgeführt. Dies ermöglicht eine hochgenaue Bestimmung der Fehlerbits.
Außerdem wird die dritte FBM nicht lediglich dadurch erzeugt, daß das erste Kompressionsverhältnisses verringert wird, sondern dadurch, daß lediglich ein Abschnitt der ersten FBM, der einer Fläche entspricht, in der ein Fehlerbit vorhanden ist, mit einem zweiten Kompressionsverhältnis komprimiert wird. Dies minimiert eine Zunahme der zu verarbeitenden Datenmenge und verhindert dadurch eine beträchtliche Verlängerung der für die Erkennung erforderlichen Zeit.
Gemäß einem weiteren Aspekt der Erfindung umfaßt das Fehleranalyseverfahren die folgenden Schritte (a) bis (e). In Schritt (a) wird anhand eines Ergebnisses eines vorgegebenen Tests an einem zu testenden Objekt eine ersten FBM (Fehler- Bitmap) mit einem Muster erzeugt, in dem mehrere Bits in einer Matrix angeordnet sind. In Schritt (b) wird durch Kompression der ersten FBM eine zweite FBM mit einem ersten Muster erzeugt. In Schritt (c) wird durch Kompression der ersten FBM eine dritte FBM mit einem zweiten Muster erzeugt, das von dem ersten Muster verschieden ist. In Schritt (d) wird anhand der zweiten FBM ein erster Fehler bestimmt. In Schritt (e) wird anhand der dritten FBM ein zweiter Fehler bestimmt.
Dadurch, daß die erste FBM komprimiert wird, um die zweite und die dritte FBM mit verschiedenen Mustern zu erzeugen, können der erste und der zweiten Fehler einzeln bestimmt werden. Beispielsweise kann anhand der zweiten FBM mit dem ersten Muster, in dem mehrere Streifenpixel angeordnet sind, ein Linienfehler (erster Fehler) bestimmt werden, während anhand der dritten FBM mit dem zweiten Muster, in dem mehrere Pixel in einer Matrix angeordnet sind, ein Bitfehler (zweiter Fehler) bestimmt werden kann.
Gemäß einem nochmals weiteren Schritt der Erfindung umfaßt das Fehleranalyseverfahren die folgenden Schritte (a) bis (g). In Schritt (a) wird anhand eines Ergebnisses eines vorgegebenen Tests an einem zu testenden Objekt eine erste FBM (Fehler-Bitmap) mit einem Muster erzeugt, in dem mehrere Bits in einer Matrix angeordnet sind. In Schritt (b) wird durch Kompression der ersten FBM mit einem ersten Kompressionsverhältnis eine zweite FBM erzeugt. In Schritt (c) wird anhand der zweiten FBM ein Bereich bestimmt, in dem ein Fehlerbit in der ersten FBM vorhanden ist. In Schritt (d) wird durch Kompression eines Abschnitts der ersten FBM, der dem Bereich entspricht, eine dritte FBM mit einem ersten Muster erzeugt. In Schritt (e) wird durch Kompression eines Abschnitts der ersten FBM, der dem Bereich entspricht, eine vierte FBM mit einem zweiten Muster erzeugt, das von dem ersten Muster verschieden ist. In Schritt (f) wird anhand der dritten FBM ein erster Fehler bestimmt. In Schritt (g) wird anhand der vierten FBM ein zweiter Fehler bestimmt.
Dadurch, daß die erste FBM komprimiert wird, um die dritte und die vierte FBM mit verschiedenen Mustern zu erzeugen, können der erste und der zweite Fehler einzeln bestimmt werden. Beispielsweise kann anhand der dritten FBM mit dem ersten Muster, in dem mehrere Streifenpixel angeordnet sind, ein Linienfehler (erster Fehler) bestimmt werden, während anhand der vierten FBM mit dem zweiten Muster, in dem mehrere Pixel einer Matrix angeordnet sind, ein Bitfehler (zweiter Fehler) bestimmt werden kann.
Außerdem wird dadurch, daß die dritte und die vierte FBM lediglich für einen Abschnitt erzeugt werden, der der Fläche entspricht, in der ein Fehlerbit vorhanden ist, eine Zunahme der zu verarbeitenden Datenmenge minimiert.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
Fig. 1 einen Blockschaltplan einer Konfiguration einer Fehleranalysevorrichtung gemäß der Erfindung;
Fig. 2-5 Ablaufpläne zur Erläuterung eines Fehleranalyseverfahrens gemäß einer ersten bevorzugten Ausführungsform der Erfindung;
Fig. 6 ein Diagramm zur Erläuterung einer Erkennungsregel des Fehleranalyseverfahrens gemäß der ersten bevorzugten Ausführungsform der Erfindung;
Fig. 7A-7D Diagramme zur Erläuterung der FBMs in dem Fehleranalyseverfahren gemäß der ersten bevorzugten Ausführungsform der Erfindung;
Fig. 8, 9 Ablaufpläne zur Erläuterung eines Fehleranalyseverfahrens gemäß einer zweiten bevorzugten Ausführungsform der Erfindung;
Fig. 10 ein Diagramm zur Erläuterung einer Erkennungsregel des Fehleranalyseverfahrens gemäß der zweiten bevorzugten Ausführungsform der Erfindung;
Fig. 11A-11C Diagramme zur Erläuterung der FBMs in dem Fehleranalyseverfahren gemäß der zweiten bevorzugten Ausführungsform der Erfindung;
Fig. 12-15 Ablaufpläne zur Erläuterung eines Fehleranalyseverfahrens gemäß einer dritten bevorzugten Ausführungsform der Erfindung;
Fig. 16 ein Diagramm zur Erläuterung einer Erkennungsregel des Fehleranalyseverfahrens gemäß der dritten bevorzugten Ausführungsform der Erfindung;
Fig. 17A-17D Diagramme zur Erläuterung von FBMs in dem Fehleranalyseverfahren gemäß der dritten bevorzugten Ausführungsform der Erfindung;
Fig. 18-21 Ablaufpläne zur Erläuterung eines Fehleranalyseverfahrens gemäß einer vierten bevorzugten Ausführungsform der Erfindung;
Fig. 22, 23 Ablaufpläne zur Erläuterung eines Fehleranalyseverfahrens gemäß einer fünften bevorzugten Ausführungsform der Erfindung;
Fig. 24-27 Ablaufpläne zur Erläuterung eines Fehleranalyseverfahrens gemäß einer sechsten bevorzugten Ausführungsform der Erfindung;
Fig. 28 ein Diagramm zur Erläuterung einer Erkennungsregel eines Fehleranalyseverfahrens gemäß einer siebenten bevorzugten Ausführungsform der Erfindung;
Fig. 29A-29C Diagramme zur Erläuterung von FBMs in dem Fehleranalyseverfahren gemäß der siebenten bevorzugten Ausführungsform der Erfindung;
Fig. 30 ein Diagramm zur Erläuterung einer Erkennungsregel eines Fehleranalyseverfahrens gemäß einer achten bevorzugten Ausführungsform der Erfindung;
Fig. 31A, 31B Diagramme zur Erläuterung von FBMs in dem Fehleranalyseverfahren gemäß der achten bevorzugten Ausführungsform der Erfindung;
Fig. 32 ein Diagramm zur Erläuterung einer Erkennungsregel eines Fehleranalyseverfahrens gemäß einer neunten bevorzugten Ausführungsform der Erfindung;
Fig. 33 ein Diagramm zur Erläuterung einer Erkennungsregel eines Fehleranalyseverfahrens gemäß einer zehnten bevorzugten Ausführungsform der Erfindung;
Fig. 34A, 34B Diagramme zur Erläuterung von FBMs in dem Fehleranalyseverfahren gemäß der zehnten bevorzugten Ausführungsform der Erfindung;
Fig. 35 ein Diagramm zur Erläuterung einer Erkennungsregel eines Fehleranalyseverfahrens gemäß einer elften bevorzugten Ausführungsform der Erfindung;
Fig. 36 ein Diagramm zur Erläuterung einer Erkennungsregel eines Fehleranalyseverfahrens gemäß einer zwölften bevorzugten Ausführungsform der Erfindung;
Fig. 37A-37D Diagramme zur Erläuterung von FBMs in dem Fehleranalyseverfahren gemäß der zwölften bevorzugten Ausführungsform der Erfindung;
Fig. 38A, 38B Diagramme zur Erläuterung von FBMs in einem Fehleranalyseverfahren gemäß einer dreizehnten bevorzugten Ausführungsform der Erfindung;
Fig. 39 ein Diagramm zur Erläuterung einer Erkennungsregel eines Fehleranalyseverfahrens gemäß einer vierzehnten bevorzugten Ausführungsform der Erfindung; und
Fig. 40A, 40B Diagramme zur Erläuterung von FBMs in dem Fehleranalyseverfahren gemäß der vierzehnten bevorzugten Ausführungsform der Erfindung.
Im folgenden werden unter Verwendung einer Speicher-LSI als Beispiel des zu testenden Objekts eine Fehleranalysevorrichtung und ein Fehleranalyseverfahren gemäß der Erfindung beschrieben.
Fig. 1 ist ein Blockschaltplan einer Konfiguration der Fehleranalysevorrichtung gemäß der Erfindung. Wie in Fig. 1 gezeigt ist, besitzt die Fehleranalysevorrichtung gemäß der Erfindung einen LSI-Tester 2, der an jeder Speicherzelle in einer Speicher-LSI einen Test der elektrischen Eigenschaften durchführt, eine EWS (Ingenieur-Workstation) 3, die den Betrieb des LSI-Testers 2 steuert und die Ergebnisse des Tests durch den LSI-Tester 2 erhält, eine EWS 1, die über Netze und über die EWS 3 an den LSI-Tester 2 angeschlossen ist und die Funktion besitzt, anhand der Ergebnisse des Tests durch den LSI-Tester 2 das Fehleranalyseverfahren gemäß der Erfindung auszuführen, und eine Datenbank 4, auf die die EWS 1 Bezug nimmt.
Im folgenden werden ausführlich bevorzugte Ausführungsformen des Fehleranalyseverfahrens gemäß der Erfindung beschrieben, die die in Fig. 1 gezeigte Fehleranalysevorrichtung nutzen.

Erste bevorzugte Ausführungsform

Die Fig. 2 bis 5 sind Ablaufpläne zur Erläuterung eines Fehleranalyseverfahrens gemäß einer ersten bevorzugten Ausführungsform der Erfindung. Fig. 6 ist ein Diagramm zur Erläuterung einer Erkennungsregel des Fehleranalyseverfahrens gemäß der ersten bevorzugten Ausführungsform. Die Fig. 7A bis 7D sind Diagramme, die jeweils die FBMs 27a bis 27d in dem Fehleranalyseverfahren gemäß der ersten bevorzugten Ausführungsform zeigen. Die Erkennungsregel ist für jede Vielfalt erzeugt und zuvor in der Datenbank 4 registriert worden.
Wie in Fig. 6 gezeigt ist, enthält die Erkennungsregel des Fehleranalyseverfahrens gemäß der ersten bevorzugten Ausführungsform die Positionen 18 und 18a, die das Kompressionsverhältnis bei der Kompression der FBMs betreffen, die Positionen 19, 19a und 19b, die die Namen der Fehlermodi zur Verwendung in der Klassifizierung betreffen, die Positionen 20, 20a und 20b, die die Priorität (die Abtastnummer) eines zu erkennenden Fehlermodus betreffen, die Positionen 21, 21a und 21b, die die Größe (X × Y Pixel) der jedem Fehlermodus entsprechenden Fehler betreffen, die Positionen 22, 22a und 22b, die eine später zu beschreibende Nachbarbedingung betreffen, die Positionen 23, 23a und 23b, die die Fehlerrate betreffen, die Positionen 24, 24a und 24b, die die jedem Fehlermodus entsprechende Abtastgröße (X × Y Pixel) betreffen, die Positionen 25, 25a und 25b, die die Einstellung betreffen, ob eine Mehrebenenerkennung ausgeführt werden soll, und eine Position 26 als Präfix zu einer Mehrebenen-Erkennungsregel.
Wenn bei der Beurteilung, ob ein spezifisches Defektpixel einem Fehler in einem spezifischen Fehlermodus entspricht, die obigen Positionen 22, 22a und 22b in bezug auf die Nachbarbedingung auf "keine" eingestellt sind und wenn es ein weiteres Defektpixel um das spezifische Defektpixel gibt, wird das spezifische Defektpixel nicht als Fehler in dem spezifischen Fehlermodus erkannt. Andererseits wird das spezifische Defektpixel auch dann, wenn es um das spezifische Defektpixel ein weiteres Defektpixel gibt, als Fehler in dem spezifischen Fehlermodus erkannt, wenn die Positionen 22, 22a und 22b auf "OK" eingestellt sind. Gemäß der in Fig. 6 gezeigten Erkennungsregel sind aber die Positionen 22, 22a und 22b sämtlich auf "keine" eingestellt.
Anhand der Fig. 1 bis 7 wird nun das Fehleranalyseverfahren gemäß der ersten bevorzugten Ausführungsform beschrieben. Ein Test an der Speicher-LSI unter Verwendung des LSI-Testers 2 ist bereits abgeschlossen worden, wobei das Testergebnis in der Datenbank 4 registriert worden ist. Die EWS 1 hat bereits anhand des aus der Datenbank 4 gelesenen Testergebnisses die in Fig. 7A gezeigte Ausgangs-FBM 27a erzeugt, die in der Datenbank 4 registriert worden ist. Wie in Fig. 7A gezeigt ist, besitzt die FBM 27a ein Muster, in dem in einem X-Y-Koordinatenraum, in dem die Zeilen- und Spaltenrichtungen jeweils als X- und Y-Richtungen definiert sind und in dem ein Ursprungspunkt O (in dem sowohl die X- als auch die Y-Koordinate null ist) in der linken oberen Ecke eingestellt ist, entsprechend dem Muster einer Speicherzellenanordnung 1024 (32 × 32) Bits in einer Matrix angeordnet sind. Die FBM 27a enthält zwei Linienfehler 28a und vier Bitfehler 29a.
Wenn die Fehlererkennung in Schritt SP101 beginnt, liest die EWS 1 in Schritt SP102 die in Fig. 6 gezeigte Erkennungsregel aus der Datenbank 4.
In Schritt SP103 komprimiert die EWS 1 anhand des Inhalts der in Fig. 6 gezeigten Erkennungsregel die bereits erzeugte Ausgangs-FBM 27a. Genauer komprimiert die EWS 1 anhand des Inhalts der Position 18 in der in Fig. 6 gezeigten Erkennungsregel die Ausgangs-FBM 27a mit 8 × 8 Bits pro Pixel und erzeugt dadurch die in Fig. 7B gezeigte FBM 27b. Die FBM 27b besitzt insgesamt 16 Pixel, genauer 4 Pixel in X-Richtung × 4 Pixel in Y-Richtung. Ein Pixel in der FBM 27b entspricht 64 Bits (8 Bits in X-Richtung × 8 Bits in Y-Richtung) in der FBM 27a. Falls irgendeines der 64 Bits in der FBM 27a ein Fehlerbit ist, wird ein Pixel in der FBM 27b, das diesen 64 Bits entspricht, als Defektpixel eingestellt (schwarz eingezeigt), während das den 64 Bits entsprechende Pixel als Nichtdefektpixel eingestellt (weiß eingezeigt) wird, falls keines der 64 Bits ein Fehlerbit ist. Die FBM 27b enthält in den insgesamt 16 Pixeln vier Defektpixel 28b und vier Defektpixel 29b.
In Schritt SP104 stellt die EWS 1 anhand des Inhalts der in Fig. 6 gezeigten Erkennungsregel einen ersten Fehlermodus ein. In dem vorliegenden Beispiel wird die Position 19, "A- Linienfehler", deren Abtastnummer oder Position 20 auf "1" eingestellt ist, als der erste Fehlermodus eingestellt.
In Schritt SP105 stellt die EWS 1 anhand des Inhalts der in Fig. 6 gezeigten Erkennungsregel einen ersten Abtastbereich ein. Genauer stellt die EWS 1 in der FBM 27b von der näher am Ursprungspunkt 0 gelegenen Seite einen Bereich mit einer Größe ein, die durch die Position 21 in der in Fig. 6 gezeigten Erkennungsregel bestimmt ist. In dem vorliegenden Beispiel wird ein Abtastbereich S1 von 4 × 1 Pixeln als der erste Abtastbereich eingestellt.
In Schritt SP106 berechnet die EWS 1 eine Fehlerrate in dem Abtastbereich S1. Da in dem vorliegenden Beispiel alle vier Pixel in dem Abtastbereich S1 die Defektpixel 28b sind, wird die Fehlerrate von 100% berechnet.
In Schritt SP107 beurteilt die EWS 1, ob der Abtastbereich S1 vorgegebenen Beurteilungskriterien genügt. Genauer beurteilt die EWS 1 anhand des Inhalts der Positionen 22 und 23 in der in Fig. 6 gezeigten Erkennungsregel, ob der Abtastbereich S1 die Nachbarbedingung und die Fehlerratenanforderung erfüllt. Da die in Schritt SP106 berechnete Fehlerrate in dem vorliegenden Beispiel 100% beträgt, ist die Fehlerratenanforderung der Position 23 erfüllt. Da die FBM 27b ferner in den angrenzenden Bereichen des Abtastbereichs S1 in bezug auf die Y- Richtung keine Defektpixel enthält, ist die Nachbarbedingung der Position 22 ebenfalls erfüllt. Somit lautet das Ergebnis der Beurteilung in Schritt SP107 "ja".
In Schritt SP108 beurteilt die EWS 1, ob eine Mehrebenen-Erkennungsregel eingestellt ist. Da die Position 25 in der in Fig. 6 gezeigten Erkennungsregel in dem vorliegenden Beispiel auf "EIN" eingestellt ist, wird beurteilt, daß die Mehrebenen-Erkennungsregel eingestellt ist. Das heißt, das Ergebnis der Beurteilung in Schritt SP108 lautet "ja".
In Schritt SP109 wird die Mehrebenenerkennung ausgeführt. Die Fig. 4 und 5 zeigen genauer einen Verfahrensablauf der Mehrebenenerkennung in Schritt SP109. Wenn das Mehrebenen-Erkennungsverfahren in Schritt SP109a beginnt, komprimiert die EWS 1 in Schritt SP109b anhand des Inhalts der Position 18a in der Mehrebenen-Erkennungsregel 26 einen Abschnitt der Ausgangs-FBM 27a, der dem Abtastbereich S1 mit 2 × 2 Bits pro Pixel entspricht, und erzeugt dadurch die in Fig. 7C gezeigte FBM 27c. Ein Pixel in der FBM 27c entspricht 4 Bits (2 Bits in X-Richtung × 2 Bits in Y-Richtung) in der FBM 27a. Insgesamt enthält die FBM 27c 16 Defektpixel 28c, die den Linienfehlern 28a in der FBM 27a entsprechen.
In Schritt SP109c stellt die EWS 1 anhand des Inhalts der Mehrebenen-Erkennungsregel 26 einen ersten Fehlermodus für die Mehrebenenerkennung ein. In dem vorliegenden Beispiel wird die Position 19a, "A-Linienfehler", deren Abtastnummer oder die Position 20a auf "1" eingestellt ist, als der erste Fehlermodus für die Mehrebenenerkennung eingestellt.
In Schritt SP109d stellt die EWS 1 anhand des Inhalts der Mehrebenen-Erkennungsregel 26 einen ersten Abtastbereich für die Mehrebenenerkennung ein. Genauer stellt die EWS 1 in der FBM 27c von der näher am Ausgangspunkt O gelegenen Seite einen Bereich mit einer Größe ein, die durch die Position 21a in der Mehrebenen-Erkennungsregel 26 bestimmt ist. In dem vorliegenden Beispiel wird ein 16 × 1-Pixel-Abtastbereich T1 als der erste Abtastbereich für die Mehrebenenerkennung eingestellt.
In Schritt SP109e berechnet die EWS 1 eine Fehlerrate in dem Abtastbereich T1. Da die 16 Pixel in dem Abtastbereich T1 in dem vorliegenden Beispiel sämtlich Nichtdefektpixel sind, wird die Fehlerrate zu 0% berechnet.
In Schritt SP109f beurteilt die EWS 1, ob der Abtastbereich T1 vorgegebenen Beurteilungskriterien genügt. Genauer beurteilt die EWS 1 anhand des Inhalts der Positionen 22a und 23a in der Mehrebenen-Erkennungsregel 26, ob der Abtastbereich T1 der Nachbarbedingung und der Fehlerratenanforderung genügt. In dem vorliegenden Beispiel beträgt die in Schritt SP109e berechnete Fehlerrate 0%, wobei die Fehlerratenanforderung der Position 23a nicht erfüllt ist; somit lautet das Ergebnis der Beurteilung in Schritt SP109f "nein".
In Schritt SP109g beurteilt die EWS 1, ob irgendwelche weiteren Abtastbereiche in der FBM 27c verbleiben. In dem vorliegenden Beispiel verbleiben die Abtastbereiche T2 bis T4; somit lautet das Ergebnis der Beurteilung in Schritt SP109g "ja".
In Schritt SP109h aktualisiert die EWS 1 einen Abtastbereich. Genauer stellt die EWS 1 anhand des Inhalts der Position 24a in der Mehrebenen-Erkennungsregel 26 den Abtastbereich T2 neben dem Abtastbereich T1 in der FBM 27c ein.
Daraufhin werden an dem Abtastbereich T2 nacheinander die Berechnung in Schritt SP109e und die Beurteilung in Schritt SP109f ausgeführt. In dem vorliegenden Beispiel beträgt die Fehlerrate in dem Abtastbereich T2 ebenfalls 0%; somit lautet das Ergebnis der Beurteilung in Schritt SP109f "nein". Nach der Beurteilung in Schritt SP109g wird in Schritt SP109h der nächste Abtastbereich T3 eingestellt. Da die Fehlerrate in dem Abtastbereich T3 in dem vorliegenden Beispiel ebenfalls 0% beträgt, wird in Schritt SP109h auf ähnliche Weise der nächste Abtastbereich T4 eingestellt.
Daraufhin werden an dem Abtastbereich T4 die Berechnung in Schritt SP109e und die Beurteilung in Schritt SP109f ausgeführt. In dem vorliegenden Beispiel beträgt die in Schritt SP109e berechnete Fehlerrate in dem Abtastbereich T4 100%, so daß die Fehlerratenanforderung der Position 23a erfüllt ist. Da die FBM 27c keine weiteren Defektpixel in angrenzenden Bereichen des Abtastbereichs T4 in bezug auf die Y-Richtung enthält, ist ferner die Nachbarbedingung der Position 22a ebenfalls erfüllt. Somit lautet das Ergebnis der Beurteilung des Abtastbereichs T4 in Schritt SP109f "ja".
In Schritt SP109i beurteilt die EWS 1, ob die Mehrebenen-Erkennungsregel eingestellt ist. Da in dem vorliegenden Beispiel die Position 25a in der Mehrebenen-Erkennungsregel 26 auf "AUS" eingestellt ist, wird beurteilt, daß die Mehrebenen-Erkennungsregel nicht eingestellt ist, so daß das Ergebnis der Beurteilung in Schritt SP109i "nein" lautet.
In Schritt SP109j führt die EWS 1 auf bitweiser Grundlage ein Verfahren zur Erkennung eines Abschnitts der FBM 27a aus, der dem Abtastbereich T4 entspricht, und erhält dadurch ausführliche Fehlerinformationen (wie etwa Adressen und Größen) und zeichnet dadurch nach der Klassifizierung der Fehler als der Fehlermodus "A-Linienfehler" die Fehlerdaten auf.
In Schritt SP109k löscht die EWS 1 die Defektpixel 28c in dem Abtastbereich T4, die als der Fehlermodus "A-Linienfehler" erkannt wurden, aus der FBM 27c.
In Schritt SP109g beurteilt die EWS 1, ob in der FBM 27c irgendwelche weiteren Abtastbereiche verbleiben. In dem vorliegenden Beispiel verbleibt kein Abtastbereich; somit lautet das Ergebnis der Beurteilung in Schritt SP109g "nein".
In Schritt SP109l beurteilt die EWS 1, ob in der Mehrebenen- Erkennungsregel 26 irgendwelche weiteren Fehlermodi verbleiben. In dem vorliegenden Beispiel verbleibt die Position 19b, "Bitfehler"; somit lautet das Ergebnis der Beurteilung in Schritt SP109l "ja".
In Schritt SP109m aktualisiert die EWS 1 einen Fehlermodus. In dem vorliegenden Beispiel wird die Position 19b, "Bitfehler", deren Abtastnummer oder die Position 20b auf "2" eingestellt ist, als zweiter Fehlermodus für die Mehrebenenerkennung eingestellt. Anschließend wird an der FBM 27c gemäß dem in den Fig. 4 und 5 gezeigten Ablaufplan die Erkennung in dem Fehlermodus "Bitfehler" ausgeführt. In dem vorliegenden Beispiel verbleibt zu diesem Zeitpunkt im Ergebnis des Löschens der Fehler in dem Schritt SP109k aber kein Fehlerbit in der FBM 27c, so daß in der FBM 27c keine Bitfehler erfaßt werden. Nach Abschluß der Erkennung der FBM 27c in dem Fehlermodus "Bitfehler" wird die Beurteilung in Schritt SP109l erneut ausgeführt. In diesem Fall verbleibt kein Fehlermodus in der Mehrebenen-Erkennungsregel 26; somit lautet das Ergebnis der Beurteilung in Schritt SP109l "nein". Daraufhin geht das Verfahren zu Schritt SP109n über, wodurch die Mehrebenenerkennung des Abtastbereichs S1 abgeschlossen wird. Falls das Ergebnis der Beurteilung in Schritt SP109i "ja" lautet, wird in Schritt SP109o eine weitere Mehrebenenerkennung durchgeführt.
Wie in Fig. 3 gezeigt ist, beurteilt die EWS 1 nach Abschluß der Mehrebenenerkennung des Abtastbereichs S1 in Schritt SP110, ob irgendwelche weiteren Abtastbereiche in der FBM 27b verbleiben. In dem vorliegenden Beispiel verbleiben die Abtastbereiche 52 bis S4; somit lautet das Ergebnis der Beurteilung in Schritt SP110 "ja".
In Schritt SP111 aktualisiert die EWS 1 einen Abtastbereich. Genauer stellt die EWS 1 anhand des Inhalts der Position 24 in der in Fig. 6 gezeigten Erkennungsregel den Abtastbereich S2 neben dem Abtastbereich S1 in der FBM 27b ein.
Daraufhin werden an dem Abtastbereich S2 die Berechnung in Schritt SP106 und die Beurteilung in Schritt SP107 ausgeführt. Da die Fehlerrate in dem Abtastbereich S2 in dem vorliegenden Beispiel 0% beträgt, lautet das Ergebnis der Beurteilung in Schritt SP107 "nein": Somit wird in Schritt SP111 nach der Beurteilung in Schritt SP110 der nächste Abtastbereich S3 eingestellt.
Daraufhin werden an dem Abtastbereich 53 die Berechnung in Schritt SP106 und die Beurteilung in Schritt SP107 ausgeführt. In dem vorliegenden Beispiel beträgt die Fehlerrate in dem Abtastbereich S3 100%, wobei die Fehlerratenanforderung der Position 23 erfüllt ist. Ferner enthält die FBM 27b keine Defektpixel in angrenzenden Bereichen des Abtastbereichs S3 in bezug auf die Y-Richtung, wobei die Nachbarbedingung der Position 22 ebenfalls erfüllt ist. Somit lautet das Ergebnis der Beurteilung des Abtastbereichs S3 in Schritt SP107 "ja".
In Schritt SP108 beurteilt die EWS 1, ob die Mehrebenen-Erkennungsregel eingestellt ist. In dem vorliegenden Beispiel lautet das Ergebnis der Beurteilung in Schritt SP108 "ja", wobei in Schritt SP109 auf die obenbeschriebene Weise die in den Fig. 4 und 5 gezeigte Mehrebenenerkennung ausgeführt wird. Was den Abtastbereich S3 betrifft, geht die Verarbeitung ohne in dem ersten Fehlermodus "A-Linienfehler" für die Mehrebenenerkennung erkannten Linienfehler zu dem Schritt SP1091 über. Daraufhin wird in Schritt SP109m die Position 19b, "Bitfehler", als ein zweiter Fehlermodus für die Mehrebenenerkennung eingestellt.
In Schritt SP109d stellt die EWS 1 anhand des Inhalts der Position 21b in der Mehrebenen-Erkennungsregel 26 in der in Fig. 7D gezeigten FBM 27d einen ersten Abtastbereich U1 in den Fehlermodus "Bitfehler" für die Mehrebenenerkennung ein.
In Schritt SP109e berechnet die EWS 1 eine Fehlerrate in dem Abtastbereich U1. In dem vorliegenden Beispiel wird die Fehlerrate in dem Abtastbereich U1 zu 0% berechnet. Somit wird nach Durchlaufen der Schritte SP109f und SP109g in Schritt SP109h der nächste Abtastbereich U2 eingestellt. Nachdem das Aktualisieren des Abtastbereichs bis zu dem Abtastbereich U8 auf ähnliche Weise wiederholt worden ist, wird ein Abtastbereich U9 eingestellt. Bezüglich des Abtastbereichs U9 beträgt die in Schritt SP109e berechnete Fehlerrate in dem vorliegenden Beispiel 100%, so daß die Fehlerratenanforderung der Position 23b erfüllt ist. Ferner sind um den Abtastbereich U9 keine Defektpixel vorhanden, wobei die Nachbarbedingung der Position 22b ebenfalls erfüllt ist. Somit lautet das Ergebnis der Beurteilung des Abtastbereichs U9 in Schritt SP109f "ja".
Falls das Ergebnis der Beurteilung in Schritt SP109i "nein" lautet, führt die EWS 1 in Schritt SP109j auf bitweiser Grundlage ein Verfahren zur Erkennung eines Abschnitts der FBM 27a, der dem Abtastbereich U9 entspricht, aus, wobei sie ausführliche Fehlerinformationen (wie etwa Adressen und Größen) erhält und nach dem Klassifizieren von Fehlern als Fehlermodus "Bitfehler" Fehlerdaten aufzeichnet.
Daraufhin löscht die EWS 1 in Schritt SP109k die Defektpixel 29c in dem Abtastbereich U9, die als der Fehlermodus "Bitfehler" erkannt wurden, aus der FBM 27d.
Anschließend wird das Aktualisieren der Abtastbereiche bis zu U64 auf die obenbeschriebene Weise wiederholt und dadurch die Mehrebenenerkennung des Abtastbereichs S3 abgeschlossen. Durch diese Erkennung werden nach der Klassifizierung der Fehler als Fehlermodus "Bitfehler" ausführliche Fehlerinformationen und Fehlerdaten über die Abtastbereiche U19, U23 und U46 erhalten und aufgezeichnet.
Wie in Fig. 3 gezeigt ist, beurteilt die EWS 1 in Schritt SP110 nach Abschluß der Mehrebenenerkennung des Abtastbereichs S3, ob in der FBM 27b irgendwelche weiteren Abtastbereiche verbleiben. In dem vorliegenden Beispiel verbleibt der Abtastbereich S4; somit lautet das Ergebnis der Beurteilung in Schritt SP110 "ja".
In Schritt SP111 aktualisiert die EWS 1 einen Abtastbereich. Genauer stellt die EWS 1 anhand des Inhalts der Position 24 in der in Fig. 6 gezeigten Erkennungsregel den Abtastbereich 54 neben dem Abtastbereich S3 in der FBM 27b ein.
Daraufhin werden an dem Abtastbereich 54 die Berechnung in Schritt SP106 und die Beurteilung in Schritt SP107 ausgeführt. Da die Fehlerrate in dem Abtastbereich 54 0% beträgt, lautet das Ergebnis der Berteilung in Schritt SP107 "nein".
In Schritt SP110 beurteilt die EWS 1, ob irgendwelche weiteren Abtastbereiche in der FBM 27b verbleiben. In dem vorliegenden Beispiel verbleibt kein Abtastbereich; somit lautet das Ergebnis der Beurteilung in Schritt SP110 "nein".
In Schritt SP112 beurteilt die EWS 1, ob irgendwelche weiteren Fehlermodi in der in Fig. 6 gezeigten Erkennungsregel verbleiben. In dem vorliegenden Beispiel verbleibt der Fehlermodus "B-Linienfehler"; somit lautet das Ergebnis der Beurteilung in Schritt SP112 "ja".
In Schritt SP113 aktualisiert die EWS 1 einen Fehlermodus, wodurch ein "B-Linienfehler", dessen Abtastnummer auf "2" eingestellt ist, als zweiter Fehlermodus eingestellt wird. Obgleich dies nicht beschrieben ist, wird anschließend die Erkennung im Fehlermodus "B-Linienfehler" ausgeführt. Nachdem die Erkennung in sämtlichen Fehlermodi in der Erkennungsregel abgeschlossen ist, d. h., falls das Ergebnis der Beurteilung in Schritt SP112 "nein" lautet, geht das Verfahren zu Schritt SP114 über, wodurch die Fehlererkennung abgeschlossen wird. Falls das Ergebnis der Beurteilung in Schritt SP108 "nein" lautet, werden die Defektpixel in Schutt SP116 nach der Erfassung und Aufzeichnung der ausführlichen Fehlerinformationen in Schritt SP115 aus der FBM gelöscht.
Gemäß dem Fehleranalyseverfahren der ersten bevorzugten Ausführungsform wird die FBM 27b dadurch erzeugt, daß die Ausgangs-FBM 27a mit einem ersten Kompressionsverhältnis (8 × 8 Bits pro Pixel) komprimiert wird, wobei anhand der FBM 27b ein (im folgenden als "Fehlerbereich" bezeichneter) Bereich bestimmt wird, in dem in der FBM 27a ein Fehlerbit vorhanden ist. Daraufhin wird ein Abschnitt der FBM 27a, der dem Fehlerbereich entspricht, mit einem zweiten Kompressionsverhältnis (2 × 2 Bits pro Pixel), das kleiner als das erste Kompressionsverhältnis ist, komprimiert, um die FBMs 27c und 27d zu erzeugen, anhand derer die Klassifizierung in die jeweiligen Fehlermodi ausgeführt wird und ausführliche Informationen über die Fehlerbits erhalten und aufgezeichnet werden. Auf diese Weise wird die Fehlermodusklassifizierung nicht anhand der groben FBM 27b, sondern anhand der FBMs 27c und 27d ausgeführt, die feiner sind als die FBM 27b, was die Genauigkeit der Fehlermodusklassifizierung verbessert.
Außerdem wird, anstatt lediglich das Kompressionsverhältnis bei der Kompression der FBM 27a zum Erhalten der FBM 27b zu verringern, lediglich ein Abschnitt der FBM 27a, der dem Fehlerbereich entspricht, mit einem kleineren Kompressionsverhältnis komprimiert, um die FBMs 27c und 27d zu erzeugen. Dies minimiert eine Zunahme der zu verarbeitenden Datenmenge und verhindert dadurch eine beträchtliche Verlängerung der für die Erkennung erforderlichen Zeitdauer.

Zweite bevorzugte Ausführungsform

Die Fig. 8 und 9 sind Ablaufpläne zur Erläuterung eines Fehleranalyseverfahrens gemäß einer zweiten bevorzugten Ausführungsform der Erfindung. Fig. 10 ist ein Diagramm zur Erläuterung einer Erkennungsregel des Fehleranalyseverfahrens gemäß der zweiten bevorzugten Ausführungsform. Die Fig. 11A bis 11C sind Diagramme, die jeweils die FBMs 27a, 27e und 27f in dem Fehleranalyseverfahren gemäß der zweiten bevorzugten Ausführungsform zeigen.
Wie in Fig. 10 gezeigt ist, enthält die Erkennungsregel des Fehleranalyseverfahrens gemäß der zweiten bevorzugten Ausführungsform eine erste Parallelerkennungsregel 33 und eine zweite Parallelerkennungsregel 34. Die Parallelerkennungsregeln 33 und 34 enthalten die Positionen 32a bzw. 32b, die jeweils Schwellenwerte betreffen, bei denen die FBMs komprimiert werden.
Im folgenden wird anhand der Fig. 1, 8 bis 10 und 11A bis 11C mit Schwerpunkt auf seine Unterschiede gegenüber dem Fehleranalyseverfahren der ersten bevorzugten Ausführungsform das Fehleranalyseverfahren gemäß der zweiten bevorzugten Ausführungsform beschrieben.
Wenn die Fehlererkennung in Schritt SP201 beginnt, liest die EWS 1 in Schritt SP202 die erste Parallelerkennungsregel 33 aus der Datenbank 4.
In Schritt SP203 komprimiert die EWS 1 anhand des Inhalts der Parallelerkennungsregel 33 die Ausgangs-FBM 27a. Genauer komprimiert die EWS 1 anhand des Inhalts der Position 18 in der Parallelerkennungsregel 33 die FBM 27a mit 32 × 1 Bits pro Pixel und erzeugt dadurch die in Fig. 11B gezeigte FBM 27e. Die FBM 27e besitzt insgesamt 32 Pixel, genauer 1 Pixel in X-Richtung × 32 Pixel in Y-Richtung. Ein Pixel in der FBM 27e entspricht 32 Bits (32 Bits in X-Richtung × 1 Bit in Y- Richtung) in der FBM 27a. Falls die FBM 27a 16 oder mehr Fehlerbits in einer einzelnen Linie (32 Bits) enthält, stellt die EWS 1 unter Bezugnahme auf den Inhalt der Position 32a in der Parallelerkennungsregel 33 ein Pixel in der FBM 27e, das dieser Linie entspricht, als Defektpixel ein. Falls die Anzahl der Fehlerbits in einer einzelnen Linie kleiner als 16 ist, wird dagegen ein Pixel, das dieser Linie entspricht, als Nichtdefektpixel eingestellt. Die FBM 27e enthält zwei Defektpixel 28e in den insgesamt 32 Pixeln. Da der Kompressionsschwellenwert der Position 32a auf 16 Bits eingestellt ist, wird ein Pixel in der FBM 27e, das einer Linie der FBM 27a entspricht, in der Bitfehler 29a vorhanden sind, nicht als Defektpixel eingestellt.
In Schritt SP204 stellt die EWS 1 anhand des Inhalts der Positionen 19 und 20 in der Parallelerkennungsregel 33 einen ersten Fehlermodus, "A-Linienfehler", ein. Daraufhin stellt die EWS 1 in Schritt SP205 anhand des Inhalts der Position 21 in der Parallelerkennungsregel 33 den ersten Abtastbereich S1 ein. In Schritt SP206 berechnet die EWS 1 eine Fehlerrate in dem Abtastbereich S1. In dem vorliegenden Beispiel wird die Fehlerrate in dem Abtastbereich S1 zu 0% berechnet. In Schritt SP207 beurteilt die EWS 1, ob der Abtastbereich S1 den vorgegebenen Beurteilungskriterien genügt. In dem vorliegenden Beispiel lautet das Ergebnis der Beurteilung in 5P207 "nein". In Schritt SP208 beurteilt die EWS 1, ob in der FBM 27e irgendwelche weiteren Abtastbereiche verbleiben. In dem vorliegenden Beispiel lautet das Ergebnis der Beurteilung in Schritt SP208 "ja".
In Schritt SP209 aktualisiert die EWS 1 einen Abtastbereich, wodurch der Abtastbereich S2 neben dem Abtastbereich S1 in der FBM 27e eingestellt wird. Daraufhin werden an dem Abtastbereich S2 nacheinander die Berechnung in Schritt SP206 und die Beurteilung in Schritt SP207 ausgeführt. In dem vorliegenden Beispiel lautet das Ergebnis der Beurteilung des Abtastbereichs S2 in Schritt SP207 ebenfalls "nein". Nach der Beurteilung in Schritt SP208 wird in 5P209 der nächste Abtastbereich S3 eingestellt. Da das Ergebnis der Beurteilung des Abtastbereichs 53 in Schritt SP207 in dem vorliegenden Beispiel ebenfalls "nein" lautet, wird in Schritt SP209 auf ähnliche Weise der nächste Abtastbereich S4 eingestellt.
In Schritt SP206 berechnet die EWS 1 eine Fehlerrate in dem Abtastbereich S4. In dem vorliegenden Beispiel sind die beiden Pixel in dem Abtastbereich S4 die Defektpixel 28e, wobei die Fehlerrate als 100% berechnet wird. In Schritt SP207 beurteilt die EWS 1, ob der Abtastbereich S4 den vorgegebenen Beurteilungskriterien genügt. In dem vorliegenden Beispiel lautet das Ergebnis der Beurteilung in Schritt SP207 "ja". In Schritt SP210 erhält die EWS 1 ausführliche Fehlerinformationen (wie etwa Adressen und Größen) über einen Abschnitt der FBM 27a, der dem Abtastbereich S4 entspricht, wobei sie nach dem Klassifizieren der Fehler die Fehlerdaten als den Fehlermodus "A-Linienfehler" aufzeichnet. Daraufhin löscht die EWS 1 in Schritt SP211 die als der Fehlermodus "A-Linienfehler" erkannten Defektpixel 28e aus der FBM 27e. Außerdem löscht die EWS 1 die als der Fehlermodus "A-Linienfehler" erkannten Linienfehler 28a aus der FBM 27a.
Anschließend wird auf ähnliche Weise an den anderen Abtastbereichen S5 bis S16 eine Erkennung in dem Fehlermodus "A-Linienfehler" durchgeführt. Nachdem in Schritt SP213 ein Fehlermodus aktualisiert worden ist, wird daraufhin an den Abtastbereichen T1 bis T32 eine Erkennung in dem Fehlermodus "B-Linienfehler" durchgeführt.
In Schritt SP214 beurteilt die EWS 1, ob irgendwelche weiteren Parallelerkennungsregeln in der in Fig. 10 gezeigten Erkennungsregel verbleiben. In dem vorliegenden Beispiel verbleibt die Parallelerkennungsregel 34; somit lautet das Ergebnis der Beurteilung in Schritt SP214 "ja". In Schritt SP215 aktualisiert die EWS 1 eine Parallelerkennungsregel, wobei sie die zweite Parallelerkennungsregel 34 einstellt.
In Schritt SP203 komprimiert die EWS 1 anhand des Inhalts der Parallelerkennungsregel 34 die FBM 27a. Genauer komprimiert die EWS 1 die FBM 27a mit 2 × 2 Bits pro Pixel, wobei sie die in Fig. 11C gezeigte FBM 27f erzeugt. Die FBM 27f besitzt insgesamt 256 Pixel, genauer 16 Pixel in X-Richtung × 16 Pixel in Y-Richtung. Ein Pixel in der FBM 27f entspricht 4 Bits (2 Bits in X-Richtung × 2 Bits in Y-Richtung) in der FBM 27a. Falls die FBM 27a eines oder mehrere Fehlerbits innerhalb 4 Bits enthält, stellt die EWS 1 unter Bezugnahme auf den Inhalt der Position 32b in der Parallelerkennungsregel 34 ein Pixel in der FBM 27f, das diesen 4 Bits entspricht, als Defektpixel ein. Falls dagegen in den 4 Bits kein Fehlerbit vorhanden ist, wird ein Pixel, das diesen 4 Bits entspricht, als Nichtdefektpixel eingestellt. Die FBM 27f enthält vier Defektpixel 29f in den insgesamt 256 Pixeln.
Anschließend wird gemäß den in den Fig. 8 und 9 gezeigten Ablaufplänen die Erkennung in dem Fehlermodus "Bitfehler" durchgeführt, während die Aktualisierung der Abtastbereiche von U1 bis U256 wiederholt wird. Durch diese Erkennung werden ausführliche Fehlerinformationen und Fehlerdaten über die Abtastbereiche U137, U147, U151 und U190 erhalten und nach der Klassifizierung der Fehler als der Fehlermodus "Bitfehler" aufgezeichnet.
Nachdem die Erkennung in allen Fehlermodi in der Erkennungsregel abgeschlossen ist, d. h., wenn das Ergebnis der Erkennung in Schritt SP214 "nein" lautet, geht das Verfahren zu Schritt SP216, womit die Fehlererkennung abgeschlossen wird.
Gemäß dem Fehleranalyseverfahren der zweiten bevorzugten Ausführungsform wird durch Kompression der FBM 27a die FBM 27e mit einem Muster erzeugt, in dem mehrere Streifenpixel angeordnet worden sind, wobei anhand der FBM 27e ein Linienfehler erfaßt werden kann. Ferner wird durch Kompression der FBM 27a die FBM 27f mit einem Muster erzeugt, in dem mehrere Pixel in einer Matrix angeordnet sind, wobei anhand der FBM 27f ein Bitfehler erfaßt werden kann. Auf diese Weise ermöglicht die Verwendung der FBMs 27e und 27f mit verschiedenen Mustern die Fehlererkennung in den einzelnen Fehlermodi.

Dritte bevorzugte Ausführungsform

Die Fig. 12 bis 15 sind Ablaufpläne zur Erläuterung eines Fehleranalyseverfahrens gemäß einer dritten bevorzugten Ausführungsform der Erfindung. Fig. 16 ist ein Diagramm einer Erkennungsregel des Fehleranalyseverfahrens gemäß der dritten bevorzugten Ausführungsform. Die Fig. 17A bis 17D sind Diagramme, die jeweils die FBMs 27a, 27b, 27g und 27h in dem Fehleranalyseverfahren gemäß der dritten bevorzugten Ausführungsform zeigen.
Im folgenden wird anhand der Fig. 1, 12 bis 16 und 17A bis 17D mit Schwerpunkt auf seine Unterschiede gegenüber dem Fehleranalyseverfahren gemäß der obenerwähnten ersten und zweiten bevorzugten Ausführungsform das Fehleranalyseverfahren gemäß der dritten bevorzugten Ausführungsform beschrieben. In der folgenden Beschreibung wird eine Erkennung vor einem Übergang zur Mehrebenenerkennung als "normale Erkennung" bezeichnet.
Wenn die Fehlererkennung in Schritt SP301 beginnt, liest die EWS 1 in Schritt SP302 eine erste Parallelerkennungsregel für die normale Erkennung aus der Datenbank 4.
In Schritt SP303 komprimiert die EWS 1 anhand des Inhalts der ersten Parallelerkennungsregel für die normale Erkennung die Ausgangs-FBM 27a mit 8 × 8 Bits pro Pixel, wobei sie die in Fig. 17B gezeigte FBM 27b erzeugt. In Schritt SP304 stellt die EWS 1 einen ersten Fehlermodus "A-Linienfehler" für die normale Erkennung ein. In Schritt SP305 stellt die EWS 1 den ersten Abtastbereich S1 ein. In Schritt SP306 berechnet die EWS 1 eine Fehlerrate in dem Abtastbereich S1. In dem vorliegenden Beispiel wird die Fehlerrate in dem Abtastbereich S1 zu 100% berechnet. In Schritt SP307 beurteilt die EWS 1, ob der Abtastbereich S1 vorgegebenen Beurteilungskriterien genügt. In dem vorliegenden Beispiel lautet das Ergebnis der Beurteilung in Schritt SP307 "ja". In Schritt SP308 beurteilt die EWS 1, ob die Mehrebenen-Erkennungsregel eingestellt ist. In dem vorliegenden Beispiel lautet das Ergebnis der Beurteilung in Schritt SP308 "ja".
In Schritt SP309 wird die Mehrebenenerkennung durchgeführt. Genauer zeigen die Fig. 14 und 15 einen Verfahrensablauf der Mehrebenenerkennung in Schritt SP309. Wenn die Mehrebenenerkennung in Schritt SP309a beginnt, liest die EWS 1 in Schritt SP309b eine erste Parallelerkennungsregel 35 für die Mehrebenenerkennung. Daraufhin komprimiert die EWS 1 in Schritt SP309c einen Abschnitt der FBM 27a, der dem Abtastbereich S1 entspricht, mit 32 × 1 Bits pro Pixel und erzeugt dadurch die in Fig. 17C gezeigte FBM 27g.
In Schritt SP309d stellt die EWS 1 einen Fehlermodus "A-Linienfehler" ein. Wie in der obenerwähnten zweiten Ausführungsform wird an den Abtastbereichen S1 bis S4 die Erkennung in dem Fehlermodus "A-Linienfehler" durchgeführt. Falls das Ergebnis der Beurteilung in Schritt SP309m "nein" lautet, beurteilt die EWS 1 in Schritt SP309o, ob irgendwelche weiteren Parallelerkennungsregeln verbleiben. In dem vorliegenden Beispiel verbleibt eine Parallelerkennungsregel 36; somit lautet das Ergebnis der Beurteilung in Schritt SP309o "ja". In Schritt SP309p aktualisiert die EWS 1 eine Parallelerkennungsregel, d. h. stellt sie die zweite Parallelerkennungsregel 36 für die Mehrebenenerkennung ein. Anschließend wird an dem Abtastbereich S1 wie in der obenerwähnten zweiten bevorzugten Ausführungsform anhand der Parallelerkennungsregel 36 die Erkennung ausgeführt. Falls das Ergebnis der Erkennung in SP309o "nein" lautet, geht das Verfahren zu Schritt SP309q, wodurch die Mehrebenenerfassung abgeschlossen wird.
Wie in Fig. 13 gezeigt ist, aktualisiert die EWS 1 nach der Beurteilung in Schritt SP310 in Schritt SP311 einen Abtastbereich, um den Abtastbereich S2 neben dem Abtastbereich S1 einzustellen. Da das Ergebnis der Beurteilung des Abtastbereichs S2 in Schritt SP307 "nein" lautet, wird in Schritt SP311 nach der Beurteilung in Schritt SP310 der nächste Abtastbereich S3 eingestellt. Das Ergebnis der Beurteilung des Abtastbereichs S3 in Schritt SP307 lautet "ja"; somit geht das Verfahren nach der Beurteilung in Schritt SP308 zu der Mehrebenenerkennung in Schritt SP309.
Wie in den Fig. 14 und 15 gezeigt ist, wird die Erkennung anhand der ersten Parallelerkennungsregel 35 für die Mehrebeneneerkennung auf die obenbeschriebene Weise ausgeführt. Daraufhin aktualisiert die EWS 1 in Schritt SP309p eine Parallelerkennungsregel, d. h. stellt sie die zweite Parallelerkennungsregel 36 für die Mehrebenenerkennung ein. In Schritt SP309c komprimiert die EWS 1 einen Abschnitt der FBM 27a, der dem Abtastbereich S3 mit 2 × 2 Bits pro Pixel entspricht, und erzeugt dadurch die in Fig. 17D gezeigte FBM 27h. Daraufhin stellt die EWS 1 in Schritt SP309d den Fehlermodus "Bitfehler" ein. Wie in der obenerwähnten zweiten bevorzugten Ausführungsform wird an den Abtastbereichen T1 bis T64 die Erkennung in dem Fehlermodus "Bitfehler" ausgeführt. Falls das Ergebnis der Beurteilung in Schritt SP309o "nein" lautet, geht das Verfahren anschließend zu Schritt SP309q, wodurch das Mehrebenen-Erkennungsverfahren abgeschlossen wird.
Wie in Fig. 13 gezeigt ist, aktualisiert die EWS 1 nach der Beurteilung in Schritt SP310 in Schritt SP311 einen Abtastbereich, d. h. stellt sie den Abtastbereich S4 neben dem Abtastbereich S3 ein. Da das Ergebnis der Beurteilung des Abtastbereichs S4 in Schritt SP307 "nein" lautet, beurteilt die EWS 1 in Schritt SP312 nach der Beurteilung in Schritt SP310, ob irgendwelche weiteren Fehlermodi verbleiben. In Schritt SP313 stellt die EWS 1 einen zweiten Fehlermodus, "B-Linienfehler", für die normale Erkennung ein. Obgleich dies nicht beschrieben ist, wird die Erkennung anschließend in dem Fehlermodus "B-Linienfehler" ausgeführt.
Falls das Ergebnis der Beurteilung in Schritt SP312 "nein" lautet, beurteilt die EWS 1 in Schritt SP314, ob irgendwelche weiteren Parallelerkennungsregeln verbleiben. Falls irgendwelche weiteren Parallelerkennungsregeln verbleiben, wird in Schritt SP315 eine zweite Parallelerkennungsregel für die normale Erkennung eingestellt und anhand dieser Parallelerkennungsregel die Erkennung ausgeführt. Falls keine Parallelerkennungsregel verbleibt, geht das Verfahren zu Schritt SP316, wodurch die Fehlererkennung abgeschlossen wird.
Gemäß dem Fehleranalyseverfahren der dritten bevorzugten Ausführungsform kann die Fehlererkennung für einzelne Fehlermodi wie in dem Fehleranalyseverfahren gemäß der obenerwähnten zweiten bevorzugten Ausführungsform ausgeführt werden. Außerdem werden die FBMs 27g und 27h nach der Bestimmung eines Fehlerbereichs in der FBM 27b lediglich für einen Abschnitt erzeugt, der dem Fehlerbereich entspricht. Dies minimiert eine Zunahme der zu verarbeitenden Datenmenge.

Vierte bevorzugte Ausführungsform

Die Fig. 18 bis 21 sind Ablaufpläne zur Erläuterung eines Fehleranalyseverfahrens gemäß einer vierten bevorzugten Ausführungsform der Erfindung. Im folgenden wird mit Schwerpunkt auf seine Unterschiede gegenüber dem Fehleranalyseverfahren gemäß der obenerwähnten dritten bevorzugten Ausführungsform anhand der Fig. 1, 7A bis 7D und 18 bis 21 das Fehleranalyseverfahren gemäß der vierten bevorzugten Ausführungsform beschrieben.
Zunächst führt die EWS 1 wie in der obenerwähnten ersten bevorzugten Ausführungsform die Verarbeitung der Schritte SP101 bis SP103 aus. In Schritt SP401 zählt die EWS 1 eine Gesamtzahl der Fehlerbits (FBC), die in der FBM 27a vorhanden sind. In dem vorliegenden Beispiel ist FBC = 68. Die Zählung der FBC kann gleichzeitig mit dem Erzeugen der FBM 27a durchgeführt werden. Daraufhin führt die EWS 1 wie in der obenerwähnten ersten bevorzugten Ausführungsform die Verarbeitung der Schritte SP104 bis SP108 aus.
In Schritt SP109 wird die Mehrebenenerkennung des Abtastbereichs S1 ausgeführt. Zunächst führt die EWS 1, wie in den Fig. 20 und 21 gezeigt ist, wie in der obenerwähnten ersten Ausführungsform die Verarbeitung der Schritte SP109a und SP109b aus, in denen die FBM 27c erzeugt wird. In Schritt SP402 zählt die EWS 1 die Gesamtzahl der Fehlerbits (FBCn), die in einem Abschnitt der FBM 27a vorhanden sind, der dem Abtastbereich S1 entspricht. Dabei ist n eine natürliche Zahl, die der Häufigkeit entspricht, mit der die Mehrebenenerkennung ausgeführt worden ist. Beispielsweise ist in der ersten Mehrebenenerkennung n = 1 und in der zweiten Mehrebenenerkennung n = 2. In dem vorliegenden Beispiel ist FBCn = FBC1 = 64. Daraufhin führt die EWS 1 wie in der obenerwähnten ersten bevorzugten Ausführungsform die Verarbeitung der Schritte SP109c bis SP109j aus.
In Schritt SP403 löscht die EWS 1 die Defektpixel 28c aus der FBM 27c und subtrahiert eine Gesamtzähl der Fehlerbits 28a, die den gelöschten Defektpixeln 28c entspricht, sowohl von der FBC als auch von der FBCn. In dem vorliegenden Beispiel wird die FBC nach der Subtraktion in Schritt SP403 zu 4 und die FBCn zu 0.
In Schritt SP404 beurteilt die EWS 1, ob FBCn = 0 ist. In dem vorliegenden Beispiel ist FBCn = 0; somit lautet das Ergebnis der Beurteilung in Schritt SP404 "ja". Dementsprechend geht das Verfahren zu Schritt SP109n, wodurch das Mehrebenen-Erkennungsverfahren für den Abtastbereich S1 abgeschlossen wird.
Wie in Fig. 19 gezeigt ist, beurteilt die EWS 1 in Schritt SP405, ob FBC = 0 ist. In dem vorliegenden Beispiel ist FBC = 4; somit lautet das Ergebnis der Beurteilung in SP405 "nein". Daraufhin wird wie in der obenerwähnten ersten bevorzugten Ausführungsform nach Einstellung des Abtastbereichs S2 der Abtastbereich S3 eingestellt. In Schritt SP109 wird an dem Abtastbereich S3 die Mehrebenenerkennung ausgeführt. In Schritt SP402 zählt die EWS 1 die FBCn in einem Abschnitt der FBM 27a, der dem Abtastbereich 53 entspricht. In dem vorliegenden Beispiel ist FBCn = 4. Daraufhin erzeugt die EWS 1 wie in der obenerwähnten ersten bevorzugten Ausführungsform nach der Mehrebenenerkennung in dem ersten Fehlermodus "A-Linienfehler" die FBM 27d und beginnt sie mit der Erkennung in dem zweiten Fehlermodus "Bitfehler".
Beginnend von dem Abtastbereich U1 wird die Erkennung in dem Fehlermodus "Bitfehler" ausgeführt, während gleichzeitig die Abtastbereiche aktualisiert werden. Jedesmal, wenn in Schritt SP109j ausführliche Fehlerinformationen erhalten werden, wird das Löschen eines Defektpixels 29c aus der FBM 27d und die Subtraktion aus der FBC und aus der FBCn ausgeführt. In dem vorliegenden Beispiel wird die FBCn zu dem Zeitpunkt, zu dem das Defektpixel 29c, das dem Abtastbereich U46 entspricht, gelöscht wird, zu 0. Folglich lautet die Antwort auf die Beurteilung in Schritt SP404 "ja", wodurch das Verfahren zu Schritt SP109n geht und dadurch die Mehrebenenerkennung des Abtastbereichs S3 abgeschlossen wird.
Wie in Fig. 19 gezeigt ist, beurteilt die EWS 1 daraufhin in Schritt SP405, ob FBC = 0 ist. In dem vorliegenden Beispiel ist FBC = 0; somit lautet das Ergebnis der Beurteilung in Schritt SP405 "ja". Dementsprechend geht das Verfahren zu Schritt SP114, wodurch die Fehlererkennung abgeschlossen wird.
Gemäß dem Fehleranalyseverfahren der vierten bevorzugten Ausführungsform wird zuvor die Gesamtanzahl der Fehlerbits erhalten, die in der FBM 27a vorhanden sind, wobei während des Verfahrens der Fehlererkennung mit dem Abtasten der FBMs 27c und 27d die Fehlererkennung zu dem Zeitpunkt abgeschlossen wird, zu dem eine kumulative Summe der schrittweise bestimmten Fehlerbits die zuvor erhaltene Gesamtzahl erreicht. Dadurch wird die Notwendigkeit vermieden, nach Bestimmung aller Fehlerbits eine unnötige Abtastung auszuführen, wodurch die Zeit, die die Erkennung dauert, im Vergleich zu dem Fehleranalyseverfahren gemäß der obenerwähnten ersten bevorzugten Ausführungsform verkürzt werden kann.

Fünfte bevorzugte Ausführungsform

Die Fig. 22 und 23 sind Ablaufpläne zur Erläuterung eines Fehleranalyseverfahrens gemäß einer fünften bevorzugten Ausführungsform der Erfindung. Im folgenden wird mit Schwerpunkt auf seine Unterschiede gegenüber dem Fehleranalyseverfahren gemäß der obenerwähnten zweiten Ausführungsform anhand der Fig. 1, 10, 11A bis 11C, 22 und 23 das Fehleranalyseverfahren gemäß der fünften bevorzugten Ausführungsform beschrieben.
Wenn die Fehlererkennung in Schritt SP201 beginnt, zählt die EWS 1 in Schritt SP501 die Gesamtzahl der Fehlerbits (FBC), die in der FBM 27a vorhanden sind. In dem vorliegenden Beispiel ist FBC = 68. Daraufhin erzeugt die EWS 1 wie in der obenerwähnten zweiten bevorzugten Ausführungsform die FBM 27e und führt anhand der ersten Parallelerkennungsregel 33 die Verarbeitung der Schritte SP202 bis SP210 aus.
In Schritt SP502 löscht die EWS 1 die Defektpixel 28e aus der FBM 27e und subtrahiert eine Gesamtzahl der Fehlerbits 28a, die den gelöschten Defektpixeln 28e entsprechen, von der FBC. In dem vorliegenden Beispiel wird die FBC nach der Subtraktion in Schritt SP502 zu 4.
In Schritt SP503 beurteilt die EWS 1, ob FBC = 0 ist. In dem vorliegenden Beispiel ist FBC = 4; somit lautet das Ergebnis der Beurteilung in Schritt SP503 "nein". Anschließend wird wie in der obenerwähnten zweiten bevorzugten Ausführungsform die FBM 27f erzeugt und anhand der zweiten Parallelerkennungsregel 34 die Fehlererkennung ausgeführt.
Beginnend von dem Abtastbereich U1 wird anhand der Parallelerkennungsregel 34 die Erkennung ausgeführt, während gleichzeitig die Abtastbereiche aktualisiert werden. Jedesmal, wenn in Schritt SP210 ausführliche Fehlerinformationen erhalten werden, wird in Schritt SP502 die Löschung eines Defektpixels 29f aus der FBM 27f und die Subtraktion von der FBC ausgeführt. In dem vorliegenden Beispiel wird die FBC zu dem Zeitpunkt, zu dem das dem Abtastbereich U190 entsprechende Defektpixel 29f gelöscht wird, zu 0. Folglich lautet die Antwort auf die Beurteilung in Schritt SP503 "ja", wobei das Verfahren zu Schritt SP216 geht und die Fehlererkennung abgeschlossen wird.
Gemäß dem Fehleranalyseverfahren der fünften bevorzugten Ausführungsform wird die Gesamtzahl der Fehlerbits, die in der FBM 27a vorhanden sind, zuvor erhalten und während des Verfahrens der Fehlererkennung mit der Abtastung der FBMs 27e und 27f zu dem Zeitpunkt, zu dem die schrittweise bestimmte kumulative Summe der Fehlerbits die zuvor erhaltene Gesamtzahl erreicht, die Fehlererkennung abgeschlossen. Dies vermeidet die Notwendigkeit, nach der Bestimmung aller Fehlerbits eine unnötige Abtastung auszuführen, wodurch die Zeit, die die Erkennung dauert, im Vergleich zu dem Fehleranalyseverfahren gemäß der obenerwähnten zweiten bevorzugten Ausführungsform verkürzt wird.

Sechste bevorzugte Ausführungsform

Die Fig. 24 bis 27 sind Ablaufpläne zur Erläuterung eines Fehleranalyseverfahrens gemäß einer sechsten bevorzugten Ausführungsform der Erfindung. Im folgenden wird mit Schwerpunkt auf seine Unterschiede gegenüber dem Fehleranalyseverfahren gemäß der obenerwähnten dritten bevorzugten Ausführungsform anhand der Fig. 1, 16, 17A bis 17D und 24 bis 27 das Fehleranalyseverfahren gemäß der sechsten bevorzugten Ausführungsform beschrieben.
Wenn die Fehlererkennung in Schritt SP301 beginnt, zählt die EWS 1 in Schritt SP601 die Gesamtzahl der Fehlerbits (FBC), die in der FBM 27a vorhanden sind. In dem vorliegenden Beispiel ist FBC = 68. Daraufhin führt die EWS 1 wie in der obenerwähnten dritten bevorzugten Ausführungsform die Verarbeitung der Schritte SP302 bis SP308 aus.
In Schritt SP309 wird die Mehrebenenerkennung des Abtastbereichs S1 ausgeführt. Wie in den Fig. 26 und 27 gezeigt ist, führt die EWS 1 wie in der obenerwähnten dritten bevorzugten Ausführungsform die Verarbeitung der Schritte SP309a bis SP309c aus, wobei sie die FBM 27g erzeugt.
In Schritt SP602 zählt die EWS 1 die Gesamtzahl der Fehlerbits (FBCn), die in einem Abschnitt der FBM 27a vorhanden sind, der dem Abtastbereich S1 entspricht. In dem vorliegenden Beispiel ist FBCn = 64. Daraufhin führt die EWS 1 wie in der obenerwähnten dritten bevorzugten Ausführungsform die Verarbeitung der Schritte SP309d bis SP309k aus.
In Schritt SP603 löscht die EWS 1 die Defektpixel 28g aus der FBM 27g und subtrahiert eine Gesamtzahl der Fehlerbits 28a, die den gelöschten Defektpixeln 28g entspricht, sowohl von der FBC als auch von der FBCn. In dem vorliegenden Beispiel wird nach der Subtraktion in Schritt SP603 die FBC zu 4 und die FBCn zu 0.
In Schritt SP604 beurteilt die EWS 1, ob FBCn = 0 ist. In dem vorliegenden Beispiel ist FBCn = 0; somit lautet das Ergebnis der Beurteilung in Schritt SP604 "ja". Dementsprechend geht das Verfahren zu Schritt SP309q, wodurch das Verfahren für die Mehrebenenerkennung des Abtastbereichs S1 abgeschlossen wird.
Daraufhin beurteilt die EWS 1 in Schritt SP605, wie in Fig. 25 gezeigt ist, ob FBC = 0 ist. In dem vorliegenden Beispiel ist FBC = 4; somit lautet das Ergebnis der Bestimmung in Schritt SP605 "nein". Daraufhin wird wie in der obenerwähnten dritten bevorzugten Ausführungsform nach Einstellung des Abtastbereichs S2 der Abtastbereich S3 eingestellt. In Schritt SP309 wird die Mehrebenenerkennung des Abtastbereichs S3 ausgeführt. In Schritt SP602 zählt die EWS 1 die FBCn in einem Abschnitt der FBM 27a, der dem Abtastbereich 53 entspricht. In dem vorliegenden Beispiel ist FBCn = 4. Daraufhin erzeugt die EWS 1 wie in der obenerwähnten dritten bevorzugten Ausführungsform nach der Erkennung anhand der ersten Parallelerkennungsregel 35 die FBM 27h und beginnt sie anhand der zweiten Parallelerkennungsregel 36 mit der Erkennung.
Beginnend von dem Abtastbereich T1 wird anhand der Parallelerkennungsregel 36 die Erkennung ausgeführt, während gleichzeitig die Abtastbereiche aktualisiert werden. Jedesmal, wenn in Schritt SP309k ausführliche Fehlerinformationen erhalten werden, werden in Schritt SP603 das Löschen eines Defektpixels 29h aus der FBM 27h und die Subtraktion von der FBC und von der FBCn ausgeführt. In dem vorliegenden Beispiel wird FBCn zu dem Zeitpunkt, zu dem das dem Abtastbereich T62 entsprechende Defektpixel 29h gelöscht wird, zu 0. Folglich lautet die Antwort auf die Beurteilung in Schritt SP604 "ja", wobei das Verfahren zu Schritt SP309q geht und dadurch die Mehrebenenerkennung des Abtastbereichs S3 abgeschlossen wird.
Wie in Fig. 25 gezeigt ist, beurteilt die EWS 1 in Schritt SP605, ob FBC = 0 ist. In dem vorliegenden Beispiel ist FBC = 0; somit lautet das Ergebnis der Beurteilung in Schritt SP605 "ja". Dementsprechend geht das Verfahren zu Schritt SP316, wodurch die Fehlererkennung abgeschlossen wird.
Gemäß dem Fehleranalyseverfahren der sechsten bevorzugten Ausführungsform wird die Gesamtzahl der Fehlerbits, die in der FBM 27a vorhanden sind, im voraus erhalten und während des Verfahrens der Fehlererkennung mit der Abtastung der FBMs 27g und 27h zu dem Zeitpunkt, zu dem eine schrittweise bestimmte kumulative Summe der Fehlerbits die zuvor erhaltene Gesamtzahl erreicht, die Fehlererkennung abgeschlossen. Dies vermeidet die Notwendigkeit, eine unnötige Abtastung auszuführen, nachdem sämtliche Fehlerbits bestimmt worden sind, wodurch die Zeitdauer, die die Erkennung dauert, im Vergleich zu dem Fehleranalyseverfahren gemäß der obenerwähnten dritten bevorzugten Ausführungsform verkürzt wird.

Siebente bevorzugte Ausführungsform

Fig. 28 ist ein Diagramm einer Erkennungsregel eines Fehleranalyseverfahrens gemäß einer siebenten bevorzugten Ausführungsform der Erfindung. Die Fig. 29A bis 29C sind Diagramme der FBMs 42a bis 42c in dem Fehleranalyseverfahren gemäß der siebenten bevorzugten Ausführungsform.
Das Fehleranalyseverfahren gemäß der siebenten bevorzugten Ausführungsform bezieht sich auf Verbesserungen in dem Verfahren zum Erzeugen der FBM 27e durch Kompression der FBM 27a in der obenerwähnten zweiten bevorzugten Ausführungsform und in dem Verfahren zum Erzeugen der FBM 27g durch Kompression der FBM 27a in der obenerwähnten dritten bevorzugten Ausführungsform.
Wie in Fig. 29A gezeigt ist, enthält die Ausgangs-FBM 42a 8 Fehlerbits 43a und 10 Fehlerbits 44a. Die Fehlerbits 43a bilden einen Linienfehler mit einer Eigenschaft, daß alle vier Bits ein Fehler auftritt. Die Fehlerbits 44a sind Bitfehler, die auf einer Geraden angeordnet sind.
In dem Fehleranalyseverfahren gemäß der siebenten bevorzugten Ausführungsform komprimiert die EWS 1 die 32 × 32-Bit-FBM 42a anhand des Inhalts der Position 18 in der in Fig. 28 gezeigten Erkennungsregel mit 4 × 1 Bits pro Pixel und erzeugt dadurch die in Fig. 29B gezeigte FBM 42b. Ein Pixel in der FBM 42b entspricht 4 Bits (4 × 1 Bits) in der FBM 42a. Die FBM 42b enthält 8 Pixel in einer einzelnen Linie. Falls die FBM 42a anhand des Inhalts der Position 32 in der in Fig. 28 gezeigten Erkennungsregel in den 4 Bits auch nur ein einziges Fehlerbit enthält, stellt die EWS 1 in der FBM 42b ein Pixel, das diesen 4 Bits entspricht, als Defektpixel ein. Falls dagegen in den 4 Bits kein einzelnes Fehlerbit vorhanden ist, wird ein Pixel, das diesen 4 Bits entspricht, als Nichtdefektpixel definiert. Die FBM 42b enthält 8 Defektpixel 43b, die den Fehlerbits 43a entsprechen, und 3 Defektpixel 44b, die den Fehlerbits 44a entsprechen.
Daraufhin komprimiert die EWS 1 die FBM 42b anhand des Inhalts einer Position 40 in der in Fig. 28 gezeigten Erkennungsregel mit 8 × 1 Pixeln pro Pixel und erzeugt dadurch die in Fig. 29C gezeigte FBM 42c. Ein Pixel in der FBM 42c entspricht einer einzelnen Linie (8 Pixeln) der FBM 42b. Falls die FBM 42b anhand des Inhalts einer Position 41 in der in Fig. 28 gezeigten Erkennungsregel 4 oder mehr Defektpixel in einer einzelnen Linie enthält, stellt die EWS 1 ein Pixel in der FBM 42c, das dieser Linie entspricht, als Defektpixel ein. Falls die Anzahl der Defektpixel in einer einzelnen Linie dagegen kleiner als 4 ist, wird ein Pixel, das dieser Linie entspricht, als Nichtdefektpixel eingestellt. Die FBM 42c enthält ein Defektpixel 43c, das den Defektpixeln 43b entspricht. Da es in der FBM 42b lediglich drei Defektpixel 44b gibt, enthält die FBM 42c dagegen kein Defektpixel 44c, das den Defektpixeln 44b entspricht.
Wie oben beschrieben wurde, wird die FBM 42c gemäß dem Fehleranalyseverfahren der siebenten bevorzugten Ausführungsform dadurch erzeugt, daß die FBM 42a in zwei Schritten komprimiert wird. Somit können die den Fehlerbits 43a entsprechenden Defektpixel 43c auch dann mit hoher Genauigkeit in der FBM 42c eingestellt werden, wenn die FBM 42a die Fehlerbits 43a enthält, die aufeinanderfolgend voneinander beabstandet sind und einen Linienfehler bilden.
Obgleich der Kompressionsschwellenwert, d. h. die Position 32a in der in Fig. 10 gezeigten Erkennungsregel, auf 16 Bits eingestellt ist, kann der Schwellenwert auch auf 8 Bits verringert werden, um in der FBM 42c das den Fehlerbits 43a entsprechende Defektpixel 43c einzustellen. In diesem Fall wird allerdings ein den Fehlerbits 44a entsprechendes Defektpixel 44c in der FBM 42c fälschlich eingestellt. Dagegen wird in dem Fehleranalyseverfahren gemäß der siebenten bevorzugten Ausführungsform wie oben beschrieben kein den Fehlerbits 44a entsprechendes Defektpixel 44c eingestellt.

Achte bevorzugte Ausführungsform

Fig. 30 ist ein Diagramm einer Erkennungsregel eines Fehleranalyseverfahrens gemäß einer achten bevorzugten Ausführungsform der Erfindung. Die Fig. 31A und 31B sind Diagramme, die jeweils die FBMs 47a und 47b in dem Fehleranalyseverfahren gemäß der achten bevorzugten Ausführungsform zeigen.
Das Fehleranalyseverfahren gemäß der achten bevorzugten Ausführungsform bezieht sich auf eine Abwandlung des Verfahrens zum Erzeugen der FBM 27b durch Kompression der FBM 27a in der obenerwähnten ersten und dritten bevorzugten Ausführungsform.
In der achten bevorzugten Ausführungsform wird eine Speicherzellenanordnung in einer zu testenden Speicher-LSI in drei Blöcke geteilt, die jeweils die Blockgrößen 20 × 32 Bits, 24 × 32 Bits und 20 × 32 Bits besitzen. Wie in Fig. 31 A gezeigt ist, besitzt die Ausgangs-FBM 47a ein Muster, in dem 2048 (64 × 32) Bits in einer Matrix angeordnet sind. Die FBM 47a wird entsprechend dem Muster einer Speicherzellenanordnung in drei Blöcke BL1a, BL2a und BL3a geteilt. In Fig. 31A sind die Grenzen zwischen angrenzenden Blöcken mit dicken durchgezogenen Linien gezeigt. Die Blockgrößen der Blöcke BL1a bis BL3a sind jeweils 20 × 32 Bits, 24 × 32 Bits und 20 × 32 Bits. Ferner enthält die FBM 47a die 48 Fehlerbits 48a, die einen Linienfehler bilden.
In dem Fehleranalyseverfahren gemäß der achten bevorzugten Ausführungsform komprimiert die EWS 1 die FBM 47a anhand des Inhalts der Position 18 in der in Fig. 30 gezeigten Erkennungsregel mit 4 × 4 Bits pro Pixel und erzeugt dadurch die in Fig. 31B gezeigte FBM 47b. Ein Pixel in der FBM 47b entspricht 16 Bits (4 × 4 Bits) in der FBM 47a. Wie die FBM 47a ist auch die FBM 47b entsprechend dem Muster der Speicherzellenanordnung in drei Blöcke BL1b, BL2b und BL3b geteilt. In Fig. 31B sind die Grenzen zwischen angrenzenden Blöcken mit dicken durchgezogenen Linien bezeichnet. Die Blockgröße der Blöcke BL1b und BL3b beträgt 5 × 8 Pixel und die des Blocks BL2b 6 × 8 Pixel. Die EWS 1 stellt unter Bezugnahme auf den Inhalt der Position 32 in der in Fig. 30 gezeigten Erkennungsregel Defekt- und Nichtdefektpixel in der FBM 47b ein. Die FBM 47b enthält sechs Defektpixel 48b, die den Fehlerbits 48a entsprechen.
Wie in Fig. 30 gezeigt ist, werden die Blockgrößen der Blöcke BL1b bis BL3b in bezug auf die X-Richtung durch eine Position 45, die die Fehlergröße betrifft, und durch eine Position 46, die die Abtastgröße betrifft, beschrieben, wobei jede Blockgröße durch ein Komma getrennt ist. In den Schritten SP105 und SP305 stellt die EWS 1 anhand des Inhalts der Position 45 5 × 1 Pixel in der ersten Linie des Blocks BL1b als ersten Abtastbereich ein, 6 × 1 Pixel in der ersten Linie des Blocks BL2b als zweiten Abtastbereich ein und 5 × 1 Pixel in der ersten Linie des Blocks BL3b als dritten Abtastbereich ein. In den Schritten SP111 und SP311 stellt die EWS 1 anhand des Inhalts der Position 46 5 × 1 Pixel in der zweiten Linie des Blocks BL1b als vierten Abtastbereich ein, 6 × 1 Pixel in der zweiten Linie des Blocks BL2b als fünften Abtastbereich ein und 5 × 1 Pixel in der zweiten Linie des Blocks BL3b als sechsten Abtastbereich ein. Anschließend wird auf ähnliche Weise ein Abtastbereich aktualisiert.
Gemäß dem Fehleranalyseverfahren der achten bevorzugten Ausführungsform kann auch dann, wenn ein zu testendes Objekt eine Speicher-LSI mit einer Speicherzellenanordnung ist, die in mehrere Blöcke mit verschiedenen Blockgrößen geteilt ist, für jeden der Blöcke BL1b bis BL3b eine richtige Fehleranalyse dadurch ausgeführt werden, daß die Blockgrößen der Blöcke BL1b bis BL3b der FBM 47b in bezug auf die X-Richtung in der Erkennungsregel aufgelistet werden.

Neunte bevorzugte Ausführungsform

Fig. 32 ist ein Diagramm einer Erkennungsregel eines Fehleranalyseverfahrens gemäß einer neunten bevorzugten Ausführungsform der Erfindung. In der obigen achten bevorzugten Ausführungsform sind die Blockgrößen der Blöcke BL1b bis BL3b in bezug auf die X-Richtung, wie in Fig. 30 gezeigt ist, in den unteren Positionen 45 und 46 in der Erkennungsregel aufgeführt. Andererseits ist in dem Fehleranalyseverfahren gemäß der neunten bevorzugten Ausführungsform, wie in Fig. 32 gezeigt ist, zu Beginn der Erkennungsregel eine Position 49 vorgesehen, die den "X-Block" betrifft. Die Position 49 beschreibt die Blockgrößen der Blöcke BL1a bis BL3a in bezug auf die X-Richtung, wobei jede Blockgröße durch ein Komma getrennt ist. Falls mehrere Blöcke verschiedene Blockgrößen in bezug auf die Y-Richtung besitzen, sollte eine Position vorgesehen werden, die den "Y-Block" betrifft. Falls es mehrere Arten von Blöcken gibt, sollte eine Position vorgesehen sein, die den "X- oder Y-Block n" (mit n = 1, 2, 3, . . .) betrifft.
Die EWS 1 teilt die einzelnen Werte "20, 24, 20" der Position 49 durch "4", das Kompressionsverhältnis in bezug auf die X- Richtung, und stellt unter Verwendung der durch die Division erhaltenen Werte "5, 6, 5" einen Abtastbereich ein oder aktualisiert diesen. Dadurch werden ähnliche Operationen zum Einstellen oder Aktualisieren eines Abtastbereichs erreicht, wie sie in der obenerwähnten achten bevorzugten Ausführungsform beschrieben wurden.
Gemäß dem Fehleranalyseverfahren der neunten bevorzugten Ausführungsform werden zu Beginn der Erkennungsregel, anstatt die Blockgrößen der Blöcke BL1b bis BL3b in den Positionen 45 und 46 der Erkennungsregel aufzuführen, die Blockgrößen der Blöcke BL1a bis BL3a beschrieben. Dies vereinfacht im Vergleich zu der obenerwähnten achten bevorzugten Ausführungsform den Inhalt der Beschreibung der Erkennungsregel.

Zehnte bevorzugte Ausführungsform

Fig. 33 ist ein Diagramm einer Erkennungsregel eines Fehleranalyseverfahrens gemäß einer zehnten bevorzugten Ausführungsform der Erfindung. Die Fig. 34A und 34B sind Diagramme, die jeweils die FBMs 47a und 47c in dem Fehleranalyseverfahren gemäß der zehnten bevorzugten Ausführungsform zeigen.
Wie in Fig. 33 gezeigt ist, beschreibt eine Position 50 ein Kompressionsverhältnis bei der Kompression der FBM 47a, wobei das Kompressionsverhältnis in bezug auf die X-Richtung mehrere durch Komma getrennte Werte enthält. Diese mehreren Werte geben an, wie die Anzahl der Bits in bezug auf die X- Richtung in der FBM 47a während der Kompression zu teilen ist. In dem vorliegenden Beispiel beschreibt die Position 50, daß eine einzelne Linie (64 Bits) der FBM 47a in 10, 10, 12, 12, 10 und 10 Bits geteilt wird.
In den Schritten SP103 und SP303 komprimiert die EWS 1 anhand des Inhalts der Position 50 die FBM 47a und erzeugt dadurch die in Fig. 34B gezeigte FBM 47c. Die Blockgröße der Blöcke BL1b bis BL3b beträgt 2 × 8 Pixel. Ein Pixel in den Blöcken BL1b und BL3b entspricht 10 × 4 Bits in der FBM 47a, und ein Pixel in dem Block BL2b entspricht 12 × 4 Bits in der FBM 47a.
Wie oben beschrieben wurde, kann gemäß dem Fehleranalyseverfahren der zehnten bevorzugten Ausführungsform auch dann, wenn ein zu testendes Objekt eine Speicher-LSI ist, die eine Speicherzellenanordnung besitzt, die in mehrere Blöcke mit verschiedenen Blockgrößen geteilt ist, durch Ändern des Kompressionsverhältnisses für jeden Block eine richtige Fehleranalyse ausgeführt werden.
Um die Größe jedes Pixels zwischen den jeweiligen Blöcken BL1b bis BL3b der FBM 47b in der obenerwähnten achten und neunten bevorzugten Ausführungsform anzugleichen, muß das Kompressionsverhältnis in bezug auf die X-Richtung in den jeweiligen Blöcken BL1a bis BL3a auf ein gemeinsames Maß der Anzahl der Bits in bezug auf die X-Richtung eingestellt werden. Dagegen gibt es in dem Fehleranalyseverfahren gemäß der zehnten bevorzugten Ausführungsform keine solchen Beschränkungen, wobei das Kompressionsverhältnis in bezug auf die X- Richtung größer als in der obenerwähnten achten und neunten Ausführungsform eingestellt werden kann. Dies verringert die zu verarbeitende Datenmenge.

Elfte bevorzugte Ausführungsform

Fig. 35 ist ein Diagramm einer Erkennungsregel eines Fehleranalyseverfahrens gemäß einer elften bevorzugten Ausführungsform der Erfindung. Wie in Fig. 33 gezeigt ist, beschreibt die Position 50 in der Erkennungsregel in der obigen zehnten bevorzugten Ausführungsform mehrere Werte, die direkt angeben, wie die Anzahl der Bits in einer einzelnen Linie der FBM 47a zu teilen ist. Dagegen ist die Position 49, die den "X- Block" betrifft, in dem Fehleranalyseverfahren gemäß der elften bevorzugten Ausführungsform wie in der obenerwähnten neunten bevorzugten Ausführungsform zu Beginn der Erkennungsregel vorgesehen.
Die EWS 1 teilt die einzelnen Werte "20, 24, 20" der Position 49 durch "2", die Anzahl der Pixel in bezug auf die X-Richtung in jedem der Blöcke BL1b bis BL3b, und verwendet für eine Position 51 die durch die Division erhaltenen Werte "10, 12, 10" für die jeweiligen Blöcke BL1a bis BL3a als Kompressionsverhältnis in bezug auf die X-Richtung. Dadurch werden ähnliche Operationen erhalten, wie sie in der obenerwähnten zehnten bevorzugten Ausführungsform bei der Kompression der FBM 47a beschrieben wurden.
Anstatt mehrere Werte aufzuführen, die direkt angeben, wie die Anzahl der Bits in einer einzelnen Linie der FBM 47a zu teilen ist, werden gemäß dem Fehleranalyseverfahren der elften bevorzugten Ausführungsform die Blockgrößen der Blöcke BL1a bis BL3a zu Beginn der Erkennungsregel beschrieben. Dies vereinfacht im Vergleich zu der obenerwähnten zehnten bevorzugten Ausführungsform den Inhalt der Beschreibung der Erkennungsregel.

Zwölfte bevorzugte Ausführungsform

Fig. 36 ist ein Diagramm einer Erkennungsregel eines Fehleranalyseverfahrens gemäß einer zwölften bevorzugten Ausführungsform der Erfindung. Die Fig. 37A, 37B, 37C und 37D sind Diagramme, die jeweils die FBMs 53a, 53b, 56a und 56d in dem Fehleranalyseverfahren gemäß der zwölften bevorzugten Ausführungsform zeigen.
Das Fehleranalyseverfahren gemäß der zwölften bevorzugten Ausführungsform bezieht sich auf Verbesserungen in der Nachbarbedingung, die bei der Beurteilung in der normalen und in der Mehrebenenerkennung in dem Fehleranalyseverfahren gemäß der obenerwähnten ersten bis dritten bevorzugten Ausführungsform verwendet wird.
Wie in Fig. 36 gezeigt ist, ist die Position 22, die die Nachbarbedingung betrifft, in der Erkennungsregel gemäß der zwölften bevorzugten Ausführungsform auf "spezial" eingestellt. Eine Position 52 ist nur dann wirksam, wenn die Position 22 auf "spezial" eingestellt ist. In der Position 52 können ausführliche Nachbarbedingungen in Aufwärts- und Abwärtsrichtung und in Rechts- und Linksrichtung einzeln entweder auf "OK" oder auf "keine" oder auf "0-1" eingestellt werden. In der in Fig. 36 gezeigten Erkennungsregel wird eine Nachbarbedingung in bezug auf den Fehlermodus "A-Linienfehler" für die Aufwärtsrichtung beispielsweise auf "0-1" eingestellt. Das heißt, daß bei der Fehlererkennung anhand der komprimierten FBM, falls die Anzahl der Defektpixel, die an eine spezifische Linie von Defektpixeln in bezug auf die Aufwärtsrichtung angrenzen, im Bereich von 0 bis 1 liegt, diese Defektpixellinie als Linienfehler in dem Fehlermodus "A-Linienfehler" erkannt wird, während die Defektpixellinie, falls die obige Anzahl von Defektpixeln außerhalb des Bereichs liegt, in dem Fehlermodus "A-Linienfehler" nicht als Linienfehler erkannt wird.
Wie in Fig. 37A gezeigt ist, enthält die Ausgangs-FBM 53a einen Linienfehler 54a, der entlang der X-Richtung verläuft, und einen Linienfehler 55a, der entlang der Y-Richtung verläuft und den Linienfehler 54a schneidet. Durch Kompression der FBM 53a anhand des Inhalts der Positionen 18 und 32 in der in Fig. 36 gezeigten Erkennungsregel kann die in Fig. 37C gezeigte FBM 53b erhalten werden. Die FBM 53b enthält eine Defektpixellinie 54b, die dem Linienfehler 54a entspricht, und eine Defektpixellinie 55b, die dem Linienfehler 55a entspricht. Die Defektpixellinien 54b und 55b schneiden sich und haben ein Pixel in der zweiten Spalte der dritten Linie der FBM 53b gemeinsam.
Gemäß der in Fig. 36 gezeigten Erkennungsregel beurteilt die EWS 1, ob die Defektpixellinie 54b einem Linienfehler in dem Fehlermodus "A-Linienfehler" entspricht. In dem vorliegenden Beispiel sind die ausführlichen Nachbarbedingungen der Position 52 für die Aufwärts- und Abwärtsrichtung auf "0-1" eingestellt. Somit erkennt die EWS 1 die Defektpixellinie 54b als Linienfehler in dem Fehlermodus "A-Linienfehler".
Nun kann die in Fig. 37D gezeigte FBM 56b durch Kompression der in Fig. 37B gezeigten Ausgangs-FBM 56a erhalten werden. In der FBM 56b erfüllen aber keine Linien die ausführlichen Nachbarbedingungen für die Aufwärts- und für die Abwärtsrichtung; somit wird kein Linienfehler in dem Fehlermodus "A-Linienfehler" erkannt.
Gemäß dem Fehleranalyseverfahren gemäß der zwölften bevorzugten Ausführungsform kann die Genauigkeit der Fehlererkennung dadurch verbessert werden, daß die ausführlichen Nachbarbedingungen für die Aufwärts- und Abwärtsrichtung und für die Rechts- und Linksrichtung einzeln eingestellt werden. Beispielsweise können in der FBM 53a die Linienfehler 54a und 55a, die sich schneiden, richtig erkannt werden.

Dreizehnte bevorzugte Ausführungsform

Die Fig. 38A und 38B sind Diagramme, die jeweils die FBMs 57a und 57b in einem Fehleranalyseverfahren gemäß einer dreizehnten bevorzugten Ausführungsform der Erfindung zeigen.
Anhand des Ergebnisses eines Tests an einer Speicher-LSI unter Verwendung des LSI-Testers 2 wird die in Fig. 38A gezeigte Ausgangs-FBM 57a erzeugt. Die FBM 57a besitzt ein Muster, in dem 4096 (64 × 64) Bits entsprechend dem Muster einer Speicherzellenanordnung in einer Matrix angeordnet sind. In der FBM 57a werden häufig Bitfehler beobachtet.
Die EWS 1 entnimmt einen Teil der FBM 57a und erzeugt eine neue FBM, die daraufhin in der Datenbank 4 registriert wird. In dem vorliegenden Beispiel wird aus der FBM 57a ein 16 × 16-Bitbereich 58, der den Ursprungspunkt O enthält, entnommen und die in Fig. 38B gezeigte FBM 57b erzeugt. Die EWS 1 führt anhand der FBM 57b die Fehleranalyseverfahren gemäß der obenerwähnten ersten bis zwölften bevorzugten Ausführungsform aus.
Gemäß dem Fehleranalyseverfahren der dreizehnten bevorzugten Ausführungsform wird nach der Erzeugung der Ausgangs-FBM 57a ein Teil der FBM 57a oder des Bereichs 58 entnommen und eine neue FBM 57b erzeugt, die von der FBM 57a verschieden ist. Somit wird auch dann, wenn durch die EWS 1 etwa wegen einer großen Größe der FBM 57a oder wegen des häufigen Auftretens von Fehlern in der FBM 57a eine große Datenmenge zu verarbeiten ist, lediglich die FBM 57b als Vertreter einer Fehleranalyse ausgesetzt. Dies verringert die Menge der zu verarbeitenden Daten und verbessert die Effizienz der Fehleranalyse.

Vierzehnte bevorzugte Ausführungsform

Fig. 39 ist ein Diagramm einer Erkennungsregel eines Fehleranalyseverfahrens gemäß einer vierzehnten bevorzugten Ausführungsform der Erfindung. Die Fig. 40A und 40B sind Diagramme, die jeweils die FBMs 57a und 57c in dem Fehleranalyseverfahren gemäß der vierzehnten bevorzugten Ausführungsform zeigen. Wie in der obenerwähnten dreizehnten bevorzugten Ausführungsform wird die in Fig. 40A gezeigte Ausgangs-FBM 57a anhand des Ergebnisses eines Tests an einer Speicher-LSI unter Verwendung des LSI-Testers 2 erzeugt. Die FBM 57a ist in der Datenbank 4 registriert worden.
Die EWS 1 bestimmt anhand des Inhalts der Positionen 59 und 60 in der in Fig. 39 gezeigten Erkennungsregel denjenigen Teil der FBM 57a, der dem Erkennungsverfahren auszusetzen ist. In dem vorliegenden Beispiel wird der 16 × 16-Bitbereich 58 bestimmt, der den Ursprungspunkt O enthält. Der Bereich 58 kann durch die Position 59 in der in Fig. 39 gezeigten Erkennungsregel mit irgendeiner Größe eingestellt werden und kann durch die Position 60 an irgendeine Stelle eingestellt werden. Die EWS 1 führt die Fehleranalyseverfahren gemäß der obenerwähnten ersten bis zwölften bevorzugten Ausführungsform lediglich an dem Bereich 58 aus. Beispielsweise wird die FBM 57a gemäß der in Fig. 39 gezeigten Erkennungsregel mit 2 × 2 Bits pro Pixel komprimiert, um die in Fig. 40B gezeigte FBM 57c zu erzeugen. In der FBM 57c wird nicht alles, sondern lediglich ein Bereich 58c, der dem Bereich 58 entspricht, komprimiert.
Gemäß dem Fehleranalyseverfahren gemäß der vierzehnten bevorzugten Ausführungsform wird die Fehleranalyse nach Erzeugen der Ausgangs-FBM 57a lediglich an einem Teil der FBM 57a, dem Bereich 58, ausgeführt. Somit wird auch dann, wenn durch die EWS 1 eine große Datenmenge zu verarbeiten ist, lediglich ein Bereich 58 als Vertreter der Fehleranalyse ausgesetzt. Dies verringert die Menge der zu verarbeitenden Daten und verbessert die Effizienz der Fehleranalyse.
Obgleich die Erfindung ausführlich gezeigt und beschrieben wurde, ist die vorstehende Beschreibung in sämtlichen Aspekten erläuternd und nicht einschränkend. Somit können selbstverständlich zahlreiche Abwandlungen und Änderungen erdacht werden, ohne vom Umfang der Erfindung abzuweichen.

Claims

1. Fehleranalyseverfahren, das die folgenden Schritte umfaßt:

a) Erzeugen einer ersten FBM (Fehler-Bitmap) (27a) mit einem Muster, in dem mehrere Bits in einer Matrix angeordnet sind, anhand eines Ergebnisses eines vorgegebenen Tests an einem zu testenden Objekt;

b) Erzeugen einer zweiten FBM (27b) durch Kompression der ersten FBM (27a) mit einem ersten Kompressionsverhältnis;

c) Bestimmen eines Bereichs, in dem ein Fehlerbit (28a, 29a) in der ersten FBM (27a) vorhanden ist, anhand der zweiten FBM (27b);

d) Erzeugen einer dritten FBM (27c, 27d) durch Kompression eines Abschnitts der ersten FBM (27a), der dem Bereich entspricht, mit einem zweiten Kompressionsverhältnis, das kleiner als das erste Kompressionsverhältnis ist; und

e) Bestimmen des Fehlerbits (28a, 29a) anhand der dritten FBM (27c, 27d).

2. Fehleranalyseverfahren, das die folgenden Schritte umfaßt:

b) Erzeugen einer zweiten FBM (27e) mit einem ersten Muster durch Kompression der ersten FBM (27a);

c) Erzeugen einer dritten FBM (27f) mit einem zweiten Muster, das von dem ersten Muster verschieden ist, durch Kompression der ersten FBM (27a);

d) Bestimmen eines ersten Fehlers (28a) anhand der zweiten FBM (27e); und

e) Bestimmen eines zweiten Fehlers (29a) anhand der dritten FBM (27f).

3. Fehleranalyseverfahren nach Anspruch 1, gekennzeichnet durch den weiteren Schritt:

a) Erhalten einer Gesamtzahl der Fehlerbits (28a, 29a), die in der ersten FBM (27a) vorhanden sind, wobei
der Schritt (e) den Schritt (e-1) umfaßt, in dem durch Abtasten mehrerer Pixel in der dritten FBM (27c, 27d) die Fehlerbits (28a, 29a) bestimmt werden, die in der ersten FBM (27a) in der Folge vorhanden sind, und
das Abtasten in dem Schritt (e-1) zu dem Zeitpunkt abgeschlossen wird, zu dem eine kumulative Summe der in dem Schritt (e-1) in der Folge bestimmten Fehlerbits (28a, 29a) die in dem Schritt (f) erhaltene Gesamtzahl erreicht.

4. Fehleranalyseverfahren nach Anspruch 2, gekennzeichnet durch den weiteren Schritt:

a) Erhalten einer Gesamtzahl der Fehlerbits (28a, 29a), die in der ersten FBM (27a) vorhanden sind, wobei
der Schritt (d) den Schritt (d-1) umfaßt, in dem durch Abtasten mehrerer Pixel in der zweiten FBM (27b) der erste Fehler (28a) bestimmt wird, der in der ersten FBM (27a) in der Folge vorhanden ist,
der Schritt (e) den Schritt (e-1) umfaßt, in dem durch Abtasten mehrerer Pixel in der dritten FBM (27c, 27d) der zweite Fehler bestimmt wird, der in der ersten FBM (27a) in der Folge vorhanden ist, und
das Abtasten in den Schritten (d-1) und (e-1) zu dem Zeitpunkt abgeschlossen wird, zu dem eine kumulative Summe der Anzahl der Fehlerbits (28a, 29a), die den in der Folge in dem Schritt (d-1) bestimmten ersten Fehler (28a) bilden, und der Anzahl der Fehlerbits (28a, 29a), die den in der Folge in dem Schritt (e-1) bestimmten zweiten Fehler (29a) bilden, die in dem Schritt (f) erhaltene Gesamtzahl erreicht.

5. Fehleranalyseverfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Schritt (b) die folgenden Schritte umfaßt:
(b-1) Erzeugen einer vierten FBM (42b) durch Kompression der ersten FBM (42a); und
(b-2) Erzeugen der zweiten FBM (42c) durch Kompression der vierten FBM (42b), wobei
eine Bitgruppe, die mehrere aufeinanderfolgende Bits enthält, die zu der gleichen Linie der ersten FBM (42a) gehören, einem Pixel in der vierten FBM (42b) entsprechen,
eine Pixelgruppe, die mehrere aufeinanderfolgende Pixel enthält, die zu der gleichen Linie der vierten FBM (42b) gehören, einem Pixel in der zweiten FBM (42c) entspricht,
in der vierten FBM (42b) ein Pixel, das der Bitgruppe entspricht, die nicht weniger als eine vorgegebene Anzahl von Fehlerbits (28a, 29a) enthält, als Defektpixel eingestellt wird, und
in der zweiten FBM (42c) ein Pixel, daß der Pixelgruppe entspricht, die nicht weniger als eine vorgegebene Anzahl der Defektpixel enthält, als Defektpixel eingestellt wird.

6. Fehleranalyseverfahren nach Anspruch 1 oder 3, dadurch gekennzeichnet, daß
in dem Schritt (c) der Bereich durch Abtasten der zweiten FBM (27b) bestimmt wird, wobei mehrere Pixel als Abtasteinheit betrachtet werden, und
die Anzahl der Pixel in der Abtasteinheit für jeden Abtastschritt in dem Schritt (c) veränderlich ist.

7. Fehleranalyseverfahren nach Anspruch 1 oder 3, dadurch gekennzeichnet, daß das Kompressionsverhältnis in dem Schritt (b) für jeden Ort in der ersten FBM (27a) veränderlich ist.

8. Fehleranalyseverfahren nach Anspruch 1 oder 3, dadurch gekennzeichnet, daß
der Schritt (c) den Schritt (c-1) umfaßt, in dem beurteilt wird, ob ein Defektpixel, das in der zweiten FBM (27b) vorhanden ist, einem Fehler in einem spezifischen Fehlermodus entspricht,
in Schritt (c-1) beurteilt wird, ob das Defektpixel einer ersten Nachbarbedingung genügt, die eine Nichtdefekt/Defekt- Bedingung von Pixeln betrifft, die an das Defektpixel in bezug auf eine erste Richtung angrenzen, und ob es einer zweiten Nachbarbedingung genügt, die eine Nichtdefekt/Defekt-Bedingung von Pixel betrifft, die an das Defektpixel in bezug auf eine zweite Richtung, die von der ersten Richtung verschieden ist, angrenzen, und
die erste und die zweite Nachbarbedingung getrennt eingestellt werden können.

9. Fehleranalyseverfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß
der Schritt (e) den Schritt (e-1) umfaßt, in dem beurteilt wird, ob ein Defektpixel, das in der dritten FBM (27c, 27d) vorhanden ist, einem Fehler in einem spezifischen Fehlermodus entspricht,
in Schritt (e-1) beurteilt wird, ob das Defektpixel einer ersten Nachbarbedingung genügt, die eine Nichtdefekt/Defekt- Bedingung von Pixeln betrifft, die an das Defektpixel in bezug auf eine erste Richtung angrenzen, und ob es einer zweiten Nachbarbedingung genügt, die eine Nichtdefekt/Defekt-Bedingung von Pixeln betrifft, die an das Defektpixel in bezug auf eine zweite Richtung, die von der ersten Richtung verschieden ist, angrenzen, und
die erste und die zweite Nachbarbedingung getrennt eingestellt werden können.

10. Fehleranalyseverfahren nach Anspruch 2, dadurch gekennzeichnet, daß
der Schritt (d) den Schritt (d-1) umfaßt, in dem beurteilt wird, ob ein Defektpixel, das in der zweiten FBM (27e) vorhanden ist, einem Fehler in einem spezifischen Fehlermodus entspricht,
in Schritt (d-1) beurteilt wird, ob das Defektpixel einer ersten Nachbarbedingung genügt, die eine Nichtdefekt/Defekt- Bedingung von Pixeln betrifft, die in bezug auf eine erste Richtung an das Defektpixel angrenzen, und ob es einer zweiten Nachbarbedingung genügt, die eine Nichtdefekt/Defekt-Bedingung von Pixeln betrifft, die in bezug auf eine zweite Richtung, die von der ersten Richtung verschieden ist, an das Defektpixel angrenzen, und
die erste und die zweite Nachbarbedingung getrennt eingestellt werden können.

11. Fehleranalyseverfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Schritt (a) die folgenden Schritte umfaßt:

1. (a-1) Erzeugen einer Ausgangs-FBM (57a) durch Durchführen des vorgegebenen Tests an dem zu testenden Objekt; und

2. (a-2) Erzeugen der ersten FBM (57b) durch Entnehmen eines Teils der Ausgangs-FBM (57a) als eine neue FBM, die von der Ausgangs-FBM (57a) verschieden ist.

12. Fehleranalyseverfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß
der Schritt (a) den Schritt (a-1) umfaßt, in dem eine Ausgangs-FBM (57a) dadurch erzeugt wird, daß an dem zu testenden Objekt der vorgegebene Test durchgeführt wird, und
die erste FBM (57c) Teil der Ausgangs-FBM (57a) ist.