DE10254324A1 - Elektronisches Speicherbauteil und Verfahren zum Betreiben desselben - Google Patents

Elektronisches Speicherbauteil und Verfahren zum Betreiben desselben Download PDF

Info

Publication number
DE10254324A1
DE10254324A1 DE2002154324 DE10254324A DE10254324A1 DE 10254324 A1 DE10254324 A1 DE 10254324A1 DE 2002154324 DE2002154324 DE 2002154324 DE 10254324 A DE10254324 A DE 10254324A DE 10254324 A1 DE10254324 A1 DE 10254324A1
Authority
DE
Germany
Prior art keywords
error correction
correction code
memory
memory cell
cell area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2002154324
Other languages
English (en)
Inventor
Mathias Dr. Wagner
Detlef Mueller
Wolfgang Buhr
Joachim Dr. Garbe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Original Assignee
Philips Intellectual Property and Standards GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Intellectual Property and Standards GmbH filed Critical Philips Intellectual Property and Standards GmbH
Priority to DE2002154324 priority Critical patent/DE10254324A1/de
Priority to PCT/IB2003/005106 priority patent/WO2004046927A1/en
Priority to CN 200380103718 priority patent/CN1714344A/zh
Priority to JP2004570315A priority patent/JP2006507611A/ja
Priority to AT03769799T priority patent/ATE344489T1/de
Priority to DE60309506T priority patent/DE60309506T2/de
Priority to AU2003278500A priority patent/AU2003278500A1/en
Priority to EP03769799A priority patent/EP1565821B1/de
Publication of DE10254324A1 publication Critical patent/DE10254324A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)
  • Read Only Memory (AREA)

Abstract

Um ein elektronisches Speicherbauteil (100), aufweisend mindestens einen Speicherzellenbereich (10), der in mindestens ein dotiertes Aufnahmesubstrat (20) eingebettet und/oder eingelassen ist und in dem reguläre Daten repräsentierende physikalische Zustände (P) mittels mindestens einer mindestens einen Fehlerkorrekturcode, zum Beispiel mindestens einen Hamming Code, beschreibenden Abbildungsfunktion (A) abgebildet sind, sowie ein Verfahren zum Betreiben mindestens eines elektronischen Speicherbauteils (100) der vorgenannten Art so weiterzubilden, dass zum einen die Wahrscheinlichkeit einer Fehlererkennung deutlich erhöht ist und zum anderen unbeschriebene Speicherblöcke in zuverlässiger Weise von schon einmal beschriebenen Speicherblöcken unterschieden werden können, wird vorgeschlagen, dass mittels der Abbildungsfunktion (A) mindestens ein weiterer physikalischer Zustand in Form mindestens eines Ausnahmezustands (L, S) im Fehlerkorrekturcode erfasst, codiert und/oder signalisiert werden kann.

Description

  • Die vorliegende Erfindung betrifft allgemein das technische Gebiet der elektronischen Bauteile, insbesondere der mikroelektronischen Bauteile.
  • Im speziellen betrifft die vorliegende Erfindung ein elektronisches Speicherbauteil, aufweisend mindestens einen Speicherzellenbereich, der in mindestens ein dotiertes Aufnahmesubstrat eingebettet und/oder eingelassen ist und in dem reguläre Daten repräsentierende physikalische Zustände mittels mindestens einer mindestens einen Fehlerkorrekturcode, zum Beispiel mindestens einen Hamming Code, beschreibenden Abbildungsfunktion abgebildet sind.
  • Im speziellen betrifft die vorliegende Erfindung des weiteren ein Verfahren zum Betreiben mindestens eines elektronischen Speicherbauteils der vorgenannten Art.
  • Elektronische Speicherbauelemente, wie zum Beispiel E[rasable] P[rogrammable] R[ead] O[nly]M[emories], E[lectrical]E[rasable] P[rogrammable]R[ead]O[nly]M[emories], Flash-Speicher, R[ead]O[nly]M[emories] oder R[andom]A[ccess]M[emories], erlauben das Lesen und/oder das Schreiben von digitalen Daten der Form "1" und "0", die häufig als geschriebener bzw. gelöschter Zustand (Bit) bezeichnet werden. Durch Abnutzung, durch äußere Einflüsse oder durch andere Ursachen kann es gelegentlich zu einem fehlerhaften Lesen dieser Daten kommen.
  • Diesem fehlerhaften Lesen der Daten kann zum Beispiel durch den Einsatz eines Fehlerkorrekturcodes entgegengewirkt werden, bei dem die Information redundant auf dem physikalischen Medium abgespeichert wird und ein Algorithmus beim Einlesen der Daten eben diese Daten auf Fehler hin untersucht.
  • Typischerweise werden Algorithmen verwendet, die in einem Speicherblock von zum Beispiel acht logischen Bits (, denen dann mehr als acht physikalische Bits entsprechen,) ein oder mehrere fehlerhafte Bits erkennen und/oder korrigieren können. Die Zuordnung der physikalisch gespeicherten Bits P (= physikalische Repräsentation) eines Speicherblocks zu den logisch ausgelesenen Bits K (= Benutzerrepräsentation) des Speicherblocks wird als Abbildungsfunktion A des Fehlerkorrekturcodes bezeichnet.
  • In 1 ist in schematischer Blockdarstellung der von der Abbildungsfunktion A des Fehlerkorrekturcodes vermittelte konventionelle Zusammenhang gemäß dem Stand der Technik zwischen den physikalisch implementierten Bits P und den für den Benutzer verfügbaren, gegebenenfalls fehlerkorrigierten Bits K dargestellt. Bekannte Beispiele für derartige Fehlerkorrekturcodes sind Hamming Codes.
  • Aus Effizienz- und Kostengründen kann der zur Fehlererkennung verwendete Algorithmus niemals alle prinzipiell möglichen Fehler erkennen, sondern ist immer auf die Erkennung und eventuelle Korrektur von relativ wenigen Bits pro Speicherblock beschränkt. Diese konventionelle fehlertolerante Kodierung der Daten reicht in sicherheitskritischen Anwendungen nicht immer aus, insbesondere dann nicht, wenn einige charakteristische Fehlermuster in den Bits sehr viel häufiger als andere Fehlermuster auftreten oder auch sich durch externe Manipulation gezielt herstellen lassen.
  • So muss zum Beispiel bei der Kodierung des Zählers für das auf einer Geldkarte eingetragene Geld immer darauf geachtet werden, dass der physikalisch stabile Zustand, das heißt der Zustand, in den der Datenspeicher durch physikalische Prozesse nach einer Vielzahl von Jahren kippen könnte, einem leeren Kontostand entspricht, damit die Geldkarte nicht unbefugterweise mit mehr Geld nachgeladen werden kann.
  • Auch ist es mit dem Stand der Technik nicht einfach realisierbar, unbeschriebene Speicherblöcke von schon einmal beschriebenen Speicherblöcken zu unterscheiden. Dies ist beispielsweise im Bereich der Smart Cards ein potentielles Sicherheitsrisiko.
  • Ausgehend von den vorstehend dargelegten Nachteilen und Unzulänglichkeiten sowie unter Würdigung des umrissenen Standes der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein elektronisches Speicherbauteil der eingangs genannten Art sowie ein diesem elektronischen Speicherbauteil zugeordnetes Verfahren der eingangs genannten Art so weiterzubilden, dass zum einen die Wahrscheinlichkeit einer Fehlererkennung deutlich erhöht ist und zum anderen unbeschriebene Speicherblöcke in zuverlässiger Weise von schon einmal beschriebenen Speicherblöcken unterschieden werden können.
  • Diese Aufgabe wird durch ein elektronisches Speicherbauteil mit den im Anspruch 1 angegebenen Merkmalen sowie durch ein Verfahren mit den im Anspruch 7 angegebenen Merkmalen gelöst. Vorteilhafte Ausgestaltungen und zweckmäßige Weiterbildungen der vorliegenden Erfindung sind in den jeweiligen Unteransprüchen gekennzeichnet.
  • Gemäß der Lehre der vorliegenden Erfindung wird mithin ein völlig neuartiger Ansatz für einen mikroelektronischen Speicherbaustein mit redundanter Datenkodierung zum Erkennen und/oder zum Markieren von ungültigen oder anderweitig speziellen Zuständen offenbart.
  • Hierfür weist die den Fehlerkorrekturcode, zum Beispiel einen Hamming Code, beschreibende Abbildungsfunktion zumindest die spezielle Eigenschaft auf, dass es zusätzlich zum Abbilden sämtlicher "normalen", die regulären Daten repräsentierenden physikalischen Zustände im Speicher mindestens einen weiteren physikalischen Zustand gibt, der einen Ausnahmezustand darstellt und der anhand seines Bitmusters auf jeden Fall erkannt werden kann, unabhängig davon, ob für die "normalen" Zustände, das heißt für die regulären Daten nur eine eingeschränkte Fehlererkennung bzw. Fehlerkorrektur möglich sein sollte. oder ob die Fehlerkorrektur bzw. Fehlerverkennung für die normalen Zustände nicht eingeschränkt wird.
  • Zweckmäßigerweise wird dieser weitere physikalische Zustand (oder werden diese weiteren physikalischen Zustände) so gewählt, dass unvermeidlichen physikalischen Einschränkungen des Speichermediums Rechnung getragen wird; so kann zum Beispiel in einem EEPROM der Zustand, in dem die Speicherzellentransistoren eines jeden Bits ausgeschaltet sind und nur Leckströme fließen; als ein spezieller Ausnahmezustand festgelegt werden. Die Implementierung des Fehlerkorrekturcodes und die möglichen Reaktionen auf die verschiedenen Zustände kann in Hardware oder in Software erfolgen.
  • Mit den vorbeschriebenen Maßnahmen ist es zum Beispiel möglich, einen Speicherblock als noch nicht beschrieben zu markieren, indem dieser Zustand als spezieller Ausnahmezustand im Fehlerkorrekturcode festgelegt wird. Im Beispiel der Geldkarte bietet es sich an, den physikalisch stabilen Zustand (, der sich nach vielen Jahren einstellen könnte, wenn keine Gegenmaßnahmen getroffen werden,) als "nicht beschrieben" zu definieren.
  • Gemäß einer bevorzugten Ausgestaltung der vorliegenden Erfindung können zudem alle weiteren physikalischen Zustände, die sich durch Manipulation des Speichers, wie zum Beispiel durch Bestrahlen mit elektromagnetischen Teilchen oder Wellen, auf relativ einfache Weise herstellen lassen, als Ausnahmezustände im Fehlerkorrekturcode gekennzeichnet werden. Diese Zustände können dann von der Software und/oder von der Hardware der Geldkarte eindeutig erkannt werden, so dass Manipulationen des Speichers entgegengewirkt werden kann.
  • Mit im wesentlichen der gleichen Methode lassen sich auch sicherheitsrelevante Daten oder Merkmale eines Chips schützen, zum Beispiel indem dieser Bereich so ausgelegt wird, dass im Normalbetrieb keine Ausnahmezustände auftreten können, dass aber andererseits zum Beispiel das Löschen eines Speicherblocks in diesem Bereich einen Ausnahmezustand generiert.
  • Dieser Ausnahmezustand in einem sicherheitsrelevanten Speicherbereich kann dann erkannt werden, woraufhin entsprechende Maßnahmen, wie etwa eine "hardware exception" oder Modus-Änderungen, durch die kontrollierende C[entral] P[rocessing] U[nit] ausgeführt werden, um die Sicherheit des gesamten Speicherinhalts und Chips zu gewährleisten. In besonders vorteilhafter Weise lassen sich durch diese Technik EEPROM-Fuses schützen (zum Beispiel Konfiguration- und Trimwerte), die unter anderem den Grad der Verriegelung eines SmartCard-Chips festlegen.
  • Im Rahmen der vorliegenden Erfindung ist es durchaus möglich, die Speicherblocks bewusst mit einem Ausnahmezustand zu beschreiben, zum Beispiel um sie als unbeschrieben zu markieren oder, wie im Falle des EEPROMs, um viele Blocks erst einmal schnell mit "Null" zu initialisieren. Dies hat den Vorteil, dass beim nachfolgenden Schreiben nur noch die Hälfte der Zeit benötigt wird, weil keine Vorinitialisierung mehr erforderlich ist. In einem solchen Fall existieren dann zum Beispiel zwei verschiedene, der Null entsprechende Zustände, nämlich der Ausnahmezustand "gelöscht" und das eigentliche Datum "Null"; beim Lesen verhalten sich diese beiden "Nullen" unterschiedlich.
  • Die vorliegende Erfindung betrifft des weiteren die Verwendung eines elektronischen Speicherbauteils gemäß der vorstehend dargelegten Art zum Erkennen und/oder zum Markieren von ungültigen oder anderweitig speziellen physikalischen Zuständen.
  • Die vorliegende Erfindung betrifft schließlich die Verwendung eines Verfahrens gemäß der vorstehend dargelegten Art zum Implementieren mindestens eines zusätzlichen Sicherheitsmerkmals in mindestens einer Smart Card.
  • Wie bereits vorstehend erörtert, gibt es verschiedene Möglichkeiten, die Lehre der vorliegenden Erfindung in vorteilhafter Weise auszugestalten und weiterzubilden. Hierzu wird einerseits auf die dem Anspruch 1 sowie dem Anspruch 7 nachgeordneten Ansprüche verwiesen, andererseits werden weitere Ausgestaltungen, Merkmale und Vorteile der vorliegenden Erfindung nachstehend anhand des durch die 2 und 3 veranschaulichten Ausführungsbeispiels näher erläutert.
  • Es zeigt:
  • 1 in schematischer Blockdarstellung den von der Abbildungsfunktion des Fehlerkorrekturcodes vermittelten konventionellen Zusammenhang gemäß dem Stand der Technik zwischen den physikalisch implementierten Bits und den für den Benutzer verfügbaren, gegebenenfalls fehlerkorrigierten Bits;
  • 2 in schematischer Blockdarstellung ein Ausführungsbeispiel für eine Erweiterung des Fehlerkorrekturcodes aus 1 zum Erfassen eines oder mehrerer Ausnahmezustände gemäß der vorliegenden Erfindung; und
  • 3 in schematischer, aus Gründen der Übersichtlichkeit sowie der Erkennbarkeit der einzelnen Ausgestaltungen, Elemente oder Merkmale nicht maßstabsgerechter Querschnittsdarstellung ein Ausführungsbeispiel für ein mikroelektronisches Speicherbauteil gemäß der vorliegenden Erfindung.
  • Gleiche oder ähnliche Ausgestaltungen, Elemente oder Merkmale sind in den 1 bis 3 mit identischen Bezugszeichen versehen.
  • In 2 ist ein Ausführungsbeispiel für ein Verfahren zum Betreiben eines elektronischen Speicherbauteils 100 gemäß 3 dargestellt. Bei diesem Verfahren werden reguläre Daten repräsentierende physikalische Zustände P mittels einer einen Fehlerkorrekturcode, nämlich einen Hamming Code, beschreibenden Abbildungsfunktion A abgebildet.
  • Gemäß 2 ist der Fehlerkorrekturcode nun dahingehend erweitert, dass auch Ausnahmezustände S, L im physikalischen Bereich erkannt werden und entsprechend darauf reagiert wird. So kann der Benutzer zum Beispiel den physikalischen Speicher(zellen)-bereich 10 mit dem Ausnahmezustand "gelöscht" beschreiben (→ Bezugszeichen S in 2). Ein späteres Lesen (→ Bezugszeichen L in 2) desselben Speicher bereichs 10 führt dann zu einer geeigneten Ausnahme (sogenannte "exception"), falls dieser Ausnahmezustand nicht zwischenzeitlich wieder mit regulären Daten überschrieben wurde. Dies zwingt den Benutzer zu einer logisch korrekten Reihenfolge der Schreibvorgänge (→ Bezugszeichen S in 2) und der Lesevorgänge (→ Bezugszeichen L in 2).
  • Die Implementation gemäß 2 kann auch dazu genutzt werden, ein nicht-autorisiertes externes Löschen beispielsweise von EPROM- oder EEPROM-Speicherbausteinen, etwa mit U[ltra]V[iolett]-Licht, als Ausnahmezustand zu erkennen und dementsprechend zu reagieren.
  • Alternativ oder in Ergänzung hierzu kann die Implementation gemäß 2 auch dazu genutzt werden, um bewusst Ausnahmezustände zu erzeugen, bei denen erst deren spätere Löschung das erfolgreiche Ende einer finanziellen Transaktion auf einer Geldkarte signalisiert.
  • Zusammenfassend lässt sich in bezug auf das Verfahren gemäß 2 also feststellen, dass der Fehlerkorrekturcode exemplarisch erweitert ist, um einen oder mehrere Ausnahmezustände mitzuerfassen. Die "normalen" Daten des Benutzers schreibt und liest dieser in den Registern der gegebenenfalls fehlerkorrigierten Bits K. Der Benutzer hat aber auch die Möglichkeit, einen Ausnahmezustand selbst zu schreiben. In jedem Falle wird der Benutzer durch ein geeignetes Signal davon unterrichtet, wenn er beim Lesevorgang auf der Seite der physikalischen Bits P einen Ausnahmezustand vorfindet.
  • Beim anhand 3 veranschaulichten Ausführungsbeispiel eines mikroelektronischen Speicherbausteins 100 auf Halbleiterbasis handelt es sich um einen Flash-Speicherbaustein mit in ein p-dotiertes Aufnahmesubstrat 20 in Form einer HPW-Wanne eingebetteter, das heißt eingelassener Speicherzelle(nmatrix) 10 gemäß der vorliegenden Erfindung.
  • Dieser Speicherzelle(nmatrix) 10 sind zwei außenliegende Quellen (= Sources) 12a, 12b, eine zentrale Bitline 14, eine zwischen Bitline 14 und erster Quelle 12a bzw. zweiter Quelle 12b angeordnete Wordline 16 sowie ein zwischen Bitline 14 und Wordline liegender Control Gate 18 zugeordnet.
  • Beim gezeigten Speicherbaustein 100 wird eine hohe Spannung zum Programmieren oder zum Löschen benötigt. Um in diesem Zusammenhang die maximal zu handhabende Spannung so gering wie möglich zu halten, wird die Programmierspannung in einen positiven Anteil und in einen negativen Anteil aufgeteilt. Dies führt dazu, dass das p-dotierte Aufnahmesubstrat 20, in dem die Speicherzellen 10 gebildet werden, auch an ein negatives Potential angeschlossen werden kann.
  • Mittels des mikroelektronischen Speicherbausteins 100, insbesondere mittels seiner Speicherzellen(matrix) 10 lässt sich das Verfahren gemäß 2 verwirklichen.
  • 100
    elektronisches Speicherbauteil, insbesondere mikroelektronisches Speicherbauteil
    10
    Speicherzellenbereich oder Speicherzellenmatrix
    12a
    erste Quelle oder erste Source
    12b
    zweite Quelle oder zweite Source
    14
    Bitline
    16
    Wordline
    18
    Control Gate
    20
    Aufnahmesubstrat
    A
    Abbildungsfunktion eines Fehlerkorrekturcodes
    K
    Benutzerrepräsentation:
    korrigierte Bits oder logisch ausgelesene Bits
    L
    lesen: Signal an Benutzer (zweiter Ausnahmezustand)
    P
    physikalische Repräsentation:
    physikalische Bits oder physikalisch gespeicherte Bits
    S
    Schreiben durch Benutzer (erster Ausnahmezustand)

Claims (10)

  1. Elektronisches Speicherbauteil (100), aufweisend mindestens einen Speicherzellenbereich (10), in dem reguläre Daten repräsentierende physikalische Zustände (P) mittels mindestens einer mindestens einen Fehlerkorrekturcode, zum Beispiel mindestens einen Hamming Code, beschreibenden Abbildungsfunktion (A) abgebildet sind, gekennzeichnet durch, mindestens einen weiteren, mindestens einen Ausnahmezustand (L, S) im Fehlerkorrekturcode darstellenden physikalischen Zustand.
  2. Speicherbauteil gemäß Anspruch 1, dadurch gekennzeichnet, dass der Fehlerkorrekturcode und/oder die möglichen Reaktionen auf die verschiedenen physikalischen Zustände hardwaremäßig und/oder softwaremäßig implementiert sind.
  3. Speicherbauteil gemäß Anspruch 1 oder 2, dadurch gekennzeichnet. dass der Ausnahmezustand (L, S) im Fehlerkorrekturcode – durch das Fließen von Leckströmen bei ausgeschalteten Speicherzellentransistoren eines jeden Bits; – als noch nicht beschriebener Speicherblock oder Speicherzellenbereich (10); – durch Manipulieren des Speicherzellenbereichs (10), etwa durch Bestrahlen des Speicherzellenbereichs (10) mit elektromagnetischen Teilchen oder Wellen; und/oder – durch das Löschen eines Speicherblocks oder Speicherzellenbereichs (10) gegeben ist.
  4. Speicherbauteil gemäß mindestens einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Speicherzellenmatrix (10) – mindestens eine Quelle oder Source (12a, 12b), – mindestens eine Bitline (14), – mindestens eine Wordline (16) und – mindestens ein Control Gate (18) zugeordnet ist.
  5. Speicherbauteil gemäß mindestens einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Speicherbauteil (100) als E[rasable] P[rogrammable]R[ead]O[nly]M[emory], als E[lectrical]E[rasable] P[rogrammable]R[ead]O[nly]M[emory], als Flash-Speicher, als R[ead]O[nly]M[emory] oder als R[andom]A[ccess]M[emory] ausgebildet ist.
  6. Verwendung eines elektronischen Speicherbauteils (100) gemäß mindestens einem der Ansprüche 1 bis 5 zum Erkennen und/oder zum Markieren von ungültigen oder anderweitig speziellen physikalischen Zuständen.
  7. Verfahren zum Betreiben mindestens eines elektronischen Speicherbauteils, insbesondere gemäß mindestens einem der Ansprüche 1 bis 6, in dem reguläre Daten repräsentierende physikalische Zustände (P) mittels mindestens einer mindestens einen Fehlerkorrekturcode, zum Beispiel mindestens einen Hamming Code, beschreibenden Abbildungsfunktion (A) abgebildet werden, dadurch gekennzeichnet, dass mittels der Abbildungsfunktion (A) mindestens ein weiterer physikalischer Zustand in Form mindestens eines Ausnahmezustands (L, S) im Fehlerkorrekturcode erfasst, kodiert und/oder signalisiert werden kann.
  8. Verfahren gemäß Anspruch 7, dadurch gekennzeichnet,. dass der weitere physikalische Zustand anhand seines Bitmusters auch im Falle einer für die regulären Daten geltenden eingeschränkten Fehlererkennung bzw. -korrektur erfasst, kodiert und/oder signalisiert werden kann.
  9. Verfahren gemäß Anspruch 7 oder 8, gekennzeichnet durch, mindestens eine redundante Datenkodierung.
  10. Verwendung eines Verfahrens gemäß mindestens einem der Ansprüche 7 bis 9 zum Implementieren mindestens eines zusätzlichen Sicherheitsmerkmals in mindestens einer Smart Card.
DE2002154324 2002-11-21 2002-11-21 Elektronisches Speicherbauteil und Verfahren zum Betreiben desselben Withdrawn DE10254324A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE2002154324 DE10254324A1 (de) 2002-11-21 2002-11-21 Elektronisches Speicherbauteil und Verfahren zum Betreiben desselben
PCT/IB2003/005106 WO2004046927A1 (en) 2002-11-21 2003-11-10 Electronic memory component or memory module, and mehtod of operating same
CN 200380103718 CN1714344A (zh) 2002-11-21 2003-11-10 电子存储部件或存储模块及其操作方法
JP2004570315A JP2006507611A (ja) 2002-11-21 2003-11-10 電子メモリ部品又はメモリモジュール及びその操作方法
AT03769799T ATE344489T1 (de) 2002-11-21 2003-11-10 Elektronisches speicherbauelement oder speichermodul, und verfahren zum betreiben desselben
DE60309506T DE60309506T2 (de) 2002-11-21 2003-11-10 Elektronisches speicherbauelement oder speichermodul, und verfahren zum betreiben desselben
AU2003278500A AU2003278500A1 (en) 2002-11-21 2003-11-10 Electronic memory component or memory module, and mehtod of operating same
EP03769799A EP1565821B1 (de) 2002-11-21 2003-11-10 Elektronisches speicherbauelement oder speichermodul, und verfahren zum betreiben desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002154324 DE10254324A1 (de) 2002-11-21 2002-11-21 Elektronisches Speicherbauteil und Verfahren zum Betreiben desselben

Publications (1)

Publication Number Publication Date
DE10254324A1 true DE10254324A1 (de) 2004-06-03

Family

ID=32240234

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002154324 Withdrawn DE10254324A1 (de) 2002-11-21 2002-11-21 Elektronisches Speicherbauteil und Verfahren zum Betreiben desselben

Country Status (2)

Country Link
CN (1) CN1714344A (de)
DE (1) DE10254324A1 (de)

Also Published As

Publication number Publication date
CN1714344A (zh) 2005-12-28

Similar Documents

Publication Publication Date Title
DE19782077B4 (de) Verfahren und Vorrichtung zum Korrigieren eines Mehrpegelzellenspeichers durch Verwendung fehlerlokalisierender Codes
DE602004005211T2 (de) Detektieren von überprogrammierter speicherzellen nach einer programmierung benachbarter speicherzellen
DE4114410A1 (de) Halbleiterbauelement mit nichtfluechtigem speicher
DE102014103125A1 (de) Verfahren und Vorrichtung zum Optimieren des Log-Likelihood-Quotienten (LLR), die verwendet werden für eine nichtflüchtige Speichervorrichtung und zum Korrigieren von Fehlern in einer nichtflüchtigen Speichervorrichtung
DE102008003944A1 (de) Speichersystem und Programmierverfahren für ein Speichersystem
EP0128362A1 (de) Schaltungsanordnung mit einem Speicher und einer Zugriffskontrolleinheit
DE102015113414B4 (de) Fehlerkorrektur unter Verwendung von WOM-Codes
DE102005061367A1 (de) IC-Chipkarte und Verfahren zur Detektion von Datenmanipulation
DE2225841B2 (de) Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers
DE10254325A1 (de) Elektronisches Speicherbauteil
DE4328753C2 (de) Chip-Karte und Verfahren zum Überprüfen ihrer persönlichen Identifikationsnummer (PIN-Nummer)
EP0593244A2 (de) Gesichertes Chipkartensystem mit wiederverwendbarer Prototypkarte
DE102015210651A1 (de) Schaltung und Verfahren zum Testen einer Fehlerkorrektur-Fähigkeit
DE10254659A1 (de) Schaltungsanordnung mit nicht-flüchtigem Speichermodul und Verfahren zum Erfassen von Lichtattacken auf das nicht-flüchtige Speichermodul
DE10254324A1 (de) Elektronisches Speicherbauteil und Verfahren zum Betreiben desselben
EP0489091A1 (de) Verfahren zur kodierung und verfügbarkeit einer chipkarte.
DE60309506T2 (de) Elektronisches speicherbauelement oder speichermodul, und verfahren zum betreiben desselben
DE102009055390B4 (de) Vorrichtung und Verfahren zum Schreiben von Daten, die zu speichern sind, in einen vorbestimmten Speicherbereich
DE19756895C2 (de) Verfahren zum sicheren Ändern eines in einem nicht-flüchtigen Speicher gespeicherten Wertes und Schaltungsanordnung hierzu
DE102006036384A1 (de) Mikroprozessorsystem zur Steuerung bzw. Regelung von zumindest zum Teil sicherheitskritischen Prozessen
DE112020006272T5 (de) Sensorvorrichtung
DE102007027935A1 (de) Tragbarer Datenträger und Verfahren zur Personalisierung eines tragbaren Datenträgers
JP3195122B2 (ja) Icカードに与える命令フォーマットのチェック方法
EP0353530B1 (de) Verfahren zum Unterscheidbarmachen von elektronischen Schaltungen mit nichtflüchtigem Speicher
EP1591864A2 (de) Verfahren zum Schützen von Daten eines Datenträgers gegen DFA-Angriffe

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee