DE10253855A1 - Isolationsschichtmaterial für integrierte Schaltkreise in Damascene-Architektur - Google Patents

Isolationsschichtmaterial für integrierte Schaltkreise in Damascene-Architektur Download PDF

Info

Publication number
DE10253855A1
DE10253855A1 DE10253855A DE10253855A DE10253855A1 DE 10253855 A1 DE10253855 A1 DE 10253855A1 DE 10253855 A DE10253855 A DE 10253855A DE 10253855 A DE10253855 A DE 10253855A DE 10253855 A1 DE10253855 A1 DE 10253855A1
Authority
DE
Germany
Prior art keywords
molecules
insulation layer
layer material
atoms
occupied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10253855A
Other languages
English (en)
Inventor
Helmut Dr. Hermann
Ehrenfried Dr. Zschech
Christine Dr. Täschner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LEIBNIZ-INSTITUT fur FESTKOERPER- und WERKSTOFFFORS
Advanced Micro Devices Inc
Original Assignee
Leibniz Institut fuer Festkorper und Werkstofforschung Dresden eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Leibniz Institut fuer Festkorper und Werkstofforschung Dresden eV filed Critical Leibniz Institut fuer Festkorper und Werkstofforschung Dresden eV
Priority to DE10253855A priority Critical patent/DE10253855A1/de
Priority to DE50311305T priority patent/DE50311305D1/de
Priority to EP03104114A priority patent/EP1420447B1/de
Priority to AT03104114T priority patent/ATE426248T1/de
Publication of DE10253855A1 publication Critical patent/DE10253855A1/de
Ceased legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G61/00—Macromolecular compounds obtained by reactions forming a carbon-to-carbon link in the main chain of the macromolecule
    • C08G61/02—Macromolecular compounds containing only carbon atoms in the main chain of the macromolecule, e.g. polyxylylenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Medicinal Chemistry (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Die Erfindung bezieht sich auf das Gebiet der Elektronik/Mikroelektronik und betrifft ein Isolationsschichtmaterial, wie es beispielsweise als Dielektrikum zwischen Kupferleiterbahnen zur Anwendung kommen kann. DOLLAR A Die Aufgabe der Erfindung besteht in der Angabe eines Isolationsschichtmaterials für integrierte Schaltkreise in Damascene-Architektur, das k-Werte von < 4,0 bei einer einstellbaren Porengröße von < 2,0 nm aufweist. DOLLAR A Gelöst wird die Aufgabe durch ein Isolationsschichtmaterial für integrierte Schaltkreise in Damascene-Architektur, enthaltend oder bestehend aus Molekülen, die nur auf der Oberfläche mit Atomen besetzt sind und die durch weitere Moleküle oder Molekülgruppen voneinander getrennt angeordnet sind, wobei die weiteren Moleküle oder Molekülgruppen mindestens zwei Stellen besitzen, die mit den Molekülen, die nur an der Oberfläche mit Atomen besetzt sind, über chemische und/oder physikalische Wechselwirkungen verbunden sind.

Description

  • Die Erfindung bezieht sich auf die Gebiete der Elektrotechnik und Elektronik/Mikroelektronik, der Physik und der Werkstoffwissenschaften und betrifft ein Isolationsschichtmaterial für integrierte Schaltkreise in Damascene-Architektur, wie es beispielsweise als Dielektrikum zwischen Kupferleiterbahnen zur Anwendung kommen kann.
  • Bekannt ist der Einsatz von homogenem SiO2 als Dielektrikum in der Mikroelektronik (Miller, R.D., Science 286 (1999) 421–422). Unter anderem kann das SiO2 durch plasmagestützte chemische Dampfabscheidung (PE-CVD) aufgebracht werden. Derartige Dielektrika erreichen Werte für die Dielektrizitätskonstante von k = 3,9 bis 4,2.
  • Mit zunehmender Integrationsdichte und steigender Leistung pro Chip kann das Dielektrikum SiO2 aufgrund des hohen k-Wertes zukünftig nicht mehr eingesetzt werden.
  • Weiterhin sind als Dielektrika poröse SiO2-Materialien bekannt (Zhang, J.-Y. u.a., Mater. Sci. in Semiconductor Processing 3 (2000) 345-349; Murray, C. u.a., Microelectronic Engng. 60 (2002) 133-141), wobei sich diese Materialien gegenwärtig noch in der Testphase für den Einsatz befinden. Aufgebracht werden können diese Materialien unter anderem durch katalytische Sol-Gel-Polymerisation von Orthosilicat-Estern. Das Solvent wird aus der Gelschicht durch überkritische Extraktion entfernt (Aerogele) oder durch Solventaustausch und Trocknung (Xerogele) beseitigt. Derartige Dielektrika erreichen Werte für die Dielektrizitätskonstante von k = 1,7 bis 3,6.
  • Die Nachteile dieser Dielektrika sind der sehr hohe Herstellungsaufwand. Die Porositätsgrade liegen mit 50 bis 80 % sehr hoch und die Poren sind ungünstigerweise offen und zum großen Teil miteinander verbunden. Weiterhin ist die Porengrößenverteilung nicht ausreichend gut beherrschbar. Es können Poren und Kanäle miteinander verbundener Poren entstehen, die zur elektrischen Verbindung benachbarter Leitbahnen führen, die von dem Dielektrikum getrennt werden sollten. Dies kann zum Ausfall des Chip führen.
  • Auch bekannt ist der Einsatz von homogenen Polymeren als Dielektrika. Allerdings erreichen nur die hochfluorierten Alkan-Derivate k-Werte von < 2,2, wie beispielsweise PTFE mit k-Werten von 1,9 bis 2,1 (Wang, J. u.a., Scripta mater. 42 (2000) 687-694). PTFE-Schichten können aus Surfactant-stabilisierten wässrigen Mikroemulsionen hergestellt werden.
  • Nachteilig beim Einsatz derartiger Isolationsschichten sind deren ungenügenden mechanischen Eigenschaften und Unsicherheiten bezüglich der Stabilität bei Temperaturen oberhalb 400 °C. Desweiteren gibt es Bedenken bezüglich der Wirkung fluorierter Dielektrika auf das Metall der Leiterbahnen bei erhöhten Temperaturen.
  • Eine weitere Möglichkeit zur Bildung von Dielektrika in der Mikroelektronik ist durch Wasserstoff- und Methyl-Silsesquioxane (HSQ und MSQ) gegeben. Die Wirkung dieser Materialien beruht auf der strukturell käfigartigen Anordnung von Si-, O- und H-Atomen (HSQ) oder auf den amorphen Si-O-Netzwerken (MSQ), die CH3-Bindungen enthalten und die strukturell bei Temperaturen bis zu 500 °C modifiziert werden (Das, A, u.a. Microelectronic Engng. 64 (2002) 11-24).
  • Beispielsweise kann das spezielle MSQ-Material LKD-5109 mit dynamischer Dispens in einem TEL ACT 8 spin Track auf ein Si-Substrat aufgebracht werden. Anschließend findet ein Temperschritt über 3 min bei 200 °C statt. Nach Säuberung mit PGMEA folgt eine Wärmebehandlung über 1 h bei 420 °C.
  • Derartige Materialien erreichen k-Werte von über 2,0 bei einer mittleren Porengröße von 2 nm. Die Poren sind dabei vermutlich nicht miteinander verbunden.
  • Die Nachteile auch dieser Materialien liegen in der nicht erreichten vollen Integration in den Herstellungsprozess der Mikroelektronik und in den Unsicherheiten, die unter anderem die Abschätzung der Lebensdauer mit den zur Zeit bekannten Methoden betreffen.
  • Die Aufgabe der Erfindung besteht in der Angabe eines Isolationsschichtmaterials für integrierte Schaltkreise in Damascene-Architektur, das k-Werte von < 4,0 bei einer einstellbaren Porengröße von < 2,0 nm aufweist.
  • Die Aufgabe wird durch die in den Ansprüchen angegebene Erfindung gelöst. Weiterbildungen sind Gegenstand der Unteransprüche.
  • Erfindungsgemäß enthält das Isolationsschichtmaterial für integrierte Schaltkreise in Damascene-Architektur Moleküle oder besteht aus Molekülen, die nur auf der Oberfläche mit Atomen besetzt sind, und die durch weitere Moleküle oder Molekülgruppen voneinander getrennt angeordnet sind, wobei die weiteren Moleküle oder Molekülgruppen mindestens zwei Stellen besitzen, die mit den Molekülen, die nur an der Oberfläche mit Atomen besetzt sind, über chemische und/oder physikalische Wechselwirkungen verbunden sind.
  • Es ist vorteilhaft, dass die Moleküle, die in dem Isolationsschichtmaterial enthalten sind oder aus denen das Isolationsschichtmaterial besteht, durch weitere Moleküle oder Molekülgruppen voneinander räumlich getrennt und gleichzeitig durch diese weiteren Moleküle oder Molekülgruppen miteinander verstrebt angeordnet sind.
  • Dabei kann diese Verstrebung vorteilhafterweise durch eine chemische Bindung realisiert sein.
  • Vorteilhafterweise besteht das Isolationsschichtmaterial vollständig aus Molekülen, die nur auf der Oberfläche mit Atomen besetzt sind und aus weiteren Molekülen oder Molekülgruppen, die die Moleküle, die nur auf der Oberfläche mit Atomen besetzt sind, voneinander trennen.
  • Ebenfalls vorteilhafterweise kann das Isolationsschichtmaterial aus an sich bekannten Isolationsschichtmaterialien bestehen, in das Moleküle, die nur auf der Oberfläche mit Atomen besetzt sind, und die durch weitere Moleküle oder Molekülgruppen voneinander getrennt werden, integriert sind.
  • Weiterhin vorteilhafterweise sind die Moleküle, die nur an de Oberfläche mit Atomen besetzt sind, kugelförmig oder polyederförmig oder annähernd kugelförmig oder polyederförmig.
  • Ebenfalls vorteilhafterweise sind die kugelförmigen oder polyederförmigen Moleküle Fullerene oder Heterofullerene.
  • Im Falle des Vorliegens von Fullerenen sind diese vorteilhafterweise vom Typ C2n mit 2n ≥ 20.
  • Auch vorteilhafterweise sind die weiteren Moleküle oder Molekülgruppen bekannte Kohlenwasserstoffe mit angelagerten anderen Atomen, wie beispielsweise und vorzugsweise Silicium-, Sauerstoff-, Fluor-Atome, oder siliciumorganische Verbindungen.
  • Die Moleküle, die nur an der Oberfläche mit Atomen besetzt sind, weisen im Inneren einen Hohlraum, in den meisten Fällen ein Vakuum, auf. Damit bilden sie innerhalb des erfindungsgemäßen Isolationsschichtmaterials eine Pore.
  • Nach dem gegenwärtigen Stand der Technik (Low-k-Dielektrika, Expertenworkshop, Bonn, 13.11.2001, Redaktion: G. Schumacher, B. Steingrobe) ist bekannt, dass die gewünschten Isolationsschichten für integrierte Schaltkreise in Damascene-Architektur nur durch poröse Materialien erreicht werden.
  • Andererseits ist bekannt, dass die dichteste Packung von Fullerenen nicht zu einer Verbesserung der Dielektrizitätskonstante führt. Daher ist es für die Erfindung besonders vorteilhaft, eine Packung von 20 bis 70 % von Molekülen, die nur an der Oberfläche mit Atomen besetzt sind, innerhalb des Isolationsschichtmaterials zu realisieren.
  • Mit der erfindungsgemäßen Lösung sind sowohl die Form, die Größe als auch die Anzahl und die Verteilung der Poren in dem Isolationsschichtmaterial in weiten Grenzen variabel und steuerbar.
  • Je nach Form und Größe der eingesetzten Moleküle werden die Porenformen und -größen bestimmt. Vorteilhaft sind dabei möglichst kugelförmige Poren, die insbesondere durch Fullerene vom Typ C2n mit 2n ≥ 20 erreicht werden.
  • Die Anzahl wird über die Menge an eingebrachten Molekülen, die nur auf der Oberfläche mit Atomen besetzt sind, gesteuert.
  • Hinsichtlich der Verteilung der Poren in der Schicht ist besonders wichtig, dass der mittlere Durchmesser der Poren kleiner ist als ein Zwanzigstel des für die jeweilige Technologie typischen Abstandes. Beträgt der typische Abstand beispielsweise 130 nm (z.B. in der 130 nm-Damascene-Technologie), dann muss der mittlere Porendurchmesser kleiner als 6,5 nm sein. Insbesondere dürfen keine Poren oder Kanäle aus miteinander verbunden Poren auftreten, deren Abmessungen größer als ein Zehntel (Killerporen) des für die jeweilige Technologie typischen Abstandes sind. Die so entstehenden Porenkanäle würden dann zu einem Versagen der Isolationsschicht führen. (Low-k-Dielektrika, Expertenworkshop, Bonn, 13.11.2001, Redaktion: G. Schumacher, B. Steingrobe)
  • Erfindungsgemäß verhindert wird dies, indem die Moleküle, die nur auf der Oberfläche mit Atomen besetzt sind, mit weiteren Molekülen oder Molekülgruppen verbunden sind, die als Abstandshalter wirken. Dabei besitzen die Moleküle und Molekülgruppen, die als Abstandshalter wirken sollen, mindestens zwei Stellen, über die die Moleküle, die nur an der Oberfläche mit Atomen besetzt sind, über chemische und/oder physikalische Wechselwirkungen verbunden sind. Die Verbindung kann dabei chemisch und/oder physikalisch erfolgen und ist erfindungsgemäß möglichst stabil. Derartige Verbindungen können sowohl chemische Bindungen aber auch van der Waals-Kräfte sein. Die als Abstandshalter wirkenden Moleküle oder Molekülgruppen können vorteilhafterweise auch mehr als zwei derartige aktive Stellen aufweisen, wodurch eine stabile räumliche Verbindung zwischen den Molekülen, die nur auf der Oberfläche mit Atomen besetzt sind, erreicht werden kann, die sowohl hinsichtlich der Anzahl der Verbindungen als auch bezüglich der Abstände zwischen den einzelnen Molekülen gezielt einstellbar ist.
  • Die Bedingung, dass die mittlere Porengröße unter einem Zwanzigstel und die maximale Porengröße unter einem Zehntel des für die jeweilige Technologie typischen Abstandes liegen muss, ist nicht nur von den Molekülen, die nur auf der Oberfläche mit Atomen besetzt sind, einzuhalten. Diese Bedingung muss auch von den Zwischenräumen zwischen den Molekülen eingehalten werden. Das bedeutet, dass die Moleküle oder Molekülgruppen, die als Abstandshalter wirken, kürzer als ein Zwanzigstel des für die jeweilige Technologie typischen Abstandes ein müssen.
  • Die als Abstandshalter wirkenden Moleküle oder Molekülgruppen trennen dabei die Moleküle, die nur auf der Oberfläche mit Atomen besetzt sind, räumlich voneinander, gleichzeitig können sie aber Verstrebungen zwischen diesen Molekülen, die nur auf der Oberfläche mit Atomen besetzt sind, bilden, so dass diese Moleküle innerhalb der Isolationsschicht auf ihrem Platz gehalten werden.
  • Als Materialien für die Moleküle und Molekülgruppen, die als Abstandshalter wirken, können vorteilhafterweise Kohlenwasserstoffe mit angelagerten anderen Atomen, wie beispielsweise und noch vorteilhafterweise Silicium-, Sauerstoff-, Fluor-Atome, oder siliciumorganische Verbindungen oder ein Netzwerk auf SiO2-Basis eingesetzt werden, die eine besonders stabile und weitgehend enge Verbindung zwischen zwei Fullerenen bilden.
  • Mit der erfindungsgemäßen Lösung können nahezu ideale Verteilungen der Poren im Isolationsschichtmaterial erreicht werden.
  • Durch die Variation der Länge der Moleküle und Molekülgruppen, die als Abstandshalter wirken, und ihre chemische Realisierung können die Eigenschaften des Isolationsschichtmaterials modifiziert und den konkreten Prozessbedingungen angepasst werden. Durch Vergrößerung der Länge der Moleküle und Molekülgruppen, die als Abstandshalter wirken, wird die Dichte und damit die Dielektrizitätskonstante des Materials verringert, was der Sinn der Erfindung ist. Die Länge muss dabei kleiner als ein Zehntel des für die jeweilige Technologie typischen Abstandes sein. Mit der Erhöhung der Stärke der chemischen Bindung zwischen den kugelförmigen oder polyederförmigen Molekülen und den Abstandshalter-Molekülen wird die mechanische Belastbarkeit des Materials erhöht.
  • Ein besonderer Vorteil der Erfindung ist es, dass die erfindungsgemäßen Moleküle, die nur auf der Oberfläche mit Atomen besetzt sind, gemeinsam mit den Molekülen und Molekülgruppen, die als Abstandshalter wirken, auch in an sich bekannte Isolationsschichtmaterialien integriert werden können. Ein derartiges Isolationsschichtmaterial könnte beispielsweise ein konventionelles SiO2-Dielektrikum sein, in dessen SiO2-Netzwerk die Moleküle mit ihren Abstandshaltern eingebunden werden können. Andererseits könnte in einem derartigen SiO2-Dielektrikum der Abstand zwischen den Molekülen, die nur an der Oberfläche mit Atomen besetzt sind, auch durch das SiO2-Material realisiert werden.
  • Eine Möglichkeit zur Realisierung des erfindungsgemäßen Isolationsschichtmaterials besteht in der wechselweisen Aufbringung von beispielsweise Fullerenschichten und SiO2-Schichten. Durch eine Erwärmung während oder nach der Aufbringung der Schichten wird eine ganz oder teilweise Durchmischung beider Materialien erreicht, die zu den fertigen erfindungsgemäßen Isolationsschichten führt. Dabei dürfen die eingesetzten Materialien durch die Temperaturerhöhung nicht ihre Funktionen verlieren.
  • Im weiteren wird die Erfindung an mehreren Ausführungsbeispielen näher erläutert.
  • Beispiel 1
  • Auf ein Substrat aus Silicium wird eine 10 nm dicke Schicht aus C60-Molekülen im Vakuum aufgedampft und nachfolgend mit Hilfe eines plasmaaktivierten Verfahrens im Vakuum (< 1000 Pa) behandelt. Als Reaktionspartner ist Sauerstoff vorhanden in Kombination mit Argon und Phenoxytrimethylsilan.
  • Dabei entsteht eine 35 nm dicke Isolationsschicht, deren Poren aus C60-Molekülen bestehen, die durch Si-OC2H5-Gruppen in einem Abstand von 1,5 nm voneinander gehalten werden.
  • Das Substrat mit einer derartigen Isolationsschicht wird bekanntermaßen zu einem integrierten Schaltkreis mit Leibahnen aus Aluminium weiterverarbeitet.
  • Die mit dem erfindungsgemäßen Material erreichte Dielektrizitätskonstante beträgt k = 1,7
  • Beispiel 2
  • Auf ein Substrat aus Silicium werden Einzelschichten aus einer 1 nm dicken Schicht aus C60-Molekülen, die im Vakuum aufgedampft worden sind, und aus einer weiteren Einzelschicht realisiert, die mit Hilfe eines plasmaaktivierten Verfahrens im Vakuum (> 1000 Pa) aus Tetraethoxysilan und Sauerstoff und Argon gebildet wird. Diese Einzelschichten werden abwechselnd bis zu einer Gesamtschichtdicke von 20 nm aufgebracht.
  • Es entsteht eine Isolationsschicht, in der C60-Moleküle als Poren und die C60-Moleküle miteinander verstrebende SiO1,5-Material enthalten sind. Dieses SiO1,5-Material hält die C60-Moleküle in einem Abstand von 2 nm voneinander.
  • Das Substrat mit einer derartigen Isolationsschicht wird bekanntermaßen zu einem integrierten Schaltkreis in Kupfertechnologie weiterverarbeitet, das heißt, dass die Leitbahnen aus Kupfer hergestellt worden sind.
  • Die mit dem erfindungsgemäßen Material erreichte Dielektrizitätskonstante beträgt k = 2,9.
  • Beispiel 3
  • Kugelförmige Fullerene C70 werden im Vakuum im Lichtbogen hergestellt und anschließend in Lösung in einer Diels-Alder-Reaktion mit 2-Siloxy-1,3-dienen exohedral funktionalisiert. Das entstandene Cycloaddukt wird in einem Spin-On-Verfahren in gelöster Form auf ein Siliciumsubstrat aufgebracht. Nach Entfernung des Lösungsmittels wird die aufgebrachte Schicht im Vakuum bei 400 °C getempert. Dabei entsteht eine 30 nm dicke Isolationsschicht, deren Poren aus C70-Molekülen bestehen und die durch chemisch gebundene SiO- und CH2-CH-Gruppen in einem Abstand von < 2 nm voneinander getrennt gehalten werden.
  • Das Substrat mit einer derartigen Isolationsschicht wird bekanntermaßen zu einem integrierten Schaltkreis in Kupfertechnologie weiterverarbeitet, das heißt, dass die Leitbahnen aus Kupfer hergestellt worden sind.
  • Die mit dem erfindungsgemäßen Material erreichte Dielektrizitätskonstante beträgt k = 3,5.

Claims (9)

  1. Isolationsschichtmaterial für integrierte Schaltkreise in Damascene-Architektur, enthaltend oder bestehend aus Molekülen, die nur auf der Oberfläche mit Atomen besetzt sind, und die durch weitere Moleküle oder Molekülgruppen voneinander getrennt angeordnet sind, wobei die weiteren Moleküle oder Molekülgruppen mindestens zwei Stellen besitzen, die mit den Molekülen, die nur an der Oberfläche mit Atomen besetzt sind, über chemische und/oder physikalische Wechselwirkungen verbunden sind.
  2. Isolationsschichtmaterial nach Anspruch 1, bei dem die Moleküle, die im Isolationsschichtmaterial enthalten sind oder aus denen das Isolationsschichtmaterial besteht, durch weitere Moleküle oder Molekülgruppen voneinander räumlich getrennt und gleichzeitig durch diese weiteren Moleküle oder Molekülgruppen miteinander verstrebt angeordnet sind.
  3. Isolationsschichtmaterial nach Anspruch 1, bei dem die Verstrebungen durch chemische Bindungen realisiert sind.
  4. Isolationsschichtmaterial nach Anspruch 1, bei dem das Isolationsschichtmaterial vollständig aus Molekülen, die nur auf der Oberfläche mit Atomen besetzt sind und aus weiteren Molekülen oder Molekülgruppen, die die Moleküle, die nur auf der Oberfläche mit Atomen besetzt sind, voneinander trennen, besteht.
  5. Isolationsschichtmaterial nach Anspruch 1, bei dem das Isolationsschichtmaterial aus an sich bekannten Isolationsschichtmaterialien besteht, in das Moleküle, die nur auf der Oberfläche mit Atomen besetzt sind, und die durch weitere Moleküle oder Molekülgruppen voneinander getrennt werden, integriert sind.
  6. Isolationsschichtmaterial nach Anspruch 1, bei dem die Moleküle, die nur auf der Oberfläche mit Atomen besetzt sind, kugelförmig oder polyederförmig oder annähernd kugelförmig oder polyederförmig sind.
  7. Isolationsschichtmaterial nach Anspruch 6, bei dem die Moleküle Fullerene oder Heterofullerene sind.
  8. Isolationsschichtmaterial nach Anspruch 7, bei dem die Fullerene vom Typ C2n mit 2n ≥ 20 sind.
  9. Isolationsschichtmaterial nach Anspruch 1, bei dem die weiteren Moleküle oder Molekülgruppen Kohlenwasserstoffe mit angelagerten anderen Atomen, wie beispielsweise und vorzugsweise Silicium-, Sauerstoff-, Fluor-Atome, und siliciumorganische Verbindungen sind.
DE10253855A 2002-11-14 2002-11-14 Isolationsschichtmaterial für integrierte Schaltkreise in Damascene-Architektur Ceased DE10253855A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10253855A DE10253855A1 (de) 2002-11-14 2002-11-14 Isolationsschichtmaterial für integrierte Schaltkreise in Damascene-Architektur
DE50311305T DE50311305D1 (de) 2002-11-14 2003-11-07 Isolationsschichtmaterial für integrierte Schaltkreise in Damascene-Architektur, bestehend aus Molekülen die nur auf der Oberfläche mit Atomen besetzt sind, wie z.B. Fullerenen
EP03104114A EP1420447B1 (de) 2002-11-14 2003-11-07 Isolationsschichtmaterial für integrierte Schaltkreise in Damascene-Architektur, bestehend aus Molekülen die nur auf der Oberfläche mit Atomen besetzt sind, wie z.B. Fullerenen
AT03104114T ATE426248T1 (de) 2002-11-14 2003-11-07 Isolationsschichtmaterial fur integrierte schaltkreise in damascene-architektur, bestehend aus molekulen die nur auf der oberflache mit atomen besetzt sind, wie z.b. fullerenen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10253855A DE10253855A1 (de) 2002-11-14 2002-11-14 Isolationsschichtmaterial für integrierte Schaltkreise in Damascene-Architektur

Publications (1)

Publication Number Publication Date
DE10253855A1 true DE10253855A1 (de) 2004-06-03

Family

ID=32115574

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10253855A Ceased DE10253855A1 (de) 2002-11-14 2002-11-14 Isolationsschichtmaterial für integrierte Schaltkreise in Damascene-Architektur
DE50311305T Expired - Lifetime DE50311305D1 (de) 2002-11-14 2003-11-07 Isolationsschichtmaterial für integrierte Schaltkreise in Damascene-Architektur, bestehend aus Molekülen die nur auf der Oberfläche mit Atomen besetzt sind, wie z.B. Fullerenen

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE50311305T Expired - Lifetime DE50311305D1 (de) 2002-11-14 2003-11-07 Isolationsschichtmaterial für integrierte Schaltkreise in Damascene-Architektur, bestehend aus Molekülen die nur auf der Oberfläche mit Atomen besetzt sind, wie z.B. Fullerenen

Country Status (3)

Country Link
EP (1) EP1420447B1 (de)
AT (1) ATE426248T1 (de)
DE (2) DE10253855A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010094562A1 (de) 2009-02-20 2010-08-26 Leibniz-Institut Für Festkörper- Und Werkstoffforschung Dresden E.V. Isolationsmaterial für integrierte schaltkreise und deren verwendung
US7952188B2 (en) 2007-01-08 2011-05-31 Infineon Technologies Ag Semiconductor module with a dielectric layer including a fluorocarbon compound on a chip

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181133A (ja) * 1994-12-27 1996-07-12 Sony Corp 誘電体および誘電体膜の製造方法
JPH11126774A (ja) * 1997-10-24 1999-05-11 Sony Corp 絶縁材料及びその製造方法、フッ素化フラーレン含有膜の製造方法、並びに半導体装置及びその製造方法
US6277766B1 (en) * 2000-02-03 2001-08-21 Michael Raymond Ayers Method of making fullerene-decorated nanoparticles and their use as a low dielectric constant material for semiconductor devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317058A (en) * 1992-04-17 1994-05-31 Hughes Aircraft Company Microwave-absorbing materials containing polar icosahedral molecular units and methods of making the same
US5744399A (en) * 1995-11-13 1998-04-28 Lsi Logic Corporation Process for forming low dielectric constant layers using fullerenes
JP3116897B2 (ja) * 1998-03-18 2000-12-11 日本電気株式会社 微細配線形成方法
US6797777B2 (en) * 2000-04-07 2004-09-28 Honeywell International Inc. Low dielectric constant organic dielectrics based on cage-like structures
KR20030090619A (ko) * 2001-01-19 2003-11-28 셰브런 유.에스.에이.인크. 마이크로전자공학에서의 다이아몬드형 함유 물질

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181133A (ja) * 1994-12-27 1996-07-12 Sony Corp 誘電体および誘電体膜の製造方法
JPH11126774A (ja) * 1997-10-24 1999-05-11 Sony Corp 絶縁材料及びその製造方法、フッ素化フラーレン含有膜の製造方法、並びに半導体装置及びその製造方法
US6277766B1 (en) * 2000-02-03 2001-08-21 Michael Raymond Ayers Method of making fullerene-decorated nanoparticles and their use as a low dielectric constant material for semiconductor devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952188B2 (en) 2007-01-08 2011-05-31 Infineon Technologies Ag Semiconductor module with a dielectric layer including a fluorocarbon compound on a chip
WO2010094562A1 (de) 2009-02-20 2010-08-26 Leibniz-Institut Für Festkörper- Und Werkstoffforschung Dresden E.V. Isolationsmaterial für integrierte schaltkreise und deren verwendung
DE102009001044A1 (de) 2009-02-20 2010-09-02 Leibniz-Institut Für Festkörper- Und Werkstoffforschung Dresden E.V. Isolationsmaterial für integrierte Schaltkreise
DE102009001044B4 (de) * 2009-02-20 2015-08-13 Globalfoundries Module One Llc & Co. Kg Isolationsmaterial für integrierte Schaltkreise
US9117771B2 (en) 2009-02-20 2015-08-25 Leibniz-Institut Fuer Festkoerper-Und Werkstoffforschung Dresden E.V. Insulation material for integrated circuits and use of said integrated circuits

Also Published As

Publication number Publication date
EP1420447A1 (de) 2004-05-19
DE50311305D1 (de) 2009-04-30
EP1420447B1 (de) 2009-03-18
ATE426248T1 (de) 2009-04-15

Similar Documents

Publication Publication Date Title
DE69634800T2 (de) Abtragungsraten-verhalten von aufgesponnen dielektrikas mit chemisch-mechanischem polierverfahren
DE112007003795B4 (de) Poröses Silizium-Dielektrikum und Herstellungsverfahren
DE60211915T2 (de) Halbleiterstruktur unter verwendung von opfermaterial und zugeörige herstellungsverfahren
DE69333604T2 (de) Durch PVD und DVD gebildete, mit hochschmelzendem Metall abgedeckte Metallleiterbahnen und Durchgangslöcher mit niedrigem spezifischen Widerstand
DE10194958B4 (de) Verfahren zur Herstellung einer Sperr-/ Haftschicht und einer Kristallkeimschicht in einer integrierten Schaltkreisanordnung und zugehörige integrierte Schaltkreisanordnung
DE69730580T2 (de) Verfahren zur Herstellung eines Halbleiterelements mit zwei Isolatoren unterschiedlicher Dielektrizitätskonstante
DE4434230C2 (de) Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten
DE102004010352B4 (de) Reduktion von Schub- bzw. Scherspannungen in Kupfer-Vias in organischem dielektrischen Zwischenschichtmaterial
DE112011103146B4 (de) Verfahren zum Verbessern der mechanischen Eigenschaften von Halbleiterzwischenverbindungen mit Nanopartikeln
DE102012111574A1 (de) Ätzschaden- und esl-freie dual-damaszene metallkontaktstruktur
DE102012201586B4 (de) Verfahren zur Herstellung von integrierten Schaltungen mit platzsparenden Kondensatoren
DE69535488T2 (de) Verfahren zur Isolierung von Leitungen unter Verwendung von Materialien mit niedriger dielektrischer Konstante und damit hergestellte Strukturen
DE102016100323A1 (de) Verfahren zum Verringern der Dual-Damascene-Verwerfung
DE102018221806B4 (de) Verfahren zur herstellung von back-end-of-line-strukturen mit luftspalten
US20080038918A1 (en) Semiconductor device and method for manufacturing the same
DE10161312A1 (de) Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung
DE102006036797B4 (de) Verfahren zur Herstellung einer Einzel-Damaszen Struktur mit Einwegschablone
DE102013100709A1 (de) Vorrichtungen und Verfahren zum Polieren, Ätzen und Reinigen mit einer mit Gas gemischten Flüssigkeit
DE102006029334A1 (de) Material zum Ausbilden eines Belichtungslicht blockierenden Films, mehrschichtige Verbindungsstruktur und Herstellungsverfahren dafür, und Halbleitervorrichtung
DE102020135142B4 (de) Tsv-struktur mit mehreren belägen und verfahren zu deren herstellung
DE10253855A1 (de) Isolationsschichtmaterial für integrierte Schaltkreise in Damascene-Architektur
DE102017117962A1 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
WO2005041273A2 (de) Verfahren zur verringerung parasitärer kopplungen in schaltkreisen
DE10085212B4 (de) Dielektrische Schicht, integrierte Schaltung und Verfahren zu deren Herstellung
DE69928146T2 (de) Metallisierungsstruktur auf einem fluorhaltigen Dielektrikum und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: LEIBNIZ-INSTITUT FUER FESTKOERPER- UND WERKSTOFFFORS

Owner name: AMD INC., SUNNYVALE, CALIF., US

8131 Rejection