DE10248043B4 - Phasenregelschleife zur Frequenzmodulation - Google Patents

Phasenregelschleife zur Frequenzmodulation Download PDF

Info

Publication number
DE10248043B4
DE10248043B4 DE10248043.5A DE10248043A DE10248043B4 DE 10248043 B4 DE10248043 B4 DE 10248043B4 DE 10248043 A DE10248043 A DE 10248043A DE 10248043 B4 DE10248043 B4 DE 10248043B4
Authority
DE
Germany
Prior art keywords
phase detector
phase
frequency
locked loop
transmit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10248043.5A
Other languages
English (en)
Other versions
DE10248043A1 (de
Inventor
Giuseppe Li Puma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Intel Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Deutschland GmbH filed Critical Intel Deutschland GmbH
Priority to DE10248043.5A priority Critical patent/DE10248043B4/de
Publication of DE10248043A1 publication Critical patent/DE10248043A1/de
Application granted granted Critical
Publication of DE10248043B4 publication Critical patent/DE10248043B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1077—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the phase or frequency detection means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0055—Closed loops single phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Phasenregelschleife mit einstellbarer Übertragungsbandbreite zur Frequenzmodulation von digitalen Eingangsdaten (dk) für eine Sende- und Empfangseinrichtung mit einem programmierbaren Phasendetektor (21), der aufweist: – einen Empfangs-Phasendetektor (21a), – einen Sende-Phasendetektor (21b), – einen Multiplexer (27), und – einer Logikeinheit (29), wobei der Multiplexer (27) von der Logikeinheit (29) angesprochen wird, um wahlweise das Ausgangssignal des Empfangs-Phasendetektors (21a) oder das Ausgangssignal des Sende-Phasendetektors (21b) als Ausgangssignal des programmierbaren Phasendetektors (21) bereitzustellen, wobei die Logikeinheit angesprochen wird, um den Frequenzpfad in der Phasenregelschleife in Abhängigkeit des Sende- bzw. Empfangszustands entweder über den Empfangs-Phasendetektor (21a) oder über den Sende-Phasendetektor (21b) zu leiten, wobei der Empfangs-Phasendetektor (21a) und der Sende-Phasendetektor (21b) jeweils die gleiche Bezugsfrequenz (fref) und die gleiche Teilerfrequenz (fdiv) vergleichen, und wobei der Sende-Phasendetektor (21b) einen Phasendetektor vom Typ II verwendet und der Empfangs-Phasendetektor (21a) einen Phasendetektor vom Typ III verwendet.

Description

  • Die vorliegende Erfindung betrifft eine Phasenregelschleife mit einer Bandbreite zur Frequenzmodulation in einer Sende- und Empfangseinrichtung.
  • Phasenregelschleifen (Phase Looked Loop oder (PLL)) werden in aufwandsarmen Realisierungen von Sendekonzepte für moderne Mobilfunksysteme angewandt, die sich einer Frequenzmodulation bedienen. In einer Phasenregelschleife wird die Frequenz eines Oszillators in Bezug auf die Bezugsfrequenz eines stabilen Bezugsoszillators eingestellt. Die Phasenregelschleife weist als wesentliche Elemente einen Phasendetektor, einen Schleifenfilter, einen Oszillator und einen Frequenzteiler auf, wobei der Oszillator in der Regel ein spannungsgesteuerter Oszillator oder sogenannter Voltage Controlled Oszillator, vielfach VCO genannt, ist. Im Phasendetektor werden die Phasen des Bezugsoszillators und des VCOs verglichen, um an dem VCO eine Frequenz zu erzeugen, die einem N-fachen der Bezugsfrequenz entspricht. Das Teilerverhältnis N des Frequenzteilers bestimmt dabei den Faktor der Frequenzverschiebung.
  • Aus der Offenlegungsschrift DE 195 09 260 A1 ist eine Sender-Empfänger-Signalverarbeitungsvorrichtung für ein digitales schurloses Kommunikationsgerät bekannt.
  • Aus der Patentschrift US 5,909,149 ist eine Mehr-Band Phasenregelschleife mit umschaltbaren spannungsgesteuerten Oszillatoren (VCOs) bekannt.
  • Aus der Offenlegungsschrift US 2002/0 136 341 A1 ist eine „fractional-N”-Phasenregelschleife mit zwei Phasendetektoren bekannt.
  • Die Wahl der Bandbreite der Phasenregelschleife ist von sehr großer Bedeutung. Zum einen müssen Rauschanforderungen sowie die Einhaltung der spektralen Sendemasken beachtet, werden, was eine, möglichst geringe Bandbreite wünschenswert macht. Andererseits erfordert die Übertragung der modulierten Daten eine hohe Bandbreite.
  • Als Kompromiss zwischen beiden Erfordernissen ist es aus dem Beitrag ”A 27-mW CMOS Fractional-N Synthesizer Using Digital Compensation for 2.5 Mb/s GFSK Modulation” von M. H. Perrot, T. L. Tewksbury III und C. G. Sodini, erschienen in IEEE J. of Solid-State Circuits, Vol. 32, No. 12, S. 2048 ff. bekannt, die Bandbreite der Regelschleife aufgrund der Rauschanforderungen deutlich kleiner auszulegen, als es die Übertragung der modulierten Daten ursprünglich erfordern würde. Um den Frequenzgang des Schleifenfilters zu kompensieren, werden die digitalen Daten mit Hilfe eines Filters digital vorkompensiert, wodurch eine kleine Schleifenfilterbandbreite gewählt werden kann. Eine alternative Version mit einer geringeren als durch die Übertragung der modulierten Daten erforderlichen Schleifenbandbreite ist die sogenannte 2-Punkt-Modulation, wie sie beispielsweise aus der deutschen Patentanmeldung DE 1992 91 67.5 der Infineon Technologies AG bekannt ist. Dabei wird die Modulation gleichzeitig über einen Modulationspunkt – welche als Tiefpassfunktion wirkt – mittels der digitalen Daten am Frequenzteiler, sowie über einen analogen Modulationspunkt am Eingang des VCOs durchgeführt, welcher seinerseits als Hochpassfilterfunktion wirkt.
  • Bei beiden Konzepten stellt sich das Problem heraus, dass beispielsweise der Schleifenfilter und der digitale Vorkompensationsfilter bzw. die Ansteuerung des analogen Modulationspunktes entsprechend der Übertragung der Daten erforderlichen Bandbreite abgestimmt werden müssen.
  • Aufgabe der vorliegenden Erfindung ist es eine Phasenregelschleife bereitzustellen, welche das obengenannte Problem überwindet.
  • Gelöst wird die Aufgabe ausgehend von den Merkmalen des Oberbegriffes durch die kennzeichnenden Merkmale des Patentanspruches 1.
  • Vorteilhafte Weiterbildung der Erfindung sind in den Unteransprüchen angegeben.
  • Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand der Zeichnung näher erläutert.
  • Dabei zeigen
  • 1 ein schematisches Blockschaltbild einer Σ/Δ-Phasenregelschleife,
  • 2 ein beispielhaftes Blockschaltbild einer Σ/Δ-Phasenregelschleife mit einstellbarer Übertragungsbandbreite,
  • 3 ein beispielhaftes Blockschaltbild einer Σ/Δ-Phasenregelschleife mit einstellbarer Übertragungsbandbreite gemäß einer Ausführungsform der Erfindung,
  • 4 das Schaltbild eines bekannten Phasendetektors vom Typ II zur Repräsentierung eines Phasendetektors mit einer großen Steilheit, und
  • 5 das Schaltbild eines bekannten Phasendetektors vom Typ III zur Repräsentierung eines Phasendetektors mit einer kleinen Steilheit.
  • In 1 wird das Blockschaltbild einer Σ/Δ-Phasenregelschleife gezeigt. Die Phasenregelschleife weist einen Phasendetektor 1 auf, der sein Steuersignal an eine Ladungspumpe 2 gibt. Die Ladungspumpe 2 stellt über ein Schleifenfilter 3 ein Spannungssignal an den spannungsgesteuerten Oszillator 4 bereit. Von dem spannungsgesteuerten Oszillator 4 wird der Frequenzpfad über einen Frequenzteiler 5 an einem Eingang des Phasendetektors 1 zurückgeführt. Der Frequenzteiler 5 erhält ein Regelsignal von einem Σ/Δ-Modulator 6. Das Prinzip einer Phasenregelschleife besteht darin, dass aus der Bezugsfrequenz fref, welche aus einem stabilen Bezugsoszillator (nicht dargestellt) erhalten wird, und aus einer Teilerfrequenz fdiv mittels des Phasendetektors 1 und der Ladungspumpe 2 eine Spannung erzeugt wird, die dem spannungsgesteuerten Oszillator 4 zugeführt wird. Dieser erzeugt eine Ausgangsfrequenz fout, die einem frequenzmodulierten Trägersignal entspricht. Die Ausgangsfrequenz fout des spannungsgesteuerten Oszillators 4 wird an den Frequenzteiler 5 gegeben, der die Teilerfrequenz fdiv erzeugt. Diese wird zurück in den Phasenfrequenzdetektor 1 gegeben und dort mit der Bezugsfrequenz fref verglichen. Der Frequenzteiler 5 wird von dem Σ/Δ-Modulator 6 angesprochen, welcher seinerseits von digitalen Daten dk angesteuert wird, die in das frequenzmodulierte Trägersignal bzw. die Ausgangsfrequenz fout umgesetzt werden sollen. Die Bandbreite einer solchen Phasenregelschleife wird durch alle Elemente der Schleife bestimmt. Die Übertragungsfunktion ergibt sich näherungsweise für ein nicht-integrierendes Schleifenfilter zu
    Figure DE000010248043B4_0002
  • Dabei ist die –3db-Bandbreite durch die Grenzfrequenz f0 gegeben, die ihrerseits in die Übertragungsfunktion eingeht durch ω .0 = 2πf0. Die Grenzfrequenz f0 ist proportional zur Phasendetektorsteilheit kp, die ihrerseits abhängig vom verwendeten Typ des Phasendetektors ist. Sie ist umgekehrt proportional zu (n – 1)π. Mit n wird der Typ des Phasendetektors 1 bezeichnet. Der Zusammenhang ergibt sich aus der Formel f0 = (kpRKVCO)/N, wobei R der Schleifenwiderstand der Phasenregelschleife gegenüber der Masse ist, KVCO die Steilheit des VCOs 4 ist und N der mittlere Teilungsfaktor am Frequenzteiler 5 ist. Diese Näherung gilt unter der Annahme, dass die Grenzfrequenz f0 deutlich kleiner ist als weitere vorhandene Polstellen in der Phasenregelschleife. In der Praxis wird diese Annahme erfüllt sein, da sonst die Gefahr von Stabilitätsproblemen besteht.
  • Ist die Phasendetektorsteilheit kp durch Wahl von n programmierbar, so ändert sich die Bandbreite der Phasenregelschleife entsprechend.
  • 2 zeigt eine Blockschaltbild einer Σ/Δ-Phasenregelschleife mit einstellbarer Übertragungsbandbreite, die sich von der in 1 gezeigten konventionellen Σ/Δ-Phasenregelschleife darin unterscheidet, dass sie einen Phasendetektor 11 aufweist, dessen Steilheit kp von außen eingestellt werden kann. Die Phasenregelschleife kann im Betrieb derart angesteuert werden, dass im Empfangsfall für den Phasendetektor eine größere Steilheit als im Sendefall gewählt wird. Dadurch wird im Sendefall eine größere Bandbreite als im Empfangsfall ermöglicht, während wiederum im Empfangsfall das Rauschen minimiert wird. Die Phasenregelschleife kann daher vorzugsweise in mobilen Endgeräten mit geringer Leistung eingesetzt werden.
  • In 3 wird ein Blockschaltbild einer Ausführungsform einer Σ/Δ-Phasenregelschleife mit einstellbarer Übertragungsbandbreite gezeigt. Diese Phasenregelschleife weist einen programmierbaren Phasendetektor 21 (durch unterbrochene Linie dargestellt) auf. Ein Ausgangssignal des programmierbaren Phasendetektors 21 wird einer Ladungspumpe 22 zugeführt, die über ein Schleifenfilter 23 an den spannungsgesteuerten Oszillator 24 geschaltet ist. Der spannungsgesteuerten Oszillator 24 erzeugt ein frequenzmoduliertes Trägersignal mit einer Ausgangsfrequenz fout. Dieses wird einem Frequenzteiler 25 zugeführt, der an einem Frequenzausgang die Teilerfrequenz fdiv bereitstellt. Diese wird dem programmierbaren Phasendetektor 21 zugeführt und dort mit der Bezugsfrequenz fref eines stabilen Bezugsoszillators (nicht dargestellt) verglichen. Die Funktionsweise der Phasenregelschleife entspricht im wesentlichen der in 2 dargestellten Phasenregelschleife.
  • Der programmierbare Phasendetektor 21 enthält einen Empfangs-Phasendetektor 21a und einen Sende-Phasendetektor 21b, die über einen Multiplexer 27 das Ausgangssignal des programmierbaren Phasendetektors 21 bereitstellen. Der Multiplexer 27 seinerseits wird über eine Logikeinheit 29 angesprochen, um wahlweise das Ausgangssignal des Empfangs-Phasendetektors 21a oder das Ausgangssignal des Sende-Phasendetektors 21b an die Ladungspumpe 22 weiterzuleiten. Die Logikeinheit 29 spricht zusätzlich die Empfangs- und Sende-Phasendetektoren 21a, 21b an, um die Funktion jeweils des Empfangs-Phasendetektors 21a oder des Sende-Phasendetektors 21b zu ermöglichen. Dazu wird ein Betriebssteuerungsssignal direkt an den Empfangs-Phasendetektor 21a und über einen Inverter 29b an den Sende-Phasendetektor 21b gegeben. Die Logikeinheit 29 wird über eine Übertragungsburst-Steuerungsvorrichtung 28 angesprochen, um den Frequenzpfad in der Phasenregelschleife in Abhängigkeit von den des Empfangs- oder Sendezustand entweder über den Empfangs-Phasendetektor 21a oder über den Sende-Phasendetektor 21b zu leiten.
  • Die Empfangs- und Sende-Phasendetektoren 21a und 21b weisen unterschiedliche Steilheiten k1 und k2 auf. Vorzugsweise ist dabei der Sende-Phasendetektor 21b mit der Steilheit k1 steiler als der Empfangs-Phasendetektor 21a mit der Steilheit k2. Im Übertragungszustand wird der Frequenzpfad der Phasenregelschleife über den Sende-Phasendetektor 21b geleitet, während im Empfangsfall der Frequenzpfad über den Empfangs-Phasendetektor 21a geleitet wird. Dadurch erhält man eine Phasenregelschleife, die im Sendefall eine höhere Bandbreite als im Empfangsfall aufweist.
  • Bevorzugterweise wird für den Sende-Phasendetektor 21b ein Phasendetektor vom Typ II verwendet, während Empfangs-Phasendetektor 21a ein Phasendetektor vom Typ III ist. Beide Typen von Phasendetektoren können in der Phasenregelschleife einfach und platzsparend realisiert werden. Die 4 und 5 zeigen jeweils Phasendetektoren vom Typ II und vom Typ III. Beide Typen von Phasendetektoren sind dem Fachmann aus dem Stand der Technik, z. B. aus ”Phase-locked loop Circuit design” von D. H. Wolaver, Prentice Hall, 1991, bekannt. Sie bestehen jeweils aus zwei D-Flip-Flops 31, 32 und 41, 42. Der Phasendetektor vom Typ II enthält zusätzlich ein XOR-Schaltelement 33. Er hat eine Steilheit k1 = 1/π. Im Fall des Phasendetektors vom Typ II ist ein UND-Schaltelement 43 enthalten. Dieser Phasendetektor hat eine Steilheit k2 = 1/2π.
  • Bezugszeichenliste
    • 1
    Phasendetektor
    2, 22
    Ladungspumpe
    3, 23
    Schleifenfilter
    4, 24
    spannungsgesteuerter Oszillator
    5, 25
    Frequenzteiler
    6, 26
    Σ/Δ-Modulator
    11, 21
    programmierbarer Phasendetektor
    21a
    Empfangs-Phasendetektor
    21b
    Sende-Phasendetektor
    27
    Multiplexer
    28
    Übertragungsburst-Steuerungsvorrichtung)
    29
    Logikeinheit
    29b
    Inverter
    31, 32, 41, 42
    D-Flip-Flops
    33
    XOR-Schaltelement
    43
    UND-Schaltelement
    dk
    digitale Daten
    fref
    Bezugsfrequenz
    fout
    Ausgangsfrequenz
    fdiv
    Teilerfrequenz

Claims (2)

  1. Phasenregelschleife mit einstellbarer Übertragungsbandbreite zur Frequenzmodulation von digitalen Eingangsdaten (dk) für eine Sende- und Empfangseinrichtung mit einem programmierbaren Phasendetektor (21), der aufweist: – einen Empfangs-Phasendetektor (21a), – einen Sende-Phasendetektor (21b), – einen Multiplexer (27), und – einer Logikeinheit (29), wobei der Multiplexer (27) von der Logikeinheit (29) angesprochen wird, um wahlweise das Ausgangssignal des Empfangs-Phasendetektors (21a) oder das Ausgangssignal des Sende-Phasendetektors (21b) als Ausgangssignal des programmierbaren Phasendetektors (21) bereitzustellen, wobei die Logikeinheit angesprochen wird, um den Frequenzpfad in der Phasenregelschleife in Abhängigkeit des Sende- bzw. Empfangszustands entweder über den Empfangs-Phasendetektor (21a) oder über den Sende-Phasendetektor (21b) zu leiten, wobei der Empfangs-Phasendetektor (21a) und der Sende-Phasendetektor (21b) jeweils die gleiche Bezugsfrequenz (fref) und die gleiche Teilerfrequenz (fdiv) vergleichen, und wobei der Sende-Phasendetektor (21b) einen Phasendetektor vom Typ II verwendet und der Empfangs-Phasendetektor (21a) einen Phasendetektor vom Typ III verwendet.
  2. Phasenregelschleife gemäß Anspruch 1, gekennzeichnet durch, dass der Sende-Phasendetektor (21a) und der Empfangs-Phasendetektor (21b) alternativ aktivierbar sind.
DE10248043.5A 2002-10-15 2002-10-15 Phasenregelschleife zur Frequenzmodulation Expired - Fee Related DE10248043B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10248043.5A DE10248043B4 (de) 2002-10-15 2002-10-15 Phasenregelschleife zur Frequenzmodulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10248043.5A DE10248043B4 (de) 2002-10-15 2002-10-15 Phasenregelschleife zur Frequenzmodulation

Publications (2)

Publication Number Publication Date
DE10248043A1 DE10248043A1 (de) 2004-04-29
DE10248043B4 true DE10248043B4 (de) 2018-02-08

Family

ID=32049286

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10248043.5A Expired - Fee Related DE10248043B4 (de) 2002-10-15 2002-10-15 Phasenregelschleife zur Frequenzmodulation

Country Status (1)

Country Link
DE (1) DE10248043B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19509260A1 (de) * 1994-03-15 1995-09-21 Samsung Electronics Co Ltd Sender-Empfänger-Signalverarbeitungsvorrichtung für ein digitales schnurloses Kommunikationsgerät
US5909149A (en) * 1997-08-29 1999-06-01 Lucent Technologies, Inc. Multiband phase locked loop using a switched voltage controlled oscillator
US20020136341A1 (en) * 2001-03-20 2002-09-26 Gct Semiconductor, Inc. Fractional-N frequency synthesizer with fractional compensation method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19509260A1 (de) * 1994-03-15 1995-09-21 Samsung Electronics Co Ltd Sender-Empfänger-Signalverarbeitungsvorrichtung für ein digitales schnurloses Kommunikationsgerät
US5909149A (en) * 1997-08-29 1999-06-01 Lucent Technologies, Inc. Multiband phase locked loop using a switched voltage controlled oscillator
US20020136341A1 (en) * 2001-03-20 2002-09-26 Gct Semiconductor, Inc. Fractional-N frequency synthesizer with fractional compensation method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Wolaver, D. H.: Phase-Locked Loop Circuit Design. Englewood Cliffs, New Jersey 07632 : Prentice Hall, 1991. S. 59 - 64. - ISBN 0-13-662743-9 *

Also Published As

Publication number Publication date
DE10248043A1 (de) 2004-04-29

Similar Documents

Publication Publication Date Title
DE10257185B3 (de) Phasenregelschleife mit Sigma-Delta-Modulator
DE69222704T2 (de) Radioempfänger
DE69826835T2 (de) Frequenzsynthetisierer
DE4498749C2 (de) Phasensynchronisationsschaltung und entsprechendes Verfahren für einen phasenverriegelten Kreis
DE69533913T2 (de) Frequenzsynthesizer
DE60007679T2 (de) PLL Schaltkreis
DE60202057T2 (de) Phasenregelschleife mit einem linearen phasendetektor
DE4498745B4 (de) Funkfrequenztransceiver und Verfahren zum Betrieb desselben
DE60128904T2 (de) Persönliche kommunikationsanlage mit gps empfänger und gemeinsamer taktquelle
WO2003032493A2 (de) Abgleichverfahren für eine nach dem zwei-punkt-prinzip arbeitende pll-schaltung und pll-schaltung mit einer abgleichvorrichtung
DE102007057524A1 (de) Direkte Breitbandmodulation eines Frequenzsynthesizers
DE102008045042B4 (de) Regelschleifensystem
DE10234993B4 (de) Akkumulator gesteuerter digitaler Frequenzteiler in einer phasenverriegelten Schleife
DE102004021224B4 (de) Frequenzmultiplikatorvorstufe für gebrochen-N-phasenarretierte Schleifen
DE102005013497B4 (de) Steuerbare Frequenzteilerschaltung, Sende-Empfänger mit steuerbarer Frequenzteilerschaltung und Verfahren zur Durchführung eines Loop-Back-Tests
DE60020789T2 (de) Frequenzsynthetisierer und mobiles Funkgerät mit einem solchen Frequenzsynthetisierer
DE102004050411B4 (de) Modulator mit geregelter Übertragungsbandbreite und entsprechendes Verfahren zum Regeln der Übertragungsbandbreite
DE10248043B4 (de) Phasenregelschleife zur Frequenzmodulation
DE602004005298T2 (de) Frequenzgenerator mit mehreren spannungsgesteuerten Oszillatoren
EP0868784B1 (de) Mischoszillator mit einem phasengerasteten regelkreis für einen rundfunkempfänger
DE60108908T2 (de) Frequenzteiler für gebrochenzahlige frequenzteilerverhältnisse
DE60206105T2 (de) Verfahren und Anordnung zur Verbesserung des Einrastens eines Frequenzsynthetisierers durch Reduzierung von Zyklussprüngen
DE4220296B4 (de) Schaltungsanordnung zur Unterdrückung schmalbandiger Störsignale
DE102006011682B4 (de) Transceiver-Schaltungsanordnung
EP0552642B1 (de) Kombiniertes Funksende- und -empfangsgerät mit einer PLL-Schaltung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R081 Change of applicant/patentee

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130207

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130207

R082 Change of representative

Representative=s name: VIERING, JENTSCHURA & PARTNER PATENT- UND RECH, DE

Effective date: 20130207

Representative=s name: VIERING, JENTSCHURA & PARTNER, DE

Effective date: 20130207

Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE

Effective date: 20130207

R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE

R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 10262429

Country of ref document: DE

R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee