DE10235814B3 - Verfahren zur lösbaren Montage eines zu prozessierenden Halbleitersubstrats auf einem Trägerwafer - Google Patents

Verfahren zur lösbaren Montage eines zu prozessierenden Halbleitersubstrats auf einem Trägerwafer Download PDF

Info

Publication number
DE10235814B3
DE10235814B3 DE2002135814 DE10235814A DE10235814B3 DE 10235814 B3 DE10235814 B3 DE 10235814B3 DE 2002135814 DE2002135814 DE 2002135814 DE 10235814 A DE10235814 A DE 10235814A DE 10235814 B3 DE10235814 B3 DE 10235814B3
Authority
DE
Germany
Prior art keywords
semiconductor substrate
wafer
carrier wafer
substrate
ferroelectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2002135814
Other languages
English (en)
Inventor
Friedrich Dr. Kröner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2002135814 priority Critical patent/DE10235814B3/de
Application granted granted Critical
Publication of DE10235814B3 publication Critical patent/DE10235814B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer lösbaren Verbindung zwischen zwei scheibenförmigen Gegenständen (1, 3) sowie einen zugehörigen Trägerwafer, wobei zwischen den scheibenförmigen Gegenständen (1, 3) eine ferroelektrische Schicht (2) mit einer hohen Dielektrizitätskonstante und/oder einem permanent elektrischen Dipolmoment (D) ausgebildet wird, welche bei Anlegen einer Gleichspannung (DC) an die scheibenförmigen Gegenstände (1, 3) eine elektrostatische ausreichende Anziehungskraft erzeugt. Auf diese Weise können ohne Verwendung von Klebemitteln und Ätzsubstanzen belastbare Verbindungen geschaffen werden, die einfach zu lösen sind.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur lösbaren Montage eines zu prozessierenden Halbleitersubstrats auf einem Trägerwafer gemäß dem Oberbegriff des Patentanspruchs 1.
  • Ein derartiges Verfahren ist beispielsweise aus der Druckschrift DE 199 58 803 C1 bekannt.
  • Derzeit werden Halbleiterbauelemente zunehmend auf sehr dünnen Halbleiterscheiben bzw. -wafern hergestellt, wobei sogenannte ultradünne Wafer bzw. scheibenförmige Gegenstände dünner als 100 μm sind. Hierzu werden üblicherweise Halbleiterwafer verwendet, die eine Standarddicke von 500 bis 700 μm aufweisen und die vor der Fertigstellung von jeweiligen Halbleiterbauelementen dünngeschliffen werden.
  • Solche ultradünnen Wafer sind jedoch aufgrund ihrer mechanischen Eigenschaften sehr schwierig handhabbar und lassen sich nicht mit denselben Fertigungsmaschinen und Transport- sowie Haltevorrichtungen bearbeiten wie Wafer mit einer herkömmlichen Standarddicke. Deshalb müssen eigens für ultradünne Wafer modifizierte Fertigungsmaschinen und Transportvorrichtungen hergestellt werden, die für spezielle Waferkassetten ausgelegt sind und die eigens für ultradünne Wafer konstruierte, üblicherweise manuell zu bedienende Greifvorrichtungen zur Bestückung der Fertigungsmaschinen aufweisen.
  • Ferner sind hierbei die Vorrichtungen zur Fixierung der ultradünnen Wafer während des eigentlichen Herstellungsprozesses, wie beispielsweise Chucks, mehr oder weniger aufwendig für die Erfordernisse der sogenannten ultradünnen Produktwafer umgebaut. Darüber hinaus sind einer Modifizierung von Fertigungsmaschinen für die Zwecke der Bearbeitung und Handhabung ultradünner Wafer aufgrund ihrer zunehmenden Komplexität enge Grenzen gesetzt.
  • Die Bereitstellung derartiger neuer oder modifizierter Fertigungsmaschinen zur Bearbeitung ultradünner Wafer ist daher äußerst aufwendig und kostenintensiv.
  • Für Prozesse, bei denen keinerlei Temperaturbehandlung auftritt, sind beispielsweise Verfahren bekannt, die ultradünne Produktwafer mit einem Wachs oder einer zweiseitig klebenden Folie auf einem Trägerwafer befestigen, um ihn nachher mittels einer Temperatureinwirkung wieder zu lösen.
  • Ferner sind Verfahren zur Herstellung einer Verbindung zwischen einem Produktwafer und einem Trägerwafer bekannt, die auch höheren Temperaturen standhalten. Nachteilig ist hierbei jedoch die Verwendung von metallhaltigen, wässrigen Silikaten und Phosphaten als Bindemittel, die insbesondere bei höheren Temperaturen die elektrischen Eigenschaften von auszubildenden Halbleiterbauelementen im Produktwafer beeinträchtigen können oder besonderer Ätzverfahren bedürfen.
  • Der Aufwand dieser herkömmlichen Verfahren ist jedoch relativ hoch, da insbesondere ein Verbrauch von Verschleißmaterialen und Opferschichten sowie für ganze Wafer die Kosten erhöhen. Ferner sind oftmals eine Vielzahl von Reinigungsprozeduren nach der Trennung des Produktwafers von seinem Trägerwafer notwendig, die wiederum eine Gefahr von möglichem Bruch und verlängerte Prozess-Laufzeiten beinhalten.
  • Aus der Druckschrift JP 4-206 948 A ist ein elektrostatischer Chuck bekannt, bei der eine interne Elektrode in eine beispielsweise aus Barium-Titanat bestehende ferrodielektrische Keramik eingebettet ist.
  • In gleicher Weise ist auch aus der Druckschrift JP 4-367 247 A ein keramischer elektrostatischer Chuck bekannt, der zur Verbesserung der Haltekräfte eine ferroelektrische Keramik mit hoher Dielektrizitätskonstante als Dielektrikum auf einer internen Elektrode aufweist.
  • Aus der weiterhin genannten Literaturstelle „Hartsough, L. D.: Electrostatic Wafer Holding ..." Solid State Technology, 1993, Januar, Seite 87–90 sind ebenfalls die Grundprinzipien der elektrostatischen Befestigung von Halbleiterwafern insbesondere bei elektrostatischen Chucks (ESC) beschrieben, wobei auf einer elektrisch leitenden Elektrode beispielsweise ein aus Blei-Zirkon-Titanat (PZT) bestehendes Dielektrikum zum Festlegen einer Verbindungsoberfläche zu einem Produktwafer ausgebildet ist.
  • Aus der Druckschrift US 3,993,509 ist ein Verfahren zum Halten eines Halbleitersubstrats bei einer Innenimplantation bekannt, wobei zur Verbesserung der Haltekräfte Dielektrika mit einer Dielektrizitätskonstante > 1000 verwendet werden.
  • Aus der Druckschrift US 4,724,510 ist ein Verfahren zur elektrostatischen Wafer-Befestigung bekannt, wobei konzentrische elektrische leitende Ringe als „interdigitated" Elektroden in einem n-typ Silizium-Halbleitersubstrat ausgebildet sind.
  • Die weitere Druckschrift US 4,554,611 offenbart eine weitere elektrostatische Haltevorrichtung (Chuck), bei der auf einer Elektrode ein ladungsspeicherndes Dielektrikum als Verbindungsoberfläche für einen zu Haltenden Produktwafer ausgebildet ist. Ein elektrisch leitender Ring, der in Kontakt zum Produktwafer steht, dient hierbei gemeinsam mit der Elektrode dem Anlegen einer Potentialdifferenz, wodurch der Produktwafer an die Haltevorrichtung angezogen wird.
  • Aus den Druckschriften US 4047214 und US 6333202 sind Transfertechniken bekannt, bei denen ferroelektrische Schichten auf einem ersten Substrat erzeugt und dann auf das Produktsubstrat übertragen wird.
  • Aus der Druckschrift US 4,047,214 ist ein ferroelektrischer Feldeffekttransistor bekannt, der mittels elektrostatischer Kräfte auf einem Halbleitersubstrat gebondet wird. Hierbei wird ein Blei-Zirkon-Titanat (PZT) als Dielektrikum verwendet.
  • Die Druckschrift US 6,333,202 bezieht sich auf eine sogenannte FERAM-Zelle, wobei das ferroelektrische Material bei Temperaturen größer 600°C in sogenanntes „perovskites Oxid" umgewandelt wird.
  • Aus der Druckschrift DE 44 46 703 A ist schließlich die Verwendung einer Feldplattenstruktur an Substraträndern zur Vermeidung von Feldstärkekonzentrationen und dadurch hervorgerufener Überschläge bekannt.
  • Weiterhin ist aus der Literaturstelle „Wright, et al.: Manufacturing issues of electrostatic chucks ..." J. Vac. Sci. Technol. B, ISSN 0734-211X, 1995, Vol. 13, No. 4, Seite 1910– 1916 bekannt, zum Dechucken bzw. Entfernen eines Produktwa fers von einer elektrostatischen Haltevorrichtung eine negative bzw. entgegengesetzte Spannung an die jeweiligen Elektroden anzulegen, wodurch die von einer permanenten Polarisierung des verwendeten Dielektrikums herrührenden Restkräfte kompensiert bzw. aufgehoben werden können.
    •
  • Demgegenüber liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zur lösbaren Montage eines zu prozessierenden Halbleitersubstrats auf einem Trägerwafer zu schaffen, wobei eine Verarbeitung wesentlich vereinfacht und kostengünstig ist.
  • Erfindungsgemäß wird diese Aufgabe durch die Maßnahmen des Patentanspruchs 1 gelöst.
  • In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
    •
  • Die Erfindung wird nachstehend an Hand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben.
  • Es zeigen
  • 1A bis 1C vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Verfahrensschritte bei der Herstellung einer lösbaren Verbindung zwischen zwei scheibenförmigen Gegenständen;
  • 2 eine vereinfachte Schnittansicht eines Trägerwafers mit Produktwafer gemäß einem ersten Ausführungsbeispiel; und
  • 3 eine vereinfachte und vergrößerte Schnittansicht eines Trägerwafers mit Produktwafer gemäß einem zweiten Ausführungsbeispiel.
  • Figuren 1A bis 1C zeigen vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Verfahrensschritte bei der Herstellung einer lösbaren Verbindung zwischen zwei scheibenförmigen Gegenständen 1 und 3 mittels einer ferroelektrischen Schicht 2.
  • Gemäß 1A wird in einem Verbindungsschritt zunächst ein erster elektrisch leitender scheibenförmiger Gegenstand 1 wie beispielsweise eine Metallscheibe und vorzugsweise ein herkömmlicher Halbleiterwafer aus z.B. Si als Trägerwafer vorbereitet, wobei beispielsweise eine Oberflächenbehandlung der beiden Hauptflächen oder zumindest einer Verbindungsoberfläche durchgeführt wird, die eine Verbindung zu einem zweiten elektrisch leitenden scheibenförmigen Gegenstand 3 bzw. einem Si-Produktwafer darstellt.
  • An dieser eventuell vorbehandelten Verbindungsoberfläche des scheibenförmigen Gegenstandes bzw. Trägerwafers 1 wird anschließend eine ferroelektrische Schicht 2 ausgebildet, die zumindest bei einer vorbestimmten Spannung bzw. Potentialdifferenz eine hohe Dielektrizitätskonstante und/oder ein permanentes elektrisches Dipolmoment D ausbilden kann. Anschließend wird der zweite elektrisch leitende scheibenförmige Gegenstand 3 wiederum mit seiner Verbindungsoberfläche auf die ferroelektrische Schicht 2 aufgelegt, wobei vorzugsweise ein bereits bearbeiteter ultradünner oder ein zu dünnender Produktwafer, d.h. wiederum Halbleiterwafer (Si) aufgelegt wird.
  • Zum eigentlichen Fixieren muss nunmehr lediglich eine Gleichspannung DC an den ersten und zweiten elektrisch leitenden scheibenförmigen Gegenstand 1 und 3 angelegt werden, wodurch sich jeweils Ladungen L entgegengesetzter Polarität in den als Elektroden wirkenden scheibenförmigen Gegenständen 1 und 3 ausbilden und zu einer Veränderung der ferroelektrischen Schicht 2 dahingehend führen, dass sich zumindest eine erhöhte Dielektrizitätskonstante und/oder ein permanentes elektrisches Dipolmoment D ausbildet. Aufgrund dieser Ladungen L bzw. durch das Dipolmoment D ergibt sich über der ferroelektrischen Schicht 2 eine anziehende (elektrostatische) Kraft zwischen dem ersten und zweiten elektrisch leitenden scheibenförmigen Gegenstand 1 und 3, wodurch eine ausreichende Fixierung zur weiteren Verarbeitung bzw. Prozessierung ohne Verwendung von Klebstoffen, Wachsen oder Bondmaterialien ermöglicht ist.
  • Gemäß 1B kann demzufolge auch nach Entfernen der Gleichspannung DC der zweite scheibenförmige Gegenstand 3 gemeinsam mit dem ersten scheibenförmigen Gegenstand 1 weiter verarbeitet bzw. prozessiert werden, wodurch sich die bruchsicheren Eigenschaften insbesondere bei Verwendung von sehr dünnen scheibenförmigen Gegenständen ergibt.
  • Die Krafterhaltung erfolgt hierbei im Wesentlichen durch das in der ferroelektrischen Schicht 2 ausgebildete permanente elektrische Dipolmoment D, welches in den elektrisch leitenden scheibenförmigen Gegenständen 1 und 3 entsprechende freie Ladungsträger bindet und somit das für die anziehende Kraft notwendige elektrische Feld zwischen diesen scheibenförmigen Gegenständen erzeugt. Demzufolge können bei Verwendung einer ferroelektrischen Schicht 2 mit Dipolmoment-Eigenschaften die in den scheibenförmigen Gegenständen 1 und 3 anliegenden Überschussladungen auch entfallen, wodurch eine Empfindlichkeit gegenüber Leckströmen sehr gering ist.
  • Andererseits kann jedoch auch bei einer ferroelektrischen Schicht ohne ausgebildete Dipolmomente D eine notwendige Anziehungskraft lediglich durch die angehäuften Ladungen L und die erhöhte Dielektrizitätskonstante ausgebildet werden, wobei jedoch mit einem eventuell auftretenden Ladungsverlust auch eine jeweilige Anziehungskraft zwischen den scheibenförmigen Gegenständen 1 und 3 abnimmt und somit eine ausreichende Isolierung der scheibenförmige Gegenstände 1 und 3 zur Vermeidung von Leckströmen bzw. einem Abfluss der Ladungen L von Bedeutung ist.
  • Zum Lösen des zweiten scheibenförmigen Gegenstandes 3 vom ersten scheibenförmigen Gegenstand 1 mit seiner ferroelektrischen Schicht 2 wird gemäß 1C lediglich eine zur Verbindungsspannung entgegengesetzte Löse-Spannung -DC an die beiden scheibenförmigen Gegenstände angelegt oder ein Kurzschluss erzeugt, wodurch die gespeicherten Ladungen L abfließen können und gegebenenfalls bei einem erzeugten permanent elektrischen Dipolmoment D ein entgegengesetztes elektrisches Feld zum Lösen des zweiten scheibenförmigen Gegenstandes ausgebildet wird. Auf diese Weise kann ohne Verwendung von Bondprozessen, Klebemitteln und somit notwendigen Reinigungsprozessuren eine mechanisch belastbare Verbindung bis in einen Curie-Temperaturbereich ( thermische Auflösung des Dipolmoments) von ca. 350°C ausgebildet werden.
  • 2 zeigt eine vereinfachte Schnittansicht eines erfindungsgemäßen Trägerwafers T mit zugehörigem Produktwafer P, wie sie gemäß einem ersten Ausführungsbeispiel verwendet werden. Gleiche Bezugszeichen bezeichnen hierbei gleiche oder entsprechende Elemente bzw. Schichten, weshalb auf eine wiederholte Beschreibung nachfolgend verzichtet wird.
  • Gemäß 2 besteht ein Trägerwafer aus einem Trägermaterial bzw. einem scheibenförmigen Gegenstand 1 mit einer ferroelektrischen Schicht 2 zum Festlegen einer Verbindungsoberfläche. Das elektrisch leitfähige Trägermaterial 1 besteht beispielsweise aus einem Metall oder einem (dotierten oder intrinsischen) Halbleitermaterial und vorzugsweise aus einem herkömmlichen Si-Halbleiterwafer.
  • Zur Erhöhung einer Ladungsträgerkonzentration bzw. der für die elektrosatische Anziehung notwendigen freien Ladungen kann der Halbleiterwafer zusätzlich eine Dotierung vom ersten Leitungstyp z.B. p aufweisen. An der restlichen Oberfläche des Halbleiterwafers bzw. Trägermaterials 1 ist eine Isolierschicht 7 mit Ausnahme einer Kontaktöffnung 10 ausgebildet, die beispielsweise eine Siliziumoxidschicht aufweist. Aufgrund dieser ersten Isolierschicht 7 kann ein Verlust von Ladungen L im Trägermaterial 1 zuverlässig verhindert werden, wodurch auch ferroelektrische Schichten mit lediglich der Fähigkeit zum Ausbilden einer erhöhten Dielektrizitätskonstante bei Anlegen eines Feldes als Dielektrikum ausreichend sind.
  • Gemäß 2 ist an der Verbindungsoberfläche bzw. der ferroelektrischen Schicht 2 ein ultradünner oder zu dünnender Produktwafer P mit einem zweiten scheibenförmigen Gegenstand 3 aufgelegt. Vorzugsweise besteht auch der scheibenförmige Gegenstand 3 aus einem elektrisch leitenden Material wie z.B. einem Metall und vorzugsweise aus einem Halbleitermaterial, welches jedoch zur Vermeidung von Raumladungszonen bzw. Ver armungszonen eine zum ersten Leitungstyp des Trägermaterials 1 entgegengesetzte Dotierung vom zweiten Leitungstyp (z.B. n) aufweist. Wiederum kann auch der Produktwafer P eine zweite Isolierschicht 6 zum Isolieren der verbleibenden Oberfläche des zweiten scheibenförmigen Gegenstandes 3 aufweisen, wobei wiederum vorzugsweise Siliziumoxid thermisch ausgebildet oder abgeschieden wird und eine Kontaktöffnung 9 zum Anlegen einer Verbinde- oder Löse-Spannung ausgebildet wird.
  • Zum Ausbilden einer möglichst großen Kontaktfläche zwischen der ferroelektrischen Schicht 2 und dem zweiten scheibenförmigen Gegenstand 3 ist es vorteilhaft, die Verbindungsoberfläche des zweiten scheibenförmigen Gegenstandes 3 bzw. des Produktwafers P mit einer duktilen bzw. gut verformbaren Metallschicht 4 zu versehen, wodurch eine üblicherweise nicht behandelte und daher wellige Rückseite des Produktwafers P eingeebnet werden kann, wodurch eine Anziehungskraft vergrößert wird. Darüber hinaus kann durch die Verwendung des metallischen Materials eine größere Dichte an Ladungen L aufgenommen werden, als dies beispielsweise im Halbleitermaterial (Si) möglich ist.
  • Zusätzlich kann an der Oberfläche der ferroelektrischen Schicht 2 eine Edelmetall-Schutzschicht 5 ausgebildet werden. Ein Edelmetall wird bevorzugt, weil es keinen zusätzlichen Kondensator in Form eines nativen Oxides bildet.
  • Für die ferroelektrische Schicht 2 wird zur Förderung der elektrostatischen Anziehungskraft ein Dielektrikum mit besonders hoher Dielektrizitätskonstante verwendet. Hierbei unterscheidet man zwischen ferroelektrischen Schichten, die ein permanentes, elektrisches Dipolmoment D einnehmen können, dessen Orientierung durch ein elektrisches Feld von außen mit einer Hysterese schlagartig verändert werden kann. Ein typischer Vertreter solcher Werkstoffe ist beispielsweise Blei-Zirkon-Titanat (PZT), in diesem Fall ist bei der Einnahme einer bestimmten Polarisierung Energie im Dielektrikum ge speichert, die kaum in die Umgebung abdiffundieren kann und somit auch beim Lösen der Gleichspannung bzw. bei Verlust von Überschuss-Ladungen L eine zuverlässig hohe Anziehungskraft gewährleistet.
  • Alternativ gibt es aber auch ferroelektrische Schichten ohne Hysterese, die lediglich hohe induzierte Dielektrizitätskonstanten annehmen können, von denen ein typischer Vertreter Barium-Strontium-Titanat (BST) ist. Wenn bei mit derartigen ferroelektrischen Schichten ausgebildeten Kapazitäten die eingebrachten Überschuss-Ladungen L von den Elektroden bzw. den scheibenförmigen Gegenständen 1 und 3 an die Umgebung abdiffundieren (Leckstrom), wird auch die anziehende Kraft zwischen den als Kondensatorplatten wirkenden scheibenförmigen Gegenständen 1 und 3 zu Null.
  • In der praktischen Durchführung zur Herstellung der ferroelektrischen Schicht 2 kann zum Einen flüssiger Precursor auf das Trägermaterial 1 aufgespinnt und anschließend bei Temperaturen von ca. 700°C kristallisiert werden. Alternativ können jedoch auch MOCVD-Verfahren verwendet werden.
  • Auf diese Weise erhält man ferroelektrische Schichten mit Dielektrizitätskonstanten von ≥ 1000, wobei aufgrund der Kristallisationstemperaturen von 700°C oder mehr auch Betriebstemperaturen von bis zu 350°C prinzipiell möglich sind.
  • Die Curietemperatur ist hierbei jene Temperatur, bei der die ferroelektrische Schicht kein permanentes Dipolmoment D mehr einnehmen kann, weshalb Prozesse, wie z.B. Formiergastempern, einen möglichen Grenzfall darstellen und eventuell lediglich unter Verwendung der verbleibenden Überschuss-Ladungen L die notwendige Anziehungskraft erzeugt werden kann.
  • Bei Prozessen bzw. einer Weiterverarbeitung, bei denen Temperaturen von 250°C jedoch nicht überschritten werden, bleiben jedoch auch die permanenten elektrischen Dipolmomente weiterhin erhalten, weshalb eine daraus resultierende Anziehungs kraft vorhanden ist und die Anforderungen an eine elektrische Isolation oder Vermeidung von Leckströmen in diesem Temperaturbereich wesentlich verringert sind.
  • Ferner kann gemäß 2 in einem Randbereich des ersten scheibenförmigen Gegenstandes 1 bzw. des Trägerwafers T eine Feldplattenstruktur 8 der ferroelektrischen Schicht 2 zur Verringerung einer elektrischen Feldstärke ausgebildet werden. Genauer gesagt ist am Waferrand zu berücksichtigen, dass die umgebende Luft nicht so hohe Feldstärken abbauen kann, wie die ferroelektrische Schicht 2, weshalb durch die angedeutete Feldplattengeometrie bzw. -struktur 8 die Feldstärken in einem herkömmlichen Dielektrikum 7 wie z.B. wiederum einem Siliziumoxid so stark verringert werden, dass es keine Überschläge an der Oberfläche der Waferkanten gibt.
  • Die Kontaktöffnungen 9 und 10 sind vorzugsweise derartig ausgebildet, dass sie lediglich sehr kleine Bereiche des ersten und zweiten scheibenförmigen Gegenstandes freilegen, um beispielsweise über eine Nadelkontaktierung die entsprechende Gleichspannung zum Verbindungs- und Trennvorgang anzulegen.
  • Zur Realisierbarkeit der vorliegenden Erfindung werden nachfolgend einige elektrostatische Berechnungen angeführt:
    ein Anpressdruck p, mit dem die beiden leitenden Elektroden eines unendlich großen Plattenkondensators an seinem Dielektrikum gepresst werden, ergibt sich nach p = ½ × (ε0εdU2)/d2, wobei U die angelegte Spannung, d die Dicke und εd die Dielektrizitätskonstante des Dielektrikums bedeuten.
  • Während Dielektrizitätskonstanten ≥ 500 derzeit kein Problem darstellen, jedoch Durchbruchsspannungen auf 100 bis 200 kV/cm beschränkt werden müssen, kann beispielsweise für die ferroelektrische Schicht 2 eine Dielektrizitätskonstante von 500 und eine Dicke von 1 μm ausgewählt werden, wobei sich bei Anlegen einer Spannung von 10 Volt ein Druck von 2,2 × 105 Pa ergibt (ca. doppelter Atmosphärendruck). Dies ist mehr als ausreichend, um zwei Wafer fest miteinander zu verbinden.
  • Allerdings müssen jetzt weitere Betrachtungen gemacht werden. Unter der Annahme, dass seriell zur ferroelektrischen Schicht 2 noch eine dünne native Oxidschicht bzw. eine Glas-Schutzschicht 5 ausgebildet ist, für die beispielsweise eine Dicke von 2 nm mit einer Dielektrizitätskonstante von 3,6 eingesetzt wird, so reduziert sich hierdurch die Druckkraft bei der resultierenden Serienschaltung auf ca. 1,7 × 105 Pa. Zur Vermeidung eines derartigen Effekts wird daher als Schutzschicht 5 beispielsweise eine Metall-Schutzschicht und vorzugsweise ein Edelmetall verwendet.
  • Ferner muss nunmehr noch darauf geachtet werden, auf wie viel Prozent der Fläche der Kontakt zwischen den beiden scheibenförmigen Gegenständen 1 und 3 überhaupt hergestellt ist. Da die Rückseite beispielsweise eines ultradünnen Produktwafers P üblicherweise nicht poliert ist, kann sich die Auflagefläche auf wenige Prozent reduzieren. Bei ca. 2 % Kontaktfläche ergibt sich daraus eine Kontaktkraft zwischen den beiden Wafern von ca. 3 kg (Gewicht, welches oben zusätzlich aufgelegt wird). Eine derartige Kontaktkraft wird für die meisten Anwendungen noch ausreichend sein.
  • Kritischer ist die Lage jedoch, wenn man den Trägerwafer T zum Befestigen einer Vorderseite eines Produktwafers P heranziehen will, die mit einer Struktur eines Zwischenoxids 11 ausgestattet ist.
  • 3 zeigt eine vereinfachte Schnittansicht eines Trägerwafers mit einem Produktwafer, bei dem eine derartige Konstellation vorliegt. Gleiche Bezugszeichen bezeichnen wiederum gleiche oder entsprechende Elemente bzw. Schichten, weshalb auf eine detaillierte Beschreibung nachfolgend verzichtet wird.
  • Sollte vorliegende Erfindung demzufolge auch zum Dünnen eines Produktwafers verwendet werden, der auf seiner Vorderseite bzw. Verbindungsoberfläche bereits eine Struktur von beispielsweise Zwischenoxiden 11 und pn-Übergängen 12 aufweist, so muss die Dicke d1 der ferroelektrischen Schicht 2 mit seiner erhöhten Dielektrizitätskonstante und optional vorhandenen permanenten Dipolmomenten D wesentlich größer sein als eine Dicke d2 dieser Zwischenoxid-Struktur 11. Nur wenn d1 sehr viel größer d2 ist, können sich die negativen in Akkumulation befindlichen Ladungen L des Produktwafers P mit den positiven ebenfalls in Akkumulation befindlichen Ladungen L des Trägerwafers T einander hinreichend stark anziehen, um die benötigte Anziehungskraft zu realisieren.
  • Als Beispiel sei eine d2 = 1 μm Dicke Zwischenoxid-Struktur 11 herangezogen, wobei eine Dicke d1 der ferroelektrischen Schicht 10 μm beträgt. Legt man nunmehr eine Spannung U = 100 Volt an und nimmt eine 100%-ige Kontaktfläche an, so ergibt sich aufgrund der Serienschaltung der beiden Kondensatoren eine Druckkraft von nur mehr 1,5 × 104 Pa. Daraus wird ersichtlich, dass die Reserven bezüglich der Kontaktfläche wesentlich geringer sind, wobei jedoch die Situation durch eine dickere ferroelektrische Schicht 2 und eine höhere Spannung leicht kompensiert werden können.
  • Als Abschluss der numerischen Betrachtungen möge noch die Ladung ermittelt werden, die an den beiden Elektroden des Kondensators haftet, wobei beispielsweise ca. 0,35 C/m2 angenommen werden. Vergleicht man eine derartige Ladung mit jener, die bei einer typischen Rückseitenimplantation von 1 × 1015 Atomen/cm2 in einen Wafer eingebracht werden, so lässt sich diese zu 1,69 C/m2 ermitteln. Es ist also bei der Ausführung der Erfindung zu berücksichtigen, dass Prozesse wie Ionenimplantationen, Plasmaätzung, Plasma-CVD oder Sputtern eine Ladungsbilanz an der ferroelektrischen Schicht 2 nicht wesentlich stören.
  • Die Erfindung wurde vorstehend an Hand von Silizium-Halbleiterwafern als zu kontaktierenden scheibenförmigen Gegenständen beschrieben. Sie ist jedoch nicht darauf beschränkt und umfasst in gleicher Weise entsprechende elektrisch (halb)leitende Gegenstände. Ferner wurde die Erfindung an Hand spezieller ferroelektrischer Schichten beschrieben. Es sei jedoch darauf hingewiesen, dass auch entsprechende alternative Materialien mit gleichen oder ähnlichen Eigenschaften verwendet werden können.
    • 1
    erster scheibenförmiger Gegenstand
    2
    ferroelektrische Schicht
    3
    zweiter scheibenförmiger Gegenstand
    4
    duktile Metallschicht
    5
    Metall-Schutzschicht
    6, 7
    erste, zweite Isolierschicht
    8
    Feldplattenstruktur
    9, 10
    Kontaktöffnungen
    11
    Zwischenoxid-Struktur
    12
    pn-Übergang
    L
    Ladungen
    D
    permanentes elektrisches Dipolmoment
    DC
    Gleichspannung
    T
    Trägerwafer
    P
    Produktwafer

Claims (13)

  1. Verfahren zur lösbaren Montage eines zu prozessierenden Halbleitersubstrates (3) auf einem Trägerwafer (1), wobei das mit dem Trägerwafer (1) an einer Verbindungsoberfläche verbundene Halbleitersubstrat (3) mehrere Prozessschritte durchläuft, von denen einer ein Dünnschleifen des Halbleitersubstrates (3) ist, und das dünngeschliffene Halbleitersubstrat (3) vom Trägerwafer (1) getrennt wird, dadurch gekennzeichnet, dass durch Anlegen von Gleichspannung der Trägerwafer (1) mit dem Halbleitersubstrat (3) verbunden oder von ihm gelöst wird.
  2. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, dass die mehreren Prozessschritte, die das mit dem Trägerwafer (1) verbundene Halbleitersubstrat (3) durchläuft, ausgewählt sind aus der Menge: Innenimplantation, Plasmaätzung, Plasma-CVD und Sputtern.
  3. Verfahren nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, dass die Gleichspannung zum Verbinden einen Wert DC annimmt.
  4. Verfahren nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, dass die Gleichspannung zum Lösen einen Wert -DC annimmt.
  5. Verfahren nach einem der Patentansprüche 1 bis 4, dadurch gekennzeichnet, dass auf der Verbindungsoberfläche des Trägerwafers (1) eine ferroelektrische Schicht (2) ausgebildet ist.
  6. Verfahren nach einem der Patentansprüche 1 bis 5, dadurch gekennzeichnet, dass der Trägerwafer (1) einen Halbleiterwafer mit einer zum Halbleitersubstrat (3) entgegengesetzten Dotierung aufweist.
  7. Verfahren nach einem der Patentansprüche 5 oder 6, dadurch gekennzeichnet, dass als ferroelektrische Schicht (2) eine Blei-Zirkon-Titanat-Schicht zur Realisierung eines permanent elektrischen Dipolmomentes (D) ausgebildet wird.
  8. Verfahren nach einem der Patentansprüche 5 oder 6, dadurch gekennzeichnet, dass als ferroelektrische Schicht (2) eine Barium-Strontium-Titanat-Schicht zur Realisierung einer hohen Dielektrizitätskonstante ausgebildet wird.
  9. Verfahren nach einem der Patentansprüche 1 bis 8, dadurch gekennzeichnet, dass auf der Verbindungsoberfläche des Halbleitersubstrates (3) eine duktile Metallschicht (4) ausgebildet ist.
  10. Verfahren nach einem der Patentansprüche 5 bis 9, dadurch gekennzeichnet, dass an der Oberfläche der ferroelektrischen Schicht (2) eine Metall-Schutzschicht (5), vorzugsweise aus einem Edelmetall, ausgebildet ist.
  11. Verfahren nach einem der Patentansprüche 5 bis 10, dadurch gekennzeichnet, dass in einem Randbereich des Trägerwafers (1) eine Feldplattenstruktur (8) der ferroelektrischen Schicht (2) zur Verringerung einer Feldstärke ausgebildet ist.
  12. Verfahren nach einem der Patentansprüche 1 bis 11, dadurch gekennzeichnet, dass an einer Rest-Oberfläche des Trägerwafers (1) und des Halbleitersubstrates (3) eine erste und zweite Isolierschicht (7, 6) ausgebildet ist.
  13. Verfahren nach Patentanspruch 12, dadurch gekennzeichnet, dass in der ersten und zweiten Isolierschicht (6, 7) jeweilige Kontaktöffnungen (9, 10) zum Anlegen der Gleichspannung ausgebildet werden.
DE2002135814 2002-08-05 2002-08-05 Verfahren zur lösbaren Montage eines zu prozessierenden Halbleitersubstrats auf einem Trägerwafer Expired - Fee Related DE10235814B3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2002135814 DE10235814B3 (de) 2002-08-05 2002-08-05 Verfahren zur lösbaren Montage eines zu prozessierenden Halbleitersubstrats auf einem Trägerwafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002135814 DE10235814B3 (de) 2002-08-05 2002-08-05 Verfahren zur lösbaren Montage eines zu prozessierenden Halbleitersubstrats auf einem Trägerwafer

Publications (1)

Publication Number Publication Date
DE10235814B3 true DE10235814B3 (de) 2004-03-11

Family

ID=31501724

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002135814 Expired - Fee Related DE10235814B3 (de) 2002-08-05 2002-08-05 Verfahren zur lösbaren Montage eines zu prozessierenden Halbleitersubstrats auf einem Trägerwafer

Country Status (1)

Country Link
DE (1) DE10235814B3 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005008336A1 (de) * 2005-02-23 2006-08-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mobile, unipolare, elektrostatische Waferanordnung
WO2007110192A1 (de) * 2006-03-23 2007-10-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und vorrichtung zur elektrostatischen fixierung von substraten mit polarisierbaren molekülen
WO2007110191A1 (de) 2006-03-23 2007-10-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und vorrichtung zur elektrostatischen fixierung von substraten mit leitfähiger schicht
DE102009025681A1 (de) 2009-06-20 2010-12-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer-Kassettenvorrichtung und Verfahren zum gemeinsamen Bearbeiten einer Mehrzahl von Waferstapeln und Kontaktschieber

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3993509A (en) * 1973-11-07 1976-11-23 U.S. Philips Corporation Semiconductor device manufacture
US4047214A (en) * 1975-09-04 1977-09-06 Westinghouse Electric Corporation Electrostatically bonded dielectric-on-semiconductor device, and a method of making the same
US4554611A (en) * 1984-02-10 1985-11-19 U.S. Philips Corporation Electrostatic chuck loading
US4724510A (en) * 1986-12-12 1988-02-09 Tegal Corporation Electrostatic wafer clamp
JPH04206948A (ja) * 1990-11-30 1992-07-28 Kyocera Corp 静電チャック
JPH04367247A (ja) * 1991-06-14 1992-12-18 Kyocera Corp セラミック製静電チャック
DE4446703C2 (de) * 1994-12-12 1996-10-17 Mannesmann Ag Anordnung zum anodischen Bonden
DE19958803C1 (de) * 1999-12-07 2001-08-30 Fraunhofer Ges Forschung Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung
US6333202B1 (en) * 1999-08-26 2001-12-25 International Business Machines Corporation Flip FERAM cell and method to form same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3993509A (en) * 1973-11-07 1976-11-23 U.S. Philips Corporation Semiconductor device manufacture
US4047214A (en) * 1975-09-04 1977-09-06 Westinghouse Electric Corporation Electrostatically bonded dielectric-on-semiconductor device, and a method of making the same
US4554611A (en) * 1984-02-10 1985-11-19 U.S. Philips Corporation Electrostatic chuck loading
US4724510A (en) * 1986-12-12 1988-02-09 Tegal Corporation Electrostatic wafer clamp
JPH04206948A (ja) * 1990-11-30 1992-07-28 Kyocera Corp 静電チャック
JPH04367247A (ja) * 1991-06-14 1992-12-18 Kyocera Corp セラミック製静電チャック
DE4446703C2 (de) * 1994-12-12 1996-10-17 Mannesmann Ag Anordnung zum anodischen Bonden
US6333202B1 (en) * 1999-08-26 2001-12-25 International Business Machines Corporation Flip FERAM cell and method to form same
DE19958803C1 (de) * 1999-12-07 2001-08-30 Fraunhofer Ges Forschung Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HARTSOUGH, L.D.: Electrostatic Wafer Holding. In: Solid State Technology, 1993, Januar, S. 87-90 *
WRIGHT, D.R., CHEN, L., FEDERLIN, P., FORBES, K.: Manufacturing issues of electrostatic chucks. In: J. Vac. Sci. Technol. B, ISSN 0734-211X, 1995, Vol. 13, No. 4, S. 1910-1916 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005008336A1 (de) * 2005-02-23 2006-08-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mobile, unipolare, elektrostatische Waferanordnung
WO2007110192A1 (de) * 2006-03-23 2007-10-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und vorrichtung zur elektrostatischen fixierung von substraten mit polarisierbaren molekülen
WO2007110191A1 (de) 2006-03-23 2007-10-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und vorrichtung zur elektrostatischen fixierung von substraten mit leitfähiger schicht
US7733624B2 (en) 2006-03-23 2010-06-08 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Method and device for electrostatic fixing of substrates with polarized molecules
DE102009025681A1 (de) 2009-06-20 2010-12-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer-Kassettenvorrichtung und Verfahren zum gemeinsamen Bearbeiten einer Mehrzahl von Waferstapeln und Kontaktschieber
DE102009025681B4 (de) 2009-06-20 2019-01-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer-Kassettenvorrichtung und Verfahren zum gemeinsamen Bearbeiten einer Mehrzahl von Waferstapeln und Kontaktschieber

Similar Documents

Publication Publication Date Title
EP1952436B1 (de) Bipolarer trägerwafer und mobile, bipolare, elektrostatische waferanordnung
EP1305821B1 (de) Mobiler halter für einen wafer
EP1604384B1 (de) Anlage zur bearbeitung eines substrats
DE60209802T2 (de) Verfahren zum erhalten eines selbsttragenden halbleiterdünnfilms für elektronische schaltungen
DE102008051494B4 (de) Verfahren zum Herstellen der SOI-Substrate mit einer feinen vergrabenen Isolationsschicht
DE102014200869B4 (de) Integrierter Kondensator und Verfahren zum Herstellen desselben und dessen Verwendung
DE112012000467B4 (de) Strahlungsbeständiger Transistor auf der Grundlage von Graphen und Kohlenstoff-Nanoröhren und Verfahren zur dessen Herstellung
DE112011101181B4 (de) Steuerung der Ferroelektrizität in dielektrischen Dünnschichten durch prozessinduzierte monoaxiale Spannungen
DE102019116900B4 (de) Elektronische vorrichtung, die einen kondensator umfasst
DE102015210736B3 (de) Vorrichtung mit folie zum elektrostatischen koppeln eines substrats mit einem substratträger
DE102017215354B4 (de) Halbleiter und verfahren zum herstellen von halbleiterbauelementen
DE202005011367U1 (de) Transfer-ESC auf Wafer-Basis
DE102006055618B4 (de) Mobiler elektrostatischer Trägerwafer mit elektrisch isoliertem Ladungsspeicher, Anordnung zur Halterung und Verfahren zum Halten und Lösen eines scheibenförmigen Bauteils
WO2014056842A1 (de) Magnetoelektrischer sensor und verfahren zu seiner herstellung
EP1473764B1 (de) Multifunktion-Substratsträger
DE10235814B3 (de) Verfahren zur lösbaren Montage eines zu prozessierenden Halbleitersubstrats auf einem Trägerwafer
EP1997135B1 (de) Verfahren und vorrichtung zur elektrostatischen fixierung von substraten mit einer leitfähigen schicht
DE102011107598B4 (de) Mobiler Halter für wenigstens einen Wafer und Herstellungsverfahren
DE10312626B4 (de) Elektrostatischer Träger
EP4139128A1 (de) Verfahren und vorrichtung zum transferieren einer übertragungsschicht
DE10339997B4 (de) Träger für einen Wafer, Verfahren zum Herstellen eines Trägers und Verfahren zum Handhaben eines Wafers
DE112010004534B4 (de) Transistor mit body-kontakt und verringerter parasitärer kapazität und verfahren zur herstellung
DE10345494B4 (de) Verfahren zur Bearbeitung eines dünnen Halbleitersubstrats
DE102005008336A1 (de) Mobile, unipolare, elektrostatische Waferanordnung
EP1905071B1 (de) Verfahren und vorrichtung zur elektrostatischen fixierung von substraten mit polarisierbaren molekülen

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee