DE10219105A1 - Integrierter Halbleiterspeicher mit einer Grabenisolation und Herstellungsverfahren - Google Patents

Abstract

Bei integrierten Halbleiterspeichern treten in den Speicherzellen (10, 20) Leckströme auf, die bei flüchtigen Halbleiterspeichern ein Wiederauffrischen gespeicherter Ladungen erfordern. Herkömmlich werden die Leckströme durch erhöhte Dotierungskonzentrationen der Substratwannen und der Dotiergebiete der Transistoren verringert. Dabei sind der räumliche Verlauf der Sperrströme und ihre genauen Ursachen bisher unbekannt. Erfindungsgemäß werden in Grabenisolationen (5, 15, 25, 35) elektrisch leitfähige Strukturen (6, 16, 26, 36) eingebracht, die jeweils durch eine isolierende Ummantelung (7, 17, 27, 37) umgeben sind. Die leitfähigen Strukturen bilden innerhalb der Grabenisolationen verlaufende Leiterbahnen, die elektrische Felder gegenüber benachbarten Speicherzellen abschirmen. Der Erfolg der Erfindung bestätigt, daß die bislang durch erhöhte Dotierstoffkonzentrationen eingedämmten Leckströme maßgeblich durch Influenzeffekte aufgrund von Potentaildifferenzen zwischen benachbarten Speicherzellen bedingt sind.

Description

• Die Erfindung betrifft einen integrierten Halbleiterspeicher mit zwei Speicherzellen und einer Grabenisolation, wobei die Grabenisolation zur elektrischen Isolierung der beiden Speicherzellen voneinander vorgesehen ist. Die Erfindung betrifft ferner ein Verfahren zum Herstellen eines integrierten Halbleiterspeichers.
• Integrierte Halbleiterspeicher besitzen eine Vielzahl von Speicherzellen, die zum Speichern jeweils einer Information, d. h. eines Datenbits vorgesehen sind. Diese Speicherzellen werden in einem Speicherzellenfeld möglichst dicht auf der zur Verfügung stehenden Fläche eines Halbleitersubstrats ausgebildet. Die zunehmende Miniaturisierung erfordert eine seitliche Isolation benachbarter Speicherzellen gegeneinander zumindest an der Oberfläche des Halbleitersubstrats, um elektrische Kurzschlüsse zwischen lateral dicht gepackten Strukturen zu verhindern.
• Jede einzelne Speicherzelle besitzt einen Auswahltransistor und einen Speicherkondensator, in dem die Information dieser Zelle gespeichert wird. Der Auswahltransistor dient zum Zugriff auf den Speicherkondensator beim Lesen oder Schreiben einer Information. Der Auswahltransistor besitzt jeweils einen Anschluß an eine Bitleitung und einen Anschluß an eine Wortleitung. Im Falle der häufig verwendeten MOSFET- Transistoren (metal-oxide-semiconductor field-effect transistor) werden der Wortleitungsanschluß über die Gate-Elektrode und der Bitleitungsanschluß sowie der Anschluß zum Speicherkondensator jeweils über eines der Source/Drain-Gebiete hergestellt. Der Speicherkondensator ist häufig ein tiefer Grabenkondensator (deep trench) oder ein oberhalb des Halbleitersubstrats angeordneter, "gestapelter" Kondensator (stacked capacitor). Häufig werden die Speicherzellen in Form von Paaren angeordnet, wobei die beiden Auswahltransistoren ein gemeinsames Source/Drain-Gebiet zum Anschluß an eine Bitleitung besitzen.
• Integrierte Halbleiterspeicher erfordern im oberen Bereich des Halbleitersubstrats zur Ausbildung der Transistoren, insbesondere MOSFETs, entsprechende Dotierungen mit p- oder n- leitenden Dotierstoffen. So weist ein Halbleitersubstrat in der Nähe der Transistoren eine schwächere Wannendotierung und im Bereich der Source/Drain-Gebiete stärkere Dotierungen entgegengesetzten Ladungsträgertyps wie die umgebende Wannendotierung auf. Ferner sind häufig zusätzliche Implantationen zur Ausbildung eines Kanalbereichs, zur Gestaltung des seitlichen Profils der Source/Drain-Gebiete etc. vorgesehen.
• Diese Dotierungen haben außer den erwünschten Stromflüssen auch unbeabsichtigte Leckströme zur Folge, die auch dann auftreten, wenn ein Auswahltransistor aufgrund der jeweiligen Vorspannungen an seinen Transistorelektroden eigentlich sperrt. Die Leckströme können sowohl aufgrund der Eigenleitung des Substratmaterials als auch aufgrund der eingebrachten Dotierstoffe, d. h. Ladungsträger, entstehen. Der räumliche Verlauf der Leckströme ist ohne weiteres nicht beobachtbar.
• Die parasitären Leckströme haben zur Folge, daß der in Form von elektrischen Ladungen gespeicherte Datenbestand in den Speicherzellen sich über einen relativ kurzen Zeitraum entlädt. Daher müssen die gespeicherten Informationen in Form von digitalen Nullen und Einsen in zeitlichen Abständen von Bruchteilen einer Sekunde regelmäßig wiederaufgefrischt werden, was entsprechenden Stromverbrauch zum Betreiben eines flüchtigen Halbleiterspeichers erfordert. Diese Leckströme können auch bei nicht-flüchtigen Halbleiterspeichern auftreten.
• Zur Verringerung der Leckströme wird herkömmlich die Stärke der eingebrachten Dotierungen, beispielsweise Wannendotierungen und Source/Drain-Dotierungen, erhöht, um durch eine stärkere Sperrwirkung der pn-Übergänge im Substrat die Stärke parasitärer Sperrströme zu verringern. Der Erhöhung der Dotierungskonzentrationen sind jedoch Grenzen gesetzt, da jede stärkere Dotierung eine erhöhte Ladungsträgerkonzentration mit sich bringt, die wiederum der Verringerung von Leckströmen entgegenwirkt. Alternative geeignete Maßnahmen zur Verringerung von Leckströmen sind jedoch nicht bekannt.
• Es ist die Aufgabe der vorliegenden Erfindung, die bei integrierten Halbleiterspeichern auftretenden Leckströme wirkungsvoller zu verringern. Insbesondere soll die Verringerung parasitärer Leckströme ohne eine Erhöhung von Dotierungen erreicht werden.
• Diese Aufgabe wird hinsichtlich des integrierten Halbleiterspeichers dadurch gelöst, daß die Grabenisolation eine elektrisch leitfähige Struktur und eine elektrisch isolierende Ummantelung der leitfähigen Struktur aufweist, wobei die Ummantelung die leitfähige Struktur gegen die beiden Speicherzellen elektrisch isoliert.
• Erfindungsgemäß wird in eine Grabenisolation, die zur Verhinderung elektrischer Kurzschlüsse zwischen zwei benachbarten Speicherzellen dient, eine elektrisch leitfähige Struktur eingebracht. Diese leitfähige Struktur ist, anders als zur Vernetzung verschiedener Speicherzellen oberhalb des Substrats angeordneter Leiterbahnen, jedoch mit keiner Speicherzelle verbunden. Insbesondere besteht keine Verbindung zu den beiden Speicherzellen, die durch die Grabenisolation voneinander elektrisch isoliert sind.
• Da die Leckströme stets an die elektrisch leitfähigen Bereiche der integrierten Schaltung gebunden sind und auch dort verringert werden (müssen), besteht kein Grund zur Annahme, das aufgezeigte Problem durch eine in einer Grabenisolation allseitig eingeschlossene, zusätzliche leitfähige Struktur beheben zu können, da die Grabenisolation selbst aus einem dielektrischen, d. h. elektrisch isolierenden Material besteht und somit Leckströme weder transportieren noch verursachen kann. Vielmehr treten die Leckströme in dem dotierten Halbleitersubstrat, insbesondere im Kanalgebiet auf.
• Der Erfindung liegt jedoch die Vermutung zugrunde, daß die herkömmlich auftretenden Sperrströme auf Einflüsse benachbarter Speicherzellen zurückgehen, die durch Influenz die Spannungs- und Ladungsverhältnisse angrenzender Speicherzellen verschieben. Die Grabenisolationen, die meist in Form von STI-Isolationen (shallow trench isolation) ausgebildet sind, sind nur vorgesehen, um einen direkten elektrischen Kurzschluß zwischen benachbarten Speicherzellen bzw. deren Transistoren zu verhindern.
• Erfindungsgemäß wird die elektrische Abschirmung benachbarter Zellen untereinander durch das Einbringen leitfähiger Strukturen in Grabenisolationen verstärkt. Dabei wird, obwohl eine Grabenisolation gemäß ihrer Bestimmung, Kurzschlüsse zu verhindern, herkömmlich aus einem isolierenden Material hergestellt wird, erfindungsgemäß dieses isolierende Material nur als Außenwandung, d. h. Ummantelung, der erfindungsgemäßen leitfähigen Grabenisolationssfüllung verwendet, so daß einerseits die isolierende Ummantelung weiterhin elektrische Kurzschlüsse verhindert und andererseits die leitfähige Grabenfüllung ein Übergreifen elektrischer Felder auf Nachbarzellen stärker abschwächt.
• Der Erfolg dieser Maßnahme bestätigt die der Erfindung zugrundeliegende Vermutung, daß die Leckströme, die bisher durch erhöhte Konzentrationen der Dotierstoffe verringert wurden, maßgeblich auch durch Influenz aufgrund elektrischer Spannungsverhältnisse in Nachbarzellen verursacht werden. Obwohl der räumliche Verlauf der Leckströme innerhalb leitfähiger Gebiete nicht bekannt ist, wird hier vermutet, daß die Leckströme unter anderem etwas unterhalb der Source/Drain- Dotierungen des Transistors und zumindest teilweise auch am Rand einer Speicherzelle, d. h. in der Nähe der ihr benachbarten Grabenisolationen verlaufen.
• Vorzugsweise ist vorgesehen, daß die leitfähige Struktur eine Leiterbahn ist, die in der Grabenisolation in Richtung ihres Grabens verläuft. Auf diese Weise werden elektrische Leitungen längs des Verlaufs eines Isolationsgrabens ausgebildet. Solch eine Leitung besitzt jedoch keine elektrische Verbindung, weder ummittelbar noch mittelbar, zu einer der Speicherzellen, sondern dient nur zur stärkeren räumlichen Abschirmung zwischen unterschiedlichen elektrischen Potentialen in Nachbarzellen.
• Eine bevorzugte Ausführungsform sieht vor, daß der integrierte Halbleiterspeicher parallel zur Oberfläche eines Halbleitersubstrats ein Netzwerk von mit Leiterbahnen gefüllten Grabenisolationen aufweist. Bei diesem Netzwerk sind die Speicherzellen, insbesondere ihre Auswahltransistoren lateral allseitig von den in den Grabenisolationen verlaufenden Leiterbahnen umgeben.
• Insbesondere kann das Netzwerk von mit Leiterbahnen gefüllten Grabenisolationen Speicherzellen jeweils einzeln seitlich umschließen. Alternativ kann das Netzwerk Paare von Speicherzellen jeweils einzeln seitlich umschließen. Insbesondere die Gruppierung der Speicherzellen in Form von Paaren mit jeweils nur einem Bitleitungsanschluß ist heute zur Verringerung der Speicherfläche sehr verbreitet. Hier werden zunächst durch die in den Grabenisolationen verlaufenden leitfähigen Strukturen benachbarte Speicherzellenpaare gegeneinander elektrisch isoliert. Auch innerhalb eines Speicherzellenpaares können beide Speicherzellen mittelbar gegeneinander elektrisch isoliert werden, indem ein z. B. hohes elektrisches Potential in einer Speicherzelle in dem umgebenden Ring von leitfähigen Strukturen eine negative Ladungsverteilung erzeugt, die sich ansonsten in der benachbarten Speicherzellen desselben Speicherzellenpaares ausgebildet und dort Leckströme verursacht hätte.
• Eine Weiterbildung der Erfindung sieht vor, daß die leitfähigen Strukturen der Grabenisolationen des Netzwerks miteinander leitfähig verbunden und an ein einstellbares elektrisches Grabenisolationspotential anschließbar sind. Das vorzugsweise außerhalb des Speicherzellenfeldes, beispielsweise im Logikbereich des integrierten Halbleiterspeichers einstellbare Potential bildet einen zusätzlichen elektrischen Freiheitsgrad, mit dem auftretende Leckströme verringert und die Funktionsfähigkeit der Speicherzellen verbessert werden können. Insbesondere wird durch die Verringerung der Leckströme die Zeitdauer, nach der die gespeicherten Ladungen wiederaufgefrischt werden müssen, erhöht; die sogenannte Refresh-Zeit erhöht sich und der Stromverbraucht sinkt.
• Vorzugsweise bestehen die leitfähigen Strukturen aus Polysilizium oder Wolfram und die Ummantelung der leitfähigen Strukturen aus Siliziumoxid, Siliziumnitrid oder Siliziumoxidnitrid. Die leitfähige Struktur kann auch eine Mehrschichtenfolge verschiedener Materialien sein.
• Vorzugsweise ist der integrierte Halbleiterspeicher ein dynamischer Schreib-Lese-Speicher, etwa ein DRAM (dynamic random access memory). Neben nicht-flüchtigen Halbleiterspeichern sind ferner Anwendungen wie CCD-Bauteile (charge coupled device) denkbar.
• Die der Erfindung zugrundeliegende Aufgabe wird ferner durch ein Verfahren zum Herstellen eines integrierten Halbleiterspeichers der oben beschriebenen Art gelöst, daß die folgende Reihenfolge von Schritten aufweist:
  
• - Ausbilden eines Grabens für eine Grabenisolation,
• - Ausbilden einer ersten elektrisch isolierenden Schicht auf dem Boden und auf den Seitenwänden des Grabens,
• - Einbringen einer leitfähigen Grabenfüllung in den mit der ersten isolierenden Schicht bedeckten Graben und
• - Ausbilden einer zweiten elektrisch isolierenden Schicht auf der Oberseite der leitfähigen Grabenfüllung.
• Die einzelnen Schritte dieses Verfahrens sind an sich technologisch bekannt, jedoch wurde bislang keine elektrisch leitfähige Füllung in eine schmale, zur Isolation eng benachbarter Speicherzellen bestimmte Grabenisolation (STI) eingebracht. Das Einbringen einer Grabenfüllung erfolgt nach dem Abscheiden der ersten isolierenden Schicht durch einen Abscheidevorgang und einen anschließenden Rückätzprozeß, beispielsweise durch CMP (chemisch-mechanisches Polieren).
• Vorzugsweise werden die erste und die zweite isolierende Schicht durch eine Oxidation oder durch eine Abscheidung gebildet. Ebenso kann die eine dieser beiden Schichten durch Abscheidung, die andere durch Oxidation gebildet werden. Die erste Schicht kann durch Oxidation von Substratsmaterial, insbesondere Silizium, oder durch Abscheidung des gewünschten Isolationsmaterials gebildet werden. Nachdem die Grabenfüllung eingebracht und bis auf die Höhe der Substratoberfläche rückgeätzt ist, kann deren Oberseite oxidiert und/oder durch eine abgeschiedene zweite isolierende Schicht bedeckt werden. Dadurch wird auch nach oben hin in Richtung der nachfolgend auszubildenden, mit den Speicherzellen selbst zu verbindenden Leiterbahnen eine elektrische Isolierung des Leitungsnetzes der Grabenisolationen erreicht.
• Die Erfindung wird nachstehend anhand der Fig. 1 bis 5 beschrieben. Es zeigen:
• Fig. 1 einen schematischen Querschnitt durch einen erfindungsgemäßen Halbleiterspeicher,
• Fig. 2 eine schematische Draufsicht auf einen erfindungsgemäßen Halbleiterspeicher,
• Fig. 3 einen vergrößerten, detaillierteren Ausschnitt aus Fig. 2,
• Fig. 4 eine Draufsicht auf eine weitere Ausführungsform eines erfindungsgemäßen Halbleiterspeichers und
• Fig. 5A bis 5D den schematischen Ablauf des erfindungsgemäßen Verfahrens.
• Fig. 1 zeigt einen Querschnitt durch ein Halbleitersubstrat 3, in dem verschiedene Speicherzellen 11, 21, 31 ausgebildet sind. Sie bestehen aus einem als AA bezeichneten aktiven Bereich des Halbleitersubstrats, in dem Dotierungen zur Ausbildung eines Auswahltransistors ausgebildet sind. Die Auswahltransistoren sind in Fig. 1 nicht explizit dargestellt, verlaufen aber in Richtung senkrecht zur Zeichenebene. Innerhalb der Zeichenebene befindet sich eines der Source/Drain- Gebiete, die nach unten elektrisch mit dem Grabenkondensator DT (deep trench) verbunden sind. Die aus Auswahltransistoren (angedeutet durch AA) und Speicherkondensatoren (angedeutet durch DT) gebildeten, einander benachbarten Speicherzellen 11, 21, 31 sind seitlich durch das Siliziumsubstrat 3 und im Bereich der Substratoberfläche durch Grabenisolationen 5, 15, 25, 35 elektrisch gegeneinander isoliert. Diese Grabenisolationen (STI; shallow trench isolation) verhindern elektrische Kurzschlüsse zwischen den in den Bereichen AA stark dotierten Gebieten benachbarter Auswahltransistoren.
• Erfindungsgemäß weisen diese Grabenisolationen 5, 15, 25, 35 in ihrem Innern elektrisch leitfähige Füllungen 6, 16, 26, 36 auf, die sich längs der Grabenisolationen, d. h. senkrecht zur Zeichenebene erstrecken und vorzugsweise die Speicherzellen allseitig umgeben. Mit Hilfe dieser durch Ummantelungen 7, 17, 27, 37 eingeschlossenen Leiterbahnen 6, 16, 26, 36, die vorzugsweise miteinander kurzgeschlossen und an ein von außen an das Speicherzellenfeld des Halbleiterspeichers anschließbares, beispielsweise im Logikbereich des integrierten Halbleiterspeichers einstellbares elektrisches Potential anschließbar sind, wird eine verstärkte Abschirmung elektrischer Felder zwischen benachbarten Speicherzellen bewirkt.
• Herkömmlich wird zur Verminderung von Leckströmen ausschließlich die Konzentrationen der Dotierungen erhöht. Dadurch werden Sperrströme der Größe nach verringert und, angesichts der erfindungsgemäß betrachteten Abschirmungseffekte, sicherlich auch Reichweiten elektrischer Felder verkürzt, da eine höhere Ladungsträgerkonzentration elektrische Felder über kürzere Distanzen schneller abklingen läßt als eine geringere Ladungsträgerkonzentration. Durch die erfindungsgemäß eingebrachten Grabenisolationsfüllungen, die im Gegensatz zur herkömmlichen Bestimmung einer Grabenisolation, elektrisch zu isolieren, leitend sind, wird eine viel stärkere Abschirmung benachbarter Speicherzellen erreicht, die, wie jetzt festgestellt wurde, maßgeblich die Stärke, möglicherweise auch den Verlauf der Leckströme mitbestimmt.
• Fig. 2 zeigt eine schematische Draufsicht auf einen erfindungsgemäßen Halbleiterspeicher, wobei die gezeigte Schnittlinie A-B dem Schnitt entspricht, der in Fig. 1 dargestellt ist. Bei der in Fig. 2 dargestellten Ausführungsform werden jeweils Speicherzellenpaare 10, 20, 30 aus jeweils zwei Speicherzellen 11, 12; 21, 22; 30; 31 durch Grabenisolationen, die erfindungsgemäß mit ummantelten Leiterbahnen gefüllt sind, allseitig umgeben. Die Zellen sind in Zellenpaaren 10, 20, 30 angeordnet, was einen gemeinsamen Anschluß je zweier Speicherzellen eines Zellenpaares durch nur einen einzigen Bitleitungsanschluß ermöglicht. Die schwarz dargestellte Struktur bildet das Netzwerk 4 der in den Grabenisolationen eingeschlossenen leitfähigen Grabenfüllungen 6, 16, 26, 36 etc.. Dieses Netzwerk 4 ist an ein einstellbares elektrisches Potential V angeschlossen, welches beispielsweise im Falle von n-Kanal-Transistoren bei 0 Volt oder einer negativen Spannung, zumindest unterhalb einer gewissen Höchstspannung eingestellt werden kann. Die inneren Bereiche 6 der Speicherzellenpaare 10, 20, 30 etc. entsprechen den an der Substratoberfläche freiliegenden Gebieten AA aus Fig. 1; in ihnen sind jeweils zwei Auswahltransistoren mit gemeinsamem Bitleitungsanschluß angeordnet. Die äußeren Bereiche 7 dieser Speicherzellenpaare bilden denjenigen Teil des Speicherzellenpaares, der in der Draufsicht durch die Grabenisolationen überdeckt wird. Die Breite der Bereiche 7 entspricht dem Durchmesser eines vergrabenen Speicherkondensators DT, die Höhe dieser Bereiche entspricht der längeren seitlichen Abmessung eines Speicherzellenpaares.
• Fig. 3 zeigt einen vergrößerten Ausschnitt aus Fig. 2, wobei Details eines Speicherzellenpaares 10 dargestellt sind. Jede Speicherzelle 11, 12 des Speicherzellenpaares 10 besitzt einen Auswahltransistor mit einem Gate 13a, 13b, einem Source/Drain-Gebiet als Kondensatoranschluß 14a bzw. 14b und ein weiteres Source/Drain-Gebiet als gemeinsamen Bitleitungsanschluß B. Die gestrichelten Linien kennzeichnen den Umriß der vergrabenen Speicherkondensatoren DT unterhalb der Substratoberfläche zur Mitte des Speicherzellenpaares hin. Jede in Fig. 2 dargestellte Speicherzelle ist vorzugsweise in gleicher Weise wie die in Fig. 3 in Draufsicht dargestellte Zelle ausgebildet. Die in Fig. 3 dargestellten Auswahltransistoren befinden sich ebenso auf dem integrierten Halbleiterspeicher in Fig. 1. Wäre die Schnittlinie A-B in Fig. 2 etwas anders gewählt, wären in Fig. 1 auf der Oberfläche des Halbleitersubstrats 3 einige Gate-Elektroden erkennbar.
• Fig. 4 zeigt eine alternative Ausführungsform, bei der nicht Speicherzellenpaare, sondern einzelne Speicherzellen durch Grabenisolationen (STI) umgeben sind, die erfindungsgemäß mit leitfähigen Strukturen gefüllt sind. Auch hier werden die leitfähigen Strukturen, die innerhalb der Shallow-Trench- Isolationen umschlossen sind, an ein einstellbares elektrisches Potential V angeschlossen, um die elektrische Abschirmung zu optimieren. Auf der Oberseite der Speicherzellen befindet sich jeweils ein Auswahltransistor etwas länglicher Abmessung, so daß auch die im Substrat vergrabenen Speicherkondensatoren in zumindest einer Richtung breiter dimensioniert sind, um größere Ladungsmengen speichern zu können.
• Die Fig. 5A bis 5D zeigen schematisch den Ablauf eines erfindungsgemäßen Verfahrens. Gemäß Fig. 5A wird in der Oberfläche 2 eines Halbleitersubstrats 3 eine Grabenöffnung 14 erzeugt, indem eine strukturierte Maskenschicht aufgebracht und anschließend ein Ätzprozeß anisotrop in Richtung senkrecht zur Substratoberfläche 2 durchgeführt wird. Gemäß Fig. 5B wird dann zunächst ganzflächig eine erste isolierende Schicht 18 auf den Boden des Grabens 14, die Seitenwände des Grabens 14 und auf die außerhalb des Grabens liegenden Flächenbereiche des Halbleitersubstrats 3 abgeschieden. Von letzteren Bereichen 2 wird die Schicht 18 anschließend oder im weiteren Prozeßverlauf vorzugsweise durch CMP, rückgeätzt.
• Anschließend wird gemäß Fig. 5C die mit der ersten, vorzugsweise dünnen isolierenden Schicht bedeckte Grabenöffnung mit einer elektrisch leitfähigen Grabenfüllung, der leitfähigen Struktur bzw. Leiterbahn 16 gefüllt, die zunächst ganzflächig abgeschieden und danach oder im weiteren Prozeßverlauf bis etwa zur Höhe der Oberfläche 2 des Halbleitersubstrats 2 rückgeätzt wird.
• Schließlich wird gemäß Fig. 5D die Oberseite der Grabenfüllung 16 durch eine Oxidation oder eine Abscheidung einer zweiten elektrisch isolierenden Schicht bedeckt und dadurch die Grabenfüllung 14 allseitig eingeschlossen, so daß diese nur noch in Richtung senkrecht zur Zeichenebene, d. h. in Richtung des Verlaufs der Grabenisolation Ströme leiten kann.
• Der Erfolg der Erfindung bestätigt, daß die bislang durch erhöhte Dotierstoffkonzentrationen eingedämmten Leckströme maßgeblich durch Influenzeffekte aufgrund von Potentialdifferenzen zwischen benachbarten Speicherzellen bedingt sind. Bezugszeichenliste 1 Halbleiterspeicher
  2 Substratoberfläche
  3 Halbleitersubstrat
  4 Netzwerk
  5, 15, 25, 35 Grabenisolation
  6, 16, 26, 36 leitfähige Struktur
  7, 17, 27, 37 Ummantelung
  10, 20, 30 Speicherzellenpaar
  11, 12 Speicherzelle
  13a, 13b Gate-Elektrode
  14a, 14b Source/Drain-Elektrode
  

Claims (10)

1. Integrierter Halbleiterspeicher (1) mit zwei Speicherzellen (11, 21) und einer Grabenisolation (15), wobei die Grabenisolation (15) zur elektrischen Isolierung der beiden Speicherzellen (11, 21) voneinander vorgesehen ist, dadurch gekennzeichnet, daß die Grabenisolation (15) eine elektrisch leitfähige Struktur (16) und eine elektrisch isolierende Ummantelung (17) der leitfähigen Struktur (16) aufweist, wobei die Ummantelung (17) die leitfähige Struktur (16) gegen die beiden Speicherzellen (11, 21) elektrisch isoliert.

2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die leitfähige Struktur (16) eine Leiterbahn ist, die in der Grabenisolation (15) in Richtung ihres Grabens (14) verläuft.

3. Halbleiterspeicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der integrierte Halbleiterspeicher (1) parallel zur Oberfläche (2) eines Halbleitersubstrats (3) ein Netzwerk (4) von mit Leiterbahnen (6, 16, 26, 36) gefüllten Grabenisolationen (5, 15, 25, 35) aufweist.

4. Halbleiterspeicher nach Anspruch 3, dadurch gekennzeichnet, daß das Netzwerk (4) von mit Leiterbahnen (6, 16, 26, 36) gefüllten Grabenisolationen (5, 15, 25, 35) Speicherzellen (11, 21, 31, 41) jeweils einzeln seitlich umschließt.

5. Halbleiterspeicher nach Anspruch 3, dadurch gekennzeichnet, daß das Netzwerk (4) von mit Leiterbahnen (6, 16, 26, 36) gefüllten Grabenisolationen (5, 15, 25, 35) Paare (10, 20, 30) von Speicherzellen (11, 12; 21, 22; 31, 32) jeweils einzeln seitlich umschließt.

6. Halbleiterspeicher nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß die leitfähigen Strukturen (6, 16, 26, 36) der Grabenisolationen (5, 15, 25, 35) des Netzwerks (4) miteinander leitfähig verbunden und an ein einstellbares elektrisches Grabenisolationspotential (V) anschließbar sind.

7. Halbleiterspeicher nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die leitfähigen Strukturen (6, 16, 26, 36) aus Polysilizium oder Wolfram bestehen und deren Ummantelung (7, 17, 27, 37) aus Siliziumoxid, Siliziumnitrid oder Siliziumoxidnitrid besteht.

8. Halbleiterspeicher nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Halbleiterspeicher ein dynamischer Schreib-Lese-Speicher ist.

9. Verfahren zum Herstellen eines integrierten Halbleiterspeichers (1) nach einem der Ansprüche 1 bis 8 mit der folgenden Reihenfolge von Schritten:

- Ausbilden eines Grabens (14) für eine Grabenisolation (15),

- Ausbilden einer ersten elektrisch isolierenden Schicht (18) auf dem Boden und auf den Seitenwänden des Grabens (14),

- Einbringen einer elektrisch leitfähigen Grabenfüllung (16) in den mit der ersten isolierenden Schicht (18) bedeckten Graben (14) und

- Ausbilden einer zweiten elektrisch isolierenden Schicht (19) auf der Oberseite der leitfähigen Grabenfüllung (16).

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die erste (18) und die zweite isolierende Schicht (19) durch eine Oxidation oder durch eine Abscheidung gebildet werden.