DE10204409B4 - Verfahren zum Speichern von Daten in einer Speichereinrichtung mit Zugriffsmöglichkeit auf redundante Speicherzellen - Google Patents

Verfahren zum Speichern von Daten in einer Speichereinrichtung mit Zugriffsmöglichkeit auf redundante Speicherzellen Download PDF

Info

Publication number
DE10204409B4
DE10204409B4 DE10204409A DE10204409A DE10204409B4 DE 10204409 B4 DE10204409 B4 DE 10204409B4 DE 10204409 A DE10204409 A DE 10204409A DE 10204409 A DE10204409 A DE 10204409A DE 10204409 B4 DE10204409 B4 DE 10204409B4
Authority
DE
Germany
Prior art keywords
memory
memory cells
memory device
redundant
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10204409A
Other languages
English (en)
Other versions
DE10204409A1 (de
Inventor
Stefan Dankowski
Alexander Benedix
Reinhard Dueregger
Wolfgang Ruf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE10204409A priority Critical patent/DE10204409B4/de
Priority to TW092100363A priority patent/TWI287799B/zh
Priority to US10/339,031 priority patent/US6819606B2/en
Priority to KR10-2003-0006674A priority patent/KR100520838B1/ko
Publication of DE10204409A1 publication Critical patent/DE10204409A1/de
Application granted granted Critical
Publication of DE10204409B4 publication Critical patent/DE10204409B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

Verfahren zum Speichern von Daten in einer Speichereinrichtung, die in Speicherzellenzeilen und Speicherzellenspalten angeordnete Speicherzellen aufweist, mit folgenden Schritten:
Bereitstellen redundanter Speicherzellen in der Speichereinrichtung;
Lokalisieren einer defekten Speicherzelle;
Auswählen redundanter Speicherzellen der Speichereinrichtung durch einen vorgegebenen Zugriffsmodus; und
Umleiten fehlerhafter Speicherzellen der Speichereinrichtung durch den vorgegebenen Zugriffsmodus während eines Betriebs für einen Zugriff auf und eine Ersetzung durch redundante Speicherzellen der Speichereinrichtung, wobei
ein Ersetzen der fehlerhaften Speicherzellen der Speichereinrichtung durch die redundanten Speicherzellen reversibel erfolgt, indem bereits zugewiesene, redundante Speicherzellen, die fehlerhafte Speicherzellen ersetzt haben, für andere fehlerhafte Speicherzellen der Speichereinrichtung bereitgestellt werden;
eine vorgebbare Anzahl von redundanten Speicherzellenzeilen und eine vorgebbare Anzahl von redundanten Speicherzellen spalten bereitgestellt werden; und
fehlerhafte Speicherzellen der Speichereinrichtung in Abhängigkeit von dem vorgegebenen Zugriffsmodus während eines Betriebs der Speichereinrichtung durch einen Austausch mindestens einer Speicherzellenzeile und/oder mindestens einer Speicherzellenspalte ersetzt werden.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Speichern von Daten und eine Einrichtung zum Speichern von Daten, und betrifft insbesondere ein Verfahren zum Speichern von Daten in einer Speichereinrichtung, die in Speicherzellenzeilen und Speicherzellenspalten angeordnete Speicherzellen aufweist, wobei durch fehlerhafte Speicherzellen hervorgerufene Systemfehler beseitigt werden.
  • Bei der Konzeption, dem Design und dem Aufbau von Speicherbausteinen ist es unvermeidlich, dass während der Betriebszeit eines Speicherbausteins, d.h. während sich der Speicherbaustein in einem aktiven Zustand in einer Schaltung befindet, Systemausfälle auftreten, welche durch fehlerhafte Speicherzellen hervorgerufen werden.
  • Hierbei ist der genaue Aufbau eines Speicherbausteins unwesentlich, so dass im Folgenden Speicherbausteine ganz allgemein als "Speichereinrichtungen" bezeichnet werden. Durch die zunehmende Komplexität elektronischer Schaltungen und der dabei sich ständig erhöhenden Integrationsdichte von Schaltungseinheiten ("Chips") ergeben sich derartige Systemausfälle beispielsweise durch Probleme bei der Zuverlässigkeit des Speicherbausteins, hervorgerufen durch Elektromigration etc.
  • Viele elektronische Systeme, in welchen Speichereinheiten angeordnet sind, reagieren sehr empfindlich auf ein Auftreten von Speicherzellendefekten, so dass mit einer zunehmenden Integrationsdichte auch die Anforderungen an eine Zuverlässigkeit und Verfügbarkeit von Speichereinheiten zunehmen. Bedingt durch die zunehmende Komplexität elektronischer Schaltungseinheiten ist eine Abwägung ("Trade-Off") zwischen einer Effizienz eines Schaltungsentwurfs und einer Konzeption der zu erstellenden Hardware durchzuführen. Bei vorhandenen Hardware-Konzepten ist es erforderlich, dass diese in unterschiedlichen Schaltungsumgebungen einsetzbar sind, auch dann, wenn fehlerhafte Speicherzellen auftreten.
  • 2 zeigt ein Zeitdiagramm eines herkömmlichen Ablaufs bei einem Auftreten eines Speicherzellendefekts in einer herkömmlichen Speichereinrichtung. In 2 bezeichnet ein Bezugszeichen 201 eine herkömmliche Systemverfügbarkeit, welche zwischen 0 % und 100 % variieren kann.
  • Eine Zeitachse 202 ("Zeit") bezeichnet unterschiedliche Zeitpunkte und ist in einem derartigen Maßstab angeordnet, dass ein Zeitverlauf von einem Auftreten eines Speicherzellendefekts 203 bis zu dem Ende eines Bootvorgangs 207 darstellbar ist. In herkömmlicher Weise muss bei einem Auftreten eines Speicherzellendefekts 203 das Gesamtsystem abgeschaltet werden, so dass sich ein Systemausfallbeginn 204 unmittelbar nach einem Auftreten eines Speicherzellendefekts 203 ergibt.
  • Herkömmliche Systemausfälle haben zur Folge, dass eine Systemverfügbarkeit 201 von 100 % (unter der Annahme, dass keine weiteren Defekte aufgetreten sind) auf 0 % absinkt. Schließlich wird die defekte Hardware ausgetauscht, was insbesondere bei komplexen elektronischen Systemen teuer und zeitaufwendig ist. Ein Bezugszeichen 206 gibt eine sogenannte Speicheraustauschzeitdauer an.
  • Nach dem Ablauf der Speicheraustauschzeitdauer 206 endet der Total-Systemausfall, d.h. die herkömmliche Systemverfügbarkeit 201 steigt langsam, ausgehend von 0 % wieder an. Nach einer Boot-Zeitdauer 208 wird zu dem Bootvorgang-Ende 207 die volle (100 %) herkömmliche Systemverfügbarkeit 201 wieder erreicht.
  • Es ist somit ein Nachteil herkömmlicher Verfahren zum Beheben eines Speicherdefekts, dass eine lange Systemausfallzeit auftritt, die unter Bezugnahme auf 2 als eine Summe der Speicheraustauschzeitdauer 206 und der Boot-Zeitdauer 208 auftritt.
  • Ein weiterer Nachteil herkömmlicher Verfahren zur Wiedergewinnung einer Systemverfügbarkeit 201 besteht darin, dass ein Austauschen defekter Hardware bzw. ein Abschalten des Gesamtsystems teuer und unter Umständen nicht durchführbar ist, da Gesamtsystemausfälle vermieden werden sollen.
  • Die US 4 939 694 offenbart ein Speichersystem, das sich im Betriebseinsatz selbst testet, um fehlerhafte Speicherzellen aufzufinden. Sobald fehlerhafte Speicherzellen aufgefunden werden, verwendet das Speichersystem eine Fehlerkorrekturfunktion, um die fehlerhaften Speicherzellen zu korrigieren. Wird die Fehlerkorrekturfunktion mit fehlerhaften Speicherzellen überlastet, ersetzt das Speichersystem die fehlerhaften Speicherzellen.
  • Es ist somit eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Speichern von Daten in einer Speichereinrichtung bereitzustellen, bei dem fehlerhafte Speicherzellen einer Speichereinheit während der Betriebszeit eines Speichers durch redundante Speicherzellen ersetzt werden, wobei die redundanten Speicherzellen effektiv ausgenutzt werden.
  • Zweckmäßigerweise wird auf die redundanten Speicherzellen derart zugegriffen, dass ein System-Neustart bzw. ein System-Booten vermieden wird.
  • Diese Aufgabe wird erfindungsgemäß durch das im Patentanspruch 1 angegebene Verfahren sowie durch ein elektronisches System mit den Merkmalen des Patentanspruchs 4 gelöst.
  • Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Ein wesentlicher Gedanke der Erfindung besteht darin, eine Systemverfügbarkeit bei einem Auftreten eines Defekts in Speicherzellen ganz oder zumindest teilweise aufrecht zu erhalten, indem in der Speichereinrichtung vorhandene, redundante Speicherzellen die Funktion defekter Speicherzellen übernehmen.
  • Damit ist es ein Vorteil der vorliegenden Erfindung, dass eine (gegebenenfalls geringfügig abgesenkte) Systemverfügbarkeit auch bei einem Auftreten von Defekten in Speicherzellen aufrecht erhalten werden kann.
  • Weiterhin ist es zweckmäßig, dass das erfindungsgemäße Verfahren in vorteilhafter Weise stets vorhandene, redundante Speicherzellen effektiv ausnutzt, so dass eine wirtschaftliche Schaltungsentwicklung ermöglicht wird.
  • Insbesondere werden fehlerhafte Speicherzellen der Speichereinrichtung durch einen Austausch mindestens einer Speicherzellenzeile und/oder mindestens einer Speicherzellenspalte ersetzt. Damit wird in vorteilhafter Weise ermöglicht, dass, falls eine fehlerhafte Speicherzelle in der Speichereinrichtung auftritt, durch das System bestimmt werden kann, ob eine entsprechende Speicherzellenzeile oder eine entsprechende Speicherzellenspalte für den Ersatz der fehlerhaften Speicherzelle bzw. der fehlerhaften Speicherzellen eingesetzt wird.
  • Ferner wird ein Ersetzen der fehlerhaften Speicherzellen der Speichereinrichtung durch die redundanten Speicherzellen reversibel bereitgestellt. Zweckmäßigerweise ist es möglich, bereits zugewiesene, redundante Speicherzellen, die fehlerhafte Speicherzellen ersetzt haben, für andere fehlerhafte Speicherzellen der Speichereinrichtung bereitzustellen.
  • Darüberhinaus ist es bei einem durch fehlerhafte Speicherzellen verursachten Systemausfall nicht erforderlich, Systemkom ponenten auszutauschen. Auf diese Weise entstehen keine zusätzlichen Hardwarekosten und ein kosteneffizientes Vorgehen bei Speicherzellendefekten wird erreicht.
  • Ferner besteht ein Vorteil des erfindungsgemäßen Verfahrens darin, dass die Zeit einer abgesenkten Systemverfügbarkeit reduziert ist, so dass während eines Betriebs der Speichereinheit ein Ersatz fehlerhafter Speicherzellen in kurzer Zeit vorgenommen werden kann.
  • Das erfindungsgemäße Verfahren zum Speichern von Daten in einer Speichereinrichtung, die in Speicherzellenzeilen und Speicherzellenspalten angeordnete Speicherzellen aufweist, wobei durch fehlerhafte Speicherzellen hervorgerufene Systemfehler eliminiert werden, weist im Wesentlichen die folgenden Schritte auf:
    • a) Bereitstellen von in der Speichereinrichtung vorhandenen redundanten Speicherzellen;
    • b) Lokalisieren einer defekten Speicherzelle;
    • c) Auswählen redundanter Speicherzellen der Speichereinrichtung durch einen voergegebenen Zugriffsmodus;
    • d) Umleiten fehlerhafter Speicherzellen der Speichereinrichtung durch den vorgegebenen Zugriffsmodus während eines Betriebs für einen Zugriff auf und eine Ersetzung durch redundante Speicherzellen der Speichereinrichtung;
    wobei ein Ersetzen der fehlerhaften Speicherzellen der Speichereinrichtung durch die redundanten Speicherzellen reversibel erfolgt, indem bereits zugewiesene, redundante Speicherzellen, die fehlerhafte Speicherzellen ersetzt haben, für andere fehlerhafte Speicherzellen der Speichereinrichtung bereitgestellt werden; und fehlerhafte Speicherzellen der Speichereinrichtung in Abhängigkeit von dem vorgegebenen Zugriffsmodus während eines Betriebs der Speichereinrichtung durch einen Austausch mindestens einer Speicherzellenzeile und/oder mindestens einer Speicherzellenspalte ersetzt werden.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
  • Gemäß einer bevorzugten Weiterbildung der vorliegenden Erfindung wird ein Austausch von fehlerhaften Speicherzellen der Speichereinrichtung in Abhängigkeit von dem vorgegebenen Zugriffsmodus während eines Betriebs der Speichereinrichtung durch ein Programmieren eines Zugriffsregisters durchgeführt, wobei in vorteilhafter Weise ein Aktivierungsbit und mindestens eine Adresse der Speicherzellenzeile und/oder der Speicherzellenspalte, die zu ersetzen ist/sind, bereitgestellt wird.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird der vorgebbare Zugriffsmodus zum Zugreifen auf die redundanten Speicherzellen während eines Betriebs der Speichereinrichtung durch einen Testmodus der Speichereinrichtung bereitgestellt.
  • Das erfindungsgemäße elektronische System, welches zur Durchführung des erfindungsgemäßen Verfahrens ausgebildet ist, umfasst eine Speichereinrichtung mit:
    • a) in Speicherzellenzeilen und in Speicherzellenspalten angeordneten Speicherzellen zur Speicherung von Daten;
    • b) redundanten Speicherzellen zum Ersatz von fehlerhaften Speicherzellen während eines Betriebs der Speichereinrichtung; und
    • c) einem Register zum Ersetzen fehlerhafter Speicherzellen der Speichereinrichtung durch reversibles Bereitstellen einer Umleitung zum Zugriff auf redundante Speicherzellen entsprechend einer Programmierung des Registers, indem bereits zugewiesene redundante Speicherzellen, die fehlerhafte Speicherzellen ersetzt haben, für andere fehlerhafte Speicherzellen der Speichereinrichtung bereitstellbar sind.
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • In den Zeichnungen zeigen:
  • 1 ein Ablaufdiagramm zum Ersatz von fehlerhaften Speicherzellen in einer Speichereinrichtung durch redundante Speicherzellen der Speichereinrichtung während eines Betriebs der Speichereinrichtung; und
  • 2 ein Ablaufdiagramm eines herkömmlichen Verfahrens zum Ersetzen von fehlerhaften Speicherzellen.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
  • In dem in 1 gezeigten Ablaufdiagramm ist erkennbar, dass eine Systemverfügbarkeit 101 während der gesamten Betriebszeit bzw. während des gesamten Betriebs der Speichereinrichtung bzw. des Systems, in welchem die Speichereinrichtung integriert ist, nicht vollständig auf 0 (0 %) abgesenkt ist. Über einer Zeitachse 103 ("Zeit") ist ein Verlauf der Systemverfügbarkeit 103 aufgetragen, wobei angenommen wird, dass ein Speicherzellendefekt während der Betriebszeit der Speichereinrichtung auftritt.
  • Es sei zunächst angenommen, dass anfangs eine 100 %-ige Systemverfügbarkeit 101 vorhanden ist. Bei einem Auftreten eines Speicherzellendefekts, in 1 mit dem Bezugszeichen 1 bezeichnet, wird sich die Systemverfügbarkeit reduzieren. Es sei angenommen, dass ein Speicherzellendefekt derart aufgetreten ist, dass die Systemverfügbarkeit auf einen reduzierten Wert, d.h. die reduzierte Systemverfügbarkeit 102 abgesenkt wird (gestrichelte Linie in 1).
  • In vorteilhafter Weise wird ein Weiterbetrieb der Speichereinrichtung, wenngleich bei (evtl. nur geringfügig) reduzierter Systemverfügbarkeit 101, sichergestellt. Nach einem Auftreten eines Speicherzellendefekts (Schritt 1) wird in dem Schritt 2 (1) eine Defektlokalisierung und eine Redundanzauswahl durchgeführt.
  • Bei einem Auftreten einer fehlerhaften Speicherzelle wird durch das System bestimmt, ob eine entsprechende Speicherzellenzeile oder eine entsprechende Speicherzellenspalte ersetzt wird. Die Ersetzung erfolgt reversibel, beispielsweise durch ein Programmieren eines Registers, welches sowohl ein Aktivierungsbit als auch eine Adresse einer defekten Spalte und/oder Zeile aufweist. In diesem Falle wäre pro redundanter Speicherzellenzeile bzw. Speicherzellenspalte ein Zugriffsregister erforderlich. Eine Lokalisierung einer defekten Speicherzelle und ein Zugriff bzw. eine Auswahl auf redundante Speicherzellen erfolgt ebenfalls in dem Schritt 2.
  • Nachdem in dem Schritt 2 eine Defektlokalisierung und eine Redundanzauswahl durchgeführt wurde, wird durch das System eine Umleitung zum Zugreifen auf redundante Speicherzellen in einem Zugriffsregister bereitgestellt. Das Zugriffsregister stellt die Umleitung in einem Schritt 3 bereit, welcher unmittelbar auf den Schritt 2 folgt und eine weitere Reduzierung der Systemverfügbarkeit 101 verhindert. Somit kann während der Betriebszeit der Speichereinrichtung eine Defektlokalisierung, eine Redundanzauswahl und eine Umleitung zum Zugreifen auf redundante Speicherzellen bereitgestellt werden.
  • Nachdem Schritt 3 schreitet das System, da defekte Speicherzellen durch redundante Speicherzellen ersetzt wurden, zu dem Schritt 4 fort, in welchem die volle (100 %) Systemverfügbarkeit 101 wiedergewonnen wurde.
  • Weiterhin kann das System in der Speichereinrichtung redundante Speicherzellen bestimmen, die zur Speicherung einer eine Fehlerkorrektur beschreibende Zusatzinformation bereitgestellt werden. Eine Identifikation dieser Speicherzellen, die eine eine Fehlerkorrektur beschreibende Zusatzinformation speichern, dient einer schnellen Auffindung eines Speicherzellendefekts und einer Erleichterung bei einem Bestimmen eines Fehlerverlaufs in einer Speichereinrichtung. Somit ist es in vorteilhafter Weise möglich, beispielsweise Informationen über das Auftreten eines Fehlers bzw. Defekts in Speicherzellen aufzuzeichnen.
  • Bezüglich dem in 2 dargestellten Zeitablauf eines herkömmlichen Verfahrens zum Ersetzen fehlerhafter Speicherzellen in einer Speichereinrichtung wird auf die Beschreibungs einleitung verwiesen.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
  • 1
    Auftreten eines Speicherzellendefekts
    2
    Defektlokalisierung und Redundanzauswahl
    3
    Umleitung zum Zugreifen auf redundante Speicherzellen
    4
    Wiederherstellung der vollen Systemverfügbarkeit
    101
    Systemverfügbarkeit
    102
    Reduzierte Systemverfügbarkeit
    103
    Zeitachse
    201
    Herkömmliche Systemverfügbarkeit
    202
    Zeitachse
    203
    Auftreten eines Speicherzellendefekts
    204
    Systemausfallbeginn
    205
    Systemausfallende
    206
    Speicheraustauschzeitdauer
    207
    Bootvorgang-Ende
    208
    Boot-Zeitdauer

Claims (4)

  1. Verfahren zum Speichern von Daten in einer Speichereinrichtung, die in Speicherzellenzeilen und Speicherzellenspalten angeordnete Speicherzellen aufweist, mit folgenden Schritten: Bereitstellen redundanter Speicherzellen in der Speichereinrichtung; Lokalisieren einer defekten Speicherzelle; Auswählen redundanter Speicherzellen der Speichereinrichtung durch einen vorgegebenen Zugriffsmodus; und Umleiten fehlerhafter Speicherzellen der Speichereinrichtung durch den vorgegebenen Zugriffsmodus während eines Betriebs für einen Zugriff auf und eine Ersetzung durch redundante Speicherzellen der Speichereinrichtung, wobei ein Ersetzen der fehlerhaften Speicherzellen der Speichereinrichtung durch die redundanten Speicherzellen reversibel erfolgt, indem bereits zugewiesene, redundante Speicherzellen, die fehlerhafte Speicherzellen ersetzt haben, für andere fehlerhafte Speicherzellen der Speichereinrichtung bereitgestellt werden; eine vorgebbare Anzahl von redundanten Speicherzellenzeilen und eine vorgebbare Anzahl von redundanten Speicherzellen spalten bereitgestellt werden; und fehlerhafte Speicherzellen der Speichereinrichtung in Abhängigkeit von dem vorgegebenen Zugriffsmodus während eines Betriebs der Speichereinrichtung durch einen Austausch mindestens einer Speicherzellenzeile und/oder mindestens einer Speicherzellenspalte ersetzt werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein Austausch von fehlerhaften Speicherzellen der Speichereinrichtung in Abhängigkeit von dem vorgegebenen Zugriffsmodus während eines Betriebs der Speichereinrichtung durch ein Programmieren eines Zugriffsregisters durchgeführt wird, welches ein Aktivierungsbit und mindestens eine Adresse der Speicherzellenzeile und/oder der Speicherzellenspalte enthält, die zu ersetzen ist.
  3. Verfahren nach einen der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass der vorgebbare Zugriffsmodus zum Zugreifen auf die redundanten Speicherzellen während eines Betriebs der Speichereinrichtung durch einen Testmodus der Speichereinrichtung bereitgestellt wird.
  4. Elektronisches System mit einer Speichereinrichtung, ausgebildet zur Durchführung des Verfahrens nach einem der vorhergehenden Ansprüche, wobei die Speichereinrichtung aufweist: in Speicherzellenzeilen und Speicherzellenspalten angeordnete Speicherzellen zur Speicherung von Daten; redundante Speicherzellen; ein Register zum Ersetzen fehlerhafter Speicherzellen der Speichereinrichtung durch reversibles Bereitstellen einer Umleitung zum Zugriff auf redundante Speicherzellen entsprechend einer Programmierung des Registers, indem bereits zugewiesene, redundante Speicherzellen, die fehlerhafte Speicherzellen ersetzt haben, für andere fehlerhafte Speicherzellen der Speichereinrichtung bereitstellbar sind.
DE10204409A 2002-02-04 2002-02-04 Verfahren zum Speichern von Daten in einer Speichereinrichtung mit Zugriffsmöglichkeit auf redundante Speicherzellen Expired - Fee Related DE10204409B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10204409A DE10204409B4 (de) 2002-02-04 2002-02-04 Verfahren zum Speichern von Daten in einer Speichereinrichtung mit Zugriffsmöglichkeit auf redundante Speicherzellen
TW092100363A TWI287799B (en) 2002-02-04 2003-01-08 Method for storing data in a memory device with the possibility of access to redundant memory cells
US10/339,031 US6819606B2 (en) 2002-02-04 2003-01-09 Method for storing data in a memory device with the possibility of access to redundant memory cells
KR10-2003-0006674A KR100520838B1 (ko) 2002-02-04 2003-02-04 잉여 메모리 셀에 대한 액세스 가능성을 갖는 메모리장치의 데이타 저장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10204409A DE10204409B4 (de) 2002-02-04 2002-02-04 Verfahren zum Speichern von Daten in einer Speichereinrichtung mit Zugriffsmöglichkeit auf redundante Speicherzellen

Publications (2)

Publication Number Publication Date
DE10204409A1 DE10204409A1 (de) 2003-08-14
DE10204409B4 true DE10204409B4 (de) 2008-04-24

Family

ID=27588324

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10204409A Expired - Fee Related DE10204409B4 (de) 2002-02-04 2002-02-04 Verfahren zum Speichern von Daten in einer Speichereinrichtung mit Zugriffsmöglichkeit auf redundante Speicherzellen

Country Status (4)

Country Link
US (1) US6819606B2 (de)
KR (1) KR100520838B1 (de)
DE (1) DE10204409B4 (de)
TW (1) TWI287799B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7350010B2 (en) * 2005-10-28 2008-03-25 Hewlett-Packard Development Company, L.P. Method and an apparatus for switching root cells for a computer system without requiring the computer system to be re-booted
US7508590B2 (en) * 2005-12-09 2009-03-24 Scram Technologies, Inc. Optical system for a digital light projection system including 3-channel and 4-channel LED array light engines
US20080304277A1 (en) * 2007-06-07 2008-12-11 Jeyachandrabose Chinniah Increased efficiency led projector optic assembly

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4939694A (en) * 1986-11-03 1990-07-03 Hewlett-Packard Company Defect tolerant self-testing self-repairing memory system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050191A (ja) * 2000-08-02 2002-02-15 Fujitsu Ltd 半導体記憶装置
US6535436B2 (en) * 2001-02-21 2003-03-18 Stmicroelectronics, Inc. Redundant circuit and method for replacing defective memory cells in a memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4939694A (en) * 1986-11-03 1990-07-03 Hewlett-Packard Company Defect tolerant self-testing self-repairing memory system

Also Published As

Publication number Publication date
DE10204409A1 (de) 2003-08-14
KR100520838B1 (ko) 2005-10-12
KR20030066435A (ko) 2003-08-09
US20030160288A1 (en) 2003-08-28
US6819606B2 (en) 2004-11-16
TWI287799B (en) 2007-10-01
TW200303027A (en) 2003-08-16

Similar Documents

Publication Publication Date Title
DE102006033649B4 (de) Speicherbauelement und Verfahren zum Konfigurieren eines Speicherbauelements
EP0378538B1 (de) Anordnung und verfahren zur feststellung und lokalisierung von fehlerhaften schaltkreisen eines speicherbausteins
DE2359776C2 (de) Speichermodul
DE102006048856B4 (de) Verfahren zum Betreiben einer IC-Halbleiterspeichervorrichtung und IC-Halbleiterspeichervorrichtung
DE2225841C3 (de) Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers
EP0198935A1 (de) Elektrisch umprogrammierbarer Halbleiterspeicher mit Redundanz
EP1008858B1 (de) Schaltungsanordnung mit temperaturabhängiger Halbleiterbauelement-Test- und Reparaturlogik
EP1113362B1 (de) Integrierter Halbleiterspeicher mit einer Speichereinheit zum Speichern von Adressen fehlerhafter Speicherzellen
DE19827432C2 (de) Verfahren zur Speicherung von Rechner-Zustandsdaten bei einem Störfall, der ein anschließendes Wieder-Hochfahren des Rechners erfordert
DE10147138B4 (de) Verfahren zur Integration von imperfekten Halbleiterspeichereinrichtungen in Datenverarbeitungsvorrichtungen
DE4335061C2 (de) Mehrspeichervorrichtung
WO2002065289A1 (de) Automatische inbetriebnahme eines clustersystems nach einem heilbaren fehler
DE10204409B4 (de) Verfahren zum Speichern von Daten in einer Speichereinrichtung mit Zugriffsmöglichkeit auf redundante Speicherzellen
DE69724318T2 (de) Prüfung und Reparatur einer eingebetteten Speicherschaltung
DE102004028340A1 (de) Verringern von Speicherausfällen in integrierten Schaltungen
DE2823457C2 (de) Schaltungsanordnung zur Fehlerüberwachung eines Speichers einer digitalen Rechenanlage
DE102005045696A1 (de) Verfahren und Schaltung zur Ausfalladressenprogrammierung und Halbleiterspeicherbauelement
DE10225472A1 (de) Verfahren und Chipeinheit zum Überwachen des Betriebs einer Mikrocontrollereinheit
DE10029141A1 (de) Verfahren zur Fehlerüberwachung eines Speicherinhalts mittels Prüfsummen sowie Mikrocontroller mit einem prüfsummengesicherten Speicherbereich
DE10002139A1 (de) Datenspeicher
DE102004059392B4 (de) Verfahren zur Neubelegung eines Befehlsspeichers, Subsystem zur Durchführung eines derartigen Verfahrens, sowie Mikrokontroller
DE10138928B4 (de) Schaltungsanordnung mit fehlerresistentem Speicher und Verfahren zum Betreiben derselben
DE3022853C2 (de)
DE2741379A1 (de) Rechnersystem
DE2715722C3 (de) Zentral gesteuerte Vermittlungsanlage, insbesondere Fernsprechvermittlungsanlage, mit mindestens zwei zentralen Steuereinrichtungen und von diesen zu steuernden Einrichtungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee