DE10204151B4 - Verfahren zum definierten Tiefenbohren von Sacklöchern ( blind vias ) in mehrlagigen Leiterplatten (Multilayer) - Google Patents

Verfahren zum definierten Tiefenbohren von Sacklöchern ( blind vias ) in mehrlagigen Leiterplatten (Multilayer) Download PDF

Info

Publication number
DE10204151B4
DE10204151B4 DE2002104151 DE10204151A DE10204151B4 DE 10204151 B4 DE10204151 B4 DE 10204151B4 DE 2002104151 DE2002104151 DE 2002104151 DE 10204151 A DE10204151 A DE 10204151A DE 10204151 B4 DE10204151 B4 DE 10204151B4
Authority
DE
Germany
Prior art keywords
inner layer
drilling
drilled
printed circuit
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2002104151
Other languages
English (en)
Other versions
DE10204151A1 (de
Inventor
Volker Nissen
Lev Avakimov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NISSCON LTD., 96450 COBURG, DE
Original Assignee
Nissen Volker Dr
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE2000140303 external-priority patent/DE10040303C2/de
Application filed by Nissen Volker Dr filed Critical Nissen Volker Dr
Priority to DE2002104151 priority Critical patent/DE10204151B4/de
Publication of DE10204151A1 publication Critical patent/DE10204151A1/de
Application granted granted Critical
Publication of DE10204151B4 publication Critical patent/DE10204151B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Verfahren zum definierten Tiefbohren von Sacklöchern (blind-vias) in mehrlagigen Leiterplatten (Multilayer) bei dem
• in nicht für Leiterstrukturen benötigten Bereichen der Leiterplatte/Innenlagen (IL) deckungsgleiche Sondierungspads (Kontaktierungsflächen) aus leitfähigem Material für Testbohrungen vorgesehen werden, wobei diese mit dem metallischen Randrahmen der jeweiligen Innenlage elektrisch verbunden sind,
• ein vollständiges Durchbohren des Randrahmens und Metallisieren der Bohrung vorgenommen wird,
• im Bereich der Sondierungspads Probebohrungen/Testbohrungen vorgenommen werden unter Verwendung eines Kontaktmessgerätes zur genauen Tiefenbestimmung zwischen Leiterplattenoberfäche und jeweiliger Innenlage, wobei die Durchmesser der Bohrer sukzessiv verringert werden (Vermeidung von unerwünschten elektrischen Kontakten),
• die ermittelten Tiefen bzw. deren abgenommene elektrische Signale gespeichert werden und
• die Sacklöcher (Nutzungsbohrungen) unter Verwendung der ermittelten Tiefenwerte gebohrt werden, nach Patent DE 100 40 303 C2 , dadurch gekennzeichnet, dass
beim Bohren der Nutzungsbohrungen
• zunächst nur bis zur vorletzten der zu kontaktierenden metallischen Innenlage gebohrt wird,
• dann...

Description

  • Einleitung und Stand der Technik
  • Die Erfindung betrifft ein Verfahren zum definierten Tiefenbohren von mehrlagigen Leiterplatten (Multilayer) oder vergleichbaren Verbundmaterialien. Sie baut auf Hauptpatent DE 100 40 303 C2 auf.
  • Im Hauptpatent DE 100 40 303 C2 wird eine Erfindung offenbart, die sich darauf bezieht, dass bei der Herstellung der Leiterplatte jede zu bohrende Innenlage nach dem Herstellen des Leiterbildes zusätzliche Sondierungs-Pads, also Beschichtungen aus leitfähigem Material auf der Unter- bzw. Oberseite der Innenlagen erhält. Diese Sondierungs-Pads erhalten die Innenlagen an den gleichen Stellen. Die Sondierungs-Pads werden über Leiterbahnen mit dem metallisierten Rand jeder Innenlage verbunden. Durch den metallisierten Rand erfolgt eine Durchbohrung und Aufbringen einer leitenden Beschichtung. Bei anschliessenden Sondierungsbohrungen mit automatisierter Kontaktmessung im Bereich der Sondierungs-Pads unter sukzessiver Verkleinerung des Bohrwerkzeug-Durchmessers werden die Tiefen von der Oberfläche bis zu jeder Innenlage bzw. Abstände der Innenlagen gemessen, gespeichert und später die Sacklöcher (Nutzungsbohrungen) unter Verwendung der gespeicherten Tiefenwerte gebohrt.
  • US 52 27 013 (Kumar)
  • Das Patent beschreibt ein spezielles Herstellungsverfahren, das für mehrlagige Leiterplatten angewendet werden kann. Ein Hauptanliegen des Patentes ist die Reduzierung der Herstellungsschritte und damit der Kosten des Herstellungsprozesses. Die Kernidee besteht darin, die integrierten Leiterbilder so versetzt anzuordnen, dass Sacklöcher von der nicht metallisierten Oberfläche zu jedem Pad ausgeführt werden können, ohne dass Metall getroffen wird bis das Pad der gewünschten Innenlage erreicht ist. Dabei kann optional der Bohrdurchmesser sukzessiv verringert werden. Die Bohrungen der verschiedenen Sacklöcher können sukzessiv oder parallel ausgeführt werden. Anschließend werden die Sacklöcher (und die Oberfläche) metallisiert.
  • Aufgabe/Problemstellung
  • Die zu lösende Aufgabe besteht darin, ein wirtschaftliches Verfahren für das Bohren von Sacklöchern in mehrlagigen, durch Verpressen hergestellten Leiterplatten (Multilayer) oder vergleichbaren Verbundmaterialien zu entwickeln. Dabei soll der Tatsache Rechnung getragen werden, dass die exakte Tiefe einer. Innenlage auf derselben Leiterplatte herstellungsbedingt variieren kann, was in der betrieblichen Praxis dazu führt, dass Nutzungsbohrungen zu flach oder zu tief ausgeführt werden, so dass nach der anschließenden galvanotechnischen Kontaktierung kein korrekter elektrischer Kontakt zustande kommt und Ausschuss erzeugt wird.
  • Lösung der Aufgabe und Vorteile des neuen Verfahrens
  • Beim Herstellen der Nutzungsbohrungen wird zunächst nur bis zur vorletzten der zu kontaktierenden metallischen Innenlage gebohrt. Dann wird in Analogie zum Hauptpatent DE 100 40 303 C2 auf ein Bohrwerkzeug mit kleinerem Durchmesser gewechselt und bis zur Kontaktierung mit der gewünschten metallischen Innenlage gebohrt. Um das Ziel einer optimalen Kontaktierung zur Leiterplattenoberfläche nach Metallisierung des Sackloches zu erreichen, wird nach dem Kontakt mit der Kontaktierungsfläche der gewünschten Innenlage die Bohrung noch bis zu maximal dem Wert der Dicke der Kontaktierungsfläche der betreffenden Innenlage fortgesetzt.
  • Mit der Fortbildung des Verfahrens nach Hauptpatent DE 100 40 303 C2 kann das Ziel erreicht werden, ein noch präziseres und wirtschaftlich realisierbares Tiefenbohren von Sacklöchern in mehrlagigen Leiterplatten (Multilayer) oder anderen Verbundmaterialien durchzuführen, wobei äußerst geringe Ausschussraten erzeugt werden.
  • Der angenommene Aufbau der Leiterplatte entspricht dem industrieüblichen Standard (Verpressung von Lagen aus leitfähigem Material und isolierenden Lagen). Die Dicke der Leiterplatte ist bei unserem Verfahren grundsätzlich beliebig (realistisch für die Praxis sind bei mechanischer Bearbeitung bis ca. 6,0 mm Dicke), ebenso die Tiefe der zu treffenden Innenlage. Das Verfahren kann, anders als der im Patent US 52 27 013 beschriebene Ansatz, auch bei moderatem Versatz der Innenlagen noch erfolgreich eingesetzt werden und lässt sich auf wirtschaftliche Weise vollständig automatisieren.
  • 2 Neues Verfahren
  • Im Folgenden wird die Erfindung anhand von Figuren näher erläutert. Beispielhaft wird davon ausgegangen, dass die Innenlage 4 (IL4) gebohrt werden soll.
  • Die 1 und 2 zeigen schematisch die neue Vorgehensweise bei Nutzungsbohrungen, die durch den Wechsel auf ein Bohrwerkzeug mit geringerem Durchmesser vor dem Erreichen der gewünschten Innenlage gekennzeichnet ist.
  • 3 illustriert unsere alte Vorgehensweise aus Hauptpatent DE 100 40 303 C2 und die Fortbildung dieses Verfahrens im Überblick.
  • Legende für alle Figuren: BS = Bestückungsseite, LS = Lötseite, ILn = Innenlage n, 1 = Nutzungs-Pad, 2 = Leiterbahnen der Innenlage, 3 = Pad für Sondierungsbohrung, 4 = Leiterbahn vom Sondierungs-Pad zum metallisierten Rand, 5 = der metallisierte Rand, 6 = die Bohrung für die galvanische Durchkontaktierung von BS nach LS durch die Ränder der Innenlagen, 7 = Sondierungsbohrung, 8 = Nutzungsbohrung (Sackloch) gebohrt wie in Hauptpatent T 100 40 303 beschrieben, 9 = Nutzungsbohrung (Sackloch) gebohrt nach unserem neuen Verfahren. Fett schwarz markierte Stellen kennzeichnen leitfähige Bereiche (Cu).
  • Kern des veränderten Verfahrens um Tiefenbohren bei mehrschichtigen Leiterplatten ist es, die in Hauptpatent DE 100 40 303 C2 beschriebene Idee des Wechsels auf ein Bohrwerkzeug mit geringerem Durchmesser nicht nur bei Sondierungsbohrungen, sondern nun auch bei Nutzungsbohrungen anzuwenden. Dadurch kann noch präziser gebohrt werden als in Hauptpatent DE 100 40 303 C2 beschrieben wurde, so dass sich die Ausschussquote noch einmal deutlich reduzieren lässt.
  • Moderne Bohrmaschinen zum Kontaktbohren für die Leiterplattenindustrie haben im allgemeinen ein Potenzial an der Spitze des Bohrwerkzeuges. Dies ist für das von uns entwickelte Verfahren nützlich, da wir von einer solchen Beschaffenheit des Bohrwerkzeuges ausgehen. Wir treffen bei den nachfolgenden Erläuterungen unseres Verfahrens die Annahme, dass unser Bohrwerkzeug so beschaffen ist, dass es ein elektrisch positives Potenzial hat. Diese Annahme hat keinen grundsätzlichen Charakter und dient nur der besseren Erläuterung unseres Verfahrens. Die Vorrichtung zur Kontaktmessung beim Bohren ist auch in der Fortbildung unseres Verfahrens so beschaffen, wie in Hauptpatent DE 100 40 303 C2 beschrieben.
  • Verfahrensschritt 1: Ausführung der Sondierungs-Pads und Durchbohrungen
  • Wie in Hauptpatent DE 100 40 303 C2 beschrieben.
  • Verfahrensschritt 2: Sondierungsbohrungen:
  • Wie in Hauptpatent DE 100 40 303 C2 beschrieben.
  • Verfahrensschritt 3: Nutzungsbohrungen:
  • Die mit den Sondierungsbohrungen ermittelten Tiefen der Innenlagen bzw. Abstände der einzelnen Innenlagen zueinander werden im Prozess des eigentlichen Tiefenbohrens verwendet. Auch bei den Nutzungsbohrungen wird immer mit Kontaktmessgerät gebohrt, damit festgestellt werden kann, wann das Bohrwerkzeug die Oberfläche der Leiterplatte kontaktiert (Nullpunkt! Ab hier zählen die gespeicherten Tiefen der Innenlagen).
  • Die automatische Bohrung des Sackloches auf Basis der gespeicherten Tiefenwerte aus den Sondierungsbohrungen erfolgt zunächst nur bis zur vorletzten der zu kontaktierenden metallischen Innenlage (1). Dann wird das Bohrwerkzeug gewechselt. Man verwendet nun ein Bohrwerkzeug mit kleinerem Durchmesser und bohrt, bis ein Kontakt mit der gewünschten metallischen Innenlage gegeben ist. Das ein solcher Kontakt hergestellt ist, wird dadurch festgestellt, dass das positive Potenzial am Bohrwerkzeug beim Treffen der metallisierten Oberfläche der Innenlage verschwindet (2). Herstellungsbedingt kann die Bohrtiefe dabei kleiner, größer oder gleich der für die gewünschte Innenlage auf Basis der Sondierungsbohrungen abgespeicherten Tiefe sein. Die tatsächliche Tiefe der gewünschten Innenlage an dieser Stelle der Leiterplatte kann als zusätzliche Information abgespeichert werden. Um das Ziel einer optimalen Kontaktierung zur Leiterplattenoberfläche nach Metallisierung des Sackloches zu erreichen, wird nach dem Kontakt mit der Kontaktierungsfläche der gewünschten Innenlage die Bohrung noch bis zu maximal dem Wert der Dicke der Kontaktierungsfläche der betreffenden Innenlage fortgesetzt.
  • Mit der geschilderten Erweiterung des Verfahrens kann die Genauigkeit der Bohrung gegenüber dem Basisverfahren nach Hauptpatent DE 100 40 303 C2 noch einmal gesteigert und die Ausschussquote dadurch noch weiter gesenkt werden.
  • Man kann das hier vorgestellte Sondierungsbohren und Nutzungsbohren auch ganz ohne automatisierte Kontaktmessung durchführen. In diesem Fall muss die erreichte Bohrtiefe vom Bediener durch optische Kontrolle mit Hilfe von Lupe oder Mikroskop festgestellt werden. Dieses Vorgehen ist allerdings weniger exakt und schwer automatisierbar.

Claims (2)

  1. Verfahren zum definierten Tiefbohren von Sacklöchern (blind-vias) in mehrlagigen Leiterplatten (Multilayer) bei dem • in nicht für Leiterstrukturen benötigten Bereichen der Leiterplatte/Innenlagen (IL) deckungsgleiche Sondierungspads (Kontaktierungsflächen) aus leitfähigem Material für Testbohrungen vorgesehen werden, wobei diese mit dem metallischen Randrahmen der jeweiligen Innenlage elektrisch verbunden sind, • ein vollständiges Durchbohren des Randrahmens und Metallisieren der Bohrung vorgenommen wird, • im Bereich der Sondierungspads Probebohrungen/Testbohrungen vorgenommen werden unter Verwendung eines Kontaktmessgerätes zur genauen Tiefenbestimmung zwischen Leiterplattenoberfäche und jeweiliger Innenlage, wobei die Durchmesser der Bohrer sukzessiv verringert werden (Vermeidung von unerwünschten elektrischen Kontakten), • die ermittelten Tiefen bzw. deren abgenommene elektrische Signale gespeichert werden und • die Sacklöcher (Nutzungsbohrungen) unter Verwendung der ermittelten Tiefenwerte gebohrt werden, nach Patent DE 100 40 303 C2 , dadurch gekennzeichnet, dass beim Bohren der Nutzungsbohrungen • zunächst nur bis zur vorletzten der zu kontaktierenden metallischen Innenlage gebohrt wird, • dann auf ein Bohrwerkzeug mit kleinerem Durchmesser gewechselt und • bis zur Kontaktierung mit der gewünschten metallischen Innenlage gebohrt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass • nach dem Kontakt mit der Kontaktierungsfläche der gewünschten Innenlage, zwecks optimaler Kontaktierung, bis maximal um den Wert der Dicke der Kontaktierungsfläche der betreffenden Innenlage weitergebohrt wird.
DE2002104151 2000-08-17 2002-02-01 Verfahren zum definierten Tiefenbohren von Sacklöchern ( blind vias ) in mehrlagigen Leiterplatten (Multilayer) Expired - Fee Related DE10204151B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2002104151 DE10204151B4 (de) 2000-08-17 2002-02-01 Verfahren zum definierten Tiefenbohren von Sacklöchern ( blind vias ) in mehrlagigen Leiterplatten (Multilayer)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2000140303 DE10040303C2 (de) 2000-08-17 2000-08-17 Verfahren zum definierten Tiefenbohren von Sacklöchern (blind vias) in mehrlagigen Leiterplatten (Multilayer)
DE2002104151 DE10204151B4 (de) 2000-08-17 2002-02-01 Verfahren zum definierten Tiefenbohren von Sacklöchern ( blind vias ) in mehrlagigen Leiterplatten (Multilayer)

Publications (2)

Publication Number Publication Date
DE10204151A1 DE10204151A1 (de) 2003-09-04
DE10204151B4 true DE10204151B4 (de) 2005-02-24

Family

ID=27735618

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002104151 Expired - Fee Related DE10204151B4 (de) 2000-08-17 2002-02-01 Verfahren zum definierten Tiefenbohren von Sacklöchern ( blind vias ) in mehrlagigen Leiterplatten (Multilayer)

Country Status (1)

Country Link
DE (1) DE10204151B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103929902A (zh) * 2013-01-15 2014-07-16 贝尔罗斯(广州)电子部件有限公司 导电通孔的封孔方法以及采用该方法加工的封孔产品

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227013A (en) * 1991-07-25 1993-07-13 Microelectronics And Computer Technology Corporation Forming via holes in a multilevel substrate in a single step

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227013A (en) * 1991-07-25 1993-07-13 Microelectronics And Computer Technology Corporation Forming via holes in a multilevel substrate in a single step

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103929902A (zh) * 2013-01-15 2014-07-16 贝尔罗斯(广州)电子部件有限公司 导电通孔的封孔方法以及采用该方法加工的封孔产品
WO2014111010A1 (zh) * 2013-01-15 2014-07-24 贝尔罗斯(广州)电子部件有限公司 导电通孔的封孔方法及封孔产品

Also Published As

Publication number Publication date
DE10204151A1 (de) 2003-09-04

Similar Documents

Publication Publication Date Title
DE102004045451B4 (de) Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer
EP2238420B1 (de) Dehnungsmessstreifen-rosette zur eigenspannungsmessung
DE3623093A1 (de) Verfahren zur herstellung von durchverbindungen in leiterplatten oder multilayern mit anorganischen oder organisch-anorganischen isolierschichten
DE102012020477A1 (de) Gedruckte Schaltung und elektronische Vorrichtung mit der gedruckten Schaltung
EP1371273B1 (de) Verbund aus flächigen leiterelementen
DE3514093A1 (de) Verfahren zum verschliessen von in einer leiterplatte vorgesehenen bohrungen
DE10126655A1 (de) Leiterplatte mit mindestens einem elektronischen Bauteil
DE4446509A1 (de) Verfahren zur Herstellung von Leiterbahnen auf einem Vertiefungen aufweisenden Substrat
EP1701600A1 (de) Verfahren zur Kontaktierung von Leiterbahnen einer Leiterplatte
DE102017113721A1 (de) Platine mit einem Dicke-Wand-Durchgang und Verfahren zur Herstellung derselben
DE10204151B4 (de) Verfahren zum definierten Tiefenbohren von Sacklöchern ( blind vias ) in mehrlagigen Leiterplatten (Multilayer)
DE10040303C2 (de) Verfahren zum definierten Tiefenbohren von Sacklöchern (blind vias) in mehrlagigen Leiterplatten (Multilayer)
DE19955538B4 (de) Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Verfahren zur Herstellung einer Leiterbahnträgerschicht Spritzgusswerkzeug zur Durchführung des Verfahrens zur Herstellung einer Leiterbahnträgerschicht
DE3031103C2 (de) Verfahren zur Prüfung des Lageversatzes bei Mehrlagenleiterplatten
DE102015001652A1 (de) Verfahren zur Herstellung einer Durchkontaktierung bei einer Mehrlagen-Leiterplatte
DE1811377A1 (de) Verfahren zur Herstellung gedruckter Leiterplatten
DE3925155C2 (de)
DE10136514C1 (de) Verfahren zur Herstellung einer elektrisch leitenden Bondverbindung, sowie Bondverbindung
DE4335879B4 (de) Anordnung zur Qualitätskontrolle und -überwachung von durchkontaktierten Mehrlagen-Leiterplatten
DE10206440A1 (de) Verfahren und Vorrichtung zum Herstellen elektrisch leitender Verbindungen
DE2241961C3 (de) Verfahren zur Herstellung eines Oberflächenschutzes für gedruckte Schaltungen
DE2241962C3 (de) Verfahren zur Herstellung eines Oberflächenschutzes für gedruckte Schaltungen
DE19802580A1 (de) Elektrischer Schaltungsträger
DE102012203318A1 (de) Verfahren zum Freilegen einer Schicht einer Leiterplatte und entsprechend freigelegte Leiterplatte
DE102014212730B4 (de) Mehrlagige Leiterplatte

Legal Events

Date Code Title Description
AF Is addition to no.

Ref document number: 10040303

Country of ref document: DE

Kind code of ref document: P

OP8 Request for examination as to paragraph 44 patent law
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8120 Willingness to grant licenses paragraph 23
AF Is addition to no.

Ref document number: 10040303

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NISSCON LTD., 96450 COBURG, DE

8381 Inventor (new situation)

Inventor name: AVAKIMOV, LEV, 30163 HANNOVER, DE

Inventor name: NISSEN, VOLKER,DR., 66119 SAARBRUECKEN, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R142 Lapse of patent of addition due to non-payment of renewal fees for parent patent

Ref document number: 10040303

Country of ref document: DE

Effective date: 20120614

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120419