DE102023125356A1 - Halbleitervorrichtung und verfahren zu ihrer herstellung - Google Patents

Halbleitervorrichtung und verfahren zu ihrer herstellung Download PDF

Info

Publication number
DE102023125356A1
DE102023125356A1 DE102023125356.5A DE102023125356A DE102023125356A1 DE 102023125356 A1 DE102023125356 A1 DE 102023125356A1 DE 102023125356 A DE102023125356 A DE 102023125356A DE 102023125356 A1 DE102023125356 A1 DE 102023125356A1
Authority
DE
Germany
Prior art keywords
region
trench
floating
field plate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102023125356.5A
Other languages
English (en)
Inventor
Tomoya NISHIMURA
Atsushi Sakai
Katsumi Eikyu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of DE102023125356A1 publication Critical patent/DE102023125356A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein erster Graben, der in einer Y-Richtung verläuft, wird jeweils in einem Halbleitersubstrat, das in einem Zellenbereich angeordnet ist, und dem Halbleitersubstrat, das in einem Außenumfangsbereich angeordnet ist, gebildet. Ein zweiter Graben wird im Halbleitersubstrat im Außenumfangsbereich gebildet, derart, dass er den Zellenbereich in einer Draufsicht umgibt. Ein Körperbereich des p-Typs wird im Halbleitersubstrat in jedem Bereich gebildet. Mehrere schwebende Bereiche des p-Typs sind im Halbleitersubstrat im Außenumfangsbereich gebildet. Eine Feldplattenelektrode wird in einem unteren Abschnitt jeweils des ersten Grabens und des zweiten Grabens gebildet. Eine Gate-Elektrode wird in einem oberen Abschnitt des ersten Grabens, der im Zellenbereich angeordnet ist, gebildet. Eine schwebende Gate-Elektrode wird in einem oberen Abschnitt jeweils des ersten Grabens, der im Außenumfangsbereich angeordnet ist, und des zweiten Grabens gebildet.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Die Offenbarung der Japanischen Patentanmeldung Nr. 2022-151945 , eingereicht am 22. September 2022, einschließlich des Anmeldungstextes, der Zeichnungen und der Zusammenfassung ist hier durch Bezugnahme vollständig mit aufgenommen.
  • HINTERGRUND
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zu ihrer Herstellung und insbesondere auf eine Halbleitervorrichtung, die eine Gate-Elektrode und eine Feldplattenelektrode in einem Graben enthält, und ein Verfahren zu ihrer Herstellung.
  • In einer Halbleitervorrichtung, die ein Halbleiterelement wie z. B. einen Leistungs-MOSFET (einen Metalloxidhalbleiter-Feldeffekttransistor) enthält, wird eine Graben-Gate-Struktur, in der eine Gate-Elektrode in einen Graben eingebettet ist, angewendet. Ein Typ von Graben-Gate-Strukturen ist eine Struktur mit geteiltem Gate, in der eine Feldplattenelektrode in einem unteren Abschnitt eines Grabens gebildet ist und eine Gate-Elektrode in einem oberen Abschnitt des Grabens gebildet ist. Ein Potential, das gleich einem Potential ist, das zur Source-Elektrode zugeführt wird, soll zur Feldplattenelektrode zugeführt werden. Durch Erweitern einer Verarmungsschicht in einem Driftbereich unter Verwendung der Feldplattenelektrode ist es möglich, die Konzentration des Driftbereichs zu erhöhen und ist es möglich, den Widerstand des Driftbereichs zu verringern.
  • Außerdem wird in einer Halbleitervorrichtung, die einen Zellenbereich besitzt, in dem ein Leistungs-MOSFET gebildet ist, eine Durchbruchspannung eines Außenumfangsbereichs durch Entwickeln einer Struktur eines Störstellenbereichs, die in einem Halbleitersubstrat des Außenumfangsbereichs, der den Zellenbereich umgibt, gebildet ist, verbessert.
  • Hier werden Techniken offenbart, die unten gelistet sind.
  • [Nichtpatentliteratur 1] Tanuj Saxena, Vishnu Khemka, Bernhard Grote, Ganming Qin and Moaniss Zitouni „Floating Body Ring Termination for Trench Field Plate Power MOSFETs" International Symposium on Power Semiconductor Devices and Ics (ISPSD), 13.-18. September 2020, Wien, Österreich, S. 439-442.
  • Zum Beispiel offenbart die Nichtpatentliteratur 1 eine Technik zum Verbessern der Durchbruchspannung des Außenumfangsbereichs durch Bilden eines Störstellenbereich des p-Typs, der als eine FBR-Struktur (Schwebkörperringstruktur) bezeichnet wird, im Halbleitersubstrat des Außenumfangsbereichs.
  • ZUSAMMENFASSUNG
  • Im Außenumfangsbereich ist ein Abschlussgraben derart gebildet, dass er den Zellenbereich umgibt, und ist die Feldplattenelektrode im Abschlussgraben gebildet. Zwischen dem Graben im Zellenbereich und dem Abschlussgraben ist ein Körperbereich, der als ein Kanalbereich eines MOSFET dienen soll, vom Zellenbereich zum Außenumfangsbereich gebildet. Allerdings wird dann, wenn die Entfernung zwischen dem Graben des Zellenbereichs und dem Abschlussgraben größer als der optimale Wert ist, die Verarmungsschicht, die aus dem Körperbereich erzeugt wird, der bei dieser Position angeordnet ist, nicht ausreichend und tief ausgedehnt, wodurch die elektrische Feldstärke hoch sein sollte und die Durchbruchspannung niedriger wird.
  • Die Erfinder der vorliegenden Anmeldung haben festgestellt, dass für dieses Problem, obwohl die FBR-Struktur wie z. B. Nichtpatentliteratur 1 wirksam ist, die Wirkung der FBR-Struktur aufgrund der kapazitiven Kopplung zwischen dem Störstellenbereich des p-Typs und der Feldplattenelektrode und der kapazitiven Kopplung zwischen dem Störstellenbereich des p-Typs und einer Gate-Verdrahtung nicht ausreichend aufgewiesen wird. Deshalb wird, da die Verringerung der Durchbruchspannung im Außenumfangsbereich nicht ausreichend unterdrückt werden kann, die Zuverlässigkeit der Halbleitervorrichtung verringert.
  • Weitere Aufgaben und neuartige Merkmale werden aus der Beschreibung dieses Anmeldungstextes und den begleitenden Zeichnungen ersichtlich.
  • Die typischen Ausführungsformen, die in der vorliegenden Anmeldung offenbart werden, werden kurz beschrieben wie folgt.
  • Eine Halbleitervorrichtung gemäß einer Ausführungsform, die Folgendes enthält: einen Zellenbereich, in dem ein MOSFET gebildet ist; und einen Außenumfangsbereich, der den Zellenbereich in einer Draufsicht umgibt. Außerdem enthält die Halbleitervorrichtung Folgendes: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps, wobei das Halbleitersubstrat eine obere Oberfläche und eine untere Oberfläche besitzt; einen ersten Graben, der in einer ersten Richtung in einer Draufsicht verläuft und jeweils in dem Halbleitersubstrat, das im Zellenbereich angeordnet ist, und dem Halbleitersubstrat, das im Außenumfangsbereich angeordnet ist, gebildet ist; eine erste Feldplattenelektrode, die im ersten Graben in einem unteren Abschnitt des ersten Grabens gebildet ist, jeweils in dem Zellenbereich und dem Außenumfangsbereich; eine Gate-Elektrode, die im ersten Graben in einem oberen Abschnitt des ersten Grabens gebildet ist, jeweils in dem Zellenbereich und einem ersten Abschnitt des Außenumfangsbereichs; einen zweiten Graben, der jeweils in der ersten Richtung und einer zweiten Richtung senkrecht zur ersten Richtung in einer Draufsicht verläuft, derart, dass er den Zellenbereich in einer Draufsicht umgibt, und in dem Halbleitersubstrat gebildet ist, das im Außenumfangsbereich angeordnet ist; einen Körperbereich eines zweiten Leitfähigkeitstyps, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, wobei der Körperbereich jeweils in dem Halbleitersubstrat, das im Zellenbereich angeordnet ist, und dem Halbleitersubstrat, das in einem zweiten Abschnitt des Außenumfangsbereichs angeordnet ist, gebildet ist; einen Source-Bereich des ersten Leitfähigkeitstyps, wobei der Source-Bereich in dem Körperbereich gebildet ist, der im Zellenbereich angeordnet ist; und einen ersten schwebenden Bereich des zweiten Leitfähigkeitstyps, wobei der erste schwebende Bereich in dem Halbleitersubstrat gebildet ist, das im Außenumfangsbereich angeordnet ist. Hier ist eine Tiefe jeweils des Körperbereichs und des ersten schwebenden Bereichs flacher als eine Tiefe jedes des ersten Grabens und des zweiten Grabens. Außerdem ist der erste schwebende Bereich zwischen dem ersten Graben, der im Außenumfangsbereich angeordnet ist, und dem zweiten Graben, der in der zweiten Richtung derart verläuft, dass der erste schwebende Bereich vom Körperbereich beabstandet ist, angeordnet. Außerdem ist in einem dritten Abschnitt des Außenumfangsabschnitts eine erste schwebende Gate-Elektrode im ersten Graben im oberen Abschnitt des ersten Grabens gebildet. Außerdem ist eine zweite Feldplattenelektrode im zweiten Graben in einem unteren Abschnitt des zweiten Grabens gebildet. Außerdem ist eine zweite schwebende Gate-Elektrode im zweiten Graben in einem oberen Abschnitt des zweiten Grabens gebildet. Außerdem sind im ersten Graben die Gate-Elektrode, die erste Feldplattenelektrode und die erste schwebende Gate-Elektrode voneinander isoliert. Ferner sind im zweiten Graben die zweite Feldplattenelektrode und die zweite schwebende Gate-Elektrode voneinander isoliert.
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer Ausführungsform, das Folgendes enthält: einen Zellenbereich, in dem ein MOSFET gebildet ist; und einen Außenumfangsbereich, der den Zellenbereich in einer Draufsicht umgibt. Außerdem umfasst das Verfahren die folgenden Schritte: (a) Bereitstellen des Halbleitersubstrats eines ersten Leitfähigkeitstyps, wobei das Halbleitersubstrat eine obere Oberfläche und eine untere Oberfläche besitzt; (b) Bilden nach dem Schritt (a) eines ersten Grabens jeweils in dem Halbleitersubstrat, das im Zellenbereich angeordnet ist, und dem Halbleitersubstrat, das im Außenumfangsbereich angeordnet ist, und Bilden eines zweiten Grabens in dem Halbleitersubstrat, das im Außenumfangsbereich angeordnet ist, wobei der erste Graben in einer ersten Richtung in einer Draufsicht verläuft und der zweite Graben jeweils in der ersten Richtung und einer zweiten Richtung senkrecht zur ersten Richtung in einer Draufsicht verläuft, derart, dass er den Zellenbereich in einer Draufsicht umgibt; (c) Bilden nach dem Schritt (b) einer ersten Feldplattenelektrode derart, dass ein Innenraum des ersten Grabens mit der ersten Feldplattenelektrode eingebettet ist, und Bilden einer zweiten Feldplattenelektrode derart, dass ein Innenraum des zweiten Grabens mit der zweiten Feldplattenelektrode eingebettet ist; (d) wahlweises Zurückziehen nach dem Schritt (c) eines weiteren Abschnitts der ersten Feldplattenelektrode derart, dass ein Abschnitt der ersten Feldplattenelektrode als ein erster Kontaktabschnitt verbleibt, und wahlweises Zurückziehen eines weiteren Abschnitts der zweiten Feldplattenelektrode derart, dass ein Abschnitt der zweiten Feldplattenelektrode als ein zweiter Kontaktabschnitt verbleibt; (e) Bilden nach dem Schritt (d) einer Gate-Elektrode an der ersten Feldplattenelektrode, die jeweils in dem Zellenbereich und einem ersten Abschnitt des Außenumfangsbereichs angeordnet ist, derart, dass der Innenraum des ersten Grabens mit der Gate-Elektrode eingebettet ist, Bilden einer ersten schwebenden Gate-Elektrode an der ersten Feldplattenelektrode, die in einem dritten Abschnitt des Außenumfangsbereichs angeordnet ist, derart, dass der Innenraum des ersten Grabens mit der ersten schwebenden Gate-Elektrode eingebettet ist, und Bilden einer zweiten schwebenden Gate-Elektrode an der zweiten Feldplattenelektrode derart, dass der Innenraum des zweiten Grabens mit der zweiten schwebenden Gate-Elektrode eingebettet ist; (f) Bilden nach dem Schritt (e) eines Körperbereichs jeweils in dem Halbleitersubstrat, das im Zellenbereich angeordnet ist, und dem Halbleitersubstrat, das in einem zweiten Abschnitt des Außenumfangsbereichs angeordnet ist, und Bilden eines ersten schwebenden Bereichs in dem Halbleitersubstrat, das im Außenumfangsbereich angeordnet ist, wobei der Körperbereich ein Bereich eines zweiten Leitfähigkeitstyps, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, ist und der erste schwebende Bereich ein Bereich des zweiten Leitfähigkeitstyps ist; und (g) Bilden nach dem Schritt (f) eines Source-Bereichs in dem Körperbereich, der im Zellenbereich angeordnet ist, wobei der Source-Bereich ein Bereich des ersten Leitfähigkeitstyps ist. Hier ist eine Tiefe jeweils des Körperbereichs und des ersten schwebenden Bereichs flacher als eine Tiefe jedes des ersten Grabens und des zweiten Grabens. Außerdem ist der erste schwebende Bereich zwischen dem ersten Graben, der im Außenumfangsbereich angeordnet ist, und dem zweiten Graben, der in der zweiten Richtung verläuft, angeordnet, derart, dass der erste schwebende Bereich vom Körperbereich beabstandet ist. Außerdem sind im ersten Graben die Gate-Elektrode, die erste Feldplattenelektrode und die erste schwebende Gate-Elektrode voneinander isoliert. Ferner sind im zweiten Graben die zweite Feldplattenelektrode und die zweite schwebende Gate-Elektrode voneinander isoliert.
  • Eine Halbleitervorrichtung gemäß einer Ausführungsform, die Folgendes enthält: einen Zellenbereich, in dem ein MOSFET gebildet ist; und einen Außenumfangsbereich, der den Zellenbereich in einer Draufsicht umgibt. Außerdem enthält die Halbleitervorrichtung Folgendes: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps, wobei das Halbleitersubstrat eine obere Oberfläche und eine untere Oberfläche besitzt; einen ersten Graben, der in einer ersten Richtung in einer Draufsicht verläuft und jeweils in dem Halbleitersubstrat, das im Zellenbereich angeordnet ist, und dem Halbleitersubstrat, das im Außenumfangsbereich angeordnet ist, gebildet ist; eine erste Feldplattenelektrode, die im ersten Graben in einem unteren Abschnitt des ersten Grabens gebildet ist, jeweils in dem Zellenbereich und dem Außenumfangsbereich; eine Gate-Elektrode, die im ersten Graben in einem oberen Abschnitt des ersten Grabens gebildet ist, jeweils in dem Zellenbereich und einem ersten Abschnitt des Außenumfangsbereichs; einen zweiten Graben, der jeweils in der ersten Richtung und einer zweiten Richtung senkrecht zur ersten Richtung in einer Draufsicht verläuft, derart, dass er den Zellenbereich in einer Draufsicht umgibt, und in dem Halbleitersubstrat gebildet ist, das im Außenumfangsbereich angeordnet ist; einen Körperbereich eines zweiten Leitfähigkeitstyps, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, wobei der Körperbereich jeweils in dem Halbleitersubstrat, das im Zellenbereich angeordnet ist, und dem Halbleitersubstrat, das in einem zweiten Abschnitt des Außenumfangsbereichs angeordnet ist, gebildet ist; einen Source-Bereich des ersten Leitfähigkeitstyps, wobei der Source-Bereich in dem Körperbereich gebildet ist, der im Zellenbereich angeordnet ist; und einen ersten schwebenden Bereich des zweiten Leitfähigkeitstyps, wobei der erste schwebende Bereich in dem Halbleitersubstrat gebildet ist, das im Außenumfangsbereich angeordnet ist. Hier ist eine Tiefe jeweils des Körperbereichs und des ersten schwebenden Bereichs flacher als eine Tiefe jedes des ersten Grabens und des zweiten Grabens. Außerdem ist der erste schwebende Bereich zwischen dem ersten Graben, der im Außenumfangsbereich angeordnet ist, und dem zweiten Graben, der in der zweiten Richtung derart verläuft, dass der erste schwebende Bereich vom Körperbereich beabstandet ist, angeordnet. Außerdem ist in einem dritten Abschnitt des Außenumfangsabschnitts der obere Abschnitt des ersten Grabens mit einer ersten dünnen Isolationsschicht eingebettet. Außerdem ist eine zweite Feldplattenelektrode im zweiten Graben in einem unteren Abschnitt des zweiten Grabens gebildet. Außerdem ist ein oberer Abschnitt des zweiten Grabens mit einer zweiten dünnen Isolationsschicht eingebettet. Außerdem sind das Halbleitersubstrat, die Gate-Elektrode und die erste Feldplattenelektrode voneinander isoliert. Ferner sind das Halbleitersubstrat und die zweite Feldplattenelektrode voneinander isoliert.
  • Gemäß einer Ausführungsform kann die Zuverlässigkeit einer Halbleitervorrichtung verbessert werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
    • 1 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform zeigt.
    • 2 ist eine vergrößerte Draufsicht, die einen Hauptabschnitt der Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt.
    • 3 ist eine vergrößerte Draufsicht, die den Hauptabschnitt der Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt.
    • 4 ist eine Querschnittansicht, die die Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt.
    • 5 ist eine Querschnittansicht, die die Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt.
    • 6 ist eine Querschnittansicht, die die Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt.
    • 7 ist eine vergrößerte Draufsicht, die einen Hauptabschnitt einer Halbleitervorrichtung gemäß einem ersten untersuchten Beispiel zeigt.
    • 8 ist eine vergrößerte Draufsicht, die einen Hauptabschnitt einer Halbleitervorrichtung gemäß einem zweiten untersuchten Beispiel zeigt.
    • 9 ist eine vergrößerte Querschnittansicht, die die Halbleitervorrichtung gemäß dem ersten untersuchten Beispiel zeigt.
    • 10 ist eine vergrößerte Querschnittansicht, die die Halbleitervorrichtung gemäß dem zweiten untersuchten Beispiel zeigt.
    • 11 ist eine vergrößerte Querschnittansicht, die die Halbleitervorrichtung gemäß dem zweiten untersuchten Beispiel zeigt.
    • 12 ist ein Graph, der ein Messergebnis des zweiten untersuchten Beispiels zeigt.
    • 13 ist ein Graph, der ein Messergebnis jeder der ersten Ausführungsform und einer dritten Ausführungsform zeigt.
    • 14 ist eine Querschnittansicht, die einen Herstellungsprozess der Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt.
    • 15 ist eine Querschnittansicht, die einen Herstellungsprozess der Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt.
    • 16 ist eine Querschnittansicht, die den Herstellungsprozess der Halbleitervorrichtung auf 14 folgend zeigt.
    • 17 ist eine Querschnittansicht, die den Herstellungsprozess der Halbleitervorrichtung auf 15 folgend zeigt.
    • 18 ist eine Querschnittansicht, die den Herstellungsprozess der Halbleitervorrichtung auf 16 folgend zeigt.
    • 19 ist eine Querschnittansicht, die den Herstellungsprozess der Halbleitervorrichtung auf 17 folgend zeigt.
    • 20 ist eine Querschnittansicht, die den Herstellungsprozess der Halbleitervorrichtung auf 18 folgend zeigt.
    • 21 ist eine Querschnittansicht, die den Herstellungsprozess der Halbleitervorrichtung auf 19 folgend zeigt.
    • 22 ist eine Querschnittansicht, die den Herstellungsprozess der Halbleitervorrichtung auf 20 folgend zeigt.
    • 23 ist eine Querschnittansicht, die den Herstellungsprozess der Halbleitervorrichtung auf 21 folgend zeigt.
    • 24 ist eine Querschnittansicht, die den Herstellungsprozess der Halbleitervorrichtung auf 22 folgend zeigt.
    • 25 ist eine Querschnittansicht, die den Herstellungsprozess der Halbleitervorrichtung auf 23 folgend zeigt.
    • 26 ist eine Querschnittansicht, die den Herstellungsprozess der Halbleitervorrichtung auf 24 folgend zeigt.
    • 27 ist eine Querschnittansicht, die den Herstellungsprozess der Halbleitervorrichtung auf 25 folgend zeigt.
    • 28 ist eine Querschnittansicht, die den Herstellungsprozess der Halbleitervorrichtung auf 26 folgend zeigt.
    • 29 ist eine Querschnittansicht, die den Herstellungsprozess der Halbleitervorrichtung auf 27 folgend zeigt.
    • 30 ist eine Querschnittansicht, die den Herstellungsprozess der Halbleitervorrichtung auf 28 folgend zeigt.
    • 31 ist eine Querschnittansicht, die den Herstellungsprozess der Halbleitervorrichtung auf 29 folgend zeigt.
    • 32 ist eine vergrößerte Draufsicht, die einen Hauptabschnitt einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform zeigt.
    • 33 ist eine Querschnittansicht, die die Halbleitervorrichtung gemäß der zweiten Ausführungsform zeigt.
    • 34 ist eine Querschnittansicht, die die Halbleitervorrichtung gemäß der zweiten Ausführungsform zeigt.
    • 35 ist eine Querschnittansicht, die einen Herstellungsprozess der Halbleitervorrichtung gemäß der zweiten Ausführungsform zeigt.
    • 36 ist eine Querschnittansicht, die den Herstellungsprozess der Halbleitervorrichtung auf 35 folgend zeigt.
    • 37 ist eine Querschnittansicht, die den Herstellungsprozess der Halbleitervorrichtung auf 36 folgend zeigt.
    • 38 ist eine Querschnittansicht, die den Herstellungsprozess der Halbleitervorrichtung auf 37 folgend zeigt.
    • 39 ist eine Querschnittansicht, die den Herstellungsprozess der Halbleitervorrichtung auf 38 folgend zeigt.
    • 40 ist eine Querschnittansicht, die den Herstellungsprozess der Halbleitervorrichtung auf 39 folgend zeigt.
    • 41 ist eine Querschnittansicht, die den Herstellungsprozess der Halbleitervorrichtung auf 40 folgend zeigt.
    • 42 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß der dritten Ausführungsform zeigt.
  • GENAUE BESCHREIBUNG
  • Ausführungsformen werden unten auf der Grundlage von Zeichnungen genau erläutert. In allen Zeichnungen zum Erläutern der Ausführungsformen werden Elemente, die dieselben Funktionen besitzen, durch dieselben Bezugszeichen bezeichnet und werden ihre wiederholten Beschreibungen ausgelassen. In den folgenden Ausführungsformen werden Beschreibungen derselben oder ähnlicher Teile grundsätzlich nicht wiederholt, außer wenn es ausdrücklich nötig ist.
  • Zusätzlich schneiden die X-Richtung, die Y-Richtung und die Z-Richtung, die in der vorliegenden Anmeldung beschrieben sind, einander und sind orthogonal zueinander. In der vorliegenden Anmeldung wird die Z-Richtung als vertikale Richtung oder Höhenrichtung einer bestimmten Struktur bezeichnet. Zusätzlich bedeutet der Ausdruck „Draufsicht“ oder „Daraufsicht“, der in der vorliegenden Anmeldung verwendet wird, dass die Ebene, die durch die X-Richtung und die Y-Richtung gebildet ist, eine „Ebene“ ist und die „Ebene“ aus der Z-Richtung betrachtet wird.
  • (Erste Ausführungsform)
  • <STRUKTUR DER HALBLEITERVORRICHTUNG>
  • Eine Halbleitervorrichtung 100 in der ersten Ausführungsform wird unten unter Bezugnahme auf 1 bis 6 beschrieben. 1 ist eine Draufsicht eines Halbleiterchips, der die Halbleitervorrichtung 100 ist. 2 und 3 sind eine vergrößerte Draufsicht des Hauptabschnitts im Bereich 1A, der in 1 gezeigt ist. 3 zeigt die untere Struktur von 2 und zeigt hauptsächlich die Struktur des Graben-Gates, das im Halbleitersubstrat SUB gebildet ist. 4 ist eine Querschnittansicht entlang der Linie A-A, die jeweils in 2 und 3 gezeigt ist. 5 ist eine Querschnittansicht entlang der Linien B-B, die jeweils in 2 und 3 gezeigt sind. 6 ist eine Querschnittansicht entlang der Linien C-C und D-D, die jeweils in 2 und 3 gezeigt sind.
  • 1 zeigt ein Verdrahtungsmuster, das hauptsächlich über einem Halbleitersubstrat SUB gebildet ist. Die Halbleitervorrichtung 100 besitzt einen Zellenbereich CR, in dem ein MOSFET gebildet ist, und einen Außenumfangsbereich OR, der den Zellenbereich CR in einer Draufsicht umgibt. Im Zellenbereich CR ist ein Haupthalbleiterelement wie z. B. der MOSFET gebildet. Der Außenumfangsbereich OR wird verwendet, um eine Gate-Verdrahtung GW mit einer Gate-Elektrode GE zu verbinden, um einen Graben TR2 zu bilden, der als einen Abschlussbereich und dergleichen wirkt.
  • Wie in 1 gezeigt ist, ist der Zellenbereich CR mit einer Source-Elektrode SE abgedeckt. In einer Draufsicht umgibt die Gate-Verdrahtung GW die Source-Elektrode SE. Obwohl es hier nicht veranschaulicht ist, sind die Source-Elektrode SE und die Gate-Verdrahtung GW mit einer dünnen Schutzschicht wie z. B. einer dünnen Polyimidschicht abgedeckt. Eine Öffnung ist in einem Teil der dünnen Schutzschicht vorgesehen und die Source-Elektrode SE und die Gate-Verdrahtung GW, die in der Öffnung freigelegt sind, sind die Source-Anschlussfläche SP und der Gate-Kontakt GP. Ein Außenverbindungselement wie z. B. ein Draht oder eine Klammer (eine Kupferplatte) ist mit der Source-Anschlussfläche SP und dem Gate-Kontakt GP verbunden, derart, dass die Halbleitervorrichtung 100 mit einem weiteren Halbleiterchip, einem Drahtsubstrat oder dergleichen elektrisch verbunden ist.
  • Die Position des Lochs CH1~CH4, die in 2 gezeigt ist, stimmt mit der Position des Lochs CH1~CH4, die in 3 gezeigt ist, überein. Wie in 3 gezeigt ist, verlaufen in dem Zellenbereich CR und dem Außenumfangsbereich OR die mehreren Gräben TR1 in der Y-Richtung und sind in der X-Richtung zueinander benachbart.
  • Im Graben TR1 ist eine Feldplattenelektrode FP in einem unteren Abschnitt des Grabens TR1 gebildet und ist die Gate-Elektrode GE oder eine schwebende Gate-Elektrode FG in einem oberen Abschnitt des Grabens TR1 gebildet. Ein Abschnitt der Feldplattenelektrode FP bildet einen Kontaktabschnitt FPa und einen Teilungsabschnitt FPb. Die Feldplattenelektrode FP, die die Kontaktabschnitte FPa und die Teilungsabschnitte FPb bildet, ist nicht nur im unteren Abschnitt des Grabens TR1, sondern auch im oberen Abschnitt des Grabens TR1, im Graben TR1 gebildet.
  • Der Kontaktabschnitt FPa ist im Zellenbereich CR gebildet. Der Teilungsabschnitt FPb ist im Außenumfangsbereich OR gebildet und ist zwischen der Gate-Elektrode GE und der schwebenden Gate-Elektrode FG im Graben TR1 angeordnet. Das heißt, die Gate-Elektrode GE und die schwebende Gate-Elektrode FG sind durch den Teilungsabschnitt FPb physisch getrennt.
  • Ein Graben (ein Abschlussgraben) TR2 ist im Außenumfangsbereich OR gebildet. Der Graben TR2 verläuft jeweils in der Y-Richtung und der X-Richtung, derart, dass er den Zellenbereich CR umgibt. Die Breite des Grabens TR2 ist dieselbe wie die des Grabens TR1.
  • Im Graben TR2 ist eine Feldplattenelektrode FP in einem unteren Abschnitt des Grabens TR2 gebildet und ist die schwebende Gate-Elektrode FG in einem oberen Abschnitt des Grabens TR2 gebildet. Ähnlich der Feldplattenelektrode FP des Grabens TR1 bildet ein Abschnitt der Feldplattenelektrode FP, die im Graben TR2, der in der Y-Richtung verläuft, gebildet ist, den Kontaktabschnitt FPa und den Teilungsabschnitt FPb.
  • Wie in 3 gezeigt ist, kann der Graben TR2 mit einem Eckenabschnitt TR2a versehen sein, der einen Abschnitt, der in der Y-Richtung verläuft, und einen Abschnitt, der in der X-Richtung verläuft, verbindet. Der Eckenabschnitt TR2a verläuft in einer Richtung, die in einem Winkel von 45 Grad von der Y-Richtung oder der X-Richtung in einer Draufsicht geneigt ist. Obwohl es nicht wesentlich ist, den Eckenabschnitt TR2a vorzusehen, sind dann, wenn kein derartiger Eckenabschnitt TR2a vorgesehen ist, ein Abschnitt, der in der Y-Richtung verläuft, und ein Abschnitt, der in der X-Richtung verläuft, in rechten Winkeln verbunden. In diesem Fall besteht die Tendenz, dass Schwankungen der Dicke einer dünnen Isolationsschicht IF1 im rechtwinkligen Abschnitt auftreten, und besteht die Tendenz, dass der Vergrabefehler der Feldplattenelektrode FP auftritt. Deshalb ist es, um ein Auftreten eines derartigen Problems zu verhindern, bevorzugt, dass der Graben TR2 mit einem Eckenabschnitt TR2a versehen ist.
  • Ein Körperbereich PB des p-Typs ist in dem Halbleitersubstrat SUB, das in einem Abschnitt des Außenumfangsbereichs angeordnet ist, und dem Halbleitersubstrat SUB, das im Zellenbereich CR angeordnet ist, gebildet. Ein Source-Bereich NS des n-Typs ist in dem Körperbereich PB, der im Zellenbereich CR angeordnet ist, bei einer Oberfläche eines Abschnitts des Körperbereichs PB gebildet. Ein schwebender Bereich FBR1-FBR3 des p-Typs ist in dem Halbleitersubstrat SUB gebildet, das im Außenumfangsbereich OR angeordnet ist. Der Körperbereich PB ist vom schwebenden Bereich FBR1~FBR3 beabstandet. Die schwebenden Bereiche FBR1~FBR3 sind voneinander beabstandet.
  • Der schwebende Bereich FBR1 ist in dem Halbleitersubstrat SUB gebildet, das zwischen dem Graben TR1 des Außenumfangsbereichs OR und dem Graben TR2, der in der X-Richtung verläuft, angeordnet ist. Der schwebende Bereich FBR2 und der schwebende Bereich FBR3 sind zwischen den Gräben TR1 in der X-Richtung gebildet und sind zwischen dem schwebenden Bereich FBR1 und dem Körperbereich PB in der Y-Richtung angeordnet.
  • Ein Loch CH1 ist am Source-Bereich NS gebildet. Wie später beschrieben wird, erreicht das Loch CH1 auch den Körperbereich PB. Die Source-Elektrode SE ist mit dem Source-Bereich NS und dem Körperbereich PB mittels des Lochs CH1 elektrisch verbunden. Ein Loch CH2 ist an der Gate-Elektrode GE gebildet. Die Gate-Elektrode GE ist mit der Gate-Verdrahtung GW mittels des Lochs CH2 elektrisch verbunden. Ein Loch CH3 ist am Kontaktabschnitt FPa des Grabens TR1 gebildet. Der Kontaktabschnitt FPa des Grabens TR1 ist mit der Source-Elektrode SE mittels des Lochs CH3 elektrisch verbunden. Ein Loch CH4 ist am Kontaktabschnitt FPa des Grabens TR2 gebildet. Der Kontaktabschnitt FPa des Grabens TR2 ist mit der Source-Elektrode SE mittels des Lochs CH4 elektrisch verbunden.
  • Die Querschnittkonfiguration der Halbleitervorrichtung 100 wird unten unter Bezugnahme auf 4 bis 6 beschrieben. Zunächst wird eine Grundstruktur des MOSFET, der im Zellenbereich CR gebildet ist, unter Verwendung des C-C-Querschnitts und des D-D-Querschnitts von 6 beschrieben.
  • Wie in 6 gezeigt ist, enthält die Halbleitervorrichtung 100 ein Halbleitersubstrat SUB des n-Typs, das eine obere Oberfläche und eine untere Oberfläche besitzt. Das Halbleitersubstrat SUB besitzt einen Drift-Bereich NV des n-Typs einer niedrigen Konzentration. Hier bildet das Halbleitersubstrat SUB des n-Typs selbst den Driftbereich NV. Es ist festzuhalten, dass der Driftbereich NV eine Halbleiterschicht des n-Typs sein kann, die an einem Siliziumsubstrat des n-Typs während des Einbringens von Phosphors (P) durch ein epitaktisches Zuchtverfahren gezüchtet wird. In der vorliegenden Anmeldung werden ein Stapel eines derartigen Siliziumsubstrats des n-Typs und die Halbleiterschicht des n-Typs auch beschrieben, als wären sie das Halbleitersubstrat SUB.
  • Im Halbleitersubstrat SUB ist beim oberen Oberflächenende ein Graben TR1, der eine vorgegebene Tiefe von der oberen Oberfläche des Halbleitersubstrats SUB erreicht, gebildet. Die Tiefe des Grabens TR1 liegt z. B. im Bereich von 5 µm bis 7 µm. Die Tiefe des Grabens TR2, der in 4 und 5 gezeigt ist, ist auch gleich der Tiefe des Grabens TR1. Im Graben TR1 ist die Feldplattenelektrode FP in einem unteren Abschnitt des Grabens TR1 mittels der dünnen Isolationsschicht IF1 gebildet, und ist die Gate-Elektrode GE in einem oberen Abschnitt des Grabens TR1 mittels der dünnen Gate-Isolationsschicht Gl gebildet. Die obere Oberfläche der Gate-Elektrode GE ist von der oberen Oberfläche des Halbleitersubstrats SUB etwas zurückgezogen.
  • Die Position der oberen Oberfläche der dünnen Isolationsschicht IF1 ist niedriger als die Position der oberen Oberfläche der Feldplatte FP. Die dünne Gate-Isolationsschicht Gl ist im Graben TR1 gebildet und über der dünnen Isolationsschicht IFI gebildet. Eine dünne Isolationsschicht IF2 ist an einer oberen Oberfläche und einer Seitenoberfläche der Feldplattenelektrode FP, die aus der dünnen Isolationsschicht IF1 freigelegt ist, gebildet. Die Gate-Elektrode GE ist auch zwischen der Feldplattenelektrode FP, die aus der dünnen Isolationsschicht IF1 freigelegt ist, und dem Halbleitersubstrat SUB mittels der dünnen Gate-Isolationsschicht Gl und der dünnen Isolationsschicht IF2 gebildet.
  • Die dünne Isolationsschicht IF1 ist zwischen dem Halbleitersubstrat SUB und der Feldplatte FP gebildet. Die dünne Isolationsschicht IF2 ist zwischen der Gate-Elektrode GE und der Feldplattenelektrode FP gebildet. Die dünne Gate-Isolationsschicht Gl ist zwischen dem Halbleitersubstrat SUB und der Gate-Elektrode GE gebildet. Das Halbleitersubstrat SUB, die Gate-Elektrode GE und die Feldplattenelektrode FP sind durch die dünnen Isolationsschichten elektrisch voneinander isoliert.
  • Die Gate-Elektrode GE und die Feldplattenelektrode FP sind z. B. aus einer polykristallinen dünnen Siliziumschicht hergestellt, in die eine Störstelle des n-Typs eingebracht ist. Die dünne Isolationsschicht IF1, die dünne Isolationsschicht IF2 und die dünne Gate-Isolationsschicht GI sind z. B. aus einer dünnen Siliziumoxidschicht hergestellt.
  • Die Dicke der dünnen Isolationsschicht IF1 ist größer als die Dicke jeder der dünnen Isolationsschicht IF2 und der dünnen Gate-Isolationsschicht Gl. Die Dicke der dünnen Isolationsschicht IF1 liegt z. B. im Bereich von 400 nm bis 600 nm. Die Dicke jeder der dünnen Isolationsschicht IF2 und der dünnen Gate-Isolationsschicht ist z. B. im Bereich von 50 nm bis 80 nm.
  • Im Halbleitersubstrat SUB bei der oberen Oberfläche des Halbleitersubstrats SUB ist ein Körperbereich PB des p-Typs gebildet, derart, dass er flacher als die Tiefe des Grabens TR1 ist. Im Körperbereich PB ist ein Source-Bereich NS des n-Typs gebildet. Der Source-Bereich NS besitzt eine höhere Störstellenkonzentration als der Driftbereich NV.
  • An der unteren Oberfläche des Halbleitersubstrats SUB ist ein Drain-Bereich ND des n-Typs im Halbleitersubstrat SUB gebildet. Der Drain-Bereich ND besitzt eine höhere Störstellenkonzentration als der Driftbereich NV. Eine Drain-Elektrode DE ist unter der unteren Oberfläche des Halbleitersubstrats SUB gebildet. Die Drain-Elektrode DE besteht aus einer einzelnen Schicht von Metallmembranen wie z. B. Aluminiummembranen, Titanmembranen, Nickelmembranen, Goldmembranen oder Silbermembranen oder laminierten Membranen mit diesen Metallmembranen, die entsprechend laminiert sind. Der Drain-Bereich ND und die Drain-Elektrode DE sind über dem Zellenbereich CR und dem Außenumfangsbereich OR gebildet. Das Drain-Potential wird von der Drain-Elektrode DE zu dem Halbleitersubstrat SUB (dem Drain-Bereich ND, dem Driftbereich NV) zugeführt.
  • Eine dünne Isolationszwischenschicht IL ist an einer oberen Oberfläche des Halbleitersubstrats SUB gebildet, um den Graben TR1 abzudecken. Die dünne Isolationszwischenschicht IL ist z. B. aus einer dünnen Siliziumoxidschicht gebildet. Die Dicke der dünnen Isolationszwischenschicht IL liegt z. B. im Bereich von 700 nm bis 900 nm. Die dünne Isolationszwischenschicht IL kann eine gestapelte dünne Schicht aus einer dünnen dünnen Siliziumoxidschicht und einer dicken dünnen Siliziumoxidschicht (PSG: dünne Phosphosilikatglasschicht) sein, die Phosphor enthält.
  • Ein Loch CH1, das den Source-Bereich NS und den Körperbereich PB erreicht, ist in der dünnen Isolationszwischenschicht IL gebildet. Auf der Unterseite des Lochs CH1 ist ein hochkonzentrierter diffundierter Bereich PR im Körperbereich PB gebildet. Der hochkonzentrierte diffundierte Bereich PR besitzt eine höhere Störstellenkonzentration als der Körperbereich PB.
  • Eine Source-Elektrode SE ist an der dünnen Isolationszwischenschicht IL gebildet. Die Source-Elektrode SE ist in das Loch CH1 eingebettet, ist mit dem Source-Bereich NS, dem Körperbereich PB und dem stark diffundierten Bereich PR elektrisch verbunden und führt ein Source-Potential (ein Erdungspotential) zu diesen Störstellenbereichen zu.
  • Wie im D-D-Querschnitt von 6 gezeigt ist, bildet ein Abschnitt der Feldplattenelektrode FP einen Kontaktabschnitt FPa der Feldplattenelektrode FP. Die Position der dünnen Isolationsschicht IF1, die mit der Feldplattenelektrode FP außer dem Kontaktabschnitt FPa in Kontakt ist, ist niedriger als die Position einer oberen Oberfläche der dünnen Isolationsschicht IF1, die mit dem Kontaktabschnitt FPa in Kontakt ist. Das heißt, die Position der oberen Oberfläche der dünnen Isolationsschicht IF1 des C-C-Querschnitts ist bei einer Tiefe angeordnet, die nicht weniger als 300 nm und nicht mehr als 400 nm von der oberen Oberfläche des Halbleitersubstrats SUB ist. Die Position der oberen Oberfläche der dünnen Isolationsschicht IF1 im D-D-Querschnitt ist bei einer Tiefe von nicht weniger als 50 nm und nicht mehr als 100 nm von der oberen Oberfläche des Halbleitersubstrats SUB angeordnet.
  • Zusätzlich ist die Position der oberen Oberfläche des Kontaktabschnitts FPa höher als die Position der oberen Oberfläche des Halbleitersubstrats SUB und ist bei einer Höhe, die gleich oder größer als 200 nm und gleich oder kleiner als 400 nm des Halbleitersubstrats SUB ist, angeordnet.
  • Ein Loch CH3, das den Kontaktabschnitt FPa erreicht, ist in der dünnen Isolationszwischenschicht IL gebildet. Die Source-Elektrode SE ist in das Loch CH3 eingebettet, das mit der Feldplattenelektrode FP elektrisch verbunden ist, und führt ein Source-Potential zur Feldplattenelektrode FP zu.
  • Die Querschnittstruktur des Teilungsabschnitts FPb ist im Wesentlichen gleich der Struktur des D-D-Querschnitts, mit der Ausnahme, dass am Teilungsabschnitt FPb kein Loch gebildet ist.
  • Als nächstes wird die Struktur des Außenumfangsbereichs OR unter Verwendung des A-A-Querschnitts von 4 und des B-B-Querschnitts von 5 beschrieben.
  • Im Graben TR1 ist im Außenumfangsbereich OR eine Feldplattenelektrode IF1 in einem unteren Abschnitt des Grabens FP gebildet und ist die schwebende Gate-Elektrode FG im oberen Abschnitt des Grabens TR1 über eine dünne Gate-Isolationsschicht Gl gebildet. Im Graben TR2 ist ein unterer Abschnitt des Grabens TR2 mit einer Feldplattenelektrode IF1 gebildet, die dazwischen angeordnet ist, und ist eine Feldplattenelektrode FP mit einer dünnen Gate-Isolationsschicht Gl gebildet, die dazwischen angeordnet ist, und ist die schwebende Gate-Elektrode FG mit einer dünnen Gate-Isolationsschicht IF1 gebildet, die dazwischen angeordnet ist. Eine dünne Isolationsschicht IF2 ist an einer oberen Oberfläche und einer Seitenoberfläche der Feldplattenelektrode FP gebildet, die aus der dünnen Isolationsschicht IFI freigelegt sind. Die obere Oberfläche der schwebenden Gate-Elektrode FG ist von der oberen Oberfläche des Halbleitersubstrats SUB etwas zurückgezogen.
  • Die dünne Isolationsschicht IF1 ist zwischen dem Halbleitersubstrat SUB und der Feldplatte FP gebildet. Die dünne Isolationsschicht IF2 ist zwischen der schwebenden Gate-Elektrode FG und der Feldplattenelektrode FP gebildet. Die dünne Gate-Isolationsschicht Gl ist zwischen dem Halbleitersubstrat SUB und der schwebenden Gate-Elektrode FG gebildet. Ferner sind im Graben TR1 die Gate-Elektrode GE und das schwebende Gate durch den Teilungsabschnitt FPb physisch getrennt.
  • Deshalb sind im Graben TR1 das Halbleitersubstrat SUB, die Gate-Elektrode GE, die Feldplattenelektrode FP und die schwebende Gate-Elektrode FG durch den Teilungsabschnitt FPb, die dünne Isolationsschicht IFI, die dünne Isolationsschicht IF2 und die dünne Gate-Isolationsschicht GI elektrisch voneinander isoliert. Außerdem sind im Graben TR2 das Halbleitersubstrat SUB, die Feldplattenelektrode FP und die schwebende Gate-Elektrode FG durch den Teilungsabschnitt FPb, die dünne Isolationsschicht IF1, die dünne Isolationsschicht IF2 und die dünne Gate-Isolationsschicht Gl elektrisch voneinander isoliert.
  • Der schwebende Bereich FBR1~FBR3 des p-Typs ist im Halbleitersubstrat SUB bei der oberen Oberfläche des Halbleitersubstrats SUB gebildet. Der schwebende Bereich FBR1-FBR3 besitzt dieselbe Störstellenkonzentration wie der Körperbereich PB. Die Tiefe jedes der schwebenden Bereiche FBR1~FBR3 ist flacher als die Tiefe jedes des Grabens TR1 und des Grabens TR2.
  • Die dünne Isolationszwischenschicht IL ist derart gebildet, dass sie den Graben TR1 und den Graben TR2 abdeckt. Die Gate-Verdrahtung GW ist an der dünnen Isolationszwischenschicht IL gebildet. Die Gate-Elektrode GE ist auch in einem Abschnitt des Grabens TR1 im Außenumfangsbereich OR gebildet. Wie in 4 gezeigt ist, ist ein Loch CH2, das die Gate-Elektrode GE erreicht, in der dünnen Isolationszwischenschicht IL gebildet. Die Gate-Verdrahtung GW ist in das Loch CH2 eingebettet, das mit der Gate-Elektrode GE elektrisch verbunden ist, und führt ein Gate-Potential zur Gate-Elektrode GE zu.
  • Die Querschnittstruktur des Abschnitts, in dem das Loch CH4 von 3 angeordnet ist, ist im Wesentlichen gleich der Struktur des D-D-Querschnitts von 6. Deshalb ist, obwohl es hier nicht veranschaulicht ist, ein Loch CH4, das den Kontaktabschnitt FPa des Grabens TR2 erreicht, in der dünnen Isolationszwischenschicht IL gebildet. Die Source-Elektrode SE ist in das Loch CH4 eingebettet, ist mit der Feldplattenelektrode TR2 des Grabens FP elektrisch verbunden und führt ein Source-Potential zur Feldplattenelektrode FP des Grabens zu.
  • Die schwebenden Bereiche FBR1~FBR3 und die schwebenden Gate-Elektroden FG sind mit keiner der Gate-Verdrahtung GW, der Source-Elektrode SE und der Drain-Elektrode DE verbunden. Deshalb werden das Gate-Potential, das Source-Potential und das Drain-Potential nicht zu den schwebenden Bereichen FBR1~FBR3 und den schwebenden Gate-Elektroden FG zugeführt.
  • Zusätzlich enthalten die Source-Elektrode SE und die Gate-Verdrahtung GW z. B. eine dünne Metallsperrschicht und eine leitende dünne Schicht, die an der dünnen Metallsperrschicht gebildet ist. Die dünne Metallsperrschicht ist z. B. eine dünne Titannitridschicht und die leitende dünne Schicht ist z. B. eine dünne Aluminiumschicht.
  • Es ist festzuhalten, dass die Source-Elektrode SE und die Gate-Verdrahtung GW aus einem Abdichtschicht, die den Innenraum des Lochs CH1~CH4 füllt, und einer Verdrahtungsschicht, die an der dünnen Isolationszwischenschicht IL gebildet ist, bestehen können. In diesem Fall enthält die Verdrahtungsschicht die dünne Metallsperrschicht und die leitende dünne Schicht. Die Abdichtschicht ist z. B. aus einer gestapelten dünnen Schicht aus einer dünnen Metallsperrschicht wie z. B. einer dünnen Titannitridschicht und einer leitenden dünnen Schicht wie z. B. einer dünnen Wolframschicht gebildet.
  • <UNTERSUCHTES BEISPIEL AND SCHLÜSSELMERKMAL DER ERSTEN AUSFÜHRUNGSFORM>
  • 7 ist eine vergrößerte Draufsicht, die einen Hauptabschnitt einer Halbleitervorrichtung gemäß dem ersten untersuchten Beispiel zeigt. 8 ist eine vergrößerte Draufsicht, die einen Hauptabschnitt einer Halbleitervorrichtung gemäß dem zweiten untersuchten Beispiel zeigt. 9 und 10 sind eine Querschnittansicht entlang der Linie A'-A', die jeweils in 7 und 8 gezeigt ist. Die Linie A'-A' entspricht einem Abschnitt der Linie A-A, die in 3 gezeigt ist.
  • Wie in 7 gezeigt ist, sind im ersten untersuchten Beispiel die schwebenden Bereiche FBR1 bis 3 nicht im Außenumfangsbereich OR gebildet und ist der Körperbereich PB vom Zellenbereich CR zum Graben TR2 gebildet. Zusätzlich sind im ersten untersuchten Beispiel der Graben TR1 und der Graben TR2 nicht mit der schwebenden Gate-Elektrode FG an ihren oberen Abschnitten gebildet und ist die Feldplattenelektrode FP in dem Graben TR1 und dem Graben TR2 im Außenumfangsbereich OR vergraben.
  • Wie in 8 gezeigt ist, sind im zweiten untersuchten Beispiel ähnlich zur ersten Ausführungsform die schwebenden Bereiche OR mit den schwebenden Bereichen FBR1 bis 3 gebildet, jedoch sind ähnlich zum ersten untersuchten Beispiel die schwebenden Gate-Elektroden TR1 und der Graben TR2 nicht mit der schwebenden Gate-Elektrode FG an ihren oberen Abschnitten gebildet.
  • 9 und 10 zeigen schematisch den Zustand der elektrischen Feldstärke, die auf den Körperbereich PB und den schwebenden Bereich FBR1 des Außenumfangsbereichs OR ausgeübt wird, wenn der MOSFET im Aus-Zustand ist.
  • Zum Beispiel kann, wie in 9 veranschaulicht ist, im Außenumfangsbereich OR eine Entfernung zwischen dem Graben TR1 und dem Graben TR2 mehr als ein optimaler Wert sein. Als Ergebnis ist die Verarmungsschicht 10, die aus dem Körperbereich PB erzeugt wird, nicht ausreichend tief und breit, wird die elektrische Feldstärke E erhöht und wird die Durchbruchspannung abgesenkt. Es ist festzuhalten, dass die elektrische Feldstärke E unter Verwendung des Drain-Potentials Vd und der Breite W der Verarmungsschicht 10 durch „E = Vd/W“ ausgedrückt wird.
  • Andererseits erhöht sich, wie in 10 gezeigt ist, dann, wenn die FBR-Struktur angewendet wird, das Potential, das im Körperbereich PB 0 V war, allmählich, während es den schwebenden Bereich FBR3, den schwebenden Bereich FBR2 und den schwebenden Bereich FBR1 durchläuft. Deshalb wird, wenn das Potential des schwebenden Bereichs FBR1 durch Ver (> OV) ausgedrückt wird, die elektrische Feldstärke E durch „E = (Vd - Vggr)/W“ ausgedrückt. Das heißt, da das elektrische Feld im Außenumfangsbereich OR geschwächt ist, kann die Durchbruchspannung verbessert werden.
  • Im Wesentlichen steigt dann, wenn die Anzahl schwebender Bereiche FBR größer ist, das Potential schrittweise an, derart, dass das Potential des schwebenden Bereichs FBR1 letztendlich wahrscheinlich erhöht wird. Hier ist wie im Falle des schwebenden Bereichs FBR1~FBR3 die Anzahl des schwebenden Bereichs FBR drei, jedoch kann die Anzahl des schwebenden Bereichs FBR und sein Anordnungsabstand frei ausgelegt werden, wie jeweils anwendbar ist. Mindestens ein schwebender Bereich FBR (ein schwebender Bereich FBR1) kann gebildet sein. Dies ist in der ersten Ausführungsform gleich.
  • 11 veranschaulicht schematisch die Beziehung zwischen dem schwebenden Bereich FBR1 und dem Potential in der Nähe des schwebenden Bereichs. Das Potential ΨFBR des schwebenden Bereichs FBR1 wird durch Gleichung 1 unten erhalten. ΨGW ist das Potential der Gate-Verdrahtung GW, ΨCFP ist das Potential der Feldplattenelektrode FP im Graben TR1 und ΨTFP ist das Potential der Feldplattenelektrode FP im Graben TR2. Vd ist das Potential der Drain-Elektrode DE.
    C C F P ⋅ ( ψ F B R − ψ C F P ) + C T F P ⋅ ( ψ F B R − ψ T F P ) + C G W ⋅ ( ψ F B R − ψ G W ) + C j   ⋅ ( ψ F B R − V d ) = 0   ∴ ψ F B R = C j C C F P + C T F P + C G W + C j ⋅ V d
    Figure DE102023125356A1_0001
  • Hier sind dann, wenn der MOSFET im Aus-Zustand ist, ΨGW, ΨCFP und ΨTFP sind 0 V. Deshalb wird die Potentialzunahme des schwebenden Bereichs FBR1 durch die kapazitive Kopplung über die dünne Isolationsschicht um den schwebenden Bereich FBR1 unterdrückt. Das heißt, es wird ein Versuch unternommen, den schwebenden Bereich FBR1 zu 0 V zu fixieren. Deshalb kann nicht sagen, dass das zweite untersuchte Beispiel ausreichend wirksam ist, um die Durchbruchspannung des Außenumfangsbereichs OR zu verringern.
  • Deshalb ist, wie in 3 bis 5 gezeigt ist, in der ersten Ausführungsform die schwebende Gate-Elektrode FG über jedem des Grabens TR1 und des Grabens TR2 vorgesehen. Die schwebende Gate-Elektrode FG ist mit der Gate-Verdrahtung GW, der Source-Elektrode SE und der Drain-Elektrode DE nicht elektrisch verbunden und ihr wird kein Potential zugeführt. Deshalb kann in Gleichung 1, die oben beschrieben ist, da die Kapazität CΨCFP und die Kapazität CΨTFP als sehr klein betrachtet werden können, das Potential ΨFBR des schwebenden Bereichs FBR1 erhöht werden.
  • 12 und 13 sind ein Graph, der das Messergebnis der Potentialzunahme des schwebenden Bereichs FBR1 jeweils in dem zweiten untersuchten Beispiel und der ersten Ausführungsform zeigt. Es ist festzuhalten, dass „1 Stk.“ oder „2 Stk.“ in den Graphen jeweils die Anzahl der schwebenden Bereiche FBR angeben. Wie in 12 und 13 gezeigt ist, ist ersichtlich, dass eine Potentialzunahme von 160 % oder mehr des zweiten untersuchten Beispiels durch die erste Ausführungsform erreicht werden kann.
  • Wie oben beschrieben ist, kann gemäß der ersten Ausführungsform selbst dann, wenn die Entfernung zwischen dem Graben TR1 und dem Graben TR2 größer als der optimale Wert ist, die Potentialzunahme im schwebenden Bereich FBR1 wirksamer erreicht werden als im zweiten untersuchten Beispiel. Deshalb kann eine Abnahme der Durchbruchspannung im Außenumfangsbereich OR ausreichend unterdrückt werden und kann die Zuverlässigkeit der Halbleitervorrichtung 100 verbessert werden.
  • Im Übrigen ist der Teilungsabschnitt FPb des Grabens TR2 nicht wesentlich und muss nicht gebildet sein. Mit anderen Worten können die zwei schwebenden Gate-Elektroden FG, die durch den Teilungsabschnitt FPb des Grabens TR2 unterteilt sind, in einem Körper gebildet sein. Allerdings wird, wie später beschrieben wird, der Teilungsabschnitt FPb gebildet, wenn die Feldplattenelektrode FP gemustert ist, jedoch kann, wenn der Teilungsabschnitt FPb des Grabens TR2 nicht gebildet ist, die Form des Teilungsabschnitts FPb des Grabens TR1, der am nächsten beim Graben TR2 liegt, im Vergleich zur Form des Teilungsabschnitts FPb des weiteren Grabens TR1 verzerrt sein. Deshalb wird durch Bilden des Teilungsabschnitts FPb des Grabens TR2 als ein Platzhaltermuster die Form des Teilungsabschnitts FPb des Grabens TR1 einfach stabilisiert.
  • <VERFAHREN ZUM HERSTELLEN DER HALBLEITERVORRICHTUNG>
  • Jeder Herstellungsschritt, der in einem Verfahren zum Herstellen der Halbleitervorrichtung 100 enthalten ist, wird unten unter Bezugnahme auf 14 bis 31 beschrieben. Die folgende Diskussion verwendet den A-A-Querschnitt von 4 und die C-C- und D-D-Querschnitte von 6. Es ist festzuhalten, dass der Graben TR2, der im B-B-Querschnitt von 5 gezeigt ist, im selben Herstellungsprozess wie der Graben TR1 gebildet wird und die Strukturen wie z. B. die Feldplattenelektrode FP und die schwebende Gate-Elektrode FG, die im Graben TR2 gebildet sind, im selben Herstellungsprozess gebildet werden wie die Strukturen, die im Graben TR1 gebildet sind. Deshalb ist der B-B-Querschnitt nicht gezeigt.
  • Wie in 14 und 15 gezeigt ist, wird zunächst ein Halbleitersubstrat SUB des n-Typs, das eine obere Oberfläche und eine untere Oberfläche besitzt, angefertigt. Wie oben beschrieben ist, bildet das Halbleitersubstrat SUB des n-Typs selbst den Driftbereich NV, jedoch kann der Driftbereich NV die Halbleiterschicht des n-Typs sein, die auf dem Siliziumsubstrat des n-Typs während des Einbringens von Phosphor (P) durch epitaktisches Züchten gezüchtet wird.
  • Dann werden ein Graben TR1 und ein Graben TR2 im Halbleitersubstrat SUB bei der oberen Oberfläche des Halbleitersubstrats SUB gebildet. Um den Graben TR1 und den Graben TR2 zu bilden, wird z. B. zuerst eine dünne Siliziumoxidschicht z. B. durch ein CVD-Verfahren am Halbleitersubstrat SUB gebildet. Als nächstes wird ein Abdeckmittelmuster, das eine Öffnung besitzt, durch eine Fotolitographietechnik an der dünnen Siliziumoxidschicht gebildet. Als nächstes wird ein Trockenätzprozess unter Verwendung des Abdeckmittelmusters als eine Maske durchgeführt, wodurch die dünne Siliziumoxidschicht gemustert wird, um eine harte Maske HM zu bilden. Als nächstes wird das Abdeckmittelmuster durch Durchführen einer Veraschungsbehandlung entfernt. Als nächstes wird ein Trockenätzprozess unter Verwendung der harten Maske HM als eine Maske durchgeführt, um einen Graben TR1 und einen Graben TR2 im Halbleitersubstrat SUB zu bilden. Danach wird die harte Maske HM z. B. durch einen Nassätzprozess unter Verwendung einer flusssäurehaltigen Lösung entfernt.
  • Wie in 16 und 17 gezeigt ist, wird zunächst eine dünne Isolationsschicht IF1 an dem Innenraum des Grabens TR1, dem Innenraum des Grabens TR2 und dem Halbleitersubstrat SUB z. B. durch ein Wärmeoxidationsverfahren oder ein CVD-Verfahren gebildet.
  • Als nächstes wird eine leitende dünne Schicht CF1 an der dünnen Isolationsschicht IF1 z. B. durch ein CVD-Verfahren gebildet, um den Innenraum des Grabens TR1 und des Innenraums des Grabens TR2 zu füllen. Die leitende dünne Schicht CF1 ist z. B. eine polykristalline dünne Siliziumschicht des n-Typs.
  • Wie in 18 und 19 gezeigt ist, wird die leitende dünne Schicht CF1, die außerhalb des Grabens TR1 und außerhalb des Grabens TR2 gebildet ist, durch Durchführen eines Polierprozesses oder eines anisotropen Ätzprozesses unter Verwendung z. B. eines CMP-Verfahrens (chemischmechanischen Polierverfahrens) entfernt. Auf diese Weise wird die Feldplattenelektrode FP derart gebildet, dass sie den Innenraum des Grabens TR1 und den Innenraum des Grabens TR2 füllt. An dieser Stelle ist die obere Oberflächenposition der Feldplattenelektrode FP höher als die obere Oberflächenposition des Halbleitersubstrats SUB.
  • Wie in 20 und 21 gezeigt ist, wird der weitere Teil der Feldplattenelektrode FP wahlweise zurückgezogen, derart, dass ein Abschnitt der Feldplattenelektrode FP als der Kontaktabschnitt FPa und der Entkopplungsabschnitt FPb verbleibt. Zunächst wird ein Abdeckmittelmuster RP1 gebildet, um die Kontaktabschnitte FPa und die Bereiche, die die Teilungsabschnitte FPb sein sollen, wahlweise abzudecken. Als nächstes wird ein anisotroper Ätzprozess unter Verwendung des Abdeckmittelmusters RP1 als eine Maske durchgeführt, um die Feldplatte FP zu mustern. Das heißt, die Feldplattenelektroden FP außer den Kontaktabschnitten FPa und den Teilungsabschnitten FPb werden wahlweise zurückgezogen. Danach wird das Abdeckmittelmuster RP1 durch Durchführen einer Veraschungsbehandlung entfernt.
  • Es ist festzuhalten, dass, wie oben beschrieben ist, der unterteilte Abschnitt FPb von TR2 des Grabens nicht wesentlich ist und nicht gebildet sein muss. Allerdings ist dann, wenn TR2-Unterbrechungen FPb des Grabens nicht gebildet sind, die Kante des Abdeckmittelmusters RP1, die in der X-Richtung verläuft, zwischen TR1 des Grabens und TR2 des Grabens angeordnet. Da die Endabschnitte des Abdeckmittelmusters RP1 während der Entwicklung einfach abgerundet werden, werden die Formen der unterteilten Abschnitte FPb von TR1 (TR1 der äußersten Gräben) der Gräben, die am nächsten beim Graben TR2 liegen, auch einfach abgerundet.
  • Als Ergebnis wird in TR1 des äußersten Grabens ein Teil der Feldplattenelektrode FP, die der Teilungsabschnitt FPb sein soll, zurückgezogen, und besteht in einem nachfolgenden Herstellungsprozess die Möglichkeit, dass die leitende dünne Schicht CF2 in den zurückgezogenen Abschnitt eingebettet wird. Das heißt, es besteht die Möglichkeit, dass die Gate-Elektrode GE und die schwebende Gate-Elektrode FG durch die leitende dünne Schicht CF2 bei der Rückzugsposition leiten. Deshalb wird durch Bilden des Teilungsabschnitts FPb des Grabens TR2 als ein Platzhaltermuster die Form des Teilungsabschnitts FPb des äußersten Grabens TR1 einfach stabilisiert.
  • Wie in 22 und 23 gezeigt ist, wird die dünne Isolationsschicht IF1 in den Graben TR1 und in den Graben TR2 z. B. durch einen Nassätzprozess unter Verwendung von Lösungen, die eine Flusssäure enthalten, zurückgezogen. Als Ergebnis wird die dünne Isolationsschicht IF1 am Halbleitersubstrat SUB entfernt und ist die Position der dünnen Isolationsschicht IF1 in dem Graben TR1 und dem Graben TR2 niedriger als die Position der oberen Oberfläche der Feldplatte FP.
  • An dieser Stelle ist die Position der oberen Oberfläche der dünnen Isolationsschicht IF1, die mit der Feldplattenelektrode FP außer dem Kontaktabschnitt FPa und dem unterteilten Abschnitt FPb in Kontakt ist, niedriger als die Position der oberen Oberfläche der dünnen Isolationsschicht IF1, die mit dem Kontaktabschnitt FPa und dem unterteilten Abschnitt FPb in Kontakt ist. Zusätzlich sind durch Entfernen der dünnen Isolationsschicht IF1 am Halbleitersubstrat SUB die Positionen des Kontaktabschnitts FPa und des Teilungsabschnitts FPb in der oberen Oberfläche höher als die des Halbleitersubstrats SUB in der oberen Oberfläche.
  • Wie in 24 und 25 gezeigt ist, wird zunächst eine dünne Gate-Isolationsschicht Gl, die z. B. aus einer dünnen Siliziumoxidschicht hergestellt ist, an dem Innenraum des Grabens TR1 an der dünnen Isolationsschicht IF1, dem Innenraum des Grabens TR2 an der dünnen Isolationsschicht IF1 und dem Halbleitersubstrat SUB durch ein Wärmeoxidationsverfahren gebildet. Gleichzeitig wird die dünne Isolationsschicht IF2 an der oberen Oberfläche und der Seitenoberfläche der Feldplattenelektrode FP, die aus der dünnen Isolationsschicht IF1 freigelegt ist, gebildet.
  • Als nächstes wird eine leitende dünne Schicht CF2 an dem Halbleitersubstrat SUB, um den Graben TR1 und den Graben TR2 abzudecken, z. B. durch ein CVD-Verfahren gebildet. Die leitende dünne Schicht CF2 ist z. B. eine polykristalline dünne Siliziumschicht des n-Typs.
  • Wie in 26 und 27 gezeigt ist, wird ein anisotroper Trockenätzprozess an der leitenden dünnen Schicht CF2 durchgeführt, um die leitende dünne Schicht CF2 zu entfernen, die außerhalb des Grabens TR1 und außerhalb des Grabens TR2 gebildet ist. Entsprechend wird die Gate-Elektrode GE derart, dass sie den Innenraum des Grabens TR1 füllt, an einem Teil des Außenumfangsbereichs OR und der Feldplattenelektrode FP des Zellenbereichs CR, die im Herstellungsprozess von 20 und 21 zurückgezogen werden, gebildet. Gleichzeitig wird die schwebende Gate-Elektrode FG derart, den Graben TR1 und den Graben TR2 füllt, an der Feldplattenelektrode FP des Außenumfangsbereichs OR gebildet.
  • Durch diesen anisotropen Trockenätzprozess wird die leitende dünne Schicht CF2 in dem Graben TR1 und dem Graben TR2, in denen der Kontaktabschnitt FPa und der Teilungsabschnitt FPb gebildet sind, entfernt. Um die unerwünschte leitende dünne Schicht CF2 vollständig entfernen, ist, da der anisotrope Trockenätzprozess durch Überätzen durchgeführt wird, die Position einer oberen Oberfläche jeder der Gate-Elektrode GE und der schwebenden Gate-Elektrode FG etwas niedriger als die Position einer oberen Oberfläche des Halbleitersubstrats SUB.
  • An dieser Stelle sind im Graben TR1 das Halbleitersubstrat SUB, die Gate-Elektrode GE, die Feldplattenelektrode FP und die schwebende Gate-Elektrode FG voneinander isoliert. Im Graben TR2 sind das Halbleitersubstrat SUB, die Feldplattenelektrode FP und die schwebende Gate-Elektrode FG voneinander isoliert.
  • Wie in 28 und 29 gezeigt ist, ist ein Körperbereich PB des p-Typs in einem Teil des Außenumfangsbereichs OR und des Halbleitersubstrats SUB des Zellenbereichs CR durch Einbringen von Bor (B) z. B. durch eine Fotolitographietechnik und ein lonenimplantationsverfahren an einer oberen Oberfläche des Halbleitersubstrats SUB wahlweise gebildet und ist ein schwebender Bereich des p-Typs FBR1~FBR3 wahlweise im Halbleitersubstrat SUB des Außenumfangsbereichs OR gebildet. Der Körperbereich PB und der schwebende Bereich FBR1~FBR3 sind derart gebildet, dass sie flacher sind als die Tiefe des Grabens TR1 und des Grabens TR2.
  • Als nächstes wird ein Source-Bereich NS des n-Typs im Körperbereich PB des Zellenbereichs CR durch Einbringen z. B. von Arsen (As) durch Fotolitographie und lonenimplantation wahlweise gebildet. Danach wird das Halbleitersubstrat SUB einer Wärmebehandlung unterworfen, um Störstellen, die in dem Source-Bereich NS, dem Körperbereich PB und dem schwebenden Bereich FBR1~FBR3 enthalten sind, zu diffundieren.
  • Es ist festzuhalten, dass eine dünne dünne Siliziumoxidschicht vor der lonenimplantation als eine durchgehende dünne Schicht am Halbleitersubstrat SUB gebildet werden kann. Die durchgehende dünne Schicht kann nach der lonenimplantation entfernt werden oder kann als ein Teil der dünnen Isolationszwischenschicht IL verbleiben.
  • Wie in 30 und 31 gezeigt ist, wird eine dünne Isolationszwischenschicht IL an der oberen Oberfläche des Halbleitersubstrats SUB des Zellenbereichs CR und des Außenumfangsbereichs OR z. B. durch ein CVD-Verfahren gebildet, um den Graben TR1 und den Graben TR2 abzudecken. Die dünne Isolationszwischenschicht IL ist z. B. aus einer dünnen Siliziumoxidschicht gebildet. Die dünne Isolationszwischenschicht IL kann eine laminierte dünne Schicht aus einer dünnen dünnen Siliziumoxidschicht, die durch ein CVD-Verfahren gebildet wird, und einer dünnen PSG-Schicht, die durch ein Beschichtungsverfahren gebildet wird, sein.
  • Als nächstes wird ein Loch CH1~CH4 in der dünnen Isolationszwischenschicht IL gebildet. Zunächst wird an der dünnen Isolationszwischenschicht IL ein Abdeckmittelmuster, das ein Muster zum Öffnen das Halbleitersubstrat SUB, in dem der Source-Bereich NS gebildet ist, besitzt, gebildet. Als nächstes wird ein anisotroper Ätzprozess unter Verwendung des Abdeckmittelmusters als eine Maske durchgeführt, um ein Loch CH1 zu bilden, das den Source-Bereich NS und den Körperbereich PB in der dünnen Isolationszwischenschicht IL erreicht. Die Unterseite des Lochs CH1 ist im Körperbereich PB angeordnet. Als nächstes wird ein stark diffundierter Bereich PR des p-Typs durch Einbringen z. B. von Bor (B) in den Körperbereich PRB auf der Unterseite des Lochs CH1 durch das lonenimplantationsverfahren gebildet. Danach wird das Abdeckmittelmuster durch Durchführen einer Veraschungsbehandlung entfernt.
  • Als nächstes wird an der dünnen Isolationszwischenschicht IL ein Abdeckmittelmuster gebildet, das eine Musteröffnung an der Gate-Elektrode GE des Außenumfangsbereichs OR, am Kontaktabschnitt FPa des Grabens TR1 und am Kontaktabschnitt FPa des Grabens TR2 besitzt. Als nächstes wird ein anisotroper Ätzprozess unter Verwendung des Abdeckmittelmusters als eine Maske durchgeführt, um ein Loch CH2, das die Gate-Elektrode GE erreicht, ein Loch CH3, das den Kontaktabschnitt FPa des Grabens TR1 erreicht, und ein Loch CH4, das den Kontaktabschnitt FPa des Grabens TR2 erreicht, in der dünnen Isolationszwischenschicht IL zu bilden. Danach wird das Abdeckmittelmuster durch Durchführen einer Veraschungsbehandlung entfernt.
  • Es ist festzuhalten, dass entweder der Schritt des Bildens des Lochs CH1 oder des Schritts des Bildens des Lochs CH2~CH4 zuerst durchgeführt werden kann. Zusätzlich kann gleichzeitig ein Loch CH1~CH4 in der dünnen Isolationszwischenschicht IL gebildet werden.
  • Als nächstes werden die Source-Elektrode SE und die Gate-Verdrahtung GW, die die Source-Elektrode SE in einer Draufsicht umgeben, an der dünnen Isolationszwischenschicht IL gebildet. Zunächst werden eine gestapelte dünne Schicht einer dünnen Metallsperrschicht, die z. B. aus einer dünnen Titannitridschicht hergestellt ist, und eine leitende dünne Schicht, die z. B. aus einer dünnen Aluminiumschicht hergestellt ist, an der dünnen Isolationszwischenschicht IL durch ein Sputterverfahren oder ein CVD-Verfahren gebildet. Als nächstes wird die gestapelte dünne Schicht gemustert, um die Source-Elektrode SE und die Gate-Verdrahtung GW zu bilden.
  • Die Gate-Verdrahtung GW ist in das Loch CH2 eingebettet und mit der Gate-Elektrode GE elektrisch verbunden. Die Source-Elektrode SE ist in das Loch CH1, das Loch CH3 und das Loch CH4 eingebettet und ist mit dem Source-Bereich NS, dem Körperbereich PB, dem stark diffundierten Bereich PR und der Feldplattenelektrode FP elektrisch verbunden.
  • Es ist festzuhalten, dass die Source-Elektrode SE und die Gate-Verdrahtung GW eine Abdichtschicht, die den Innenraum des Lochs CH1~CH4 füllt, und eine Verdrahtungsschicht, die an der dünnen Isolationszwischenschicht IL gebildet ist, enthalten können. Zunächst wird eine erste dünne Metallsperrschicht, die z. B. aus einer dünnen Titannitridschicht hergestellt ist, an dem Innenraum des Lochs CH1~CH4 und der dünnen Isolationszwischenschicht IL durch ein Sputterverfahren oder ein CVD-Verfahren gebildet. Als nächstes wird eine erste leitende dünne Schicht, die z. B. aus einer dünnen Wolframschicht hergestellt ist, an der ersten dünnen Metallsperrschicht durch ein CVD-Verfahren gebildet. Als nächstes werden die erste dünne Metallsperrschicht und die erste leitende dünne Schicht, die außerhalb des Lochs CH1~CH4 gebildet sind, durch ein CMP-Verfahren oder einen anisotropen Ätzprozess entfernt. Als Ergebnis sind die erste dünne Metallsperrschicht und die erste leitende dünne Schicht derart gebildet, dass sie den Innenraum des Lochs CH1~CH4 füllen.
  • Als nächstes wird eine gestapelte dünne Schicht aus einer zweiten dünnen Metallsperrschicht, die z. B. aus einer dünnen Titannitridschicht hergestellt ist, und einer zweiten leitenden dünnen Schicht, die z. B. aus einer dünnen Aluminiumschicht hergestellt ist, an der dünnen Isolationszwischenschicht IL durch ein Sputterverfahren oder ein CVD-Verfahren gebildet. Als nächstes wird die gestapelte dünne Schicht gemustert, um eine Verdrahtungsschicht zu bilden, die mit der Abdichtschicht elektrisch verbunden ist.
  • Als nächstes wird, obwohl es hier nicht veranschaulicht ist, eine dünne Schutzschicht, die z. B. aus einer dünnen Polyimidschicht hergestellt ist, an der Source-Elektrode SE und der Gate-Verdrahtung GW z. B. durch ein Beschichtungsverfahren gebildet. Durch Bilden einer Öffnung in einem Teil der dünnen Schutzschicht werden Bereiche der Source-Elektrode SE und der Gate-Verdrahtung GW, die die Source-Anschlussfläche SP und der Gate-Kontakt GP werden, freigelegt.
  • Danach wird die Halbleitervorrichtung 100, die in 4 bis 6 gezeigt ist, durch die folgenden Herstellungsschritte hergestellt. Zunächst wird die untere Oberfläche des Halbleitersubstrats SUB nach Bedarf poliert. Als nächstes wird ein Drain-Bereich ND des n-Typs durch Einbringen z. B. von Arsen (As) oder dergleichen in die untere Oberfläche des Halbleitersubstrats SUB des Zellenbereichs CR und des Außenumfangsbereichs OR durch lonenimplantation gebildet. Als nächstes wird die Drain-Elektrode DE unter der unteren Oberfläche des Halbleitersubstrats SUB in dem Zellenbereich CR und dem Außenumfangsbereich OR durch ein Sputterverfahren gebildet.
  • Es ist festzuhalten, dass die Source-Elektrode SE, die Gate-Verdrahtung GW und die Drain-Elektrode DE mit dem schwebenden Bereich FBR1~FBR3 und der schwebenden Gate-Elektrode FG nicht elektrisch verbunden sind.
  • Im Verfahren des Herstellens der Halbleitervorrichtung 100 gemäß der ersten Ausführungsform können der schwebende Bereich FBR1~FBR3 und die schwebende Gate-Elektrode FG gebildet werden, ohne einen Herstellungsprozess im Vergleich zu dem ersten untersuchten Beispiel und dem zweiten untersuchten Beispiel hinzufügen. Eine Erhöhung der Herstellungskosten kann verhindert werden.
  • Das heißt, der schwebende Bereich FBR1~FBR3 kann zusammen mit dem Körperbereich PB lediglich durch Ändern des Öffnungsmusters der Maske zum Bilden des Körperbereichs PB im Herstellungsprozess von 28 und 29 gebildet werden. Im Herstellungsprozess von 20 und 21 kann die Feldplattenelektrode FP bei der schwebenden Gate-Elektrode FG lediglich durch Ändern des Öffnungsmusters des Abdeckmittelmusters RP1 zurückgezogen werden. Im Herstellungsprozess von 24 bis 27 kann die schwebende Gate-Elektrode FG auch zusammen mit der Gate-Elektrode GE aus derselben leitenden dünnen Schicht CF2 gebildet werden.
  • (ZWEITE AUSFÜHRUNGSFORM)
  • Eine Halbleitervorrichtung 100 in der zweiten Ausführungsform wird unten unter Bezugnahme auf 32 bis 34 beschrieben. Es ist festzuhalten, dass in der folgenden Beschreibung hauptsächlich Differenzen von der ersten Ausführungsform beschrieben werden und die Beschreibung mit der ersten Ausführungsform überlappender Punkte unterlassen wird. 33 ist eine Querschnittansicht entlang der Linie A-A, die in 32 gezeigt ist. 34 ist eine Querschnittansicht entlang B-B, die in 32 gezeigt ist. Es ist festzuhalten, dass die Querschnittansicht entlang der Linie C-C und der Linie D-D, die in 32 gezeigt sind, dieselbe ist wie die in 6 und deshalb ihre Erläuterung unterlassen wird.
  • In der zweiten Ausführungsform ist eine dünne Isolationsschicht IF3 bei einer Position, bei der die schwebende Gate-Elektrode FG der ersten Ausführungsform gebildet ist, statt der schwebenden Gate-Elektrode FG gebildet. Das heißt, wie in 32 bis 34 gezeigt ist, im Graben TR1 des Außenumfangsbereichs OR ist der obere Abschnitt des Grabens TR1 mit der dünnen Isolationsschicht IF3 eingebettet. Außerdem ist im Graben TR2 der obere Abschnitt des Grabens TR2 mit der dünnen Isolationsschicht IF3 eingebettet.
  • Außerdem sind in der zweiten Ausführungsform im Graben TR1 das Halbleitersubstrat SUB, die Gate-Elektrode GE und die Feldplattenelektrode FP voneinander isoliert. Außerdem sind im Graben TR2 das Halbleitersubstrat SUB und die Feldplatte FP voneinander isoliert.
  • Unter Bezugnahme auf 11 und Gleichung 1, ist ersichtlich, dass die Kapazität CΨCFP und die Kapazität CΨTFP in der zweiten Ausführungsform auch sehr klein sind. Deshalb kann selbst in der zweiten Ausführungsform das Potential ΨFBR des schwebenden Bereichs FBR1 zu etwa demselben Pegel erhöht werden wie in der ersten Ausführungsform.
  • Die dünne Isolationsschicht IF3 kann z. B. eine einschichtige dünne Schicht aus einer dünnen Siliziumoxidschicht, einer dünnen Siliziumnitridschicht oder einer dünnen Siliziumoxinitridschicht oder eine gestapelte dünne Schicht, die durch geeignetes Stapeln dieser dünnen Schichten erhalten wird, sein. Allerdings ist von dem Standpunkt, dass die Kapazität CΨCFP und die Kapazität CΨTFP bevorzugt kleiner sind, die dünne Isolationsschicht IF3 bevorzugt aus einer dünnen Isolationsschicht gebildet, die eine kleine relative Dielektrizitätskonstante besitzt. Deshalb wird eine einschichtige dünne Schicht aus einer dünnen Siliziumoxidschicht auf die dünne Isolationsschicht IF3 aufgebracht.
  • Das Verfahren zum Herstellen der Halbleitervorrichtung 100 gemäß der zweiten Ausführungsform wird unten unter Bezugnahme auf 35 bis 40 beschrieben. Der Herstellungsprozess der zweiten Ausführungsform ist bis zum Herstellungsprozess von 18 derselbe wie der der ersten Ausführungsform. 35 zeigt den Herstellungsprozess, der auf 18 folgt.
  • Wie in 35 gezeigt ist, ist im Graben TR1 die Feldplattenelektrode FP wahlweise zurückgezogen, derart, dass ein Abschnitt der Feldplattenelektrode FP als ein Kontaktabschnitt FPa in dem Außenumfangsbereich OR und dem Zellenbereich CR verbleibt. Zunächst wird ein Abdeckmittelmuster RP2 gebildet, das ein Muster besitzt, in dem ein Abschnitt geöffnet ist, der eine Gate-Elektrode GE werden soll. Als nächstes wird ein anisotroper Ätzprozess unter Verwendung des Abdeckmittelmusters RP2 als eine Maske zum Mustern der Feldplatte FP durchgeführt. Danach wird das Abdeckmittelmuster RP2 durch Durchführen einer Veraschungsbehandlung entfernt.
  • Wie in 36 gezeigt ist, ist die dünne Isolationsschicht IF1 im Graben TR1 und im Graben TR2 z. B. durch einen Nassätzprozess unter Verwendung von Lösungen, die eine Flusssäure enthalten, zurückgezogen. Als Ergebnis ist die dünne Isolationsschicht IF1 am Halbleitersubstrat SUB entfernt und ist die Position der dünnen Isolationsschicht IF1 in dem Graben TR1 und dem Graben TR2 niedriger als die Position der oberen Oberfläche der Feldplatte FP.
  • Wie in 37 gezeigt ist, wird zunächst eine dünne Gate-Isolationsschicht Gl, die z. B. aus einer dünnen Siliziumoxidschicht hergestellt ist, an dem Innenraum des Grabens TR1 an der dünnen Isolationsschicht IF1, dem Innenraum des Grabens TR2 an der dünnen Isolationsschicht IF1 und dem Halbleitersubstrat SUB durch ein Wärmeoxidationsverfahren gebildet. Gleichzeitig wird die dünne Isolationsschicht IF2 an der oberen Oberfläche und der Seitenoberfläche der Feldplattenelektrode FP, die aus der dünnen Isolationsschicht IFI freigelegt ist, gebildet. Als nächstes wird eine leitende dünne Schicht CF2 an dem Halbleitersubstrat SUB z. B. durch ein CVD-Verfahren gebildet, um den Graben TR1 und den Graben TR2 abzudecken.
  • Wie in 38 gezeigt ist, wird ein anisotroper Trockenätzprozess an der leitenden dünnen Schicht CF2 durchgeführt, um die leitende dünne Schicht CF2, die außerhalb des Grabens TR1 und außerhalb des Grabens TR2 gebildet ist, zu entfernen. Entsprechend wird die Gate-Elektrode GE, um den Innenraum des Grabens TR1 zu füllen, an einem Teil des Außenumfangsbereichs OR und der Feldplattenelektrode FP des Zellenbereichs CR, die im Herstellungsprozess von 35 zurückgezogen werden, gebildet. Da der anisotrope Trockenätzprozess durch Überätzen durchgeführt wird, ist die Position einer oberen Oberfläche der Gate-Elektrode GE etwas niedriger als die Position einer oberen Oberfläche des Halbleitersubstrats SUB.
  • Wie in 39 gezeigt ist, wird zunächst ein Abdeckmittelmuster RP3 gebildet, um einen Teil des Außenumfangsbereichs OR, einen Graben TR1 des Zellenbereichs CR und einen Teil des Grabens TR2 abzudecken. Als nächstes wird ein anisotroper Ätzprozess unter Verwendung des Abdeckmittelmusters RP3 als eine Maske zum Mustern der Feldplatte FP durchgeführt. Somit ist im Graben TR1 die Feldplattenelektrode FP des Außenumfangsbereichs OR wahlweise zurückgezogen, derart, dass ein Abschnitt der Feldplattenelektrode FP als der Unterbrechungsabschnitt FPb verbleibt. Gleichzeitig ist im Graben TR2 der weitere Teil der Feldplattenelektrode FP wahlweise zurückgezogen, derart, dass ein Teil der Feldplattenelektrode FP als der Kontaktteil FPa und der Teilungsteil FPb verbleibt. Danach wird das Abdeckmittelmuster RP3 durch Durchführen einer Veraschungsbehandlung entfernt.
  • Wie in 40 gezeigt ist, wird eine dünne Isolationsschicht IF3 an der oberen Oberfläche des Halbleitersubstrats SUB z. B. durch ein CVD-Verfahren gebildet, um den Graben TR1 und den Graben TR2 abzudecken.
  • Wie in 41 gezeigt ist, wird die dünne Isolationsschicht IF3 an der oberen Oberfläche des Halbleitersubstrats SUB durch Durchführen eines anisotropen Ätzprozesses an der dünnen Isolationsschicht IF3 entfernt. Als Ergebnis ist im Graben TR1 die dünne Isolationsschicht OR gebildet, um den Innenraum des Grabens FP an der Feldplattenelektrode des Außenumfangsbereichs FP, die im Herstellungsprozess von 39 zurückgezogen wird, zu füllen. Im Graben TR2 wird eine dünne Isolationsschicht OR gebildet, um den Innenraum des Grabens FP an der Feldplattenelektrode des Außenumfangsbereichs FP zu füllen, die im Herstellungsprozess von 39 zurückgezogen wird.
  • Der nachfolgende Herstellungsprozess ist gleich dem Herstellungsprozess von 28 und nachfolgenden Schritten.
  • (DRITTE AUSFÜHRUNGSFORM)
  • Eine Halbleitervorrichtung in der dritten Ausführungsform wird unten unter Bezugnahme auf 42 beschrieben. Es ist festzuhalten, dass in der folgenden Beschreibung hauptsächlich Differenzen von der ersten Ausführungsform beschrieben werden und die Beschreibung mit der ersten Ausführungsform überlappender Punkte unterlassen wird.
  • Wie in 42 gezeigt ist, sind in der dritten Ausführungsform die Source-Elektrode SE und die Gate-Verdrahtung GW an der dünnen Isolationszwischenschicht IL derart gebildet, dass sie in einer Draufsicht nicht mit den schwebenden Bereichen FBR1 überlappen. Mit anderen Worten sind in der Querschnittansicht die schwebenden Bereiche FBR1 nicht direkt unter dem Source-Elektrode SE und der Gate-Verdrahtung GW gebildet.
  • Ferner sind, obwohl es hier nicht gezeigt ist, dann, wenn mehrere schwebende Bereiche FBR wie z. B. der schwebende Bereich FBR2 und der schwebende Bereich FBR3 zusätzlich zum schwebenden Bereich FBR1 vorgesehen sind, die mehreren schwebenden Bereiche FBR auch derart gebildet, dass sie in einer Draufsicht nicht mit der Source-Elektrode SE und der Gate-Verdrahtung GW überlappen.
  • Unter Bezugnahme auf 11 und Gleichung 1 berücksichtigt die dritte Ausführungsform, dass nicht nur die Kapazität CΨCFP und die Kapazität CΨTFP, sondern auch die Kapazität CΨGW sehr klein sind. Folglich kann das Potential ΨFBR des schwebenden Bereichs FBR1 weiter erhöht werden, wie im Graph von 13 gezeigt ist.
  • Um die die Technik der dritten Ausführungsform zu realisieren, können die Anordnung der Source-Elektrode SE und der Gate-Verdrahtung GW in einem derartigen Umfang geändert werden, dass die Source-Elektrode SE an dem Loch CH1, den Loch CH3 und dem Loch CH4 angeordnet ist und die Gate-Verdrahtung GW an dem Loch CH2 angeordnet ist.
  • Zusätzlich kann eine weitere Verbindung M1 in der dünnen Isolationszwischenschicht IL gebildet sein, solange sie in einer Draufsicht nicht mit den schwebenden Bereichen FBR1~FBR3 überlappt. Zum Beispiel kann, wie in 42 gezeigt ist, eine Verdrahtung M1 derart gebildet sein, dass sie ferner den Außenumfang der Gate-Verdrahtung GW umgibt. Eine derartige Verdrahtung M1 kann eine Verdrahtung zum Zuführen eines vorgegebenen Potentials wie z. B. eines Gate-Potentials, eines Source-Potentials oder eines Drain-Potentials sein oder kann eine schwebende Platzhalterverdrahtung sein.
  • Obwohl es in der vorliegenden Anmeldung nicht veranschaulicht ist, ist eine dünne Schutzschicht wie z. B. eine dünne Polyimidschicht an der Source-Elektrode SE und der Gate-Verdrahtung GW gebildet. Durch Vorsehen der Verdrahtung M1 am Außenumfang der Gate-Verdrahtung GW kann die Ebenheit der dünnen Schutzschicht in der Nähe des Außenumfangs der Halbleitervorrichtung 100 verbessert werden.
  • Es ist festzuhalten, dass die Technik, die in der dritten Ausführungsform offenbart ist, auch auf die zweite Ausführungsform angewendet werden kann. Selbst in diesem Fall kann dieselbe Wirkung erhalten werden.
  • Obwohl die vorliegende Erfindung auf der Grundlage der oben beschriebenen Ausführungsformen genau beschrieben wurde, ist die vorliegende Erfindung selbstverständlich nicht auf die oben beschriebenen Ausführungsformen beschränkt und kann unterschiedlich geändert werden, ohne von ihrem Hauptinhalt abzuweichen.
  • Zusätzlich wird ein Teil der Inhalte, die im oben beschriebenen Ausführungsformmodus beschrieben sind, unten beschrieben.
  • [ZUSÄTZLICHE AUSSAGE 1]
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung, die Folgendes enthält: einen Zellenbereich, in dem ein MOSFET gebildet ist; und einen Außenumfangsbereich, der den Zellenbereich in einer Draufsicht umgibt, das die folgenden Schritte umfasst:
    1. (a) Bereitstellen des Halbleitersubstrats eines ersten Leitfähigkeitstyps, wobei das Halbleitersubstrat eine obere Oberfläche und eine untere Oberfläche besitzt;
    2. (b) Bilden nach dem Schritt (a) eines ersten Grabens jeweils in dem Halbleitersubstrat, das im Zellenbereich angeordnet ist, und dem Halbleitersubstrat, das im Außenumfangsbereich angeordnet ist, und Bilden eines zweiten Grabens in dem Halbleitersubstrat, das im Außenumfangsbereich angeordnet ist, wobei der erste Graben in einer ersten Richtung in einer Draufsicht verläuft und der zweite Graben jeweils in der ersten Richtung und einer zweiten Richtung senkrecht zur ersten Richtung in einer Draufsicht verläuft, derart, dass er den Zellenbereich in einer Draufsicht umgibt;
    3. (c) Bilden nach dem Schritt (b) einer ersten Feldplattenelektrode derart, dass ein Innenraum des ersten Grabens mit der ersten Feldplattenelektrode eingebettet ist, und Bilden einer zweiten Feldplattenelektrode derart, dass ein Innenraum des zweiten Grabens mit der zweiten Feldplattenelektrode eingebettet ist;
    4. (d) wahlweises Zurückziehen nach dem Schritt (c) eines ersten weiteren Abschnitts der ersten Feldplattenelektrode derart, dass ein Abschnitt der ersten Feldplattenelektrode als ein erster Kontaktabschnitt verbleibt;
    5. (e) Bilden nach dem Schritt (d) einer Gate-Elektrode an der ersten Feldplattenelektrode, die jeweils in dem Zellenbereich und einem ersten Abschnitt des Außenumfangsbereichs angeordnet ist, derart, dass der Innenraum des ersten Grabens mit der Gate-Elektrode eingebettet ist;
    6. (f) wahlweises Zurückziehen nach dem Schritt (e) eines zweiten weiteren Abschnitts der ersten Feldplattenelektrode und wahlweises Zurückziehen eines weiteren Abschnitts der zweiten Feldplattenelektrode derart, dass ein Abschnitt der zweiten Feldplattenelektrode als ein zweiter Kontaktabschnitt verbleibt;
    7. (g) Bilden nach dem Schritt (f) einer ersten dünnen Isolationsschicht an der ersten Feldplattenelektrode, die in einem dritten Abschnitt des Außenumfangsbereichs angeordnet ist, derart, dass der Innenraum des ersten Grabens mit der ersten dünnen Isolationsschicht eingebettet ist, und Bilden einer zweiten dünnen Isolationsschicht an der zweiten Feldplattenelektrode derart, dass der Innenraum des zweiten Grabens mit der zweiten dünnen Isolationsschicht eingebettet ist;
    8. (h) Bilden nach dem Schritt (g) eines Körperbereichs jeweils in dem Halbleitersubstrat, das im Zellenbereich angeordnet ist, und dem Halbleitersubstrat, das in einem zweiten Abschnitt des Außenumfangsbereichs angeordnet ist, und Bilden eines ersten schwebenden Bereichs in dem Halbleitersubstrat, das im Außenumfangsbereich angeordnet ist, wobei der Körperbereich ein Bereich eines zweiten Leitfähigkeitstyps, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, ist und der erste schwebende Bereich ein Bereich des zweiten Leitfähigkeitstyps ist; und
    9. (i) Bilden nach dem Schritt (h) eines Source-Bereichs in dem Körperbereich, der im Zellenbereich angeordnet ist, wobei der Source-Bereich ein Bereich des ersten Leitfähigkeitstyps ist, wobei eine Tiefe jeweils des Körperbereichs und des ersten schwebenden Bereichs flacher als eine Tiefe jeweils des ersten Grabens und des zweiten Grabens ist, der erste schwebende Bereich zwischen dem ersten Graben, der im Außenumfangsbereich angeordnet ist, und dem zweiten Graben, der in der zweiten Richtung verläuft, angeordnet ist, derart, dass der erste schwebende Bereich vom Körperbereich beabstandet ist, und das Halbleitersubstrat, die Gate-Elektrode und die erste Feldplattenelektrode voneinander isoliert sind und das Halbleitersubstrat und die zweite Feldplattenelektrode voneinander isoliert sind.
  • [ZUSÄTZLICHE AUSSAGE 2]
  • Das Verfahren gemäß der zusätzlichen Aussage 1, das ferner die folgenden Schritte umfasst:
    • (j) Bilden nach dem Schritt (i) einer dünnen Isolationszwischenschicht an der oberen Oberfläche des Halbleitersubstrats, das jeweils in dem Zellenbereich und dem Außenumfangsbereich angeordnet ist, um jeweils den ersten Graben und den zweiten Graben abzudecken;
    • (k) Bilden nach dem Schritt (j) eines ersten Lochs, eines zweiten Lochs, eines dritten Lochs und eines vierten Lochs in der dünnen Isolationszwischenschicht;
    • (l) Bilden nach dem Schritt (k) einer Source-Elektrode an der dünnen Isolationszwischenschicht und ein Bilden einer Gate-Verdrahtung an der dünnen Isolationszwischenschicht derart, dass sie die Source-Elektrode in einer Draufsicht umgeben; und
    • (m) Bilden nach dem Schritt (l) einer Drain-Elektrode an der unteren Oberfläche des Halbleitersubstrats, das jeweils in dem Zellenbereich und dem Außenumfangsbereich angeordnet ist, wobei das erste Loch jeweils den Source-Bereich und den Körperbereich erreicht, das zweite Loch die Gate-Elektrode erreicht, das dritte Loch den ersten Kontaktabschnitt erreicht, das vierte Loch den zweiten Kontaktabschnitt erreicht, die Source-Elektrode jeweils in das erste Loch, das dritte Loch und das vierte Loch eingebettet ist und jeweils mit dem Source-Bereich, dem Körperbereich, der ersten Feldplattenelektrode und der zweiten Feldplattenelektrode elektrisch verbunden ist, die Gate-Verdrahtung in das zweite Loch eingebettet ist und mit der Gate-Elektrode elektrisch verbunden ist und keine der Source-Elektrode, der Gate-Verdrahtung und der Drain-Elektrode mit dem ersten schwebenden Bereich elektrisch verbunden ist.
  • [ZUSÄTZLICHE AUSSAGE 3]
  • Das Verfahren gemäß der zusätzlichen Aussage 1, wobei die Source-Elektrode und die Gate-Verdrahtung derart gebildet sind, dass sie nicht mit dem ersten schwebenden Bereich überlappen.
  • [ZUSÄTZLICHE AUSSAGE 4]
  • Das Verfahren gemäß der zusätzlichen Aussage 1, wobei
    im Schritt (h) ein zweiter schwebender Bereich des zweiten Leitfähigkeitstyps in dem Halbleitersubstrat, das im Außenumfangsbereich angeordnet ist, gebildet wird,
    eine Tiefe des zweiten schwebenden Bereichs flacher als die Tiefe jeweils des ersten Grabens und des zweiten Grabens ist und
    der zweite schwebende Bereich zwischen dem ersten schwebenden Bereich und dem Körperbereich angeordnet ist, derart, dass der zweite schwebende Bereich jeweils von dem ersten schwebenden Bereich und dem Körperbereich beabstandet ist.
  • [ZUSÄTZLICHE AUSSAGE 5]
  • Das Verfahren gemäß der zusätzlichen Aussage 4, wobei
    im Schritt (f) der weitere Abschnitt der ersten Feldplattenelektrode wahlweise zurückgezogen wird, derart, dass ein Abschnitt der ersten Feldplattenelektrode mit Ausnahme des ersten Kontaktabschnitts als einen Teilungsabschnitt verbleibt, wobei
    im ersten Graben der Teilungsabschnitt zwischen der Gate-Elektrode und der ersten dünnen Isolationsschicht angeordnet wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2022151945 [0001]
  • Zitierte Nicht-Patentliteratur
    • Tanuj Saxena, Vishnu Khemka, Bernhard Grote, Ganming Qin and Moaniss Zitouni „Floating Body Ring Termination for Trench Field Plate Power MOSFETs“ International Symposium on Power Semiconductor Devices and Ics (ISPSD), 13.-18. September 2020, Wien, Österreich, S. 439-442 [0006]

Claims (17)

  1. Halbleitervorrichtung, die Folgendes enthält: einen Zellenbereich, in dem ein MOSFET gebildet ist; und einen Außenumfangsbereich, der den Zellenbereich in einer Draufsicht umgibt, und die Folgendes umfasst: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps, wobei das Halbleitersubstrat eine obere Oberfläche und eine untere Oberfläche besitzt; einen ersten Graben, der in einer ersten Richtung in einer Draufsicht verläuft und jeweils in dem Halbleitersubstrat, das im Zellenbereich angeordnet ist, und dem Halbleitersubstrat, das im Außenumfangsbereich angeordnet ist, gebildet ist; eine erste Feldplattenelektrode, die im ersten Graben in einem unteren Abschnitt des ersten Grabens gebildet ist, jeweils in dem Zellenbereich und dem Außenumfangsbereich; eine Gate-Elektrode, die im ersten Graben in einem oberen Abschnitt des ersten Grabens gebildet ist, jeweils in dem Zellenbereich und einem ersten Abschnitt des Außenumfangsbereichs; einen zweiten Graben, der jeweils in der ersten Richtung und einer zweiten Richtung senkrecht zur ersten Richtung in einer Draufsicht verläuft, derart, dass er den Zellenbereich in einer Draufsicht umgibt und in dem Halbleitersubstrat gebildet ist, das im Außenumfangsbereich angeordnet ist; einen Körperbereich eines zweiten Leitfähigkeitstyps, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, wobei der Körperbereich jeweils in dem Halbleitersubstrat, das im Zellenbereich angeordnet ist, und dem Halbleitersubstrat, das in einem zweiten Abschnitt des Außenumfangsbereichs angeordnet ist, gebildet ist; einen Source-Bereich des ersten Leitfähigkeitstyps, wobei der Source-Bereich in dem Körperbereich gebildet ist, der im Zellenbereich angeordnet ist; und einen ersten schwebenden Bereich des zweiten Leitfähigkeitstyps, wobei der erste schwebende Bereich in dem Halbleitersubstrat gebildet ist, das im Außenumfangsbereich angeordnet ist, wobei eine Tiefe jeweils des Körperbereichs und des ersten schwebenden Bereichs flacher als eine Tiefe jeweils des ersten Grabens und des zweiten Grabens ist, der erste schwebende Bereich zwischen dem ersten Graben, der im Außenumfangsbereich angeordnet ist, und dem zweiten Graben, der in der zweiten Richtung verläuft, angeordnet ist, derart, dass der erste schwebende Bereich vom Körperbereich beabstandet ist, in einem dritten Abschnitt des Außenumfangsabschnitts eine erste schwebende Gate-Elektrode im ersten Graben im oberen Abschnitt des ersten Grabens gebildet ist, eine zweite Feldplattenelektrode im zweiten Graben in einem unteren Abschnitt des zweiten Grabens gebildet ist, eine zweite schwebende Gate-Elektrode im zweiten Graben in einem oberen Abschnitt des zweiten Grabens gebildet ist, im ersten Graben die Gate-Elektrode, die erste Feldplattenelektrode und die erste schwebende Gate-Elektrode voneinander isoliert sind und im zweiten Graben die zweite Feldplattenelektrode und die zweite schwebende Gate-Elektrode voneinander isoliert sind.
  2. Halbleitervorrichtung nach Anspruch 1, wobei ein Gate-Potential zur Gate-Elektrode zugeführt werden soll, ein Source-Potential jeweils zu dem Source-Bereich, dem Körperbereich, der ersten Feldplattenelektrode und der zweiten Feldplattenelektrode zugeführt werden soll, ein Drain-Potential zum Halbleitersubstrat zugeführt werden soll und keines des Gate-Potentials, des Source-Potentials und des Drain-Potentials jeweils zu dem ersten schwebenden Bereich, der ersten schwebenden Gate-Elektrode und der zweiten schwebenden Gate-Elektrode zugeführt werden soll.
  3. Halbleitervorrichtung nach Anspruch 2, die ferner Folgendes umfasst: eine dünne Isolationszwischenschicht, die an der oberen Oberfläche des Halbleitersubstrats gebildet ist, das jeweils in dem Zellenbereich und dem Außenumfangsbereich angeordnet ist, um jeweils den ersten Graben und den zweiten Graben abzudecken; eine Source-Elektrode, die an der dünnen Isolationszwischenschicht gebildet ist; eine Gate-Verdrahtung, die an der dünnen Isolationszwischenschicht gebildet ist, derart, dass sie die Source-Elektrode in einer Draufsicht umgibt; und eine Drain-Elektrode, die an der unteren Oberfläche des Halbleitersubstrats gebildet ist, das jeweils in dem Zellenbereich und dem Außenumfangsbereich angeordnet ist, wobei ein Abschnitt der ersten Feldplattenelektrode, der im Zellenbereich angeordnet ist, nicht nur in dem unteren Abschnitt des ersten Grabens gebildet ist, sondern auch dem oberen Abschnitt des ersten Grabens, und einen ersten Kontaktabschnitt der ersten Feldplattenelektrode bildet, ein Abschnitt der zweiten Feldplattenelektrode nicht nur in dem unteren Abschnitt des zweiten Grabens gebildet ist, sondern auch dem oberen Abschnitt des zweiten Grabens, und einen zweiten Kontaktabschnitt der zweiten Feldplattenelektrode bildet, in der dünnen Isolationszwischenschicht ein erstes Loch, das jeweils den Source-Bereich und den Körperbereich erreicht, ein zweites Loch, das die Gate-Elektrode erreicht, ein drittes Loch, das den ersten Kontaktabschnitt erreicht, und ein viertes Loch, das den zweiten Kontaktabschnitt erreicht, gebildet sind, die Source-Elektrode jeweils in das erste Loch, das dritte Loch und das vierte Loch eingebettet ist und jeweils mit dem Source-Bereich, dem Körperbereich, der ersten Feldplattenelektrode und der zweiten Feldplattenelektrode elektrisch verbunden ist und die Gate-Verdrahtung in das zweite Loch eingebettet ist und mit der Gate-Elektrode elektrisch verbunden ist.
  4. Halbleitervorrichtung nach Anspruch 3, wobei die Source-Elektrode und die Gate-Verdrahtung derart gebildet sind, dass sie mit dem ersten schwebenden Bereich nicht überlappen.
  5. Halbleitervorrichtung nach Anspruch 1, die ferner Folgendes umfasst: einen zweiten schwebenden Bereich des zweiten Leitfähigkeitstyps, wobei der zweite schwebende Bereich in dem Halbleitersubstrat gebildet ist, das im Außenumfangsbereich angeordnet ist, wobei eine Tiefe des zweiten schwebenden Bereichs flacher als die Tiefe jeweils des ersten Grabens und des zweiten Grabens ist und der zweite schwebende Bereich zwischen dem ersten schwebenden Bereich und dem Körperbereich angeordnet ist, derart, dass der zweite schwebende Bereich jeweils von dem ersten schwebenden Bereich und dem Körperbereich beabstandet ist.
  6. Halbleitervorrichtung nach Anspruch 1, wobei ein Abschnitt der ersten Feldplattenelektrode, der im Außenumfangsbereich angeordnet ist, nicht nur in dem unteren Abschnitt des ersten Grabens gebildet ist, sondern auch dem oberen Abschnitt des ersten Grabens, und einen Teilungsabschnitt bildet und im ersten Graben der Teilungsabschnitt zwischen der Gate-Elektrode und der ersten schwebenden Gate-Elektrode angeordnet ist.
  7. Verfahren zum Herstellen einer Halbleitervorrichtung, die Folgendes enthält: einen Zellenbereich, in dem ein MOSFET gebildet ist; und einen Außenumfangsbereich, der den Zellenbereich in einer Draufsicht umgibt, und das die folgenden Schritte umfasst: (a) Bereitstellen des Halbleitersubstrats eines ersten Leitfähigkeitstyps, wobei das Halbleitersubstrat eine obere Oberfläche und eine untere Oberfläche besitzt; (b) Bilden nach dem Schritt (a) eines ersten Grabens jeweils in dem Halbleitersubstrat, das im Zellenbereich angeordnet ist, und dem Halbleitersubstrat, das im Außenumfangsbereich angeordnet ist, und Bilden eines zweiten Grabens in dem Halbleitersubstrat, das im Außenumfangsbereich angeordnet ist, wobei der erste Graben in einer ersten Richtung in einer Draufsicht verläuft und der zweite Graben jeweils in der ersten Richtung und einer zweiten Richtung senkrecht zur ersten Richtung in einer Draufsicht verläuft, derart, dass er den Zellenbereich in einer Draufsicht umgibt; (c) Bilden nach dem Schritt (b) einer ersten Feldplattenelektrode derart, dass ein Innenraum des ersten Grabens mit der ersten Feldplattenelektrode eingebettet ist, und Bilden einer zweiten Feldplattenelektrode derart, dass ein Innenraum des zweiten Grabens mit der zweiten Feldplattenelektrode eingebettet ist; (d) wahlweises Zurückziehen nach dem Schritt (c) eines weiteren Abschnitts der ersten Feldplattenelektrode derart, dass ein Abschnitt der ersten Feldplattenelektrode als ein erster Kontaktabschnitt verbleibt, und wahlweises Zurückziehen eines weiteren Abschnitts der zweiten Feldplattenelektrode derart, dass ein Abschnitt der zweiten Feldplattenelektrode als ein zweiter Kontaktabschnitt verbleibt; (e) Bilden nach dem Schritt (d) einer Gate-Elektrode an der ersten Feldplattenelektrode, die jeweils in dem Zellenbereich und einem ersten Abschnitt des Außenumfangsbereichs angeordnet ist, derart, dass der Innenraum des ersten Grabens mit der Gate-Elektrode eingebettet ist, Bilden einer ersten schwebenden Gate-Elektrode an der ersten Feldplattenelektrode, die in einem dritten Abschnitt des Außenumfangsbereichs angeordnet ist, derart, dass der Innenraum des ersten Grabens mit der ersten schwebenden Gate-Elektrode eingebettet ist, und Bilden einer zweiten schwebenden Gate-Elektrode an der zweiten Feldplattenelektrode derart, dass der Innenraum des zweiten Grabens mit der zweiten schwebenden Gate-Elektrode eingebettet ist; (f) Bilden nach dem Schritt (e) eines Körperbereichs jeweils in dem Halbleitersubstrat, das im Zellenbereich angeordnet ist, und dem Halbleitersubstrat, das in einem zweiten Abschnitt des Außenumfangsbereichs angeordnet ist, und Bilden eines ersten schwebenden Bereichs in dem Halbleitersubstrat, das im Außenumfangsbereich angeordnet ist, wobei der Körperbereich ein Bereich eines zweiten Leitfähigkeitstyps, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, ist und der erste schwebende Bereich ein Bereich des zweiten Leitfähigkeitstyps ist; und (g) Bilden nach dem Schritt (f) eines Source-Bereichs in dem Körperbereich, der im Zellenbereich angeordnet ist, wobei der Source-Bereich ein Bereich des ersten Leitfähigkeitstyps ist, wobei eine Tiefe jeweils des Körperbereichs und des ersten schwebenden Bereichs flacher als eine Tiefe jeweils des ersten Grabens und des zweiten Grabens ist, der erste schwebende Bereich zwischen dem ersten Graben, der im Außenumfangsbereich angeordnet ist, und dem zweiten Graben, der in der zweiten Richtung verläuft, angeordnet ist, derart, dass der erste schwebende Bereich von dem Körperbereich beabstandet ist, im ersten Graben die Gate-Elektrode, die erste Feldplattenelektrode und die erste schwebende Gate-Elektrode voneinander isoliert sind und im zweiten Graben die zweite Feldplattenelektrode und die zweite schwebende Gate-Elektrode voneinander isoliert sind.
  8. Verfahren nach Anspruch 7, das ferner die folgenden Schritte umfasst: (h) Bilden nach dem Schritt (g) einer dünnen Isolationszwischenschicht an der oberen Oberfläche des Halbleitersubstrats, das jeweils in dem Zellenbereich und dem Außenumfangsbereich angeordnet ist, um jeweils den ersten Graben und den zweiten Graben abzudecken; (i) Bilden nach dem Schritt (h) eines ersten Lochs, eines zweiten Lochs, eines dritten Lochs und eines vierten Lochs in der dünnen Isolationszwischenschicht; (j) Bilden nach dem Schritt (i) einer Source-Elektrode an der dünnen Isolationszwischenschicht und Bilden einer Gate-Verdrahtung an der dünnen Isolationszwischenschicht derart, dass sie die Source-Elektrode in einer Draufsicht umgibt; und (k) Bilden nach dem Schritt (j) einer Drain-Elektrode an der unteren Oberfläche des Halbleitersubstrats, das jeweils in dem Zellenbereich und dem Außenumfangsbereich angeordnet ist, wobei das erste Loch jeweils den Source-Bereich und den Körperbereich erreicht, das zweite Loch die Gate-Elektrode erreicht, das dritte Loch den ersten Kontaktabschnitt erreicht, das vierte Loch den zweiten Kontaktabschnitt erreicht, die Source-Elektrode jeweils in das erste Loch, das dritte Loch und das vierte Loch eingebettet ist und jeweils mit dem Source-Bereich, dem Körperbereich, der ersten Feldplattenelektrode und der zweiten Feldplattenelektrode elektrisch verbunden ist, die Gate-Verdrahtung in das zweite Loch eingebettet ist und mit der Gate-Elektrode elektrisch verbunden ist und keine der Source-Elektrode, der Gate-Verdrahtung und der Drain-Elektrode jeweils mit dem ersten schwebenden Bereich, der ersten schwebenden Gate-Elektrode und der zweiten schwebenden Gate-Elektrode elektrisch verbunden ist.
  9. Verfahren nach Anspruch 8, wobei die Source-Elektrode und die Gate-Verdrahtung derart gebildet sind, dass sie mit dem ersten schwebenden Bereich nicht überlappen.
  10. Verfahren nach Anspruch 7, wobei im Schritt (f) ein zweiter schwebender Bereich des zweiten Leitfähigkeitstyps in dem Halbleitersubstrat gebildet ist, das im Außenumfangsbereich angeordnet ist, eine Tiefe des zweiten schwebenden Bereichs flacher als die Tiefe jeweils des ersten Grabens und des zweiten Grabens ist und der zweite schwebende Bereich zwischen dem ersten schwebenden Bereich und dem Körperbereich angeordnet ist, derart, dass der zweite schwebende Bereich jeweils von dem ersten schwebenden Bereich und dem Körperbereich beabstandet ist.
  11. Verfahren nach Anspruch 7, wobei im Schritt (d) der weitere Abschnitt der ersten Feldplattenelektrode wahlweise zurückgezogen wird, derart, dass ein Abschnitt der ersten Feldplattenelektrode mit Ausnahme des ersten Kontaktabschnitts als ein Teilungsabschnitt verbleibt, und im ersten Graben der Teilungsabschnitt zwischen der Gate-Elektrode und der ersten schwebenden Gate-Elektrode angeordnet ist.
  12. Halbleitervorrichtung, die Folgendes enthält: einen Zellenbereich, in dem ein MOSFET gebildet ist; und einen Außenumfangsbereich, der den Zellenbereich in einer Draufsicht umgibt, und die Folgendes umfasst: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps, wobei das Halbleitersubstrat eine obere Oberfläche und eine untere Oberfläche besitzt; einen ersten Graben, der in einer ersten Richtung in einer Draufsicht verläuft und jeweils in dem Halbleitersubstrat, das im Zellenbereich angeordnet ist, und dem Halbleitersubstrat, das im Außenumfangsbereich angeordnet ist, gebildet ist; eine erste Feldplattenelektrode, die im ersten Graben in einem unteren Abschnitt des ersten Grabens gebildet ist, jeweils in dem Zellenbereich und dem Außenumfangsbereich; eine Gate-Elektrode, die im ersten Graben in einem oberen Abschnitt des ersten Grabens gebildet ist, jeweils in dem Zellenbereich und einem ersten Abschnitt des Außenumfangsbereichs; einen zweiten Graben, der jeweils in der ersten Richtung und einer zweiten Richtung senkrecht zur ersten Richtung in einer Draufsicht verläuft, derart, dass er den Zellenbereich in einer Draufsicht umgibt und in dem Halbleitersubstrat gebildet ist, das im Außenumfangsbereich angeordnet ist; einen Körperbereich eines zweiten Leitfähigkeitstyps, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, wobei der Körperbereich jeweils in dem Halbleitersubstrat, das im Zellenbereich angeordnet ist, und dem Halbleitersubstrat, das in einem zweiten Abschnitt des Außenumfangsbereichs angeordnet ist, gebildet ist; einen Source-Bereich des ersten Leitfähigkeitstyps, wobei der Source-Bereich in dem Körperbereich gebildet ist, der im Zellenbereich angeordnet ist; und einen ersten schwebenden Bereich des zweiten Leitfähigkeitstyps, wobei der erste schwebende Bereich in dem Halbleitersubstrat gebildet ist, das im Außenumfangsbereich angeordnet ist, wobei eine Tiefe jeweils des Körperbereichs und des ersten schwebenden Bereichs flacher als eine Tiefe jeweils des ersten Grabens und des zweiten Grabens ist, der erste schwebende Bereich zwischen dem ersten Graben, der im Außenumfangsbereich angeordnet ist, und dem zweiten Graben, der in der zweiten Richtung verläuft, angeordnet ist, derart, dass der erste schwebende Bereich vom Körperbereich beabstandet ist, in einem dritten Abschnitt des Außenumfangsabschnitts der obere Abschnitt des ersten Grabens mit einer ersten dünnen Isolationsschicht eingebettet ist, eine zweite Feldplattenelektrode im zweiten Graben in einem unteren Abschnitt des zweiten Grabens gebildet ist, ein oberer Abschnitt des zweiten Grabens mit einer zweiten dünnen Isolationsschicht eingebettet ist, das Halbleitersubstrat, die Gate-Elektrode und die erste Feldplattenelektrode voneinander isoliert sind und das Halbleitersubstrat und die zweite Feldplattenelektrode voneinander isoliert sind.
  13. Halbleitervorrichtung nach Anspruch 12, wobei ein Gate-Potential zur Gate-Elektrode zugeführt werden soll, ein Source-Potential jeweils zu dem Source-Bereich, dem Körperbereich, der ersten Feldplattenelektrode und der zweiten Feldplattenelektrode zugeführt werden soll, ein Drain-Potential zum Halbleitersubstrat zugeführt werden soll und keines des Gate-Potentials, des Source-Potentials und des Drain-Potentials zu dem ersten schwebenden Bereich zugeführt werden soll.
  14. Halbleitervorrichtung nach Anspruch 13, die ferner Folgendes umfasst: eine dünne Isolationszwischenschicht, die an der oberen Oberfläche des Halbleitersubstrats gebildet ist, das jeweils in dem Zellenbereich und dem Außenumfangsbereich angeordnet ist, um jeweils den ersten Graben und den zweiten Graben abzudecken; eine Source-Elektrode, die an der dünnen Isolationszwischenschicht gebildet ist; eine Gate-Verdrahtung, die an der dünnen Isolationszwischenschicht gebildet ist, derart, dass sie die Source-Elektrode in einer Draufsicht umgibt; und eine Drain-Elektrode, die an der unteren Oberfläche des Halbleitersubstrats gebildet ist, das jeweils in dem Zellenbereich und dem Außenumfangsbereich angeordnet ist, wobei ein Abschnitt der ersten Feldplattenelektrode, der im Zellenbereich angeordnet ist, nicht nur in dem unteren Abschnitt des ersten Grabens gebildet ist, sondern auch dem oberen Abschnitt des ersten Grabens, und einen ersten Kontaktabschnitt der ersten Feldplattenelektrode bildet, ein Abschnitt der zweiten Feldplattenelektrode nicht nur in dem unteren Abschnitt des zweiten Grabens gebildet ist, sondern auch dem oberen Abschnitt des zweiten Grabens, und einen zweiten Kontaktabschnitt der zweiten Feldplattenelektrode bildet, in der dünnen Isolationszwischenschicht ein erstes Loch, das jeweils den Source-Bereich und den Körperbereich erreicht, ein zweites Loch, das die Gate-Elektrode erreicht, ein drittes Loch, das den ersten Kontaktabschnitt erreicht, und ein viertes Loch, das den zweiten Kontaktabschnitt erreicht, gebildet sind, die Source-Elektrode jeweils in das erste Loch, das dritte Loch und das vierte Loch eingebettet ist und jeweils mit dem Source-Bereich, dem Körperbereich, der ersten Feldplattenelektrode und der zweiten Feldplattenelektrode elektrisch verbunden ist und die Gate-Verdrahtung in das zweite Loch eingebettet ist und mit der Gate-Elektrode elektrisch verbunden ist.
  15. Halbleitervorrichtung nach Anspruch 14, wobei die Source-Elektrode und die Gate-Verdrahtung derart gebildet sind, dass sie mit dem ersten schwebenden Bereich nicht überlappen.
  16. Halbleitervorrichtung nach Anspruch 12, die ferner Folgendes umfasst: einen zweiten schwebenden Bereich des zweiten Leitfähigkeitstyps, wobei der zweite schwebende Bereich in dem Halbleitersubstrat gebildet ist, das im Außenumfangsbereich angeordnet ist, wobei eine Tiefe des zweiten schwebenden Bereichs flacher als die Tiefe jeweils des ersten Grabens und des zweiten Grabens ist und der zweite schwebende Bereich zwischen dem ersten schwebenden Bereich und dem Körperbereich angeordnet ist, derart, dass der zweite schwebende Bereich jeweils von dem ersten schwebenden Bereich und dem Körperbereich beabstandet ist.
  17. Halbleitervorrichtung nach Anspruch 12, wobei ein Abschnitt der ersten Feldplattenelektrode, der im Außenumfangsbereich angeordnet ist, nicht nur in dem unteren Abschnitt des ersten Grabens gebildet ist, sondern auch dem oberen Abschnitt des ersten Grabens, und einen Teilungsabschnitt bildet und im ersten Graben der Teilungsabschnitt zwischen der Gate-Elektrode und der ersten dünnen Isolationsschicht angeordnet ist.
DE102023125356.5A 2022-09-22 2023-09-19 Halbleitervorrichtung und verfahren zu ihrer herstellung Pending DE102023125356A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022151945A JP2024046511A (ja) 2022-09-22 2022-09-22 半導体装置およびその製造方法
JP2022-151945 2022-09-22

Publications (1)

Publication Number Publication Date
DE102023125356A1 true DE102023125356A1 (de) 2024-03-28

Family

ID=90140292

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102023125356.5A Pending DE102023125356A1 (de) 2022-09-22 2023-09-19 Halbleitervorrichtung und verfahren zu ihrer herstellung

Country Status (4)

Country Link
US (1) US20240113218A1 (de)
JP (1) JP2024046511A (de)
CN (1) CN117747617A (de)
DE (1) DE102023125356A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022151945A (ja) 2021-03-29 2022-10-12 株式会社荏原製作所 ポンプ設備、排水機場

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022151945A (ja) 2021-03-29 2022-10-12 株式会社荏原製作所 ポンプ設備、排水機場

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Tanuj Saxena, Vishnu Khemka, Bernhard Grote, Ganming Qin and Moaniss Zitouni „Floating Body Ring Termination for Trench Field Plate Power MOSFETs" International Symposium on Power Semiconductor Devices and Ics (ISPSD), 13.-18. September 2020, Wien, Österreich, S. 439-442

Also Published As

Publication number Publication date
CN117747617A (zh) 2024-03-22
US20240113218A1 (en) 2024-04-04
JP2024046511A (ja) 2024-04-03

Similar Documents

Publication Publication Date Title
DE102009030510B4 (de) Aufbau und Verfahren zum Ausbilden eines Trench-FET mit abgeschirmtem Gate mit einem Zwischenelektroden-Dielektrikum mit einer Nitridschicht darin
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE112009003514B4 (de) Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung
DE102005008354B4 (de) Halbleiterbauteil sowie Verfahren zu dessen Herstellung
DE102011082289B4 (de) Verfahren zur Herstellung einer SiC-Halbleitervorrichtung
DE10220810B4 (de) Halbleiterbauteil
DE112007001454T5 (de) Aufbau und Verfahren zum Ausbilden eines Trench-Fet mit abgeschirmtem Gate, wobei die Abschirm- und die Gate-Elektrode miteinander verbunden sind
DE102010000113B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE112006001318T5 (de) Trench-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
DE102011079268A1 (de) SIC-Halbleitervorrichtung
DE102010042929A1 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE112017001821T5 (de) Super-Junction-Leistungstransistor und Herstellungsverfahren von diesem
DE112018006007T5 (de) Halbleitervorrichtung
DE3121223C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE102014109665B4 (de) Halbleitervorrichtung mit vergrabener Gateelektrode und Gatekontakten
DE212020000485U1 (de) SiC-Halbleiterbauteil
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102006060374B4 (de) Halbleiterbauteil
DE102004054286B4 (de) Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Feldeffekttransistor, sowie Verfahren zu deren Herstellung
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE102018118875A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed