DE102023103369A1

DE102023103369A1 - Pulsweitensteuervorrichtung und verfahren

Info

Publication number: DE102023103369A1
Application number: DE102023103369.7A
Authority: DE
Inventors: Yi-An Lai; Chan-Hong Chem; Cheng-Hsiang Hsieh
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2022-04-12
Filing date: 2023-02-13
Publication date: 2023-10-12
Also published as: JP2023156238A; TW202349876A; US20230327653A1; US11764760B1; US20230396238A1; KR20230146427A

Abstract

Systeme, Verfahren und Bauelemente werden hierin beschrieben, um ein Pulsweitenmodulationssignal (PWM-Signal) zu erzeugen, das einen bestimmten Tastgrad aufweist. In einer Ausführungsform weist das System einen Rechteckwellengenerator und ein Logikbauelement auf. Der Rechteckwellengenerator ist dazu eingerichtet, ein Eingangsrechteckwellensignal zu verzögern, um mehrere Rechteckwellensignale zu erzeugen. Das Logikbauelement ist dazu eingerichtet, eine Logikoperation an zwei Rechteckwellensignalen der mehreren Rechteckwellensignale durchzuführen, was wiederum das PWM-Signal erzeugt, das einen Tastgrad entsprechend den zwei Rechteckwellensignalen aufweist.

Description

PRIORITÄTSANSPRUCH
Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 63/329,9,42 , eingereicht am 12. April 2022, die durch Bezugnahme in die vorliegende Anmeldung aufgenommen wird.
HINTERGRUND
Hochseitig integrierte Treiberschaltkreise, die durch Galliumnitrid-Hochelektronenmobilitätstransistoren (GaN-HEMT, Gallium Nitride Electron Mobility Transistors) implementiert sind, ermöglichen Hochleistungsdurchsatz verschiedener Schaltungen. HEMTs weisen eine Vielfalt von Anwendungen auf, umfassend Ansteuerbetriebe diskreter Leistungstransistoren.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Figuren verstehen:

1 ist ein Blockdiagramm, das einen beispielhaften PWM-Steuerschaltkreis in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
2A ist ein elektrischer Schaltplan, der einen beispielhaften Logikschaltkreis in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
2B ist ein elektrischer Schaltplan, der einen anderen beispielhaften Logikschaltkreis in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
2C ist ein elektrischer Schaltplan, der einen anderen beispielhaften Logikschaltkreis 230 in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
3A ist ein beispielhafter PWM-Steuerschaltkreis in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung.
3B ist eine Reihe von Spannungsdiagrammen, die den Betrieb des PWM-Steuerschaltkreises im Laufe der Zeit in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung darstellen.
4 ist ein beispielhafter Schaltplan, der einen Oszillator, der dem PWM-Steuerschaltkreis Eingangsspannungen bereitstellt, in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
5A ist ein anderer beispielhafter PWM-Steuerschaltkreis in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung.
5B ist eine Reihe von Spannungsdiagrammen, die den Betrieb des PWM-Steuerschaltkreises im Laufe der Zeit in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung veranschaulichen.
6 ist ein Prozessablaufdiagramm, das ein Verfahren zum Erzeugen eines PWM-Signals in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung veranschaulicht.

AUSFÜHRLICHE BESCHREIBUNG
Die folgende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands bereit. Spezifische Beispiele von Komponenten und Anordnungen werden unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich bloß Beispiele und nicht beabsichtigt begrenzend zu sein. Zum Beispiel kann die Bildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Strukturelement in direktem Kontakt gebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Strukturelemente zwischen dem ersten und dem zweiten Strukturelement gebildet sein können, sodass das erste und das zweite Strukturelement nicht in direktem Kontakt sein könnten. Zusätzlich kann die vorliegende Offenbarung Bezugsnummern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient nur dem Zweck der Einfachheit und Klarheit und gibt selbst keine Beziehung zwischen den besprochenen verschiedenen Ausführungsformen und/oder Konfigurationen vor.
Weiter können räumlich relative Ausdrücke wie „unterliegend“, „unterhalb“, „unter“, „überliegend“, „ober“ und dergleichen hierin zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Strukturelements zu (einem) anderen Element(en) oder Strukturelement(en) wie in den Figuren veranschaulicht zu beschreiben. Die räumlich relativen Ausdrücke sind beabsichtigt, verschiedene Ausrichtungen des Bauelements in Verwendung oder Betrieb zusätzlich zu der in den Figuren abgebildeten Ausrichtung zu umschließen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder bei anderen Ausrichtungen) und die hierin verwendeten räumlich relativen Beschreibungsausdrücke können ebenso entsprechend ausgelegt werden.
Feldeffekttransistoren (FETs, Field-Effect Transistors) sind Transistoren, die ein elektrisches Bauelement unter Verwendung eines elektrischen Felds betreiben. HEMTs, wie Galliumnitrid-HEMTS (GaN-HEMTs), sind eine Art von FET. Teilweise aufgrund von hoher Stromdichte, hoher Durchschlagspannung und niedrigem Betriebswiderstand, sind HEMTs zur Verwendung in Hochleistungsanwendungen geeignet. HEMTs, wie GaN-HEMTs, weisen eine Vielfalt von nützlichen Anwendungen auf, umfassend die Verwendung in Pulsweitenmodulationssteuerschaltkreisen (PWM-Schaltkreisen), wie hierin beschrieben wird. PWM-Schaltkreise werden häufig verwendet, um Leistungsmengen zu verringern, die von einer IC (integrierten Schaltung) verbraucht werden.
GaN-HEMTs sind im Stande, große Mengen von Leistung abzugeben, weil ihre einzigartige Kombination von Materialeigenschaften niedrigen Widerstand, hohe Durchschlagfelder, breite Bandspalte (z.B. 3,36 eV für GaN bei Raumtemperatur), hohe Stromdichte, großen Leitungsbandoffset und/oder hohe gesättigte Elektronendriftgeschwindigkeit umfassen. Typischerweise enthalten PWM-Schaltkreise einen oder mehrere Logikschaltkreise, die sowohl p-HEMTs als auch n-HEMTs aufweisen. Diese PWM-Schaltkreise können jedoch immer noch Leistungsverlust vorweisen, groß und/oder aufgrund der Anzahl von elektronischen Komponenten darin kostspielig sein.
Die hierin beschriebenen Schaltkreise und Verfahren nutzen nur n-HEMTs, um Logikschaltungen zu implementieren, die wiederum PWM-Signale mit minimalem bis keinem Leistungsverlust erzeugen können. Zum Beispiel ist 1 ein Blockdiagramm, das einen beispielhaften PWM-Steuerschaltkreis 100 in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung veranschaulicht. Der PWM-Steuerschaltkreis 100 kann in manchen Ausführungsformen ein GaN-PWM-Steuerschaltkreis sein, der aus GaN-ICs (GaN-Integrated-Circuits), wie HEMTs, besteht. Der PWM-Steuerschaltkreis 100 kann eine beliebige Anzahl von n-Logikschaltkreisen, wie n-Logikschaltkreis 1110 und n-Logikschaltkreis X 120, aufweisen. Eine einzelne Spannungsquelle (z.B. Leistungsversorgung) VDD 130 betreibt PWM-Steuerschaltkreis 100. Ein Eingangssignal 140, wie Spannung von einem Oszillatorschaltkreis, wie ausführlicher in 4 beschrieben, wird dem PWM-Steuerschaltkreis 100 bereitgestellt. Die Kombination von n-Logikschaltkreisen (z.B. n-Logikschaltkreis 110 und n-Logikschaltkreis X 120) nutzen das Eingangssignal 140, um ein Ausgangs-PWM-Signal 150 mit variierenden Tastgraden zu erzeugen. Die Tastgradweite kann durch Eingangssignal 140 gesteuert werden.
2A-2C sind elektrische Schaltpläne, die beispielhafte Logikschaltkreise 210, 220, 230 zur Integration im PWM-Steuerschaltkreis 100 von 1 in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung veranschaulichen. In manchen Ausführungsformen bestehen Logikschaltkreise 210, 220, 230 aus GaN-Komponenten. Zum Beispiel ist 2A ein elektrischer Schaltplan, der eine beispielhafte Logikschaltung 210 in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung veranschaulicht. Logikschaltung 210 ist ein NOT-Gate, nimmt seinen Eingangswert und gibt einen umgekehrten Wert des Eingangswerts aus.
Logikschaltung 210 besteht aus einem Verstärkungsmodus-HEMT (E-HEMT, Enhancement mode HEMT) 212 und einem Verarmungsmodus-HEMT (D-HEMT, Depletion mode HEMT) 214, die in Reihe miteinander gekoppelt sind. E-HEMTs und D-HEMTs sind Beispiele von n-HEMTs. Ein E-HEMT benötigt eine positive Gate-Spannung, um Elektronen zu dem Gate anzuziehen, oder einen geeigneten Dotierungsgrad in einer benachbarten Barriere, um Elektronen zu dem Gate anzuziehen. Elektronen, die zu dem Gate angezogen werden, ermöglichen Stromfluss innerhalb des E-HEMT. Anders gesagt, ein E-HEMT wird eingeschaltet oder aktiviert, indem der Gate-Anschluss auf ein höheres Spannungsniveau als ein Niveau einer Schwellenspannung, Vth, gezogen wird. Umgekehrt ist ein D-HEMT bei einer Gate-Source-Spannung von null in einem Ein-Zustand. Anders gesagt, ein D-HEMT ist bei der Gate-Source-Spannung von null in einem Ein-Zustand und schaltet sich aus, wenn eine negative Gate-Spannung angelegt wird. Daher weist er eine negative Schwellenspannung (z.B. -1,0V) auf. Zurück zu 2A ist ein Source/Drain-Anschluss des D-HEMT 214 mit einer Spannungsquelle, Vdd, (z.B. Spannungsquelle 130) gekoppelt. Ein anderer Source/Drain-Anschluss von D-HEMT 214, wie auch der Gate-Anschluss von D-HEMT 214 sind mit einem Source/Drain-Anschluss von E-HEMT 212 gekoppelt. Bei diesem Knoten wird eine Ausgangsspannung, vout, von Logikschaltkreis 210 bereitgestellt. Ein Gate-Anschluss von E-HEMT 212 ist mit einer Eingangsspannung, vin, gekoppelt. Ein anderer Source/Drain-Anschluss des E-HEMT 212 ist mit elektrischer Masse gekoppelt.
In Betrieb, wenn die Eingangsspannung, vin, ein positives Spannungsniveau ist, ist der E-HEMT 212 eingeschaltet oder aktiviert, und arbeitet als ein Widerstand. Zu dieser Zeit ist der D-HEMT 214 ausgeschaltet oder deaktiviert. In einem nachfolgenden Betrieb, wenn die Eingangsspannung, vin, ungefähr null ist, ist der E-HEMT 212 ausgeschaltet oder inaktiv. Zu dieser Zeit ist der D-HEMT 214 eingeschaltet oder aktiviert, und arbeitet als ein Widerstand.
2B ist ein elektrischer Schaltplan, der einen anderen beispielhaften Logikschaltkreis 220 in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung veranschaulicht. Logikschaltkreis 220 ist ein NAND-Gate, nimmt seinen Eingangswert und gibt ein logisches Low (z.B. ,o') nur dann aus, falls all seine Eingänge logische Highs (z.B. ,1') sind. Ansonsten gibt das NAND-Gate ein logisches High (z.B. ,1') aus. Logikschaltkreis 220 besteht aus zwei E-HEMTs 222, 224 und einem D-HEMT 226, die in Reihe miteinander gekoppelt sind. Ein Source/Drain-Anschluss des D-HEMT 226 ist mit einer Spannungsquelle, Vdd, (z.B. Spannungsquelle 130) gekoppelt. Ein anderer Source/Drain-Anschluss von D-HEMT 226, wie auch der Gate-Anschluss von D-HEMT 226 sind mit einem Source/Drain-Anschluss von E-HEMT 224 gekoppelt. Bei diesem Knoten wird ein Spannungsausgang, vout, von Logikschaltkreis 220 bereitgestellt. Ein Gate-Anschluss von E-HEMT 224 ist mit einer ersten Eingangsspannung, va, gekoppelt. Ein anderer Source/Drain-Anschluss des E-HEMT 224 ist mit einem Source/Drain-Anschluss von E-HEMT 222 gekoppelt. Ein Gate-Anschluss von E-HEMT 222 ist mit einer zweiten Spannungsquelle, vb, gekoppelt. Ein anderer Source/Drain-Anschluss von E-HEMT 222 ist mit Masse gekoppelt.
In Betrieb, wenn die erste Eingangsspannung, va, ein positives Spannungsniveau ist, ist der E-HEMT 224 eingeschaltet/aktiviert und arbeitet als ein Widerstand. Ähnlich, wenn die zweite Eingangsspannung, vb, ein positives Spannungsniveau ist, ist der E-HEMT 222 eingeschaltet oder aktiviert, und agiert als ein Widerstand. Wenn entweder E-HEMT 222 oder E-HEMT 224 eingeschaltet oder aktiviert ist, ist der D-HEMT 226 ausgeschaltet oder deaktiviert. In einem nachfolgenden Betrieb, wenn die erste Eingangsspannung, va, ungefähr null ist, ist der E-HEMT 224 ausgeschaltet oder deaktiviert. Ähnlich, wenn die zweite Eingangsspannung, vb, ungefähr null ist, ist der E-HEMT 222 ausgeschaltet oder deaktiviert. Wenn entweder der E-HEMT 222 oder E-HEMT 224 ausgeschaltet oder deaktiviert ist, ist der D-HEMT 226 eingeschaltet oder aktiviert, und arbeitet als ein Widerstand.
2C ist ein elektrischer Schaltplan, der einen anderen beispielhaften Logikschaltkreis 230 in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung veranschaulicht. Logikschaltkreis 230 ist ein NOR-Gate, nimmt seinen Eingangswert und gibt ein logisches High (z.B. ,1') nur dann aus, falls all seine Eingänge logische Lows (z.B., ,o') sind. Ansonsten gibt das NOR-Gate ein logisches Low (z.B. ,o') aus. Logikschaltkreis 230 besteht aus zwei E-HEMTs 232, 234 und einem D-HEMT 236. E-HEMTS 232, 234 sind parallel miteinander gekoppelt. Der D-HEMT 236 ist mit dem E-HEMT 232 in Reihe gekoppelt. Ein Source/Drain-Anschluss des D-HEMT 236 ist mit einer Spannungsquelle, Vdd, (z.B. Spannungsquelle 130) gekoppelt. Ein anderer Source/Drain-Anschluss von D-HEMT 236, wie auch der Gate-Anschluss von D-HEMT 236 sind mit einem Source/Drain-Anschluss von jedem von E-HEMT 232 und E-HEMT 234 gekoppelt. Bei diesem Knoten wird eine Ausgangsspannung, vout, von Logikschaltkreis 230 bereitgestellt. Ein Gate-Anschluss von E-HEMT 232 ist mit einer ersten Eingangsspannung, va, gekoppelt. Ein anderer Source/Drain-Anschluss des E-HEMT 232 ist mit einer Masse gekoppelt. Ein Gate-Anschluss von E-HEMT 234 ist mit einer zweiten Spannungsquelle, vb, gekoppelt. Ein anderer Source/Drain-Anschluss von E-HEMT 234 ist mit Masse gekoppelt.
In Betrieb, wenn die erste Eingangsspannung, va, ein positives Spannungsniveau ist, ist der E-HEMT 232 eingeschaltet/aktiviert und arbeitet als ein Widerstand. Ähnlich, wenn die zweite Eingangsspannung, vb, ein positives Spannungsniveau ist, ist der E-HEMT 234 eingeschaltet oder aktiviert, und agiert als ein Widerstand. Wenn entweder E-HEMT 232 oder E-HEMT 234 eingeschaltet oder aktiviert ist, ist der D-HEMT 236 ausgeschaltet oder deaktiviert. In einem nachfolgenden Betrieb, wenn die erste Eingangsspannung, va, ungefähr null ist, ist der E-HEMT 232 ausgeschaltet oder deaktiviert. Ähnlich, wenn die zweite Eingangsspannung, vb, ungefähr null ist, ist der E-HEMT 234 ausgeschaltet oder deaktiviert. Wenn entweder der E-HEMT 232 oder E-HEMT 234 ausgeschaltet oder deaktiviert ist, ist der D-HEMT 236 eingeschaltet oder aktiviert, und arbeitet als ein Widerstand.
3A ist ein beispielhafter PWM-Steuerschaltkreis 300 in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung. Der PWM-Steuerschaltkreis 300 ist in manchen Ausführungsformen ein GaN-Bauelement, das GaN-Komponenten aufweist. Zum Beispiel weist PWM-Steuerschaltkreis 300 eine Anzahl von Logikschaltkreisen 310, 320, 330, 340 auf, die vollständig in einem GaN-Chip integriert sind. Logikschaltkreise 310, 320 und 340 sind NOT-Gates, die jeweils im Wesentlichen gleichwertige Komponenten, Kopplungen und Betriebe aufweisen, wie sie zuvor in 2A beschrieben wurden. Anders gesagt, Logikschaltkreis 310 weist einen E-HEMT 312 und einen D-HEMT 314 auf, wo D-HEMT 314 im Wesentlichen gleichwertig mit D-HEMT 214 ist und E-HEMT 312 im Wesentlichen gleichwertig mit E-HEMT 212 ist. Ähnlich weist Logikschaltkreis 320 einen E-HEMT 322 und einen D-HEMT 324 auf, wo D-HEMT 324 im Wesentlichen gleichwertig mit D-HEMT 214 ist und E-HEMT 322 im Wesentlichen gleichwertig mit E-HEMT 212 ist. Ähnlich weist Logikschaltkreis 340 einen E-HEMT 342 und einen D-HEMT 344 auf, wo D-HEMT 344 im Wesentlichen gleichwertig mit D-HEMT 214 ist und E-HEMT 342 im Wesentlichen gleichwertig mit E-HEMT 212 ist.
Logikschaltkreis 330 ist ein NAND-Gate, das im Wesentlichen gleichwertige Komponenten, Kopplungen und Betriebe aufweist, wie sie zuvor in 2B beschrieben wurden. Anders gesagt, Logikschaltkreis 330 weist E-HEMTs 332, 334 und einen D-HEMT 336 auf, wo E-HEMT 332 im Wesentlichen gleichwertig mit E-HEMT 222 ist, E-HEMT 334 im Wesentlichen gleichwertig mit E-HEMT 224 ist und D-HEMT 336 im Wesentlichen gleichwertig mit D-HEMT 226 ist.
Logikschaltkreise 310, 320 stellen Logikschaltkreis 330 Eingangsspannung vclk1 beziehungsweise vclkb bereit. Im Gegenzug stellt Logikschaltkreis 330 dem Logikschaltkreis 340 eine Eingangsspannung vnand bereit. Logikschaltkreis 340 gibt ein PWM-Signal 350 aus, das einen Tastgrad auf Basis der Tastgrade vom Spannungseingang zum Logikschaltkreis 310, 320 aufweist. Zum Beispiel ist Logikschaltkreis 310 mit Logikschaltkreis 330 gekoppelt und stellt eine Ausgangsspannung (z.B. vclk1) über einen Knoten bereit, der E-HEMT 312 und D-HEMT 314 mit einem Gate-Anschluss von E-HEMT 334 von Logikschaltung 330 koppelt (z.B. Eingangsspannung va von Logikschaltkreis 220). Logikschaltkreis 320 ist auch mit Logikschaltkreis 330 gekoppelt und stellt eine Ausgangsspannung (z.B. vclk2) über einen Knoten bereit, der E-HEMT 322 und D-HEMT 324 mit einem Gate-Anschluss von E-HEMT 332 von Logikschaltkreis 300 koppelt (z.B. Eingangsspannung vb von Logikschaltkreis 220). Logikschaltkreise 310, 320 empfangen jeweils eine Eingangsspannung (z.B. Eingangsspannung vin von Schaltkreis 210) vn 18 beziehungsweise vn25 von einer externen Spannungsquelle. Logikschaltkreis 330 gibt eine Ausgangsspannung (z.B. Ausgangsspannung vout von Logikschaltkreis 220) an einen Gate-Anschluss von E-HEMT 342 von Logikschaltkreis 340 aus. Logikschaltkreis 340 gibt wiederum ein PWM-Signal 150 aus, das auf den Tastgraden der Eingangsspannungen vni8, vn25 von Logikschaltung 310 beziehungsweise 320 basiert.
3B ist eine Reihe von Spannungsdiagrammen 360, 370, 380, 390, die den Betrieb des PWM-Steuerschaltkreises 300 im Laufe der Zeit in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung veranschaulichen. Die in den Spannungsdiagrammen 360, 370, 380, 390 veranschaulichten Spannungen dienen nur veranschaulichenden Zwecken und demonstrieren Spannung als eine Funktion von Zeit mit logischen Amplituden eines logischen High (z.B. ,1') oder eines logischen Low (z.B. ,o'). Spannungsdiagramm 360 veranschaulicht eine Eingangsspannung vn18 zum Logikschaltkreis 310, die einen Tastgrad (z.B. Verhältnis der Pulsweite zur Periode) von ungefähr 40% - 50% aufweist. Spannungsdiagramm 370 veranschaulicht eine Eingangsspannung vn25 zu Logikschaltkreis 320, die einen Tastgrad von ungefähr 40% - 50% aufweist. Wie zuvor besprochen, sind Eingangsspannung vn18 und vn25 von einer oder mehreren externen Spannungsquellen bereitgestellt. Die zwei Eingangsspannungen vn18 und vn25 sind unter Verwendung einer NAND-Logikoperation über Logikschaltkreis 330 miteinander kombiniert. Spannungsdiagramm 380 veranschaulicht die Ausgangsspannung vnand von Logikschaltkreis 330. Wie zuvor besprochen wurde, nimmt ein NAND-Gate seinen Eingangswert und gibt ein logisches Low (z.B. ,0') nur dann aus, falls all seine Eingänge logische Highs (z.B. ,1') sind. Ansonsten gibt das NAND-Gate ein logisches High (z.B. ,1') aus. Diese Operation ist in Spannungsdiagramm 380 veranschaulicht. Spannungsdiagramm 390 veranschaulicht das von Logikgate 330 ausgegebene PWM-Signal 350. Das Spannungsdiagramm 390 ist eine umgekehrte Version von Spannungsdiagramm 380, da Logikgate 330 die Logikoperation NOT durchführt, die die Eingangsspannung umkehrt. Der mit Spannungsdiagramm 390 verknüpfte Tastgrad ist ungefähr 10% - 15%.
4 ist ein beispielhafter Schaltplan, der einen Oszillator 400, der Eingangsspannungen vn18, vn25 an den PWM-Steuerschaltkreis 300 bereitstellt, in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung veranschaulicht. Eingangsspannungen vni8, vn25 können von einer externen Leistungsquelle bereitgestellt werden, wie einem Oszillator. Oszillator 400 weist eine Anzahl von Logikschaltkreisen 410, 420, 430, 440, 450, wie auch zusätzliche, nicht in 4 veranschaulichte Logikschaltkreise auf, die verwendet werden, um Spannungen vni8, vn25 zu erzeugen. Logikschaltkreis 410 ist ein NAND-Gate, das im Wesentlichen gleichwertige Komponenten, Kopplungen und Betriebe aufweist, wie sie zuvor in 2B beschrieben wurden. Anders gesagt, Logikschaltkreis 410 weist E-HEMTs 412, 414 und einen D-HEMT 416 auf, wo E-HEMT 412 im Wesentlichen gleichwertig mit E-HEMT 222 ist, E-HEMT 414 im Wesentlichen gleichwertig mit E-HEMT 224 ist und D-HEMT 416 im Wesentlichen gleichwertig mit D-HEMT 226 ist. Logikschaltkreise 420, 430, 440, 450 sind jeweils NOT-Gates, die im Wesentlichen gleichwertige Komponenten, Kopplungen und Betriebe aufweisen, wie sie zuvor in 2A beschrieben wurden. Anders gesagt, Logikschaltkreis 420 weist einen E-HEMT 422 und einen D-HEMT 424 auf, wo D-HEMT 424 im Wesentlichen gleichwertig mit D-HEMT 214 ist und E-HEMT 422 im Wesentlichen gleichwertig mit E-HEMT 212 ist. Ähnlich weist Logikschaltkreis 430 einen E-HEMT 432 und einen D-HEMT 434 auf, wo D-HEMT 434 im Wesentlichen gleichwertig mit D-HEMT 214 ist und E-HEMT 432 im Wesentlichen gleichwertig mit E-HEMT 212 ist. Ebenso weist Logikschaltkreis 440 einen E-HEMT 442 und einen D-HEMT 444 auf, wo D-HEMT 444 im Wesentlichen gleichwertig mit D-HEMT 214 ist und E-HEMT 442 im Wesentlichen gleichwertig mit E-HEMT 212 ist. Entsprechend weist Logikschaltkreis 450 einen E-HEMT 452 und einen D-HEMT 454 auf, wo D-HEMT 454 im Wesentlichen gleichwertig mit D-HEMT 214 ist und E-HEMT 452 im Wesentlichen gleichwertig mit E-HEMT 212 ist.
Logikschaltkreis 410 empfängt eine erste Eingangsspannung, Ven, (z.B. va von Logikschaltkreis 220) bei einem Gate-Anschluss von E-HEMT 414. Logikschaltkreis 420 empfängt auch eine zweite Eingangsspannung, vn31, (z.B. vb von Logikschaltkreis 220), die von Logikschaltkreis 450 bei einem Gate-Anschluss von E-HEMT 412 ausgegeben wird. Logikschaltkreis 410 ist mit Logikschaltkreis 420 gekoppelt und stellt seine Ausgangsspannung vn1 (z.B. vout von Logikschaltkreis 220) an einen Gate-Anschluss von E-HEMT 422 (z.B. vin von Logikschaltkreis 210) bereit. Logikschaltkreis 420 ist mit Logikschaltkreis 430 gekoppelt und stellt seine Ausgangsspannung vn2 (z.B. vout von Logikschaltkreis 210) an einen Gate-Anschluss von E-HEMT 432 (z.B. vin von Logikschaltkreis 210) bereit. Logikschaltkreis 430 ist mit Logikschaltkreis 440 gekoppelt und stellt seine Ausgangsspannung vn3 (z.B. vout von Logikschaltkreis 210) an einen Gate-Anschluss von E-HEMT 440 (z.B. vin von Logikschaltkreis 210) bereit. Ähnlich ist Logikschaltkreis 440 mit einer anderen Reihe von Logikschaltkreisen gekoppelt, die in 4 nicht veranschaulicht ist und durch eine Reihe von fortlaufenden Punkten dargestellt wird, und stellt seine Ausgangsspannung v4 (z.B. vout von Logikschaltkreis 210) an den nächsten gekoppelten Logikschaltkreis bereit. Solch eine Reihe von Logikschaltkreisen setzt sich bis Logikschaltkreis 450 fort. Logikschaltkreis 450 ist mit einem Logikschaltkreis gekoppelt, der in 4 nicht veranschaulicht ist, und empfängt eine Eingangsspannung vn30 bei einem Gate-Anschluss von E-HEMT 452. Logikschaltkreis 450 ist mit Logikschaltkreis 410 gekoppelt, wie zuvor besprochen wurde, und stellt eine Spannung vn30 (z.B. vout von Logikschaltkreis 210) bereit. Basierend auf den gewünschten Eingangswellenformeigenschaften für PWM-Steuerschaltkreis 300 können Spannungen vom Oszillator 400 bei verschiedenen Verbindungspunkten auf der Reihe von Logikschaltkreisen innerhalb von Oszillator 400 bereitgestellt werden. Zum Beispiel können Spannung vn18 und vn25 von einem achtzehnten beziehungsweise fünfundzwanzigsten Logikschaltkreis innerhalb von Oszillator 400 herangezogen werden. Solche Spannungen können PWM-Steuerschaltkreis 300 bereitgestellt werden, wie in 3A-3B ausführlich beschrieben wird.
Durchschnittsfachleute werden jedoch begrüßen, dass Oszillator 400 bloß ein beispielhafter Schaltkreis ist, der Spannung bereitstellen kann, und jegliche Spannungsquelle genutzt werden kann, um Spannung zu erzeugen und an PWM-Steuerschaltkreis 300 bereitzustellen. Zusätzlich kann sich der Komponentenaufbau eines Oszillators von dem in 4 veranschaulichten unterscheiden.
5A ist ein anderer beispielhafter PWM-Steuerschaltkreis 500 in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung. PWM-Steuerschaltkreis 500 kann ähnliche Komponenten wie PWM-Steuerschaltkreis 300 aufweisen, mit einem zusätzlichen Logikschaltkreis 510 daran gekoppelt. Der PWM-Steuerschaltkreis 500 ist in manchen Ausführungsformen ein GaN-Bauelement, das GaN-Komponenten aufweist. Logikschaltkreis 510 ist ein NOT-Gate, das im Wesentlichen gleichwertige Komponenten, Kopplungen und Betriebe aufweist, wie sie zuvor in 2A beschrieben wurden. Anders gesagt, Logikschaltkreis 510 weist einen E-HEMT 512 und einen D-HEMT 514 auf, wo D-HEMT 514 im Wesentlichen gleichwertig mit D-HEMT 214 ist und E-HEMT 512 im Wesentlichen gleichwertig mit E-HEMT 212 ist. Logikschaltkreis 510 empfängt eine Eingangsspannung vnot (z.B. vin von Logikschaltkreis 210) von PWM-Steuerschaltkreis 400 und gibt ein PWM-Signal 550 bei einem Source/Drain-Anschlusskopplungspunkt von E-HEMT 512 und D-HEMT 514 aus. In der in 5 veranschaulichten Ausführungsform empfängt PWM-Steuerschaltkreis 500 unterschiedliche Eingangsspannungen vn14, vn29, statt vni8, vn25, wie in 3A beschrieben wurde, von einer externen Spannungsquelle. Diese externen Spannungen können in manchen Ausführungsformen von seriellen Logikschaltkreisen von Oszillator 400 von 4 zugeleitet werden.
5B ist eine Reihe von Spannungsdiagrammen 530, 540, 550, 560, 570, die den Betrieb von PWM-Steuerschaltkreis 500 im Laufe der Zeit in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung veranschaulichen. Die in Spannungsdiagrammen 530, 540, 550, 560, 570 veranschaulichten Spannungen dienen nur veranschaulichenden Zwecken und demonstrieren Spannung als eine Funktion von Zeit mit Logikamplituden von einem logischen High (z.B. ,1') oder einem logischen Low (z.B. ,o'). Spannungsdiagramm 530 veranschaulicht eine Eingangsspannung vn14 zu Logikschaltkreis 310, die einen Tastgrad (z.B. Verhältnis der Pulsweite zu der Periode) von ungefähr 40% - 50% aufweist. Spannungsdiagramm 540 veranschaulicht eine Eingangsspannung vn29 zu Logikschaltkreis 320, die einen Tastgrad von ungefähr 40% - 50% aufweist. Wie zuvor besprochen wurde, werden Eingangsspannung vn14 und vn29 von einer oder mehreren externen Spannungsquellen bereitgestellt. Die zwei Eingangsspannungen vn14 und vn29 werden unter Verwendung einer NAND-Logikoperation über Logikschaltkreis 330 kombiniert. Spannungsdiagramm 550 veranschaulicht die Ausgangsspannung vnand von Logikschaltkreis 330. Wie zuvor besprochen wurde, nimmt ein NAND-Gate seinen Eingangswert und gibt ein logisches Low (z.B. ,0') nur dann aus, falls all seine Eingänge logische Highs (z.B. ,1') sind. Ansonsten gibt das NAND-Gate ein logisches High (z.B. ,1') aus. Diese Operation ist in Spannungsdiagramm 550 veranschaulicht. Spannungsdiagramm 560 veranschaulicht eine Ausgangsspannung vnot von Logikschaltkreis 340. Das Spannungsdiagramm 560 ist eine umgekehrte Version von Spannungsdiagramm 550, da Logikgate 330 die Logikoperation NOT durchführt, die die Eingangsspannung umkehrt. Der mit Spannungsdiagramm 560 verknüpfte Tastgrad ist ungefähr 15% - 20%. Spannungsdiagramm 570 veranschaulicht das PWM-Signal 550, das von Logikgate 510 ausgegeben wird. Das Spannungsdiagramm 570 ist eine umgekehrte Version von Spannungsdiagramm 560, da Logikgate 510 die Logikoperation NOT durchführt, die die Eingangsspannung umkehrt. Der mit Spannungsdiagramm 560 verknüpfte Tastgrad ist ungefähr 70% - 75%.
6 ist ein Prozessablaufdiagramm 600, das ein Verfahren zum Erzeugen eines PWM-Signals in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung veranschaulicht. Während 6 zum einfacheren Verständnis hier in Bezug auf zuvor beschriebene Strukturen beschrieben ist, wird festgehalten, dass das Verfahren auch viele andere Strukturen ebenso zutrifft. Mehrere Rechteckwellensignale (z.B. vn1, vn2, vn3, vn4, ..., vn14, ..., vn18, ..., vn25, ..., vn29, vn30, vn31 von Oszillator 400) werden bei Schritt 610 unter Verwendung eines Rechteckwellenerzeugers, wie Oszillator 400, erzeugt, um ein Eingangsrechteckwellensignal (z.B. Ven) zu verzögern. Ein PWM-Signal, wie PWM-Signale 350, 520, werden bei Schritt 620 mit variabler Tastgradmodulation (z.B. Spannungsdiagramm 390 gg. Spannungsdiagramm 570) erzeugt, indem eine Logikoperation (z.B. NOT, NOR oder NAND) an zwei Rechteckwellensignalen (z.B. vn14, vn18 und/oder vn25, vn29) der mehreren Rechteckwellensignale (z.B. vn1, vn2, vn3, vn4, ..., vn14, ..., vn18, ..., vn25, ..., vn29, vn30, vn31 von Oszillator 400) durchgeführt werden.
Verwendung der verschiedenen Schaltkreise und Verfahren, wie sie hierin beschrieben wurden, kann eine Anzahl von Vorteilen bereitstellen. Zum Beispiel benötigen die hierin beschriebenen verschiedenen Schaltkreise und Verfahren keinen Sägezahngenerator, Pegelschieber oder Komparator, um eine Eingangsspannung an die PWM-Steuerschaltkreise bereitzustellen. Zusätzlich stellen die Schaltkreise und Verfahren ein vollständig integriertes Design bereit, das Schaltverlust eines zusammengebauten komplementären Metall-Oxid-Halbleiter-Steuer-IC (CMOS-Steuer-IC, Complementary Metal-Oxide-Semiconductor control Integrated Circuit) und GaN-Leistungsbauelement verringert. Zusätzlich benötigen die hierin beschriebenen Schaltkreise und Verfahren keine zusätzlichen passiven Komponenten, wodurch die Arbeitsleistung verbessert und die Größe des Bauelements minimiert wird.
In einer Ausführungsform weist ein System einen Rechteckwellengenerator und ein Logikbauelement auf. Der Rechteckwellengenerator ist dazu eingerichtet, ein Eingangsrechteckwellensignal zu verzögern, um mehrere Rechteckwellensignale zu erzeugen. Das Logikbauelement ist dazu eingerichtet, eine Logikoperation an zwei Rechteckwellensignalen der mehreren Rechteckwellensignale durchzuführen, was wiederum ein PWM-Signal erzeugt, das einen Tastgrad aufweist, der den zwei Rechteckwellensignalen entspricht.
In einer anderen Ausführungsform weist ein Bauelement mehrere Logikschaltkreise auf, die mehrere E-HEMTs und mehrere D-HEMTs aufweisen. Die mehreren Logikschaltkreise sind dazu eingerichtet, ein PWM-Signal basierend auf Spannungseingängen bei den mehreren Logikschaltkreisen zu erzeugen.
In noch einer anderen Ausführungsform werden mehrere Rechteckwellensignale unter Verwendung eines Rechteckwellengenerators erzeugt, um ein Eingangsrechteckwellensignal zu verzögern. Ein PWM-Signal wird mit variabler Tastgradmodulation erzeugt, indem eine Logikoperation an zwei Rechteckwellensignalen der mehreren Rechteckwellensignale durchgeführt wird.
Das Vorangehende umreißt Merkmale einiger Ausführungsformen, sodass Fachkundige die Aspekte der vorliegenden Offenbarung besser verstehen werden. Fachkundige werden begrüßen, dass sie die vorliegende Offenbarung bereits als eine Basis dafür verwenden können, andere Prozesse und Strukturen zum Umsetzen derselben Zwecke und/oder Erzielen derselben Vorteile der hierin vorgestellten Ausführungsformen zu gestalten oder zu modifizieren. Fachkundige sollten auch erkennen, dass solche gleichwertigen Konstruktionen nicht von dem Wesen und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Abänderungen hierin vornehmen können, ohne von dem Wesen und Umfang der vorliegenden Offenbarung abzuweichen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 63/329942 [0001]

Claims

System, aufweisend: einen Rechteckwellengenerator, der dazu eingerichtet ist, ein Eingangsrechteckwellensignal zu verzögern, um mehrere Rechteckwellensignale zu erzeugen; und ein Logikbauelement, das dazu eingerichtet ist, eine Logikoperation an zwei Rechteckwellensignalen der mehreren Rechteckwellensignale durchzuführen, wobei die Logikoperation ein Pulsweitenmodulationssignal (PWM-Signal, Pulse Width Modulation Signal) erzeugt, das einen Tastgrad entsprechend den zwei Rechteckwellensignalen aufweist.
System nach Anspruch 1, wobei das Logikbauelement mehrere Verstärkungsmodus-Hochelektronenmobilitätstransistoren (E-HEMTs, Enhancement mode High Electron Mobility Transistors) und mehrere Verarmungsmodus-Hochelektronenmobilitätstransistoren (D-HEMTs, Depletion mode High Electron Mobility Transistors) aufweist.
System nach Anspruch 1, wobei das Logikbauelement Folgendes aufweist: einen ersten Logikschaltkreis, der dazu eingerichtet ist, ein erstes Rechteckwellensignal der zwei Rechteckwellensignale zu empfangen, wobei der erste Logikschaltkreis einen ersten E-HEMT aufweist, der in Reihe mit einem ersten D-HEMT gekoppelt ist; einen zweiten Logikschaltkreis, der dazu eingerichtet ist, ein zweites Rechteckwellensignal der zwei Rechteckwellensignale zu empfangen, wobei der zweite Logikschaltkreis einen zweiten E-HEMT aufweist, der in Reihe mit einem zweiten D-HEMT gekoppelt ist; einen dritten Logikschaltkreis, der mit dem ersten Logikschaltkreis und dem zweiten Logikschaltkreis gekoppelt ist, wobei der dritte Logikschaltkreis einen dritten E-HEMT und einen vierten E-HEMT aufweist, die in Reihe mit einem dritten D-HEMT gekoppelt sind; und einen vierten Logikschaltkreis, der mit dem dritten Logikschaltkreis gekoppelt ist, der dazu eingerichtet ist, das vierte PWM-Signal auszugeben, wobei der vierte Logikschaltkreis einen fünften E-HEMT und einen vierten D-HEMT aufweist.
System nach Anspruch 3, wobei das Logikbauelement weiter einen fünften Logikschaltkreis aufweist, der zwischen dem dritten Logikschaltkreis und dem vierten Logikschaltkreis gekoppelt ist, wobei der fünfte Logikschaltkreis einen sechsten E-HEMT und einen fünften D-HEMT aufweist.
System nach Anspruch 2, wobei die mehreren E-HEMTs und die mehreren D-GEMTs n-Transistoren sind.
System nach einem der Ansprüche 1 bis 5, wobei die Logikoperation zumindest eines von einem NOT-Gate, einem NAND-Gate oder einem NOR-Gate aufweist.
System nach einem der Ansprüche 1 bis 6, wobei der Rechteckwellengenerator einen Oszillatorschaltkreis aufweist.
System nach einem der Ansprüche 1 bis 7, wobei das Logikbauelement Galliumnitrid-Komponenten (GaN-Komponenten) aufweist.
Vorrichtung, aufweisend: mehrere Logikschaltkreise, die mehrere Verstärkungsmodus-Hochelektronenmobilitätstransistoren (E-HEMTs) und mehrere Verarmungsmodus-Hochelektronenmobilitätstransistoren (D-HEMTs) aufweisen, wobei die mehreren Logikschaltkreise dazu eingerichtet sind, ein Pulsweitenmodulationssignal (PWM-Signal) basierend auf Spannungseingängen bei den mehreren Logikschaltkreisen zu erzeugen.
Vorrichtung nach Anspruch 9, wobei die Spannungseingänge bei den mehreren Logikschaltkreisen zumindest zwei Rechteckwellensignale aufweisen, die von einem Rechteckwellengenerator erzeugt werden, und das PWM-Signal ein Tastgradsignal aufweist, das auf Tastgraden der zumindest zwei Rechteckwellen basiert.
Vorrichtung nach Anspruch 9 oder 10, wobei die mehreren Logikschaltkreise Folgendes aufweisen: einen ersten Logikschaltkreis, der dazu eingerichtet ist, einen ersten Spannungseingang der Spannungseingänge zu empfangen, wobei der erste Logikschaltkreis einen ersten E-HEMT der mehreren E-HEMTs aufweist, der in Reihe mit einem ersten D-HEMT der mehreren D-HEMTs gekoppelt ist; eine zweiten Logikschaltkreis, der dazu eingerichtet ist, einen zweiten Spannungseingang der Spannungseingänge zu empfangen, wobei der zweite Logikschaltkreis einen zweiten E-HEMT der mehreren E-HEMTs aufweist, der in Reihe mit einem zweiten D-HEMT der mehreren D-HEMTs gekoppelt ist; einen dritten Logikschaltkreis, der mit dem ersten Logikschaltkreis und dem zweiten Logikschaltkreis gekoppelt ist, wobei der dritte Logikschaltkreis einen dritten E-HEMT und einen vierten E-HEMT der mehreren E-HEMTs aufweist, der in Reihe mit einem dritten D-HEMT der mehreren D-HEMTs gekoppelt ist; und einen vierten Logikschaltkreis, der mit dem dritten Logikschaltkreis gekoppelt ist, der dazu eingerichtet ist, das PWM-Signal auszugeben, wobei der vierte Logikschaltkreis einen fünften E-HEMT der mehreren E-HEMTs und einen vierten D-HEMT der mehreren D-HEMTs aufweist.
Vorrichtung nach Anspruch 11, wobei die mehreren Logikschaltkreise weiter einen fünften Logikschaltkreis aufweisen, der zwischen dem dritten Logikschaltkreis und dem vierten Logikschaltkreis gekoppelt ist, wobei der fünfte Logikschaltkreis einen sechsten E-HEMT der mehreren E-HEMTs und einen fünften D-HEMT der mehreren D-HEMTs aufweist.
Vorrichtung nach einem der Ansprüche 9 bis 12, wobei die mehreren E-HEMTs und die mehreren D-HEMTs n-Transistoren sind.
Vorrichtung nach einem der Ansprüche 9 bis 13, wobei die mehreren Logikschaltkreise zumindest eines von einem NOT-Gate, einem NAND-Gate oder einem NOR-Gate aufweisen.
Vorrichtung nach einem der Ansprüche 9 bis 14, wobei der Rechteckwellengenerator einen Oszillatorschaltkreis aufweist.
Vorrichtung nach einem der Ansprüche 9 bis 15, wobei die mehreren Logikschaltkreise Galliumnitrid-Komponenten (GaN-Komponenten) aufweisen.
Verfahren, umfassend: Erzeugen mehrerer Rechteckwellensignale unter Verwendung eines Rechteckwellengenerators, um ein Eingangsrechteckwellensignal zu verzögern; und Erzeugen eines Pulsweitenmodulationssignals (PWM-Signal) mit variabler Tastgradmodulation, indem eine Logikoperation an zwei von Rechteckwellensignalen der mehreren Rechteckwellensignale durchgeführt wird.
Verfahren nach Anspruch 17, wobei das PWM-Signal durch Folgendes erzeugt wird: Empfangen, durch einen ersten Logikschaltkreis und einen zweiten Logikschaltkreis, der mehreren Rechteckwellen; Erzeugen, durch den ersten Logikschaltkreis und einen zweiten Logikschaltkreis, von Taktungsspannungen, die dazu eingerichtet sind, einen dritten Logikschaltkreis zu betreiben; Durchführen, durch den dritten Logikschaltkreis, einer ersten Logikoperation, um einen ersten Spannungsausgang zu erzeugen; Erzeugen, durch einen vierten Logikschaltkreis, des PWM-Signals, indem eine zweite Logikoperation an dem ersten Spannungsausgang durchgeführt wird.
Verfahren nach Anspruch 18, wobei: der erste Logikschaltkreis einen ersten E-HEMT aufweist, der in Reihe mit einem ersten D-HEMT gekoppelt ist; der zweite Logikschaltkreis einen zweiten E-HEMT aufweist, der in Reihe mit einem zweiten D-HEMT gekoppelt ist; der dritte Logikschaltkreis mit dem ersten Logikschaltkreis und dem zweiten Logikschaltkreis gekoppelt ist und einen dritten E-HEMT und einen vierten E-HEMT aufweist, die in Reihe mit einem dritten D-HEMT gekoppelt sind; der vierte Logikschaltkreis mit dem dritten Logikschaltkreis gekoppelt ist und einen fünften E-HEMT und einen vierten D-HEMT aufweist.
Verfahren nach Anspruch 19, wobei das PWM-Signal weiter erzeugt wird, indem durch einen fünften Logikschaltkreis, der zwischen dem dritten Logikschaltkreis und dem vierten Logikschaltkreis gekoppelt ist, eine dritte Logikoperation durchgeführt wird.