DE102023102426A1 - Neuartige schutzdiodenstruktur für gestapelte bildsensorvorrichtungen - Google Patents

Neuartige schutzdiodenstruktur für gestapelte bildsensorvorrichtungen Download PDF

Info

Publication number
DE102023102426A1
DE102023102426A1 DE102023102426.4A DE102023102426A DE102023102426A1 DE 102023102426 A1 DE102023102426 A1 DE 102023102426A1 DE 102023102426 A DE102023102426 A DE 102023102426A DE 102023102426 A1 DE102023102426 A1 DE 102023102426A1
Authority
DE
Germany
Prior art keywords
substrate
wafer
doped region
sensor
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102023102426.4A
Other languages
English (en)
Inventor
Min-Feng KAO
Tzu-Hsuan Hsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102023102426A1 publication Critical patent/DE102023102426A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/302—Electrostatic
    • H01L2924/30201—Charge

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

Eine erste Seite eines Sensorwafers ist an eine erste Seite eines ersten Logikwafers gebondet. Der Sensorwafer weist Pixel auf, die eingerichtet sind, Strahlung zu detektieren, die durch eine zweite Seite des Sensorwafers gegenüber der ersten Seite in den Sensorwafer eintritt. Der erste Logikwafer weist Schaltkreise auf, die eingerichtet sind, die Pixel zu betreiben. Der Sensorwafer oder der erste Logikwafer weist eine Schutzdiode auf. Der erste Logikwafer wird von einer zweiten Seite des ersten Logikwafers gegenüber der ersten Seite ausgedünnt. Eine Substratdurchkontaktierung (TSV) wird in dem ersten Logikwafer gebildet. Die Schutzdiode schützt den Sensorwafer oder den ersten Logikwafer vor einer Beschädigung während des Bildens der TSV. Die zweite Seite des ersten Logikwafers ist an einen zweiten Logikwafer gebondet. Der Sensorwafer wird von der zweiten Seite des Sensorwafers ausgedünnt.

Description

  • PRIORITÄTSDATEN
  • Die vorliegende Anmeldung ist eine US Gebrauchsanmeldung der vorläufigen US Anmeldung 63/322,519 , eingereicht am 22. März 2022 und mit dem Titel „Novel Structure For Stacked CIS Performance Improvement“, die durch Bezugnahme in die vorliegende Anmeldung aufgenommen wird.
  • HINTERGRUND
  • Die Industrie integrierter Halbleiterschaltungen (IC-Industrie) hat ein exponentielles Wachstum erfahren. Technologische Fortschritte in IC-Materialien und -Design haben Generationen von ICs erzeugt, wo jede Generation kleinere und komplexere Schaltungen aufweist als die vorherige Generation. Im Verlauf der IC-Entwicklung hat funktionelle Dichte (d.h. die Anzahl miteinander verbundener Vorrichtungen pro Chipfläche) im Allgemeinen zugenommen, während die geometrische Größe (d.h. die kleinste Komponente (oder Leitung), die unter Verwendung eines Fertigungsprozesses geschaffen werden kann) abgenommen hat. Dieser Abwärtsskalierungsprozess bietet im Allgemeinen Vorteile durch Erhöhen von Produktionseffizienz und Senken damit verbundener Kosten.
  • Während Halbleitervorrichtungen kleiner werden, aber an Komplexität zunehmen, können sie in einer großen Vielzahl an Anwendungen eingesetzt werden. Diese Anwendungen können Halbleiterbildsensoren aufweisen, die verwendet werden, um Strahlung wie Licht zu erfassen. Zum Beispiel werden komplementäre Metall-Oxid-Halbleiter-Bildsensoren (CMOS-Bildsensoren) (CIS) und ladungsgekoppelte Vorrichtungssensoren (CCD-Sensoren) weitgehend in verschiedenen Anwendungen wie digitalen Standbildkameras, Mobiltelefonen, medizinischen Vorrichtungen, Automobilsensoren usw. verwendet. Diese Vorrichtungen benutzen ein Array von Pixeln, die sich in einem Substrat befinden, enthaltend Fotodioden und Transistoren, die Strahlung, die zu dem Substrat projiziert wird, absorbieren können und die erfasste Strahlung in elektrische Signale umwandeln.
  • Herkömmliche Bildsensorvorrichtungsfertigungsprozesse können jedoch die Vorrichtungen umgebenden Plasma aussetzen, was Elemente der Bildsensorvorrichtung beschädigen kann. Überdies, wenn herkömmliche Bildsensorvorrichtungen tatsächlich in Betrieb sind, können sie auch für Beschädigung anfällig sein. Herkömmliche Verfahren, die Bildsensorvorrichtung vor diesen Arten von Beschädigung zu schützen, sind nicht vollkommen zufriedenstellend.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Offenbarung lässt sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es wird betont, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind und nur der Veranschaulichung dienen. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1-4 veranschaulichen eine Reihe von seitlichen Querschnittsansichten einer Bildsensorvorrichtung in verschiedenen Fertigungsstufen entsprechend einem Prozessablauf gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
    • 5-10 veranschaulichen seitliche Querschnittsansichten einer Bildsensorvorrichtung gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
    • 11 veranschaulicht ein Ablaufdiagramm, das ein Verfahren gemäß verschiedenen Aspekten der vorliegenden Offenbarung veranschaulicht.
    • 12 veranschaulicht ein Blockdiagramm eines IC-Fertigungssystems gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Strukturelemente der Erfindung bereit. Spezifische Beispiele von Komponenten und Anordnungen werden unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich bloß Beispiele und nicht beabsichtigt begrenzend zu sein. Zum Beispiel kann die Bildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Strukturelement in direktem Kontakt gebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Strukturelemente zwischen dem ersten und dem zweiten Strukturelement gebildet sein können, sodass das erste und das zweite Strukturelement nicht in direktem Kontakt sein könnten.
  • Zusätzlich kann die vorliegende Offenbarung Referenznummern und/oder - buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit und gibt selbst keine Beziehung zwischen den unterschiedlichen besprochenen Ausführungsformen und/oder Konfigurationen vor. Zusätzlich kann die vorliegende Offenbarung Referenznummern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit und gibt selbst keine Beziehung zwischen den unterschiedlichen besprochenen Ausführungsformen und/oder Konfigurationen vor. Ferner kann die Bildung eines Strukturelements, das mit einem anderen Strukturelement verbunden und/oder an dieses gekoppelt ist, in der folgenden vorliegenden Offenbarung Ausführungsformen umfassen, in welchen die Strukturelemente in direktem Kontakt gebildet sind, und kann auch Ausführungsformen umfassen, in welchen zusätzliche Strukturelemente gebildet sind, die zwischen den Strukturelementen liegen, so dass die Strukturelemente nicht in direktem Kontakt sein könnten. Weiter werden räumlich relative Ausdrücke wie zum Beispiel „tiefer“, „höher“, „horizontal“, „vertikal“, „überliegend“, „über“, unterliegend", „unterhalb“, „nach oben“, „nach unten“, „oben“, „unten“ usw. wie auch Ableitungen davon (z.B. „horizontal“), abwärts, aufwärts usw.) hierin zur Erleichterung der vorliegenden Offenbarung verwendet, um die vorliegende Offenbarung der Beziehung eines Strukturelements zu einem anderen Strukturelement zu erleichtern. Die räumlich relativen Ausdrücke sollen verschiedene Ausrichtungen der Vorrichtung, die die Strukturelemente aufweist, umschließen. Weiter, wenn eine Zahl oder ein Bereich von Zahlen mit „etwa“, „ungefähr“ und dergleichen beschrieben ist, soll der Begriff Zahlen umfassen, die innerhalb eines angemessenen Bereichs sind, der die beschriebene Zahl enthält, wie innerhalb von +/- 10% der beschriebenen Zahl oder anderen Werten, wie dies dem Fachmann bekannt ist. Zum Beispiel umfasst der Begriff „etwa 5 nm“ den Dimensionsbereich von 4,5 nm bis 5,5 nm.
  • Die vorliegende Offenbarung betrifft im Allgemeinen Halbleitervorrichtungen und insbesondere Bildsensorvorrichtungen. Zum Beispiel führt die vorliegende Offenbarung Verfahren und Vorrichtungen ein, um einen gestapelten CMOS-Bildsensor (CIS) während seiner Herstellung und seines Betriebs zu schützen, was wiederum die Ausbeute und/oder Leistung des CIS verbessert. Genauer benutzt eine Ausführungsform eines CIS 10 einen gestapelte 3-Wafer-Strukturimplementierung. Ein vereinfachter Fertigungsprozessablauf des CIS 10 ist unter Bezugnahme auf 1-4 veranschaulicht, die seitliche Querschnittsansichten des CIS 10 in verschiedenen Fertigungsstufen sind. Die Querschnittsansichten verlaufen entlang einer Ebene, die durch eine horizontale X-Richtung (oder X-Achse) und eine vertikale Y-Richtung (oder Y-Achse) definiert ist.
  • Unter Bezugnahme nun auf 1 weist der CIS 10 einen Sensorwafer T1 auf. Der Sensorwafer T1 kann ein Substrat aufweisen, zum Beispiel ein Siliziumsubstrat, das entweder mit einem P-Dotierstoff oder mit einem N-Dotierstoff dotiert ist. Der P-Dotierstoff kann Bor sein und der N-Dotierstoff kann Phosphor oder Arsen sein. Das Substrat des Sensorwafers T1 kann auch andere elementare Halbleiter enthalten, wie Germanium, und/oder kann optional einen Verbindungshalbleiter und/oder einen Legierungshalbleiter enthalten. Weiter kann das Substrat des Sensorwafers T1 eine Epitaxieschicht (Epi-Schicht) enthalten, kann zur Leistungserhöhung verspannt sein und kann eine Silizium-auf-Isolator-Struktur (SOI-Struktur) enthalten.
  • Das Substrat des Sensorwafers T1 weist mehrere Strahlungserfassungselemente oder Lichterfassungselemente auf (in 1-4 der Vereinfachung wegen nicht insbesondere veranschaulicht). Die Strahlungserfassungselemente sind Teile von Pixeln, die betreibbar sind, um Strahlungswellen (z.B. Licht) zu erfassen oder zu detektieren, die zu dem Sensorwafer T1 projiziert werden und in den Sensorwafer T1 durch eine Rückseite 20 des Sensorwafers T1 eintreten. In manchen Ausführungsformen weisen die Strahlungserfassungselemente Fotodioden auf. In anderen Ausführungsformen können die Strahlungserfassungselemente gepinnte Fotodioden (PPD), Fotogates oder andere geeignete lichtempfindliche Elemente aufweisen. Die Fotodioden und andere Arten von Strahlungserfassungselementen können durch Durchführen mehrerer Ionenimplantationsprozesse auf dem Substrat des Sensorwafers T1 gebildet werden. Zum Beispiel können N+ Implantate, Array-N-Wannen-Implantate und Tiefe-Array-N-Wannen-Implantate durchgeführt werden. Die Ionenimplantationsprozesse können mehrere Implantationsschritte umfassen und können verschiedene Arten von Dotierstoffen, Implantationsdosierungen und Implantationsenergien verwenden. Die Ionenimplantationsprozesse können auch verschiedene Masken verwenden, die unterschiedliche Strukturen und Öffnungsgrößen haben. In manchen Ausführungsformen können die Strahlungserfassungselemente auch in einer dotierten Wanne mit einer entgegengesetzten Art von Leitfähigkeit wie das Substrat des Sensorwafers T1 gebildet werden.
  • Die Strahlungserfassungselemente sind durch Isolationsstrukturen physisch und elektrisch getrennt, zum Beispiel durch flache Grabenisolierungsstrukturen (STI-Strukturen) oder tiefe Grabenisolierungsstrukturen (DTI-Strukturen). Die STI- oder DTI-Strukturen werden gebildet, indem Öffnungen (oder Gräben) in das Substrat geätzt werden und danach die Öffnungen mit einem geeigneten Material gefüllt werden. Die Isolationsstrukturen dienen dazu, Nebensprechen zwischen benachbarten Strahlungserfassungselementen zu verhindern oder deutlich zu reduzieren. Das Nebensprechen kann elektrisch oder optisch oder beides sein. Wenn nichts unternommen wird, würde das Nebensprechen die Leistung des CIS 10 beeinträchtigen.
  • Der Sensorwafer T1 kann auch andere Arten von mikroelektronischen Komponenten, wie Rücksetztransistoren, Source-Folger-Transistoren, Transfertransistoren oder andere geeignete Vorrichtungen aufweisen. Wie in der Folge unter Bezugnahme auf 1-10 ausführlicher besprochen wird, können einige dieser mikroelektronischen Komponenten an eine Schutzvorrichtung wie eine Schutzdiode elektrisch gekoppelt sein. Zum Beispiel kann ein Transfer-Gate des Sensorwafers T1 elektrisch an die Schutzdiode gekoppelt sein, wobei Einzelheiten dazu unten ausführlicher besprochen sind.
  • Weiter unter Bezugnahme auf 1 ist der Sensorwafer T1 an einen Logikwafer T2 gebondet. Insbesondere ist eine Vorderseite 30 des Sensorwafers T1 (die der Rückseite 20 gegenüberliegt) an eine Seite 40 des Logikwafers T2 gebondet. Der Logikwafer T2 weist andere mikroelektronische Komponenten als der Sensorwafer T1 auf. Zum Beispiel weist der Logikwafer T2 die Strahlungserfassungselemente wie Fotodioden nicht auf. Stattdessen kann der Logikwafer T2 elektrische Schaltkreise aufweisen, die eingerichtet sind, die Pixel des Sensorwafers T1 zu betreiben. Zum Beispiel kann der Logikwafer T2 Decoder, Register, Multiplexer/De-Multiplexer, Verstärker, Auslese-Transistoren, Referenzpixel, anwendungsspezifische integrierte Schaltung (ASIC) usw. aufweisen. Diese Arten von Schaltkreisen befinden sich an oder nahe bei der Seite 40, die als eine aktive Seite des Logikwafers T2 bezeichnet werden kann.
  • Der Sensorwafer T1 und der Logikwafer T2 weisen jeweils eine Interconnect-Struktur auf. Die Interconnect-Struktur weist mehrere strukturierte dielektrische Schichten und leitfähige Schichten auf, die Zwischenverbindungen (z.B. Metallverdrahtung) zwischen den verschiedenen dotierten Strukturelementen, Schaltkreisen und Eingang/Ausgang des CIS 10 bereitstellen. In manchen Ausführungsformen kann die Interconnect-Struktur eine mehrschichtige Interconnect-Struktur (MLI-Struktur) sein, die mehrere Metallschichten (z.B. Metall-o, Metall-1, Metall-2 usw.) aufweist, die in einer solchen Konfiguration gebildet sind, dass ein Zwischenschichtdielektrikum (ILD) die Kontakte, Durchkontaktierungen und Metallleitungen der MLI-Struktur trennt und isoliert. In einem Beispiel kann die MLI-Struktur leitfähige Materialien wie Aluminium, Aluminium/Silizium/Kupferlegierung, Titan, Titannitrid, Wolfram, Polysilizium, Metallsilicid oder Kombinationen davon enthalten, die als Aluminium-Interconnects bezeichnet werden. Aluminium-Interconnects können durch einen Prozess gebildet werden, der physikalische Dampfabscheidung (PVD), chemische Dampfabscheidung (CVD) oder Kombinationen davon umfasst. Andere Herstellungstechniken zum Bilden des Aluminium-Interconnects können Fotolithografieverarbeitung und Ätzen umfassen, um die leitfähigen Materialien zur vertikalen Verbindung (Durchkontaktierung und Kontakt) und horizontalen Verbindung (leitfähige Leitung) zu strukturieren. Alternativ kann ein mehrschichtiges Kupfer-Interconnect verwendet werden, um die Metallstrukturen zu bilden. Die Kupfer-Interconnect-Struktur kann Kupfer, Kupferlegierung, Titan, Titannitrid, Tantal, Tantalnitrid, Wolfram, Polysilizium, Metallsilicid oder Kombinationen davon enthalten. Das Kupfer-Interconnect kann durch eine Technik gebildet werden, die CVD, Sputtern, Plattieren oder andere geeignete Prozesse umfasst. Es ist klar, dass andere leitfähige Materialien wie Kobalt, Wolfram oder Ruthenium auch zum Bilden der verschiedenen Komponenten der MLI-Struktur verwendet werden können.
  • In der Ausführungsform, die in 1 gezeigt ist, befindet sich die Interconnect-Struktur des Sensorwafers T1 an der Vorderseite 30 des Sensorwafers T1 und die Interconnect-Struktur des Logikwafers T2 befindet sich an der Seite 40 des Logikwafers T2. Als solches ist die Interconnect-Struktur des Sensorwafers T1 an die Interconnect-Struktur des Logikwafers T2 gebondet. In manchen Ausführungsformen weist der Sensorwafer T1 eine hydrophobe Bondingschicht (HBL) an der Rückseite 30 auf und der Logikwafer T2 weist eine HBL an der Seite 40 auf und das Bonding des Sensorwafers T1 und des Logikwafers T2 erfolgt zumindest teilweise durch ihre entsprechenden HBLs.
  • Unter Bezugnahme nun auf 2 wird ein Ausdünnungsprozess 50 an dem Logikwafer T2 von einer Seite 60 des Logikwafers T2 gegenüber der Seite 40 durchgeführt. Die Seite 60 kann auch als eine Rückseite des Logikwafers T2 bezeichnet werden, während die Seite 40 auch als eine Vorderseite des Logikwafers T2 bezeichnet werden kann. In manchen Ausführungsformen kann der Ausdünnungsprozess 50 einen mechanischen Schleifprozess und/oder einen chemischen Ausdünnungsprozess umfassen. Zum Beispiel kann zuerst eine wesentliche Menge an Material von der Seite 60 des Logikwafers T2 während des mechanischen Schleifprozesses entfernt werden. Danach kann der chemische Ausdünnungsprozess eine Ätzchemikalie an dem Logikwafer T2 anwenden, um den Logikwafer T2 weiter auszudünnen. In manchen Ausführungsformen kann der Ausdünnungsprozess 50 den Logikwafer T2 von einer anfänglichen Dicke zwischen etwa 700~800 Mikrometer auf eine Dicke zwischen etwa 2-3 Mikrometer reduzieren.
  • Nach Durchführen des Ausdünnungsprozesses 50 wird eine Substratdurchkontaktierung (TSV, auch als eine Silizium-Durchkontaktierung bezeichnet) in dem Logikwafer T2 gebildet. Die Bildung einer solchen TSV umfasst einen oder mehrere von Ätz-, Abscheidungs- oder Veraschungsprozessen, die Plasma verwenden können. Die Ladungen von dem Plasma können eine unbeabsichtigte Beschädigung an den Metallisierungsstrukturelementen (z.B. Metallleitungen oder Durchkontaktierungen/Kontakte) an dem Logikwafer T2 verursachen, was unerwünscht wäre. Zur Milderung dieses Problems implementiert die vorliegende Offenbarung eine oder mehrere Schutzdioden in dem Logikwafer T2 und/oder in dem Sensorwafer T1. Wie unten ausführlicher besprochen wird, weist die Schutzdiode mehrere dotierte Gebiete auf, die dazu beitragen, die Plasmaladungen, die mit den Ätz- oder Metallabscheidungsprozessen verbunden sind, die zum Bilden der TSV verwendet werden, freizusetzen oder auf andere Weise zu zerstreuen, was einer der Vorteile ist, die die vorliegende Offenbarung bietet. Es ist auch klar, dass eine HBL an der Seite 60 des Logikwafers T2 gebildet werden kann, nachdem der Ausdünnungsprozess 50 durchgeführt wurde. Der Vereinfachung wegen sind die HBL, die TSV und die Schutzdiode nicht im Speziellen in 2 veranschaulicht, obwohl sie in späteren Figuren, wie in 5-6, veranschaulicht und ausführlicher besprochen sind.
  • Unter Bezugnahme nun auf 3 ist ein anderer Logikwafer T3 bereitgestellt. Ähnlich dem Logikwafer 2 kann der Logikwafer T3 andere mikroelektronische Komponenten aufweisen als der Sensorwafer T1. Zum Beispiel weist der Logikwafer T3 die Strahlungserfassungselemente des Sensors T1 nicht auf, sondern weist stattdessen Schaltkreise zum Betreiben oder anders elektrisch Interagieren mit den Strahlungserfassungselementen des Sensorwafers T1 auf. Die Schaltkreise des Logikwafers T3 können vorwiegend an oder nahe einer Seite 70 des Logikwafers T3 gebildet sein, die als eine aktive Seite des Logikwafers T3 bezeichnet werden kann. Der Logikwafer T3 weist auch eine Seite 80 gegenüber der Seite 70 auf.
  • Weiter unter Bezugnahme auf 3 wird ein Bondingprozess 90 an dem CIS 10 durchgeführt, um die Seite 70 des Logikwafers T3 an die Seite 60 des Logikwafers T2 zu bonden. In manchen Ausführungsformen wird eine HBL auf dem Logikwafer T2 an der Seite 60 gebildet und eine HBL wird auf dem Logikwafer T3 an der Seite 70 gebildet. Das Bonding kann zumindest teilweise durchgeführt werden indem diese jeweiligen HBLs aneinander gebondet werden.
  • Unter Bezugnahme nun auf 4 wird ein Ausdünnungsprozess 100 an dem CIS 10 durchgeführt, um eine Dicke des Sensorwafers T1 zu verringern. Erneut kann der Ausdünnungsprozess 100 einen mechanischen Schleifprozess und/oder einen chemischen Ausdünnungsprozess umfassen. Zum Beispiel kann eine wesentliche Menge von Material während des mechanischen Schleifprozesses zuerst von der Seite 20 des Sensorwafers T1 entfernt werden. Danach kann der chemische Ausdünnungsprozess eine Ätzchemikalie an dem Sensorwafer T1 anwenden, um den Sensorwafer T1 weiter auszudünnen. Nach Durchführung des Ausdünnungsprozesses 100 können Öffnungen an der Seite 20 des Sensorwafers T1 für die Sensorelemente gebildet werden. Diese Öffnungen können für Chip-Pads sein, die zum Sondieren und/oder Testen des CIS 10 verwendet werden.
  • 5-6 sind schematische fragmentarische seitliche Querschnittsansichten des CIS 10 gemäß einer Ausführungsform der vorliegenden Offenbarung. Genauer veranschaulicht 5 die Einzelheiten des CIS 10 als eine gestapelte Struktur aus drei Wafern, die aneinander gebondet sind: der Sensorwafer T1, der Logikwafer T2 und der Logikwafer T3, und 6 veranschaulicht eine vergrößerte Ansicht eines Abschnitts des CIS 10. Mit anderen Worten, die CIS 10 von 5-6 wurden bereits den Fertigungsschritten unterzogen, die oben in Verbindung mit 1-4 besprochen sind. Der Einheitlichkeit und Klarheit wegen, sind ähnliche Komponenten, die in 1-6 erscheinen, gleich bezeichnet.
  • Unter Bezugnahme auf 5-6 ist der Sensorwafer T1 durch eine Bonding-Grenzfläche 140 an den Logikwafer T2 gebondet und der Logikwafer T2 ist durch eine Bonding-Grenzfläche 150 an den Logikwafer T3 gebondet. Zum Beispiel weist der Sensorwafer T1 eine oder mehrere HBLs 160 auf, die an der Seite 30 gebildet sind, der Logikwafer T2 weist eine oder mehrere HBLs 170, die an der Seite 40 gebildet sind, und eine oder mehrere HBLs 180, die an der Seite 60 gebildet sind, auf und der Logikwafer T3 weist eine oder mehrere HBLs 190 auf, die an der Seite 70 gebildet sind. Die eine oder mehreren HBLs 160 des Sensorwafers T1 sind mit der einen oder den mehreren HBLs 170 des Logikwafers T2 gebondet und die eine oder mehreren HBLs 180 des Logikwafers T2 sind mit der einen oder den mehreren HBLs 190 des Logikwafers T3 gebondet.
  • Der Sensorwafer T1 weist ein Substrat 200 auf, der Logikwafer T2 weist ein Substrat 210 auf und der Logikwafer T3 weist ein Substrat 220 auf. Wie oben besprochen, können die Substrate 200-220 jeweils ein Halbleitersubstrat aufweisen, zum Beispiel ein Siliziumsubstrat, das entweder mit einem P-Dotierstoff oder mit einem N-Dotierstoff dotiert ist. Weiter kann jedes Substrat 200, 210 oder 220 eine Epitaxieschicht (Epi-Schicht) aufweisen oder kann zur Leistungserhöhung verspannt sein.
  • Elektrische Schaltkreise oder andere mikroelektronische Komponenten können in den Substraten 200-220 gebildet sein. Zum Beispiel können lichtempfindliche Elemente wie Fotodioden als Teile von Pixeln 225 in dem Substrat 200 gebildet sein. Die Fotodioden können eingerichtet sein, Licht oder Strahlungswellen zu erfassen oder zu detektieren, die von der Seite 20 in das Substrat 200 eintreten. Die Pixel 225 (die die Fotodioden aufweisen) können gemeinsam ein Pixelraster-Array bilden. Farbfilter und Mikrolinsen können über jedem der Pixel gebildet sein, um dazu beizutragen, Licht unerwünschter Wellenlängen (z.B. verschiedenen Farben entsprechend) herauszufiltern und das Licht gewünschter Farben zu fokussieren. In dieser Hinsicht können die Farbfilter das Filtern von Strahlungswellen mit verschiedenen Wellenlängen unterstützen, die verschiedenen Farben entsprechen, wie Primärfarben, enthaltend Rot, Grün und Blau, oder Komplementärfarben, enthaltend Cyan, Gelb und Magenta. Die Farbfilter können auch so positioniert sein, dass die gewünschte einfallende Lichtstrahlung darauf und durch diese hindurch gelenkt wird. Zum Beispiel kann das Farbfilter die einfallende Strahlung so filtern, dass nur rotes Licht die Fotodiode oder ein anderes geeignetes Strahlungserfassungselement erreicht. Die Farbfilter können ein farbstoffbasiertes (oder pigmentbasiertes) Polymer oder Harz enthalten, um das Filtern spezifischer Wellenlängenbänder zu erreichen.
  • Nach Bildung der Farbfilter werden Mikrolinsen über den Farbfiltern gebildet. Die Mikrolinsen tragen dazu bei, Strahlung zu den Fotodioden oder anderen geeigneten Strahlungserfassungselementen zu lenken. Die Mikrolinsen können in verschiedenen Anordnungen positioniert werden und verschiedene Formen aufweisen, abhängig von einem Brechungsindex von Material, das für die Mikrolinsen verwendet wird, und dem Abstand von der Oberfläche des Substrats 200. In einer Ausführungsform weisen die Mikrolinsen jeweils ein organisches Material auf, zum Beispiel ein Fotolackmaterial oder ein Polymermaterial. Die Mikrolinsen werden durch einen oder mehrere Fotolithografieprozesse gebildet.
  • Zusätzlich zu den Pixeln können Transistoren 230 zumindest teilweise in dem Substrat 200 gebildet sein, Transistoren 240 können zumindest teilweise in dem Substrat 210 gebildet sein und Transistoren 245 können zumindest teilweise in dem Substrat 220 gebildet sein. In manchen Ausführungsformen können die Transistoren 230 Transfertransistoren aufweisen. Jeder Transfertransistor 230 weist ein Transfer-Gate, das zwischen den lichtempfindlichen Elementen (z.B. eine Fotodiode, in 5-6 der Vereinfachung wegen nicht veranschaulicht) gebildet ist, und ein Floating-Diffusion-Gebiet auf. Das Transfer-Gate kann verwendet werden, um die angesammelte Ladung von den lichtempfindlichen Elementen zu dem Floating-Diffusion-Gebiet zu übertragen. In manchen Ausführungsformen können die Transistoren 230 auch als ein Teil der Pixel 225 angesehen werden.
  • Überdies können die Transistoren 240-245 Teile von elektrischen Schaltkreisen sein, die eingerichtet sind, um die Pixel des Sensorwafers T1 zu betreiben. Zum Beispiel können die Transistoren 240-245 Teile von Decodern, Registern, Multiplexern/De-Multiplexern, Verstärkern, Auslese-Transistoren, Referenzpixeln, anwendungsspezifischer integrierter Schaltung (ASIC) usw. sein. Die Transistoren 240-245 können die Schaltkreise der Pixel 225 wie auch den Transfertransistor 230 steuern oder auf andere Weise mit diesen interagieren.
  • Gemäß verschiedenen Aspekten der vorliegenden Offenbarung ist auch eine Schutzdiode 250 in dem CIS 10 implementiert. In der Ausführungsform, die in 5-6 gezeigt ist, ist die Schutzdiode 250 in dem Logikwafer T2 implementiert, aber es ist klar, dass in anderen Ausführungsformen die Schutzdiode 250 (oder andere Exemplare davon) in dem Sensorwafer T1 oder dem Logikwafer T3 implementiert sein kann. Die Schutzdiode 250 weist mehrere unterschiedlich dotierte Gebiete auf. Zum Beispiel wie unter Bezugnahme auf 6 ausführlicher veranschaulicht ist, weist die Schutzdiode 250 ein dotiertes Gebiet 260, das in dem Substrat 210 angeordnet ist, ein dotiertes Gebiet 270, das in dem dotierten Gebiet 260 angeordnet ist, und ein dotiertes Gebiet 280, das in dem dotierten Gebiet 270 angeordnet ist, auf. Die dotierten Gebiete 260 und 280 können denselben Leitfähigkeitstyp aufweisen, während das dotierte Gebiet 270 einen anderen Leitfähigkeitstyp aufweist als die dotierten Gebiete 260 und 280. Zum Beispiel können in einer Ausführungsform, wo das Substrat 210 ein P-Substrat ist, die dotierten Gebiete 260 und 280 N-dotierte Gebiete sein und das dotierte Gebiet 270 kann ein P-dotiertes Gebiet sein.
  • In manchen Ausführungsformen weist das dotierte Gebiet 260 eine tiefe N-Wanne (hier als DNW bezeichnet), die ein leicht dotiertes N-Material enthält, und eine N-Wanne (hier als NW bezeichnet), die ein N-Material enthält, das einen größeren Dotierstoffkonzentrationswert als die tiefe N-Wanne hat, und ein stark dotiertes N-Gebiet (hier als N+ bezeichnet), das einen noch größeren Dotierstoffkonzentrationswert als sowohl die tiefe N-Wanne und die N-Wanne hat, auf. Das stark dotierte N-Gebiet ist innerhalb des dotierten Gebiets 260 seichter (hat z.B. eine geringere Tiefe) als die N-Wanne, die seichter als die tiefe N-Wanne ist. Als solches kann der N-Dotierstoffkonzentrationswert innerhalb des dotierten Gebiets 260 steigen, während die Tiefe darin seichter wird.
  • In manchen Ausführungsformen weist das dotierte Gebiet 270 eine P-Wanne (hier als PW bezeichnet), die ein dotiertes P-Material enthält, und ein stark dotiertes P-Gebiet (hier als P+ bezeichnet) auf, das ein stark dotiertes P-Material enthält, das stärker dotiert ist als die P-Wanne. Das stark dotierte P-Gebiet ist innerhalb des dotierten Gebiets 270 seichter (hat z.B. eine geringere Tiefe) als die P-Wanne. Als solches kann der P-Dotierstoffkonzentrationswert innerhalb des dotierten Gebiets 270 ebenso steigen, während die Tiefe darin seichter wird.
  • In manchen Ausführungsformen weist das dotierte Gebiet 280 ein stark dotiertes N-Gebiet (hier wieder als N+ bezeichnet) auf. Die Dotierstoffkonzentrationswerte des dotierten Gebiets 280, des stark dotierten P-Gebiets (d.h. des P+) des dotierten Gebiets 270 und des stark dotierten N-Gebiets (d.h. des N+) des dotierten Gebiets 260 können untereinander gleich sein. Zum Beispiel können diese Dotierstoffkonzentrationswerte innerhalb eines Bereichs zwischen etwa 1010/cm2 und etwa 1016/cm2 sein. Überdies kann der Dotierstoffkonzentrationswert der P-Wanne des dotierten Gebiets 270 und der N-Wanne des dotierten Gebiets 260 innerhalb eines Bereichs zwischen etwa 1010/cm2 und etwa 1016/cm2 sein und der Dotierstoffkonzentrationswert der tiefen N-Wanne des dotierten Gebiets 260 kann innerhalb eines Bereichs zwischen etwa 1010/cm2 und etwa 1013/cm2 sein. Diese Bereiche sind nicht zufällig gewählt, sondern insbesondere so eingerichtet, dass die dotierten Gebiete 260-280 dazu beitragen, den CIS vor Plasmabeschädigung zu schützen, wie auch die richtigen elektrischen Vorspannungen aufrechtzuerhalten, um Beschädigung an den mikroelektronischen Komponenten des CIS 10 zu verhindern.
  • Zum Beispiel, wie oben unter Bezugnahme auf 2 besprochen, umfasst die Bildung des CIS 10 Bilden von TSVs 300 (hier als BTSV bezeichnet) in dem Logikwafer T2. Die TSVs 300 erstrecken sich jeweils vertikal durch das Substrat 210 des Logikwafers T2 in der Z-Richtung. Zur Bildung solcher TSVs 300 können ein oder mehrere Ätzprozesse durchgeführt werden, um Öffnungen in das Substrat 210 zu ätzen und dann Metallabscheidungsprozesse durchzuführen, um diese Öffnungen mit einem leitfähigen Material (z.B. Kupfer, Aluminium, Wolfram, Kobalt, Ruthenium oder Kombinationen davon) zu füllen. Der eine oder die mehreren Ätz- oder Metallabscheidungsprozesse können die Anwendung von Plasma beinhalten. Leider können die elektrischen Ladungen, die mit Umgebungsplasma verbunden sind, eine nachteilige Auswirkung auf verschiedene mikroelektronische Komponenten des CIS 10 haben. Zum Beispiel kann der Sensorwafer T1 eine Interconnect-Struktur 310 enthalten, die über dem Substrat 200 gebildet ist, und der Logikwafer T2 kann eine Interconnect-Struktur 320 enthalten, die über dem Substrat 210 gebildet ist und die an die Interconnect-Struktur 310 (z.B. durch die HBLs 160 und 170) gebondet ist. Jede der Interconnect-Strukturen 310 und 320 kann mehrere Metallschichten aufweisen, die Metallleitungen aufweisen, die durch leitfähige Durchkontaktierungen oder Kontakte elektrisch miteinander verbunden sind. Diese Metallisierungsstrukturelemente der Interconnect-Strukturen 310 und 320 können für Beschädigung anfällig sein, die durch Plasmaladung verursacht wird, die durch die Ätz- oder Abscheidungsprozesse erzeugt wird, die als Teil der Bildung der TSVs 300 durchgeführt wird. Falls nichts unternommen wird, können die beschädigten Metallisierungsstrukturelemente die Leistung verschlechtern und/oder die Ausbeute des CIS 10 senken.
  • Zur Lösung des zuvor besprochenen Problems verwendet die vorliegende Offenbarung die Schutzdiode 250, um die Plasmaladungen freizusetzen oder auf andere Weise zu zerstreuen. Zum Beispiel sind die dotierten Gebiete 260, 270 und 280 der Schutzdiode 250 jeweils durch entsprechende Durchkontaktierungen und Metallleitungen elektrisch an die Interconnect-Struktur 320 (und durch Verlängerung an die Interconnect-Struktur 310) gekoppelt. Die dotierten Gebiete 260, 270 und/oder 280 können dazu beitragen, die Ladungen freizusetzen, die sich andernfalls auf den Metallisierungsstrukturelementen (z.B. Metallleitungen, Durchkontaktierungen und Kontakte) der Interconnect-Strukturen 320 und 310 ansammelten. Als solches werden die Metallisierungsstrukturelemente wahrscheinlich nicht durch die Plasmaladungen beschädigt, die während der Bildung der TSVs 300 erzeugt werden. Die Leistung und/oder Ausbeute des CIS 10 können wiederum verbessert werden. Ein solcher Vorteil ist ein inhärentes Ergebnis einer Implementierung der Schutzdiode 250 auf dem Logikwafer T2 (oder auf dem Sensorwafer T1) bevor die plasmabezogenen Prozesse durchgeführt werden.
  • Die Schutzdiode 250 schützt auch verschiedene mikroelektronische Komponenten des CIS 10 während eines elektrischen Betriebs des CIS 10. Zum Beispiel kann der Transfertransistor 230 innerhalb eines Spannungsbereichs zwischen etwa -M Volt (V) und etwa N Volt arbeiten, wo M bzw. N ganze Zahlen sind. Zum Beispiel sind in einer Ausführungsform M= 1,2 und N=3, was bedeutet, dass die Spannung des Transfertransistors 230 während eines elektrischen Betriebs des CIS 10 zwischen etwa -1,2 V und etwa 3 V schwanken kann. Der Transfertransistor 230 ist elektrisch an das Substrat 210 gekoppelt, das als elektrische Masse angesehen werden kann. Wenn der Transfertransistor 230 zu einer ausreichend negativen Spannung schwenkt, könnte er das Substrat 210 auch auf eine negative Spannung herunterziehen. Dies wäre unerwünscht, da die richtigen elektrischen Vorspannungen der verschiedenen Schaltkreise (für deren geplante elektrische Betriebe) auf dem Logikwafer T2 annehmen, dass das Substrat 210 bei elektrischer Masse und nicht bei einer negativen Spannung ist. Als solches, wenn das Substrat 210 auf eine negative Spannung gezogen ist, kann dies den korrekten elektrischen Betrieb des CIS 10 stören.
  • Hier koppelt die vorliegende Offenbarung die Schutzdiode 250 in einer Weise elektrisch an den Transfertransistor 230, dass ein Auftreten des obengenannten Problems (z.B., dass das Substrat 210 zu einer negativen Spannung gezogen wird) verhindert wird. Zum Beispiel ist das dotierte Gebiet 260 elektrisch zu einer ersten Referenzspannung (z.B. durch eine leitfähige Durchkontaktierung und eine Metallleitung der Interconnect-Struktur 320) vorgespannt, das dotierte Gebiet 270 elektrisch auf eine zweite Referenzspannung (z.B. durch eine andere leitfähige Durchkontaktierung und eine Metallleitung der Interconnect-Struktur 320) elektrisch vorgespannt und das dotierte Gebiet 280 der Schutzdiode 250 elektrisch an das Gate des Transfertransistors 230 durch die leitfähigen Durchkontaktierungen und Metallleitungen der Interconnect-Strukturen 320 und 310 gekoppelt.
  • In der veranschaulichten Ausführungsform ist die erste Referenzspannung eine positive Spannung und die zweite Referenzspannung ist eine negative Spannung, die negativer als die negative Spannung des Transistors 230 ist. Zum Beispiel kann die erste Referenzspannung etwa 2,8 V sein und die zweite Referenzspannung kann etwa -2 V sein, die allgemeine Spannungsreferenzen für andere Schaltkreise in dem Logikwafer T2 sind. Da der Transistor 230 auf eine negative Spannung von höchstens (z.B. am unteren Grenzwert seines negativen Spannungsbereichs) -1,2 V (wo M=1,2) nach unten schwenken kann, ist die zweite Referenzspannung negativer als selbst der negativste Spannungswert des Transfertransistors 230 (z.B. ist -2 V negativer als -1,2 V). Ein solches elektrisches Vorspannungsschema kann effektiv verhindern, dass das Substrat 210 zu einer unerwünschten negativen Spannung gezogen wird. Zum Beispiel, da das dotierte Gebiet 270 das dotierte Gebiet 280 in einer Querschnittsansicht umgibt, bildet es einen P/N-Übergang mit dem dotierten Gebiet 280. Wenn der Transfertransistor auf -1,2 V (d.h. seine negativste Spannung) schwenkt, kann das dotierte Gebiet 280 auf diese negative Spannung von -1,2 V gezogen werden. Das dotierte Gebiet 270 ist jedoch an -2 V gebunden, die eine negativere Spannung als die -1,2 V bei dem dotierten Gebiet 280 ist. Dies bedeutet, dass der P/N-Übergang, der durch die dotierten Gebiete 270 und 280 gebildet wird, noch immer umgekehrt vorgespannt ist, was, wenn überhaupt, zu einem sehr geringen elektrischen Stromfluss führt. Daher ist das Substrat 210 während des Spannungswechsels des Transfertransistors 230 im Wesentlichen unbeeinflusst (d.h. wird nicht auf die negative Spannung von -1,2 V des Transfertransistors 230 heruntergezogen).
  • Es ist zu beachten, dass, wäre das dotierte Gebiet 270 auf eine Referenzspannung vorgespannt, die größer als die Spannung des Transfertransistors ist (z.B. wäre die zweite Referenzspannung 0 V und nicht -2 V), der umgekehrte Vorspannungszustand nicht erreicht werden könnte, wodurch nicht verhindert werden könnte, dass die negative Spannung des Transfertransistors das Substrat 210 auf die negative Spannung herunterzieht. Daher nutzt die vorliegende Offenbarung nicht nur die einzigartigen Vorrichtungskonfigurationen, sondern auch die neuartigen elektrischen Vorspannungsschemata, um verschiedene betriebliche Vorteile für den CIS 10 zu erreichen. Diese betrieblichen Vorteile (z.B. Isolieren des Substrats 210 von unerwünschten Spannungsvariationen) sind inhärente Ergebnisse einer Implementierung der Schutzdiode 250 mit der spezifischen Konfiguration der dotierten Gebiete 260-280 und mit der Anwendung der spezifischen Referenzspannungen.
  • Eine andere einzigartige physikalische Eigenschaft der vorliegenden Offenbarung ist, dass das dotierte Gebiet 260 - als ein Teil der Schutzdiode 250 - gebildet ist, um das dotierte Gebiet 270 in der Querschnittsansicht zu umgeben. Wäre das dotierte Gebiet 260 nicht gebildet. würde das dotierte Gebiet 270 in direkten physischen Kontakt mit dem Substrat 210 kommen. Dies bedeutet, dass das Substrat 210 auf eine beliebige Spannung gezogen werden könnte, die die zweite Referenzspannung ist, die in diesem Fall -2 V ist. Wie oben besprochen, muss für eine korrekte Funktionsweise vieler mikroelektronischer Komponenten auf dem CIS 10 das Substrat 210 auf elektrische Masse gestellt sein. Die negative Spannung des Substrats 210 aufgrund einer direkten Verbindung mit der zweiten Referenzspannung ist daher ebenfalls unerwünscht.
  • Hier dient die Implementierung des dotierten Gebiets 260, um das dotierte Gebiet 270 zu umgeben, als eine Isolationssperre gegen die zweite Referenzspannung. Insbesondere bildet das P-dotierte Gebiet 270 einen weiteren P/N-Übergang mit dem N-dotierten Gebiet 260. Da das N-dotierte Gebiet 260 auf eine positive erste Referenzspannung (z.B. 2,8 V in diesem Fall) vorgespannt ist, während das P-dotierte Gebiet 270 auf eine negative zweite Referenzspannung (z.B. -1,2 V in diesem Fall) vorgespannt ist, ist dieser P/N-Übergang weiterhin umgekehrt vorgespannt, was bedeutet, dass sehr geringer bis kein elektrischer Strom als Ergebnis fließt. Als solches ist das Substrat 210 von der negativen zweiten Referenzspannung unbeeinflusst, auf die das dotierte Gebiet 270 vorgespannt ist. Überdies kann das Substrat 210 selbst ein P-Substrat sein und da es das N-dotierte Gebiet 260 umgibt, bildet das Substrat 210 einen weiteren P/N-Übergang mit dem N-dotierten Gebiet 260. Dieser P/N-Übergang ist selbst aufgrund der Tatsache, dass das P-Substrat bei elektrischer Masse (0 Volt) ist, auch umgekehrt vorgespannt, während das N-dotierte Gebiet 260 auf eine positive Spannung (hier z.B. 2,8 V) vorgespannt ist. Ein solcher umgekehrt vorgespannter P/N-Übergang begrenzt weiter einen möglichen Stromfluss zwischen dem Substrat 210 und der Quelle der zweiten Referenzspannung. Daher wird das Substrat 210 weiter von anderen möglichen elektrischen Interferenzen isoliert und kann weiterhin korrekt als eine elektrische Masse dienen.
  • Es ist klar, dass die oben besprochenen spezifischen Werte der ersten Referenzspannung und/oder der zweiten Referenzspannung nicht als Einschränkung auszulegen sind, falls nicht insbesondere anderes beansprucht wird. Zum Beispiel, anstatt 2,8 V als erste Referenzspannung zu haben, können andere Werte von 2,5 V, 3 V oder 3,3 V verwendet werden. Als ein anderes Beispiel anstatt -2 V als zweite Referenzspannung zu haben, können auch andere Werte von 2,5 V, 3 V oder 3,3 V verwendet werden.
  • 7-8 sind schematische fragmentarische seitliche Querschnittsansichten des CIS 10 gemäß einer anderen Ausführungsform der vorliegenden Offenbarung. Genauer veranschaulicht 7 die Einzelheiten des CIS 10 als eine gestapelte Struktur von drei Wafern, die aneinander gebondet sind: der Sensorwafer T1, der Logikwafer T2 und der Logikwafer T3, und 8 veranschaulicht eine vergrößerte Ansicht eines Teils des CIS 10. Der Einheitlichkeit und Klarheit wegen sind ähnliche Komponenten, die in der Ausführungsform von 7-8 vorhanden sind, gleich wie jene bezeichnet, die in der Ausführungsform von 5-6 vorhanden sind.
  • Unter Bezugnahme auf 7-8 ist der Sensorwafer T1 durch die Bonding-Grenzfläche 140 an den Logikwafer T2 gebondet und der Logikwafer T2 ist durch die Bonding-Grenzfläche 150, zum Beispiel durch die HBLs 160-190, an den Logikwafer T3 gebondet. Wie es in der Ausführungsform von 5-6 der Fall war, können lichtdetektierende Pixel und ein oder mehrere Transistoren 230 zumindest teilweise in dem Substrat 200 gebildet sein und andere Transistoren 240 und 245 können zumindest teilweise in dem Substrat 210 bzw. in dem Substrat 220 gebildet sein.
  • Gemäß verschiedenen Aspekten der vorliegenden Offenbarung ist eine Schutzdiode 250A in dem CIS 10 implementiert. In der Ausführungsform, die in 7-8 gezeigt ist, ist die Schutzdiode 250A in dem Logikwafer T2 implementiert, aber es ist klar, dass die Schutzdiode 250A (oder andere Exemplare davon) in anderen Ausführungsformen in dem Sensorwafer T1 oder dem Logikwafer T3 implementiert sein können. Ähnlich der Schutzdiode 250 der Ausführungsform, die 5-6 entspricht, weist die Schutzdiode 250A der Ausführungsform von 7-8 mehrere unterschiedlich dotierte Gebiete auf, um den CIS 10 während seiner Fertigung und seines Betriebs zu schützen. Während jedoch die Schutzdiode 250 drei dotierte Gebiete 260, 270 und 280 aufweist, weist die Schutzdiode 250A zwei dotierte Gebiete 275 und 285 auf. Das dotierte Gebiet 275 ist ein N-dotiertes Gebiet, das in dem Substrat 210 eingebettet ist, und das dotierte Gebiet 285 ist ein P-dotiertes Gebiet, das in dem dotierten Gebiet 275 eingebettet ist. In manchen Ausführungsformen weist das dotierte Gebiet 275 eine leicht dotierte N-Wanne und einen stark dotierten N-Teil, der sich an oder nahe der Oberfläche des Substrats 210 befindet, auf und das dotierte Gebiet 285 weist einen stark dotierten P-Teil, der sich an oder nahe der Oberfläche des Substrats 210 befindet, auf. Das dotierte Gebiet 285 ist in der Querschnittsansicht von dem dotierten Gebiet 275 umgeben (außer seiner oberen Oberfläche). Das dotierte Gebiet 285 ist durch die Metallleitungen und Durchkontaktierungen der Interconnect-Strukturen 310 und 320 elektrisch an das Gate des Transfertransistors 230 gebunden. Das dotierte Gebiet 275 ist elektrisch an eine positive Referenzspannung gebunden, die in diesem Fall 3,6 V ist.
  • Obwohl die Strukturen und die angelegten Spannungsreferenzen zwischen der Schutzdiode 250 von 5-6 und der Schutzdiode 250A von 7-8 unterschiedlich sind, ist die Schutzdiode 250A weiterhin eingerichtet, ihre P/N-Übergänge (z.B. einen P/N-Übergang, der durch die dotierten Gebiete 285/275 gebildet wird, und einen anderen P/N-Übergang, der durch das Substrat 210 und das dotierte Gebiet 275 gebildet wird) in umgekehrter Vorspannung zu halten, ungeachtet des Ausmaßes des Spannungswechsels des Transfertransistors 230. Das heißt, wenn die Spannung des Transfertransistors 230 zwischen - 1,2 V und 3 V schwenkt, hält die Schutzdiode 250A das Substrat 210 weiterhin davon ab, zu einem negativen Spannungswert des Transfertransistors 230 heruntergezogen zu werden. Überdies schützt die Schutzdiode 250A auch den CIS 10 während seiner Fertigung, zum Beispiel während der Ätzprozesse, die verwendet werden, um die TSVs 300 des Logikwafers T2 zu bilden. Ähnlich der oben besprochenen Schutzdiode 250 kann die Schutzdiode 250A dazu beitragen, die Plasmaladungen freizusetzen, die sich infolge der Ätz- oder Abscheidungsprozesse (die Plasma verwenden) angesammelt haben, und als solches ist es unwahrscheinlich, dass die Komponenten des CIS 10 während der Fertigung des CIS 10 beschädigt werden.
  • 9 ist eine schematische fragmentarische seitliche Querschnittsansicht des CIS 10 gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung. Erneut sind der Gleichförmigkeit und Klarheit wegen ähnliche Komponenten, die in der Ausführungsform von 9 vorhanden sind, gleich wie jene bezeichnet, die in den Ausführungsformen von 5-8 vorhanden sind.
  • In der Ausführungsform von 9 ist der Sensorwafer T1 weiterhin durch die Bonding-Grenzfläche 140 an den Logikwafer T2 gebondet und der Logikwafer T2 ist weiterhin durch die Bonding-Grenzfläche 150, zum Beispiel durch die HBLs 160-190, an den Logikwafer T3 gebondet. Wie dies in der Ausführungsform von 5-8 der Fall war, können lichtdetektierende Pixel und ein oder mehrere Transistoren 230 zumindest teilweise in dem Substrat 200 gebildet werden und andere Transistoren 240 und 245 können zumindest teilweise in dem Substrat 210 bzw. in dem Substrat 220 gebildet werden.
  • Anders als in den Ausführungsformen von 5-8 jedoch implementiert die Ausführungsform von 9 die Schutzdiode 250 in dem Sensorwafer T1. Die Schutzdiode 250 weist das dotierte Gebiet 260, das in dem Substrat 200 eingebettet ist, das dotierte Gebiet 270, das in dem dotierten Gebiet 260 eingebettet ist, und das dotierte Gebiet 280, das in dem P-dotierten Gebiet 270 eingebettet ist, auf. Wie es in der Ausführungsform von 5-6 der Fall ist, sind die dotierten Gebiete 260 und 280 mit N-Dotierstoffen dotiert und das dotierte Gebiet 270 ist mit einem P-Dotierstoffdotiert. Die dotierten Gebiete 260 und 270 sind elektrisch an die erste Referenzspannung (z.B. 2,8 V) bzw. die zweite Referenzspannung (z.B. -2 V) durch Durchkontaktierungen und Metallleitungen der Interconnect-Struktur 310 gebunden. Das dotierte Gebiet 280 ist durch die Durchkontaktierungen und Metallleitungen der Interconnect-Struktur 310 elektrisch an das Gate des Transfertransistors 230 gebunden. Erneut können hier auch andere Spannungsreferenzwerte, die oben in Verbindung mit der Ausführungsform von 5-6 besprochen sind, verwendet werden.
  • Ähnlich der Schutzdiode 250 der Ausführungsform von 5-6 bildet die Schutzdiode 250 hier P/N-Übergänge mit dem Substrat 200 und dem dotierten Gebiet 260, dem dotierten Gebiet 270 und dem dotierten Gebiet 260 und dem dotierten Gebiet 270 und dem dotierten Gebiet 280. Und ähnlich der Schutzdiode 250 der Ausführungsform von 5-6 tragen die strukturellen Konfigurationen und die elektrischen Vorspannungen der Schutzdiode 250 hier auch dazu bei, die P/N-Übergänge in umgekehrter Vorspannung zu halten, ungeachtet der Spannungswechsel des Transfertransistors 230. Mit anderen Worten, die Schutzdiode 250 trägt dazu bei, das Substrat 210 davor zu isolieren, durch den Transfertransistor 230 auf eine negative Spannung heruntergezogen zu werden. Überdies schützt die Schutzdiode 250 auch den CIS 10 während seiner Fertigung, zum Beispiel während der Ätz- oder Abscheidungsprozesse, die verwendet werden, um die TSVs 300 des Logikwafers T2 zu bilden. Ähnlich der oben besprochenen Schutzdiode 250 von 5-6 kann die Schutzdiode 250 hier dazu beitragen, die Plasmaladungen freizusetzen, die sich infolge der Ätz- oder Abscheidungsprozesse (die Plasma verwenden) angesammelt haben, und als solches ist es unwahrscheinlich, dass die Komponenten des CIS 10 während der Fertigung des CIS 10 beschädigt werden.
  • 10 ist eine schematische fragmentarische seitliche Querschnittsansicht des CIS 10 gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung. Erneut sind der Gleichförmigkeit und Klarheit wegen ähnliche Komponenten, die in der Ausführungsform von 10 vorhanden sind, gleich wie jene bezeichnet, die in den Ausführungsformen von 5-9 vorhanden sind.
  • In der Ausführungsform von 10 ist der Sensorwafer T1 weiterhin durch die Bonding-Grenzfläche 140 an den Logikwafer T2 gebondet und der Logikwafer T2 ist weiterhin durch die Bonding-Grenzfläche 150, zum Beispiel durch die HBLs 160-190, an den Logikwafer T3 gebondet. Wie dies in der Ausführungsform von 5-9 der Fall war, können lichtdetektierende Pixel und ein oder mehrere Transistoren 230 zumindest teilweise in dem Substrat 200 gebildet sein und andere Transistoren 240 und 245 können zumindest teilweise in dem Substrat 210 bzw. in dem Substrat 220 gebildet sein.
  • Anders als in den Ausführungsformen von 5-9 jedoch implementiert die Ausführungsform von 10 die Schutzdiode 250 in dem Logikwafer T3. Die Schutzdiode 250 weist das dotierte Gebiet 260, das in dem Substrat 220 eingebettet ist, das dotierte Gebiet 270, das in dem dotierten Gebiet 260 eingebettet ist, und das dotierte Gebiet 280, das in dem dotierten Gebiet 270 eingebettet ist, auf. Wie es in der Ausführungsform von 5-6 der Fall ist, sind die dotierten Gebiete 260 und 280 mit N-Dotierstoffen dotiert und das dotierte Gebiet 270 ist mit einem P-Dotierstoffdotiert. Die dotierten Gebiete 260 und 270 sind durch die Durchkontaktierungen und Metallleitungen eines Interconnects 330 des Logikwafers T3 elektrisch an die erste Referenzspannung (z.B. 2,8 V) bzw. die zweite Referenzspannung (z.B. -2 V) gebunden. Das dotierte Gebiet 280 ist durch die Durchkontaktierungen und Metallleitungen der Interconnect-Strukturen 310-330 elektrisch an das Gate des Transfertransistors 230 gebunden. Erneut können auch andere Spannungsreferenzwerte, die oben in Verbindung mit der Ausführungsform von 5-6 besprochen wurden, hier ebenso verwendet werden.
  • Ähnlich der Schutzdiode 250 der Ausführungsform von 5-6 bildet die Schutzdiode 250 hier P/N-Übergänge mit dem Substrat 220 und dem dotierten Gebiet 260, dem dotierten Gebiet 270 und dem dotierten Gebiet 260 und dem dotierten Gebiet 270 und dem dotierten Gebiet 280. Und ähnlich der Schutzdiode 250 der Ausführungsform von 5-6 tragen die strukturellen Konfigurationen und die elektrischen Vorspannungen der Schutzdiode 250 hier auch dazu bei, die P/N-Übergänge in umgekehrter Vorspannung zu halten, ungeachtet der Spannungswechsel des Transfertransistors 230. Mit anderen Worten, die Schutzdiode 250 trägt dazu bei, das Substrat 210 davor zu isolieren, durch den Transfertransistor 230 auf eine negative Spannung heruntergezogen zu werden.
  • 11 ist ein Ablaufdiagramm, das ein Verfahren 800 zum Fertigen einer Bildsensorvorrichtung gemäß Ausführungsformen der vorliegenden Offenbarung veranschaulicht. Das Verfahren 800 umfasst einen Schritt 810, um eine erste Seite eines Sensorwafers an eine erste Seite eines ersten Logikwafers zu bonden. Der Sensorwafer weist Pixel auf, die eingerichtet sind, Strahlung zu detektieren, die durch eine zweite Seite des Sensorwafers gegenüber der ersten Seite in den Sensorwafer eintritt. Der erste Logikwafer weist Schaltkreise auf, die eingerichtet sind, die Pixel zu betreiben. Der Sensorwafer oder der erste Logikwafer weist eine Schutzdiode auf.
  • Das Verfahren 800 umfasst einen Schritt 820, um den ersten Logikwafer von einer zweiten Seite des ersten Logikwafers gegenüber der ersten Seite auszudünnen.
  • Das Verfahren 800 umfasst einen Schritt 830, um eine Substratdurchkontaktierung (TSV) in dem ersten Logikwafer zu bilden. Die Schutzdiode schützt den Sensorwafer oder den ersten Logikwafer vor einer Beschädigung während des Bildens der TSV.
  • Das Verfahren 800 umfasst einen Schritt 840, um die zweite Seite des ersten Logikwafers an einen zweiten Logikwafer zu bonden.
  • Das Verfahren 800 umfasst einen Schritt 850, um den Sensorwafer von der zweiten Seite des Sensorwafers auszudünnen.
  • In manchen Ausführungsformen umfasst der Schritt 830 zum Bilden der TSV Durchführen eines oder mehrerer Ätz- oder Abscheidungsprozesse, in welchen Plasma verwendet wird. Die Schutzdiode schützt den Sensorwafer oder den ersten Logikwafer vor einer Beschädigung durch das Plasma.
  • In manchen Ausführungsformen wird, vor dem Schritt 810 zum Bonden der ersten Seite des Sensorwafers an die erste Seite des ersten Logikwafers, die Schutzdiode in dem Sensorwafer oder in dem ersten Logikwafer zumindest teilweise durch Folgendes gebildet: Bilden eines ersten dotierten Gebiets in einem Substrat des Sensorwafers oder in einem Substrat des ersten Logikwafers; Bilden eines zweiten dotierten Gebiets in dem ersten dotierten Gebiet, wobei das zweite dotierte Gebiet einen anderen Leitfähigkeitstyp aufweist als das erste dotierte Gebiet; und Bilden eines dritten dotierten Gebiets in dem zweiten dotierten Gebiet, wobei das dritte dotierte Gebiet einen selben Leitfähigkeitstyp wie das erste dotierte Gebiet aufweist.
  • In manchen Ausführungsformen weist der Sensorwafer ein Transfer-Gate auf.
  • Es ist klar, dass das Verfahren 800 weitere Schritte umfassen kann, die vor, während oder nach den Schritten 810-850 durchgeführt werden. Zum Beispiel kann das Verfahren 800 einen Schritt zum elektrischen Vorspannen des ersten dotierten Gebiets auf eine erste Referenzspannung wie auch einen Schritt zum elektrischen Vorspannen des zweiten dotierten Gebiets auf eine zweite Referenzspannung, die sich von der ersten Referenzspannung unterscheidet, umfassen. Eine der ersten Referenzspannung und der zweiten Referenzspannung ist eine positive Spannung, während eine andere der ersten Referenzspannung und der zweiten Referenzspannung eine negative Spannung ist. Als ein weiteres Beispiel kann das Verfahren 800 einen Schritt zum elektrischen Binden des dritten dotierten Gebiets an das Transfer-Gate umfassen. Als ein anderes Beispiel kann das Verfahren 800 einen Schritt zum elektrischen Betreiben der Bildsensorvorrichtung umfassen. Die Schutzdiode schützt die Bildsensorvorrichtung während eines elektrischen Betriebs der Bildsensorvorrichtung. Die Bildsensorvorrichtung kann durch Anlegen einer Spannung zwischen -M Volt und N Volt an das Transfer-Gate betrieben werden. Die zweite Referenzspannung ist eine negativere Spannung als -M Volt. Andere Schritte des Verfahrens 800 können Schritte zum Bilden von Farbfiltern und Mikrolinsen umfassen. Der Vereinfachung wegen sind diese zusätzlichen Schritte hier nicht ausführlich besprochen.
  • 12 veranschaulicht ein IC-Fertigungssystem 900 gemäß Ausführungsformen der vorliegenden Offenbarung. Das Fertigungssystem 900 weist mehrere Einheiten 902, 904, 906, 908, 910, 912, 914, 916 ..., N auf, die durch ein Kommunikationsnetzwerk 918 verbunden sind. Das Netzwerk 918 kann ein einzelnes Netzwerk sein oder kann eine Vielzahl unterschiedlicher Netzwerke sein, wie ein Intranet und das Internet, und kann sowohl Drahtleitungs- als auch drahtlose Kommunikationskanäle aufweisen.
  • In einer Ausführungsform stellt die Einheit 902 ein Dienstsystem zur Herstellungszusammeneinheit dar; die Einheit 904 stellt einen Benutzer, wie einen Produktentwickler dar, der die Produkte von Interesse überwacht; die Einheit 906 stellt einen Ingenieur, wie einen Verfahrensingenieur dar, um Prozesse und die relevanten Abläufe zu steuern, oder einen Apparatebauer, um die Bedingungen und Einstellungen der Bearbeitungswerkzeuge zu überwachen oder abzustimmen; die Einheit 908 stellt ein Messwerkzeug zur IC-Testung und -Messung dar; die Einheit 910 stellt ein Halbleiterbearbeitungswerkzeug, wie ein EUV-Werkzeug dar, das zum Durchführen von Lithografieprozessen verwendet wird, um die Gate-Abstandhalter einer SRAM-Vorrichtung zu definieren; die Einheit 912 stellt ein virtuelles Messmodul dar, das mit dem Bearbeitungswerkzeug 910 verbunden ist; die Einheit 914 stellt ein fortschrittliches Verarbeitungssteuermodul dar, das mit dem Bearbeitungswerkzeug 910 und zusätzlich anderen Bearbeitungswerkzeugen verbunden ist; und die Einheit 916 stellt ein Abtastmodul dar, das mit dem Bearbeitungswerkzeug 910 verbunden ist.
  • Jede Einheit kann mit anderen Einheiten interagieren und kann IC-Fertigung, Bearbeitungssteuerung und/oder Rechenkapazität für die anderen Einheiten bereitstellen und/oder solche Kapazitäten von diesen empfangen. Jede Einheit kann auch ein oder mehrere Computersysteme zum Durchführen von Berechnungen und Ausführen von Automatisierungen aufweisen. Zum Beispiel kann das fortschrittliche Bearbeitungssteuerungsmodul der Einheit 914 mehrere Computerhardware mit darin codierten Softwareanweisungen aufweisen. Die Computerhardware kann Festplatten, Flash-Laufwerke, CD-ROMs, RAM-Speicher, Anzeigevorrichtungen (z.B. Monitore), Eingabe/Ausgabe-Vorrichtung (z.B. Maus und Tastatur) aufweisen. Die Softwareanweisungen können in jeder geeigneten Programmiersprache geschrieben sein und können gestaltet sein, spezifische Aufgaben auszuführen.
  • Das IC-Fertigungssystem 900 ermöglicht Interaktion unter den Einheiten zum Zwecke der IC-Herstellung, wie auch die fortschrittliche Bearbeitungssteuerung der IC-Herstellung. In einer Ausführungsform umfasst die fortschrittliche Bearbeitungssteuerung Einstellen der Bearbeitungsbedingungen, -einstellungen und/oder -abläufe eines Bearbeitungswerkzeugs, das bei den relevanten Wafern gemäß den Messergebnissen anwendbar ist.
  • In einer anderen Ausführungsform werden die Messergebnisse aus einem Teilsatz bearbeiteter Wafer gemäß einer optimalen Abtastrate gemessen, die basierend auf Prozessqualität und/oder Produktqualität bestimmt wird. In einer weiteren Ausführungsform werden die Messergebnisse aus gewählten Feldern und Punkten des Teilsatzes bearbeiteter Wafer gemäß einem optimalen Abtastfeld/-punkt gemessen, das/der basierend auf verschiedenen Eigenschaften der Prozessqualität und/oder Produktqualität bestimmt wird.
  • Eine der Kapazitäten, die durch das IC-Fertigungssystem 900 bereitgestellt wird, kann eine Zusammenarbeit und Informationszugang in solchen Bereichen wie Design, Entwicklung und Bearbeitung, Messung und fortschrittliche Bearbeitungssteuerung ermöglichen. Eine andere Kapazität, die durch das IC-Fertigungssystem 900 bereitgestellt wird, kann Systeme zwischen Anlagen, wie zwischen dem Messwerkzeug und dem Bearbeitungswerkzeug, integrieren. Eine solche Integration ermöglicht Anlagen, ihre Aktivitäten zu koordinieren. Zum Beispiel kann Integrieren des Messwerkzeugs und des Bearbeitungswerkzeugs ermöglichen, dass Herstellungsinformationen effizienter in den Fertigungsprozess oder das APC-Modul eingegliedert werden, und kann ermöglichen, dass Waferdaten aus der Online- oder Vor-Ort-Messung mit dem Messwerkzeug in das zugehörige Bearbeitungswerkzeug integriert werden.
  • Der fortschrittliche Lithografieprozess, das Verfahren und die Materialien, wie oben beschrieben, können in vielen Anwendungen verwendet werden, enthaltend Anwendungen, wo die Transistoren als finnenartige Feldeffekttransistoren (FinFETs) implementiert sind. Zum Beispiel können die Finnen strukturiert sein, um einen relativ schmalen Abstand zwischen Strukturelementen zu erzeugen, für welche die vorangehende Offenbarung gut geeignet ist. Zusätzlich können Abstandhalter, die beim Bilden von Finnen von FinFETs verwendet werden, auch als Dorne bezeichnet, gemäß der vorangehenden Offenbarung bearbeitet werden. Es ist auch klar, dass die Transistoren auch unter Verwendung von Mehrkanalvorrichtungen, wie Gate-All-Around-Vorrichtungen (GAA-Vorrichtungen) implementiert werden können. In dem Ausmaß, in dem sich die vorliegende Offenbarung auf eine Finnenstruktur oder FinFET-Vorrichtungen bezieht, gelten solche Besprechungen gleichermaßen für die GAA-Vorrichtungen.
  • Die vorliegende Offenbarung kann Vorteile gegenüber herkömmlichen Vorrichtungen bieten. Es ist jedoch klar, dass nicht alle Vorteile hier besprochen sind, andere Ausführungsformen andere Vorteile bieten können und kein bestimmter Vorteil für eine beliebige Ausführungsform erforderlich ist. Ein Vorteil ist der Schutz der CIS-Vorrichtung während ihrer Fertigung. Wie oben besprochen, kann die Fertigung der CIS-Vorrichtung Durchführen eines oder mehrerer Prozesse umfassen, die die Verwendung von Plasma beinhalten, zum Beispiel Ätzprozesse, die zum Ätzen einer Öffnung für eine Substratdurchkontaktierung verwendet werden, Metallabscheidungsprozesse zum Füllen der geätzten Öffnung oder Veraschungsprozesse. Das Plasma aus diesen Prozessen, könnte, wenn verschiedene Komponenten der CIS-Vorrichtung (z.B. Metallisierungsstrukturelemente) diesem ausgesetzt sind, die CIS-Vorrichtung beschädigen. Durch Implementieren einer Schutzdiode in einem Sensorwafer oder in einem Logikwafer, der an den Sensorwafer gebondet ist, kann das Plasma freigesetzt oder auf andere Weise durch die Schutzdiode zerstreut werden, wodurch die Wahrscheinlichkeit verringert wird, dass das Plasma eine Beschädigung an der CIS-Vorrichtung verursacht. Ein solcher Vorteil ist ein inhärentes Ergebnis einer Implementierung der Schutzdiode auf den passenden Wafern, bevor die Plasmaprozesse durchgeführt werden.
  • Ein anderer Vorteil ist der Schutz der CIS-Vorrichtung während ihres Betriebs. Wie oben besprochen, können einige der Schaltkreise, wie der Transfertransistor des Sensorwafers, zwischen einer negativen Spannung und einem positiven Bereich wechseln. Wenn der Transfertransistor zu einer negativen Spannung wechselt, könnte er das Substrat des Logikwafers auch auf die negative Spannung herunterziehen, was unerwünscht ist, da der geplante Betrieb der Schaltkreise auf dem Logikwafer voraussetzt, dass das Substrat bei elektrischer Masse ist. Hier werden durch elektrisches Verbinden der verschiedenen dotierten Gebiete der Schutzdiode mit dem Transfertransistor und an vordefinierte Spannungsreferenzen die P/N-Übergänge der Schutzdiode bei umgekehrter Vorspannung gehalten, was einen Stromfluss verhindert und daher die Wahrscheinlichkeit verringert, dass das Substrat des Logikwafers auf eine negative Spannung des Transfertransistors heruntergezogen wird. Ein solcher Vorteil ist ein weiteres inhärentes Ergebnis der einzigartigen strukturellen Konfigurationen der Schutzdiode und der spezifischen Vorspannungsschemata, die auf diese angewendet werden. Andere Vorteile können Kompatibilität mit bestehenden Fertigungsprozessen und die Vereinfachung und geringen Kosten einer Implementierung enthalten.
  • Ein Aspekt der vorliegenden Offenbarung bezieht sich auf eine Bildsensorvorrichtung. Die Bildsensorvorrichtung weist ein erstes Substrat auf, das mehrere Pixel und zumindest einen Transistor aufweist. Die Bildsensorvorrichtung weist ein zweites Substrat auf, das an das erste Substrat gebondet ist, wobei das zweite Substrat Schaltkreise zum Interagieren mit den Pixeln aufweist. Die Bildsensorvorrichtung weist eine Schutzdiode auf, die in dem ersten Substrat oder in dem zweiten Substrat angeordnet ist. Die Schutzdiode weist Folgendes auf: ein erstes dotiertes Gebiet, ein zweites dotiertes Gebiet, das in dem ersten dotierten Gebiet angeordnet ist, und ein drittes dotiertes Gebiet, das in dem zweiten dotierten Gebiet angeordnet ist. Das erste dotierte Gebiet und das dritte dotierte Gebiet weisen einen selben Leitfähigkeitstyp auf. Das zweite dotierte Gebiet weist einen anderen Leitfähigkeitstyp auf als das erste dotierte Gebiet und das dritte dotierte Gebiet. Das dritte dotierte Gebiet ist elektrisch an den Transistor des ersten Substrats gekoppelt.
  • Ein anderer Aspekt der vorliegenden Offenbarung bezieht sich auf eine Bildsensorvorrichtung. Die Bildsensorvorrichtung weist ein Sensorsubstrat auf, wobei das Sensorsubstrat mehrere Pixel und ein Transfer-Gate aufweist. Die Pixel sind eingerichtet, Strahlung zu detektieren, die durch eine Rückseite des Sensorsubstrats in das Sensorsubstrat eintritt. Die Bildsensorvorrichtung weist ein erstes Nicht-Sensorsubstrat auf, das durch eine Vorderseite des Sensorsubstrats an das Sensorsubstrat gebondet ist, wobei das erste Nicht-Sensorsubstrat Schaltkreise aufweist, die eingerichtet sind, die Pixel zu betreiben. Die Bildsensorvorrichtung weist ein zweites Nicht-Sensorsubstrat auf, das an das erste Nicht-Sensorsubstrat gebondet ist, sodass das erste Nicht-Sensorsubstrat zwischen dem Sensorsubstrat und dem zweiten Nicht-Sensorsubstrat gebondet ist, wobei das erste Nicht-Sensorsubstrat weiter Schaltkreise aufweist, die eingerichtet sind, die Pixel zu betreiben. Die Bildsensorvorrichtung weist eine oder mehrere Schutzdioden auf, die in dem Sensorsubstrat, in dem ersten Nicht-Sensorsubstrat oder in dem zweiten Nicht-Sensorsubstrat implementiert sind. Jede der einen oder mehreren Schutzdioden weist Folgendes auf: eine erste dotierte Wanne, eine zweite dotierte Wanne, die sich innerhalb der ersten dotierten Wanne befindet, und eine dritte dotierte Wanne, die sich innerhalb der zweiten dotierten Wanne befindet. Die zweite dotierte Wanne weist einen anderen Leitfähigkeitstyp auf als die erste dotierte Wanne und die dritte dotierte Wanne. Die erste dotierte Wanne ist elektrisch an eine erste Referenzspannung gebunden. Die zweite dotierte Wanne ist elektrisch an eine zweite Referenzspannung gebunden, die sich von der ersten Referenzspannung unterscheidet. Die dritte dotierte Wanne ist elektrisch an das Transfer-Gate gebunden.
  • Ein weiterer Aspekt der vorliegenden Offenbarung bezieht sich auf ein Verfahren. Eine erste Seite eines Sensorwafers ist an eine erste Seite eines ersten Logikwafers gebondet. Der Sensorwafer weist Pixel auf, die eingerichtet sind, Strahlung zu detektieren, die durch eine zweite Seite des Sensorwafers gegenüber der ersten Seite in den Sensorwafer eintritt. Der erste Logikwafer weist Schaltkreise auf, die eingerichtet sind, die Pixel zu betreiben. Der Sensorwafer oder der erste Logikwafer weist eine Schutzdiode auf. Der erste Logikwafer wird von einer zweiten Seite des ersten Logikwafers gegenüber der ersten Seite ausgedünnt. Eine Substratdurchkontaktierung (TSV) wird in dem ersten Logikwafer gebildet. Die Schutzdiode schützt den Sensorwafer oder den ersten Logikwafer vor einer Beschädigung während des Bildens der TSV. Die zweite Seite des ersten Logikwafers ist an einen zweiten Logikwafer gebondet. Der Sensorwafer wird von der zweiten Seite des Sensorwafers ausgedünnt.
  • Das Vorangehende umreißt Merkmale einiger Ausführungsformen, sodass Fachkundige die Aspekte der vorliegenden Offenbarung besser verstehen werden. Fachkundige werden begrüßen, dass sie die vorliegende Offenbarung bereits als eine Basis dafür verwenden können, andere Prozesse und Strukturen zum Umsetzen derselben Zwecke und/oder Erzielen derselben Vorteile der hierin vorgestellten Ausführungsformen zu gestalten oder zu modifizieren. Fachkundige sollten auch erkennen, dass solche gleichwertigen Konstruktionen nicht von dem Wesen und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Abänderungen hierin vornehmen können, ohne von dem Wesen und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/322519 [0001]

Claims (20)

  1. Bildsensorvorrichtung, aufweisend: ein erstes Substrat, das mehrere Pixel und zumindest einen Transistor aufweist; ein zweites Substrat, das an das erste Substrat gebondet ist, wobei das zweite Substrat Schaltkreise zum Interagieren mit den Pixeln aufweist; und eine Schutzdiode, die in dem ersten Substrat oder in dem zweiten Substrat angeordnet ist, wobei die Schutzdiode Folgendes aufweist: ein erstes dotiertes Gebiet, ein zweites dotiertes Gebiet, das in dem ersten dotierten Gebiet angeordnet ist, und ein drittes dotiertes Gebiet, das in dem zweiten dotierten Gebiet angeordnet ist; wobei: das erste dotierte Gebiet und das dritte dotierte Gebiet einen selben Leitfähigkeitstyp aufweisen; das zweite dotierte Gebiet einen anderen Leitfähigkeitstyp aufweist als das erste dotierte Gebiet und das dritte dotierte Gebiet; und das dritte dotierte Gebiet elektrisch an den Transistor des ersten Substrats gekoppelt ist.
  2. Bildsensorvorrichtung nach Anspruch 1, wobei: das erste dotierte Gebiet elektrisch an eine erste Referenzspannung gekoppelt ist; und das zweite dotierte Gebiet elektrisch an eine zweite Referenzspannung gekoppelt ist, die sich von der ersten Referenzspannung unterscheidet.
  3. Bildsensorvorrichtung nach Anspruch 2, wobei die erste Referenzspannung eine positive Spannung ist und die zweite Referenzspannung eine negative Spannung ist.
  4. Bildsensorvorrichtung nach Anspruch 3, wobei: eine Spannung, die mit dem Transistor verknüpft ist, von -M Volt bis N Volt wechselt, wenn die Bildsensorvorrichtung in Betrieb ist; und die negative Spannung der zweiten Referenzspannung negativer als -M Volt ist.
  5. Bildsensorvorrichtung nach einem der vorstehenden Ansprüche, wobei: der Transistor ein Transfer-Gate aufweist.
  6. Bildsensorvorrichtung nach einem der vorstehenden Ansprüche, wobei: die Schutzdiode im ersten Substrat implementiert ist, nicht aber in dem zweiten Substrat; oder die Schutzdiode im zweiten Substrat implementiert ist, nicht aber in dem ersten Substrat.
  7. Bildsensorvorrichtung nach einem der vorstehenden Ansprüche, wobei: ein erstes Exemplar der Schutzdiode im ersten Substrat implementiert ist; und ein zweites Exemplar der Schutzdiode im zweiten Substrat implementiert ist.
  8. Bildsensorvorrichtung nach einem der vorstehenden Ansprüche, wobei: das erste Substrat eine erste Oberfläche und eine zweite Oberfläche gegenüber der ersten Oberfläche aufweist; das erste Substrat mehrere Pixel aufweist, die eingerichtet sind, Licht zu detektieren, das von der ersten Oberfläche in das Substrat eintritt; und das zweite Substrat an die zweite Oberfläche des ersten Substrats gebondet ist.
  9. Bildsensorvorrichtung nach einem der vorstehenden Ansprüche, weiter aufweisend ein drittes Substrat, das an das zweite Substrat oder an das erste Substrat gebondet ist.
  10. Bildsensorvorrichtung nach Anspruch 9, wobei: das erste Substrat ein Teil eines Sensorwafers ist; das zweite Substrat ein Teil eines ersten Logikwafers ist; das dritte Substrat ein Teil eines zweiten Logikwafers ist; eine erste Oberfläche des ersten Logikwafers an den zweiten Logikwafer gebondet ist; und eine zweite Oberfläche des ersten Logikwafers an den Sensorwafer gebondet ist.
  11. Bildsensorvorrichtung nach Anspruch 9, wobei: das erste Substrat ein Teil eines ersten Sensorwafers ist; das dritte Substrat ein Teil eines zweiten Sensorwafers ist; das zweite Substrat ein Teil eines Logikwafers ist; und der erste Sensorwafer durch den zweiten Sensorwafer an den Logikwafer gebondet ist.
  12. Bildsensorvorrichtung, aufweisend: ein Sensorsubstrat, wobei das Sensorsubstrat mehrere Pixel und ein Transfer-Gate aufweist, wobei die Pixel eingerichtet sind, Strahlung zu detektieren, die durch eine Rückseite des Sensorsubstrats in das Sensorsubstrat eintritt; ein erstes Nicht-Sensorsubstrat, das durch eine Vorderseite des Sensorsubstrats an das Sensorsubstrat gebondet ist, wobei das erste Nicht-Sensorsubstrat Schaltkreise aufweist, die eingerichtet sind, die Pixel zu betreiben; ein zweites Nicht-Sensorsubstrat, das an das erste Nicht-Sensorsubstrat gebondet ist, sodass das erste Nicht-Sensorsubstrat zwischen dem Sensorsubstrat und dem zweiten Nicht-Sensorsubstrat gebondet ist, wobei das erste Nicht-Sensorsubstrat weiter Schaltkreise aufweist, die eingerichtet sind, die Pixel zu betreiben; eine oder mehrere Schutzdioden, die in dem Sensorsubstrat, in dem ersten Nicht-Sensorsubstrat oder in dem zweiten Nicht-Sensorsubstrat implementiert sind; wobei: jede der einen oder mehreren Schutzdioden Folgendes aufweist: eine erste dotierte Wanne, eine zweite dotierte Wanne, die sich innerhalb der ersten dotierten Wanne befindet, und eine dritte dotierte Wanne, die sich innerhalb der zweiten dotierten Wanne befindet; die zweite dotierte Wanne einen anderen Leitfähigkeitstyp aufweist als die erste dotierte Wanne und die dritte dotierte Wanne; die erste dotierte Wanne elektrisch an eine erste Referenzspannung gebunden ist; die zweite dotierte Wanne elektrisch an eine zweite Referenzspannung gebunden ist, die sich von der ersten Referenzspannung unterscheidet; und die dritte dotierte Wanne elektrisch an das Transfer-Gate gebunden ist.
  13. Bildsensorvorrichtung nach Anspruch 12, wobei: die erste Referenzspannung eine positive Spannung ist; die zweite Referenzspannung eine negative Spannung ist; und während eines Betriebs der Bildsensorvorrichtung das Transfer-Gate eine Spannung in einem Bereich zwischen -M Volt und N Volt hat, wobei -M Volt eine weniger negative Spannung als die zweite Referenzspannung ist.
  14. Bildsensorvorrichtung nach Anspruch 12 oder 13, wobei die eine oder mehreren Schutzdioden zumindest eine erste Schutzdiode, die in dem Sensorsubstrat eingebettet ist, und eine zweite Schutzdiode, die in dem ersten Nicht-Sensorsubstrat eingebettet ist, aufweisen.
  15. Verfahren zum Fertigen einer Bildsensorvorrichtung, umfassend: Bonden einer ersten Seite eines Sensorwafers an eine erste Seite eines ersten Logikwafers, wobei der Sensorwafer Pixel aufweist, die eingerichtet sind, Strahlung zu detektieren, die durch eine zweite Seite des Sensorwafers gegenüber der ersten Seite in den Sensorwafer eintritt, wobei der erste Logikwafer Schaltkreise aufweist, die eingerichtet sind, die Pixel zu betreiben und wobei der Sensorwafer oder der erste Logikwafer eine Schutzdiode aufweist; Ausdünnen des ersten Logikwafers von einer zweiten Seite des ersten Logikwafers gegenüber der ersten Seite; Bilden einer Substratdurchkontaktierung (TSV) in dem ersten Logikwafer, wobei die Schutzdiode den Sensorwafer oder den ersten Logikwafer vor einer Beschädigung während des Bildens der TSV schützt; Bonden der zweiten Seite des ersten Logikwafers an einen zweiten Logikwafer; und Ausdünnen des Sensorwafers von der zweiten Seite des Sensorwafers.
  16. Verfahren nach Anspruch 15, wobei: das Bilden der TSV Durchführen eines oder mehrerer Ätz- oder Abscheidungsprozesse umfasst, in welchen Plasma verwendet wird; und die Schutzdiode den Sensorwafer oder den ersten Logikwafer vor einer Beschädigung durch das Plasma schützt.
  17. Verfahren nach Anspruch 15 oder 16, weiter umfassend, vor dem Bonden der ersten Seite des Sensorwafers an die erste Seite des ersten Logikwafers, Bilden der Schutzdiode in dem Sensorwafer oder in dem ersten Logikwafer zumindest teilweise durch: Bilden eines ersten dotierten Gebiets in einem Substrat des Sensorwafers oder in einem Substrat des ersten Logikwafers; Bilden eines zweiten dotierten Gebiets in dem ersten dotierten Gebiet, wobei das zweite dotierte Gebiet einen anderen Leitfähigkeitstyp aufweist als das erste dotierte Gebiet; und Bilden eines dritten dotierten Gebiets in dem zweiten dotierten Gebiet, wobei das dritte dotierte Gebiet einen selben Leitfähigkeitstyp aufweist wie das erste dotierte Gebiet.
  18. Verfahren nach Anspruch 17, wobei der Sensorwafer ein Transfer-Gate aufweist und wobei das Verfahren weiter umfasst: elektrisches Vorspannen des ersten dotierten Gebiets auf eine erste Referenzspannung; elektrisches Vorspannen des zweiten dotierten Gebiets auf eine zweite Referenzspannung, die sich von der ersten Referenzspannung unterscheidet, wobei eine der ersten Referenzspannung und der zweiten Referenzspannung eine positive Spannung ist, während eine andere der ersten Referenzspannung und der zweiten Referenzspannung eine negative Spannung ist; und elektrisches Binden des dritten dotierten Gebiets an das Transfer-Gate.
  19. Verfahren nach Anspruch 18, weiter umfassend elektrisches Betreiben der Bildsensorvorrichtung, wobei die Schutzdiode die Bildsensorvorrichtung während eines elektrischen Betriebs der Bildsensorvorrichtung schützt.
  20. Verfahren nach Anspruch 19, wobei: das elektrische Betreiben der Bildsensorvorrichtung Anlegen einer Spannung zwischen -M Volt und N Volt an das Transfer-Gate umfasst; und die zweite Referenzspannung eine negativere Spannung als -M Volt ist.
DE102023102426.4A 2022-03-22 2023-02-01 Neuartige schutzdiodenstruktur für gestapelte bildsensorvorrichtungen Pending DE102023102426A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263322519P 2022-03-22 2022-03-22
US63/322,519 2022-03-22
US17/845,624 2022-06-21
US17/845,624 US20230307437A1 (en) 2022-03-22 2022-06-21 Novel Protection Diode Structure For Stacked Image Sensor Devices

Publications (1)

Publication Number Publication Date
DE102023102426A1 true DE102023102426A1 (de) 2023-09-28

Family

ID=87930844

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102023102426.4A Pending DE102023102426A1 (de) 2022-03-22 2023-02-01 Neuartige schutzdiodenstruktur für gestapelte bildsensorvorrichtungen

Country Status (4)

Country Link
US (1) US20230307437A1 (de)
KR (1) KR20230137803A (de)
DE (1) DE102023102426A1 (de)
TW (1) TW202401806A (de)

Also Published As

Publication number Publication date
KR20230137803A (ko) 2023-10-05
US20230307437A1 (en) 2023-09-28
TW202401806A (zh) 2024-01-01

Similar Documents

Publication Publication Date Title
DE102008046101B4 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102015105451B4 (de) Verfahren und Vorrichtung zum Ausbilden rückseitig beleuchteter Bildsensoren mit eingebetteten Farbfiltern
DE60031221T2 (de) Photodiode für einen CMOS Bildsensor mit einem schwebenden Dotierungsbereich
DE112010003239B4 (de) Bildsensor-Pixelstruktur, bei welcher eine gemeinsame schwebende Diffusionszone verwendet wird
DE102018124677A1 (de) SPAD-Bildsensor und zugehöriges Herstellungsverfahren
DE102008046030A1 (de) Bildsensor und Verfahren zu seiner Herstellung
DE102018130470A1 (de) Pixelvorrichtung auf struktur tiefer grabenisolierung (dti) für bildsensor
DE102008046036A1 (de) Bildsensor und Verfahren zu seiner Herstellung
DE102008046260A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102008046034B4 (de) Bildsensor und Verfahren zu seiner Herstellung
DE102020110791A1 (de) Integrierte schaltungsstruktur, vorrichtung und verfahren
DE102020112378A1 (de) Bsi-chip mit einer rückseitenausrichtmarke
DE102020100097B4 (de) Bildsensor mit einer überlappung einer rückseitigen grabenisolationsstruktur mit einem vertikalen transfergate
DE102008046033A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102008046031A1 (de) Bildsensor und Verfahren zur Herstellung eines Bildsensors
DE102008063979A1 (de) Bildsensor und Verfahren zu seiner Herstellung
DE102008063738A1 (de) Bildsensor und Verfahren zu seiner Herstellung
DE102008051449A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102008046037A1 (de) Bildsensor und Verfahren zur Herstellung eines Bildsensors
DE102008046035A1 (de) Bildsensor und Verfahren zu seiner Herstellung
DE102009043255A1 (de) Bildsensor und Verfahren zu seiner Herstellung
DE102023102426A1 (de) Neuartige schutzdiodenstruktur für gestapelte bildsensorvorrichtungen
DE102008062489A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102021109737A1 (de) Germaniumhaltiger photodetektor und verfahren zu seiner herstellung
DE102020209822A1 (de) Sensor und verfahren zum bilden von selbigem

Legal Events

Date Code Title Description
R012 Request for examination validly filed