DE102022205327A1 - Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung - Google Patents

Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102022205327A1
DE102022205327A1 DE102022205327.3A DE102022205327A DE102022205327A1 DE 102022205327 A1 DE102022205327 A1 DE 102022205327A1 DE 102022205327 A DE102022205327 A DE 102022205327A DE 102022205327 A1 DE102022205327 A1 DE 102022205327A1
Authority
DE
Germany
Prior art keywords
region
regions
semiconductor device
conductivity type
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022205327.3A
Other languages
English (en)
Inventor
Hyuk Woo
Tae Youp KIM
Ju Hwan Lee
Min Gi Kang
Jeong Mok Ha
Tae Yang KIM
Sin A Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hyundai Mobis Co Ltd
Original Assignee
Hyundai Mobis Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210152543A external-priority patent/KR102572223B1/ko
Priority claimed from KR1020210180982A external-priority patent/KR20230009264A/ko
Priority claimed from KR1020210180983A external-priority patent/KR102627999B1/ko
Priority claimed from KR1020210188767A external-priority patent/KR20230009268A/ko
Priority claimed from KR1020220009225A external-priority patent/KR20230009275A/ko
Application filed by Hyundai Mobis Co Ltd filed Critical Hyundai Mobis Co Ltd
Publication of DE102022205327A1 publication Critical patent/DE102022205327A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Leistungshalbleitervorrichtung mit einer Halbleiterschicht auf der Basis von Siliciumcarbid (SiC), einem vertikalen Driftbereich, der so positioniert ist, dass er sich in einer vertikalen Richtung innerhalb der Halbleiterschicht erstreckt und einen ersten Leitfähigkeitstyp aufweist, einem Muldenbereich, der in mindestens einer Seite des vertikalen Driftbereichs positioniert ist, um mit dem vertikalen Driftbereich in Kontakt zu stehen, und der einen zweiten Leitfähigkeitstyp aufweist, Vertiefungs-Gate-Elektroden, die sich von einer Oberfläche der Halbleiterschicht in die Halbleiterschicht hinein erstrecken und in dem vertikalen Driftbereich und dem Muldenbereich vergraben sind, um den vertikalen Driftbereich und den Muldenbereich in einer ersten Richtung zu kreuzen, Source-Bereichen, die in dem Muldenbereich zwischen den Vertiefungs-Gate-Elektroden positioniert sind und den ersten Leitfähigkeitstyp aufweisen, und Isolierschicht-Schutzbereichen, die jeweils untere Abschnitte der Vertiefungs-Gate-Elektroden in dem vertikalen Driftbereich umgeben und den zweiten Leitfähigkeitstyp aufweisen.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der koreanischen Patentanmeldungen Nr. 10-2021-0089752, 10-2021-0152543, 10-2021-0089762, 10-2021-0180982, 10-2021-0089773, 10-2021-0180983, 10-2021-0089774, 10-2021-0188767, 10-2021-0089780 und 10-2022-0009225, die am 08. Juli 2021, 08. November 2021, 08. Juli 2021, 16. Dezember 2021, 08. Juli 2021, 16. Dezember 2021, 08. Juli 2021, 27. Dezember 2021, 08. Juli 2021 bzw. 21. Januar 2022 beim Koreanischen Patentamt eingereicht wurden.
  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft eine Halbleitervorrichtung und insbesondere eine Leistungshalbleitervorrichtung, die zur schaltenden Leistungsübertragung fähig ist, sowie ein Verfahren zu deren Herstellung.
  • HINTERGRUND
  • Eine Leistungshalbleitervorrichtung ist eine Halbleitervorrichtung, die in einer Hochspannungs- und Hochstromumgebung arbeitet. Die Leistungshalbleitervorrichtung wird in einem Bereich eingesetzt, wie z. B. bei einer Leistungstransformation, in einem Leistungswandler oder einem Wechselrichter, der ein Schalten mit hoher Leistung erfordert. Die Leistungshalbleitervorrichtung kann zum Beispiel einen Bipolartransistor mit isoliertem Gate (IGBT) oder einen Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) umfassen. Die Leistungshalbleitervorrichtung muss grundsätzlich einer höheren Spannung standhalten können. Darüber hinaus wird in letzter Zeit für die Leistungshalbleitervorrichtung zusätzlich ein Hochgeschwindigkeits-Schaltbetrieb gefordert.
  • Dementsprechend wurden Studien und Forschungsarbeiten zu einer Leistungshalbleitervorrichtung durchgeführt, die Siliziumkarbid (SiC) anstelle von herkömmlichem Silizium (Si) verwendet. Siliziumkarbid (SiC), ein Halbleitermaterial mit breiter Lücke, dessen Bandlücke größer ist als die von Silizium, kann im Vergleich zu Silizium auch bei höheren Temperaturen stabil bleiben. Außerdem weist Siliziumkarbid (SiC) ein deutlich höheres dielektrisches Durchbruchsfeld auf als Silizium (Si). Dementsprechend kann Siliziumkarbid (SiC) auch bei einer höheren Spannung stabil arbeiten. Daher hat Siliziumkarbid (SiC) eine höhere Durchbruchspannung als Silizium (Si) und weist eine ausgezeichnete Wärmeableitung auf. Somit kann Siliziumkarbid (SiC) bei hohen Temperaturen arbeiten.
  • Um die Kanaldichte einer Leistungshalbleitervorrichtung auf der Basis von Siliziumkarbid (SiC) zu erhöhen, wurde eine Gate-Struktur vom Graben-Typ mit einer vertikalen Kanalstruktur untersucht. Die Gate-Struktur vom Graben-Typ hat das Problem, dass ein elektrisches Feld auf eine Graben-Ecke konzentriert ist.
  • ZUSAMMENFASSUNG
  • Die vorliegende Offenbarung wurde gemacht, um die oben genannten Probleme zu lösen, die im Stand der Technik auftreten, während Vorteile des Standes der Technik erhalten bleiben.
  • Ein Aspekt der vorliegenden Offenbarung stellt eine Leistungshalbleitervorrichtung auf der Basis von Siliziumkarbid (SiC) bereit, die in der Lage ist, die Konzentration eines elektrischen Feldes abzuschwächen, eine Kanaldichte zu erhöhen und einen Kanalwiderstand zu verringern, sowie ein Verfahren zu deren Herstellung. Die obige Aufgabe ist jedoch ein Beispiel, und der Umfang und der Geist der vorliegenden Offenbarung sind nicht darauf beschränkt.
  • Die technischen Probleme, die durch die vorliegende Offenbarung gelöst werden sollen, sind nicht auf die oben genannten Probleme beschränkt, und alle anderen technischen Probleme, die hier nicht erwähnt sind, werden aus der folgenden Beschreibung für einen Fachmann auf dem Gebiet der vorliegenden Offenbarung klar ersichtlich.
  • Gemäß einem Aspekt der vorliegenden Offenbarung kann eine Leistungshalbleitervorrichtung umfassen: eine Halbleiterschicht auf der Basis von Siliciumcarbid (SiC), einen vertikalen Driftbereich, der so positioniert ist, dass er sich in einer vertikalen Richtung innerhalb der Halbleiterschicht erstreckt, und der einen ersten Leitfähigkeitstyp aufweist, einen Muldenbereich, der zumindest an einer Seite des vertikalen Driftbereichs positioniert ist, um mit dem vertikalen Driftbereich in der Halbleiterschicht in Kontakt zu kommen, und der einen zweiten Leitfähigkeitstyp aufweist, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, mehrere Vertiefungs-Gate-Elektroden, die sich von einer Oberfläche der Halbleiterschicht in die Halbleiterschicht hinein erstrecken und in dem vertikalen Driftbereich und dem Muldenbereich vergraben sind, um den vertikalen Driftbereich und den Muldenbereich in einer ersten Richtung zu kreuzen, mehrere Source-Bereiche, die in dem Muldenbereich zwischen den mehreren Vertiefungs-Gate-Elektroden positioniert sind und den ersten Leitfähigkeitstyp aufweisen, und mehrere Isolierschicht-Schutzbereiche, die zumindest jeweils unter den mehreren Vertiefungs-Gate-Elektroden in dem vertikalen Driftbereich positioniert sind und den zweiten Leitfähigkeitstyp aufweisen.
  • Vorzugsweise können die Isolierschicht-Schutzbereiche so geformt sein, dass sie untere Abschnitte der Vertiefungs-Gate-Elektroden umgeben.
  • Vorzugsweise kann die Leistungshalbleitervorrichtung ferner einen Säulenbereich umfassen, der unter dem Muldenbereich innerhalb der Halbleiterschicht positioniert ist, um mit dem vertikalen Driftbereich und dem Muldenbereich in Kontakt zu kommen, und der den zweiten Leitfähigkeitstyp aufweist.
  • Vorzugsweise kann ein erster Bereich des vertikalen Driftbereichs eine größere Breite aufweisen als ein zweiter Bereich des vertikalen Driftbereichs. Der erste Bereich steht in Kontakt mit dem Säulenbereich, und der zweite Bereich steht in Kontakt mit dem Muldenbereich.
  • Vorzugsweise kann die Leistungshalbleitervorrichtung ferner einen horizontalen Driftbereich umfassen, der mit dem vertikalen Driftbereich verbunden ist und unter dem Säulenbereich positioniert ist, um mit dem Säulenbereich in Kontakt zu kommen.
  • Vorzugsweise können der Muldenbereich und die Source-Bereiche auf gegenüberliegenden Seiten des vertikalen Driftbereichs positioniert sein, so dass sie um den vertikalen Driftbereich symmetrisch zueinander sind.
  • Vorzugsweise kann die Leistungshalbleitervorrichtung ferner einen Source-Kontaktbereich umfassen, der außerhalb der Vertiefungs-Gate-Elektroden angeordnet ist und mit den mehreren Source-Bereichen verbunden ist.
  • Vorzugsweise kann die Leistungshalbleitervorrichtung ferner einen Mulden-Kontaktbereich umfassen, der im Source-Kontaktbereich positioniert ist und mit dem Muldenbereich verbunden ist.
  • Vorzugsweise kann die Leistungshalbleitervorrichtung außerdem Source-Elektrodenschichten umfassen, die mit dem Source-Kontaktbereich und dem Mulden-Kontaktbereich verbunden sind.
  • Vorzugsweise können die mehreren Vertiefungs-Gate-Elektroden so positioniert sein, dass sie sich bis zu einem Teilbereich des Muldenbereichs erstrecken, während sie durch den vertikalen Driftbereich in der ersten Richtung hindurchgehen, und sie können so angeordnet sein, dass sie in einer zweiten Richtung, die die erste Richtung kreuzt, voneinander beabstandet sind.
  • Vorzugsweise können die mehreren Isolierschicht-Schutzbereiche so positioniert sein, dass sie einen gesamten Abschnitt des vertikalen Driftbereichs in der ersten Richtung kreuzen, und sie können so positioniert sein, dass sie in der zweiten Richtung voneinander beabstandet sind, ohne miteinander verbunden zu sein.
  • Vorzugsweise kann die Leistungshalbleitervorrichtung außerdem eine Platten-Gate-Elektrode umfassen, die auf der Halbleiterschicht positioniert ist und die mehreren Vertiefungs-Gate-Elektroden miteinander verbindet.
  • Vorzugsweise kann die Platten-Gate-Elektrode so auf der Halbleiterschicht positioniert sein, dass sie den vertikalen Driftbereich und die mehreren Source-Bereiche abdeckt.
  • Vorzugsweise können die mehreren Source-Bereiche so positioniert sein, dass sie von dem vertikalen Driftbereich um einen bestimmten Abstand beabstandet sind.
  • Vorzugsweise können die mehreren Source-Bereiche so positioniert sein, dass sie mit dem vertikalen Driftbereich in Kontakt kommen.
  • Gemäß einem anderen Aspekt der vorliegenden Offenbarung kann eine Leistungshalbleitervorrichtung umfassen: eine Halbleiterschicht, die Siliziumkarbid (SiC) enthält, Vertiefungs-Gates, die sich von einer Oberfläche der Halbleiterschicht in die Halbleiterschicht hinein erstrecken, Driftbereiche, die zwischen den Vertiefungs-Gates in der Halbleiterschicht positioniert sind und einen ersten Leitfähigkeitstyp aufweisen, Muldenbereiche, die zwischen den Aussparungsgates an mindestens einer Seite der Driftbereiche positioniert sind, um mit den Driftbereichen in Kontakt zu kommen, und die einen zweiten Leitfähigkeitstyp aufweisen, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, Source-Bereiche, die in den Muldenbereichen zwischen den Vertiefungs-Gates positioniert sind und den ersten Leitfähigkeitstyp aufweisen, erste Säulenbereiche, die unter den Driftbereichen und den Muldenbereichen positioniert sind, um mit den Driftbereichen in der Halbleiterschicht verbunden zu sein, und die den ersten Leitfähigkeitstyp aufweisen, und zweite Säulenbereiche, die mit den Muldenbereichen in der Halbleiterschicht verbunden sind, unter den Vertiefungs-Gates positioniert sind und den zweiten Leitfähigkeitstyp aufweisen.
  • Vorzugsweise können die zweiten Säulenbereiche untere Abschnitte der Vertiefungs-Gates umgeben.
  • Vorzugsweise können die ersten Säulenbereiche und die zweiten Säulenbereiche abwechselnd angeordnet sein, wobei sie in einer ersten Richtung miteinander in Kontakt stehen.
  • Vorzugsweise können sich die ersten Säulenbereiche und die zweiten Säulenbereiche so erstrecken, dass sie in einer zweiten Richtung, die die erste Richtung kreuzt, länger sind als die Vertiefungs-Gates.
  • Gemäß einem anderen Aspekt der vorliegenden Offenbarung kann eine Leistungshalbleitervorrichtung umfassen: eine Halbleiterschicht, die Siliziumkarbid (SiC) enthält und einen ersten Leitfähigkeitstyp aufweist, ein Vertiefungs-Gate, das in einem Graben positioniert ist, der sich von einer Oberfläche der Halbleiterschicht in die Halbleiterschicht hinein erstreckt, einen ersten Verunreinigungsbereich, der Verunreinigungen eines zweiten Leitfähigkeitstyps aufweist, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, und einen unteren Eckbereich des Grabens umgibt, und einen zweiten Verunreinigungsbereich, der Verunreinigungen des ersten Leitfähigkeitstyps aufweist und an gegenüberliegenden Seiten des Grabens positioniert ist, um mit den gegenüberliegenden Seiten des Grabens in Kontakt zu kommen.
  • Figurenliste
  • Die obigen und andere Aufgaben, Merkmale und Vorteile der vorliegenden Offenbarung werden aus der folgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen deutlicher:
    • 1 ist eine perspektivische Ansicht, die schematisch die Struktur einer Leistungshalbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt;
    • 2 ist eine Querschnittsansicht, die die Struktur entlang der Linie A-A' von 1 zeigt;
    • 3 ist eine Längsschnittansicht, die die Struktur entlang der Linie B-B' von 2 zeigt;
    • 4 ist eine Längsschnittansicht, die die Struktur entlang der Linie C-C' von 2 zeigt;
    • 5 ist eine Längsschnittansicht, die die Struktur entlang der Linie D-D' von 2 zeigt;
    • 6 ist eine graphische Ansicht, die die Veränderung des elektrischen Feldes in Abhängigkeit von der Tiefe einer Leistungshalbleitervorrichtung zeigt;
    • 7 ist eine schematische perspektivische Ansicht, die die Struktur einer Leistungshalbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung zeigt;
    • 8 ist eine schematische perspektivische Ansicht, die die Struktur einer Leistungshalbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung zeigt;
    • 9 ist eine Querschnittsansicht, die die Struktur eines Platten-Gates aus 8 zeigt;
    • 10 ist eine schematische perspektivische Ansicht, die die Struktur einer Leistungshalbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung zeigt;
    • 11 ist eine schematische perspektivische Ansicht, die die Struktur einer Leistungshalbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung zeigt;
    • 12 ist eine Querschnittsansicht, die die Struktur entlang der Linie E-E' von 11 zeigt;
    • 13 ist eine Längsschnittansicht, die die Struktur entlang der Linie F-F' von 12 zeigt;
    • 14 ist eine Längsschnittansicht, die die Struktur entlang der Linie G-G' von 12 zeigt;
    • 15 bis 19 sind perspektivische Ansichten, die schematisch ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung aus 1 zeigen;
    • 20 ist eine schematische perspektivische Ansicht, die die Struktur einer Leistungshalbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung zeigt;
    • 21 ist eine Querschnittsansicht, die die Struktur entlang der Linie A-A' von 20 zeigt;
    • 22 ist eine Längsschnittansicht, die die Struktur entlang der Linie B-B' von 21 zeigt;
    • 23 ist eine Längsschnittansicht, die die Struktur entlang der Linie C-C' von 21 zeigt;
    • 24 ist eine Längsschnittansicht, die die Struktur entlang der Linie D-D' von 21 zeigt;
    • 25 ist eine schematische perspektivische Ansicht, die die Struktur einer Leistungshalbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung zeigt;
    • 26 ist eine schematische perspektivische Ansicht, die die Struktur einer Leistungshalbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung zeigt;
    • 27 ist eine schematische perspektivische Ansicht, die die Struktur einer Leistungshalbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung zeigt;
    • 28 ist eine Querschnittsansicht, die die Struktur entlang der Linie E-E' von 27 zeigt;
    • 29 ist eine Längsschnittansicht, die die Struktur entlang der Linie F-F' von 28 zeigt;
    • 30 ist eine Längsschnittansicht, die die Struktur entlang der Linie G-G' von 28 zeigt;
    • 31 ist eine Längsschnittansicht, die die Struktur entlang der Linie H-H' von 28 zeigt;
    • 32 bis 34 sind perspektivische Ansichten, die schematisch ein Verfahren zur Herstellung eines Isolierschicht-Schutzbereichs zeigen, der einen unteren Abschnitt des Vertiefungs-Gates umgibt;
    • 35 bis 38 sind perspektivische Ansichten, die schematisch ein Verfahren zur Herstellung eines Isolierschicht-Schutzbereichs, der einen unteren Abschnitt des Vertiefungs-Gates umgibt, gemäß einer anderen Ausführungsform der vorliegenden Offenbarung zeigen;
    • 39 bis 43 sind perspektivische Ansichten, die schematisch ein Verfahren zur Herstellung eines Isolierschicht-Schutzbereichs, der einen unteren Abschnitt des Vertiefungs-Gates umgibt, gemäß einer anderen Ausführungsform der vorliegenden Offenbarung zeigen; und
    • 44 ist eine schematische perspektivische Ansicht, die die Struktur einer Leistungshalbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung zeigt.
  • DETAILLIERTE BESCHREIBUNG
  • Nachfolgend werden Ausführungsformen der vorliegenden Offenbarung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Die vorliegende Offenbarung kann jedoch in verschiedenen Formen verwirklicht werden und ist nicht so auszulegen, dass sie nur auf die nachfolgend dargestellten Ausführungsformen beschränkt ist. Vielmehr werden die folgenden Ausführungsformen als Beispiele angeführt, damit diese Offenbarung gründlich und vollständig ist und dem Fachmann das Konzept der vorliegenden Offenbarung vollständig vermittelt. Der Einfachheit halber können einige Komponenten in den beigefügten Zeichnungen übertrieben oder verkleinert dargestellt sein. Dieselben Bezugszeichen werden denselben Komponenten in den Zeichnungen zugewiesen.
  • Sofern nicht anders definiert, sind alle hier verwendeten Begriffe so zu verstehen, wie sie von einem Fachmann allgemein verstanden werden. In den beigefügten Zeichnungen ist die Größe einer Schicht und eines Bereichs zur besseren Erläuterung der allgemeinen Strukturen in der vorliegenden Offenlegung übertrieben dargestellt.
  • Gleiche Bezugszeichen bezeichnen gleiche Komponenten. Es versteht sich von selbst, dass, wenn eine Komponente, z. B. eine Schicht, ein Bereich oder ein Substrat, als „auf“ einer anderen Komponente liegend bezeichnet wird, die Komponente „direkt“ oder „indirekt“ auf der anderen Komponente liegen kann, oder dass ein oder mehrere dazwischenliegende Komponenten zwischen der Komponente und der anderen Komponente vorhanden sein können. Wird dagegen eine Komponente als direkt auf einer anderen Komponente liegend bezeichnet, so ist darunter zu verstehen, dass sich keine Zwischenkomponente dazwischen befindet.
  • 1 ist eine perspektivische Ansicht, die schematisch die Struktur einer Leistungshalbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt, und 2 ist eine Querschnittsansicht, die die Struktur entlang der Linie A-A' von 1 zeigt. 3 bis 5 sind Längsschnittansichten, die die Struktur entlang der Linie B-B', C-C' bzw. D-D' von 2 zeigen.
  • Wie in 1 bis 5 gezeigt, kann eine Leistungshalbleitervorrichtung 100 eine Halbleiterschicht 105, eine Gate-Isolierschicht 118, eine Gate-Elektrodenschicht 120, eine Zwischenschicht-Isolierschicht 130 und eine Source-Elektrodenschicht 140 umfassen. Die Leistungshalbleitervorrichtung 100 kann beispielsweise eine Leistungs-MOSFET-Struktur aufweisen.
  • Die Halbleiterschicht 105 kann eine einzelne Halbleitermaterialschicht oder mehrere Halbleitermaterialschichten umfassen. Die Halbleiterschicht 105 kann zum Beispiel eine einzelne Epitaxieschicht oder mehrere Epitaxieschichten umfassen. Alternativ kann die Halbleiterschicht 105 eine einzelne Epitaxieschicht oder mehrere Epitaxieschichten umfassen, die auf einem Halbleitersubstrat gebildet werden. Die Halbleiterschicht 105 kann zum Beispiel Siliziumkarbid (SiC) aufweisen. Alternativ kann die Halbleiterschicht 105 auch mindestens eine SiC-Epitaxieschicht umfassen.
  • Siliziumkarbid (SiC), ein Halbleitermaterial mit breiter Lücke, dessen Bandlücke größer ist als die von Silizium (Si), kann im Vergleich zu Silizium (Si) auch bei höheren Temperaturen stabil bleiben. Außerdem weist Siliziumkarbid (SiC) ein deutlich höheres dielektrisches Durchbruchsfeld auf als Silizium (Si). Dementsprechend kann Siliziumkarbid (SiC) auch bei höherer Spannung stabil arbeiten. Dementsprechend kann die Leistungshalbleitervorrichtung 100 mit der Halbleiterschicht 105 auf der Basis von Siliziumkarbid (SiC) im Vergleich zu Silizium (Si) eine bessere Wärmeableitungscharakteristik mit einer höheren Durchbruchsspannung aufweisen und kann eine stabile Betriebscharakteristik bei einer höheren Temperatur aufweisen.
  • Eine solche Halbleiterschicht 105 kann einen Driftbereich 107 umfassen. Der Driftbereich 107 kann einen ersten Leitfähigkeitstyp (N-Typ) aufweisen und kann durch Implantieren von Verunreinigungen (ein erster Leitfähigkeitstyp von Verunreinigungen) des ersten Leitfähigkeitstyps in einen Abschnitt der Halbleiterschicht 105 gebildet werden. Beispielsweise kann der Driftbereich 107 durch Implantieren von Verunreinigungen des ersten Leitfähigkeitstyps in die SiC-Epitaxieschicht gebildet werden.
  • Der Driftbereich 107 kann einen Bewegungspfad für einen Strom bereitstellen, wenn die Leistungshalbleitervorrichtung 100 in Betrieb ist. Der Driftbereich 107 kann einen horizontalen Teil 107a, der so ausgebildet ist, dass er sich in einer horizontalen Richtung an einem unteren Abschnitt der Halbleiterschicht 105 erstreckt, wodurch ein horizontaler Bewegungspfad eines Stroms bereitgestellt wird, und einen vertikalen Teil 107b umfassen, der so ausgebildet ist, dass er mit dem horizontalen Teil 107a verbunden ist, während er sich in einer vertikalen Richtung (einer Z-Richtung) innerhalb der Halbleiterschicht 105 erstreckt, wodurch ein vertikaler Bewegungspfad eines Stroms bereitgestellt wird. Zum Beispiel kann in dem Driftbereich 107 der horizontale Teil 107a einem Bereich entsprechen, der unter einem Säulenbereich 111 positioniert ist, und der vertikale Teil 107b kann einem Bereich entsprechen, der so positioniert ist, dass er mit dem horizontalen Teil 107a, einem Muldenbereich 110 und lateralen Seiten des Säulenbereichs 111 in Kontakt kommt.
  • In diesem Fall kann der vertikale Teil 107b mehrere Bereiche (geteilte vertikale Teile) umfassen, die durch Vertiefungs-Gate-Elektroden 120R geteilt sind. In der Leistungshalbleitervorrichtung gemäß der vorliegenden Ausführungsform kann jeder der mehreren geteilten vertikalen Teile 107b als vertikale Bewegungspfade eines Stroms verwendet werden.
  • Der Muldenbereich 110 kann mit dem Driftbereich 107 in der Halbleiterschicht 105 in Kontakt stehen und Verunreinigungen (ein zweiter Leitfähigkeitstyp von Verunreinigungen) des zweiten Leitfähigkeitstyps aufweisen. Der Muldenbereich 110 kann beispielsweise durch Implantation von Verunreinigungen des zweiten Leitfähigkeitstyps (des P-Typs), der dem ersten Leitfähigkeitstyp entgegengesetzt ist, in die SiC-Epitaxieschicht gebildet werden.
  • Beispielsweise kann der Muldenbereich 110 so ausgebildet sein, dass er zumindest einen Abschnitt des Driftbereichs 107 umgibt. Beispielsweise kann der Muldenbereich 110 so ausgebildet sein, dass er einen oberen Abschnitt des vertikalen Teils 107b im Driftbereich 107 umgibt. Obwohl 1 zeigt, dass der Muldenbereich 110 durch den vertikalen Teil 107b in zwei Bereiche unterteilt ist, die in einer Y-Richtung um einen bestimmten Abstand voneinander beabstandet sind, sind verschiedene Modifikationen möglich. Beispielsweise kann der Muldenbereich 110 in einer umlaufenden Form vorgesehen werden, um seitliche Seiten des vertikalen Teils 107b zu umgeben.
  • Der Säulenbereich 111 kann unter dem Muldenbereich 110 in der Halbleiterschicht 105 gebildet werden, so dass der Säulenbereich 111 mit dem Muldenbereich 110 verbunden ist. Der Säulenbereich 111 kann so ausgebildet sein, dass er mit dem Driftbereich 107 in Kontakt kommt, um einen Superübergang mit dem Driftbereich 107 zu bilden. Beispielsweise kann der Säulenbereich 111 unter dem Muldenbereich 110 so angeordnet sein, dass eine obere Fläche des Säulenbereichs 111 mit dem Muldenbereich 110 in Kontakt steht und eine seitliche Seite und eine untere Fläche des Säulenbereichs 111 mit dem vertikalen Teil 107b bzw. dem horizontalen Teil 107a des Driftbereichs 107 in Kontakt stehen.
  • Der Säulenbereich 111 kann in der Halbleiterschicht 105 so ausgebildet werden, dass er einen Leitfähigkeitstyp aufweist, der dem Leitfähigkeitstyp des Driftbereichs 107 entgegengesetzt ist, so dass der Säulenbereich 111 den Superübergang mit dem Driftbereich 107 bildet. Beispielsweise kann der Säulenbereich 111 die Verunreinigungen des zweiten Leitfähigkeitstyps aufweisen, der dem des Driftbereichs 107 entgegengesetzt ist und dem des Muldenbereichs 110 entspricht. Beispielsweise kann die Dotierungskonzentration der Verunreinigungen des zweiten Leitfähigkeitstyps des Säulenbereichs 111 gleich oder geringer sein als die Dotierungskonzentration von Verunreinigungen des zweiten Leitfähigkeitstyps des Muldenbereichs 110.
  • Gemäß einer Ausführungsform kann der Säulenbereich 111 so ausgebildet sein, dass er in einer Richtung (der Y-Richtung) eine geringere Breite als der Muldenbereich 110 aufweist. Wenn beispielsweise die Muldenbereiche 110 und die Säulenbereiche 111 so ausgebildet sind, dass sie auf gegenüberliegenden Seiten des vertikalen Teils 107b voneinander beabstandet sind, kann der Abstand (der Abstand in der Y-Richtung) zwischen den Säulenbereichen 111, die voneinander beabstandet sind, größer sein als der Abstand (der Abstand in der Y-Richtung) zwischen den Muldenbereichen 110, die voneinander beabstandet sind. Zu diesem Zweck kann in dem vertikalen Teil 107b des Driftbereichs 107 ein Bereich zwischen den Muldenbereichen 110 eine geringere Breite (Länge in der Y-Richtung) aufweisen als ein Bereich zwischen den Säulenbereichen 111.
  • Gemäß einer Ausführungsform können mehrere Säulenbereiche 111 und mehrere Driftbereiche 107 abwechselnd so angeordnet werden, dass eine laterale Seite jedes Säulenbereichs mit einer lateralen Seite jedes Driftbereichs 107 in Kontakt kommt, wodurch eine Superübergangs-Struktur gebildet wird. Darüber hinaus können die mehreren Säulenbereiche 111 und die mehreren Driftbereiche 107 abwechselnd unter einem Muldenbereich 110 angeordnet sein.
  • Source-Bereiche 112 können innerhalb des Muldenbereichs 110 gebildet werden und können den ersten Leitfähigkeitstyp aufweisen. Beispielsweise kann jeder der Source-Bereiche 112 zwischen den Vertiefungs-Gate-Elektroden 120R innerhalb des Muldenbereichs 110 gebildet werden und kann gebildet werden, wenn die Verunreinigungen des ersten Leitfähigkeitstyps in einen Teilbereich des Muldenbereichs 110 implantiert werden. Die Source-Bereiche 112 können gebildet werden, wenn die Verunreinigungen des ersten Leitfähigkeitstyps in einer höheren Konzentration als die Konzentration des Driftbereichs 107 implantiert werden.
  • Jeder der Kanalbereiche 110a kann zwischen dem vertikalen Teil 107b des Driftbereichs 107 und jedem der Source-Bereiche 112 gebildet werden. Die Kanalbereiche 110a können die Verunreinigungen des zweiten Leitfähigkeitstyps aufweisen. Da die Kanalbereiche 110a Verunreinigungen des zweiten Leitfähigkeitstyps aufweisen, der dem Leitfähigkeitstyp der Source-Bereiche 112 und des Driftbereichs 107 entgegengesetzt ist, können die Kanalbereiche 110a zusammen mit den Source-Bereichen 112 und dem Driftbereich 107 einen Diodenübergang bilden. Da die Kanalbereiche 110a die Bewegung von Ladungen nicht zulassen, wenn die Leistungshalbleitervorrichtung 100 nicht in Betrieb ist, können somit die Kanalbereiche 110a den vertikalen Teil 107b des Driftbereichs 107 von den Source-Bereichen 112 elektrisch isolieren. Wenn jedoch eine Betriebsspannung an die Gate-Elektrodenschicht 120 angelegt wird, erlauben die Kanalbereiche 110a die Bewegung von Ladungen, da ein Inversionskanal innerhalb der Kanalbereiche 110a gebildet wird. Dementsprechend können die Kanalbereiche 110a den vertikalen Teil 107b des Driftbereichs 107 mit den Source-Bereichen 112 elektrisch verbinden.
  • Obwohl in 1 die Kanalbereiche 110a so dargestellt sind, dass sie von dem Muldenbereich 110 zu unterscheiden sind, können die Kanalbereiche 110a Teil des Muldenbereichs 110 sein. Zum Beispiel können die Kanalbereiche 110a einem Bereich des Muldenbereichs 110 entsprechen, der zwischen dem vertikalen Teil 107b des Driftbereichs 107 und dem Source-Bereich 112 liegt. Die Verunreinigungen des zweiten Leitfähigkeitstyps der Kanalbereiche 110a können eine Dotierungskonzentration aufweisen, die gleich der Dotierungskonzentration der Verunreinigungen des zweiten Leitfähigkeitstyps des Muldenbereichs 110 ist oder sich von der Dotierungskonzentration der Verunreinigungen des zweiten Leitfähigkeitstyps des Muldenbereichs 110 unterscheidet, um eine Schwellenspannung einzustellen.
  • Gemäß einer Ausführungsform können der Muldenbereich 110, der Säulenbereich 111, die Kanalbereiche 110a und die Source-Bereiche 112 so ausgebildet sein, dass sie um den vertikalen Teil 107b des Driftbereichs 107 in der Y-Richtung zueinander symmetrisch sind. Beispielsweise kann jeder der Muldenbereiche 110, der Säulenbereiche 111, der Kanalbereiche 110a und der Source-Bereiche 112 erste Teile und zweite Teile umfassen, die an gegenüberliegenden Seiten des vertikalen Teils 107b des Driftbereichs 107 in der Y-Richtung angeordnet sind. Der Muldenbereich 110, der Säulenbereich 111 und die Source-Bereiche 112 können durch den vertikalen Teil 107b des Driftbereichs 107 voneinander getrennt sein oder können miteinander verbunden sein, um den vertikalen Teil 107b des Driftbereichs 107 zu umgeben.
  • Zusätzlich kann in der Halbleiterschicht 105 unter dem Driftbereich 107 ein Drainbereich 102 gebildet sein, der Verunreinigungen des ersten Leitfähigkeitstyps aufweisen kann. Beispielsweise kann der Drainbereich 102 die Verunreinigungen des ersten Leitfähigkeitstyps aufweisen, die in einer höheren Konzentration implantiert sind als die Konzentration der Verunreinigungen ersten Leitfähigkeitstyps im Driftbereich 107.
  • Gemäß einer Ausführungsform kann der Drainbereich 102 als ein SiC-Substrat des ersten Leitfähigkeitstyps bereitgestellt werden. In diesem Fall kann der Drainbereich 102 als ein Abschnitt der Halbleiterschicht 105 oder als ein von der Halbleiterschicht 105 getrenntes Substrat ausgebildet sein.
  • Mindestens ein Graben 116 kann gebildet werden, wenn die Halbleiterschicht 105 um eine bestimmte Tiefe von der Oberfläche (der oberen Oberfläche) der Halbleiterschicht 105 in die Halbleiterschicht 105 geätzt wird. Mindestens ein Graben 116 kann mehrere Gräben umfassen, die in der X-Richtung um einen bestimmten Abstand voneinander beabstandet sind. Die Gräben 116 können sich parallel zur Y-Richtung erstrecken, um durch den vertikalen Teil 107b des Driftbereichs 107 und die Kanalbereiche 110a innerhalb der Halbleiterschicht 105 hindurchzugehen.
  • Jeder der Kanalbereiche 110a kann zwischen die Gräben 116 eingefügt sein, und ein Bereich des vertikalen Teils 107b des Driftbereichs 107, der mit dem Muldenbereich 110 in Kontakt steht, kann durch die Gräben 116 in mehrere Bereiche unterteilt werden. Gemäß einer Ausführungsform kann der vertikale Teil 107b des Driftbereichs 107 in Form einer Trennwand zwischen den Gräben 116 angeordnet sein. Die Kanalbereiche 110a können an gegenüberliegenden Seiten (gegenüberliegende Seiten in der Y-Richtung) des vertikalen Teils 107b angeordnet sein, der in Form der Trennwand vorgesehen ist. Darüber hinaus können die Source-Bereiche 112 an gegenüberliegenden Seiten der Kanalbereiche 110a in der Y-Richtung positioniert sein.
  • Die Gate-Isolierschicht 118 kann zumindest auf den Innenflächen der Gräben 116 gebildet sein. Beispielsweise kann die Gate-Isolierschicht 118 auf den Innenflächen der Gräben 116 und auf der Halbleiterschicht 105 außerhalb der Gräben 116 ausgebildet sein. Die Dicke der Gate-Isolierschicht 118 kann einheitlich sein, oder ein Teil der Gate-Isolierschicht 118, der auf der unteren Fläche des Grabens 116 ausgebildet ist, kann dicker sein als ein Teil der Gate-Isolierschicht 118, der auf einer Seitenwand des Grabens 116 ausgebildet ist, so dass ein elektrisches Feld an einem unteren Teil des Grabens 116 reduziert wird.
  • Die Gate-Isolierschicht 118 kann ein isolierendes Material, wie z. B. ein Siliziumoxid, ein SiC-Oxid, ein Siliziumnitrid, ein Hafniumoxid, ein Zirkoniumoxid oder ein Aluminiumoxid, oder eine Stapelstruktur daraus umfassen.
  • Die Gate-Elektrodenschicht 120 kann auf der Gate-Isolierschicht 118 gebildet werden, um den Graben 116 zu füllen. Darüber hinaus kann die Gate-Elektrodenschicht 120 auf der Gate-Isolierschicht 118 auf der Halbleiterschicht 105 ausgebildet werden, um zumindest den Kanalbereich 110a zu bedecken. Die Gate-Elektrodenschicht 120 kann beispielsweise mehrere Vertiefungs-Gate-Elektroden 120R umfassen, die in einer X-Richtung um einen bestimmten Abstand voneinander beabstandet sind und so ausgebildet sind, dass sie in dem Graben 116 vergraben sind. Darüber hinaus kann die Gate-Elektrodenschicht 120 eine Platten-Gate-Elektrode 120P umfassen, die in einer flachen Plattenform vorgesehen ist, um die mehreren Vertiefungs-Gate-Elektroden 120R miteinander zu verbinden, während sie die Kanalbereiche 110a bedeckt.
  • Gemäß der vorliegenden Ausführungsform kann die Leistungshalbleitervorrichtung 100 eine Struktur aufweisen, bei der der Source-Bereich 112, der Kanalbereich 110a und der vertikale Teil 107b in der Y-Richtung miteinander verbunden sind, und zwar zwischen den mehreren Vertiefungs-Gate-Elektroden 120R, die unter der Platten-Gate-Elektrode 120P vorgesehen sind. Beispielsweise können der Kanalbereich 110a und der Source-Bereich 112 an gegenüberliegenden Seitenwänden des vertikalen Teils 107b, der sich in der Y-Richtung erstreckt, ausgebildet sein, um zwischen den mehreren Vertiefungs-Gate-Elektroden 120R miteinander verbunden zu werden. Der vertikale Teil 107b des Driftbereichs 107, der Kanalbereich 110a und der Source-Bereich 112, die miteinander verbunden sind, können als ein Bewegungspfad des Stroms dienen, wenn die Leistungshalbleitervorrichtung 100 arbeitet.
  • Wie oben beschrieben, umfasst die Leistungshalbleitervorrichtung 100 gemäß der vorliegenden Ausführungsform eine multilaterale Kanalstruktur, wobei der Bewegungspfad des Stroms, in dem der vertikale Teil 107b des Driftbereichs 107, der Kanalbereich 110a und der Source-Bereich 112 miteinander verbunden sind, zwischen den mehreren Vertiefungs-Gate-Elektroden 120R ausgebildet ist, so dass sich mehr Ladungen gleichzeitig bewegen. Darüber hinaus ist die Gate-Elektrodenschicht 120 auf dem Bewegungspfad so ausgebildet, dass sie drei Oberflächen (gegenüberliegende Oberflächen in der X-Richtung und die obere Oberfläche) des vertikalen Teils 107b, des Kanalbereichs 110a und des Source-Bereichs 112 umgibt, so dass sich mehr Ladungen gleichzeitig bewegen. Die Gate-Elektrodenschicht 120 kann ein leitfähiges Material, wie Polysilizium, Metall, ein Metallnitrid oder ein Metallsilizid umfassen, oder sie kann eine Stapelstruktur daraus umfassen.
  • Der Muldenbereich 110 kann in einer Tiefe ausgebildet werden, die tiefer ist als die Tiefen der Vertiefungs-Gate-Elektroden 120R, um die seitlichen Seiten und die untere Fläche der Vertiefungs-Gate-Elektroden 120R zu umgeben.
  • Die Zwischenschicht-Isolierschicht 130 kann auf der Gate-Elektrodenschicht 120 gebildet werden. Die Zwischenschicht-Isolierschicht 130 kann ein isolierendes Material, wie eine Oxidschicht, eine Nitridschicht oder eine Stapelstruktur daraus, zur elektrischen Isolierung zwischen der Gate-Elektrodenschicht 120 und der Source-Elektrodenschicht 140 umfassen.
  • Die Source-Elektrodenschicht 140 kann auf der Zwischenschicht-Isolierschicht 130 gebildet werden und mit den Source-Bereichen 112 elektrisch verbunden sein. Die Source-Elektrodenschicht 140 kann ein leitfähiges Material wie z. B. Metall umfassen.
  • Obwohl bei der obigen Beschreibung davon ausgegangen wurde, dass der erste Leitfähigkeitstyp und der zweite Leitfähigkeitstyp ein N-Typ und ein P-Typ sind, können gemäß einer Ausführungsform der erste Leitfähigkeitstyp und der zweite Leitfähigkeitstyp der P-Typ und der N-Typ sein. Genauer gesagt, wenn die Leistungshalbleitervorrichtung 100 ein MOSFET vom N-Typ ist, kann der Driftbereich 107 ein N--Bereich sein, der Source-Bereich 112 und der Drainbereich 102 können N+-Bereiche sein, und der Muldenbereich 110, der Säulenbereich 111 und der Kanalbereich 110a können P--Bereiche sein.
  • Wenn die Leistungshalbleitervorrichtung 100 in Betrieb ist, kann der Strom vom Drainbereich 102 in einer vertikalen Richtung entlang der vertikalen Teile 107b des Driftbereichs 107 fließen und dann durch den Kanalbereich 110a zum Source-Bereich 112 fließen.
  • In der oben beschriebenen Leistungshalbleitervorrichtung 100 können die Vertiefungs-Gate-Elektroden 120R in den Gräben 116 dicht parallel in einem Streifen- oder Linientyp angeordnet sein, und die Kanalbereiche 110a können zwischen den Vertiefungs-Gate-Elektroden 120R angeordnet sein, wodurch die Kanaldichte erhöht wird.
  • Darüber hinaus kann in der Leistungshalbleitervorrichtung 100 gemäß der vorliegenden Ausführungsform der Muldenbereich 110 so ausgebildet sein, dass er den unteren Abschnitt des Grabens 116 umgibt, wodurch die Konzentration des elektrischen Feldes auf den unteren Eckteil der Gate-Elektrodenschicht 120 abgeschwächt wird. Darüber hinaus kann die Leistungshalbleitervorrichtung 100 gemäß der vorliegenden Ausführungsform Isolierschicht-Schutzbereiche 115 umfassen, die einen unteren Abschnitt jeder der Vertiefungs-Gate-Elektroden 120R im vertikalen Teil 107b des Driftbereichs 107 umgeben. Die Isolierschicht-Schutzbereiche 115 können die Verunreinigungen des zweiten Leitfähigkeitstyps aufweisen.
  • Wenn die Betriebsspannung an die Gate-Elektrodenschicht 120 angelegt wird, kann sich das elektrische Feld auf die unteren Eckteile der Vertiefungs-Gate-Elektroden 120R konzentrieren. Wenn das elektrische Feld konzentriert ist, kann die Gate-Isolierschicht 118 in dem betreffenden Bereich unter Spannung stehen, so dass ein dielektrischer Durchbruch der Gate-Isolierschicht 118 verursacht werden kann. Daher können gemäß der vorliegenden Ausführungsform untere Abschnitte der Vertiefungs-Gate-Elektroden 120R, die in dem Muldenbereich 110 ausgebildet sind, von dem Muldenbereich 110 des P-Typs umgeben sein, und untere Abschnitte der Vertiefungs-Gate-Elektroden 120R, die in dem vertikalen Teil 107b des Driftbereichs 107 ausgebildet sind, können von den Isolierschicht-Schutzbereichen 115 des P-Typs umgeben sein, wodurch der dielektrische Durchbruch der Gate-Isolierschicht 118 verhindert wird, da das elektrische Feld auf die Eckteile der Gate-Isolierschicht 118 konzentriert ist.
  • Gemäß der vorliegenden Ausführungsform wird in der Leistungshalbleitervorrichtung 100, da der Strom durch die vertikalen Teile 107b des Driftbereichs 107 fließt, wenn der Isolierschicht-Schutzbereich 115 gebildet wird, der Bewegungspfad des Stroms reduziert, um einen Widerstand (JFET-Widerstand) zu erhöhen. In der Leistungshalbleitervorrichtung 100 gemäß der vorliegenden Ausführungsform kann der JFET-Widerstand jedoch durch Verwendung des Säulenbereichs 111, der zusammen mit dem Driftbereich 107 den Superübergang bildet, verringert werden. Zum Beispiel werden gemäß der vorliegenden Ausführungsform, wie in der unten beschriebenen 6 gezeigt, eine Ladungsmenge im Säulenbereich 111 und eine Ladungsmenge im Driftbereich 107 eingestellt, um den JFET-Widerstand zu verringern.
  • 6 ist eine graphische Ansicht, die die Änderung eines elektrischen Feldes in Abhängigkeit von der Tiefe einer Leistungshalbleitervorrichtung zeigt.
  • Gemäß 6 kann, wenn eine Ladungsmenge Qp des Säulenbereichs 111 größer ist als eine Ladungsmenge Qn des Driftbereichs 107 und wenn die Leistungshalbleitervorrichtung 100 in Betrieb ist, eine Durchbruchsspannung erhöht werden, indem das maximale elektrische Feld im Driftbereich 107 auf derselben Linie wie die untere Oberfläche des Säulenbereichs 111 gebildet werden kann. Wie in 6 dargestellt, kann der Gradient der Intensität des elektrischen Feldes zwischen der Position „A“ und der Position „B“ durch Einstellen der Ladungsmenge Qp des Säulenbereichs 111 gesteuert werden.
  • Beispielsweise kann die Ladungsmenge Qp des Säulenbereichs 111 größer werden als die Ladungsmenge Qn des Driftbereichs 107, indem eine Dotierungskonzentration der Verunreinigungen des zweiten Leitfähigkeitstyps des Säulenbereichs 111 höher gemacht wird als eine Dotierungskonzentration der Verunreinigungen des ersten Leitfähigkeitstyps des Driftbereichs 107, wodurch die Widerstandsspannungscharakteristik der Leistungshalbleitervorrichtung 100 verbessert wird, so dass der JFET-Widerstand reduziert wird.
  • 7 ist eine perspektivische Ansicht, die schematisch die Struktur einer Leistungshalbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung zeigt.
  • Eine Leistungshalbleitervorrichtung 100a gemäß der vorliegenden Ausführungsform wird durch teilweise Änderung der Struktur der in 1 bis 5 dargestellten Leistungshalbleitervorrichtung 100 gebildet. Daher wird auf eine doppelte Beschreibung der Struktur verzichtet, um Redundanz zu vermeiden.
  • Gemäß 7 kann die Leistungshalbleitervorrichtung 100a gemäß der vorliegenden Ausführungsform Source-Bereiche 112' aufweisen, die so ausgebildet sind, dass sie mit den vertikalen Teilen 107b des Driftbereichs 107 in Kontakt kommen. Die Source-Bereiche 112' können die Verunreinigungen des ersten Leitfähigkeitstyps aufweisen, der mit dem der Source-Bereiche 112 identisch ist.
  • In der Struktur der SiC-Halbleiterschicht 105 wird eine Potenzialsperre auf dem Bewegungspfad des Stroms aufgrund der negativen Ladungen gebildet, die erzeugt werden, da ein Kohlenstoffcluster auf der Gate-Isolierschicht 118 gebildet wird, wodurch der Strom an der Bewegung gehindert wird. Dementsprechend kann in der vorliegenden Ausführungsform, selbst wenn die Source-Bereiche 112' so ausgebildet sind, dass sie mit den vertikalen Teilen 107b des Driftbereichs 107 in Kontakt kommen, wenn die Betriebsspannung an die Gate-Elektrodenschicht 120 angelegt wird, ein Akkumulationskanal gebildet werden, um den Stromfluss zu ermöglichen. In diesem Fall kann die Betriebsspannung deutlich niedriger sein als eine Betriebsspannung zur Bildung eines Inversionskanals im Kanalbereich 110a von 1.
  • 8 ist eine schematische perspektivische Ansicht, die die Struktur einer Leistungshalbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung zeigt, und 9 ist eine Querschnittsansicht, die die Struktur eines Platten-Gates von 8 zeigt.
  • Eine Leistungshalbleitervorrichtung 100b gemäß der vorliegenden Ausführungsform wird durch teilweise Änderung der Struktur der in 1 bis 5 dargestellten Leistungshalbleitervorrichtung 100 gebildet. Daher wird auf eine doppelte Beschreibung der Struktur verzichtet, um Redundanz zu vermeiden.
  • Gemäß 8 und 9 kann in der Leistungshalbleitervorrichtung 100b gemäß der vorliegenden Ausführungsform ein Platten-Gate 120P' in einer separaten Form, wie in 9 dargestellt, anstelle einer einstückigen flachen Plattenform gebildet werden.
  • Beispielsweise wird die Platten-Gate-Elektrode (oder das Platten-Gate) 120P, wie in der oben beschriebenen 1 oder 7 dargestellt, in einer flachen Plattenform bereitgestellt, um den gesamten Abschnitt des vertikalen Teils 107b und die Kanalbereiche 110a und die Source-Bereiche 112, die an gegenüberliegenden Seiten des vertikalen Teils 107b vorgesehen sind, abzudecken. Gemäß der vorliegenden Ausführungsform kann das Platten-Gate 120P' jedoch in einer Form bereitgestellt werden, die keine Gate-Elektrodenschicht auf dem vertikalen Teil 107b aufweist. Mit anderen Worten, die Gate-Elektrodenschicht 120 hat, was den vertikalen Teil 107b betrifft, eine Form, in der die Vertiefungs-Gates 120R nur an gegenüberliegenden Seitenwänden (gegenüberliegende Seitenwände in der X-Richtung) des vertikalen Teils 107b vorhanden sind, und kann, was die Kanalbereiche 110a und die Source-Bereiche 112 betrifft, eine Form haben, in der das Vertiefungs-Gate 120R und das Plattengate 120P' drei Oberflächen der Kanalbereiche 110a und der Source-Bereiche 112 in einer umgekehrten U-Form umgeben.
  • Da, wie oben beschrieben, bei der vorliegenden Ausführungsform kein Elektrodenmaterial (eine Gate-Elektrodenschicht) auf dem vertikalen Teil 107b ausgebildet ist, kann eine parasitäre Kapazität, die aus dem Elektrodenmaterial resultiert, reduziert werden.
  • 10 ist eine schematische perspektivische Ansicht, die die Struktur einer Leistungshalbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung zeigt.
  • Gemäß 10 kann eine Leistungshalbleitervorrichtung 100c einen Isolierschicht-Schutzbereich 115 aufweisen, der so gebildet ist, dass er sich zum Muldenbereich 110 erstreckt. Verglichen mit der in 1 dargestellten Leistungshalbleitervorrichtung 100 kann die Leistungshalbleitervorrichtung 100c dieselben Komponenten wie die Leistungshalbleitervorrichtung 100 von 1 aufweisen, mit der Ausnahme, dass sich der Isolierschicht-Schutzbereich 115 weiter zum Muldenbereich 110 in der Y-Richtung erstreckt.
  • Obwohl 10 zeigt, dass die Isolierschicht-Schutzbereiche 115 in dem Muldenbereich 110 ineinander geteilt sind, weisen der Muldenbereich 110 und die Isolierschicht-Schutzbereiche 115 Verunreinigungen desselben Leitfähigkeitstyps auf. Dementsprechend sind, wenn der Muldenbereich 110 und die Isolierschicht-Schutzbereiche 115 mit der im Wesentlichen gleichen Konzentration gebildet werden, die Isolierschicht-Schutzbereiche 115 im Muldenbereich 110 nicht ineinander unterteilt, was der Leistungshalbleitervorrichtung 100 in 1 ähnlich ist.
  • 11 ist eine schematische perspektivische Ansicht, die die Struktur einer Leistungshalbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung zeigt, und 12 ist eine Querschnittsansicht, die die Struktur entlang der Linie E-E' von 12 zeigt. 13 bis 14 sind Längsschnittansichten, die die Struktur entlang der Linie F-F' bzw. G-G' von 12 zeigen.
  • Gemäß der vorliegenden Ausführungsform wird eine Leistungshalbleitervorrichtung 100b gebildet, indem die Leistungshalbleitervorrichtung 100 von 1 verwendet oder teilweise modifiziert wird. Daher wird auf eine doppelte Beschreibung verzichtet, um Redundanz zu vermeiden.
  • Gemäß 11 bis 14 kann die Leistungshalbleitervorrichtung 100d mindestens einen Gate-Bereich GR1 oder GR2 und einen Kontaktbereich CR umfassen.
  • Die Gate-Bereiche GR1 und GR2, die die Gate-Elektrodenschicht 120 umfassen, können die in 1, 7, 8 oder 10 dargestellte Struktur aufweisen, wie oben beschrieben. 11 zeigt eine Ausführungsform, bei der die Gate-Bereiche GR1 und GR2 die in 1 dargestellte Struktur aufweisen. Dementsprechend wird auf die Details der Gate-Bereiche GR1 und GR2 verzichtet.
  • Der Kontaktbereich CR, der die Source-Bereiche 112 der Gate-Bereiche GR1 und GR2 mit der Source-Elektrodenschicht 140 verbinden soll, kann an einer Seite jedes der Gate-Bereiche GR1 und GR2 positioniert sein. Der Kontaktbereich CR kann einen Driftbereich 107a, den Muldenbereich 110, den Säulenbereich 111, einen Source-Kontaktbereich 112a, einen Mulden-Kontaktbereich 114 und die Source-Elektrodenschicht 140 umfassen.
  • Der Driftbereich 107a, der Muldenbereich 110 und der Säulenbereich 111 des Kontaktbereichs CR können einstückig mit dem Driftbereich 107a, dem Muldenbereich 110 und dem Säulenbereich 111 der Gate-Bereiche GR1 bzw. GR2 ausgebildet sein. Mit anderen Worten, die Driftbereiche 107a der Gate-Bereiche GR1 und GR2 sind einstückig mit dem Driftbereich 107a des Kontaktbereichs CR ausgebildet, die Muldenbereiche 110 der Gate-Bereiche GR1 und GR2 sind einstückig mit dem Muldenbereich 110 des Kontaktbereichs CR ausgebildet, und die Säulenbereiche 111 der Gate-Bereiche GR1 und GR2 sind einstückig mit dem Säulenbereich 111 des Kontaktbereichs CR ausgebildet.
  • Die Source-Kontaktbereiche 112a dienen der Verbindung der Source-Bereiche 112 mit der Source-Elektrodenschicht 140. Der Source-Kontaktbereich 112a kann in der Y-Richtung zwischen den Gate-Bereichen GR1 und GR2 positioniert sein und kann einstückig mit den Source-Bereichen 112 ausgebildet sein. Beispielsweise können sich die Source-Bereiche 112 zum Kontaktbereich CR erstrecken. Die sich erstreckenden Source-Bereiche 112 können gemeinsam und einstückig mit äußeren Abschnitten der Vertiefungs-Gate-Elektroden 120R verbunden sein. In diesem Fall können Teile, die gemeinsam und einstückig mit den äußeren Abschnitten der Vertiefungs-Gate-Elektroden 120R verbunden sind, die Source-Kontaktbereiche 112a sein. Dementsprechend kann der Source-Kontaktbereich 112a ein Abschnitt der Source-Bereiche 112 sein. Die Source-Bereiche 112 können über den Source-Kontaktbereich 112a elektrisch mit der Source-Elektrodenschicht 140 verbunden sein.
  • Der Mulden-Kontaktbereich 114 kann im Source-Kontaktbereich 112a gebildet werden. Beispielsweise kann sich der Mulden-Kontaktbereich 114 vom Muldenbereich 110 aus erstrecken und durch den Source-Kontaktbereich 112a hindurchgehen. Mindestens ein Mulden-Kontaktbereich 114 kann in dem Source-Kontaktbereich 112a ausgebildet werden.
  • Der Mulden-Kontaktbereich 114 kann die Verunreinigungen des zweiten Leitfähigkeitstyps aufweisen. Beispielsweise kann der Mulden-Kontaktbereich 114 mit den Verunreinigungen des zweiten Leitfähigkeitstyps in einer höheren Konzentration als die Konzentration des Muldenbereichs 110 dotiert sein, um einen Kontaktwiderstand zu verringern, wenn er mit der Source-Elektrodenschicht 140 verbunden ist. Der Mulden-Kontaktbereich 114 kann ein P+-Bereich sein.
  • Die Source-Elektrodenschicht 140 des Kontaktbereichs CR kann so ausgebildet sein, dass sie mit der Source-Elektrodenschicht 140 der Gate-Bereiche GR1 und GR2 einstückig verbunden ist. Die Source-Elektrodenschicht 140 kann gemeinsam mit dem Source-Kontaktbereich 112a und dem Mulden-Kontaktbereich 114 verbunden sein.
  • Die Platten-Gate-Elektrode 120P der Gate-Bereiche GR1 und GR2 kann so ausgebildet sein, dass sie sich zu Grenzbereichen zwischen dem Kontaktbereich CR und den Gate-Bereichen GR1 und GR2 in der Y-Richtung erstreckt. Wie in 13 dargestellt, kann sich die Platten-Gate-Elektrode 120P beispielsweise in der Y-Richtung weiter in Längsrichtung erstrecken, so dass die Platten-Gate-Elektrode 120P im Vergleich zu den Vertiefungs-Gate-Elektroden 120R näher am Kontaktbereich CR liegt. Die Vertiefungs-Gate-Elektroden 120R können so ausgebildet sein, dass sie sich bis zu einem Teilbereich des Muldenbereichs 110 erstrecken, während sie durch den vertikalen Teil 107B des Driftbereichs 107 in der Y-Richtung hindurchgehen.
  • Die Source-Bereiche 112, die zwischen den Vertiefungs-Gate-Elektroden 120R gebildet werden, können gemeinsam mit dem Source-Kontaktbereich 112a verbunden sein. Die Isolierschicht-Schutzbereiche 115 können am vertikalen Teil 107b des Driftbereichs 107 gebildet werden, um den unteren Abschnitt jeder der Vertiefungs-Gate-Elektroden 120R zu umgeben.
  • Obwohl 11 bis 14 zeigen, dass der Source-Kontaktbereich 112a und der Mulden-Kontaktbereich 114 nur auf einer Seite des vertikalen Teils 107b des Driftbereichs 107 ausgebildet sind, können der Source-Kontaktbereich 112a und der Mulden-Kontaktbereich 114 in jedem unterteilten Bereich ausgebildet werden, wenn der Source-Bereich 112 und der Muldenbereich 110 in mehrere Bereiche unterteilt sind. Wenn beispielsweise die Source-Bereiche 112 und die Muldenbereiche 110, die an gegenüberliegenden Seiten des vertikalen Teils 107b vorgesehen sind, elektrisch miteinander verbunden sind, kann der Kontaktbereich CR nur an einer Seite des vertikalen Teils 107b gebildet werden, wie in 11 dargestellt. Im Gegensatz dazu können die Kontaktbereiche CR an gegenüberliegenden Seiten des vertikalen Teils 107b ausgebildet werden, wenn die Source-Bereiche 112 und die Muldenbereiche 110, die an gegenüberliegenden Seiten des vertikalen Teils 107b vorgesehen sind, elektrisch voneinander isoliert sind.
  • Da die Leistungshalbleitervorrichtung 100b in 11 zwei Gate-Bereiche GR1 und GR2 und einen zwischen den Gate-Bereichen GR1 und GR2 gebildeten Kontaktbereich CR umfassen kann, wird üblicherweise ein Kontaktbereich CR mit den beiden Gate-Bereichen GR1 und GR2 verbunden. Die Leistungshalbleitervorrichtung 100b kann jedoch einen Gate-Bereich GR1 oder GR2 und einen Kontaktbereich CR umfassen, der an einer Seite des Gate-Bereichs GR1 oder GR2 ausgebildet ist. In diesem Fall kann der Kontaktbereich CR an einer Seite des Gate-Bereichs GR1 oder GR2 in der Y-Richtung oder der X-Richtung ausgebildet sein.
  • Darüber hinaus kann die Leistungshalbleitervorrichtung 100b mehrere Gate-Bereiche und mehrere Kontaktbereiche umfassen, die zwischen den Gate-Bereichen angeordnet sind. Beispielsweise kann die Leistungshalbleitervorrichtung 100b mindestens drei Gate-Bereiche, die so angeordnet sind, dass sie in der Y-Richtung um einen bestimmten Abstand voneinander beabstandet sind, und mehrere Kontaktbereiche umfassen, von denen jeder zwischen benachbarten Gate-Bereichen angeordnet ist. In diesem Fall kann die Struktur der benachbarten Gate-Bereiche und des zwischen den benachbarten Gate-Bereichen angeordneten Kontaktbereichs die gleiche sein wie die Struktur in 11 bis 14.
  • 15 bis 19 sind perspektivische Ansichten, die schematisch ein Verfahren zur Herstellung der Leistungshalbleitervorrichtung von 1 zeigen.
  • Wie in 15 gezeigt, kann in der SiC-Halbleiterschicht 105 ein Driftbereich 107' des ersten Leitfähigkeitstyps gebildet werden. Der Driftbereich 107' kann beispielsweise auf dem Drainbereich 102 des ersten Leitfähigkeitstyps ausgebildet sein. Gemäß einer Ausführungsform kann der Drainbereich 102 in Form eines Substrats des ersten Leitfähigkeitstyps bereitgestellt werden, und der Driftbereich 107' kann in Form einer oder mehrerer Epitaxieschichten auf dem Substrat gebildet werden. Der erste Leitfähigkeitstyp kann ein N-Typ sein.
  • Als nächstes können, wie in 16 gezeigt, der Muldenbereich 110 und der Säulenbereich 111 durch Implantieren der Verunreinigungen des zweiten Leitfähigkeitstyps in den Driftbereich 107' gebildet werden. Beispielsweise werden nach der Bildung eines Maskenmusters (eines Fotoresist-Musters) auf dem Driftbereich 107', um einen Bereich für den Muldenbereich 110 zu öffnen, die Verunreinigungen des zweiten Leitfähigkeitstyps um eine bestimmte Tiefe in den Driftbereich 107' implantiert, wodurch der vertikale Teil 107b und der Muldenbereich 110 gebildet werden.
  • Der Muldenbereich 110 kann an mindestens einer Seite des vertikalen Teils 107b ausgebildet sein. Beispielsweise kann der Muldenbereich 110 an gegenüberliegenden Seiten des vertikalen Teils 107b in der Y-Richtung ausgebildet sein oder er kann so ausgebildet sein, dass er den vertikalen Teil 107b umgibt.
  • Danach kann der Säulenbereich 111 durch Implantieren der Verunreinigungen des zweiten Leitfähigkeitstyps in den Driftbereich 107' unter dem Muldenbereich 110 gebildet werden. Zum Beispiel werden nach dem Entfernen des Maskenmusters, das beim Bilden des Muldenbereichs 110 verwendet wurde, und dem Bilden eines zum Definieren des Säulenbereichs 111 dienenden Maskenmusters auf dem Driftbereich 107' die Verunreinigungen des zweiten Leitfähigkeitstyps in den unteren Abschnitt des Muldenbereichs 110 implantiert, um den Säulenbereich 111 zu bilden. In diesem Fall kann der Säulenbereich 111 so ausgebildet werden, dass der Driftbereich 107a, der eine bestimmte Dicke hat, unter dem Säulenbereich 111 vorhanden ist. Wie oben beschrieben, kann der Säulenbereich 111 des zweiten Leitfähigkeitstyps so ausgebildet sein, dass er eine untere Fläche und eine Seitenfläche aufweist, die mit dem horizontalen Teil 107a und dem vertikalen Teil 107b jedes Driftbereichs 107 in Kontakt steht, wodurch der Superübergang gebildet wird. Der Säulenbereich 111 kann so ausgebildet sein, dass die obere Fläche mit dem Muldenbereich 110 in Kontakt steht. Der zweite Leitfähigkeitstyp kann ein P-Typ sein, der dem ersten Leitfähigkeitstyp entgegengesetzt ist.
  • Obwohl die oben beschriebene Ausführungsform so beschrieben wurde, dass der Muldenbereich 110 zuerst gebildet wird und der Säulenbereich 111 unter dem Muldenbereich 110 gebildet wird, wird der Säulenbereich 111 zuerst gebildet und der Muldenbereich 110 kann auf dem Säulenbereich 111 gebildet werden.
  • Danach kann der Source-Bereich 112', der den ersten Leitfähigkeitstyp aufweist, im Muldenbereich 110 gebildet werden. Beispielsweise kann der Source-Bereich 112' durch Implantieren der Verunreinigungen des ersten Leitfähigkeitstyps in den Muldenbereich 110 gebildet werden. Der Source-Bereich 112' kann in einer bestimmten Tiefe von der Oberfläche der Halbleiterschicht 105 gebildet werden, und er kann in Form eines sich in der Längsrichtung in der X-Richtung erstreckenden Balkens ausgebildet sein. Der Source-Bereich 112' kann so ausgebildet sein, dass er von dem vertikalen Teil 107b um einen bestimmten Abstand beabstandet ist. In diesem Fall kann ein Teil in dem Muldenbereich 110, der sich zwischen dem Source-Bereich 112' und dem vertikalen Teil 107b befindet, ein Kanalbereich 110a' sein. Alternativ kann der Source-Bereich 112' so ausgebildet sein, dass er den vertikalen Teil 107b berührt, wie in 7 dargestellt.
  • Alternativ kann nach dem Implantieren der Verunreinigungen ein Wärmebehandlungsschritt zur Aktivierung oder Ausbreitung der Verunreinigungen durchgeführt werden.
  • Als Nächstes wird unter Bezugnahme auf 17 nach dem Bilden eines Maskenmusters, das zum Definieren eines Bereichs für den Graben 116 dient, auf der Halbleiterschicht 105 die Halbleiterschicht 105 bis zu einer bestimmten Tiefe geätzt, indem das Maskenmuster als eine Ätzmaske verwendet wird, wodurch die Gräben 116 gebildet werden, die so angeordnet sind, dass sie in der X-Richtung um einen bestimmten Abstand voneinander beabstandet sind. Die Gräben 116 können so ausgebildet werden, dass sie sich in der Y-Richtung mit einer Länge erstrecken, die ausreicht, um den vertikalen Teil 107b und den Kanalbereich 110a' und den Source-Bereich 112, die auf gegenüberliegenden Seiten des vertikalen Teils 107b vorgesehen sind, zu kreuzen.
  • Der Kanalbereich 110a' und der Source-Bereich 112 sind durch die Gräben 116 in mehrere Bereiche unterteilt, wodurch mehrere Kanalbereiche 110a und mehrere Source-Bereiche 112 gebildet werden. Darüber hinaus kann auch der vertikale Teil 107b durch die Gräben 116 in mehrere Bereiche unterteilt werden. Die Bereiche des vertikalen Teils 107b, die in Form von durch die Gräben 116 unterteilten Trennwänden vorgesehen sind, sowie der Kanalbereich 110a und der Source-Bereich 112, die mit jedem relevanten vertikalen Teil 107b verbunden sind, können als der Bewegungspfad für den Strom dienen. Mit anderen Worten, gemäß der vorliegenden Ausführungsform kann die Leistungshalbleitervorrichtung mehrere Bewegungspfade eines Stroms umfassen, die parallel miteinander verbunden sind, so dass eine größere Strommenge gleichzeitig fließen kann.
  • Die Gräben 116 können bis zu einer Tiefe ausgebildet werden, die geringer ist als die Tiefe des Muldenbereichs 110, so dass untere Abschnitte der Gräben 116 von dem Muldenbereich 110 umgeben sind.
  • Als Nächstes werden, wie in 19 dargestellt, die Verunreinigungen des zweiten Leitfähigkeitstyps (P-Typ) in einen Bereich für den vertikalen Teil 107b des Driftbereichs 107 in den Gräben 116 implantiert, um die Isolierschicht-Schutzbereiche 115 in dem vertikalen Teil 107b zu bilden, so dass sie den unteren Abschnitt der Gräben 116 umgeben. Nachdem beispielsweise das Maskenmuster über der Halbleiterschicht 105 gebildet wurde, um den vertikalen Teil 107b des Driftbereichs 107 in den Gräben 116 freizulegen, können die Verunreinigungen des P-Typs in den freigelegten Bereich implantiert werden. In diesem Fall werden Winkel für die lonenimplantation so eingestellt, dass die Isolierschicht-Schutzbereiche (P-Typ-Verunreinigungsbereich) 115, in die die P-Typ-Verunreinigungen im vertikalen Teil 107b implantiert werden, so gebildet werden, dass sie die unteren Abschnitte der Gräben umgeben. Die Isolierschicht-Schutzbereiche 115 können so ausgebildet sein, dass sie den gesamten Abschnitt des vertikalen Teils 107b in der Y-Richtung kreuzen und dass sie in der X-Richtung voneinander beabstandet sind, ohne miteinander verbunden zu sein. Wenn der untere Abschnitt einiger der Gräben 116 nicht abgerundet ist, kann der P-Typ-Verunreinigungsbereich 115 so ausgebildet werden, dass er unter jedem Graben 116 positioniert ist, ohne den unteren Abschnitt des Grabens 116 vollständig zu umgeben.
  • Danach können gemäß 18 die Gate-Isolierschichten 118 auf der unteren Fläche und der Seitenfläche jedes Grabens 116 gebildet werden. Die Gate-Isolierschicht 118 kann auf der Halbleiterschicht 105 gebildet werden, die einen äußeren Abschnitt des Grabens 116 darstellt. Die Gate-Isolierschicht 118 kann so ausgebildet werden, dass sie ein Oxid enthält, um die Halbleiterschicht 105 zu oxidieren, oder sie kann durch Aufbringen eines isolierenden Materials, wie z. B. eines Oxids oder eines Nitrids, auf die Halbleiterschicht 105 gebildet werden.
  • Danach können die Gate-Elektrodenschichten 120R und 120P auf der Gate-Isolierschicht 118 so ausgebildet werden, dass die Gräben 116 vergraben sind. Beispielsweise können die Gate-Elektrodenschichten 120R und 120P die Vertiefungs-Gate-Elektroden 120R, die so ausgebildet sind, dass sie in den Gräben 116 vergraben sind, und die Platten-Gate-Elektrode 120P umfassen, die in einer flachen Plattenform vorgesehen ist, um die mehreren Vertiefungs-Gate-Elektroden 120R miteinander zu verbinden, während sie die Kanalbereiche 110a abdeckt. Dementsprechend können die Platten-Gate-Elektrode 120P und die Vertiefungs-Gate-Elektrode 120R eine Struktur in Form von „n“ bilden, um drei Oberflächen (die obere Oberfläche und gegenüberliegende Seitenoberflächen) der vertikalen Teile 107b des Driftbereichs 107, der Source-Bereiche 112 und der Kanalbereiche 110a zu umgeben. Die Gate-Elektrodenschicht 120 kann durch Implantation von Verunreinigungen in Polysilizium gebildet werden, oder sie kann so ausgebildet werden, dass sie ein leitendes Metall oder ein Metallsilizid enthält.
  • Die unteren Abschnitte der Vertiefungs-Gate-Elektroden 120R können so ausgebildet werden, dass sie von dem Muldenbereich 110 und dem Isolierschicht-Schutzbereich 115 des zweiten Leitfähigkeitstyps umgeben sind, wodurch der dielektrische Durchbruch der Gate-Isolierschicht 118 verhindert wird, der entsteht, da das elektrische Feld auf den Eckteil der Gate-Isolierschicht 118 konzentriert ist.
  • Danach kann die Zwischenschicht-Isolierschicht 130 auf der Platten-Gate-Elektrode 120P gebildet werden, und die Source-Elektrodenschicht 140 kann auf der Zwischenschicht-Isolierschicht 130 gebildet werden. Die Source-Elektrodenschicht 140 kann zum Beispiel eine leitende Schicht, zum Beispiel eine Metallschicht, umfassen.
  • 20 ist eine schematische perspektivische Ansicht, die die Struktur einer Leistungshalbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung zeigt, und 21 ist eine Querschnittsansicht, die die Struktur entlang der Linie A-A' von 20 zeigt. 22 bis 24 sind Längsschnittansichten, die die Struktur entlang der Linie B-B', C-C' bzw. D-D' von 21 zeigen.
  • Wie 20 bis 24 gezeigt, kann eine Leistungshalbleitervorrichtung 200 eine Halbleiterschicht 205, eine Gate-Isolierschicht 218, eine Gate-Elektrodenschicht 220, eine Zwischenschicht-Isolierschicht 230 und eine Source-Elektrodenschicht 240 umfassen. Beispielsweise kann die Leistungshalbleitervorrichtung 200 eine Leistungs-MOSFET-Struktur aufweisen.
  • Die Halbleiterschicht 205 kann mindestens eine Halbleitermaterialschicht umfassen. Die Halbleiterschicht 205 kann zum Beispiel eine oder mehrere Epitaxieschichten umfassen. Alternativ kann die Halbleiterschicht 205 eine einzelne Epitaxieschicht oder mehrere Epitaxieschichten umfassen, die auf einem Halbleitersubstrat gebildet werden. Die Halbleiterschicht 205 kann zum Beispiel Siliziumkarbid (SiC) enthalten. Alternativ kann die Halbleiterschicht 205 auch mindestens eine SiC-Epitaxieschicht umfassen.
  • Da Siliciumcarbid (SiC) eine größere Bandlücke als Silicium (Si) aufweist, kann Siliciumcarbid (SiC) im Vergleich zu Silicium (Si) auch bei höheren Temperaturen stabil bleiben. Außerdem weist Siliciumcarbid (SiC) ein deutlich höheres dielektrisches Durchbruchsfeld auf als Silicium (Si). Dementsprechend kann Siliziumkarbid (SiC) auch bei höherer Spannung stabil arbeiten. Dementsprechend kann die Leistungshalbleitervorrichtung 200 mit der Halbleiterschicht 205, die Siliziumkarbid (SiC) enthält, eine exzellentere Wärmeableitungscharakteristik mit einer höheren Durchbruchsspannung aufweisen, und sie kann im Vergleich zu Silizium (Si) eine stabile Betriebscharakteristik bei einer höheren Temperatur aufweisen.
  • Die Halbleiterschicht 205 kann Driftbereiche 207, N-Säulenbereiche 111N und P-Säulenbereiche 111P umfassen. Im Folgenden können die N-Säulenbereiche 111N und die P-Säulenbereiche 111P als erste Säulenbereiche bzw. zweite Säulenbereiche bezeichnet werden.
  • Die Driftbereiche 207 und die N-Säulenbereiche 211N können den ersten Leitfähigkeitstyp (N-Typ) aufweisen und sie können durch Implantieren von Verunreinigungen des ersten Leitfähigkeitstyps in einen Abschnitt der Halbleiterschicht 205 gebildet werden. Beispielsweise können die Driftbereiche 207 und die N-Säulenbereiche 211N durch Implantation von Verunreinigungen des ersten Leitfähigkeitstyps in die SiC-Epitaxieschicht gebildet werden. Die Verunreinigungs-Dotierungskonzentration der Driftbereiche 207 kann der Verunreinigungs-Dotierungskonzentration der N-Säulenbereiche 211N entsprechen. Die Driftbereiche 207 und die N-Säulenbereiche 211N können zusammen durch denselben Prozess (z. B. einen Verunreinigungs-Implantationsprozess) oder durch separate Prozesse gebildet werden.
  • Die Driftbereiche 207 können zwischen Vertiefungs-Gates 220R so ausgebildet werden, dass sie in der X-Richtung voneinander beabstandet sind, so dass gegenüberliegende Seiten des Driftbereichs 207 in der X-Richtung mit Gate-Isolierschichten 218 in Kontakt kommen. Jeder der Driftbereiche 207 kann so ausgebildet sein, dass gegenüberliegende Seiten des Driftbereichs 207 in der Y-Richtung mit den Muldenbereichen 210 in Kontakt stehen. Jeder der Driftbereiche 207 kann so ausgebildet sein, dass er sich in der Z-Richtung erstreckt, um einen vertikalen Bewegungspfad für Strom bereitzustellen.
  • Die N-Säulenbereiche 211N können unter den Muldenbereichen 210 und den Driftbereichen 207 positioniert sein, so dass die Oberseiten der N-Säulenbereiche 211N mit den Muldenbereichen 210 und den Driftbereichen 207 in Kontakt kommen. Beispielsweise können die N-Säulenbereiche 211N so ausgebildet sein, dass sie sich in Längsrichtung in der Y-Richtung erstrecken, so dass die Oberseiten der N-Säulenbereiche 211N mit den Driftbereichen 207 und den an gegenüberliegenden Seiten der Driftbereiche 207 angeordneten Muldenbereichen 210 in Kontakt kommen.
  • Die N-Säulenbereiche 211N können zusammen mit den Driftbereichen 207 den Bewegungspfad eines Stroms bilden. Mit anderen Worten, die obere Fläche jedes der N-Säulenbereiche 211N ist mit einem relevanten Abschnitt der unteren Fläche des Driftbereichs 207 verbunden. Dementsprechend kann der Strom im Betrieb der Halbleitervorrichtung 200 in der vertikalen Richtung (Z-Richtung) durch die N-Säulenbereiche 211N und die Driftbereiche 207 fließen.
  • Die P-Säulenbereiche 211P können in einem zweiten Leitfähigkeitstyp (P-Typ) ausgebildet sein, der dem ersten Leitfähigkeitstyp entgegengesetzt ist. Der P-Säulenbereich 211P kann zwischen die N-Säulenbereiche 211N eingefügt werden, so dass gegenüberliegende Seiten des P-Säulenbereichs 211P in der X-Richtung mit den N-Säulenbereichen 211N in Kontakt stehen. Die P-Säulenbereiche 211P können so geformt sein, dass sie sich in der Y-Richtung in der gleichen Form wie die N-Säulenbereiche 211N in Längsrichtung erstrecken. Beispielsweise können die P-Säulenbereiche 211P und die N-Säulenbereiche 211N abwechselnd und kontinuierlich ausgebildet werden, wobei sie in der X-Richtung miteinander in Kontakt stehen. Jeder der P-Säulenbereiche 211P kann unter dem Muldenbereich 210 und den Vertiefungs-Gates 220R positioniert werden. Beispielsweise können die P-Säulenbereiche 211P so ausgebildet werden, dass sie in Kontakt mit den Muldenbereichen 210 und dem Driftbereich 207 stehen, während sie einen unteren Abschnitt (einen Bereich, in dem der Rand des P-Säulenbereichs 211P ausgebildet ist) von Gräben 216 umgeben, in denen die Vertiefungs-Gates 220R ausgebildet sind. Die P-Säulenbereiche 211P können so ausgebildet werden, dass sie mit dem Driftbereich 207 und dem N-Säulenbereich 211N in Kontakt kommen, um einen Superübergang mit dem Driftbereich 207 und dem N-Säulenbereich 211N zu bilden.
  • Die Muldenbereiche 210 können so ausgebildet sein, dass sie in der Halbleiterschicht 205 eine Seitenfläche, die mit den Driftbereichen 207 in Kontakt steht, und eine untere Fläche haben, die mit den N-Säulenbereichen 211N und den P-Säulenbereichen 211P in Kontakt steht. Die Muldenbereiche 210 können die Verunreinigungen des zweiten Leitfähigkeitstyps aufweisen, der derselbe ist wie der des P-Säulenbereichs 211P. Die Muldenbereiche 210 können beispielsweise durch Implantation der Verunreinigungen des zweiten Leitfähigkeitstyps in die SiC-Epitaxieschicht gebildet werden. Die Verunreinigungs-Dotierungskonzentration der Muldenbereiche 210 kann gleich oder höher sein als die Verunreinigungs-Dotierungskonzentration der P-Säulenbereiche 211P.
  • Die Muldenbereiche 210 können zwischen den Vertiefungs-Gates 220R angeordnet sein und auf gegenüberliegenden Seiten des Driftbereichs 207 in der Y-Richtung positioniert sein. Jeder der Muldenbereiche 210 kann einen Kanalbereich 210a umfassen. Obwohl die Muldenbereiche 210 gemäß der vorliegenden Ausführungsform nur zwischen den Vertiefungs-Gates 220R positioniert sind, können die Muldenbereiche 210 an einer Position, die sich weiter in der Y-Richtung erstreckt (ein äußerer Abschnitt der Vertiefungs-Gates in der Y-Richtung), einstückig miteinander verbunden sein, wie in 27 dargestellt. Darüber hinaus können die miteinander verbundenen Muldenbereiche 210 so ausgebildet sein, dass sie den Driftbereich 107 in einer Rundumform umgeben.
  • Die Source-Bereiche 212 können in den Muldenbereichen 210 gebildet werden und können den ersten Leitfähigkeitstyp aufweisen. Beispielsweise können die Source-Bereiche 212 auf gegenüberliegenden Seiten des Driftbereichs 207 gebildet werden, so dass sie in jedem Muldenbereich 210 von dem Driftbereich 207 beabstandet sind, und sie können durch Implantieren von Verunreinigungen des ersten Leitfähigkeitstyps in den Muldenbereich 210 gebildet werden. Die Verunreinigungs-Dotierungskonzentration der Source-Bereiche 212 kann höher sein als die Verunreinigungs-Dotierungskonzentration des Driftbereichs 207 und des N-Säulenbereichs 211N.
  • Obwohl die Source-Bereiche 212 gemäß der vorliegenden Ausführungsform nur zwischen den Vertiefungs-Gates 220R positioniert sind, können die Source-Bereiche 212 an einer Position, die sich weiter in der Y-Richtung erstreckt (ein äußerer Abschnitt der Vertiefungs-Gates in der Y-Richtung), einstückig miteinander verbunden sein, wie in 27 dargestellt, die weiter unten beschrieben wird. Darüber hinaus können die miteinander verbundenen Source-Bereiche 212 auch so ausgebildet werden, dass sie den Driftbereich 207 in einer Rundum-Form umgeben, wenn der Muldenbereich 210 so ausgebildet ist, dass er den Driftbereich 207 in einer Rundum-Form umgibt.
  • Die Kanalbereiche 210a können zwischen den Driftbereichen 207 und den Source-Bereichen 212 in den Muldenbereichen 210 angeordnet sein. Die Kanalbereiche 210a können die Verunreinigungen des zweiten Leitfähigkeitstyps aufweisen, der derselbe ist wie der der Muldenbereiche 210. Da die Kanalbereiche 210a Verunreinigungen des zweiten Leitfähigkeitstyps aufweisen, der dem Leitfähigkeitstyp der Source-Bereiche 212 und der Driftbereiche 207 entgegengesetzt ist, können die Kanalbereiche 110a zusammen mit den Source-Bereichen 212 und den Driftbereichen 207 einen Diodenübergang bilden. Da die Kanalbereiche 210a die Bewegung von Ladungen nicht zulassen, wenn die Leistungshalbleitervorrichtung 200 nicht in Betrieb ist, können die Kanalbereiche 210a die Driftbereiche 207 von den Source-Bereichen 212 elektrisch isolieren. Wenn jedoch eine Betriebsspannung an die Gate-Elektrodenschicht 220 angelegt wird, lassen die Kanalbereiche 210a die Bewegung von Ladungen zu, da ein Inversionskanal innerhalb der Kanalbereiche 210a gebildet wird. Dementsprechend können die Kanalbereiche 210a die Driftbereiche 207 mit den Source-Bereichen 212 elektrisch verbinden.
  • Obwohl 20 zeigt, dass die Kanalbereiche 210a so dargestellt sind, dass sie von den Muldenbereichen 210 zu unterscheiden sind, können die Kanalbereiche 210a Teil der Muldenbereiche 210 sein. Die Kanalbereiche 210a können einem Bereich entsprechen, der zwischen den Driftbereichen 207 und den Source-Bereichen 212 in den Muldenbereichen 210 liegt. Die Dotierungskonzentration der Verunreinigungen in den Kanalbereichen 210a kann gleich der Dotierungskonzentration der Verunreinigungen in den Muldenbereichen 210 sein oder sich von der Dotierungskonzentration der Verunreinigungen in den Muldenbereichen 210 unterscheiden, um eine Schwellenspannung einzustellen.
  • Gemäß einer Ausführungsform können die Muldenbereiche 210, die Kanalbereiche 210a und die Source-Bereiche 212 so ausgebildet sein, dass sie symmetrisch zueinander um den Driftbereich 207 in der Y-Richtung sind. Beispielsweise kann jeder der Muldenbereiche 210, der Kanalbereiche 210a und der Source-Bereiche 212 erste Teile und zweite Teile umfassen, die an gegenüberliegenden Seiten des Driftbereichs 207 in der Y-Richtung positioniert sind. Der Muldenbereich 210 und die Source-Bereiche 212 können durch den Driftbereich 207 voneinander getrennt sein, oder sie können miteinander verbunden sein, um den Driftbereich 207 zu umgeben.
  • Darüber hinaus kann in der Halbleiterschicht 205 unter den Säulenbereichen 211N und 211P ein Drain-Bereich 202 gebildet werden, der Verunreinigungen des ersten Leitfähigkeitstyps aufweisen kann. Zum Beispiel kann der Drain-Bereich 202 die Verunreinigungen des ersten Leitfähigkeitstyps aufweisen, die mit einer höheren Dotierungskonzentration implantiert sind als die Konzentration der Verunreinigungen des ersten Leitfähigkeitstyps in den N-Säulenbereichen 211N und dem Driftbereich 207.
  • Gemäß einer Ausführungsform kann der Drain-Bereich 202 als ein SiC-Substrat des ersten Leitfähigkeitstyps vorgesehen sein. In diesem Fall kann der Drain-Bereich 202 als ein Abschnitt der Halbleiterschicht 205 oder als ein von der Halbleiterschicht 205 getrenntes Substrat ausgebildet sein.
  • Mindestens ein Graben 216 kann so ausgebildet sein, dass er von einer Oberfläche der Halbleiterschicht 205 um eine bestimmte Tiefe in die Halbleiterschicht 205 eingelassen ist. Mindestens ein Graben 216 kann mehrere Gräben umfassen, die in der X-Richtung voneinander beabstandet sind. Die Gräben 216 können sich parallel in der Y-Richtung über eine bestimmte Länge erstrecken, so dass die Gräben 216 mit den Driftbereichen 207, den Kanalbereichen 210a und den Source-Bereichen 212, die auf gegenüberliegenden Seiten der Driftbereiche 207 angeordnet sind, in der Halbleiterschicht 205 in Kontakt stehen.
  • Die Kanalbereiche 210a können zwischen die Gräben 216 eingefügt werden. Die Driftbereiche 207 können durch die Gräben 216 voneinander beabstandet sein. Gemäß einer Ausführungsform können die Driftbereiche 207 in Form einer Trennwand zwischen den Gräben 216 vorgesehen sein, und die Kanalbereiche 210a können symmetrisch zueinander an gegenüberliegenden Seiten jedes Driftbereichs 207 in der Y-Richtung positioniert sein. Die Source-Bereiche 212 können an einer Seite der Kanalbereiche 210a positioniert sein.
  • Die Gate-Isolierschicht 218 kann zumindest auf Innenflächen (Seitenflächen und eine untere Fläche) der Gräben 216 ausgebildet sein. Beispielsweise kann die Gate-Isolierschicht 218 auf den Innenflächen der Gräben 216 und auf der Halbleiterschicht 205 außerhalb der Gräben 216 ausgebildet sein. Die gesamte Dicke der Gate-Isolierschicht 218 kann einheitlich sein, oder ein Abschnitt der Gate-Isolierschicht 218, der auf der unteren Fläche des Grabens 216 ausgebildet ist, kann dicker sein als ein Abschnitt der Gate-Isolierschicht 218, der auf der Seitenfläche des Grabens 216 ausgebildet ist, so dass ein elektrisches Feld an der unteren Fläche des Grabens 216 reduziert wird.
  • Die Gate-Isolierschicht 218 kann ein isolierendes Material, wie z. B. ein Siliziumoxid, ein SiC-Oxid, ein Siliziumnitrid, ein Hafniumoxid, ein Zirkoniumoxid oder ein Aluminiumoxid, oder eine Stapelstruktur daraus enthalten.
  • Eine Gate-Elektrodenschicht 220 kann auf der Gate-Isolierschicht 218 gebildet werden, um den Graben 216 zu füllen. Darüber hinaus kann die Gate-Elektrodenschicht 220 auf der Gate-Isolierschicht 218 auf der Halbleiterschicht 205 ausgebildet werden, um zumindest den Kanalbereich 210a zu bedecken. Beispielsweise kann die Gate-Elektrodenschicht 220 mehrere Vertiefungs-Gate-Elektroden 220R umfassen, die in einer X-Richtung voneinander beabstandet sind und so ausgebildet sind, dass sie in dem Graben 216 vergraben sind. Darüber hinaus kann die Gate-Elektrodenschicht 220 eine Platten-Gate-Elektrode 220P umfassen, die in einer flachen Plattenform auf der Halbleiterschicht 205 vorgesehen ist, um die mehreren Vertiefungs-Gate-Elektroden 220R miteinander zu verbinden, während sie die Kanalbereiche 210a bedeckt.
  • Gemäß der vorliegenden Ausführungsform kann die Leistungshalbleitervorrichtung 100 eine Struktur aufweisen, bei der der Source-Bereich 212, der Kanalbereich 210a und der Driftbereich 207, die in der Y-Richtung miteinander verbunden sind, zwischen den mehreren Vertiefungs-Gate-Elektroden 220R angeordnet sind, die unter der Platten-Gate-Elektrode 220P vorgesehen sind. Beispielsweise sind die Kanalbereiche 210a zwischen den Vertiefungs-Gates 220R angeordnet, so dass die Kanalbereiche 210a mit gegenüberliegenden Seitenflächen des Driftbereichs 207 in der Y-Richtung in Kontakt stehen, und der Source-Bereich 212 kann so ausgebildet sein, dass er mit einer Seitenfläche jedes der Kanalbereiche 210a verbunden ist. Der Driftbereich 207, der Kanalbereich 210a und der Source-Bereich 212, die miteinander verbunden sind, können als ein Bewegungspfad des Stroms dienen, wenn die Leistungshalbleitervorrichtung 200 arbeitet.
  • Wie oben beschrieben, umfasst die Leistungshalbleitervorrichtung 200 gemäß der vorliegenden Ausführungsform eine multilaterale Kanalstruktur, wobei der Bewegungspfad des Stroms, in dem der Driftbereich 207, der Kanalbereich 210a und der Source-Bereich 212 miteinander verbunden sind, zwischen den mehreren Gate-Elektroden 220R ausgebildet ist, so dass sich mehr Ladungen gleichzeitig bewegen. Darüber hinaus ist die Gate-Elektrodenschicht 220 auf dem Bewegungspfad des Stroms so ausgebildet, dass sie drei Oberflächen (eine obere Oberfläche und gegenüberliegende Oberflächen in der X-Richtung) des Driftbereichs 207, des Kanalbereichs 210a und des Source-Bereichs 212 umgibt, so dass sich mehr Ladungen gleichzeitig bewegen. Die Gate-Elektrodenschicht 220 kann ein leitfähiges Material, wie Polysilizium, Metall, ein Metallnitrid oder ein Metallsilizid, oder eine Stapelstruktur davon umfassen.
  • Auf der Gate-Elektrodenschicht 220 kann eine Zwischenschicht-Isolierschicht 230 gebildet werden. Die Zwischenschicht-Isolierschicht 230 kann ein isolierendes Material, wie eine Oxidschicht, eine Nitridschicht oder eine Stapelstruktur daraus, zur elektrischen Isolierung zwischen der Gate-Elektrodenschicht 220 und der Source-Elektrodenschicht 240 umfassen.
  • Die Source-Elektrodenschicht 240 kann auf der Zwischenschicht-Isolierschicht 230 gebildet werden und mit den Source-Bereichen 212 elektrisch verbunden sein. Die Source-Elektrodenschicht 240 kann ein leitfähiges Material wie z. B. Metall enthalten.
  • Obwohl in der obigen Beschreibung davon ausgegangen wurde, dass der erste Leitfähigkeitstyp und der zweite Leitfähigkeitstyp ein N-Typ und ein P-Typ sind, können gemäß einer oben beschriebenen Ausführungsform der erste Leitfähigkeitstyp und der zweite Leitfähigkeitstyp der P-Typ und der N-Typ sein. Genauer gesagt können, wenn die Leistungshalbleitervorrichtung 200 ein MOSFET vom N-Typ ist, der Driftbereich 207 und der N-Säulenbereich 211N N--Bereiche sein, der Source-Bereich 212 und der Drainbereich 202 N+-Bereiche sein, und der Muldenbereich 210, der P-Säulenbereich 211P und der Kanalbereich 210a P--Bereiche sein.
  • Gemäß der vorliegenden Ausführungsform kann in der Leistungshalbleitervorrichtung 200, wenn ein Strom vom Drain-Bereich 202 zum Source-Bereich 212 fließt, der Strom in einer vertikalen Richtung (Z-Richtung) entlang des N-Säulenbereichs 211N und des Driftbereichs 207 fließen und durch den Kanalbereich 210a zum Source-Bereich 212 fließen.
  • In der Leistungshalbleitervorrichtung 200 gemäß der vorliegenden Ausführungsform können die Vertiefungs-Gates 220R in den Gräben 216 dicht parallel in einem Streifen- oder einem Linientyp angeordnet sein, und die Kanalbereiche 210a können zwischen den Vertiefungs-Gates 220R angeordnet sein, wodurch die Kanaldichte erhöht wird.
  • Wenn die Betriebsspannung an die Gate-Elektrodenschicht 220 angelegt wird, kann sich das elektrische Feld auf die unteren Eckteile der Vertiefungs-Gates 220R konzentrieren. Wenn das elektrische Feld konzentriert ist, kann die Gate-Isolierschicht 218 in dem betreffenden Bereich stark belastet werden, so dass ein dielektrischer Durchbruch der Gate-Isolierschicht 218 verursacht werden kann. Darüber hinaus können in der Leistungshalbleitervorrichtung 200 gemäß der vorliegenden Ausführungsform die P-Säulenbereiche 211P so ausgebildet werden, dass sie den unteren Abschnitt des Grabens 216 umgeben, wodurch die Konzentration des elektrischen Feldes auf den unteren Eckteil der Gate-Elektrodenschicht 220 abgeschwächt wird, so dass der dielektrische Durchbruch der Gate-Isolierschicht 218 verhindert werden kann.
  • In der Leistungshalbleitervorrichtung 200 gemäß der vorliegenden Ausführungsform ist die Breite (die Länge in der X-Richtung) der N-Säulenbereiche 211N, die als der Bewegungspfad eines Stroms dient, aufgrund der P-Säulenbereiche 211P verengt, wodurch sich der Widerstand (JFET-Widerstand) erhöht. In der Leistungshalbleitervorrichtung 200 gemäß der vorliegenden Ausführungsform kann, wie in 6 dargestellt, der JFET-Widerstand jedoch durch Einstellen einer Ladungsmenge im P-Säulenbereich 211P und einer Ladungsmenge im N-Kanalbereich 111N verringert werden.
  • 25 ist eine schematische perspektivische Ansicht, die die Struktur einer Leistungshalbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung zeigt.
  • Eine Leistungshalbleitervorrichtung 200a gemäß der vorliegenden Ausführungsform wird durch teilweise Änderung der Struktur der in 20 bis 24 dargestellten Leistungshalbleitervorrichtung 200 gebildet. Daher wird auf eine doppelte Beschreibung der Struktur verzichtet, um Redundanz zu vermeiden.
  • Unter Bezugnahme auf 25 kann in der Leistungshalbleitervorrichtung 200a gemäß der vorliegenden Ausführungsform ein Platten-Gate 220P' in einer separaten Form, wie in 8 und 9 dargestellt, anstelle einer einstückigen flachen Plattenform gebildet werden.
  • Gemäß der vorliegenden Ausführungsform kann das Platten-Gate 220P' jedoch in einer Form bereitgestellt sein, die keine Gate-Elektrodenschicht auf dem Driftbereich 207 aufweist. Mit anderen Worten, die Gate-Elektrodenschicht 220 hat, was die Driftbereiche 207 betrifft, eine Form, in der die Vertiefungs-Gates 220R nur an gegenüberliegenden Seitenwänden der Driftbereiche 207 vorhanden sind, und kann, was die Kanalbereiche 210a und die Source-Bereiche 212 betrifft, eine Form haben, in der das Vertiefungs-Gate 220R und das Platten-Gate 220P' drei Oberflächen der Kanalbereiche 210a und der Source-Bereiche 212 in einer umgekehrten U-Form umgeben.
  • 26 ist eine schematische perspektivische Ansicht, die die Struktur einer Leistungshalbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung zeigt.
  • Eine Leistungshalbleitervorrichtung 200b gemäß der vorliegenden Ausführungsform wird durch teilweise Änderung der Struktur der in 20 bis 24 dargestellten Leistungshalbleitervorrichtung 200 gebildet. Daher wird auf eine doppelte Beschreibung der Struktur verzichtet, um Redundanz zu vermeiden.
  • Bezugnehmend auf 26 kann die Leistungshalbleitervorrichtung 200b gemäß der vorliegenden Ausführungsform Source-Bereiche 212' umfassen, die so ausgebildet sind, dass sie mit dem Driftbereich 207 in Kontakt stehen. Die Source-Bereiche 212' können die Verunreinigungen des ersten Leitfähigkeitstyps aufweisen, der derselbe ist wie der des Source-Bereichs 212.
  • In der Struktur der SiC-Halbleiterschicht 205 wird auf dem Bewegungspfad des Stroms aufgrund der negativen Ladungen, die erzeugt werden, eine Potenzialsperre gebildet, da ein Kohlenstoffcluster auf der Gate-Isolierschicht 218 gebildet wird, wodurch der Strom an der Bewegung gehindert wird. Dementsprechend kann, wie in der vorliegenden Ausführungsform, selbst wenn die Source-Bereiche 212' so ausgebildet sind, dass sie mit dem Driftbereich 207 in Kontakt kommen, wenn die Betriebsspannung an die Gate-Elektrodenschicht 220 angelegt wird, ein Akkumulationskanal gebildet werden, um den Stromfluss zu ermöglichen. In diesem Fall kann die Betriebsspannung deutlich niedriger sein als eine Betriebsspannung zur Bildung eines Inversionskanals in dem Kanalbereich 210a von 19.
  • 27 ist eine schematische perspektivische Ansicht, die die Struktur einer Leistungshalbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung zeigt, und 28 ist eine Querschnittsansicht, die die Struktur entlang der Linie E-E' von 27 zeigt. 29 bis 31 sind Längsschnittansichten, die die Struktur entlang der Linie F-F', G-G' bzw. H-H' von 28 zeigen.
  • Gemäß der vorliegenden Ausführungsform wird eine Leistungshalbleitervorrichtung 200c gebildet, indem die Leistungshalbleitervorrichtung 200 von 20 verwendet oder teilweise modifiziert wird. Daher wird auf eine doppelte Beschreibung verzichtet, um Redundanz zu vermeiden.
  • Unter Bezugnahme auf 27 bis 31 kann die Leistungshalbleitervorrichtung 200c mindestens einen Gate-Bereich GR1 oder GR2 und einen Kontaktbereich CR umfassen.
  • Die Gate-Bereiche GR1 und GR2, die die Gate-Elektrodenschicht 220 umfassen, können die in 20, 25 oder 26 dargestellte Struktur aufweisen, wie oben beschrieben. 27 zeigt eine Ausführungsform, bei der die Gate-Bereiche GR1 und GR2 die in 20 dargestellte Struktur aufweisen. Dementsprechend wird auf die Details der Gate-Bereiche GR1 und GR2 verzichtet.
  • Der Kontaktbereich CR, der die Source-Bereiche 212 der Gate-Bereiche GR1 und GR2 mit der Source-Elektrodenschicht 240 verbinden soll, kann zwischen den Gate-Bereichen GR1 und GR2 angeordnet sein. Wenn die Leistungshalbleitervorrichtung 200C nur einen Gate-Bereich GR1 oder GR2 umfasst, kann der Kontaktbereich CR an einer Seite des betreffenden Gate-Bereichs GR1 oder GR2 positioniert sein.
  • Der Kontaktbereich CR kann den N-Säulenbereich 211N, den P-Säulenbereich 211P, den Muldenbereich 210, den Source-Kontaktbereich 212a, den Mulden-Kontaktbereich 214 und eine Source-Elektrodenschicht 240 umfassen.
  • Der N-Säulenbereich 211N und der P-Säulenbereich 211P des Kontaktbereichs CR können einstückig mit dem N-Säulenbereich 211N und dem P-Säulenbereich 211P jedes der Gate-Bereiche GR1 und GR2 ausgebildet sein. Zum Beispiel können sich der N-Säulenbereich 211N und der P-Säulenbereich 211P in Längsrichtung in der Y-Richtung über die Gate-Bereiche GR1 und GR2 und den Kontaktbereich CR erstrecken.
  • Der Muldenbereich 210 des Kontaktbereichs CR kann so ausgebildet sein, dass er mit den Muldenbereichen 210 der Gate-Bereiche GR1 und GR2 einstückig ist. Beispielsweise können die Muldenbereiche 210 der Gate-Bereiche GR1 und GR2 den Kontaktbereich CR in der Y-Richtung verlängern, und die sich erstreckenden Muldenbereiche 210 können gemeinsam und einstückig mit äußeren Abschnitten der Vertiefungs-Gates 220R verbunden sein.
  • Die Source-Kontaktbereiche 212a dienen dazu, die Source-Bereiche 212 mit der Source-Elektrodenschicht 240 zu verbinden. Die Source-Kontaktbereiche 212a können so ausgebildet sein, dass sie mit den Source-Bereichen 212 der Gate-Bereiche GR1 und GR2 einstückig sind. Beispielsweise können sich die Source-Bereiche 212 der Gate-Bereiche GR1 und GR2 bis zum Kontaktbereich CR in der Y-Richtung erstrecken, und die sich erstreckenden Source-Bereiche 212 können gemeinsam und einstückig mit äußeren Abschnitten der Vertiefungs-Gates 220R verbunden sein. In diesem Fall können Teile, die gemeinsam und einstückig mit den äußeren Abschnitten der Vertiefungs-Gates 220R verbunden sind, die Source-Kontaktbereiche 212a sein. Dementsprechend kann der Source-Kontaktbereich 212a ein Abschnitt der Source-Bereiche 212 sein. Die Source-Bereiche 212 können über den Source-Kontaktbereich 212a elektrisch mit der Source-Elektrodenschicht 240 verbunden sein.
  • In dem Source-Kontaktbereich 212a kann ein Mulden-Kontaktbereich 214 gebildet werden. Der Mulden-Kontaktbereich 214 kann sich beispielsweise vom Muldenbereich 210 aus erstrecken und durch den Source-Kontaktbereich 212a hindurchgehen. Der Mulden-Kontaktbereich 214 kann innerhalb eines Source-Kontaktbereichs 212a oder mehrerer Source-Kontaktbereiche 212a ausgebildet sein.
  • Der Mulden-Kontaktbereich 214 kann die Verunreinigungen des zweiten Leitfähigkeitstyps aufweisen. Beispielsweise kann der Mulden-Kontaktbereich 214 mit den Verunreinigungen des zweiten Leitfähigkeitstyps in einer höheren Konzentration als die Konzentration des Muldenbereichs 210 dotiert sein, um einen Kontaktwiderstand zu verringern, wenn er mit der Source-Elektrodenschicht 240 verbunden ist. Der Mulden-Kontaktbereich 214 kann zum Beispiel ein P+-Bereich sein.
  • Die Source-Elektrodenschicht 240 des Kontaktbereichs CR kann so ausgebildet sein, dass sie mit der Source-Elektrodenschicht 240 der Gate-Bereiche GR1 und GR2 einstückig verbunden ist. Die Source-Elektrodenschicht 240 kann gemeinsam mit dem Source-Kontaktbereich 212a und dem Mulden-Kontaktbereich 214 verbunden sein.
  • Die Platten-Gate-Elektrode 220P jedes der Gate-Bereiche GR1 und GR2 kann so ausgebildet sein, dass sie sich bis zu Grenzbereichen zwischen dem Kontaktbereich CR und jedem der Gate-Bereiche GR1 und GR2 in der Y-Richtung erstreckt. Wie in 27 dargestellt, kann sich die Platten-Gate-Elektrode 220P beispielsweise in der Y-Richtung weiter in Längsrichtung erstrecken, so dass die Platten-Gate-Elektrode 220P im Vergleich zu den Vertiefungs-Gate-Elektroden 220R näher am Kontaktbereich CR liegt.
  • Obwohl 27 bis 31 zeigen, dass der Source-Kontaktbereich 212a und der Mulden-Kontaktbereich 214 nur auf einer Seite jedes Driftbereichs 207 ausgebildet sind, können der Source-Kontaktbereich 212a und der Mulden-Kontaktbereich 214 auf gegenüberliegenden Seiten des Driftbereichs 207 ausgebildet werden, wenn der Source-Bereich 212 und die Muldenbereiche 210 durch den Driftbereich 207 geteilt sind. Wenn beispielsweise der Source-Bereich 212 und die Muldenbereiche 210, die auf gegenüberliegenden Seiten des Driftbereichs 207 vorgesehen sind, elektrisch miteinander verbunden sind, kann der Kontaktbereich CR nur auf einer Seite des Driftbereichs 207 gebildet werden, wie in 27 dargestellt. Wenn jedoch die Source-Bereiche 212 und die Muldenbereiche 210, die an gegenüberliegenden Seiten des Driftbereichs 207 vorgesehen sind, elektrisch voneinander isoliert sind, können die Kontaktbereiche CR an gegenüberliegenden Seiten des Driftbereichs 207 gebildet werden
  • Da die Leistungshalbleitervorrichtung 200c in 27 zwei Gate-Bereiche GR1 und GR2 und einen zwischen den Gate-Bereichen GR1 und GR2 gebildeten Kontaktbereich CR umfassen kann, ist ein Kontaktbereich CR üblicherweise mit den beiden Gate-Bereichen GR1 und GR2 verbunden. Die Leistungshalbleitervorrichtung 200c kann jedoch einen Gate-Bereich GR1 oder GR2 und einen Kontaktbereich CR umfassen, der an einer Seite des Gate-Bereichs GR1 oder GR2 ausgebildet ist. In diesem Fall kann der Kontaktbereich CR an einer Seite des Gate-Bereichs GR1 oder GR2 in der X-Richtung oder der Y-Richtung ausgebildet sein.
  • Darüber hinaus kann die Leistungshalbleitervorrichtung 200c mehrere Gate-Bereiche und mehrere Kontaktbereiche umfassen, die zwischen den Gate-Bereichen angeordnet sind. Beispielsweise kann die Leistungshalbleitervorrichtung 200c mindestens drei Gate-Bereiche, die so angeordnet sind, dass sie in der Y-Richtung um einen bestimmten Abstand voneinander beabstandet sind, und mehrere Kontaktbereiche umfassen, von denen jeder zwischen benachbarten Gate-Bereichen angeordnet ist. In diesem Fall kann die Struktur der benachbarten Gate-Bereiche und des zwischen den benachbarten Gate-Bereichen angeordneten Kontaktbereichs die gleiche sein wie die Struktur in 27 bis 31.
  • 32 bis 34 sind perspektivische Ansichten, die schematisch ein Verfahren zur Herstellung eines Isolierschicht-Schutzbereichs darstellen, der einen unteren Teil des Vertiefungs-Gates umgibt.
  • Wie in 32 gezeigt, kann ein Maskenmuster 305 auf einer Halbleiterschicht 303 gebildet werden, in die Verunreinigungen des ersten Leitfähigkeitstyps implantiert sind, um einen Bereich für einen Graben für ein Vertiefungs-Gate zu definieren. In diesem Fall kann das Maskenmuster 305 ein Photoresist-Schichtmuster aufweisen. Beispielsweise kann das Maskenmuster 305 zum Freilegen einer Oberfläche des Bereichs für einen Graben für ein Vertiefungs-Gate auf der Halbleiterschicht 303 durch Ausführen eines Belichtungsprozesses und eines Entwicklungsprozesses nach dem Bilden einer Photoresistschicht auf der Halbleiterschicht 303 gebildet werden.
  • Die Halbleiterschicht 303 kann mindestens eine Halbleitermaterialschicht umfassen. Die Halbleiterschicht 303 kann zum Beispiel eine oder mehrere Epitaxieschichten umfassen. Alternativ kann die Halbleiterschicht 303 eine einzelne Epitaxieschicht oder mehrere Epitaxieschichten umfassen, die auf einem Halbleitersubstrat gebildet werden. Die Halbleiterschicht 303 kann beispielsweise Siliziumkarbid (SiC) enthalten. Alternativ kann die Halbleiterschicht 303 auch mindestens eine SiC-Epitaxieschicht umfassen. Die Halbleiterschicht 303 kann einen Bewegungspfad für einen Strom bilden, wenn der Betriebsstrom an die Gate-Elektrodenschicht 320 angelegt wird.
  • Danach kann in der Halbleiterschicht 303 ein Opfer-Verunreinigungsbereich 315' gebildet werden, indem die Verunreinigungen des zweiten Leitfähigkeitstyps in die Halbleiterschicht 303 implantiert werden, wobei das Maskenmuster 305 als lonenimplantations-Sperrschicht verwendet wird. Der Opfer-Verunreinigungsbereich 315' kann so ausgebildet werden, dass er tiefer ist als der in einem nachfolgenden Prozess auszubildende Gate-Graben, und ein unterer Abschnitt des Opfer-Verunreinigungsbereichs 315' kann so ausgebildet werden, dass er eine größere Breite als der Gate-Graben hat. Wenn beispielsweise beim Einbringen von Verunreinigungen ein Implantationswinkel eingestellt wird, kann der Opfer-Verunreinigungsbereich 315' so ausgebildet werden, dass der untere Bereich des Opfer-Verunreinigungsbereichs 315' eine größere Breite als der obere Bereich des Opfer-Verunreinigungsbereichs 315' hat, ähnlich wie die Form einer Birne.
  • Gemäß 33 können der Graben 316 für ein Gate und der Isolierschicht-Schutzbereich 315 durch Ätzen der Halbleiterschicht 303 bis zu einer bestimmten Tiefe gebildet werden, wobei das Maskenmusters 305 als Ätzsperrschicht dient. In diesem Fall kann der Graben 316 so ausgebildet werden, dass die untere Oberfläche des Grabens 316 höher liegt als die untere Oberfläche des Opfer-Verunreinigungsbereichs 315'. Da beispielsweise das als die lonenimplantationssperrschicht verwendete Photoresist-Schichtmuster als eine Ätzsperrschicht verwendet wird, wird die Halbleiterschicht 303 bis zu einer Tiefe geätzt, die geringer ist als die untere Oberfläche des Opfer-Verunreinigungsbereichs 315'. Dementsprechend kann der Bereich für den Graben 316 aus dem Opfer-Verunreinigungsbereich 315' entfernt werden, und nur ein Bereich des Opfer-Verunreinigungsbereichs 315', der einen unteren Eckbereich des Grabens 316 umgibt, bleibt übrig, um die Isolierschicht-Schutzschicht 315 zu bilden.
  • Wie in der oben beschriebenen 18 dargestellt, werden nach dem ersten Ausbilden des Grabens in der Halbleiterschicht 303 Verunreinigungen in den unteren Teil des Grabens implantiert, und Verunreinigungen, die von der inneren Oberfläche des Grabens reflektiert werden, können in einen peripheren Abschnitt einer Seitenwand des Grabens implantiert werden. Mit anderen Worten, der Bereich mit den Verunreinigungen des zweiten Leitfähigkeitstyps wird sogar im peripheren Abschnitt der Seitenwand des Grabens sowie im unteren Abschnitt des Grabens gebildet, wodurch die Bewegung eines Stroms stark unterbrochen wird. Daher wird gemäß der vorliegenden Ausführungsform nach dem ersten Implantieren von Verunreinigungen in die Halbleiterschicht 303 der Graben 316 so ausgebildet, dass der untere Teil des Grabens teilweise in dem betreffenden Verunreinigungsbereich verbleibt.
  • Danach können gemäß 34 die Gate-Isolierschichten 318 auf der unteren Fläche und der Seitenfläche jedes Grabens 316 gebildet werden. Die Gate-Isolierschicht 318 kann auf der Halbleiterschicht 305 gebildet werden, die ein äußerer Abschnitt des Grabens 316 ist. Die Gate-Isolierschicht 318 kann so ausgebildet werden, dass sie ein Oxid enthält, um die Halbleiterschicht 303 zu oxidieren, oder sie kann durch Aufbringen eines isolierenden Materials, wie z. B. eines Oxids oder eines Nitrids, auf die Halbleiterschicht 303 gebildet werden. Die gesamte Dicke der Gate-Isolierschicht 318 kann einheitlich sein, oder ein Teil der Gate-Isolierschicht 318, der auf der unteren Fläche des Grabens 316 gebildet ist, kann dicker sein als ein Abschnitt der Gate-Isolierschicht 318, der auf einer Seitenwand des Grabens 316 gebildet ist, so dass ein elektrisches Feld an einem unteren Teil des Grabens 316 reduziert wird.
  • Danach kann die Gate-Elektrodenschicht 320 gebildet werden, indem ein Gate-Elektrodenmaterial auf die Gate-Isolierschicht 318 aufgebracht wird, so dass die Gräben 316 vergraben sind. Die Gate-Elektrodenschicht 320 kann durch Implantieren von Verunreinigungen in Polysilizium gebildet werden, oder sie kann so ausgebildet werden, dass sie ein leitenden Metall oder ein Metallsilizid umfasst.
  • 35 bis 38 sind perspektivische Ansichten, die schematisch ein Verfahren zur Herstellung eines Isolierschicht-Schutzbereichs, der einen unteren Abschnitt des Vertiefungs-Gates umgibt, gemäß einer anderen Ausführungsform der vorliegenden Offenbarung zeigen.
  • Wie in 35 dargestellt, kann ein Maskenmuster 405 auf einer Halbleiterschicht 403 gebildet werden, worin Verunreinigungen des ersten Leitfähigkeitstyps implantiert werden, um einen Bereich für einen Graben für ein Gate zu definieren. In diesem Fall kann das Maskenmuster 403 ein Fotoresist-Schichtmuster aufweisen. Beispielsweise kann das Maskenmuster 405 zum Freilegen einer Oberfläche des Bereichs für den Graben für das Gate auf der Halbleiterschicht 403 gebildet werden, indem ein Belichtungsprozess und ein Entwicklungsprozess durchgeführt werden, nachdem eine Photoresistschicht auf der Halbleiterschicht 403 gebildet wurde.
  • Die Halbleiterschicht 403 kann mindestens eine Halbleitermaterialschicht umfassen. Die Halbleiterschicht 403 kann zum Beispiel eine oder mehrere Epitaxieschichten umfassen. Alternativ kann die Halbleiterschicht 403 eine einzelne Epitaxieschicht oder mehrere Epitaxieschichten umfassen, die auf einem Halbleitersubstrat gebildet werden. Die Halbleiterschicht 403 kann zum Beispiel Siliziumkarbid (SiC) enthalten. Alternativ kann die Halbleiterschicht 403 auch mindestens eine SiC-Epitaxieschicht umfassen.
  • Danach kann in der Halbleiterschicht 403 ein Opfer-Verunreinigungsbereich 415' gebildet werden, indem Verunreinigungen des zweiten Leitfähigkeitstyps in höherer Konzentration in die Halbleiterschicht 403 implantiert werden, wobei das Maskenmuster 405 als lonenimplantations-Sperrschicht verwendet wird. Ein erster Opfer-Verunreinigungsbereich 415' kann so ausgebildet werden, dass er tiefer ist als der in einem nachfolgenden Prozess auszubildende Gate-Graben, und ein unterer Teil des ersten Opfer-Verunreinigungsbereichs 415' kann so ausgebildet werden, dass er eine größere Breite als der Gate-Graben hat.
  • Wenn jedoch Verunreinigungen in höherer Konzentration implantiert werden, kann der erste Opfer-Verunreinigungsbereich 415' aufgrund der Diffusion der Verunreinigungen über einen Bereich gebildet werden, der breiter ist als der Bereich für den Graben für ein im nachfolgenden Prozess zu bildendes Gate. Beispielsweise kann der erste Opfer-Verunreinigungsbereich 415' nicht so ausgebildet werden, dass er nur den unteren Abschnitt des Grabens für das im nachfolgenden Prozess auszubildende Gate umgibt, sondern er kann so groß sein, dass er den Gate-Graben vollständig umgibt. In diesem Fall kann im Betrieb des Leistungshalbleiters der Widerstand (JFET-Widerstand) im Bewegungspfad des Stroms stark erhöht sein.
  • Gemäß 36 werden dann, um einen Anstieg des Widerstands aufgrund der oben beschriebenen Diffusion von Verunreinigungen zu verhindern, die Verunreinigungen des ersten Leitfähigkeitstyps in die Halbleiterschicht 403 implantiert, wobei das Maskenmuster 405 als eine lonenimplantations-Sperrschicht verwendet wird. Beispielsweise kann ein zweiter Opfer-Verunreinigungsbereich 415" gebildet werden, indem die Verunreinigungen des ersten Leitfähigkeitstyps in die Halbleiterschicht 403 implantiert werden, so dass nur der untere Abschnitt des ersten Opfer-Verunreinigungsbereichs 415' bis zu einer bestimmten Höhe verbleibt und ein verbleibender Abschnitt des ersten Opfer-Verunreinigungsbereichs 415' entfernt wird.
  • Gemäß 37 können der Graben 416 für ein Gate und der Isolierschicht-Schutzbereich 415 durch Ätzen der Halbleiterschicht 403 und des zweiten Opfer-Verunreinigungsbereichs 415" gebildet werden, wobei das Maskenmuster 403 als die Ätzsperrschicht verwendet wird. In diesem Fall ist die untere Fläche des Grabens 416 für das Gate niedriger als die obere Fläche des zweiten Opfer-Verunreinigungsbereichs 415" und höher als die untere Fläche des zweiten Opfer-Verunreinigungsbereichs 415".
  • Beispielsweise wird der Graben 416 für das Gate unter Verwendung eines Fotoresist-Schichtmusters, das als die lonenimplantations-Sperrschicht verwendet wird, als die Ätzsperrschicht ausgebildet. In diesem Fall kann der Graben 416 für das Gate bis zu einer Tiefe ausgebildet werden, bei der ein unterer Abschnitt (unterer Eckabschnitt) des Grabens 416 von dem zweiten Opfer-Verunreinigungsbereich 415" umgeben ist.
  • Wenn Verunreinigungen in den Graben implantiert werden, nachdem der Graben zunächst in der Halbleiterschicht 403 gebildet wurde, können die von der Innenfläche des Grabens reflektierten Verunreinigungen in einen peripheren Abschnitt einer Seitenwand des Grabens implantiert werden, so dass der Bereich mit den Verunreinigungen des zweiten Leitfähigkeitstyps nur den unteren Abschnitt des Grabens 416 umgibt. Mit anderen Worten, der Bereich mit den Verunreinigungen des zweiten Leitfähigkeitstyps ist sogar in dem peripheren Abschnitt der Seitenwand des Grabens sowie dem unteren Abschnitt des Grabens gebildet, wodurch die Bewegung eines Stroms stark unterbrochen wird. Daher wird gemäß der vorliegenden Ausführungsform, nachdem der Isolierschicht-Schutzbereich 415 zunächst auf der Halbleiterschicht 403 gebildet wird, der Graben 416 für das Gate gebildet.
  • Danach können gemäß 38 die Gate-Isolierschichten 418 auf der unteren Fläche und der Seitenfläche jedes Grabens 416 für das Gate gebildet werden. Die Gate-Isolierschicht 418 kann auf der Halbleiterschicht 403 gebildet werden, die einen äußeren Abschnitt des Grabens 416 darstellt. Die Gate-Isolierschicht 418 kann so ausgebildet werden, dass sie ein Oxid enthält, das durch Oxidation der Halbleiterschicht 403 gebildet wird, oder sie kann durch Abscheidung eines isolierenden Materials, wie z. B. eines Oxids oder eines Nitrids, auf der Halbleiterschicht 403 gebildet werden. Die gesamte Dicke der Gate-Isolierschicht 418 kann einheitlich sein, oder ein Abschnitt der Gate-Isolierschicht 418, der auf der unteren Fläche des Grabens 416 ausgebildet ist, kann dicker sein als ein Abschnitt der Gate-Isolierschicht 418, der auf einer Seitenwand des Grabens 416 ausgebildet ist, so dass ein elektrisches Feld an einem unteren Teil des Grabens 316 reduziert wird.
  • Danach kann die Gate-Elektrodenschicht 420 gebildet werden, indem ein Gate-Elektrodenmaterial auf die Gate-Isolierschicht 418 aufgebracht wird, so dass die Gräben 416 für ein Gate vergraben sind. Die Gate-Elektrodenschicht 420 kann durch Implantieren von Verunreinigungen in Polysilizium gebildet werden, oder sie kann so gebildet werden, dass sie leitendes Metall oder ein Metallsilizid umfasst.
  • 39 bis 43 sind perspektivische Ansichten, die schematisch ein Verfahren zur Herstellung eines Isolierschicht-Schutzbereichs, der einen unteren Abschnitt eines Vertiefungs-Gates umgibt, gemäß einer anderen Ausführungsform der vorliegenden Offenbarung zeigen.
  • Wie in 39 dargestellt, kann ein Maskenmuster 32 auf der Halbleiterschicht 510 gebildet werden.
  • Nachdem beispielsweise eine Isolierschicht (z. B. eine Oxidschicht) (nicht gezeigt) auf einem gesamten Abschnitt der Halbleiterschicht 510 gebildet wurde, wird die Isolierschicht mit einem Muster versehen, um einen Bereich zur Bildung eines Isolierschicht-Schutzbereichs freizulegen, wodurch ein Hartmaskenmuster 532 gebildet wird. Die Strukturierung für die Isolierschicht kann durch einen Lithografieprozess erfolgen.
  • In diesem Fall kann das Maskenmuster 532 ein Fotoresist-Schichtmuster umfassen. Beispielsweise kann das Fotoresist-Schichtmuster 532 gebildet werden, um einen Bereich zur Bildung des Isolierschicht-Schutzbereichs freizulegen, indem ein Belichtungs- und Entwicklungsprozess nach der Bildung der Fotoresist-Schicht auf der Halbleiterschicht 510 durchgeführt wird.
  • Die Halbleiterschicht 510 kann eine Struktur aufweisen, in der eine Siliziumkarbid (SiC)-Substratschicht 510a, die Verunreinigungen des ersten Leitfähigkeitstyps aufweist, und eine SiC-Epitaxieschicht 510b übereinander angeordnet sind. Die Siliziumkarbid (SiC)-Substratschicht 510a kann Verunreinigungen des ersten Leitfähigkeitstyps (N+) in einer höheren Konzentration aufweisen, und die Epitaxieschicht 510b kann Verunreinigungen des ersten Leitfähigkeitstyps (N-) in einer niedrigeren Konzentration aufweisen.
  • Danach kann in der Halbleiterschicht 510 ein Opfer-Verunreinigungsbereich 512' gebildet werden, indem die Verunreinigungen des zweiten Leitfähigkeitstyps in die Halbleiterschicht 510 implantiert werden, wobei das Maskenmuster 532 als lonenimplantations-Sperrschicht verwendet wird. Der Opfer-Verunreinigungsbereich 512' kann so ausgebildet werden, dass er tiefer ist als eine untere Fläche eines Grabens für ein Gate, das im nachfolgenden Prozess ausgebildet werden soll. Der Opfer-Verunreinigungsbereich 512' kann Verunreinigungen des zweiten Leitfähigkeitstyps (P+) in höherer Konzentration aufweisen.
  • Wenn jedoch Verunreinigungen in höherer Konzentration in die Epitaxieschicht 510b implantiert werden, kann der erste Opfer-Verunreinigungsbereich 512' aufgrund der Diffusion der Verunreinigungen über einen Bereich gebildet werden, der breiter ist als der Bereich für den Graben für ein im nachfolgenden Prozess zu bildendes Gate. Beispielsweise kann der erste Opfer-Verunreinigungsbereich 512' nicht so ausgebildet sein, dass er nur den unteren Abschnitt des Grabens für das im nachfolgenden Prozess zu bildende Gate umgibt, sondern kann so groß sein, dass er den Graben für das Gate vollständig umgibt. In diesem Fall kann im Betrieb der Leistungshalbleitervorrichtung der Widerstand (JFET-Widerstand) im Bewegungspfad des Stroms stark erhöht sein.
  • Um einen Anstieg des Widerstands durch die oben beschriebene Diffusion von Verunreinigungen zu verhindern, werden gemäß 40 als Nächstes die Verunreinigungen des ersten Leitfähigkeitstyps in die Halbleiterschicht 510 implantiert, wobei wieder das Maskenmuster 532 als eine lonenimplantations-Sperrschicht verwendet wird.
  • Beispielsweise kann ein zweiter Opfer-Verunreinigungsbereich 512" als ein Verunreinigungsbereich 514 gebildet werden, der durch Implantation von Verunreinigungen des ersten Leitfähigkeitstyps in die Halbleiterschicht 510 entfernt wird, so dass ein verbleibender Abschnitt des ersten Opfer-Verunreinigungsbereichs 512' bis auf einen unteren Bereich entfernt wird. In diesem Fall kann der Bereich 514 zur Entfernung von Verunreinigungen Verunreinigungen mit einer Konzentration enthalten, die höher ist als die Konzentration der Epitaxieschicht 510b.
  • Wie in 41 dargestellt, kann auf einer Seitenfläche des Maskenmusters 532 ein Abstandshalter 543 gebildet werden.
  • Nachdem beispielsweise eine Isolierschicht (nicht gezeigt) konform auf dem Maskenmuster 532 und einem Abschnitt der Halbleiterschicht 510, der durch das Maskenmuster 532 freigelegt ist, gebildet wurde, wird ein anisotropes Ätzen in Bezug auf die Isolierschicht für den Abstandshalter durchgeführt, um die Oberfläche der Halbleiterschicht 510 freizulegen, so dass der Abstandshalter 534 an der Seitenwand des Maskenmusters 532 gebildet werden kann.
  • Gemäß 42 können der Graben 516 für ein Gate und der Isolierschicht-Schutzbereich 512 durch Ätzen des zu entfernenden Verunreinigungsbereichs 514 und des zweiten Opfer-Verunreinigungsbereichs 512" bis zu einer bestimmten Tiefe gebildet werden, wobei das Maskenmuster 532 und der Abstandshalter 534 als die Ätzsperrschicht verwendet werden. In diesem Fall kann der Graben 516 für das Gate so ausgebildet werden, dass die untere Fläche des Grabens 516 im Isolierschicht-Schutzbereich 512 positioniert ist.
  • Gemäß der vorliegenden Ausführungsform werden nach der Bildung des Abstandshalters 534 auf einer Seitenfläche des Maskenmusters 532 das Maskenmuster 532 und der Abstandshalter 534 als die Ätzsperrschicht verwendet, um den Graben 516 für das Gate zu bilden. Dementsprechend kann der Graben 516 für das Gate so ausgebildet werden, dass er eine Breite W2 hat, die schmaler ist als die Breite W1 eines durch das Maskenmuster 532 freigelegten Bereichs.
  • Wenn der Graben für das Gate unter Verwendung des Maskenmusters 532 als die Ätzsperrschicht gebildet wird, muss der erste Opfer-Verunreinigungsbereich 512' breiter als in der oben beschriebenen 38 gebildet werden, so dass der Isolierschicht-Schutzbereich 512 einen unteren Eckbereich des Grabens für das Gate ausreichend umgibt. In diesem Fall, wenn der Abstand zwischen benachbarten Gräben für das Gate eng ist, werden die ersten Opfer-Verunreinigungsbereiche 512' der benachbarten Gräben für das Gate miteinander verbunden, wodurch die Bewegung eines Stroms unterbrochen wird. Wenn der Abstand zwischen den benachbarten Gräben für das Gate ausreichend groß ist, kann die Kanaldichte der Leistungshalbleitervorrichtung verringert werden.
  • Gemäß der vorliegenden Ausführungsform kann jedoch bei Verwendung des Abstandshalters 534, der auf der Seitenfläche des Maskenmusters 532 ausgebildet ist, die Breite W2 des Gate-Grabens 516 schmaler sein als die Breite W1 des durch das Maskenmuster 532 freigelegten Bereichs, um die Breite des Isolierschicht-Schutzbereichs 512 zu vergrößern. Dementsprechend kann die Kanaldichte der Leistungshalbleitervorrichtung erhöht werden.
  • Danach können gemäß 43 die Gate-Isolierschichten 522 auf der unteren Fläche und der Seitenfläche jedes Grabens 516 für das Gate gebildet werden, nachdem das Maskenmuster 532 und der Abstandshalter 534 entfernt wurden. Die Gate-Isolierschicht 522 kann auf der Halbleiterschicht 510 gebildet werden, die einen äußeren Teil des Grabens 516 für das Gate darstellt.
  • Die Gate-Isolierschicht 522 kann so ausgebildet sein, dass sie ein Oxid enthält, das durch Oxidation der Halbleiterschicht 510 gebildet wird, oder sie kann durch Abscheidung eines isolierenden Materials, wie z. B. eines Oxids oder eines Nitrids, auf der Halbleiterschicht 510 gebildet werden. Die gesamte Dicke der Gate-Isolierschicht 522 kann einheitlich sein, oder ein Abschnitt der Gate-Isolierschicht 522, der auf der unteren Fläche des Grabens 516 ausgebildet ist, kann dicker sein als ein Abschnitt der Gate-Isolierschicht 522, der auf einer Seitenwand des Grabens 516 ausgebildet ist, so dass ein elektrisches Feld an einem unteren Teil des Grabens 516 reduziert wird.
  • Danach kann die Gate-Elektrodenschicht 524 gebildet werden, indem ein Gate-Elektrodenmaterial auf die Gate-Isolierschicht 522 aufgebracht wird, so dass die Gräben 516 für ein Gate vergraben werden. Die Gate-Elektrodenschicht 524 kann durch Implantieren von Verunreinigungen in Polysilizium gebildet werden, oder sie kann so ausgebildet werden, dass sie ein leitendes Metalls oder ein Metallsilizid umfasst.
  • 44 ist eine schematische perspektivische Ansicht, die die Struktur einer Leistungshalbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung zeigt.
  • Gemäß 44 unterscheidet sich die Leistungshalbleitervorrichtung 100c' von der Leistungshalbleitervorrichtung 100c aus 10 in Bezug auf die Struktur eines Isolierschicht-Schutzbereichs 115'. Beispielsweise kann der Isolierschicht-Schutzbereich 115' der Leistungshalbleitervorrichtung 100c' in der gleichen Form ausgebildet sein wie der Isolierschicht-Schutzbereich 512 in der oben beschriebenen 43.
  • Wie oben beschrieben, kann gemäß einer Ausführungsform der vorliegenden Offenbarung in der Leistungshalbleitervorrichtung und dem Verfahren zu ihrer Herstellung die Konzentration des elektrischen Feldes auf den Eckteil der Gate-Schicht abgeschwächt, der Kanalwiderstand verringert und die Kanaldichte erhöht werden, so dass der Integrationsgrad erhöht werden kann.
  • Natürlich sind diese Effekte beispielhaft, und der Umfang der vorliegenden Offenbarung ist durch diese Effekte nicht begrenzt.
  • Dies ist jedoch nur ein Ausführungsbeispiel, und es wird davon ausgegangen, dass verschiedene Modifikationen und andere gleichwertige Ausführungsformen unter diesem Gesichtspunkt für den Fachmann möglich sind. Der technische Schutzumfang der vorliegenden Offenbarung wird durch den technischen Geist der beigefügten Ansprüche definiert.
  • Obwohl die vorliegende Offenbarung unter Bezugnahme auf beispielhafte Ausführungsformen und die beigefügten Zeichnungen beschrieben wurde, ist die vorliegende Offenbarung nicht darauf beschränkt, sondern kann von Fachleuten auf dem Gebiet der vorliegenden Offenbarung in verschiedener Weise modifiziert und abgeändert werden, ohne vom Geist und Umfang der in den folgenden Ansprüchen beanspruchten vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Leistungshalbleitervorrichtung, die aufweist: eine Halbleiterschicht auf der Basis von Siliciumcarbid (SiC); einen vertikalen Driftbereich, der so positioniert ist, dass er sich in einer vertikalen Richtung innerhalb der Halbleiterschicht erstreckt, und der einen ersten Leitfähigkeitstyp aufweist; einen Muldenbereich, der zumindest an einer Seite des vertikalen Driftbereichs positioniert ist, um mit dem vertikalen Driftbereich in der Halbleiterschicht in Kontakt zu kommen, und der einen zweiten Leitfähigkeitstyp aufweist, der dem ersten Leitfähigkeitstyp entgegengesetzt ist; mehrere Vertiefungs-Gate-Elektroden, die sich von einer Oberfläche der Halbleiterschicht in die Halbleiterschicht hinein erstrecken und in dem vertikalen Driftbereich und dem Muldenbereich vergraben sind, um den vertikalen Driftbereich und den Muldenbereich in einer ersten Richtung zu kreuzen; mehrere Source-Bereiche, die in dem Muldenbereich zwischen den mehreren Vertiefungs-Gate-Elektroden positioniert sind und den ersten Leitfähigkeitstyp aufweisen; und mehrere Isolierschicht-Schutzbereiche, die zumindest jeweils unter den mehreren Vertiefungs-Gate-Elektroden in dem vertikalen Driftbereich positioniert sind und den zweiten Leitfähigkeitstyp aufweisen.
  2. Leistungshalbleitervorrichtung nach Anspruch 1, wobei die Isolierschicht-Schutzbereiche untere Abschnitte der Vertiefungs-Gate-Elektroden umgeben.
  3. Leistungshalbleitervorrichtung nach Anspruch 1, oder 2, die ferner aufweist: einen Säulenbereich, der unter dem Muldenbereich innerhalb der Halbleiterschicht positioniert ist, um mit dem vertikalen Driftbereich und dem Muldenbereich in Kontakt zu kommen, und der den zweiten Leitfähigkeitstyp aufweist.
  4. Leistungshalbleitervorrichtung nach Anspruch 3, wobei ein erster Bereich des vertikalen Driftbereichs eine größere Breite aufweist als ein zweiter Bereich des vertikalen Driftbereichs, wobei der erste Bereich mit dem Säulenbereich in Kontakt steht und der zweite Bereich mit dem Muldenbereich in Kontakt steht.
  5. Leistungshalbleitervorrichtung nach Anspruch 3, oder 4, die ferner aufweist: einen horizontalen Driftbereich, der mit dem vertikalen Driftbereich verbunden ist und unter dem Säulenbereich positioniert ist, um mit dem Säulenbereich in Kontakt zu kommen.
  6. Leistungshalbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei der Muldenbereich und die Source-Bereiche auf gegenüberliegenden Seiten des vertikalen Driftbereichs positioniert sind, so dass sie um den vertikalen Driftbereich symmetrisch zueinander sind.
  7. Leistungshalbleitervorrichtung nach einem der Ansprüchel bis 6, die ferner aufweist: einen Source-Kontaktbereich, der außerhalb der Vertiefungs-Gate-Elektroden angeordnet ist und mit den mehreren Source-Bereichen verbunden ist.
  8. Leistungshalbleitervorrichtung nach Anspruch 7, die ferner aufweist: einen Mulden-Kontaktbereich, der im Source-Kontaktbereich positioniert ist und mit dem Muldenbereich verbunden ist.
  9. Leistungshalbleitervorrichtung nach Anspruch 8, die ferner aufweist: eine Source-Elektrodenschicht, die mit dem Source-Kontaktbereich und dem Mulden-Kontaktbereich verbunden ist.
  10. Leistungshalbleitervorrichtung nach einem der Ansprüchel bis 9, wobei die mehreren Vertiefungs-Gate-Elektroden so positioniert sind, dass sie sich bis zu einem Teilbereich des Muldenbereichs erstrecken, während sie durch den vertikalen Driftbereich in der ersten Richtung hindurchgehen, und so angeordnet sind, dass sie in einer zweiten Richtung, die die erste Richtung kreuzt, voneinander beabstandet sind.
  11. Leistungshalbleitervorrichtung nach einem der Ansprüchel bis 10, wobei die mehreren Isolierschicht-Schutzbereiche so positioniert sind, dass sie einen gesamten Abschnitt des vertikalen Driftbereichs in der ersten Richtung kreuzen, und so positioniert sind, dass sie in einer zweiten Richtung, die die erste Richtung kreuzt, voneinander beabstandet sind, ohne miteinander verbunden zu sein.
  12. Leistungshalbleitervorrichtung nach einem der Ansprüchel bis 11, die ferner aufweist: eine Platten-Gate-Elektrode, die auf der Halbleiterschicht positioniert ist und die mehreren Vertiefungs-Gate-Elektroden miteinander verbindet.
  13. Leistungshalbleitervorrichtung nach Anspruch 12, wobei die Platten-Gate-Elektrode so auf der Halbleiterschicht positioniert ist, dass sie den vertikalen Driftbereich und die mehreren Source-Bereiche abdeckt.
  14. Leistungshalbleitervorrichtung nach einem der Ansprüchel bis 13, wobei die mehreren Source-Bereiche so positioniert sind, dass sie von dem vertikalen Driftbereich um einen bestimmten Abstand beabstandet sind.
  15. Leistungshalbleitervorrichtung nach einem der Ansprüchel bis 14, wobei die mehreren Source-Bereiche so positioniert sind, dass sie mit dem vertikalen Driftbereich in Kontakt kommen.
  16. Leistungshalbleitervorrichtung, die aufweist: eine Halbleiterschicht, die Siliziumkarbid (SiC) enthält; Vertiefungs-Gates, die sich von einer Oberfläche der Halbleiterschicht in die Halbleiterschicht hinein erstrecken; Driftbereiche, die zwischen den Vertiefungs-Gates in der Halbleiterschicht positioniert sind und einen ersten Leitfähigkeitstyp aufweisen; Muldenbereiche, die zwischen den Aussparungsgates an mindestens einer Seite der Driftbereiche positioniert sind, um mit den Driftbereichen in Kontakt zu kommen, und die einen zweiten Leitfähigkeitstyp aufweisen, der dem ersten Leitfähigkeitstyp entgegengesetzt ist; Source-Bereiche, die in den Muldenbereichen zwischen den Vertiefungs-Gates positioniert sind und den ersten Leitfähigkeitstyp aufweisen; erste Säulenbereiche, die unter den Driftbereichen und den Muldenbereichen positioniert sind, um mit den Driftbereichen in der Halbleiterschicht verbunden zu sein, und die den ersten Leitfähigkeitstyp aufweisen; und zweite Säulenbereiche, die mit den Muldenbereichen in der Halbleiterschicht verbunden sind, unter den Vertiefungs-Gates positioniert sind und den zweiten Leitfähigkeitstyp aufweisen.
  17. Leistungshalbleitervorrichtung nach Anspruch 16, wobei die zweiten Säulenbereiche untere Abschnitte der Vertiefungs-Gates umgeben.
  18. Leistungshalbleitervorrichtung nach Anspruch 16, oder 17wobei die ersten Säulenbereiche und die zweiten Säulenbereiche abwechselnd angeordnet sind, wobei sie in einer ersten Richtung miteinander in Kontakt stehen.
  19. Leistungshalbleitervorrichtung nach Anspruch 18, wobei sich die ersten Säulenbereiche und die zweiten Säulenbereiche so erstrecken, dass sie in einer zweiten Richtung, die die erste Richtung kreuzt, länger sind als die Vertiefungs-Gates.
  20. Leistungshalbleitervorrichtung, die aufweist: eine Halbleiterschicht, die Siliziumkarbid (SiC) enthält und einen ersten Leitfähigkeitstyp aufweist; ein Vertiefungs-Gate, das in einem Graben positioniert ist, der sich von einer Oberfläche der Halbleiterschicht in die Halbleiterschicht hinein erstreckt; einen ersten Verunreinigungsbereich, der Verunreinigungen eines zweiten Leitfähigkeitstyps aufweist, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, und einen unteren Eckbereich des Grabens umgibt; und einen zweiten Verunreinigungsbereich, der Verunreinigungen des ersten Leitfähigkeitstyps aufweist und an gegenüberliegenden Seiten des Grabens positioniert ist, um mit den gegenüberliegenden Seiten des Grabens in Kontakt zu kommen.
DE102022205327.3A 2021-07-08 2022-05-30 Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung Pending DE102022205327A1 (de)

Applications Claiming Priority (20)

Application Number Priority Date Filing Date Title
KR20210089780 2021-07-08
KR10-2021-0089774 2021-07-08
KR20210089762 2021-07-08
KR10-2021-0089773 2021-07-08
KR10-2021-0089762 2021-07-08
KR10-2021-0089752 2021-07-08
KR20210089774 2021-07-08
KR20210089752 2021-07-08
KR20210089773 2021-07-08
KR10-2021-0089780 2021-07-08
KR1020210152543A KR102572223B1 (ko) 2021-07-08 2021-11-08 전력 반도체 소자 및 그 제조 방법
KR10-2021-0152543 2021-11-08
KR1020210180982A KR20230009264A (ko) 2021-07-08 2021-12-16 전력 반도체 소자 및 그 제조 방법
KR1020210180983A KR102627999B1 (ko) 2021-07-08 2021-12-16 전력 반도체 소자 제조 방법
KR10-2021-0180982 2021-12-16
KR10-2021-0180983 2021-12-16
KR10-2021-0188767 2021-12-27
KR1020210188767A KR20230009268A (ko) 2021-07-08 2021-12-27 전력 반도체 소자 및 그 제조 방법
KR1020220009225A KR20230009275A (ko) 2021-07-08 2022-01-21 전력 반도체 소자 및 그 제조 방법
KR10-2022-0009225 2022-01-21

Publications (1)

Publication Number Publication Date
DE102022205327A1 true DE102022205327A1 (de) 2023-01-12

Family

ID=84534067

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022205327.3A Pending DE102022205327A1 (de) 2021-07-08 2022-05-30 Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US20230012361A1 (de)
CN (1) CN115602700A (de)
DE (1) DE102022205327A1 (de)

Also Published As

Publication number Publication date
CN115602700A (zh) 2023-01-13
US20230012361A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102009030510B4 (de) Aufbau und Verfahren zum Ausbilden eines Trench-FET mit abgeschirmtem Gate mit einem Zwischenelektroden-Dielektrikum mit einer Nitridschicht darin
DE10350684B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
DE112005001675B4 (de) Leistungshalbleiterbauelement mit einem oberseitigen Drain unter Verwendung eines Sinker-Trenches und Verfahren zur Herstellung
DE102007061191B4 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE102009035688B4 (de) Halbleiterbauelement mit Trenchgatestruktur und Verfahren zur Herstellung desselben
DE10296457T5 (de) Leistungshalbleitervorrichtung mit einer Grabengateelektrode und Verfahren zum Herstellen derselben
DE102019129537A1 (de) Sic-leistungs-halbleitervorrichtung mit integriertem schottky-übergang
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE102010061189A1 (de) Halbleiterbauelement
DE102014114100B4 (de) Igbt mit reduzierter rückwirkungskapazität
DE102018118875B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112014006030T5 (de) Herstellungsverfahren einer Halbleitereinrichtung des isolierten Gatetyps und Halbleitereinrichtung des isolierten Gatetyps
DE102021113288A1 (de) Leistungshalbleitervorrichtung und verfahren zu dessen herstellung
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement
DE102019109368A1 (de) Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren
DE112013002260B4 (de) Herstellungsverfahren einer integrierten Schaltung
DE112015002120B4 (de) Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
DE102020122641A1 (de) Halbleitervorrichtung
DE102021122629A1 (de) Leistungshalbleitervorrichtung und verfahren zur herstellung davon
DE102018116374A1 (de) Halbleitervorrichtung
DE102018120734A1 (de) Halbleitervorrichtung, die ein übergangsmaterial in einem graben enthält, und herstellungsverfahren
DE102022205327A1 (de) Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
DE102018123164B3 (de) Halbleitervorrichtung, die eine graben-gatestruktur enthält, und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed