DE102022124922A1

DE102022124922A1 - Elektrolumineszenz-anzeigegerät

Info

Publication number: DE102022124922A1
Application number: DE102022124922.0A
Authority: DE
Inventors: Chang Woo Lee; Jin Hyun JUNG; Sun Yoon Kim; Hyun Wook Kim
Original assignee: LG Display Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2021-09-28
Filing date: 2022-09-28
Publication date: 2023-03-30
Also published as: TW202314676A; US20230095234A1; CN116092401A; US11810502B2

Abstract

Die Offenbarung bezieht sich auf ein Elektrolumineszenz-Anzeigegerät und ein Verfahren zur Verarbeitung von Anzeigedefekten in einem Elektrolumineszenz-Anzeigegerät. In einer Ausführungsform enthält das Elektrolumineszenz-Anzeigegerät ein Pixel (PXL), das mit einer Erfassungsleitung (SIO) verbunden ist, eine Panel-Ansteuerungsschaltung (PDRV), die so eingerichtet ist, dass sie ein in dem Pixel (PXL) enthaltenes Ansteuerelement (DT) in einem Erfassungsintervall (B) abschalt-ansteuert, eine Referenzspannungs-Erzeugungsschaltung (PGMA), die so eingerichtet ist, dass sie vor dem Erfassungsintervall (B) eine Erfassungsreferenzspannung (PCL) an die Erfassungsleitung (SIO) liefert, eine erste Komparator-Referenzspannung (TH-HIGH) zu erzeugen, die höher ist als die Erfassungs-Referenzspannung (PCL) in dem Erfassungsintervall (B), und eine zweite Komparator-Referenzspannung (TH-LOW) zu erzeugen, die niedriger ist als die Erfassungs-Referenzspannung (PCL) in dem Erfassungsintervall (B), einen Komparator (COMP), der eingerichtet ist zum Vergleichen der ersten Komparator-Referenzspannung (TH-HIGH) mit einer Spannung der Erfassungsleitung (SIO), um eine erste Vergleichsausgabe (VCO1) zu einem ersten Timing des Erfassungsintervalls (B) zu erzeugen, und zum Vergleichen der zweiten Komparator-Referenzspannung (TH-LOW) mit der Spannung der Erfassungsleitung (SIO), um eine zweite Vergleichsausgabe (VCO2) zu einem zweiten Timing des Erfassungsintervalls (B) zu erzeugen, und eine Logik-Schaltung (BPCL), die eingerichtet ist, um basierend auf der ersten Vergleichsausgabe (VCO1) und der zweiten Vergleichsausgabe (VCO2), die in dem Erfassungsintervall (B) erhalten werden, zu bestimmen, ob ein Defekt des Pixels auftritt oder nicht.

Description

QUERVERWEIS AUF VERWANDTE ANWENDUNGEN
Diese Anmeldung beansprucht das Vorrecht der koreanischen Patentanmeldungen Nr. 10-2021-0127998, eingereicht am 28. September 2021, und Nr. 10-2022-0114952, eingereicht am 13. September 2022.
Bereich der Erfindung
Die vorliegende Offenbarung bezieht sich auf ein Elektrolumineszenz-Anzeigegerät und ein Verfahren zur Verarbeitung von Anzeigedefekten dafür.
HINTERGRUND
Elektrolumineszenz-Anzeigegeräte werden auf der Grundlage des Materials einer Emissionsschicht in anorganische lichtemittierende Anzeigegeräte und Elektrolumineszenz-Anzeigegeräte eingeteilt. Jedes Subpixel von Elektrolumineszenz-Anzeigegeräten enthält eine lichtemittierende Vorrichtung, die selbst Licht emittiert, und steuert die Menge des von der lichtemittierenden Vorrichtung emittierten Lichts mit einer Datenspannung basierend auf einem Grauwert der Bilddaten, um die Helligkeit einzustellen.
Wenn ein Subpixel nach Ablauf der Ansteuerungszeit degradiert, kann ein Hot-Spot-Defekt aufgrund eines Subpixel-Kurzschlusses auftreten. Ein defektes Subpixel, das als Hot Spot erfasst wird, verschlechtert die Sichtbarkeit für den Benutzer und beeinträchtigt die Anzeigequalität.
ÜBERBLICK
Zur Überwindung des vorgenannten Problems des Standes der Technik kann die vorliegende Offenbarung eine Elektrolumineszenzanzeige bereitstellen, die einen durch Subpixel-Kurzschluss verursachten Hot-Spot-Defekt erfasst und kompensiert, um die Anzeigequalität zu verbessern.
Darüber hinaus kann die vorliegende Offenbarung ein Elektrolumineszenz-Anzeigegerät bereitstellen, das eine Schaltungseinheit zur Erfassung und Kompensation eines durch einen Subpixel-Kurzschluss verursachten Hot-Spot-Defekts minimiert, wodurch die Herstellungskosten gesenkt und die Lebensdauer und Zuverlässigkeit der Produkte erhöht werden.
Zur Erreichung zumindest dieser Ziele und anderer Vorteile und in Übereinstimmung mit dem Zweck der Offenbarung, wie hierin verkörpert und allgemein beschrieben, werden ein Elektrolumineszenz-Anzeigegerät gemäß Anspruch 1, ein Elektrolumineszenz-Anzeigegerät gemäß Anspruch 13, ein Elektrolumineszenz-Anzeigegerät gemäß Anspruch 14 und ein Elektrolumineszenz-Anzeigegerät gemäß Anspruch 24 bereitgestellt. Weitere Ausführungsformen sind in den abhängigen Ansprüchen beschrieben. In einem Aspekt der vorliegenden Offenbarung enthält ein Elektrolumineszenz-Anzeigegerät ein mit einer Anzeigezeile verbundenes Pixel, eine Panel-Ansteuerungsschaltung, die so eingerichtet ist, dass sie ein in dem Pixel enthaltenes Ansteuerelement in einem Erfassungsintervall abschalt-ansteuert, eine Referenzspannungs-Erzeugungsschaltung, die so eingerichtet ist, dass sie der Anzeigezeile vor dem Erfassungsintervall eine Erfassungs-Referenzspannung zuführt, eine erste Komparator-Referenzspannung erzeugt, die höher ist als die Erfassungs-Referenzspannung in dem Erfassungsintervall, und eine zweite Komparator-Referenzspannung erzeugt, die niedriger ist als die Erfassungs-Referenzspannung in dem Erfassungsintervall, einen Komparator, der so eingerichtet ist, dass er die erste Komparator-Referenzspannung mit einer Spannung der Erfassungsleitung vergleicht, um eine erste Vergleichsausgabe zu einem ersten Timing des Erfassungsintervalls zu erzeugen, und die zweite Komparator-Referenzspannung mit der Spannung der Erfassungsleitung vergleicht, um eine zweite Vergleichsausgabe zu einem zweiten Timing des Erfassungsintervalls zu erzeugen, und eine Logik-Schaltung, die so eingerichtet ist, dass sie das Auftreten oder Nichtauftreten eines Defekts des Pixels auf der Grundlage der ersten Vergleichsausgabe und der zweiten Vergleichsausgabe, die in dem Erfassungsintervall erhalten werden, bestimmt.
In einem anderen Aspekt der vorliegenden Offenbarung enthält ein Verfahren zur Verarbeitung von Anzeigedefekten eines Elektrolumineszenz-Anzeigegeräts, das ein mit einer Erfassungsleitung verbundenes Pixel enthält, das Versorgen des Pixels mit einem Scansignal mit einem Einschaltpegel und einer Erfassungsdatenspannung mit einem Abschaltpegel, um jedes in dem Pixel enthaltene Ansteuerungselement in einem Erfassungsintervall abschalten-anzusteuern, das sequentielle Erzeugen einer ersten Referenzspannung und einer zweiten Referenzspannung, das Versorgen der Erfassungsleitung mit der ersten Referenzspannung zu einem ersten Timing des Erfassungsintervalls und das Versorgen der Erfassungsleitung mit der zweiten Referenzspannung zu einem zweiten Timing des Erfassungsintervalls, wobei die zweite Referenzspannung niedriger als die erste Referenzspannung ist und das zweite Timing später als das erste Timing ist, Vergleichen der ersten Komparator-Referenzspannung mit einer Spannung der Erfassungsleitung, um eine erste Vergleichsausgabe zu dem ersten Timing zu erzeugen, und Vergleichen der zweiten Komparator-Referenzspannung mit der Spannung der Erfassungsleitung, um eine zweite Vergleichsausgabe zu dem zweiten Timing zu erzeugen, und Bestimmen des Auftretens oder Nichtauftretens eines Defekts des Pixels auf der Grundlage der ersten Vergleichsausgabe und der zweiten Vergleichsausgabe.
In einem weiteren Aspekt der vorliegenden Offenbarung weist ein Elektrolumineszenz-Anzeigegerät auf: ein Pixel; eine Panel-Ansteuerungsschaltung, die mit dem Pixel verbunden ist und eingerichtet ist, das Pixel mit einem Abtastsignal mit einem Einschaltpegel und einer Erfassungs-Datenspannung mit einem Ausschaltpegel in einem Erfassungsintervall zu versorgen; einen Komparator, der einen ersten Eingangsanschluss, der eine Referenzspannung empfängt, und einen zweiten Eingangsanschluss aufweist, der mit der Erfassungsleitung verbunden ist; und eine Logikschaltung, die das Auftreten oder Nichtauftreten eines Defekts des Pixels auf der Grundlage einer ersten Vergleichsausgabe und einer zweiten Vergleichsausgabe des Komparators zu einem ersten bzw. zweiten Zeitpunkt des Erfassungsintervalls bestimmt; wobei die Referenzspannung zu einem ersten Timing als eine erste Komparator-Referenzspannung, die höher als eine Erfassungs-Referenzspannung ist, und zu einem zweiten Timing als eine zweite Komparator-Referenzspannung, die niedriger als die Erfassungs-Referenzspannung ist, eingestellt wird; und die Erfassungs-Referenzspannung dieselbe ist wie eine Spannung, die der Erfassungsleitung vor dem Erfassungsintervall zugeführt wird.
In einem weiteren Aspekt der vorliegenden Offenbarung enthält ein Elektrolumineszenz-Anzeigegerät: ein Pixel, das mit einer Erfassungsleitung verbunden ist; eine Panel-Ansteuerungsschaltung, die so eingerichtet ist, dass sie ein in dem Pixel enthaltenes Ansteuerungselement in einem Erfassungsintervall abschalt-ansteuert; eine Referenzspannungs-Erzeugungsschaltung, die so eingerichtet ist, dass sie der Erfassungsleitung in einem Initialisierungsintervall, das dem Erfassungsintervall vorausgeht, eine Erfassungsreferenzspannung zuführt; eine dynamische Logik-Schaltung, die einen ersten Ausgangsknoten und einen zweiten Ausgangsknoten enthält, die zwischen einer Energieversorgung mit hohem Pegel und einer Energieversorgung mit niedrigem Pegel geschaltet sind, wobei die dynamische Logik-Schaltung so eingerichtet ist, dass sie eine erste logische Ausgabe über einen ersten Ausgangsknoten erzeugt und eine zweite logische Ausgabe über einen zweiten Ausgangsknoten erzeugt, und wobei die erste logische Ausgabe und die zweite logische Ausgabe basierend auf einer Spannung der Erfassungsleitung, die von der Erfassungs-Referenzspannung in dem Erfassungsintervall verschoben wird, verschoben werden; und eine Logik-Schaltung, die so eingerichtet ist, dass sie basierend auf der ersten logischen Ausgabe und der zweiten logischen Ausgabe, die in dem Erfassungsintervall erhalten werden, bestimmt, ob ein Defekt in einem Pixel auftritt oder nicht.
Figurenliste
Die beigefügten Zeichnungen, die zum weiteren Verständnis der Offenbarung eingefügt sind und Bestandteil dieser Anmeldung sind, veranschaulichen die Ausführungsform(en) der Offenbarung und dienen zusammen mit der Beschreibung zur Erläuterung des Prinzips der Offenbarung. In den Zeichnungen:

1 ist ein Blockdiagramm zur Veranschaulichung eines Elektrolumineszenz-Anzeigegerätes gemäß einer Ausführungsform der vorliegenden Offenbarung;
2 ist ein Diagramm, das eine Konfiguration eines Pixels gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulicht;
3 ist ein Diagramm, das verschiedene Typen von Defekten in einem Pixel gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulicht;
4 ist ein Diagramm, das eine Verbindungskonfiguration zwischen einem Pixel und einer Defektverarbeitungsschaltung gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulicht;
5 ist ein Diagramm, das eine Ansteuerungswellenform eines Pixels und eine Defektverarbeitungsschaltung gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulicht;
6 ist ein Diagramm, eine Ausgabe eines Komparators einer Defektverarbeitungsschaltung basierend auf einem Defekttyp veranschaulicht;
7 ist ein Diagramm, das schematisch eine erste Ausführungsform veranschaulicht, bei der ein Komparator einer Defektverarbeitungsschaltung auf einer Steuerplatine montiert ist;
8 ist ein Diagramm, das im Detail eine Verbindungskonfiguration gemäß der ersten Ausführungsform von 7 veranschaulicht;
9 ist ein Diagramm, das im Detail eine Ansteuerungswellenform einer Verbindungskonfiguration gemäß der ersten Ausführungsform von 7 veranschaulicht;
10A und 10B sind Diagramme, die ein Verfahren zur Verarbeitung von Anzeigedefekten gemäß der ersten Ausführungsform von 7 veranschaulichen;
11A ist ein Diagramm, das ein Beispiel veranschaulicht, bei dem eine N-te horizontale Anzeigezeile mit einem Zielpixel, das einen Defekt aufweist, erfasst wird;
11B und 11C sind Diagramme, die ein Beispiel veranschaulichen, bei dem eine M-te Integrierte Source-Ansteuerungsschaltung erfasst wird, die mit dem Zielpixel in der N-ten horizontalen Anzeigezeile verbunden ist;
11D ist ein Diagramm, das ein Beispiel veranschaulicht, bei dem eine mit dem Zielpixel verbundene Referenzspannungsleitung unter den mit der M-ten integrierten Source-Ansteuerungsschaltung verbundenen Referenzspannungsleitungen erfasst wird;
12 ist ein Diagramm, das schematisch eine zweite Ausführungsform veranschaulicht, bei der ein Komparator einer Defektverarbeitungsschaltung auf jeder integrierten Source-Ansteuerungsschaltung angebracht ist;
13 ist ein Diagramm, das im Detail eine Verbindungskonfiguration gemäß der zweiten Ausführungsform von 12 veranschaulicht;
14 ist ein Diagramm, das im Detail eine Ansteuerungswellenform einer Verbindungskonfiguration gemäß der zweiten Ausführungsform von 12 veranschaulicht;
15 ist ein Diagramm, das ein Verfahren zur Verarbeitung von Anzeigedefekten gemäß der zweiten Ausführungsform von 12 veranschaulicht;
16 ist ein Diagramm, das eine Verbindungskonfiguration zwischen einem Pixel und einer Erfassungsverarbeitungsschaltung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung veranschaulicht;
17 ist ein Diagramm, das eine detaillierte Verbindungskonfiguration zwischen einem Pixel und einer dynamischen Logik-Schaltung veranschaulicht, die in der Erfassungsverarbeitungsschaltung von 16 eingerichtet ist;
18 ist ein Diagramm, das eine Ansteuerungswellenform des Pixels und der Erfassungsverarbeitungsschaltung von 17 zeigt;
19 ist ein Diagramm, das einen Vorladevorgang einer dynamischen Logik-Schaltung zeigt, der in einem Vorladeintervall von 18 durchgeführt wird;
20 ist ein Diagramm, das eine erste Erfassungsoperation einer dynamischen Logik-Schaltung zeigt, die in einem Erfassungsintervall von 18 durchgeführt wird;
21 ist ein Diagramm, das eine zweite Erfassungsoperation einer dynamischen Logik-Schaltung zeigt, die in einem Erfassungsintervall von 18 durchgeführt wird;
22 ist ein Diagramm, das eine dritte Erfassungsoperation einer dynamischen Logik-Schaltung zeigt, die in einem Erfassungsintervall von 18 durchgeführt wird;
23 ist ein Diagramm, das die Ausgabe einer dynamischen Logik-Schaltung einer Defektverarbeitungsschaltung in Bezug auf einen Defekttyp zeigt;
24 ist ein Diagramm, das eine Verbindungskonfiguration zwischen einem Pixel und einer Erfassungsverarbeitungsschaltung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung veranschaulicht;
25 ist ein Diagramm, das eine detaillierte Verbindungskonfiguration zwischen einem Pixel und einer dynamischen Logik-Schaltung veranschaulicht, die in der Erfassungsverarbeitungsschaltung von 24 enthalten ist;
26 ist ein Diagramm, das eine Ansteuerungswellenform des Pixels und der Erfassungsverarbeitungsschaltung von 25 zeigt;
27 ist ein Diagramm, das eine Ausgabe einer dynamischen Logik-Schaltung zeigt, die in einem ersten Initialisierungsintervall und einem ersten Erfassungsintervall von 26 ausgeführt wird; und
28 ist ein Diagramm, das eine Ausgabe einer dynamischen Logik-Schaltung zeigt, die in einem zweiten Initialisierungsintervall und einem zweiten Erfassungsintervall von 26 ausgeführt wird.

DETAILLIERTE BESCHREIBUNG DER OFFENBARUNG
Nachfolgend werden beispielhafte Ausführungsformen der vorliegenden Offenbarung unter Bezugnahme auf die beigefügten Zeichnungen im Detail beschrieben. In der Beschreibung wird bei der Hinzufügung von Bezugszeichen für Elemente in jeder Zeichnung darauf geachtet, dass gleiche Bezugszeichen, die bereits zur Bezeichnung gleicher Elemente in anderen Zeichnungen verwendet werden, für Elemente verwendet werden, wo immer dies möglich ist. In der folgenden Beschreibung wird die detaillierte Beschreibung der relevanten bekannten Funktion oder Konfiguration weggelassen, wenn festgestellt wird, dass sie den wichtigen Punkt der vorliegenden Offenbarung unnötig verdeckt.
1 ist ein Blockdiagramm zur Veranschaulichung eines Elektrolumineszenz-Anzeigegerätes gemäß einer Ausführungsform der vorliegenden Offenbarung.
Gemäß 1 kann das Elektrolumineszenz-Anzeigegerät gemäß einer Ausführungsform der vorliegenden Offenbarung ein Anzeigepanel 10, eine Timing-Steuereinrichtung 11, einen Datentreiber 12, einen Gate-Treiber 13 und eine Defektverarbeitungsschaltung 14 enthalten. Der Datentreiber 12 und der Gate-Treiber 13 können eine Panel-Ansteuerungsschaltung bilden.
In einem Bildschirm, der ein Eingangsbild im Anzeigepanel 10 anzeigt, können sich Datenleitungen DL, die sich in einer Spaltenrichtung (oder einer vertikalen Richtung) erstrecken, mit Gate-Leitungen GL, die sich in einer Zeilenrichtung (oder einer horizontalen Richtung) erstrecken, kreuzen, und Pixel PXL können als ein Matrix-Typ in einer Mehrzahl von Kreuzungsbereichen angeordnet werden, um ein Pixel-Array zu konfigurieren. Jede der Datenleitungen DL kann gemeinsam mit den an sie angrenzenden Pixeln PXL in der Spaltenrichtung verbunden sein, und jede der Gate-Leitungen GL kann gemeinsam mit den an sie angrenzenden Pixeln PXL in der Zeilenrichtung verbunden sein.
Jedes der Pixel PXL kann eine Mehrzahl von Subpixeln enthalten. Die Mehrzahl von Subpixeln kann ein Pixel PXL zur Erzeugung verschiedener Farbkombinationen bilden. Um das Pixel Array zu vereinfachen, können Subpixel, die dasselbe Pixel PXL bilden, gemeinsam die gleiche Erfassungsleitung SIO benutzen.
Wenn ein Subpixel nach Ablauf der Ansteuerungszeit geschwächt wird, kann ein Hot-Spot-Defekt aufgrund eines Subpixel-Kurzschlusses auftreten. Die Erfassungsleitung SIO kann zur Erfassung eines Defekts an einem entsprechenden Pixel PXL verwendet werden. Im Pixel Array können die Erfassungsleitungen SIO in Spaltenrichtung parallel zur Datenleitung DL angeordnet sein, sind aber nicht darauf beschränkt.
Die Zeitsteuereinrichtung 11 kann ein Timing-Signal wie ein Vertikalsynchronisationssignal Vsync, ein Horizontalsynchronisationssignal Hsync, ein Datenaktivierungssignal DE und einen Punkttakt DCLK von einem Hostsystem empfangen, um Timing-Steuersignale zur Steuerung eines Betriebs-Timings der Panel-Ansteuerungsschaltung zu erzeugen. Die Timing-Steuersignale können ein Gate-Timing-Steuersignal GDC und ein Daten-Timing-Steuersignal DDC enthalten.
Die Zeitsteuereinrichtung 11 kann Videodaten DATA vom Hostsystem empfangen und ein Defektkompensationssignal BPC von der Defektverarbeitungsschaltung 14 empfangen. Das Defektkompensationssignal BPC kann für eine teilweise oder vollständige Dunkelfleckverarbeitung an einem defekten Pixel PXL verwendet werden. Wenn mindestens eines der Subpixel, die ein Pixel PXL bilden, defekt ist, kann das Pixel PXL als defekt bestimmt werden. Bei der partiellen Dunkelfleckverarbeitung kann nur ein Teil der Videodaten DATA, die an ein defektes Subpixel angelegt werden sollen, in Block-Graustufendaten ersetzt werden, und bei der Gesamt-Dunkelfleckverarbeitung können alle Videodaten DATA, die an ein defektes Pixel PXL angelegt werden sollen, in Block-Graustufendaten ersetzt werden. Die Zeitsteuereinrichtung 11 kann die schwarzen Graustufendaten basierend auf dem Defektkompensationssignal BPC in den Videodaten DATA reflektieren und den Datentreiber 12 mit den Videodaten DATA versorgen, in denen die schwarzen Graustufendaten reflektiert sind.
Die Zeitsteuereinrichtung 11 kann die Anzeigenansteuerung und die Erfassungsansteuerung auf der Grundlage der Zeitsteuersignale DDC und GDC zeitlich voneinander trennen. Die Anzeigenansteuerung kann der Anzeige eines Eingangsbildes auf einem Bildschirm auf der Grundlage der Videodaten DATA dienen, in denen die schwarzen Graustufendaten reflektiert werden. Die Erfassungsansteuerung kann der Erfassung und teilweisen oder vollständigen Schwärzung eines defekten Pixels PXL dienen.
Die Anzeigenansteuerung kann in einem vertikal aktiven Intervall erfolgen, in dem das Datenaktivierungssignal in einem Frame von einem logisch hohen Pegel auf einen logisch niedrigen Pegel verschoben wird, und die Abtastansteuerung kann in einem vertikalen Leerintervall mit Ausnahme des vertikal aktiven Intervalls in einem Frame erfolgen. In dem vertikalen Leerintervall kann das Datenaktivierungssignal kontinuierlich einen logisch niedrigen Pegel aufrechterhalten. Darüber hinaus kann die Erfassungsansteuerung in einem Einschaltintervall durchgeführt werden, bis die Bildschirmwiedergabe nach dem Anlegen der Hauptstromversorgung des Systems beginnt, oder sie kann in einem Ausschaltintervall durchgeführt werden, bis die Hauptstromversorgung des Systems nach dem Ende der Bildschirmwiedergabe freigegeben wird.
Der Datentreiber 12 kann über die Datenleitungen DL mit den Subpixeln verbunden sein. Der Datentreiber 12 kann Datenspannungen erzeugen, die für die Anzeigenansteuerung oder die Erfassungsansteuerung von Subpixeln erforderlich sind, und die Datenspannungen auf der Grundlage des Daten-Ansteuerungssteuersignals DDC an die Datenleitungen DL liefern. Eine Datenspannung für die Anzeigenansteuerung kann das Ergebnis einer Digital/Analog-Wandlung der Videodaten DATA sein, und zu diesem Zweck kann der Datentreiber 12 eine Mehrzahl von Digital/Analog-Wandlern enthalten. Eine Datenspannung für die Erfassungsansteuerung kann eine Erfassungsdatenspannung mit einem Einschaltpegel oder einem Abschaltpegel sein.
Der Datentreiber 12 kann mit einer Mehrzahl von integrierten Source-Ansteuerungsschaltungen (ICs) eingerichtet werden. Jeder der ICs zur Ansteuerung der Source kann ein Schieberegister, ein Latch, die Digital-Analog-Wandler und einen Ausgangspuffer enthalten. Jeder Source-Treiber-IC kann außerdem eine separate Schaltung zur Erzeugung der Erfassungsdatenspannung enthalten.
Der Gate-Treiber 13 kann über die Gate-Leitungen GL mit Subpixeln verbunden sein. Der Gate-Treiber 13 kann auf der Grundlage des Gate-Timing-Steuersignals GDC Scansignale erzeugen und die Scansignale auf der Grundlage eines Timings für die Datenspannungsversorgung jeweils an die Gate-Leitungen GL liefern. Eine horizontale Anzeigezeile, der eine Datenspannung zugeführt werden soll, kann durch das Scansignal ausgewählt werden. Jedes der Scan-Signale kann in einer Puls-Form erzeugt werden, die zwischen einem Gate-On-Pegel und einem Gate-Off-Pegel pendelt. Ein Scan-Signal mit einem Gate-An-Pegel kann auf eine Spannung eingestellt werden, die höher als die Schwellenspannung eines in einem Subpixel enthaltenen Transistors ist, und ein Scan-Signal mit einem Gate-Ausschaltpegel kann auf eine Spannung eingestellt werden, die niedriger als die Schwellenspannung des in einem Subpixel enthaltenen Transistors ist. Ein in einem Subpixel enthaltener Transistor kann als Reaktion auf ein Scan-Signal mit einem Gate-On-Pegel eingeschaltet und als Reaktion auf ein Scan-Signal mit einem Gate-Off-Pegel ausgeschaltet werden.
Der Gate-Treiber 13 kann ein Gate-Schieberegister, einen Pegelschieber zur Umwandlung eines Ausgangssignals des Gate-Schieberegisters mit einer Schwingungsbreite eines Einschaltpegels und eines Abschaltpegels sowie eine Mehrzahl von Gate-Treiber-ICs enthalten, die jeweils einen Ausgangspuffer aufweisen. Alternativ kann der Gate-Treiber 13 direkt auf einem Substrat des Anzeigepanels 10 in einem Gate-Treiber-im-Panel-Typ (GIP) vorgesehen sein. Beim Typ GIP kann der Pegelschieber auf einer Steuerplatine (PCB) montiert werden, und das Gate-Schieberegister kann in einem Randbereich vorgesehen sein, der ein Nicht-Anzeige-Bereich des Anzeigepanels 10 ist. Das Gate-Schiebe-Register kann eine Mehrzahl von Scan-Ausgangsstufen enthalten, die über eine Kaskade miteinander verbunden sind. Die Scan-Ausgangsstufen können unabhängig voneinander mit den Gate-Leitungen GL verbunden sein und die Scansignale an die Gate-Leitungen GL ausgeben.
Die Defektverarbeitungsschaltung 14 kann über die Erfassungsleitungen SIO mit den Pixeln PXL des Anzeigepanels 10 verbunden sein. Die Defektverarbeitungsschaltung 14 kann beim Ansteuern der Anzeige über die Erfassungsleitungen SIO eine Anzeigereferenzspannung an die Subpixel liefern. Die Defektverarbeitungsschaltung 14 kann die Anzeige-Referenzspannung und eine Erfassungs-Referenzspannung an die Erfassungsleitungen SIO bei der Erfassungsansteuerung liefern und eine Spannungsänderung jeder der Erfassungsleitungen SIO, die durch einen Kurzschlussdefekt eines Subpixels verursacht wird, unter Verwendung eines Komparators oder einer dynamischen Logik-Schaltung erfassen.
Die Defektverarbeitungsschaltung 14 kann den in 4 bis 15 dargestellten Komparator verwenden, um eine durch einen Kurzschlussdefekt verursachte Spannungsänderung an jeder der Erfassungsleitungen (SIO in 2) zu erfassen. Um die Genauigkeit und Zuverlässigkeit der Erfassung zu verbessern, kann der Komparator mit zwei Komparator-Referenzspannungen mit unterschiedlichen Spannungspegeln versorgt werden. Die beiden Komparator-Referenzspannungen können eine erste Komparator-Referenzspannung und eine zweite Komparator-Referenzspannung enthalten.
Bei der Ansteuerung basierend auf 4 bis 15, wenn ein Ansteuerungselement jedes Subpixels mit einer Erfassungsdatenspannung mit einem Abschaltpegel abschalt-angesteuert wird, kann eine Spannung einer Erfassungsleitung SIO, die mit einem normalen Pixel PXL verbunden ist, als Erfassungsreferenzspannung mit einem ersten Timing und einem zweiten Timing aufrechterhalten werden, und eine Spannung einer Erfassungsleitung SIO, die mit einem defekten Pixel PXL verbunden ist, kann sich von der Erfassungsreferenzspannung mit dem ersten Timing und dem zweiten Timing aufgrund eines Stromzuflusses oder Stromabflusses, der durch einen Kurzschlussdefekt verursacht wird, unterscheiden.
Die Defektverarbeitungsschaltung 14 der 4 bis 15 kann die erste Komparator-Referenzspannung mit einer Spannung der Erfassungsleitung SIO zum ersten Timing bei der Ansteuerung vergleichen, um eine erste Vergleichsausgabe zu erzeugen, und kann darüber hinaus die zweite Komparator-Referenzspannung mit der Spannung der Erfassungsleitung SIO zum zweiten Timing bei der Ansteuerung vergleichen, um eine zweite Vergleichsausgabe zu erzeugen (wobei das zweite Timing später als das erste Timing ist). Die Defektverarbeitungsschaltung 14 kann das Auftreten oder Nichtauftreten eines Defekts eines Pixels PXL auf der Grundlage der ersten Vergleichsausgabe und der zweiten Vergleichsausgabe bestimmen und kann das Defektkompensationssignal BPC auf der Grundlage eines defekten Pixels PXL ausgeben.
Die Defektverarbeitungsschaltung 14 kann die in den 16 bis 28 veranschaulichte dynamische Logik-Schaltung verwenden, um eine durch einen Kurzschlussdefekt eines Subpixels verursachte Spannungsänderung jeder der Erfassungsleitungen SIO zu erfassen. Um die Genauigkeit und Zuverlässigkeit der Erfassung zu verbessern, kann die dynamische Logik-Schaltung eine erste logische Ausgabe, die basierend auf der Spannung der Erfassungsleitung SIO variiert, über einen ersten Ausgangsknoten ausgeben und eine zweite logische Ausgabe, die basierend auf der Spannung der Erfassungsleitung SIO variiert, über einen zweiten Ausgangsknoten ausgeben. Da die dynamische Logik-Schaltung so implementiert ist, dass die Größe der Schaltung geringer ist als die des Komparators, kann die dynamische Logik-Schaltung leicht in einen Source-Ansteuerungs-IC eingebaut werden.
Bei der Ansteuerung basierend auf 16 bis 28, wenn das Ansteuerelement jedes Subpixels mit der Erfassungsdatenspannung, die einen Abschaltpegel aufweist, abschalt-angesteuert wird, kann eine Spannung einer Erfassungsleitung SIO, die mit einem normalen Pixel PXL verbunden ist, als Erfassungsreferenzspannung aufrechterhalten werden, und eine Spannung einer Erfassungsleitung SIO, die mit einem defekten Pixel PXL verbunden ist, kann von der Erfassungsreferenzspannung aufgrund eines Stromzuflusses oder Stromabflusses, der durch einen Kurzschlussdefekt verursacht wird, abweichen.
Die Defektverarbeitungsschaltung 14 der 16 bis 28 kann das Auftreten oder Nichtauftreten eines Defekts in einem Pixel PXL auf der Grundlage der ersten logischen Ausgabe und/oder der zweiten logischen Ausgabe, die durch die dynamische Logik-Schaltung bei der Erfassungsansteuerung erhalten werden, bestimmen und kann das DefektKompensationssignal BPC ausgeben, das einem defekten Pixel PXL entspricht.
2 ist ein Diagramm, das eine Anschlusskonfiguration eines Pixels gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulicht. 3 ist ein Diagramm, das verschiedene Typen von Defekten in einem Pixel gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulicht.
Mit Bezug auf 2 kann ein Pixel PXL vier Subpixel SP1 bis SP4 enthalten, die eine Erfassungsleitung SIO gemeinsam benutzen. Die vier Subpixel SP1 bis SP4 können ein rotes (R), grünes (G), blaues (B) und weißes (W) Subpixel enthalten, um dasselbe Pixel zu bilden. Jedes der vier Subpixel SP 1 bis SP4 kann beispielsweise eine lichtemittierende Vorrichtung EL, ein Ansteuerungselement DT, Schaltelemente ST1 und ST2 und einen Speicherkondensator Cst enthalten, ist aber nicht darauf beschränkt. Das erfindungsgemäße Konzept ist nicht auf eine detaillierte Anschlusskonfiguration eines Subpixels beschränkt.
Die lichtemittierende Vorrichtung EL kann Licht mit einem Ansteuerungsstrom emittieren, der vom Ansteuerungselement DT geliefert wird. Die lichtemittierende Vorrichtung EL kann nur bei der Anzeigenansteuerung Licht emittieren und darf bei der Erfassungsansteuerung kein Licht emittieren. Die lichtemittierende Vorrichtung EL kann mit einer organischen lichtemittierenden Diode, die eine organische Emissionsschicht enthält, oder mit einer anorganischen lichtemittierenden Diode, die eine anorganische Emissionsschicht enthält, ausgeführt werden. Eine Anodenelektrode der lichtemittierenden Vorrichtung EL kann mit einem zweiten Knoten N2 verbunden sein, und eine Kathodenelektrode davon kann mit einem Eingangsanschluss für eine Source-Spannung mit niedrigem Pegel EVSS verbunden sein.
Bei der Anzeigenansteuerungsvorrichtung kann das Ansteuerelement DT einen Ansteuerungsstrom basierend auf einer ersten Gate-Source-Spannung davon (d.h. einer Differenzspannung zwischen einer Datenspannung der Anzeigevorrichtung und einer Referenzspannung der Anzeigevorrichtung) erzeugen und den Ansteuerungsstrom an die lichtemittierende Vorrichtung EL liefern. Bei der Erfassungsansteuerung kann das Ansteuerelement DT mit einer zweiten Gate-Source-Spannung davon (d.h. einer Differenzspannung zwischen einer Erfassungsreferenzspannung PCL und einer Erfassungsdatenspannung SVdata mit einem Abschaltpegel) abschalt-angesteuert werden, und zu diesem Zeitpunkt kann kein Strom in dem abschalt-angesteuerten Ansteuerelement DT fließen. Außerdem kann das Ansteuerelement DT bei der Ansteuerung mit einer dritten Gate-Source-Spannung davon anschalt-angesteuert werden (d.h. mit einer Differenzspannung zwischen der Erfassungsreferenzspannung PCL und einer Erfassungsdatenspannung SVdata mit einem Einschaltpegel). Zu diesem Zeitpunkt kann ein Strom in dem anschaltangesteuerten Ansteuerelement DT fließen. Da der Strom jedoch gering ist, kann die lichtemittierende Vorrichtung EL kein Licht emittieren. Eine Gate-Elektrode des Ansteuerungselements DT kann mit einem ersten Knoten N1 verbunden sein, eine Drain-Elektrode davon kann mit einem Eingangsanschluss für eine Ansteuerungsspannung mit hohem Pegel EVDD verbunden sein, und eine Source-Elektrode davon kann mit dem zweiten Knoten N2 verbunden sein.
Die Schaltelemente ST1 und ST2 können bei der Anzeigenansteuerung und bei der Erfassungsansteuerung eingeschaltet werden und somit die Gate-Elektrode des Ansteuerungselements DT mit der Datenleitung DL und die Source-Elektrode des Ansteuerungselements DT mit der Erfassungsleitung SIO verbinden. Die Schaltelemente ST1 und ST2 können basierend auf dem gleichen Scan-Signal SCAN eingeschaltet werden. Die Schaltelemente (z. B. das erste und das zweite Schaltelement) ST1 und ST2 können beim Ansteuern der Erfassungsleitung kontinuierlich einen Einschaltzustand aufrechterhalten.
Das erste Schaltelement ST1 kann zwischen die Datenleitung DL und den ersten Knoten N1 geschaltet werden und kann basierend auf dem Scan-Signal SCAN von der Gate-Leitung GL eingeschaltet werden. Das erste Schaltelement ST1 kann bei der Programmierung für die Anzeigenansteuerung eingeschaltet werden und kann darüber hinaus bei der Erfassungsansteuerung eingeschaltet werden. Wenn das erste Schaltelement ST1 eingeschaltet ist, kann die Erfassungsdatenspannung SVdata oder die Anzeigedatenspannung an den ersten Knoten N1 angelegt werden. Eine Gate-Elektrode des ersten Schaltelements ST1 kann mit der Gate-Leitung GL verbunden sein, eine Source-Elektrode davon kann mit der Datenleitung DL verbunden sein, und eine Drain-Elektrode davon kann mit dem ersten Knoten N1 verbunden sein.
Das zweite Schaltelement ST2 kann zwischen die Erfassungsleitung SIO und den zweiten Knoten N2 geschaltet werden und kann basierend auf dem Scan-Signal SCAN von der Gate-Leitung GL eingeschaltet werden. Bei der Programmierung für die Anzeigenansteuerung kann das zweite Schaltelement ST2 eingeschaltet werden und die in die Erfassungsleitung SIO geladene Anzeigereferenzspannung an den zweiten Knoten N2 anlegen. Bei der Erfassungsansteuerung kann das zweite Schaltelement ST2 eingeschaltet werden und die in die Erfassungsleitung SIO geladene Erfassungsreferenzspannung PCL an den zweiten Knoten N2 anlegen. Eine Gate-Elektrode des zweiten Schaltelements ST2 kann mit der Gate-Leitung GL, eine Drain-Elektrode desselben mit dem zweiten Knoten N2 und eine Source-Elektrode desselben mit der Erfassungsleitung SIO verbunden sein.
Der Speicherkondensator Cst kann zwischen den ersten Knoten N1 und den zweiten Knoten N2 geschaltet werden und kann die Gate-Source-Spannung des Ansteuerungselements DT speichern.
Ein solches Subpixel kann mindestens einen der in 3 veranschaulichten Defekttypen enthalten. Die Defekttypen können einen Subpixel-Kurzschlussdefekt enthalten, der mit dem Ansteuerungselement DT assoziiert ist, einen Subpixel-Kurzschlussdefekt, der mit dem zweiten Schaltelement ST2 assoziiert ist, einen Subpixel-Kurzschlussdefekt, der mit der lichtemittierenden Vorrichtung EL assoziiert ist, und einen Subpixel-Kurzschlussdefekt, der mit der Erfassungsleitung SIO assoziiert ist. Wenn ein Subpixel-Kurzschlussdefekt auftritt, kann eine Spannung der Erfassungsleitung SIO die Erfassungsreferenzspannung PCL nicht aufrechterhalten und kann von der Erfassungsreferenzspannung PCL bei der Erfassungsansteuerung verschoben werden.
Ein mit dem Ansteuerungselement DT assoziierter Subpixel-Kurzschluss kann einen Gate-Source-Kurzschluss (GS-Kurzschluss) des Ansteuerungselements DT, einen Gate-Drain-Kurzschluss (GD-Kurzschluss) des Ansteuerungselements DT und einen Drain-Source-Kurzschluss (DS-Kurzschluss) des Ansteuerungselements DT enthalten. Ein Subpixel-Kurzschluss, der mit dem zweiten Schaltelement ST2 assoziiert ist, kann einen Gate-Source-Kurzschluss (GS-Kurzschluss) des zweiten Schaltelements ST2, einen Gate-Drain-Kurzschluss (GD-Kurzschluss) des zweiten Schaltelements ST2 und einen Drain-Source-Kurzschluss (DS-Kurzschluss) des zweiten Schaltelements ST2 enthalten. Ein mit der lichtemittierenden Vorrichtung EL assoziierter Subpixel-Kurzschluss kann einen Kurzschluss zwischen der Anodenelektrode und der Kathodenelektrode der lichtemittierenden Vorrichtung EL bezeichnen. Ein mit der Erfassungsleitung SIO assoziierter Subpixel-Kurzschluss kann einen Kurzschluss zwischen der Erfassungsleitung SIO und der Source-Spannung mit hohem Pegel EVDD und einen Kurzschluss zwischen der Erfassungsleitung SIO und der Source-Spannung mit niedrigem Pegel EVSS enthalten.
4 ist ein Diagramm, das eine Verbindungskonfiguration eines Pixels und einer Defektverarbeitungsschaltung gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulicht. 5 ist ein Diagramm, das eine Ansteuerungswellenform eines Pixels und eine Defektverarbeitungsschaltung gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulicht. 6 ist ein Diagramm, das die Ausgabe eines Komparators basierend auf einem Defekttyp veranschaulicht.
Mit Bezug auf 4 kann das Elektrolumineszenz-Anzeigegerät gemäß einer Ausführungsform der vorliegenden Offenbarung eine Panel-Ansteuerungsschaltung PDRV und eine Defektverarbeitungsschaltung enthalten, um einen in einem Pixel PXL auftretenden Subpixel-Kurzschluss zu erfassen und zu kompensieren. Die Defektverarbeitungsschaltung kann mit einer einfachen Konfiguration eingerichtet werden, die eine Referenzspannungs-Erzeugungsschaltung PGMA, einen Komparator COMP und eine Logik-Schaltung BPCL enthält, so dass die Größe einer Schaltungseinheit und die Herstellungskosten reduziert werden können. Die Defektverarbeitungsschaltung kann ein Pixel PXL, in dem ein Subpixel-Kurzschluss auftritt, teilweise oder vollständig schwärzen, wodurch ein Hot-Spot-Defekt beseitigt und die Lebensdauer und Zuverlässigkeit von Produkten erhöht werden kann.
Mit Bezug auf 4 bis 6 kann die Panel-Ansteuerungsschaltung PDRV das Pixel PXL mit einem Scan-Signal SCAN mit einem Einschaltpegel und einer Erfassungsdatenspannung SVdata mit einem Abschaltpegel VOFF in einem Erfassungsintervall versorgen, um jedes im Pixel PXL enthaltene Ansteuerungselement abschalt-anzusteuern. Zu diesem Zeitpunkt kann eine Erfassungsreferenzspannung PCL in die mit dem Pixel PXL verbundene Erfassungsleitung SIO geladen werden.
Wenn ein Subpixel-Kurzschlussdefekt im Pixel PXL auftritt, wird die Spannung VSIO der Erfassungsleitung SIO im Erfassungsintervall möglicherweise nicht als Erfassungsreferenzspannung PCL aufrechterhalten und kann sich gegenüber der Erfassungsreferenzspannung PCL erhöhen oder verringern.
Die Referenzspannungs-Erzeugungsschaltung PGMA kann eine Referenzspannung Vref mit drei Spannungspegeln erzeugen, die an den Komparator COMP angelegt wird. Die drei Spannungspegel können die Erfassungsreferenzspannung PCL enthalten, die der Erfassungsleitung SIO über den Komparator COMP vor dem Erfassungsintervall zugeführt werden soll, eine erste Komparator-Referenzspannung TH-HIGH, die höher ist als die Erfassungsreferenzspannung PCL, und eine zweite Komparator-Referenzspannung TH-LOW, die niedriger ist als die Erfassungsreferenzspannung PCL. Die Erfassungs-Referenzspannung PCL kann eine Spannung zur Initialisierung der Spannung VSIO der Erfassungsleitung SIO und des Komparators COMP sein. Die erste Komparator-Referenzspannung TH-HIGH kann eine Komparator-Referenzspannung zur Erfassung eines Defekts 1 (eines Überlauftyps) sein, bei dem die Spannung VSIO der Erfassungsleitung SIO gegenüber der Erfassungs-Referenzspannung PCL ansteigt. Die zweite Komparator-Referenzspannung TH-LOW kann eine Komparator-Referenzspannung zur Erfassung eines Defekts 2 (eines Unterlauftyps) sein, bei dem die Spannung VSIO der Erfassungsleitung SIO gegenüber der Erfassungs-Referenzspannung PCL abfällt.
Der Defekt 1 des Überlauftyps kann durch die Kurzschlüsse von GD und DS des Ansteuerungselements DT, die Kurzschlüsse von GS, GD und DS des zweiten Schaltelements ST2 sowie durch einen Kurzschluss zwischen der Erfassungsleitung SIO und einer Source-Spannung mit hohem Pegel EVDD auftreten. Der Defekt 2 vom Unterlauftyp kann durch den Kurzschluss GS des Ansteuerelements DT, den Kurzschluss (Wechselstromkurzschluss) zwischen einer Anoden- und einer Kathodenelektrode der lichtemittierenden Vorrichtung EL und den Kurzschluss zwischen der Erfassungsleitung SIO und einer Source-Spannung mit niedrigem Pegel EVSS auftreten.
Der Komparator COMP kann die erste Komparator-Referenzspannung TH-HIGH mit der Spannung VSIO der Erfassungsleitung SIO vergleichen, um eine erste Vergleichsausgabe VCO1 zu einem ersten Timing Tx des Erfassungsintervalls zu erzeugen, und kann die zweite Komparator-Referenzspannung TH-LOW mit der Spannung VSIO der Erfassungsleitung SIO vergleichen, um eine zweite Vergleichsausgabe VCO2 zu einem zweiten Timing Ty zu erzeugen, das auf das erste Timing Tx des Erfassungsintervalls folgt. Die erste Vergleichsausgabe VCO1 und die zweite Vergleichsausgabe VCO2 können jeweils eine von „1“ sein, die eine hohe Spannung repräsentiert, und „0“, die eine niedrige Spannung repräsentiert.
Beim ersten Timing Tx kann der Komparator COMP eine hohe Spannung 1 als erste Vergleichsausgabe VCO1 ausgeben, wenn die Spannung VSIO der Erfassungsleitung SIO niedriger als die erste Komparator-Referenzspannung TH-HIGH ist, und wenn die Spannung VSIO der Erfassungsleitung SIO höher als oder gleich der ersten Komparator-Referenzspannung TH-HIGH ist, kann der Komparator COMP eine niedrige Spannung 0 als erste Vergleichsausgabe VCO1 ausgeben. Dies liegt daran, dass die Spannung VSIO der Erfassungsleitung SIO in einen zweiten Eingangsanschluss (-) des Komparators COMP eingegeben wird.
Beim zweiten Timing Ty kann der Komparator COMP die niedrige Spannung 0 als zweite Vergleichsausgabe VCO2 ausgeben, wenn die Spannung VSIO der Erfassungsleitung SIO höher ist als die zweite Komparator-Referenzspannung TH-LOW, und wenn die Spannung VSIO der Erfassungsleitung SIO kleiner oder gleich der zweiten Komparator-Referenzspannung TH-LOW ist, kann der Komparator COMP die hohe Spannung 1 als zweite Vergleichsausgabe VCO2 ausgeben.
Die Logik-Schaltung BPCL kann auf der Grundlage der ersten Vergleichsausgabe VCO1 und der zweiten Vergleichsausgabe VCO2 feststellen, ob ein Defekt des Pixels PXL auftritt oder nicht. Im Einzelnen kann die Logik-Schaltung BPCL das Auftreten oder Nichtauftreten eines Defekts des Pixels PXL auf der Grundlage einer logischen Kombination der ersten Vergleichsausgabe VCO1 und der zweiten Vergleichsausgabe VCO2 bestimmen. Nur wenn die logische Kombination der ersten Vergleichsausgabe VCO1 und der zweiten Vergleichsausgabe VCO2 gleich (1,0) ist, kann die Logik-Schaltung BPCL feststellen, dass sich das Pixel PXL in einem normalen Zustand befindet, und andernfalls kann sie feststellen, dass sich das Pixel PXL in einem anormalen Zustand befindet. Wenn beispielsweise die Logik-Kombination der ersten Vergleichsausgabe VCO1 und der zweiten Vergleichsausgabe VCO2 (1,1) ist, kann die Logik-Schaltung BPCL feststellen, dass das Pixel PXL den Defekt 2 vom Unterlauftyp enthält, und wenn die Logik-Kombination der ersten Vergleichsausgabe VCO 1 und der zweiten Vergleichsausgabe VCO2 (0,0) ist, kann die Logik-Schaltung BPCL feststellen, dass das Pixel PXL den Defekt 1 vom Überlauftyp enthält.
Die Logik-Schaltung BPCL kann ein Defektkompensationssignal BPC (siehe 1) in Bezug auf ein defektes Pixel PXL ausgeben und somit die Schwärzung des defekten Pixels PXL ermöglichen.
7 veranschaulicht schematisch eine erste Ausführungsform, bei der ein Komparator auf einer Steuereinrichtung montiert ist.
Mit Bezug auf 7 kann ein Komparator COMP zusammen mit einer Logik-Schaltung BPCL und einer Referenzspannungs-Erzeugungsschaltung PGMA auf einer Steuerplatine CPCB montiert werden. Da in diesem Fall die Anzahl der Komparatoren COMP geringer ist als die Anzahl der Erfassungsleitungen SIO, können die Größe einer Schaltungseinheit und die Herstellungskosten erheblich reduziert werden. Ein Komparator COMP kann an ein Multiplexer Array AMUX in jedem Source-Ansteuerungs-IC SD-IC angeschlossen werden. Eine Mehrzahl von Multiplexer-Schaltern, die in dem Multiplexer Array AMUX enthalten sind, können den Komparator COMP selektiv mit einer Mehrzahl von Erfassungsleitungen SIO verbinden. Ein- und Ausschaltvorgänge jedes der Multiplexer-Schalter können von der Logik-Schaltung BPCL gesteuert werden. Die Multiplexerschalter können in einem Erfassungsintervall selektiv eingeschaltet werden, und in einem Initialisierungsintervall, das dem Erfassungsintervall vorausgeht, können alle Multiplexerschalter eingeschaltet werden.
Der Komparator COMP kann einen ersten Eingangsanschluss (+) enthalten, über den eine erste Komparator-Referenzspannung TH-HIGH und eine zweite Komparator-Referenzspannung TH-LOW eingegeben werden, einen zweiten Eingangsanschluss (-), über den eine Spannung VSIO der Erfassungsleitung SIO eingegeben wird, und einen Ausgangsanschluss, an dem eine Vergleichsausgabe VCO (d.h. eine erste Vergleichsausgabe VCO1 und eine zweite Vergleichsausgabe VCO2) erzeugt wird.
Ein Aktivierungsschalter EN kann außerdem zwischen dem zweiten Eingangsanschluss (-) und dem Ausgangsanschluss des Komparators COMP geschaltet werden. Der Aktivierungsschalter EN kann im Erfassungsintervall ausgeschaltet werden, und im Initialisierungsintervall, das dem Erfassungsintervall vorausgeht, kann der Aktivierungsschalter EN eingeschaltet werden. Im Initialisierungsintervall, wenn der Aktivierungsschalter EN und die Multiplexerschalter eingeschaltet sind, können der Komparator COMP und die Spannung VSIO jeder der Erfassungsleitungen SIO auf eine Erfassungs-Referenzspannung PCL von der Referenzspannungs-Erzeugungsschaltung PGMA initialisiert werden.
8 ist ein Diagramm, das im Detail eine Konfiguration gemäß der ersten Ausführungsform von 7 veranschaulicht. 9 ist ein Diagramm, das im Detail eine Ansteuerungswellenform einer Verbindungskonfiguration gemäß der ersten Ausführungsform von 7 veranschaulicht.
Mit Bezug auf 8 und 9 können ein Anzeigepanel PNL und eine Sourceplatine SPCB über einen leitenden Film COF elektrisch miteinander verbunden sein, und ein Source-Ansteuerungs-IC SD-IC kann auf dem leitenden Film COF integriert sein. Zusätzlich zu einem Datentreiber 12 (siehe 1) und einem Multiplexer Array AMUX können eine Schalter-Steuereinrichtung SCT und ein Empfänger RX auf dem Source-Treiber IC SD-IC angebracht sein.
Die Sourceplatine SPCB und eine Steuerplatine CPCB können über ein flexibles Schaltungskabel FFC elektrisch miteinander verbunden sein, sind aber nicht darauf beschränkt. Die Logik-Schaltung BPCL kann als ein Körper mit einer Zeitsteuereinrichtung 11 (siehe 1) vorgesehen sein und kann auf der Steuerplatine CPCB montiert sein. Die Timing-Steuereinrichtung 11 (siehe 1) kann ferner einen Sender TX zur Übertragung eines von der Logik-Schaltung BPCL erzeugten Schalt-Steuersignals enthalten. Die Logik-Schaltung BPCL kann das Schaltsteuersignal für jeden Source-Ansteuer-IC SD-IC ansteuert, unterschiedlich erzeugen, und darüber hinaus kann sie das Schaltsteuersignal für jeden der Multiplexerschalter SW1 bis SWk unterschiedlich erzeugen.
Der Sender TX und der Empfänger RX können über eine interne Schnittstellenschaltung miteinander verbunden werden. Das von der Logik-Schaltung BPCL erzeugte Schaltsteuersignal kann einem Datenübertragungspaket hinzugefügt und von dem Sender TX an den Empfänger RX übertragen werden. Die Schalter-Steuereinrichtung SCT kann das dem Datenübertragungspaket hinzugefügte Schaltsteuersignal in ein paralleles Digitalsignal umwandeln und das parallele Digitalsignal an das Multiplexer Array AMUX übertragen.
Das Multiplexer-Array AMUX kann die Mehrzahl von Multiplexer-Schaltern SW1 bis SWk und eine Mehrzahl von Encodern ENC enthalten, die mit Gate-Elektroden der Multiplexer-Schalter SW1 bis SWk verbunden sind. Die Encoder ENC können mit der Schalter-Steuereinrichtung SCT verbunden sein und das Schaltersteuersignal von der Schalter-Steuereinrichtung SCT empfangen, um einen Ein-/Ausschaltvorgang jedes der Multiplexerschalter SW1 bis SWk zu steuern. Das Schaltersteuersignal kann als digitales Multibit-Signal implementiert werden. In der Source-Steuereinrichtung SD-IC, die 240 Erfassungskanäle enthält, kann das Schaltsteuersignal beispielsweise als 8-Bit-Digitalsignal implementiert sein.
Der auf der Steuerplatine CPCB montierte Komparator COMP kann über einen eingeschalteten Multiplexerschalter mit einer entsprechenden Erfassungsleitung SIO verbunden werden. Außerdem kann der Komparator COMP mit einer Referenzspannungs-Erzeugungsschaltung PGMA verbunden sein. Basierend auf der Steuerung durch die Logik-Schaltung BPCL kann die Referenzspannungs-Erzeugungsschaltung PGMA eine Erfassungs-Referenzspannung PCL, die in die Erfassungsleitungen SIO geladen werden soll, sowie eine erste und eine zweite Komparator-Referenzspannung TH-HIGH und TH-LOW für eine Vergleichsoperation des Komparators COMP erzeugen. Zwischen einem Ausgangsanschluss des Komparators COMP und der Logik-Schaltung BPCL kann ein Pegelschieber L/S geschaltet sein. Der Pegelschieber L/S kann eine Spannungshubbreite einer Vergleichsausgabe VCO auf der Grundlage eines Transistor-zu-Transistor-Pegels (TTL) reduzieren, so dass die Vergleichsausgabe VCO von der Logik-Schaltung BPCL verarbeitet wird.
Ein zwischen einem zweiten Eingangsanschluss (-) und einem Ausgangsanschluss des Komparators COMP geschalteter Aktivierungsschalter EN kann in einem Initialisierungsintervall A eingeschaltet werden, so dass die Spannung VSIO jeder der Erfassungsleitungen SIO und der Vergleichsausgabe VCO auf die Erfassungs-Referenzspannung PCL initialisiert werden kann.
In einem Erfassungsintervall B, das auf ein Initialisierungsintervall A folgt, kann ein Ansteuerungselement eines Pixels PXL, das mit jeder der Erfassungsleitungen SIO verbunden ist, als Reaktion auf ein Scansignal SCAN mit einem Einschaltpegel und eine Erfassungsdatenspannung SVdata mit einem Abschaltpegel VOFF abschalt-angesteuert werden. Im Erfassungsintervall B kann eine Spannung VSIO einer Erfassungsleitung SIO, die mit einem normalen Pixel PXL verbunden ist, als Erfassungsreferenzspannung PCL aufrechterhalten werden, und eine Spannung VSIO einer Erfassungsleitung SIO, die mit einem defekten Pixel PXL verbunden ist, kann sich gegenüber der Erfassungsreferenzspannung PCL erhöhen oder verringern. Im Erfassungsintervall B kann der Komparator COMP sequentiell eine Spannung VSIO einer entsprechenden Erfassungsleitung SIO mit zwei Referenzspannungen Vref (d.h. einer ersten Komparator-Referenzspannung TH-HIGH und einer zweiten Komparator-Referenzspannung TH-LOW) vergleichen, um eine Vergleichsausgabe VCO zu erzeugen. Der Komparator COMP kann eine Spannung VSIO einer entsprechenden Erfassungsleitung SIO mit der ersten Komparator-Referenzspannung TH-HIGH vergleichen, um eine erste Vergleichsausgabe VCO1 zu einem ersten Timing T1 des Erfassungsintervalls B zu erzeugen, und kann dann eine Spannung VSIO einer entsprechenden Erfassungsleitung SIO mit der zweiten Komparator-Referenzspannung TH-LOW vergleichen, um eine zweite Vergleichsausgabe VCO2 zu einem zweiten Timing T2 des Erfassungsintervalls B zu erzeugen. Wie in 6 beschrieben, kann die Logik-Schaltung BPCL durch eine logische Verknüpfung der ersten Vergleichsausgabe VCO1 und der zweiten Vergleichsausgabe VCO2, die in der Vergleichsausgabe VCO enthalten sind, das Auftreten oder Nichtauftreten eines Defekts eines entsprechenden Pixels bestimmen und einen Prozess zur Verarbeitung eines dunklen Flecks auf der Grundlage eines Defekttyps durchführen.
10A und 10B sind Diagramme, die ein Verfahren zur Verarbeitung von Anzeigedefekten gemäß der ersten Ausführungsform von 7 veranschaulichen. 11A ist ein Diagramm, das ein Beispiel veranschaulicht, bei dem eine N-te horizontale Anzeigezeile, die ein Zielpixel mit einem Defekt enthält, erfasst wird. 11B und 11C sind Diagramme, die ein Beispiel veranschaulichen, bei dem eine M-te Integrierte Source-Ansteuerungsschaltung erfasst wird, die mit dem Zielpixel in der N-ten horizontalen Anzeigezeile verbunden ist. 11D ist ein Diagramm, das ein Beispiel veranschaulicht, bei dem eine Referenzspannungsleitung, die mit dem Zielpixel verbunden ist, unter den Referenzspannungsleitungen erfasst wird, die mit der M-ten integrierten Source-Ansteuerungsschaltung verbunden sind.
Mit Bezug auf 10A und 11A kann das Verfahren zur Verarbeitung von Anzeigedefekten gemäß der ersten Ausführungsform in erster Linie eine horizontale Anzeigezeile (im Folgenden als horizontale Zielanzeigezeile bezeichnet) erfassen, die ein defektes Pixel in einem Zustand enthält, in dem alle Multiplexerschalter eingeschaltet sind. Zu diesem Zweck kann das Verfahren zur Verarbeitung von Anzeigedefekten ein Scan-Signal mit einem Einschaltpegel und eine Erfassungs-Datenspannung SVdata mit einem Abschaltpegel VOFF an Pixel anlegen, die in jeder horizontalen Anzeigezeile enthalten sind, um das Auftreten oder Nichtauftreten eines Defekts jeder horizontalen Anzeigezeile zu erfassen. Ein solcher primärer Erfassungsvorgang kann sequentiell von einer horizontalen Anzeigezeileneinheit durchgeführt werden und kann wiederholt werden, bis eine horizontale Zielanzeigezeile erfasst wird (S101 bis S104).
Die in der angestrebten horizontalen Anzeigezeile enthaltenen Pixel können durch Gruppeneinheiten unterteilt und mit einer Mehrzahl von Source-Ansteuerungs-ICs SD-IC verbunden werden. Daher kann, wie in den 10A, 11B und 11C, kann das Verfahren zur Verarbeitung von Anzeigedefekten gemäß der ersten Ausführungsform sekundär eine Pixelgruppe (im Folgenden als Zielpixelgruppe bezeichnet) erfassen, die ein defektes Pixel in einem Zustand enthält, in dem Multiplexerschalter selektiv von einer Source-Ansteuerungs-IC-Einheit eingeschaltet werden. Zu diesem Zweck kann das Verfahren zur Verarbeitung von Anzeigedefekten das Scan-Signal mit dem Einschaltpegel und die Erfassungsdatenspannung SVdata mit dem Abschaltpegel VOFF an Pixel anlegen, die in jeder Pixelgruppe enthalten sind, um das Auftreten oder Nichtauftreten eines Defekts in jeder Pixelgruppe zu erfassen. Ein solcher sekundärer Erfassungsvorgang kann sequentiell von einer Pixelgruppeneinheit durchgeführt werden und kann wiederholt werden, bis eine Zielpixelgruppe erfasst wird (S 105 und S106).
Die in der Zielpixelgruppe enthaltenen Pixel können einzeln mit einer Mehrzahl von Erfassungsleitungen SIO verbunden sein. Daher kann, wie in den 10A und 11D, das Verfahren zur Verarbeitung von Anzeigedefekten gemäß der ersten Ausführungsform eine mit einem defekten Pixel verbundene Anzeigezeile (im Folgenden als Ziel-Erfassungsleitung SIO bezeichnet) in einem Zustand, in dem Multiplexerschalter selektiv durch eine Erfassungsleitung-SIO-Einheit eingeschaltet werden, tertiär erfassen. Zu diesem Zweck kann das Verfahren zur Verarbeitung von Anzeigedefekten das Scan-Signal mit dem Einschaltpegel und die Erfassungsdatenspannung SVdata mit dem Abschaltpegel VOFF an ein Pixel anlegen, das mit jeder Erfassungsleitung SIO verbunden ist, um das Auftreten oder Nichtauftreten eines Defekts jeder Erfassungsleitung SIO zu erfassen. Ein solcher tertiärer Erfassungsvorgang kann sequentiell von einer Erfassungsleitungs-SIO-Einheit durchgeführt und wiederholt werden, bis eine Zielerfassungsleitung SIO erfasst wird (S 107 und S108).
Anschließend kann das Verfahren zur Verarbeitung von Anzeigedefekten gemäß 10A feststellen, dass Pixelkoordinaten, die mit der Zielerfassungsleitung SIO verbunden sind, defekt sind (S109).
Wenn ein defektes Pixel die Leuchtkraft eines anderen Pixels beeinträchtigt, kann das Verfahren zur Verarbeitung von Anzeigedefekten gemäß der ersten Ausführungsform anschließend die Bilddaten kompensieren, die auf das andere Pixel angelegt werden sollen, und so die durch das defekte Pixel verursachte Veränderung der Leuchtkraft verhindern (S1 10 und S111), wie in 10B.
Anschließend kann das Verfahren zur Verarbeitung von Anzeigedefekten gemäß der ersten Ausführungsform wie in 10B, wenn die RGB-Ansteuerung bei einem Defekttyp (z. B. bei einem GS-Kurzschlussdefekt eines Ansteuerungselements) durchgeführt werden kann, ein defektes Pixel unter den RGBW-Subpixeln von Pixelkoordinaten, die als defekt bestimmt wurden, quartär erfassen. Zu diesem Zweck kann das Verfahren zur Verarbeitung von Anzeigedefekten eine Datenspannung SVdata mit einem Einschaltpegel VON an nur eines der RGBW-Subpixel von Pixelkoordinaten anlegen, die in einem Zustand, in dem ein mit der Ziel-Erfassungsleitung SIO verbundener Multiplexerschalter selektiv eingeschaltet ist, als defekt bestimmt wurden, und kann die Datenspannung SVdata mit dem Abschaltpegel VOFF an die anderen Subpixel anlegen. Die Erfassungsdatenspannung SVdata mit dem Einschaltpegel VON und die Erfassungsdatenspannung SVdata mit dem Abschaltpegel VOFF können synchron mit dem Scan-Signal mit dem Einschaltpegel angelegt werden. Ein solcher quartärer Erfassungsvorgang kann wiederholt werden, bis ein defektes Subpixel erfasst wird (S 112 und S 113).
Wenn ein W-Subpixel als defekt erfasst wird, kann das Verfahren zur Verarbeitung von Anzeigedefekten gemäß der ersten Ausführungsform das W-Subpixel schwärzen und eine RGB-Ansteuerung unter Verwendung von RGB-Subpixeln implementieren (S115), wie in 10B. Das Verfahren zur Verarbeitung von Anzeigedefekten kann die Bilddaten, die an die RGB-Subpixel angelegt werden sollen, stärker erhöhen als einen Eingangswert, um die RGB-Ansteuerung durchzuführen. Dies kann dazu dienen, den Verlust an Leuchtkraft zu kompensieren, der auftritt, wenn das W-Subpixel, das in demselben Pixel enthalten ist, geschwärzt wird.
Außerdem kann das Verfahren zur Verarbeitung von Anzeigedefekten gemäß der ersten Ausführungsform wie in 10B alle RGBW-Subpixel schwärzen (S116), wenn eines der RGB-Subpixel als defekt eingestuft wird.
12 ist ein Diagramm, das schematisch eine zweite Ausführungsform veranschaulicht, bei der ein Komparator auf jeder integrierten Source-Ansteuerungsschaltung angebracht ist.
Mit Bezug auf 12 können eine Logik-Schaltung BPCL und eine Referenzspannungs-Erzeugungsschaltung PGMA auf einer Steuerplatine CPCB angebracht sein, und ein Komparator COMP kann in einer Mehrzahl vorhanden sein und auf jedem der Source-Ansteuerungs-ICs SD-IC angebracht sein. In diesem Fall kann die Anzahl der Komparatoren COMP dieselbe sein wie die Anzahl der Erfassungsleitungen SIO. Bei der zweiten Ausführungsform kann im Gegensatz zur ersten Ausführungsform von 7 ein Multiplexer-Array weggelassen werden, und die Komparatoren COMP der Source-Ansteuerungs-ICs SD-IC können gleichzeitig einen Erfassungsvorgang durchführen, wodurch die für Erfassung verwendete Zeit verkürzt werden kann.
Der Komparator COMP kann einen ersten Eingangsanschluss (+) enthalten, über den eine erste Komparator-Referenzspannung TH-HIGH und eine zweite Komparator-Referenzspannung TH-LOW eingegeben werden, einen zweiten Eingangsanschluss (-), über den eine Spannung VSIO einer Erfassungsleitung SIO eingegeben wird, und einen Ausgangsanschluss, an dem eine Vergleichsausgabe VCO (d.h. eine erste Vergleichsausgabe VCO1 und eine zweite Vergleichsausgabe VCO2) erzeugt wird.
Ein Initialisierungsschalter RPRE kann ferner zwischen einen ersten Eingangsanschluss (+) und einen zweiten Eingangsanschluss (-) des Komparators COMP geschaltet werden. Der Initialisierungsschalter RPRE kann in einem Erfassungsintervall ausgeschaltet und in einem Initialisierungsintervall, das dem Erfassungsintervall vorausgeht, eingeschaltet sein. Wenn die Initialisierungsschalter RPRE im Initialisierungsintervall gleichzeitig eingeschaltet werden, können der Komparator COMP und die Spannung VSIO jeder der Erfassungsleitungen SIO auf eine Erfassungs-Referenzspannung PCL von der Referenzspannungs-Erzeugungsschaltung PGMA initialisiert werden.
Jeder der Source-Ansteuerungs-ICs SD-ICs kann außerdem eine Schaltung zur Serialisierung SLZ enthalten, die gemeinsam mit Ausgangsanschlüssen der Komparatoren COMP verbunden ist. Die Serialisierungsschaltung SLZ kann die erste Vergleichsausgabe VCO1 und die zweite Vergleichsausgabe VCO2, die von jedem der Komparatoren COMP eingehen, serialisieren und dann serielle Übertragungsdaten an die Logik-Schaltung BPCL liefern.
13 ist ein Diagramm, das im Detail eine Konfiguration gemäß der zweiten Ausführungsform von 12 veranschaulicht. 14 ist ein Diagramm, das im Detail eine Ansteuerungswellenform einer Verbindungskonfiguration gemäß der zweiten Ausführungsform von 12 veranschaulicht.
Mit Bezug auf 13 und 14 können ein Anzeigepanel PNL und eine Sourceplatine SPCB über einen leitenden Film COF elektrisch miteinander verbunden sein, und ein Source-Ansteuerungs-IC SD-IC kann auf dem leitenden Film COF integriert sein. Zusätzlich zu einem Datentreiber 12 (siehe 1) können auf dem Source-Treiber-IC SD-IC eine Serialisierungsschaltung SLZ und ein Sender Tx angebracht sein. Der Sender Tx kann serielle Übertragungsdaten, die von der Serialisierungsschaltung SLZ verarbeitet werden, über eine interne Schnittstellenschaltung ausgeben.
Die Sourceplatine SPCB und die Steuerplatine CPCB können über ein flexibles Schaltungskabel FFC elektrisch miteinander verbunden sein, sind aber nicht darauf beschränkt. Die Logik-Schaltung BPCL kann als ein Körper mit einer Zeitsteuereinrichtung 11 (siehe 1) vorgesehen sein und kann auf der Steuerplatine CPCB montiert sein. Die Zeitsteuereinrichtung 11 (siehe 1) kann ferner einen Empfänger Rx enthalten, der über eine interne Schaltung mit dem Sender TX verbunden ist. Der Empfänger Rx kann die seriellen Übertragungsdaten über die interne Schnittstellenschaltung empfangen und die seriellen Übertragungsdaten an die Logik-Schaltung BPCL liefern.
Die auf dem Source-Ansteuerungs-IC SD-IC montierten Komparatoren COMP können an unterschiedliche Erfassungsleitungen SIO angeschlossen werden. Außerdem kann der Komparator COMP mit einer Referenzspannungs-Erzeugungsschaltung PGMA verbunden sein. Basierend auf der Steuerung durch die Logik-Schaltung BPCL kann die Referenzspannungs-Erzeugungsschaltung PGMA Referenzspannungen Vref erzeugen. Die Referenzspannungen Vref können eine Erfassungsreferenzspannung PCL enthalten, die in die Erfassungsleitungen SIO zu laden ist, sowie eine erste und eine zweite Komparator-Referenzspannung TH-HIGH und TH-LOW für einen Vergleichsbetrieb des Komparators COMP. Ein Spannungspuffer BUF kann ferner zwischen einen Ausgangsanschluss des Komparators COMP und die Logik-Schaltung BPCL geschaltet werden. Der Spannungspuffer BUF kann die Referenzspannungen Vref puffern und die gepufferten Referenzspannungen Vref an den Komparator COMP liefern.
Ein Initialisierungsschalter RPRE, der zwischen einen ersten Eingangsanschluss (+) und einen zweiten Eingangsanschluss (-) des Komparators COMP geschaltet ist, kann in einem Initialisierungsintervall A' eingeschaltet werden, und so kann die Spannung VSIO jeder der Erfassungsleitungen SIO und einer Vergleichsausgabe VCO auf die Erfassungs-Referenzspannung PCL initialisiert werden.
In einem Erfassungsintervall B', das auf das Initialisierungsintervall A' folgt, kann ein Ansteuerungselement eines Pixels PXL, das mit jeder der Erfassungsleitungen SIO verbunden ist, als Reaktion auf ein Scansignal SCAN mit einem Einschaltpegel und einer Erfassungsdatenspannung SVdata mit einem Abschaltpegel VOFF abschalt-angesteuert werden. Im Erfassungsintervall B' kann eine Spannung VSIO einer Erfassungsleitung SIO, die mit einem normalen Pixel PXL verbunden ist, als Erfassungsreferenzspannung PCL aufrechterhalten werden, und eine Spannung VSIO einer Erfassungsleitung SIO, die mit einem defekten Pixel PXL verbunden ist, kann sich gegenüber der Erfassungsreferenzspannung PCL erhöhen oder verringern. Im Erfassungsintervall B' kann der Komparator COMP sequentiell eine Spannung VSIO einer entsprechenden Erfassungsleitung SIO mit zwei Referenzspannungen Vref (d.h. einer ersten Komparator-Referenzspannung TH-HIGH und einer zweiten Komparator-Referenzspannung TH-LOW) vergleichen, um eine Vergleichsausgabe VCO zu erzeugen. Der Komparator COMP kann eine Spannung VSIO einer entsprechenden Erfassungsleitung SIO mit der ersten Komparator-Referenzspannung TH-HIGH vergleichen, um eine erste Vergleichsausgabe VCO1 zu einem ersten Timing T 1' des Erfassungsintervalls B' zu erzeugen, und kann dann eine Spannung VSIO einer entsprechenden Erfassungsleitung SIO mit der zweiten Komparator-Referenzspannung TH-LOW vergleichen, um eine zweite Vergleichsausgabe VCO2 zu einem zweiten Timing T2' des Erfassungsintervalls B' zu erzeugen. Wie in 6 oben beschrieben, kann die Logik-Schaltung BPCL durch eine logische Verknüpfung der ersten Vergleichsausgabe VCO1 und der zweiten Vergleichsausgabe VCO2, die in der Vergleichsausgabe VCO enthalten sind, das Auftreten oder Nichtauftreten eines Defekts eines entsprechenden Pixels bestimmen und einen Prozess zur Verarbeitung eines dunklen Flecks auf der Grundlage eines Defekttyps durchführen.
15 ist ein Diagramm, das ein Verfahren zur Verarbeitung von Anzeigedefekten gemäß der zweiten Ausführungsform von 12 veranschaulicht.
Mit Bezug auf 15 kann das Verfahren zur Verarbeitung von Anzeigedefekten gemäß der zweiten Ausführungsform eine horizontale Anzeigezeile (im Folgenden als horizontale Zielanzeigezeile bezeichnet), die ein defektes Pixel enthält, unter Verwendung aller Komparatoren erfassen. Zu diesem Zweck kann das Verfahren zur Verarbeitung von Anzeigedefekten ein Scan-Signal mit einem Einschaltpegel und eine Erfassungs-Datenspannung SVdata mit einem Abschaltpegel VOFF an Pixel anlegen, die in jeder horizontalen Anzeigezeile enthalten sind, um das Auftreten oder Nichtauftreten eines Defekts jeder horizontalen Anzeigezeile zu erfassen. Ein solcher Erfassungsvorgang kann sequentiell von einer horizontalen Anzeigezeileneinheit durchgeführt und wiederholt werden, bis eine horizontale Zielanzeigezeile erfasst wird (S201 bis S204).
Wenn die horizontale Zielanzeigezeile erfasst wird, kann das Auftreten oder Nichtauftreten eines Defekts jedes Pixels, das die horizontale Zielanzeigezeile eingerichtet hat, erfasst werden. Dementsprechend kann das Verfahren zur Verarbeitung von Anzeigedefekten gemäß der zweiten Ausführungsform wie in 15 die Koordinaten eines defekten Pixels berechnen (S205).
Wenn ein defektes Pixel die Leuchtkraft eines anderen Pixels beeinträchtigt, kann das Verfahren zur Verarbeitung von Anzeigedefekten gemäß der zweiten Ausführungsform, wie in 15, Bilddaten kompensieren, die an das andere Pixel angelegt werden sollen, und so eine durch das defekte Pixel verursachte Veränderung der Leuchtkraft verhindern (S206 und S207).
Anschließend kann das Verfahren zur Verarbeitung von Anzeigedefekten gemäß der zweiten Ausführungsform wie in 15 ein defektes Pixel unter den RGBW-Subpixeln der Pixelkoordinaten, die als defekt bestimmt wurden, erfassen, wenn die RGB-Ansteuerung bei einem Defekttyp (z. B. einem GS-Kurzschlussdefekt eines Ansteuerungselements) durchgeführt werden kann. Zu diesem Zweck kann das Verfahren zur Verarbeitung von Anzeigedefekten eine Erfassungsdatenspannung SVdata mit einem Einschaltpegel VON an nur eines der RGBW-Subpixel von Pixelkoordinaten, die als defekt bestimmt wurden, anlegen und die Erfassungsdatenspannung SVdata mit dem Abschaltpegel VOFF an die anderen Subpixel anlegen. Die Erfassungsdatenspannung SVdata mit dem Einschaltpegel VON und die Erfassungsdatenspannung SVdata mit dem Abschaltpegel VOFF können synchron mit dem Scansignal mit dem Einschaltpegel angelegt werden. Ein solcher Subpixel-Erfassungsvorgang kann wiederholt werden, bis ein defektes Subpixel erfasst wird (S208 und S209).
Wenn ein W-Subpixel als defekt erfasst wird, kann das Verfahren zur Verarbeitung von Anzeigedefekten gemäß der zweiten Ausführungsform wie in 15 das W-Subpixel schwärzen und die RGB-Ansteuerung unter Verwendung von RGB-Subpixeln (S211) durchführen. Das Verfahren zur Verarbeitung von Anzeigedefekten kann die Bilddaten, die an die RGB-Subpixel angelegt werden sollen, stärker erhöhen als einen Eingangswert, um eine RGB-Ansteuerung durchzuführen. Dies kann dazu dienen, den Verlust an Leuchtkraft zu kompensieren, der auftritt, wenn das W-Subpixel, das in demselben Pixel enthalten ist, geschwärzt wird.
Außerdem kann das Verfahren zur Verarbeitung von Anzeigedefekten gemäß der zweiten Ausführungsform, wie in 15, alle RGBW-Subpixel (S212) schwärzen, wenn eines der RGB-Subpixel als defekt erfasst wird.
16 ist ein Diagramm, das gemäß einer anderen Ausführungsform der vorliegenden Offenbarung eine Konfiguration zwischen einem Pixel PXL und einer Erfassungsverarbeitungsschaltung 14 veranschaulicht.
Mit Bezug auf 16 kann ein Erfassungsvorgang der Defektverarbeitungsschaltung 14 durchgeführt werden, während die Ansteuerungselemente abgeschaltet werden. Die Defektverarbeitungsschaltung 14 kann eine Referenzspannungs-Erzeugungsschaltung PGMA, eine dynamische Logik-Schaltung DRC, eine Serialisierungsschaltung SLZ und eine Logik-Schaltung BPCL enthalten.
Die Referenzspannungs-Erzeugungsschaltung PGMA und die Logik-Schaltung BPCL können auf einer Steuerplatine montiert werden, und die dynamische Logik-Schaltung DRC und die Serialisierungsschaltung SLZ können in einen Source-Ansteuerungs-IC integriert werden. Da in der dynamischen Logik-Schaltung DRC kein statischer Strom fließt, kann die Leistungsaufnahme gering sein. Da die dynamische Logik-Schaltung DRC als einfache Logik-Schaltung mit Gate eingerichtet ist, kann die Größe der Schaltung gering sein. Die dynamische Logik-Schaltung DRC kann so implementiert werden, dass sie eine geringe Größe hat und daher leicht in den Source-Ansteuerungs-IC eingebettet werden kann.
Die Referenzspannungs-Erzeugungsschaltung PGMA kann die Erfassungsreferenzspannung PCL an die Erfassungsleitung SIO in einem Initialisierungsintervall anlegen, das einem Erfassungsintervall vorausgeht. Wenn ein Kurzschlussdefekt eines Subpixels im Pixel PXL auftritt, kann eine Spannung VSIO der Erfassungsleitung SIO nicht als Erfassungsreferenzspannung PCL im Erfassungsintervall aufrechterhalten werden und kann sich gegenüber der Erfassungsreferenzspannung PCL erhöhen oder verringern.
Die dynamische Logik-Schaltung DRC kann einen ersten Ausgangsknoten und einen zweiten Ausgangsknoten enthalten, die zwischen eine Energieversorgung mit hohem Pegel und eine Energieversorgung mit niedrigem Pegel geschaltet sind, und die dynamische Logik-Schaltung DRC kann eine erste logische Ausgabe über den ersten Ausgangsknoten und eine zweite logische Ausgabe über den zweiten Ausgangsknoten erzeugen. Im Erfassungsintervall können die erste logische Ausgabe und die zweite logische Ausgabe basierend auf einer von der Erfassungsreferenzspannung PCL verschobenen Spannung der Erfassungsleitung SIO variieren.
Die Serialisierungsschaltung SLZ kann die erste logische Ausgabe und die zweite logische Ausgabe, die von der dynamischen Logik-Schaltung DRC ausgegeben werden, serialisieren und dann serielle Übertragungsdaten an die Logik-Schaltung BPCL liefern.
Die Logik-Schaltung BPCL kann basierend auf der ersten logischen Ausgabe und der zweiten logischen Ausgabe, die im Erfassungsintervall erhalten werden, bestimmen, ob ein Defekt in einem Pixel auftritt oder nicht. Die Logik-Schaltung BPCL kann basierend auf einer logischen Kombination der ersten logischen Ausgabe und der zweiten logischen Ausgabe, die im Erfassungsintervall erhalten werden, bestimmen, ob ein Defekt in einem Pixel auftritt oder nicht. Die logische Kombination der ersten logischen Ausgabe und der zweiten logischen Ausgabe kann, wie in 23 veranschaulicht, eine von (0,0), (1,0) und (1,1) sein.
Die Logik-Schaltung BPCL kann basierend auf der logischen Kombination (1,0) bestimmen, dass das Pixel PXL normal ist. Die Logik-Schaltung BPCL kann basierend auf der Logik-Kombination (0,0) bestimmen, dass das Pixel PXL ein Defekt mit einem Defekt 1 eines Überlauftyps ist. Die Logik-Schaltung BPCL kann basierend auf der Logik-Kombination (1,1) bestimmen, dass es sich bei dem Pixel PXL um einen Defekt mit einem Defekt 2 vom Unterlauftyp handelt. Der Defekt 1 des Überlauftyps und der Defekt 2 vom Unterlauftyp können wie oben mit Bezug auf 6 beschrieben sein.
Die Logik-Schaltung BPCL kann ein Defektkompensationssignal (BPC aus 1) auf der Grundlage eines defekten Pixels PXL ausgeben, und somit kann die Dunkelfleckverarbeitung auf der Grundlage des Defektkompensationssignals an dem defekten Pixel PXL durchgeführt werden.
Die Logik-Schaltung BPCL kann ein erstes Schalt-Steuersignal DET1 und ein zweites Schalt-Steuersignal DET2 erzeugen, die für den Betrieb der dynamischen Logik-Schaltung DRC erforderlich sind. Die Logik-Schaltung BPCL kann in eine Zeitsteuereinrichtung eingebettet sein.
17 ist ein Diagramm, das eine detaillierte Verbindungskonfiguration zwischen einem Pixel PXL und einer dynamischen Logik-Schaltung DRC veranschaulicht, die in der Erfassungsverarbeitungsschaltung 14 von 16 enthalten ist. 18 ist ein Diagramm, das eine Ansteuerungswellenform des Pixels PXL und der Erfassungsverarbeitungsschaltung 14 von 17 zeigt.
Mit Bezug auf 17 und 18 kann die dynamische Logik-Schaltung DRC einen ersten bis dritten Transistor TR1 bis TR3 zur Erzeugung einer ersten logischen Ausgabe DO über einen ersten Ausgangsknoten NX1 und einen vierten bis sechsten Transistoren TR4 bis TR6 zur Erzeugung einer zweiten logischen Ausgabe DU über einen zweiten Ausgangsknoten NX2 enthalten.
Der erste bis dritte Transistor TR1 bis TR3 können seriell zwischen eine Energieversorgung mit hohem Pegel VDH und eine Energieversorgung mit niedrigem Pegel VDL geschaltet sein. Der erste Transistor TR1 kann zwischen die Energieversorgung mit hohem Pegel VDH und einen ersten Ausgangsknoten NX1 geschaltet werden und kann basierend auf dem ersten Schaltsteuersignal DET1 eingeschaltet werden. Der zweite Transistor TR2 kann zwischen den ersten Ausgangsknoten NX1 und einen ersten Verbindungsknoten Na1 geschaltet werden und kann basierend auf einer Spannung VSIO einer Erfassungsleitung SIO eingeschaltet werden. Der dritte Transistor TR3 kann zwischen den ersten Verbindungsknoten Na1 und die Energieversorgung mit niedrigem Pegel VDL geschaltet sein und kann basierend auf dem ersten Schaltsteuersignal DET1 eingeschaltet werden. Der erste Transistor TR1 kann ein Transistor vom P-Typ sein, und jeder des zweiten und dritten Transistors TR2 und TR3 kann ein Transistor vom N-Typ sein.
Der vierte bis sechste Transistor TR4 bis TR6 können in Reihe zwischen der Energieversorgung mit hohem Pegel VDH und der Energieversorgung mit niedrigem Pegel VDL geschaltet werden. Der vierte Transistor TR4 kann zwischen die Energieversorgung mit hohem Pegel VDH und einen zweiten Verbindungsknoten Na2 geschaltet werden und kann basierend auf dem zweiten Schaltsteuersignal DET2 eingeschaltet werden. Der fünfte Transistor TR5 kann zwischen den zweiten Ausgangsknoten NX2 und einen zweiten Verbindungsknoten Na2 geschaltet werden und kann basierend auf der Spannung VSIO der Erfassungsleitung SIO eingeschaltet werden. Der sechste Transistor TR6 kann zwischen den zweiten Ausgangsknoten NX2 und die Energieversorgung mit niedrigem Pegel VDL geschaltet werden und kann basierend auf dem zweiten Schaltsteuersignal DET2 eingeschaltet werden. Jeder der vierten und fünften Transistoren TR4 und TR5 kann ein Transistor vom P-Typ sein, und der sechste Transistor TR6 kann ein Transistor vom N-Typ sein.
Das erste Schaltsteuersignal DET1 und das zweite Schaltsteuersignal DET2 können entgegengesetzte Phasen haben.
Ein Initialisierungsschalter RPRE kann zwischen die Erfassungsleitung SIO und die Referenzspannungs-Erzeugungsschaltung PGMA geschaltet sein. Der Initialisierungsschalter RPRE kann in einem Initialisierungsintervall A1 eingeschaltet und in einem Vorladeintervall A2 und einem Erfassungsintervall A3 ausgeschaltet werden. Wenn der Initialisierungsschalter RPRE im Initialisierungsintervall A1 eingeschaltet ist, kann die Spannung VSIO der Erfassungsleitung SIO auf eine Erfassungsreferenzspannung PCL initialisiert werden.
Die Panel-Ansteuerungsschaltung kann das Pixel PXL mit dem Scan-Signal SCAN mit einem Einschaltpegel und der Erfassungsdatenspannung SVdata mit einem Abschaltpegel im Initialisierungsintervall A1, dem Vorladeintervall A2 und dem Erfassungsintervall A3 versorgen, um die im Pixel PXL enthaltenen Ansteuerungselemente abschalt-anzusteuern.
19 ist ein Diagramm, das eine Vorladeoperation einer dynamischen Logik-Schaltung zeigt, die im Vorladeintervall von 18 durchgeführt wird. 20 ist ein Diagramm, das eine erste Erfassungsoperation einer dynamischen Logik-Schaltung zeigt, die im Erfassungsintervall von 18 durchgeführt wird. 22 ist ein Diagramm, das eine zweite Erfassungsoperation einer dynamischen Logik-Schaltung zeigt, die im Erfassungsintervall von 18 durchgeführt wird. 22 ist ein Diagramm, das eine dritte Erfassungsoperation einer dynamischen Logik-Schaltung zeigt, die im Erfassungsintervall von 18 ausgeführt wird. 23 ist ein Diagramm, das eine Ausgabe einer dynamischen Logik-Schaltung einer Defektverarbeitungsschaltung in Bezug auf einen Defekttyp zeigt.
Mit Bezug auf 18 und 19 kann in einem Vorladeintervall A2 eine Spannung VSIO einer Erfassungsleitung höher als die Schwellenspannung POL eines P-Typ-Transistors und niedriger als die Schwellenspannung NOL eines N-Typ-Transistors sein. Infolgedessen können im Vorladeintervall A2 der zweite und der fünfte Transistor TR2 und TR5 ausgeschaltet werden.
Mit Bezug auf 18 und 19 kann das erste Schaltsteuersignal DET1 im Vorladeintervall A2 einen niedrigen Pegel LL aufrechterhalten, der niedriger als die Schwellenspannung POL eines P-Typ-Transistors ist, und das zweite Schaltsteuersignal DET2 kann einen hohen Spannungspegel HL aufrechterhalten, der höher als die Schwellenspannung NOL eines N-Typ-Transistors ist. Infolgedessen können in dem Vorladeintervall A2 der erste und der sechste Transistor TR1 und TR6 eingeschaltet und der dritte und der vierte Transistor TR3 und TR4 ausgeschaltet werden.
Mit Bezug auf 18 und 19 kann im Vorladeintervall A2, da der erste und der sechste Transistor TR1 und TR6 eingeschaltet sind, eine hoher Ausgabe basierend auf der Energieversorgung mit hohem Pegel VDH in den ersten Ausgangsknoten NX1 vorgeladen werden, und eine niedrige Ausgabe basierend auf der Energieversorgung mit niedrigem Pegel VDL kann in den zweiten Ausgangsknoten NX2 vorgeladen werden. Der Einfachheit halber kann die hohe Ausgabe als " 1" und die niedrige Ausgabe als „0“ ausgedrückt werden.
Mit Bezug auf 20 bis 22 kann das erste Schaltsteuersignal DET1 in einem Erfassungsintervall A3 einen hohen Spannungspegel HL aufrechterhalten, der höher als die Schwellenspannung eines N-Typ-Transistors ist, und das zweite Schaltsteuersignal DET2 kann einen niedrigen Spannungspegel LL aufrechterhalten, der niedriger als die Schwellenspannung eines P-Typ-Transistors ist. Infolgedessen können im Erfassungsintervall A3 der dritte und der vierte Transistor TR3 und TR4 einen eingeschalteten Zustand aufrechterhalten, und der erste und der sechste Transistor TR1 und TR6 können einen ausgeschalteten Zustand aufrechterhalten.
Im Erfassungsintervall A3 können der zweite und der fünfte Transistor TR2 und TR5 basierend auf der Spannung VSIO der Erfassungsleitung selektiv eingeschaltet werden, wie in den 20 und 21, oder alle ausgeschaltet werden, wie in 22.
Im Einzelnen kann mit Bezug auf die 18, 20 und 23: Wenn ein Pixel PXL den Defekt 1 des Überlauftyps aufweist, die Spannung VSIO der Erfassungsleitung höher sein als die Schwellenspannung NOL des N-Typ-Transistors. In diesem Fall kann der zweite Transistor TR2 eingeschaltet und der fünfte Transistor TR5 ausgeschaltet werden. Infolgedessen kann der erste Ausgangsknoten NX1 über den zweiten und dritten Transistor TR2 und TR3 mit dem Energieversorgung mit niedrigen Pegel VDL verbunden werden, und eine erste logische Ausgabe DO kann von der vorgeladenen hohen Ausgabe „1“ auf die niedrige Ausgabe „0“ verschoben werden. Da andererseits der zweite Ausgangsknoten NX2 schwebend ist, kann eine zweite logische Ausgabe DU als vorgeladene niedrige Ausgabe „0“ beibehalten werden.
Mit Bezug auf 18, 21 und 23: Wenn das Pixel PXL den Defekt 2 vom Unterlauftyp aufweist, kann die Spannung VSIO der Erfassungsleitung niedriger sein als die Schwellenspannung POL des P-Typ-Transistors. In diesem Fall kann der zweite Transistor TR2 ausgeschaltet werden und der fünfte Transistor TR5 eingeschaltet werden. Infolgedessen kann der zweite Ausgangsknoten NX2 über den vierten und fünften Transistor TR4 und TR5 mit der Energieversorgung mit hohem Pegel VDH verbunden werden, und die zweite logische Ausgabe DU kann von der vorgeladenen niedrigen Ausgabe „0“ auf die hohe Ausgabe „1“ verschoben werden. Andererseits kann die erste logische Ausgabe DO als vorgeladene hohe Ausgabe „1“ aufrechterhalten werden, da der erste Ausgangsknoten NX1 schwebend ist.
Mit Bezug auf 18, 22 und 23: Wenn das Pixel PXL normal ist, kann die Spannung VSIO der Erfassungsleitung höher als die Schwellenspannung POL des Transistors vom P-Typ und niedriger als die Schwellenspannung NOL des Transistors vom N-Typ im Erfassungsintervall A3 sein. In diesem Fall können der zweite und der fünfte Transistor TR2 und TR5 alle ausgeschaltet werden. Da der erste Ausgangsknoten NX1 schwebend ist, kann die erste logische Ausgabe DO als vorgeladene hohe Ausgabe „1“ aufrechterhalten werden. Da der zweite Ausgangsknoten NX2 schwebend ist, kann die zweite logische Ausgabe DU als vorgeladene niedrige Ausgabe „0“ aufrechterhalten werden.
24 ist ein Diagramm, das eine Verbindungskonfiguration zwischen einem Pixel und einer Erfassungsverarbeitungsschaltung 14 gemäß einer anderen Ausführungsform der vorliegenden Offenbarung veranschaulicht.
Mit Bezug auf 24 kann ein Erfassungsvorgang der Defektverarbeitungsschaltung 14 durchgeführt werden, während die Ansteuerungselemente abschalt-angesteuert werden. Die Defektverarbeitungsschaltung 14 kann eine Referenzspannungs-Erzeugungsschaltung PGMA, eine dynamische Logik-Schaltung DRC, eine Serialisierungsschaltung SLZ und eine Logik-Schaltung BPCL enthalten.
Die Referenzspannungs-Erzeugungsschaltung PGMA und die Logik-Schaltung BPCL können auf einer Steuerplatine montiert werden, und die dynamische Logik-Schaltung DRC und die Serialisierungsschaltung SLZ können in einen Source-Ansteuerungs-IC SD-IC eingebettet sein. Da in der dynamischen Logik-Schaltung DRC kein statischer Strom fließt, kann die Leistungsaufnahme gering sein. Da die dynamische Logik-Schaltung DRC als einfache Logik-Gate-Schaltung eingerichtet ist, kann die Größe der Schaltung gering sein. Die dynamische Logik-Schaltung DRC kann so implementiert werden, dass sie eine geringe Größe hat und daher leicht in den Source-Ansteuerungs-IC eingebettet werden kann.
Die Referenzspannungs-Erzeugungsschaltung PGMA kann über einen ersten Initialisierungsschalter INTA in einem ersten Initialisierungsintervall, das einem ersten Erfassungsintervall vorausgeht, eine erste Erfassungsreferenzspannung VL an eine Erfassungsleitung SIO anlegen. Die Referenzspannungs-Erzeugungsschaltung PGMA kann in einem zweiten Initialisierungsintervall, das einem zweiten Erfassungsintervall vorausgeht, über einen zweiten Initialisierungsschalter INTB eine zweite Erfassungsreferenzspannung VH, die höher ist als die erste Erfassungsreferenzspannung VL, an die Erfassungsleitung SIO anlegen. Wenn ein Kurzschlussdefekt in einem Pixel PXL auftritt, kann eine Spannung der Erfassungsleitung SIO nicht auf der ersten Erfassungsreferenzspannung VL im ersten Erfassungsintervall gehalten werden und kann von der ersten Erfassungsreferenzspannung VL ansteigen. Wenn ein Kurzschlussdefekt im Pixel PXL auftritt, kann die Spannung der Erfassungsleitung SIO im zweiten Erfassungsintervall nicht als zweite Erfassungsreferenzspannung VH aufrechterhalten werden und kann von der zweiten Erfassungsreferenzspannung VH abfallen.
Die dynamische Logik-Schaltung DRC kann einen ersten Ausgangsknoten und einen zweiten Ausgangsknoten enthalten, die zwischen einer Energieversorgung mit hohem Pegel und einer Energieversorgung mit niedrigem Pegel geschaltet sind, und die dynamische Logik-Schaltung DRC kann eine erste logische Ausgabe über den ersten Ausgangsknoten und eine zweite logische Ausgabe über den zweiten Ausgangsknoten erzeugen. Im ersten Erfassungsintervall kann die erste logische Ausgabe basierend auf der Spannung der Erfassungsleitung SIO variieren. Im zweiten Erfassungsintervall kann die zweite logische Ausgabe basierend auf der Spannung der Erfassungsleitung SIO variieren.
Die Serialisierungsschaltung SLZ kann die erste logische Ausgabe und die zweite logische Ausgabe, die von der dynamischen Logik-Schaltung DRC ausgegeben werden, serialisieren und dann serielle Übertragungsdaten an die Logik-Schaltung BPCL liefern.
Die Logik-Schaltung BPCL kann basierend auf der ersten logischen Ausgabe, die im ersten Erfassungsintervall erhalten wird, und der zweiten logischen Ausgabe, die im zweiten Erfassungsintervall erhalten wird, feststellen, ob ein Defekt in einem Pixel auftritt oder nicht. Die Logik-Schaltung BPCL kann basierend auf einer Veränderung der ersten logischen Ausgabe, die im ersten Initialisierungsintervall und im ersten Erfassungsintervall erhalten wurde, bestimmen, ob ein Defekt in einem Pixel auftritt oder nicht. Die Logik-Schaltung BPCL kann basierend auf einer Veränderung der zweiten logischen Ausgabe, die im zweiten Initialisierungsintervall und im zweiten Erfassungsintervall erhalten wird, bestimmen, ob ein Defekt in einem Pixel auftritt oder nicht.
Wenn sich eine erste logische Ausgabe im ersten Initialisierungsintervall von einer ersten logischen Ausgabe im ersten Erfassungsintervall unterscheidet, kann die Logik-Schaltung BPCL einen Defekt feststellen, bei dem das Pixel PXL einen Defekt 1 eines Überlauftyps aufweist. Wenn sich eine zweite logische Ausgabe im zweiten Initialisierungsintervall von einer zweiten logischen Ausgabe im zweiten Erfassungsintervall unterscheidet, kann die Logik-Schaltung BPCL einen Defekt feststellen, bei dem das Pixel PXL einen Defekt 2 eines Unterlauftyps aufweist. Andererseits kann die Logik-Schaltung BPCL feststellen, dass das Pixel PXL normal ist, wenn die erste logische Ausgabe im ersten Initialisierungsintervall der gleiche ist wie die erste logische Ausgabe im ersten Erfassungsintervall und die zweite logische Ausgabe im zweiten Initialisierungsintervall der gleiche ist wie die zweite logische Ausgabe im zweiten Erfassungsintervall. Der Defekt 1 des Überlauftyps und der Defekt 2 vom Unterlauftyp können wie oben mit Bezug auf 6 beschrieben sein.
Die Logik-Schaltung BPCL kann ein Defektkompensationssignal (BPC aus 1) auf der Grundlage eines defekten Pixels PXL ausgeben, und somit kann die Dunkelfleckverarbeitung auf der Grundlage des Defektkompensationssignals an dem defekten Pixel PXL durchgeführt werden.
Die Logik-Schaltung BPCL kann ein erstes Schalt-Steuersignal DET1 und ein zweites Schalt-Steuersignal DET2 erzeugen, die für den Betrieb der dynamischen Logik-Schaltung DRC erforderlich sind. Die Logik-Schaltung BPCL kann in eine Zeitsteuereinrichtung eingebettet sein.
25 ist ein Diagramm, das eine detaillierte Verbindungskonfiguration zwischen einem Pixel und einer dynamischen Logik-Schaltung veranschaulicht, die in der Erfassungsverarbeitungsschaltung von 24 enthalten ist. 26 ist ein Diagramm, das eine Ansteuerungswellenform des Pixels und der Erfassungsverarbeitungsschaltung von 25 zeigt. 27 ist ein Diagramm, das eine Ausgabe einer dynamischen Logik-Schaltung zeigt, die in einem ersten Initialisierungsintervall und einem ersten Erfassungsintervall von 26 ausgeführt wird. 28 ist ein Diagramm, das eine Ausgabe einer dynamischen Logik-Schaltung zeigt, die in einem zweiten Initialisierungsintervall und einem zweiten Erfassungsintervall von 26 ausgeführt wird.
Mit Bezug auf 25 bis 28 kann die dynamische Logik-Schaltung DRC einen ersten und einen zweiten Transistor TR1 und TR2 zur Erzeugung einer ersten logischen Ausgabe DO über einen ersten Ausgangsknoten NX1 und einen dritten und einen vierten Transistor TR3 und TR4 zur Erzeugung einer zweiten logischen Ausgabe DU über einen zweiten Ausgangsknoten NX2 enthalten.
Der erste und zweite Transistor TR1 und TR2 können in Reihe zwischen eine Energieversorgung mit hohem Pegel VDH und eine Energieversorgung mit niedrigem Pegel VDL geschaltet werden. Der erste Transistor TR1 kann zwischen die Energieversorgung mit hohem Pegel VDH und den ersten Ausgangsknoten NX1 geschaltet werden und kann basierend auf dem ersten Schaltsteuersignal DET1 eingeschaltet werden. Der zweite Transistor TR2 kann zwischen den ersten Ausgangsknoten NX1 und die Energieversorgung mit niedrigem Pegel VDL geschaltet werden und kann basierend auf einer Spannung VSIO einer Erfassungsleitung eingeschaltet werden. Der erste Transistor TR1 kann ein P-Typ-Transistor sein, und der zweite Transistor TR2 kann ein N-Typ-Transistor sein.
Der dritte und der vierte Transistor TR3 und TR4 können in Reihe zwischen die Energieversorgung mit hohem Pegel VDH und die Energieversorgung mit niedrigem Pegel VDL geschaltet werden. Der dritte Transistor TR3 kann zwischen die Energieversorgung mit hohem Pegel VDH und den zweiten Ausgangsknoten NX2 geschaltet werden und kann basierend auf der Spannung VSIO der Erfassungsleitung eingeschaltet werden. Der vierte Transistor TR4 kann zwischen den zweiten Ausgangsknoten NX2 und die Energieversorgung mit niedrigem Pegel VDL geschaltet sein und kann basierend auf dem zweiten Schaltsteuersignal DET2 eingeschaltet werden. Der dritte Transistor TR3 kann ein Transistor vom P-Typ sein, und der vierte Transistor TR4 kann ein Transistor vom N-Typ sein.
Die Panel-Ansteuerungsschaltung kann das Pixel PXL in einem ersten Initialisierungsintervall B11, einem ersten Erfassungsintervall B12, einem zweiten Initialisierungsintervall B21 und einem zweiten Erfassungsintervall B21 mit einem Scansignal SCAN mit einem Einschaltpegel und einer Erfassungsdatenspannung SVdata mit einem Abschaltpegel VOFF versorgen, um die im Pixel PXL enthaltenen Ansteuerungselemente abschalt-anzusteuern.
Ein erster Initialisierungsschalter INTA kann im ersten Initialisierungsintervall B 11 eingeschaltet werden und im anderen Intervall ausgeschaltet werden. Ein zweiter Initialisierungsschalter INTB kann im zweiten Initialisierungsintervall B21 ein- und im anderen Intervall ausgeschaltet werden. Eine erste Erfassungsreferenzspannung VL, die der Erfassungsleitung SIO im ersten Initialisierungsintervall B11 zugeführt wird, kann höher sein als die Energieversorgung mit niedrigem Pegel VDL und kann niedriger sein als eine Spannung W2, um einen Transistor vom N-Typ (d.h. den zweiten Transistor TR2) ausreichend einzuschalten. Eine zweite Erfassungsreferenzspannung VH, die der Erfassungsleitung SIO im zweiten Initialisierungsintervall B21 zugeführt wird, kann höher sein als die Energieversorgung mit niedrigem Pegel VDL. Außerdem kann die zweite Erfassungsreferenzspannung VH niedriger sein als die Energieversorgung mit hohem Pegel VDH und kann höher sein als eine Spannung W1 zum ausreichenden Einschalten eines Transistors vom P-Typ (d.h. des dritten Transistors TR3).
Das erste Schaltsteuersignal DET1 kann im ersten Initialisierungsintervall B11 einen niedrigen Spannungspegel LL und in anderen Intervallen einen hohen Spannungspegel HL aufrechterhalten. Der niedrige Spannungspegel LL des ersten Schaltsteuersignals DET1 kann eine Spannung zum ausreichenden Einschalten eines Transistors vom P-Typ (d.h. des ersten Transistors TR1) sein, und der hohe Spannungspegel HL des ersten Schaltsteuersignals DET1 kann eine Spannung zum ausreichenden Ausschalten eines Transistors vom P-Typ sein. Dementsprechend kann der erste Transistor TR1 auf der Grundlage des ersten Schaltsteuersignals DET1 mit dem niedrigen Spannungspegel LL im ersten Initialisierungsintervall B11 einen eingeschalteten Zustand aufrechterhalten und kann auf der Grundlage des ersten Schaltsteuersignals DET1 mit dem hohen Spannungspegel HL im ersten Erfassungsintervall B 12 einen ausgeschalteten Zustand aufrechterhalten.
Das zweite Schaltsteuersignal DET2 kann den hohen Spannungspegel HL im zweiten Initialisierungsintervall B21 und in anderen Intervallen den niedrigen Spannungspegel LL aufrechterhalten. Der hohe Spannungspegel HL des zweiten Schaltsteuersignals DET2 kann eine Spannung sein, um einen N-Typ-Transistor (d.h. den vierten Transistor TR4) ausreichend einzuschalten, und der niedrige Spannungspegel LL des zweiten Schaltsteuersignals DET2 kann eine Spannung sein, um einen N-Typ-Transistor ausreichend auszuschalten. Dementsprechend kann der vierte Transistor TR4 auf der Grundlage des zweiten Schaltsteuersignals DET2 mit dem hohen Spannungspegel HL im zweiten Initialisierungsintervall B21 einen eingeschalteten Zustand aufrechterhalten und auf der Grundlage des zweiten Schaltsteuersignals DET2 mit dem niedrigen Spannungspegel LL im zweiten Erfassungsintervall B22 einen ausgeschalteten Zustand aufrechterhalten.
Im ersten Initialisierungsintervall B11 kann die dynamische Logik-Schaltung DRC als Reaktion auf das erste Schaltsteuersignal DET1 eine hohe Ausgabe „1“ basierend auf der Energieversorgung mit hohem Pegel VDH in den ersten Ausgangsknoten NX1 laden. Im zweiten Initialisierungsintervall B21 kann die dynamische Logik-Schaltung DRC als Reaktion auf das zweite Schaltsteuersignal DET2 eine niedrige Ausgabe „0“ basierend auf der Energieversorgung mit niedrigem Pegel VDL in den zweiten Ausgangsknoten NX2 laden.
Wenn die Spannung VSIO der Erfassungsleitung höher ist als die Schwellenspannung W2 oder NOL eines N-Typ-Transistors im ersten Erfassungsintervall B12, kann der zweite Transistor TR2 eingeschaltet werden, und somit kann der erste Ausgangsknoten NX1 mit der Energieversorgung mit niedrigem Pegel VDL verbunden werden, und eine erste logische Ausgabe RO kann basierend auf der Energieversorgung mit niedrigem Pegel VDL von der hohe Ausgabe „1“ des ersten Initialisierungsintervalls B11 auf die niedrige Ausgabe „0“ verschoben werden. Da die erste logische Ausgabe RO im ersten Erfassungsintervall B12 auf die niedrige Ausgabe „0“ verschoben wird, kann eine Logik-Schaltung BPCL (siehe 24) einen Defekt feststellen, bei dem das Pixel PXL den Defekt 1 des Überlauftyps aufweist.
Andererseits kann, wenn die Spannung VSIO der Erfassungsleitung im ersten Erfassungsintervall B12 niedriger als die Schwellenspannung W2 oder NOL des Transistors vom N-Typ ist, der zweite Transistor TR2 abgeschaltet werden, so dass der erste Ausgangsknoten NX1 schwebt und die erste logische Ausgabe RO als hohe Ausgabe „1“ des ersten Initialisierungsintervalls B 11 aufrechterhalten werden kann. Da die erste logische Ausgabe RO im ersten Erfassungsintervall B12 die hohe Ausgabe „1“ aufrechterhält, kann die Logik-Schaltung BPCL (siehe 24) feststellen, dass das Pixel PXL normal ist.
Wenn die Spannung VSIO der Erfassungsleitung im zweiten Erfassungsintervall B22 niedriger als die Schwellenspannung W1 oder POL eines P-Typ-Transistors ist, kann der dritte Transistor TR3 eingeschaltet werden, und somit kann der zweite Ausgangsknoten NX2 mit der Energieversorgung mit hohem Pegel VDH verbunden werden, und eine zweite logische Ausgabe RU kann basierend auf der Energieversorgung mit hohem Pegel VDH von der niedrigen Ausgabe"0" des zweiten Initialisierungsintervalls B21 auf die hohe Ausgabe „1“ verschoben werden. Da die zweite logische Ausgabe RU im zweiten Erfassungsintervall B22 auf die hohe Ausgabe „1“ verschoben wird, kann die Logik-Schaltung BPCL (siehe 24) einen Defekt feststellen, bei dem das Pixel PXL den Defekt 2 des Unterlauf-Typs aufweist.
Andererseits kann der dritte Transistor TR3 abgeschaltet werden, wenn die Spannung VSIO der Erfassungsleitung höher ist als die Schwellenspannung W1 oder POL des Transistors vom P-Typ im zweiten Erfassungsintervall B22, so dass der zweite Ausgangsknoten NX2 schwebend gehalten werden kann und die zweite logische Ausgabe RU die niedrige Ausgabe „0“ des zweiten Initialisierungsintervalls B21 aufrechterhalten kann. Da die zweite logische Ausgabe RU im zweiten Erfassungsintervall B22 die niedrige Ausgabe „0“ aufrechterhält, kann die Logik-Schaltung BPCL (siehe 24) feststellen, dass das Pixel PXL normal ist.
Die vorliegende Ausführungsform kann die folgenden Effekte erzielen.
In der vorliegenden Ausführungsform können zwei Vergleichsausgaben basierend auf jedem Pixel mit Hilfe eines Komparators erzeugt werden, der in einem Source-Ansteuerungs-IC oder einer Steuerplatine enthalten ist. In der vorliegenden Ausführungsform kann basierend auf einer logischen Kombination der beiden Vergleichsausgaben bestimmt werden, ob ein Defekt in einem entsprechenden Pixel auftritt oder nicht.
Gemäß der vorliegenden Ausführungsform können zwei auf jedem Pixel basierende logische Ausgaben unter Verwendung einer dynamischen Logik-Schaltung erzeugt werden, die in einem Source-Ansteuerungs-IC enthalten ist. In der vorliegenden Ausführungsform kann das Auftreten oder Nichtauftreten eines Defekts in einem entsprechenden Pixel basierend auf einer logischen Kombination der beiden logischen Ausgaben oder jedes der beiden logischen Ausgaben bestimmt werden.
Daher kann in der vorliegenden Ausführungsform die Anzeigequalität erhöht werden, indem ein durch eine Subpixel-Kurzschaltung verursachter Hot-Spot-Defekt erfasst und kompensiert wird.
Darüber hinaus kann in der vorliegenden Ausführungsform eine Schaltung zur Erfassung und Kompensation eines durch einen Subpixel-Kurzschluss verursachten Hot-Spot-Defekts minimiert werden, wodurch die Herstellungskosten gesenkt und die Lebensdauer und Zuverlässigkeit der Produkte erhöht werden.
Die Wirkungen gemäß der vorliegenden Offenbarung sind nicht auf die oben genannten Beispiele beschränkt, und die Beschreibung kann weitere verschiedene Wirkungen enthalten.
Obwohl die vorliegende Offenbarung insbesondere anhand von beispielhaften Ausführungsformen gezeigt und beschrieben wurde, versteht der Fachmann, dass verschiedene Änderungen in Form und Einzelheiten vorgenommen werden können, ohne dass der Umfang der vorliegenden Offenbarung, wie er durch die folgenden Ansprüche definiert ist, verlassen wird.

Claims

Ein Elektrolumineszenz-Anzeigegerät aufweisend: ein Pixel (PXL), das mit einer Erfassungsleitung (SIO) verbunden ist; eine Panel-Ansteuerungsschaltung (PDRV), die so eingerichtet ist, dass sie ein Ansteuerungselement (DT), das in dem Pixel (PXL) enthalten ist, in einem Erfassungsintervall (B) abschalt-ansteuert; eine Referenzspannungs-Erzeugungsschaltung (PGMA), die eingerichtet ist eine Erfassungs-Referenzspannung (PCL) an die Erfassungsleitung (SIO) vor dem Erfassungsintervall (B) zu liefern, eine erste Komparator-Referenzspannung (TH-HIGH) zu erzeugen, die höher ist als die Erfassungs-Referenzspannung (PCL) in dem Erfassungsintervall (B), und eine zweite Komparator-Referenzspannung (TH-LOW) zu erzeugen, die niedriger ist als die Erfassungs-Referenzspannung (PCL) in dem Erfassungsintervall (B); einen Komparator (COMP), der eingerichtet ist, die erste Komparator-Referenzspannung (TH-HIGH) mit einer Spannung (VSIO) der Erfassungsleitung (SIO) zu vergleichen, um eine erste Vergleichsausgabe (VCO1) zu einem ersten Timing des Erfassungsintervalls (B) zu erzeugen, und die zweite Komparator-Referenzspannung (TH-LOW) mit der Spannung (VSIO) der Erfassungsleitung (SIO) zu vergleichen, um eine zweite Vergleichsausgabe (VCO2) zu einem zweiten Timing des Erfassungsintervalls (B) zu erzeugen; und eine Logik-Schaltung (BPCL), die eingerichtet ist, basierend auf der ersten Vergleichsausgabe (VCO1) und der zweiten Vergleichsausgabe (VCO2), die in dem Erfassungsintervall (B) erhalten werden, zu bestimmen, ob ein Defekt des Pixels (PXL) auftritt oder nicht.
Das Elektrolumineszenz-Anzeigegerät nach Anspruch 1, wobei die Logik-Schaltung (BPCL) ferner eingerichtet ist, basierend auf einer logischen Kombination der ersten Vergleichsausgabe (VCO1) und der zweiten Vergleichsausgabe (VCO2), die in dem Erfassungsintervall (B) erhalten werden, zu bestimmen, ob der Defekt des Pixels (PXL) auftritt oder nicht.
Das Elektrolumineszenz-Anzeigegerät nach Anspruch 1 oder 2, bei dem der Komparator (COMP), die Logik-Schaltung (BPCL) und die Referenzspannungs-Erzeugungsschaltung (PGMA) auf einer Steuerplatine (CPCB) montiert sind, die Erfassungsleitung (SIO) und der Komparator (COMP) in Mehrzahl vorgesehen sind, und die Anzahl der Komparatoren geringer als die Anzahl der Erfassungsleitungen (SIO) ist.
Das Elektrolumineszenz-Anzeigegerät nach Anspruch 3, wobei der Komparator (COMP) einen ersten Eingangsanschluss (+) aufweist, über den die erste Komparator-Referenzspannung (TH-HIGH) und die zweite Komparator-Referenzspannung (TH-LOW) eingegeben werden, einen zweiten Eingangsanschluss (-), über den die Spannung (VSIO) der Erfassungsleitung (SIO) eingegeben wird, und einen Ausgangsanschluss, an dem die erste Vergleichsausgabe (VCO1) und die zweite Vergleichsausgabe (VCO2) erzeugt werden, und das Elektrolumineszenz-Anzeigegerät ferner einen Aktivierungsschalter (EN) aufweist, der zwischen den zweiten Eingangsanschluss (-) und den Ausgangsanschluss des Komparators (COMP) geschaltet ist.
Das Elektrolumineszenz-Anzeigegerät nach Anspruch 4, das ferner so eingerichtet ist, dass der Aktivierungsschalter (EN) im Erfassungsintervall (B) ausgeschaltet wird, der Aktivierungsschalter (EN) in einem Initialisierungsintervall (A), das dem Erfassungsintervall (B) vorausgeht, eingeschaltet wird, und die Referenzspannungs-Erzeugungsschaltung (PGMA) ferner eingerichtet ist, die Erfassungs-Referenzspannung (PCL) über den Komparator (COMP) im Initialisierungsintervall (A) an die Erfassungsleitung (SIO) zu liefern.
Das Elektrolumineszenz-Anzeigegerät nach einem der Ansprüche 3 bis 5, ferner aufweisend eine Mehrzahl von integrierten Source-Ansteuerungsschaltungen (SD-IC) mit Multiplexer-Schaltern (SW1, ..., SWk) und einen Teil der Panel-Ansteuerungsschaltung (PDRV), die darauf montiert ist, wobei der Komparator (COMP) über die Multiplexerschalter (SW1, ..., SWk) mit einer Mehrzahl von Erfassungsleitungen (SIO) verbunden ist.
Das Elektrolumineszenz-Anzeigegerät nach Anspruch 6, wobei das Auftreten oder Nichtauftreten eines Defekts des Pixels (PXL) für jede horizontale Anzeigezeile, die eine Mehrzahl von Pixeln (PXL) enthält, basierend auf dem Ein- oder Ausschalten der Multiplexer-Schalter (SW1, ..., SWk) erfasst wird, und dann für jede integrierte Source-Ansteuerungsschaltung erfasst wird, und dann für jede Erfassungsleitung erfasst wird.
Das Elektrolumineszenz-Anzeigegerät nach einem der Ansprüche 1 bis 5, das ferner eine Mehrzahl von integrierten Source-Ansteuerungsschaltungen (SD-IC) aufweist, auf denen ein Teil der Panel-Ansteuerungsschaltung (PDRV) montiert ist, wobei der Komparator (COMP) und die Erfassungsleitung (SIO) in Mehrzahl vorgesehen sind und eine Mehrzahl von Komparatoren auf jeder der Mehrzahl von integrierten Source-Ansteuerungsschaltungen (SD-IC) angebracht sind, die Logik-Schaltung (BPCL) und die Referenzspannungs-Erzeugungsschaltung (PGMA) auf einer Steuerplatine (CPCB) montiert sind, und die Anzahl der Komparatoren gleich der Anzahl der Erfassungsleitungen (SIO) ist.
Das Elektrolumineszenz-Anzeigegerät nach Anspruch 8, wobei der Komparator (COMP) einen ersten Eingangsanschluss (+) aufweist, über den die erste Komparator-Referenzspannung (TH-HIGH) und die zweite Komparator-Referenzspannung (TH-LOW) eingegeben werden, einen zweiten Eingangsanschluss (-), über den die Spannung der Erfassungsleitung (SIO) eingegeben wird, und einen Ausgangsanschluss, an dem die erste Vergleichsausgabe (VCO1) und die zweite Vergleichsausgabe (VCO2) erzeugt werden, und das Elektrolumineszenz-Anzeigegerät ferner einen Initialisierungsschalter (RPRE) aufweist, der zwischen den ersten Eingangsanschluss (+) und den zweiten Eingangsanschluss (-) des Komparators (COMP) geschaltet ist.
Das Elektrolumineszenz-Anzeigegerät nach Anspruch 9, das ferner so eingerichtet ist, dass der Initialisierungsschalter (RPRE) im Erfassungsintervall (B) ausgeschaltet wird, der Initialisierungsschalter (RPRE) in einem Initialisierungsintervall (A) eingeschaltet wird, das dem Erfassungsintervall (B) vorausgeht, und die Referenzspannungs-Erzeugungsschaltung (PGMA) ferner eingerichtet ist, die Erfassungs-Referenzspannung (PCL) über den Komparator (COMP) im Initialisierungsintervall (A) an die Erfassungsleitung (SIO) zu liefern.
Das Elektrolumineszenz-Anzeigegerät nach einem der Ansprüche 8 bis 10, wobei jede der Mehrzahl von integrierten Source-Ansteuerungsschaltungen (SD-IC) ferner eine Serialisierungsschaltung (SLZ) aufweist, und die Serialisierungsschaltung (SLZ) eingerichtet ist, die erste Vergleichsausgabe (VCO1) und die zweite Vergleichsausgabe (VCO2), eingegeben von jedem der Mehrzahl von Komparatoren, zu serialisieren, um serielle Übertragungsdaten an die Logik-Schaltung (BPCL) zu liefern.
Das Elektrolumineszenz-Anzeigegerät nach einem der Ansprüche 1 bis 11, wobei das Pixel (PXL) eine Mehrzahl von Subpixeln (SP1, ..., SP4) aufweist, die die Erfassungsleitung (SIO) gemeinsam benutzen, und wenn eines der Mehrzahl von Subpixeln (SP1, ..., SP4) als defekt bestimmt wird, die Logik-Schaltung (BPCL) ferner eingerichtet ist, eine Dunkelfleck-Verarbeitung nur an einem defekten Subpixel durchzuführen oder um eine Dunkelfleck-Verarbeitung an einem gesamten Pixel durchzuführen, das das defekte Subpixel enthält.
Ein Elektrolumineszenz-Anzeigegerät, aufweisend: ein Pixel (PXL); eine Panel-Ansteuerungsschaltung (PDRV), die mit dem Pixel (PXL) verbunden und dazu eingerichtet ist, das Pixel (PXL) mit einem Scan-Signal (SCAN) mit einem Ansteuerungspegel und einer Erfassungsdatenspannung (SVdata) mit einem Abschaltpegel in einem Erfassungsintervall (B) zu versorgen; einen Komparator (COMP), der einen ersten Eingangsanschluss (+) zum Empfangen einer Referenzspannung (Vref) und einen zweiten Eingangsanschluss (-) aufweist, der mit der Erfassungsleitung (SIO) verbunden ist; und eine Logik-Schaltung (BPCL), die eingerichtet ist, um basierend auf einer ersten Vergleichsausgabe (VCO1) und einer zweiten Vergleichsausgabe (VCO2) des Komparators (COMP) zu einem ersten Timing (Tx) bzw. einem zweiten Timing (Ty) des Erfassungsintervalls (B) zu bestimmen, ob ein Defekts des Pixels (PXL) auftritt oder nicht; wobei die Referenzspannung (Vref) zu einem ersten Timing als eine erste Komparator-Referenzspannung (TH-HIGH) höher als eine Erfassungs-Referenzspannung (PCL) und zu einem zweiten Timing als eine zweite Komparator-Referenzspannung (TH-LOW) niedriger als die Erfassungs-Referenzspannung (PCL) eingestellt wird; und die Erfassungs-Referenzspannung (PCL) dieselbe ist wie eine Spannung, die vor dem Erfassungsintervall (B) an die Erfassungsleitung (SIO) geliefert wird.
Ein Elektrolumineszenz-Anzeigegerät, aufweisend: ein Pixel (PXL), das mit einer Erfassungsleitung (SIO) verbunden ist; eine Panel-Ansteuerungsschaltung (PDRV), die so eingerichtet ist, dass sie ein Ansteuerungselement (DT), das in dem Pixel (PXL) enthalten ist, in einem Erfassungsintervall (B) abschalt-ansteuert; eine Referenzspannungs-Erzeugungsschaltung (PGMA), die eingerichtet ist, in einem Initialisierungsintervall (A), das dem Erfassungsintervall (B) vorausgeht, eine Erfassungsreferenzspannung (PCL) an die Erfassungsleitung (SIO) zu liefern; eine dynamische Logik-Schaltung (DRC), die einen ersten Ausgangsknoten (NX1) und einen zweiten Ausgangsknoten (NX2) enthält, die zwischen eine Energieversorgung mit erstem Pegel (VDH) und eine Energieversorgung mit zweitem Pegel (VDL) geschaltet sind, wobei die dynamische Logik-Schaltung (DRC) eingerichtet ist, eine erste logische Ausgabe (DO) über den ersten Ausgangsknoten (NX1) zu erzeugen und eine zweite logische Ausgabe (DU) über den zweiten Ausgangsknoten (NX2) zu erzeugen, und die erste logische Ausgabe (DO) und die zweite logische Ausgabe (DU) basierend auf einer Spannung der Erfassungsleitung (SIO) verschoben werden, die von der Erfassungsreferenzspannung (PCL) im Erfassungsintervall (B) verschoben wird; und eine Logik-Schaltung (BPCL), die eingerichtet ist, basierend auf der ersten logischen Ausgabe (DO) und der zweiten logischen Ausgabe (DU), die im Erfassungsintervall (B) erhalten werden, zu bestimmen, ob ein Defekt in einem Pixel (PXL) auftritt oder nicht.
Das Elektrolumineszenz-Anzeigegerät nach Anspruch 14, wobei die Logik-Schaltung (BPCL) so eingerichtet ist, dass sie basierend auf einer logischen Kombination der ersten logischen Ausgabe (DO) und der zweiten logischen Ausgabe (DU), die im Erfassungsintervall (B) erhalten werden, bestimmt, ob der Defekt in dem Pixel (PXL) auftritt oder nicht.
Das Elektrolumineszenz-Anzeigegerät nach Anspruch 14 oder 15, wobei die dynamische Logik-Schaltung (DRC) so eingerichtet ist, dass sie in einem Vorladeintervall (A2) zwischen dem Initialisierungsintervall (A1) und dem Erfassungsintervall (A3) eine erste Ausgabe basierend auf der Energieversorgung mit dem ersten Pegel (VDH) in den ersten Ausgangsknoten (NX1) vorlädt und eine zweite Ausgabe basierend auf der Energieversorgung mit dem zweiten Pegel (VDL) in den zweiten Ausgangsknoten (NX2) vorlädt.
Das Elektrolumineszenz-Anzeigegerät nach Anspruch 16, wobei, wenn die Spannung der Erfassungsleitung (SIO) höher ist als die Schwellenspannung eines Transistors vom N-Typ im Erfassungsintervall (B), der erste Ausgangsknoten (NX1) mit der Energieversorgung mit dem zweiten Pegel (VDL) verbunden wird und die erste logische Ausgabe (DO) von der vorgeladenen ersten Ausgabe auf die zweite Ausgabe verschoben wird, und der zweite Ausgangsknoten (NX2) schwebend gehalten wird und die zweite logische Ausgabe (DU) als vorgeladene zweite Ausgabe aufrechterhalten wird.
Das Elektrolumineszenz-Anzeigegerät nach Anspruch 16 oder 17, wobei, wenn die Spannung der Erfassungsleitung (SIO) niedriger ist als die Schwellenspannung eines P-Typ-Transistors im Erfassungsintervall (B), der erste Ausgangsknoten (NX1) schwebend gehalten wird und die erste logische Ausgabe (DO) als vorgeladene erste Ausgabe aufrechterhalten wird, und der zweite Ausgangsknoten (NX2) mit der Energieversorgung mit dem ersten Pegel (VDH) verbunden ist und die zweite logische Ausgabe (DU) von der vorgeladenen zweiten Ausgabe auf die erste Ausgabe verschoben wird.
Das Elektrolumineszenz-Anzeigegerät nach einem der Ansprüche 16 bis 18, wobei, wenn die Spannung der Erfassungsleitung (SIO) höher als die Schwellenspannung eines P-Typ-Transistors und niedriger als die Schwellenspannung eines N-Typ-Transistors im Erfassungsintervall (B) ist, der erste Ausgangsknoten (NX1) schwebend gehalten wird und die erste logische Ausgabe (DO) als vorgeladene erste Ausgabe aufrechterhalten wird, und der zweite Ausgangsknoten (NX2) schwebend gehalten wird und die zweite logische Ausgabe (DU) als vorgeladene zweite Ausgabe aufrechterhalten wird.
Das Elektrolumineszenz-Anzeigegerät nach einem der Ansprüche 16 bis 19, wobei die dynamische Logik-Schaltung (DRC) aufweist: einen ersten Transistor (TR1), der zwischen die Energieversorgung mit dem ersten Pegel (VDH) und den ersten Ausgangsknoten (NX1) geschaltet ist und basierend auf einem ersten Schaltsteuersignal (DET1) eingeschaltet wird; einen zweiten Transistor (TR2), der zwischen den ersten Ausgangsknoten (NX1) und einen ersten Verbindungsknoten (Na1) geschaltet ist und basierend auf der Spannung der Erfassungsleitung (SIO) eingeschaltet wird; einen dritten Transistor (TR3), der zwischen den ersten Verbindungsknoten (Na1) und die Energieversorgung mit dem zweiten Pegel (VDL) geschaltet ist und basierend auf dem ersten Schaltsteuersignal (DET1) eingeschaltet wird; einen vierten Transistor (TR4), der zwischen die Energieversorgung mit dem ersten Pegel (VDH) und einen zweiten Verbindungsknoten (Na2) geschaltet ist und basierend auf einem zweiten Schaltsteuersignal (DET2) eingeschaltet wird; einen fünften Transistor (TR5), der zwischen den zweiten Ausgangsknoten (NX2) und dem zweiten Verbindungsknoten (Na2) geschaltet ist und basierend auf der Spannung der Erfassungsleitung (SIO) eingeschaltet wird; und einen sechsten Transistor (TR6), der zwischen den zweiten Ausgangsknoten (NX2) und die Energieversorgung mit dem zweiten Pegel (VDL) geschaltet ist und basierend auf dem zweiten Schaltsteuersignal (DET2) eingeschaltet wird, wobei der erste Transistor (TR1), der vierte Transistor (TR4) und der fünfte Transistor (TR5) jeweils ein Transistor vom P-Typ sind, und der zweite Transistor (TR2), der dritte Transistor (TR3) und der sechste Transistor (TR6) jeweils ein Transistor vom N-Typ sind.
Das Elektrolumineszenz-Anzeigegerät nach Anspruch 20, wobei das erste Schaltsteuersignal (DET1) und das zweite Schaltsteuersignal (DET2) entgegengesetzte Phasen haben.
Das Elektrolumineszenz-Anzeigegerät nach Anspruch 20 oder 21, das ferner so eingerichtet ist, dass im Vorladeintervall (A2) das erste Schaltsteuersignal (DET1) einen ersten Spannungspegel (LL) aufrechterhält, der niedriger als die Schwellenspannung (POL) eines P-Typ-Transistors ist, und das zweite Schaltsteuersignal (DET2) einen zweiten Spannungspegel (HL) aufrechterhält, der höher als die Schwellenspannung (NOL) eines N-Typ-Transistors ist, und im Erfassungsintervall (A3) das erste Schaltsteuersignal (DET1) den zweiten Pegel (HL) aufrechterhält und das zweite Schaltsteuersignal (DET2) den ersten Pegel (LL) aufrechterhält.
Das Elektrolumineszenz-Anzeigegerät nach einem der Ansprüche 14 bis 22, das ferner eine Mehrzahl von integrierten Source-Ansteuerungsschaltungen (SD-IC) aufweist, auf denen ein Teil der Panel-Ansteuerungsschaltung (PDRV) montiert ist, wobei die dynamische Logik-Schaltung (DRC) auf jeder der Mehrzahl von integrierten Source-Ansteuerungsschaltungen (SD-IC) montiert ist.
Ein Elektrolumineszenz-Anzeigegerät, aufweisend: ein Pixel (PXL), das mit einer Erfassungsleitung (SIO) verbunden ist; eine Panel-Ansteuerungsschaltung (PDRV), die so eingerichtet ist, dass sie ein Ansteuerungselement (DT), das in dem Pixel (PXL) enthalten ist, in einem ersten Erfassungsintervall (B12) und einem zweiten Erfassungsintervall (B22) abschalt-ansteuert; eine Referenzspannungs-Erzeugungsschaltung (PGMA), die eingerichtet ist, eine erste Erfassungsreferenzspannung (VL) an die Erfassungsleitung (SIO) in einem ersten Initialisierungsintervall (B11), das dem ersten Erfassungsintervall (B12) vorausgeht, zu liefern und eine zweite Erfassungsreferenzspannung (VH) an die Erfassungsleitung (SIO) in einem zweiten Initialisierungsintervall (B21), das dem zweiten Erfassungsintervall (B22) vorausgeht, zu liefern; eine dynamische Logik-Schaltung (DRC), die einen ersten Ausgangsknoten (NX1) und einen zweiten Ausgangsknoten (NX2) enthält, die zwischen eine Energieversorgung mit erstem Pegel (VDH) und eine Energieversorgung mit zweitem Pegel (VDL) geschaltet sind, wobei die dynamische Logik-Schaltung (DRC) so eingerichtet ist, dass sie eine erste logische Ausgabe (RO) über den ersten Ausgangsknoten (NX1) erzeugt und eine zweite logische Ausgabe (RU) über den zweiten Ausgangsknoten (NX2) erzeugt, wobei die erste logische Ausgabe (RO) basierend auf einer Spannung der Erfassungsleitung (SIO) in dem ersten Erfassungsintervall (B12) verschoben wird und die zweite logische Ausgabe (RU) basierend auf einer Spannung der Erfassungsleitung (SIO) in dem zweiten Erfassungsintervall (B22) verschoben wird; und eine Logik-Schaltung (BPCL), die eingerichtet ist, um basierend auf der ersten logischen Ausgabe (RO), die im ersten Erfassungsintervall (B12) erhalten wird, oder der zweiten logischen Ausgabe (RU), die im zweiten Erfassungsintervall (B22) erhalten wird, zu bestimmen, ob ein Defekt in dem Pixel (PXL) auftritt oder nicht.
Das Elektrolumineszenz-Anzeigegerät nach Anspruch 24, wobei die zweite Erfassungs-Referenzspannung (VH) höher ist als die erste Erfassungs-Referenzspannung (VL), die erste Erfassungs-Referenzspannung (VL) höher ist als die Energieversorgung mit zweitem Pegel (VDL) und die zweite Erfassungs-Referenzspannung (VH) niedriger ist als die Energieversorgung mit erstem Pegel (VDH).
Das Elektrolumineszenz-Anzeigegerät nach Anspruch 24 oder 25, das ferner so eingerichtet ist, dass die dynamische Logik-Schaltung (DRC) im ersten Initialisierungsintervall (B11) als Reaktion auf das erste Schalt-Steuersignal (DET1) eine erste Ausgabe basierend auf der Energieversorgung mit dem ersten Pegel (VDH) in den ersten Ausgangsknoten (NX1) lädt und im zweiten Initialisierungsintervall (B21) lädt die dynamische Logik-Schaltung (DRC) in Reaktion auf das zweite Schalt-Steuersignal (DET2) eine zweite Ausgabe basierend auf der Energieversorgung mit zweitem Pegel (VDL) in den zweiten Ausgangsknoten (NX2).
Das Elektrolumineszenz-Anzeigegerät nach Anspruch 26, wobei die dynamische Logik-Schaltung (DRC) aufweist: einen ersten Transistor (TR1), der zwischen die Energieversorgung mit dem ersten Pegel (VDH) und den ersten Ausgangsknoten (NX1) geschaltet ist und basierend auf dem ersten Schaltsteuersignal (DET1) eingeschaltet wird; einen zweiten Transistor (TR2), der zwischen den ersten Ausgangsknoten (NX1) und die Energieversorgung mit zweitem Pegel (VDL) geschaltet ist und basierend auf der Spannung der Erfassungsleitung (SIO) eingeschaltet wird; einen dritten Transistor, der zwischen die Energieversorgung mit erstem Pegel (VDH) und den zweiten Ausgangsknoten (NX2) geschaltet ist und basierend auf der Spannung der Erfassungsleitung (SIO) eingeschaltet wird; und einen vierten Transistor (TR4), der zwischen den zweiten Ausgangsknoten (NX2) und die Energieversorgung mit dem zweiten Pegel (VDL) geschaltet ist und basierend auf dem zweiten Schaltsteuersignal (DET2) eingeschaltet wird, wobei der erste Transistor (TR1) und der dritte Transistor (TR3) jeweils ein Transistor vom P-Typ sind, und der zweite Transistor (TR2) und der vierte Transistor (TR4) jeweils ein Transistor vom N-Typ sind.
Das Elektrolumineszenz-Anzeigegerät nach Anspruch 27, das ferner so eingerichtet ist, dass der erste Transistor (TR1) basierend, darauf, dass das erste Schaltsteuersignal (DET1) im ersten Initialisierungsintervall (B11) einen zweiten Spannungspegel hat, einen eingeschalteten Zustand aufrechterhält, und basierend darauf, dass das erste Schaltsteuersignal (DET1) im ersten Erfassungsintervall (B12) einen ersten Spannungspegel hat, einen ausgeschalteten Zustand aufrechterhält, und der vierte Transistor (TR4) basierend darauf, dass das zweite Schaltsteuersignal (DET2) im zweiten Initialisierungsintervall (B21) den ersten Spannungspegel hat, einen eingeschalteten Zustand aufrechterhält und basierend darauf, dass das zweite Schaltsteuersignal (DET2) im zweiten Erfassungsintervall (B22) den zweiten Spannungspegel hat, einen ausgeschalteten Zustand aufrechterhält.
Das Elektrolumineszenz-Anzeigegerät nach Anspruch 27 oder 28, wobei, wenn die Spannung der Erfassungsleitung (SIO) höher ist als die Schwellenspannung eines N-Typ-Transistors im ersten Erfassungsintervall (B12), der zweite Transistor (TR2) eingeschaltet wird, und dementsprechend der erste Ausgangsknoten (NX1) mit der Energieversorgung mit zweitem Pegel (VDL) verbunden wird und die erste logische Ausgabe (DO) von der geladenen ersten Ausgabe auf eine zweite Ausgabe basierend auf der Energieversorgung mit zweitem Pegel (VDL) verschoben wird, und wenn die Spannung der Erfassungsleitung (SIO) niedriger ist als die Schwellenspannung des N-Typ-Transistors im ersten Erfassungsintervall (B12), der zweite Transistor (TR2) ausgeschaltet wird, und dementsprechend wird der erste Ausgangsknoten (NX1) schwebend gehalten und die erste logische Ausgabe (DO) als geladene erste Ausgabe aufrechterhalten wird.
Das Elektrolumineszenz-Anzeigegerät nach einem der Ansprüche 27 bis 29, wobei, wenn die Spannung der Erfassungsleitung (SIO) niedriger ist als die Schwellenspannung eines P-Typ-Transistors im zweiten Erfassungsintervall (B22), der dritte Transistor (TR3) eingeschaltet wird, und dementsprechend der zweite Ausgangsknoten (NX2) mit der Energieversorgung mit erstem Pegel (VDH) verbunden wird und eine zweite logische Ausgabe (DU) von der geladenen zweiten Ausgabe auf die erste Ausgabe basierend auf der Energieversorgung mit erstem Pegel (VDH) verschoben wird, und wenn die Spannung der Erfassungsleitung (SIO) höher ist als die Schwellenspannung des Transistors vom P-Typ im zweiten Erfassungsintervall (B22), der dritte Transistor (TR3) ausgeschaltet wird, und dementsprechend der zweite Ausgangsknoten (NX2) schwebend gehalten und die zweite logische Ausgabe (DU) als die geladene zweite Ausgabe aufrechterhalten wird.
Das Elektrolumineszenz-Anzeigegerät nach einem der Ansprüche 24 bis 30, das ferner eine Mehrzahl von integrierten Source-Ansteuerungsschaltungen (SD-IC) aufweist, auf denen ein Teil der Panel-Ansteuerungsschaltung (PDRV) montiert ist, wobei die dynamische Logik-Schaltung (DRC) auf jeder der Mehrzahl von integrierten Source-Ansteuerungsschaltungen (SD-IC) angebracht ist.