DE102022118114A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102022118114A1
DE102022118114A1 DE102022118114.6A DE102022118114A DE102022118114A1 DE 102022118114 A1 DE102022118114 A1 DE 102022118114A1 DE 102022118114 A DE102022118114 A DE 102022118114A DE 102022118114 A1 DE102022118114 A1 DE 102022118114A1
Authority
DE
Germany
Prior art keywords
metal
semiconductor device
semiconductor
insulating layer
sintered material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022118114.6A
Other languages
English (en)
Inventor
Hiroyuki MASUMOTO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102022118114A1 publication Critical patent/DE102022118114A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H01L2224/33505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Eine Halbleitervorrichtung weist eine isolierende Schicht mit einer ersten Fläche und einer der ersten Fläche gegenüberliegenden zweiten Fläche auf. Die Halbleitervorrichtung weist wenigstens ein Halbleiterelement auf, das sich auf einer Seite der ersten Fläche befindet. Die Halbleitervorrichtung weist ein erstes Metallsintermaterial und ein zweites Metallsintermaterial auf. Das erste Metallsintermaterial steht in Kontakt mit der ersten Fläche der isolierenden Schicht und dem Halbleiterelement, und es verbindet die isolierende Schicht und das Halbleiterelement. Das zweite Metallsintermaterial steht in Kontakt mit der zweiten Fläche der isolierenden Schicht.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Offenbarung betrifft Halbleitervorrichtungen.
  • Beschreibung des Standes der Technik
  • Die Japanische Patentanmeldungsoffenlegungs-Nr. 2021-27288 offenbart zum Beispiel eine Technologie zum Verbinden, unter Verwendung eines Metallsintermaterials, von Halbleiter-Chips und einer Verdrahtungsschicht, welche mit einer isolierenden Platte verbunden ist.
  • In einer wie vorstehend beschriebenen Halbleitervorrichtung wird jedoch eine Beanspruchung an einer Schnittstelle zwischen der Verdrahtungsschicht und den Metallsintermaterialien und an einer Schnittstelle zwischen der Verdrahtungsschicht und der isolierenden Platte aufgrund von Wärme bewirkt, welche durch eine Ansteuerung der Halbleiter-Chips erzeugt wird. Dies resultiert in Fehlern an diesen Schnittstellen, wodurch eine Zuverlässigkeit reduziert wird.
  • Zusammenfassung
  • Die vorliegende Offenbarung wird in Anbetracht eines oben beschriebenen Problems erdacht, und es ist eine Aufgabe der vorliegenden Offenbarung, eine Technologie bereitzustellen, welche eine Erhöhung einer Zuverlässigkeit einer Halbleitervorrichtung ermöglicht.
  • Eine Halbleitervorrichtung gemäß der vorliegenden Offenbarung weist auf: eine isolierende Schicht mit einer ersten Fläche und einer der ersten Fläche gegenüberliegenden zweiten Fläche; wenigstens ein Halbleiterelement, welches sich auf einer Seite der ersten Fläche befindet; ein erstes Metallsintermaterial, welches in Kontakt mit der ersten Fläche der isolierenden Schicht und dem Halbleiterelement steht, und welches die isolierende Schicht und das Halbleiterelement verbindet; und ein zweites Metallsintermaterial, welches in Kontakt mit der zweiten Fläche der isolierenden Schicht steht.
  • Eine Zuverlässigkeit der Halbleitervorrichtung kann erhöht werden.
  • Diese und weitere Objekte, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden anhand der nachfolgenden detaillierten Beschreibung der vorliegenden Erfindung in Verbindung mit den begleitenden Figuren deutlicher.
  • Figurenliste
    • 1 ist eine Draufsicht, welche eine Konfiguration einer Halbleitervorrichtung gemäß Ausführungsform 1 veranschaulicht;
    • 2 ist eine Querschnittsansicht, welche die Konfiguration der Halbleitervorrichtung gemäß Ausführungsform 1 veranschaulicht;
    • 3 ist eine Querschnittsansicht, welche eine Konfiguration einer ersten verbundenen Halbleitervorrichtung veranschaulicht;
    • 4 ist eine Querschnittsansicht, welche eine Konfiguration einer Halbleitervorrichtung gemäß Ausführungsform 2 veranschaulicht;
    • 5 ist eine Querschnittsansicht, welche eine Konfiguration einer Halbleitervorrichtung gemäß Ausführungsform 3 veranschaulicht;
    • 6 ist eine Querschnittsansicht, welche eine Konfiguration einer Halbleitervorrichtung gemäß Ausführungsform 4 veranschaulicht; und
    • 7 ist eine Querschnittsansicht, welche eine Konfiguration einer Halbleitervorrichtung gemäß Ausführungsform 5 veranschaulicht.
  • Beschreibung der bevorzugten Ausführungsformen
  • Nachfolgend werden Ausführungsformen mit Bezug zu den begleitenden Figuren beschrieben. Merkmale, die in den nachfolgenden Ausführungsformen beschrieben sind, sind Beispiele, und es sind nicht sämtliche Merkmale erforderlich. In der nachfolgenden Beschreibung tragen ähnliche Komponenten in den Ausführungsformen identische oder ähnliche Bezugszeichen, und es werden hauptsächlich unterschiedliche Komponenten beschrieben. In der nachfolgenden Beschreibung stimmen konkrete Orte und Richtungen wie „obere“, „untere“, „links“, „rechts“, „vordere“, und „hintere“ nicht notwendigerweise mit Orten und Richtungen in einer tatsächlichen Umsetzung überein.
  • <Ausführungsform 1>
  • 1 ist eine Draufsicht, welche eine Konfiguration einer Halbleitervorrichtung gemäß Ausführungsform 1 veranschaulicht, und 2 ist eine Querschnittsansicht, welche entlang der Linie A-A in 1 entnommen ist.
  • Die Halbleitervorrichtung gemäß Ausführungsform 1 umfasst eine isolierende Schicht 1, Halbleiterelemente 2, ein erstes Metallsintermaterial 3a, ein zweites Metallsintermaterial 3b, eine Grundplatte 4, ein Gehäuse 5, ein Haftmittel 6, einen Deckel 7, Gate-Elektroden 8, eine Emitterelektrode 10, Drähte 11, und ein Versiegelungsmaterial 12 wie in 2 veranschaulicht, und eine Kollektorelektrode 9 wie in 1 veranschaulicht.
  • Wie in 2 veranschaulicht, weist die isolierende Schicht 1 eine obere Fläche als eine erste Fläche und eine untere Fläche als eine zweite Fläche auf, welche der ersten Fläche gegenüberliegt. Die isolierende Schicht 1 ist eine isolierende Platte, welche zum Beispiel aus Keramik ausgebildet ist.
  • Die Halbleiterelemente 2 befinden sich auf einer Seite der oberen Fläche der isolierenden Schicht 1. Die Halbleiterelemente 2 weisen zum Beispiel Halbleiterschaltelemente wie Bipolartransistoren mit isolierter Gate-Elektrode (IGBTs) und Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs), oder Dioden, wie PN-Übergangsdioden (PND) und Schottky-Dioden (SBD) auf. Ein Material für die Halbleiterelemente 2 ist Silizium (Si) als ein typisches Material in Ausführungsform 1, es ist aber wie unten beschrieben nicht auf Silizium beschränkt. Die Anzahl von Halbleiterelementen 2 ist in Ausführungsform 1 zwei, aber es ist nur erforderlich, dass sie eins oder mehr beträgt.
  • Das erste Metallsintermaterial 3a steht in Kontakt mit der oberen Fläche der isolierenden Schicht 1 und den Halbleiterelementen 2, und verbindet die isolierende Schicht 1 und das Halbleiterelement 2. Das zweite Metallsintermaterial 3b steht in Kontakt mit der unteren Fläche der isolierenden Schicht 1. Metallsintern ist eine Technologie zum Härten eines Metalls bei einer Temperatur unterhalb dessen Schmelzpunktes, das heißt, Backen eines Metalls bei einer Temperatur unterhalb dessen Schmelzpunktes. Es wird ein Metallsintermaterial ausgebildet, indem ein Pastenmaterial angewendet wird, welches durch Vermischen einer Lösung mit Metallpartikeln wie Kupfer (Cu) und Silber (Ag) erhalten wird, und indem das Pastenmaterial durch Metallsintern gehärtet wird. Das erste Metallsintermaterial 3a dient als eine Schaltungsstruktur in Ausführungsform 1.
  • Die Grundplatte 4 steht in Kontakt mit dem zweiten Metallsintermaterial 3b, und ist durch das zweite Metallsintermaterial 3b mit der isolierenden Schicht 1 verbunden. Das Gehäuse 5 überdeckt äußere Peripherien (hier Seiten) der Halbleiterelemente 2. Das Haftmittel 6 verklebt das Gehäuse 5 mit der Grundplatte 4. In einem Beispiel, das in den 1 und 2 veranschaulicht ist, weist das Gehäuse 5 Löcher 5a auf, und es ist mittels Schrauben und dergleichen durch die Löcher 5a an der Grundplatte 4 befestigt. Der Deckel 7 überdeckt die Oberseiten der Halbleiterelemente 2. Die Grundplatte 4, das Gehäuse 5, und der Deckel 7 bilden einen inneren Raum aus, welcher von einem äußeren Raum isoliert ist.
  • Die Gate-Elektroden 8, die Kollektorelektroden 9, und die Emitterelektrode 10 sind jeweils integral mit dem Gehäuse 5 bereitgestellt, wobei sich ein Ende und das andere Ende davon jeweils im inneren Raum und im äußeren Raum befindet. Die Halbleiterelemente 2 sind in dem inneren Raum mit den Enden der Gate-Elektroden 8 und der Emitterelektrode 10 durch Drähte 11 elektrisch verbunden. Die Halbleiterelemente 2 sind darüber hinaus elektrisch mit dem Ende im inneren Raum der Kollektorelektrode 9 durch Drähte 11 und dem ersten Metallsintermaterial 3a verbunden, wie in 1 veranschaulicht. Das Versiegelungsmaterial 12 in 2 ist zum Beispiel aus einem isolierenden Material ausgebildet, und es füllt den inneren Raum, in welchem die Halbleiterelemente 2 und die Drähte 11 vorhanden sind.
  • Die wie oben beschriebene Halbleitervorrichtung wird zum Beispiel für eine Inverterschaltung verwendet, in welcher ein Hauptstrom, der durch die Kollektorelektrode 9, die Drähte 11, das erste Metallsintermaterial 3a, die Halbleiterelemente 2, die Drähte 11, und die Emitterelektrode 10 in dieser Reihenfolge fließt, durch eine Spannung an den Gate-Elektroden 8 steuerbar ist.
  • Halbleitervorrichtungen (nachfolgend als eine erste verbundene Halbleitervorrichtung und eine zweite verbundene Halbleitervorrichtung bezeichnet), welche mit der Halbleitervorrichtung gemäß Ausführungsform 1 verbunden sind, werden hier beschrieben. 3 ist eine Querschnittsansicht, welche eine Konfiguration der ersten verbundenen Halbleitervorrichtung veranschaulicht.
  • In der ersten verbundenen Halbleitervorrichtung sind die isolierende Schicht 1 und eine Kupferstruktur 14a, welche kein Metallsintermaterial ist, durch ein Silberhartlötmaterial 13a verbunden, und die isolierende Schicht 1 und eine Kupferstruktur 14b, welche kein Metallsintermaterial ist, sind durch ein Silberhartlötmaterial 13b verbunden. Die Kupferstruktur 14a und die Halbleiterelemente 2 sind durch Lote 15a verbunden, und die Kupferstruktur 14b und die Grundplatte 4 sind durch ein Lot 15b verbunden.
  • Mittels der Konfiguration der wie oben beschrieben verbundenen Halbleitervorrichtung wirkt wiederholt eine Belastung auf die Lote 15a und 15b ein, wenn die Temperatur in der ersten verbundenen Halbleitervorrichtung aufgrund einer Ansteuerung zum wiederholten Ein- und Ausschalten der Halbleiterelemente 2 zunimmt und abnimmt. Dies resultiert in Rissen, welche an den Loten 15a und 15b und dergleichen beginnen, wodurch eine Zuverlässigkeit wie eine Produktlebensdauer reduziert wird. Da ferner die Silberhartlötmaterialien 13a und 13b, deren Hauptkomponente Silber ist, als Verbindungsmaterialien zwischen der isolierenden Schicht 1 und der Kupferstruktur 14a und zwischen der isolierenden Schicht 1 und der Kupferstruktur 14b verwendet werden, werden Haarkristalle (engl. „whiskers“) ausgebildet, wodurch eine Zuverlässigkeit reduziert wird.
  • Die zweite verbundene Halbleitervorrichtung, welche nicht veranschaulicht ist, wird als nächstes Beschrieben. In der zweiten verbundenen Halbleitervorrichtung sind typische Verdrahtungsschichten zwischen dem ersten Metallsintermaterial 3a und der isolierenden Schicht 1 und zwischen dem zweiten Metallsintermaterial 3b und der isolierenden Schicht 1 in der Konfiguration der Halbleitervorrichtung gemäß Ausführungsform 1 von 1 bereitgestellt. Wenn die vorgenannte Beanspruchung auf die Schnittstellen zwischen der Verdrahtungsschicht und dem ersten Metallsintermaterial 3a und zwischen der Verdrahtungsschicht und dem zweiten Metallsintermaterial 3b und auf Schnittstellen zwischen den Verdrahtungsschichten und der isolierenden Schicht 1 in der oben beschriebenen zweiten verbundenen Halbleitervorrichtung einwirkt, tritt ein Fehler an den Schnittstellen auf, wodurch eine Zuverlässigkeit reduziert wird.
  • In Ausführungsform 1 hingegen werden die Lote 15a und 15b der ersten verbundenen Halbleitervorrichtung nicht verwendet, sodass die Produktlebensdauer wie ein Einschaltzyklus und ein Temperaturzyklus erweitert werden können, um eine Zuverlässigkeit zu erhöhen. Darüber hinaus werden die Silberhartlötmaterialien 13a und 13b der ersten verbundenen Halbleitervorrichtung nicht verwendet, sodass eine Ausbildung von Haarkristallen unterbunden werden kann, um eine Zuverlässigkeit der Halbleitervorrichtung zu erhöhen.
  • Die zweite verbundene Halbleitervorrichtung weist zwei Arten von Schnittstellen auf, welche die Schnittstellen zwischen der Verdrahtungsschicht und dem ersten Metallsintermaterial 3a und zwischen der Verdrahtungsschicht und dem zweiten Metallsintermaterial 3b und die Schnittstellen zwischen den Verdrahtungsschichten und der isolierenden Schicht 1 umfassen.
  • In Ausführungsform 1 hingegen existieren keine Schnittstellen zwischen den Verdrahtungsschichten und der isolierenden Schicht 1, und die Schnittstellen können auf nur einen Typ von Schnittstellen reduziert werden, umfassend die Schnittstellen zwischen dem ersten Metallsintermaterial 3a und der isolierenden Schicht 1 und zwischen dem zweiten Metallsintermaterial 3b und der isolierenden Schicht 1. Die Schnittstellen, an welchen Fehler aufgrund einer Beanspruchung auftreten, können dadurch reduziert werden, um eine Zuverlässigkeit der Halbleitervorrichtung zu erhöhen.
  • <Ausführungsform 2>
  • 4 ist eine Querschnittsansicht, welche eine Konfiguration einer Halbleitervorrichtung gemäß Ausführungsform 2 veranschaulicht.
  • Die Halbleitervorrichtung gemäß Ausführungsform 2 enthält nicht die in Ausführungsform 1 beschriebene Grundplatte 4, und das zweite Metallsintermaterial 3b auf der unteren Fläche der isolierenden Schicht 1 dient als die Grundplatte 4 für die Wärmeableitung. Gemäß einer solchen Konfiguration kann die Anzahl von Elementen reduziert werden. Eine Reduzierung des Profils (Größe) der Halbleitervorrichtung kann ebenfalls erwartet werden.
  • Die Halbleitervorrichtung gemäß Ausführungsform 2 weist darüber hinaus ein drittes Metallsintermaterial 3c auf, welches in Kontakt mit der oberen Fläche der isolierenden Schicht 1 steht, und das Haftmittel 6 ist zwischen dem dritten Metallsintermaterial 3c und dem Gehäuse 5 bereitgestellt. Gemäß einer solchen Konfiguration kann eine vom Gehäuse 5 auf die isolierende Schicht 1 wirkende Beanspruchung verringert werden, sodass ein Riss und dergleichen der isolierenden Schicht 1 unterbunden werden kann, um eine Zuverlässigkeit der Halbleitervorrichtung zu erhöhen.
  • <Ausführungsform 3>
  • 5 ist eine Querschnittsansicht, welche eine Konfiguration einer Halbleitervorrichtung gemäß Ausführungsform 3 veranschaulicht. Die Halbleitervorrichtung gemäß Ausführungsform 3 weist ein Metallplattenmaterial 17 anstelle von Drähten 11 auf, welche die Halbleiterelemente 2 in Ausführungsform 2 verbinden. Das Metallplattenmaterial 17 befindet sich in Bezug auf die Halbleiterelemente 2 gegenüber der isolierenden Schicht 1, und es ist mit den Halbleiterelementen 2 verbunden. Gemäß der Halbleitervorrichtung gemäß Ausführungsform 3, welche das Metallplattenmaterial 17 zur Verdrahtung aufweist, kann eine Einschaltzykluslebensdauer erweitert werden oder es kann eine interne Induktivität der Halbleitervorrichtung reduziert werden, im Vergleich zu einer Konfiguration, welche die Drähte 11 zur Verdrahtung aufweist.
  • Verbindungsmaterialien zum Verbinden der Halbleiterelemente 2 und des Metallplattenmaterials 17 können ein Lot oder dergleichen sein, aber in Ausführungsform 3 werden Metallsintermaterialien verwendet. Das heißt, die Halbleitervorrichtung gemäß Ausführungsform 3 weist ferner vierte Metallsintermaterialien 3d auf, welche die Halbleiterelemente 2 und das Metallplattenmaterial 17 verbinden, und welche das gleiche Material wie das erste Metallsintermaterial 3a und das zweite Metallsintermaterial 3b aufweisen.
  • Falls die Verbindungsmaterialien zum Verbinden der Halbleiterelemente 2 und des Metallplattenmaterials 17 ein vom ersten Metallsintermaterial 3a und dergleichen abweichendes Material aufweisen, weichen diese Elemente hinsichtlich eines Schmelzpunktes ab, und folglich ist es erforderlich, ein Element mit einem niedrigen Schmelzpunkt als eines dieser Elemente zu verwenden, die später in einem Herstellungsprozess gebondet oder gesintert werden. In Ausführungsform 3 hingegen weisen diese Elemente im Wesentlichen denselben Schmelzpunkt auf, und können folglich gleichzeitig gesintert werden. Es ist nicht erforderlich, das Element mit geringem Schmelzpunkt zu verwenden, wodurch ein Hochtemperaturbetrieb der Halbleiterelemente 2 ermöglicht wird.
  • Obwohl Ausführungsform 3 in der vorstehenden Beschreibung auf Ausführungsform 2 angewendet wurde, kann Ausführungsform 3 auf Ausführungsform 1 angewendet werden.
  • <Ausführungsform 4>
  • 6 ist eine Querschnittsansicht, welche eine Konfiguration einer Halbleitervorrichtung gemäß Ausführungsform 4 veranschaulicht. In Ausführungsform 4 weist das erste Metallsintermaterial 3a unter den Halbleiterelementen 2 eine relativ große Dicke von 0,2 mm oder mehr in der Konfiguration in Ausführungsform 3 auf. Gemäß einer solchen Konfiguration kann eine exotherme Wärme von den Halbleiterelementen 2 wirksam abgeleitet werden, und eine maximale Temperatur in der Halbleitervorrichtung während der Ansteuerung kann reduziert werden, sodass zum Beispiel eine Produktlebensdauer erweitert werden kann.
  • Das erste Metallsintermaterial 3a kann eine größere Dicke aufweisen als das zweite Sintermaterial 3b, und es kann eine größere Dicke aufweisen als ein beliebiges aus dem zweiten Metallsintermaterial 3b, dem dritten Metallsintermaterial 3c, und dem vierten Metallsintermaterial 3d. Gemäß einer solchen Konfiguration kann sich exotherme Wärme von den Halbleiterelementen 2 horizontal zwischen den Halbleiterelementen 2 und der isolierenden Schicht 1 ausbreiten, und kann somit wirksam abgeleitet werden. Infolgedessen kann selbst in einer Konfiguration, in welcher ein Element mit geringer Wärmeleitfähigkeit für die isolierende Schicht 1 eingesetzt wird, eine Reduzierung einer Wärmeableitung unterbunden werden, um eine Zuverlässigkeit zu erhöhen. Der innere Raum weist typischerweise eine relativ große Höhe auf, sodass die Größe der Halbleitervorrichtung selbst dann aufrechterhalten werden kann, wenn die Dicke des ersten Metallsintermaterials 3a erhöht wird.
  • Das erste Metallsintermaterial 3a und das zweite Metallsintermaterial 3b müssen lediglich unterschiedliche Dicken aufweisen, und es ist lediglich erforderlich, dass zwei oder mehr aus dem ersten Metallsintermaterial 3a, dem zweiten Metallsintermaterial 3b, dem dritten Metallsintermaterial 3c, und dem vierten Metallsintermaterial 3d unterschiedliche Dicken aufweisen. Das erste Metallsintermaterial 3a bis zum vierten Metallsintermaterial 3d weist Effekte zur Verringerung einer Beanspruchung auf und zur Verbesserung einer Wärmeableitung, und diese Effekte können optimiert werden, indem bewirkt wird, dass das erste Metallsintermaterial 3a bis zum vierten Metallsintermaterial 3d Dicken aufweisen, welche für die Effekte geeignet sind.
  • Obwohl Ausführungsform 4 in der vorstehend abgegebenen Beschreibung auf Ausführungsform 3 angewendet wurde, kann Ausführungsform 4 auf eine beliebige der Ausführungsformen 1 und 2 angewendet werden.
  • <Ausführungsform 5>
  • 7 ist eine Querschnittsansicht, welche eine Konfiguration einer Halbleitervorrichtung gemäß Ausführungsform 5 veranschaulicht. In Ausführungsform 5 weist das erste Metallsintermaterial 3a unter den Halbleiterelementen 2 eine Vertiefung 18 entlang äußerer Peripherien der Halbleiterelemente 2 in der Konfiguration in Ausführungsform 4 auf. Eine äußere Peripherie des ersten Metallsintermaterials 3a ragt nach oben. Gemäß einer solchen Konfiguration kann die Vertiefung 18 unterbinden, dass das erste Metallsintermaterial 3a die Halbleiterelemente 2 während des Sinterns emporkriecht, und folglich kann ein unnormaler Betrieb der Halbleitervorrichtung unterdrückt werden.
  • Obwohl in der oben abgegebenen Beschreibung Ausführungsform 5 auf Ausführungsform 4 angewendet wurde, kann Ausführungsform 5 auf eine der Ausführungsformen 1 bis 3 angewendet werden.
  • <Modifikation 1>
  • In den Ausführungsformen 1 bis 5 kann eine Hauptkomponente des ersten Metallsintermaterials 3a und/oder des zweiten Metallsintermaterials 3b Kupfer sein, und eine Hauptkomponente wenigstens eines aus dem ersten Metallsintermaterial 3a bis zum vierten Metallsintermaterial 3d kann Kupfer sein. Kupfer verfügt über eine relativ hohe Wärmeleitfähigkeit und über einen relativ geringen elektrischen Widerstand, sodass eine Verdichtung der Halbleitervorrichtung erwartet werden kann. Aufgrund der Unterbindung der Verwendung von Silber kann eine Ausbildung von Haarkristallen unterbunden werden.
  • <Modifikation 2>
  • In den Ausführungsformen 1 bis 5 kann das Material der Halbleiterelemente 2 einen Halbleiter mit breitem Bandabstand aufweisen. Der Halbleiter mit breitem Bandabstand weist zum Beispiel Siliziumkarbid (SiC), Galliumnitrid (GaN), und Diamant auf. Die oben beschriebene Verbesserung der Wärmeableitung und die Reduzierung der Induktivität sind besonders wirksam in einer Konfiguration, in welcher das Material für die Halbleiterelemente 2 Siliziumkarbid aufweist, welches für einen Hochtemperaturbetrieb geeignet ist und eine Verlustreduzierung während eines Hochfrequenzeinsatzes aufweist, was eine Verbesserung einer Qualität und eine Verbesserung von Eigenschaften der Halbleitervorrichtung ermöglicht.
  • <Modifikation 3>
  • In den Ausführungsformen 1 bis 5 können die Halbleiterelemente 2 rückwärtsleitende IGBTs (RC-IGBTs enthalten). In einer Konfiguration, in welcher die Halbleiterelemente 2 die RC-IGBTs aufweisen, nimmt eine exotherme Wärme von den Halbleiterelementen 2 zu, aber Nachteile der exothermen Wärme von den Halbleiterelementen 2 können reduziert werden durch eine hohe Wärmeableitung und eine hohe Zuverlässigkeit bei einer hohen Temperatur, wie oben beschrieben. Durch die Verwendung der RC-IGBTs hingegen können Vorteile durch eine Verdichtung der Halbleitervorrichtung erzielt werden.
  • Ausführungsformen und Modifikationen können frei miteinander kombiniert werden, und sie können in geeigneter Weise modifiziert oder ausgelassen werden.
  • Während die Erfindung im Detail gezeigt und beschrieben wurde, ist die vorstehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen erdacht werden können, ohne vom Schutzbereich der Erfindung abzuweichen.

Claims (12)

  1. Halbleitervorrichtung aufweisend: • eine isolierende Schicht (1), welche eine erste Fläche und eine der ersten Fläche gegenüberliegende zweite Fläche aufweist; • wenigstens ein Halbleiterelement (2), welches sich auf der Seite der ersten Fläche befindet; • ein erstes Metallsintermaterial (3a), welches in Kontakt mit der ersten Fläche der isolierenden Schicht (1) und dem Halbleiterelement (2) steht, und die isolierende Schicht (1) und das Halbleiterelement (2) verbindet; und • ein zweites Metallsintermaterial (3b), welches in Kontakt mit der zweiten Fläche der isolierenden Schicht (1) steht.
  2. Halbleitervorrichtung nach Anspruch 1 weiter aufweisend eine Grundplatte (4), welche in Kontakt mit dem zweiten Metallsintermaterial (3b) steht, und welche durch das zweite Metallsintermaterial (3b) mit der isolierenden Schicht (1) verbunden ist.
  3. Halbleitervorrichtung nach Anspruch 1 weiter aufweisend: • ein Gehäuse (5), welches das Halbleiterelement (2) überdeckt; und • ein drittes Metallsintermaterial (3c), welches in Kontakt mit der ersten Fläche der isolierenden Schicht (1) steht, wobei ein Haftmittel (6) zwischen dem dritten Metallsintermaterial (3c) und dem Gehäuse (5) bereitgestellt ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei • das wenigstens eine Halbleiterelement (2) eine Vielzahl von Halbleiterelementen (2) aufweist, und • die Halbleitervorrichtung weiter ein Metallplattenmaterial (17) aufweist, welches sich gegenüber der isolierenden Schicht (1) in Bezug auf die Vielzahl von Halbleiterelementen (2) befindet, und welches mit der Vielzahl von Halbleiterelementen (2) verbunden ist.
  5. Halbleitervorrichtung nach Anspruch 4 weiter aufweisend ein viertes Metallsintermaterial (3d), welches die Vielzahl von Halbleiterelementen (2) und das Metallplattenmaterial (17) verbindet, und welches das gleiche Material aufweist wie das erste Metallsintermaterial (3a) und das zweite Metallsintermaterial (3b).
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei das erste Metallsintermaterial (3a) eine Dicke von 0,2 mm oder mehr aufweist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei das erste Metallsintermaterial (3a) eine größere Dicke als das zweite Metallsintermaterial (3b) aufweist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei das erste Metallsintermaterial (3a) und das zweite Metallsintermaterial (3b) unterschiedliche Dicken aufweisen.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei das erste Metallsintermaterial (3a) eine Vertiefung (18) entlang einer äußeren Peripherie des Halbleiterelements (2) aufweist.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei eine Hauptkomponente des ersten Metallsintermaterials (3a) und/oder des zweiten Metallsintermaterials (3b) Kupfer ist.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei ein Material für das Halbleiterelement (2) einen Halbleiter mit breitem Bandabstand aufweist.
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, wobei das Halbleiterelement (2) einen RC-IGBT aufweist.
DE102022118114.6A 2021-07-26 2022-07-20 Halbleitervorrichtung Pending DE102022118114A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021121516A JP2023017320A (ja) 2021-07-26 2021-07-26 半導体装置
JP2021-121516 2021-07-26

Publications (1)

Publication Number Publication Date
DE102022118114A1 true DE102022118114A1 (de) 2023-01-26

Family

ID=84784697

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022118114.6A Pending DE102022118114A1 (de) 2021-07-26 2022-07-20 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US20230028808A1 (de)
JP (1) JP2023017320A (de)
CN (1) CN115692366A (de)
DE (1) DE102022118114A1 (de)

Also Published As

Publication number Publication date
US20230028808A1 (en) 2023-01-26
JP2023017320A (ja) 2023-02-07
CN115692366A (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
DE112016001142B4 (de) Leistungs-Halbleitervorrichtung
DE102014212376B4 (de) Halbleitervorrichtung
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE102019112935B4 (de) Halbleitermodul
DE212018000078U1 (de) Halbleiterbauelement
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE112020006374T5 (de) Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken
DE102017216981A1 (de) Halbleitermodul
DE102016215894A1 (de) Leistungshalbleitervorrichtung
DE112014000862T5 (de) Halbleitervorrichtung
DE202021004370U1 (de) HalbleitermoduL
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
DE102015220639B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
EP3794641A1 (de) Entwärmungsanordnung für ein halbleiterleistungsmodul
DE202021004375U1 (de) Halbleitermodul
DE102018130147A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102020122125A1 (de) Halbleitermodul
DE19902462B4 (de) Halbleiterbauelement mit Chip-on-Chip-Aufbau
WO2017140550A1 (de) Verfahren zur herstellung eines schaltungsträgers, schaltungsträger, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
DE102019135373A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102022118114A1 (de) Halbleitervorrichtung
DE102019112934A1 (de) Halbleitermodul
WO2022263543A1 (de) Leiterplattenanordnung
DE102020123717A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed