DE102022103595A1 - Abwärtswandler-schaltung mit nahtlosem pwm/pfm-übergang - Google Patents

Abwärtswandler-schaltung mit nahtlosem pwm/pfm-übergang Download PDF

Info

Publication number
DE102022103595A1
DE102022103595A1 DE102022103595.6A DE102022103595A DE102022103595A1 DE 102022103595 A1 DE102022103595 A1 DE 102022103595A1 DE 102022103595 A DE102022103595 A DE 102022103595A DE 102022103595 A1 DE102022103595 A1 DE 102022103595A1
Authority
DE
Germany
Prior art keywords
signal
pwm
duty cycle
clk
converter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022103595.6A
Other languages
English (en)
Inventor
Florian Biziitu
Ansgar Pottbäcker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102022103595.6A priority Critical patent/DE102022103595A1/de
Priority to CN202310054726.2A priority patent/CN116613989A/zh
Priority to US18/164,984 priority patent/US20230261575A1/en
Publication of DE102022103595A1 publication Critical patent/DE102022103595A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Hierin wird eine DC/DC-Wandlerschaltung beschrieben. Gemäß einer Ausführungsform enthält der DC/DC-Wandler eine Wandlerstufe, die dazu ausgebildet ist, eine Eingangsspannung zu empfangen und aus der Eingangsspannung eine Ausgangsspannung entsprechend einem modulierten Ansteuersignal zu liefern. Die Wandlerstufe ist außerdem dazu ausgebildet, eine Rückkopplungsspannung, die die Ausgangsspannung repräsentiert, zu liefern. Eine Controller-Schaltung weist einen Fehlerverstärker auf, der dazu ausgebildet ist, die Rückkopplungsspannung und eine Referenzspannung zu empfangen und ein auf der Rückkopplungsspannung und der Referenzspannung basierendes Fehlersignal zu liefern. Ein PWM-Modulator ist dazu ausgebildet, ein Taktsignal und das Fehlersignal zu empfangen und basierend auf dem Taktsignal und dem Fehlersignal ein moduliertes Signal zu erzeugen, und eine Logikschaltung ist dazu ausgebildet, das modulierte Signal zu empfangen und basierend auf dem modulierten Signal das Ansteuersignal für die Wandlerstufe zu erzeugen, so dass das Ansteuersignal - in jedem Zyklus des Taktsignals - denselben Tastgrad wie das modulierte Signal besitzt, wenn der Tastgrad des modulierten Signals nicht kleiner als ein Mindest-Tastgradwert ist.

Description

  • TECHNISCHES GEBIET
  • Diese Offenbarung betrifft das Gebiet von Schaltwandlern, insbesondere ein neuartiges Konzept zum Steuern eines DC/DC-Wandlers.
  • HINTERGRUND
  • Schaltwandler wie etwa Abwärtswandler werden im Allgemeinen verwendet, um eine Eingangsspannung in eine gewünschte Ausgangsspannung umzuwandeln, wobei die Ausgangsspannung im Fall eines Abwärtswandlers niedriger ist als die Eingangsspannung. Zum Beispiel können Schaltwandler in anderen elektronischen Schaltungen verwendet werden, um eine oder mehr Versorgungsspannungen basierend auf einer externen Versorgungsspannung zu erzeugen. Schaltwandler werden üblicherweise unter Verwendung von Rückkopplungsschleifen gesteuert, um eine vorgegebene geregelte Ausgangsspannung oder einen vorgegebenen geregelten Ausgangsstrom zu liefern. Schaltwandler können Teil von sogenannten getakteten Leistungsversorgungen („Switched Mode Power Supplies“; SMPS) sein oder können in einer großen Vielfalt anderer Anwendungen verwendet werden.
  • Schaltwandler werden üblicherweise durch Steuern des Schaltbetriebs gesteuert, was durch Anwenden verschiedener Modulationstechniken wie etwa Pulsweitenmodulation (PWM) oder Pulsfrequenzmodulation (PFM) erreicht werden kann. Abhängig vom Laststrom kann ein PWM-gesteuerter Schaltwandler im kontinuierlichen Leitungsmodus („Continuous Conduction Mode“; CCM) oder im diskontinuierlichen Leitungsmodus („Discontinuous Conduction Mode“; DCM) betrieben werden. Ein besonderer Modus ist die Pulsauslassung, die für relativ niedrige Ausgangsströme verwendet werden kann, um Schaltverluste zu verringern.
  • Steuerschaltungen, die in der Lage sind, Schaltvorgänge innerhalb eines breiten Ausgangsstrom-/Leistungsbereiches zu steuern, implementieren üblicherweise sowohl einen PWM (mit CCM und DCM), als auch einen PFM-Betrieb (mit Pulsauslassung). Solche Multimodus-Wandler sind jedoch ziemlich komplex und können zum Beispiel eine ausgeklügelte Modus-Schaltlogik enthalten, was (bezüglich der benötigten Chipfläche) kostspielig sein kann und unerwünschte Latenzen, die zu Über- und Unterschwingungen der Ausgangsspannung führen können, verursachen kann. Die Erfinder haben ein Bedarf an Verbesserung der derzeitigen Konzepte zur Steuerung von Schaltwandlern festgestellt.
  • ÜBERBLICK
  • Das erwähnte Ziel, bestehende Konzepte zur Steuerung von Schaltwandlern zu verbessern, wird durch die Schaltung nach Anspruch 1 erreicht. Verschiedene Ausführungsformen und Weiterentwicklungen sind durch die abhängigen Ansprüche abgedeckt. Dementsprechend enthält eine Ausführungsform einer DC/DC-Wandlerschaltung eine Wandlerstufe, die dazu ausgebildet ist, eine Eingangsspannung zu empfangen und aus der Eingangsspannung eine Ausgangsspannung entsprechend einem modulierten Ansteuersignal zu liefern. Die Wandlerstufe ist außerdem dazu ausgebildet, eine Rückkopplungsspannung, die die Ausgangsspannung repräsentiert, zu liefern. Eine Controller-Schaltung weist einen Fehlerverstärker auf, der dazu ausgebildet ist, die Rückkopplungsspannung und eine Referenzspannung zu empfangen und ein auf der Rückkopplungsspannung und der Referenzspannung basierendes Fehlersignal zu liefern. Ein PWM-Modulator ist dazu ausgebildet, ein Taktsignal und das Fehlersignal zu empfangen und basierend auf dem Taktsignal und dem Fehlersignal ein moduliertes Signal zu erzeugen, und eine Logikschaltung ist dazu ausgebildet, das modulierte Signal zu empfangen und basierend auf dem modulierten Signal das Ansteuersignal für die Wandlerstufe zu erzeugen, so dass das Ansteuersignal - in jedem Zyklus des Taktsignals - denselben Tastgrad wie das modulierte Signal besitzt, wenn der Tastgrad des modulierten Signals nicht kleiner als ein Mindest-Tastgradwert ist.
  • Figurenliste
  • Die Erfindung lässt sich unter Bezugnahme auf die folgenden Zeichnungen und Beschreibungen besser verstehen. Die Komponenten in den Abbildungen sind nicht notwendigerweise maßstabsgetreu; stattdessen wird der Schwerpunkt auf das Veranschaulichen der Prinzipien der Erfindung gelegt. Darüber hinaus bezeichnen in den Figuren gleiche Bezugsziffern entsprechende Teile. Zu den Zeichnungen:
    • 1 zeigt ein Beispiel eines Abwärtswandlers mit PWM- und Spannungsmodus-Steuerung.
    • 2 enthält Zeitdiagramme, die die Funktionsweise der Schaltung von 1 veranschaulichen.
    • 3 zeigt ein Beispiel für einen Abwärtswandler mit PFM- und Spannungsmodus-Steuerung.
    • 4 enthält Zeitdiagramme, die die Funktionsweise der Schaltung von 3 veranschaulichen.
    • 5 zeigt ein Beispiel eines Abwärtswandlers mit einem Multi-Modus-Controller, der eine Modus-Schaltlogik enthält.
    • 6 zeigt einen DC/DC-Wandler mit einem Beispiel einer verbesserten Steuerschaltung.
    • 7 zeigt eine beispielhafte Implementierung der Steuerschaltung von 6.
    • 8 enthält Zeitdiagramme, die die Funktionsweise der Schaltung von 7 veranschaulichen.
    • 9 zeigt eine beispielhafte Implementierung der in der Steuerschaltung von 8 verwendeten Logikschaltung.
  • DETAILLIERTE BESCHREIBUNG
  • 1 zeigt ein Beispiel einer DC/DC-Wandlerschaltung mit PWM- und Spannungsmodus-Steuerung. Die abgebildete Wandlerschaltung setzt sich aus einer Wandlerstufe 50 und einer Controller-Schaltung 10 zusammen. Bei dem vorliegenden Beispiel besitzt die Wandlerstufe 50 eine Abwärtswandlertopologie. Das heißt, eine Halbbrücke, die aus zwei Halbleiterschaltern SHS, SLS besteht, ist zwischen einem ersten Versorgungsknoten, an dem während des Betriebs die Eingangsspannung VIN anliegt, und einem zweiten Versorgungsknoten GND, der auf Massepotential liegen kann, angeschlossen. Die Halbleiterschalter SHS und SLS können durch Transistoren, z. B. MOS-Transistoren oder Bipolartransistoren mit isoliertem Gate („insulated gate bipolar transistors“; IGBTs) oder jede andere Art von Transistor, implementiert werden. Der Low-Side-Halbleiterschalter SLS kann alternativ eine Diode sein. Der gemeinsame Schaltungsknoten zwischen den beiden Halbleiterschaltern SHS und SLS (Halbbrückenausgang) und der Ausgangsanschluss des Wandlers, an dem die Ausgangsspannung VOUT bereitgestellt wird, sind über eine Induktivität Ls verbunden. Ein Ausgangskondensator Cs ist zwischen dem Ausgangsanschluss und dem zweiten Versorgungsknoten GND angeschlossen. Bei dem abgebildeten Beispiel wird die an den Schaltwandlerausgang angeschlossene Last durch eine Stromsenke QLOAD symbolisiert, wobei der Ausgangsstrom als iLOAD bezeichnet wird.
  • Die Wandlerstufe 50 kann eine Treiberschaltung 5 enthalten, die dazu ausgebildet ist, die Halbleiterschalter entsprechend einem ein-/aus-modulierten Signal VPWM, das bei dem vorliegenden Beispiel ein pulsweitenmoduliertes (PWM) Signal ist, ein- und auszuschalten. Bei einer Implementierung, bei der MOSFETs als Halbleiterschalter SHS, SLS verwendet werden, wird die Treiberschaltung 5 üblicherweise als Gate-Treiber bezeichnet. Eine Wandlerstufe, wie sie in 1 gezeigt ist, ist als solche bekannt und wird daher nicht ausführlicher erörtert.
  • Bei dem vorliegenden Beispiel enthält die Controllerschaltung 10 einen Fehlerverstärker 12 und einen PWM-Modulator 11, der ein Taktsignal CLK enthält, das die Frequenz des PWM-Signals VPWM, das der Wandlerstufe 50 zugeführt wird, bestimmt. Der Fehlerverstärker 12 empfängt ein Referenzsignal VREF und ein Rückkopplungssignal VFB, das die Ausgangsspannung VOUT der Wandlerstufe 50 darstellt, und erzeugt ein Fehlersignal VE, das eine Differenz zwischen dem Rückkopplungssignal VFB und dem Referenzsignal VREF repräsentiert. Bei dem vorliegenden Beispiel wird das Rückkopplungssignal VFB aus der Ausgangsspannung VOUT gewonnen, indem die Ausgangsspannung VOUT unter Verwendung eines aus den Widerständen R1 und R2 zusammengesetzten Spannungsteilers herunterskaliert wird. Bei dem vorliegenden Beispiel ist der Skalierungsfaktor R2/(R1+R2). In einem stationären Zustand ist der Pegel des Rückkopplungssignals VFB näherungsweise gleich dem Pegel des Referenzsignals VREF und folglich ist VOUT ≈ VREF · (R1+R2)/R2.
  • Ein PWM-Signal kann durch seinen Tastgrad DS, der das Verhältnis zwischen der Ein-Zeit innerhalb eines Zyklus` und der Zykluszeit darstellt, charakterisiert werden. Der Tastgrad kann daher zwischen 0 und 1 (oder 0% bis 100%) variieren. Der PWM-Modulator 11 ist dazu ausgebildet, den Tastgrad DS des PWM-Signals VPWM basierend auf dem Fehlersignal VE einzustellen. Bei einigen Ausführungsformen hat der Pegel der Eingangsspannung VIN einen direkten Einfluss auf den durch den PWM-Modulator 11 erzeugten Tastgrad DS.
  • Die Funktionsweise und die verschiedenen Modi des Schaltwandlers werden durch die Zeitdiagramme von 2 veranschaulicht, die (von oben nach unten) beispielhafte Wellenformen des Taktsignals CLK, des PWM-Signals VPWM, des Induktivitätsstroms iL und des Laststroms iLOAD zeigen. In 2 sind auch die verschiedenen Betriebsarten des Schaltwandlers, nämlich der kontinuierliche PWM-Leitungsmodus (PWM Continuous Conduction Mode; CCM), der diskontinuierliche PWM-Leitungsmodus (PWM Discontinuous Conduction Mode; DCM) und der PWM-DCM-Pulsauslassmodus (PWM DCM Pulse Skipping Mode), gezeigt.
  • Bei CCM fällt der Induktivitätsstrom iL nicht auf Null, während bei DCM der Induktivitätsstrom iL in jedem PWM-Schaltzyklus für eine endliche Zeit Null ist. Der Grenzfall, in dem der Induktivitätsstrom iL genau am Ende eines PWM-Schaltzyklus` auf Null abfällt, kann ebenfalls als CCM betrachtet werden und wird manchmal auch als BCM (Grenzleitungsmodus; „Boundary Conduction Mode“) bezeichnet. Bei CCM ist der Tastgrad DS des PWM-Signals VPWM in einem stationären Zustand, in dem die Ausgangsspannung VOUT auf dem gewünschten Pegel liegt, gleich dem Verhältnis VOUT/VIN. Der Tastgrad ist also im Grunde eine Funktion der Eingangsspannung VIN. Bei DCM ist der Laststrom iLOAD SO gering (d. h. unterhalb eines kritischen Stroms iCRIT), dass der Induktivitätsstrom iL in jedem PWM-Schaltzyklus auf Null fällt und für einige Zeit Null bleibt. Der Tastgrad des PWM-Signals VPWM ist eine Funktion der Eingangsspannung VIN und des Laststroms iLOAD.
  • Aufgrund von Begrenzungen der Anstiegsgeschwindigkeit der Halbleiterschalter können die Pulse in dem PWM-Signal VPWM nicht beliebig klein werden. Außerdem ist es nicht wünschenswert, dass in jedem Zyklus ein sehr kurzer Puls erzeugt wird, da dies die Schaltverluste (im Vergleich zur Ausgangsleistung) erhöhen würde. Daher ist der PWM-Modulator 11 dazu ausgebildet, Pulse mit mindestens einer bestimmten Mindestpulslänge (entsprechend einem Mindest-Tastgrad) zu erzeugen und Pulse in einigen PWM-Zyklen wegzulassen. Ein solches Konzept wird als Pulsauslassung bezeichnet und ist ein spezieller Modus von DCM. Bei dem abgebildeten Beispiel wird im DCM-Pulsauslassmodus jeder zweite Puls ausgelassen. Die Anzahl ausgelassener Pulse hängt jedoch sowohl vom Laststrom iLOAD als auch von der Eingangsspannung VIN ab. Mit anderen Worten, der PWM-Modulator geht von DCM zu DCM mit Pulsauslassung über, wenn der Laststrom unter einen Schwellenwert fällt und der niedrige Laststrom andernfalls einen Tastgrad erfordern würde, der geringer ist als der Mindest-Tastgrad.
  • Obwohl Pulsauslassung den Wirkungsgrad des Schaltwandlers für niedrige Lastströme verbessern kann, gibt es noch Raum zur weiteren Verbesserung, die durch Verwenden von Pulsfrequenzmodulation (PFM) erreicht werden kann. 3 zeigt einen Schaltwandler mit der Wandlerstufe 50 und einer PFM-Controller-Schaltung 20. Die Wandlerstufe 50 ist dieselbe wie bei dem vorherigen Beispiel von 1. Die Funktionsweise eines Schaltwandlers, der im PFM-Modus arbeitet, wird durch die in 4 gezeigten Zeitdiagramme weiter veranschaulicht.
  • Die Steuerschaltung 20 (PFM-Controller) verwendet ein Rückkopplungssignal VFB, das die Ausgangsspannung VOUT repräsentiert, um den PFM-Schaltbetrieb zu steuern. Dementsprechend wird auf das Detektieren hin, dass die Ausgangsspannung dabei ist, unter einen Unterspannungsschwellenwert (Bedingung VFS≤VUV) abzufallen, die PFM-Steuerlogik 21 getriggert, um einen Puls für den Gate-Treiber 2 zu erzeugen, um den High-Side-Schalter SHS einzuschalten. Um zu detektieren, dass die Ausgangsspannung unter den Unterspannungsschwellenwert fällt, kann ein erster Komparator verwendet werden, der dazu ausgebildet ist, die Rückkopplungsspannung VFB mit einer Referenzspannung VREF=VUV zu vergleichen und die Bedingung VFS≤VUV an die PFM-Logik 21 zu melden (Logiksignal UV). Dementsprechend wird das Zeitintervall fPFM -1 - d. h. die Periode eines PFM-Zyklus` - durch zwei aufeinanderfolgende Pulse in dem UV-Signal bestimmt. Der reziproke Wert der PFM-Periode gibt die entsprechende (variable) Momentanfrequenz fPFM an.
  • In einigen Implementierungen von PFM-Controllern ist die Ein-Zeit des High-Side-Schalters SHS konstant. Bei dem vorliegenden Beispiel wird eine adaptive Ein-Zeit verwendet. Dementsprechend hängt die Pulslänge davon ab, wie lange es dauert, bis der Induktivitätsstrom iL einen maximalen Strom iUCL erreicht (siehe 4, Zeitspanne von t1 bis t2). Die Stromrampe wird jedoch angehalten (und der Puls wird daher verkürzt), wenn die Ausgangsspannung VOUT einen oberen Schwellenwert Vov = VREF+ΔV überschreitet (siehe 4, Zeitspanne von t11 bis t12). Der Gate-Treiber 5 schaltet den Low-Side-Schalter SLS auf das Ausschalten des High-Side-Schalters SHS hin ein, wobei beide Schalter auf die Detektion hin, dass der Induktivitätsstrom iL auf Null gefallen ist, ausgeschaltet werden (Tristate-Ausgang der Halbbrücke). Konzepte zur Nullstromerkennung sind als solche bekannt und werden daher hier nicht erörtert.
  • Um die Vorteile sowohl des PWM- als auch des PFM-Betriebs zu nutzen, können der PWM-Controller 10 (siehe 1) und der PFM-Controller 20 (siehe 2) zu einem Multimodus-Controller kombiniert werden, wie bei dem Beispiel in 5 gezeigt. Es sei angemerkt, dass die Wandlerstufe 50 immer noch dieselbe ist wie bei den vorherigen Beispielen. Zusätzlich zur Kombination der beiden Controller 10 und 20 sind eine Modusschaltlogik 30 und ein Multiplexer 31 (um entweder den Ausgang des PWM-Controllers 10 oder des PFM-Controllers 20 an den Gate-Treiber 5 zu leiten) erforderlich, was den Gesamtcontrollerschaltkreis sogar noch komplexer macht.
  • 6 zeigt einen DC/DC-Wandler mit einem Beispiel einer verbesserten Steuerschaltung 40, bei der es sich um einen kombinierten PWM/PFM-Controller handelt, der keinen Modusschalter benötigt und der einen „nahtlosen“ Übergang zwischen PWM-DCM-Modus und PFM-Modus ermöglicht. Auch hier ist die Wandlerstufe 50 dieselbe wie bei den vorherigen Beispielen.
  • Gemäß 6 wird die Funktionalität eines PWM Controllers im Wesentlichen durch einen Rampengenerator 45 und einen Komparator 43 bereitgestellt. Der Rampengenerator 45 liefert ein Dreieckssignal wie etwa ein Sägezahnsignal VSAW mit einer durch das Taktsignal CLK bestimmten Frequenz. Die sich wiederholenden rampenförmigen Pulse, die das Sägezahnsignal bilden, können eine konstante Steilheit besitzen. Allerdings hängt bei dem abgebildeten Beispiel die Steilheit der Rampen vom Pegel der Eingangsspannung VIN ab, wobei die Steilheit der Rampen und damit auch die Amplitude des Sägezahnsignals mit steigender Eingangsspannung VIN zunimmt. Das PWM-Signal VPWM wird unter Verwendung des Komparators 43, der das Sägezahnsignal VSAW und das durch einen Fehlerverstärker 42 gelieferte Fehlersignal VE vergleicht, erzeugt. Das Fehlersignal VE repräsentiert die Abweichung der Ausgangsspannung VOUT von einem Referenzwert, der bei dem vorliegenden Beispiel VREF(R1+R2)/R2 ist. Die allgemeine Funktion eines Fehlerverstärkers und des Spannungsteilers, der die Rückkopplungsspannung VFB liefert, wurde bereits unter Bezugnahme auf 1 erörtert und wird daher hier nicht noch einmal wiederholt. Bei einer Ausführungsform kann der Fehlerverstärker 42 eine Hochpass-Charakteristik besitzen, um die Phasenreserve der Rückkopplungsschleife (gebildet durch die Rückkopplung von VOUT über das Signal VFB) zu erhöhen.
  • 6 ist zu entnehmen, dass je höher der Pegel des Fehlersignals VE ist, desto später (relativ zum Beginn des aktuellen PWM-Zyklus) erreicht die Stromrampe des Sägezahnsignals VSAW den Pegel des Fehlersignals VE und desto größer wird folglich der Tastgrad DS des resultierenden PWM-Signals VPWM sein. Für den Fall, dass - in einem PWM-Zyklus - der Pegel des Fehlersignals VE negativ ist, erzeugt der Komparator 43 keinen Puls und der Tastgrad ist Null (im aktuellen Zyklus), was zu dem erwähnten Pulsauslassen führt.
  • Um sehr kurze Pulse, wie sie im rechten Teil von 2 gezeigt sind, insbesondere im PWM-DCM-Modus mit Pulsauslassung, zu vermeiden, ist die Logikschaltung 41 dazu ausgebildet, den Tastgrad zu erhöhen, falls er zu niedrig ist. Das heißt, das durch die Logikschaltung 41 erzeugte und an den Gate-Treiber 5 gelieferte Ansteuersignal VDRV ist im Wesentlichen identisch mit dem PWM-Signal, wenn der Tastgrad des PWM über einem Referenz-Tastgradwert liegt (z. B. einem Mindest-Tastgradwert DSMIN), während der Tastgrad des Ansteuersignals VDRV auf den Referenz-/Mindest-Tastgradwert DSMIN gesetzt wird, wenn der Tastgrad des PWM-Signals VPWM unter einen Mindestwert (z. B. den Wert DSMIN) fällt. Es versteht sich, dass das PWM-Signal VPWM durch die Logikschaltung 41 und das Ansteuersignal VDRV empfangen wird. Mit anderen Worten, die Logikschaltung 41 leitet das PWM-Signal VPWM durch und vergrößert dabei seinen Tastgrad auf den Referenz-/Mindest-Tastgradwert DSMIN, wenn sein aktueller Tastgrad zu gering ist. Der Referenz-/Mindest-Tastgrad DSMIN (der einer Mindest-Ein-Zeit entspricht) kann fest sein oder kann abhängig vom Pegel der Eingangsspannung VIN variieren.
  • 7 zeigt eine beispielhafte Implementierung der Steuerschaltung 40 von 6. Insbesondere zeigt 7, wie der oben erwähnte Mindest-Tastgrad-Wert DSMIN implementiert wird. Dementsprechend wird der Mindest-Tastgrad-Wert DSMIN durch den Tastgrad des Signals VCCM bestimmt, das durch den Komparator 44 erzeugt wird, der dazu ausgebildet ist, das Sägezahnsignal VSAW und eine weitere Referenzspannung VR, die für eine bestimmte Anwendung eingestellt werden kann, zu vergleichen. Die Ein-Zeit TON,min des Signals VCCM ist VR/k, wobei k die Steilheit der Rampen angibt (unter der Annahme, dass die Rampen bei Null Volt beginnen). Bei diesem Beispiel ist der Mindest-Tastgrad DSmin TON,min/TCLK, wobei TCLK=fCLK -1 die Periode des Taktsignals CLK bezeichnet und fCLK die entsprechende Taktfrequenz ist. Gemäß einer Ausführungsform kann die weitere Referenzspannung VR so gewählt werden, dass der resultierende Mindest-Tastgradwert DSmin des Signals VCCM gleich oder größer ist als das Verhältnis zwischen der Ausgangsspannung VOUT und der Eingangsspannung VIN. Der Mindest-Tastgradwert DSmin kann für eine bestimmte Anwendung optimiert werden.
  • Bei dem vorliegenden Beispiel kann die Logikschaltung 41 ein RS-Flip-Flop mit einem dominanten Setz-Eingang und einem invertierten Rücksetz-Eingang sein. Dementsprechend wird der Ausgang der Logikschaltung 41 (Flip-Flop) auf die Detektion eines High-Pegels am Setz-Eingang S hin auf einen High-Pegel gesetzt, wobei ein Zurücksetzen des Flip-Flops blockiert wird, solange an dem Setz-Eingang ein High-Pegel angelegt ist (daher die Bezeichnung „setz-dominantes“ RS-Flip-Flop). Der Ausgang der Logikschaltung 41 (Flip-Flop) wird auf die Detektion eines Low-Pegels an dem (invertierten) Rücksetzeingang R hin auf einen Low-Pegel zurückgesetzt, jedoch nicht, solange an dem Setz-Eingang S ein High-Pegel anliegt.
  • Infolgedessen ist das Ausgangssignal VDRV der Logikschaltung 41 synchron und in Phase mit den Signalen VCCM und VPWM. In jedem Zyklus ist die Ein-Zeit TON der Pulse in dem Ansteuersignal VDRV gleich der Ein-Zeit TON,PWM des PWM-Signals VPWM, wenn TON,PWM > TON,min ist, wobei die untere Grenze von TON TON,min ist. Mit anderen Worten, die Ein-Zeit TON der Pulse im Ansteuersignal VDRV ist gegeben durch T ON = max { T ON ,min ,  T ON ,PWM } .
    Figure DE102022103595A1_0001
  • Es versteht sich, dass jede Ein-Zeit in einen Tastgrad umgewandelt werden kann, indem sie durch die Taktperiode TCLK geteilt wird. Dementsprechend kann die obige Gleichung auch wie folgt geschrieben werden DS = max { DS min , DS PWM }
    Figure DE102022103595A1_0002
    wobei DSPWM = TON,PWM/TCLK und DSmin = TON,min/TCLK.
  • Die obigen Erläuterungen werden weiterhin durch das Timing-Diagramm von 8 unterstützt, das Beispiel-Wellenformen der Signale CLK, VCCM, VPWM und VDRV zeigt. Wie aus 8 ersichtlich ist, ist das Ansteuersignal VDRV im Wesentlich dasselbe wie das PWM-Signal VPWM, solange die Ein-Zeit TON,PWM (die dem Tastgrad DS mal der Taktperiode TCLK entspricht) des PWM-Signals VPWM größer ist als die Mindest-Ein-Zeit TON,min (die gleich dem Mindest-Tastgradwert DSmin mal der Taktperiode TCLK ist) des Signals VCCM. Dies ist der Fall vor dem in 8 gezeigten Zeitpunkt t1. In dem Zyklus, der zu dem Zeitpunkt t1 beginnt, ist die Ein-Zeit TON,PWM des PWM-Signals VPWM aufgrund des abnehmenden niedrigen Laststroms geringer als die Mindest-Ein-Zeit TON,min. Die Logikschaltung 41 stellt jedoch sicher, dass die Ein-Zeit TON des Ansteuersignals VDRV nicht kleiner als TON,min ist. Solange TON,PWM < TON,min ist, wird der Tastgrad des Ansteuersignals VDRV auf DSmin = TON,min · TCLK gesetzt. In den Zyklen, die zu den Zeiten t3, t4 und t6 beginnen, wird aufgrund der Pulsauslassung, wie oben erläutert, kein Puls erzeugt.
  • 9 zeigt eine beispielhafte Implementierung der in 7 gezeigten Logikschaltung 41. Dementsprechend enthält die Logikschaltung 41 ein normales RS-Flip-Flop, das aus zwei NOR-Gattern zusammengesetzt ist. Das UND-Gatter 412 ist in Kombination mit dem Invertierer 411 dazu ausgebildet, das Rücksetzsignal R auszutasten, solange ein Setz-Signal S aktiv ist (d. h. einen High-Pegel besitzt). Der Ausgang des UND-Gatters 412 ist das modifizierte Rücksetz-Signal R'. Zusammenfassend gilt, dass R'=R ist, wenn S=Low (Setz-Eingang ist inaktiv), während R'=0 ist, wenn S=High (Setz-Eingang ist aktiv). Der Invertierer 410 ist dazu ausgebildet, das Rücksetzsignal R aus dem invertierten Rücksetzsignal R =VCCM am Eingang der Logikschaltung 41 zu erzeugen. Somit wird das Flip-Flop auf die Detektion eines Low-Pegels in dem Signal VCCM hin zurückgesetzt, vorausgesetzt, dass das Setz-Signal S=VPWM einen Low-Pegel besitzt, und das Flip-Flop wird auf die Detektion eines High-Pegels in dem Signal VPWM hin gesetzt (siehe auch die Timing-Diagramme von 8).
  • Es versteht sich, dass die Logikschaltung 41 auf verschiedene Arten implementiert werden kann, ohne ihre gewünschte Funktion zu verändern. Zum Beispiel kann der Invertierer 410 weggelassen werden, wenn die Eingänge des Komparators 44 vertauscht werden, was das Komparator-Ausgangssignal invertiert und dadurch den Invertierer 410 überflüssig macht. Der Fachmann wird auch verschiedene Möglichkeiten der Implementierung des Flip-Flops, das zum Beispiel auch mit NAND-Gattern implementiert werden kann, erkennen.
  • Wie oben ausführlich erörtert, wird die Mindest-Ein-Zeit TON,min und damit der Mindest-Tastgrad DSmin=TON,min · fCLK durch die Steilheit k der Rampen des Sägezahnsignals und den Spannungswert VR bestimmt. Bei diesem Beispiel kann die Steilheit der Rampen in Abhängigkeit von dem Eingangsspannungspegel VIN verändert werden. Es versteht sich, dass die Mindest-Ein-Zeit TON,min auch durch einen anderen Schaltkreis bestimmt werden kann. Insbesondere wenn eine feste Mindest-Ein-Zeit TON,min verwendet wird, kann die Logikschaltung 41 zum Beispiel ein Monoflop enthalten, das durch einen High-Pegel des PWM-Signals VPWM in jedem Taktzyklus ausgelöst wird. Die Länge der durch das Monoflop gelieferten Pulse kann auch verwendet werden, um die Mindest-Ein-Zeit TON,min zu bestimmen. Ein Fachmann kann auch die Verwendung eines Monoflops mit einstellbarer Pulslänge in Betracht ziehen, um die resultierende Mindest-Ein-Zeit TON,min von einem Parameter wie etwa dem Eingangsspannungswert VIN abhängen zu lassen.
  • Verschiedene Aspekte der hierin beschriebenen Ausführungsformen werden unten zusammengefasst. Es versteht sich jedoch, dass das Folgende keine erschöpfende Aufzählung technischer Merkmale darstellt, sondern lediglich eine beispielhafte Zusammenfassung. Die hierin beschriebenen Ausführungsformen beziehen sich auf einen DC/DC-Wandler, der eine Abwärtswandlertopologie aufweisen kann. Gemäß einer Ausführungsform enthält der DC/DC-Wandler eine Wandlerstufe (siehe 6 und 7, Abwärtswandlerstufe 50), die dazu ausgebildet ist, eine Eingangsspannung VIN zu empfangen und aus der Eingangsspannung VIN eine Ausgangsspannung VOUT entsprechend einem modulierten Ansteuersignal VDRV (Ein/Aus-Modulation) zu erzeugen. Die Wandlerstufe 50 ist weiterhin dazu ausgebildet, ein Rückkopplungssignal, das die Ausgangsspannung VOUT repräsentiert (siehe 6 und 7, Rückkopplungsspannung VFB), zu liefern. Der DC/DC-Wandler enthält weiterhin eine Controller-Schaltung (siehe 6 und 7, „nahtloser“ PWM/PFM-Controller 40), die einen Fehlerverstärker aufweist, der dazu ausgebildet ist, das Rückkopplungssignal und ein Referenzsignal zu empfangen und ein Fehlersignal basierend auf dem Rückkopplungssignal und dem Referenzsignal zu liefern (siehe 6 und 7, Referenzsignal VREF, Fehlerverstärker 42, Fehlersignal VE). Bei einer bestimmten Ausführungsform kann der Fehlerverstärker eine Hochpass-Charakteristik besitzen (und nicht eine integrierende Charakteristik, wie es bei einigen bekannten Ansätzen der Fall ist), um die Phasenreserve zu verbessern.
  • Die Controllerschaltung weist weiterhin einen PWM-Modulator auf, der dazu ausgebildet ist, ein Taktsignal CLK und das Fehlersignal zu empfangen und basierend auf dem Taktsignal CLK und dem Fehlersignal ein PWM-moduliertes Signal zu erzeugen. Bei den in 6 und 7 gezeigten Beispielen besteht der PWM-Modulator im Wesentlichen aus dem Rampengenerator 45 und dem Komparator 43. Darüber hinaus weist die Steuerschaltung eine Logikschaltung auf (siehe 6 und 7, Logik 41), die dazu ausgebildet ist, das PWM-Signal zu empfangen und daraus das erwähnte modulierte Ansteuersignal für die Wandlerstufe basierend auf dem PWM-Signal zu erzeugen, so dass das modulierte Ansteuersignal - in jedem Zyklus des Taktsignals CLK - denselben Tastgrad besitzt wie das PWM-Signal, wenn der Tastgrad (siehe 8, TON,PWM/TCLK) des PWM-Signals nicht kleiner (d. h. größer oder gleich) einem Mindest-Tastgrad-Wert (siehe 8, TON,min/TCLK) ist.
  • Wenn der Tastgrad des PWM-Signals kleiner ist als der Mindest-Tastgradwert, besitzt das modulierte Ansteuersignal einen Tastgrad, der dem Mindest-Tastgradwert entspricht. Bei einigen Ausführungsformen kann der Mindest-Tastgrad einstellbar sein, zum Beispiel abhängig von der Eingangsspannung VIN.
  • Der PWM-Modulator (vgl. 6 und 7, Rampengenerator 45 und Komparator 44) ist dazu ausgebildet, das PWM-Signal so zu erzeugen, dass es aufeinanderfolgende Pulse in Synchronisation mit dem Taktsignal enthält und - in jedem Zyklus des Taktsignals CLK - die Pulsbreite durch das Fehlersignal bestimmt wird (und, wie oben erläutert, von der Rampensteilheit abhängt). Ein Fehlersignalpegel, der unter einem bestimmten Schwellenwert (der bei Null Volt liegen kann) liegt, führt zu einer Pulsweite von Null, d. h. zu einem Ausbleiben des Pulses.
  • Bei einer Ausführungsform ist der Rampengenerator dazu ausgebildet, ein auf die Eingangsspannung schließen lassendes Signal zu empfangen und das Rampensignal mit einer von der Eingangsspannung abhängigen Amplitude zu erzeugen. Da die Frequenz durch das Taktsignal bestimmt wird, führt eine erhöhte Amplitude zwangsläufig zu einer erhöhten Rampensteilheit.
  • Bei einer Ausführungsform empfängt die Logikschaltung ein weiteres moduliertes Signal (siehe 7, Signal VCCM), das ein PWM-Signal synchron zum Taktsignal CLK ist und einen Tastgrad, der dem Mindest-Tastgradwert entspricht, besitzt (siehe 8, DSmin = TON,min/TCLK). Ein zweiter Komparator (7, Logik 41) ist dazu ausgebildet, das Rampensignal und die weitere Referenzspannung (siehe 7, Spannung VR) zu vergleichen und das weitere modulierte Signal als Ausgangssignal bereitzustellen. Dementsprechend wird bei diesem Beispiel der Mindest-Tastgradwert durch die Steilheit der Rampen und die weitere Referenzspannung bestimmt.
  • Die Logikschaltung kann gemäß einer Ausführungsform dazu ausgebildet sein, das Ansteuersignal auf die Detektion hin, dass das PWM-Signal einen High-Pegel besitzt, auf einen High-Pegel zu setzen, und das Ansteuersignal auf die Detektion hin, dass das modulierte Signal einen Low-Pegel besitzt, oder nachdem eine bestimmte (Mindest-) Ein-Zeit verstrichen ist, was auch immer später eintritt, auf einen Low-Pegel zurückzusetzen. Diese Funktion kann unter Verwendung eines gesetzten dominanten RS-Flip-Flops und einigen zusätzlichen Schaltkreisen erreicht werden, wie in 7 gezeigt.
  • Obwohl die Erfindung in Bezug auf eine oder mehr Implementierungen veranschaulicht und beschrieben wurde, können an den dargestellten Beispielen Änderungen und/oder Modifikationen vorgenommen werden, ohne vom Gedanken und dem Umfang der beigefügten Ansprüche abzuweichen. Insbesondere im Hinblick auf die verschiedenen Funktionen, die durch die oben beschriebenen Komponenten oder Strukturen (Einheiten, Baugruppen, Vorrichtungen, Schaltungen, Systeme usw.) ausgeführt werden, sollen die Begriffe (einschließlich eines Verweises auf ein „Mittel“), die verwendet werden, um solche Komponenten zu beschreiben, - sofern nicht anders angegeben - jeder Komponente oder Struktur entsprechen, die die angegebene Funktion der beschriebenen Komponente ausführt (z. B. die funktionell äquivalent ist), auch wenn sie strukturell nicht äquivalent zu der offenbarten Struktur ist, die die Funktion bei den hier dargestellten beispielhaften Implementierungen der Erfindung ausführt.

Claims (14)

  1. DC/DC-Wandlerschaltung, die aufweist: eine Wandlerstufe (50), die dazu ausgebildet ist, eine Eingangsspannung (VIN) zu empfangen und eine Ausgangsspannung (VOUT) aus der Eingangsspannung (VIN) entsprechend einem modulierten Ansteuersignal (VDRV) bereitzustellen, wobei die Wandlerstufe (50) weiterhin dazu ausgebildet ist, eine Rückkopplungsspannung (VFB), die die Ausgangsspannung (VOUT) repräsentiert, bereitzustellen; und eine Controller Schaltung (40), die aufweist: einen Fehlerverstärker (42), der dazu ausgebildet ist, die Rückkopplungsspannung (VFB) und eine Referenzspannung (VREF) zu empfangen und ein Fehlersignal (VE) basierend auf der Rückkopplungsspannung (VFB) und der Referenzspannung (VREF) bereitzustellen; einen PWM-Modulator (45, 44), der dazu ausgebildet ist, ein Taktsignal (CLK) und das Fehlersignal (VE) zu empfangen und ein moduliertes Signal (VPWM) basierend auf dem Taktsignal (CLK) und dem Fehlersignal (VE) zu erzeugen; und eine Logikschaltung (41), die dazu ausgebildet ist, das modulierte Signal (VPWM) zu empfangen und das Ansteuersignal (VDRV) für die Wandlerstufe (50) basierend auf dem modulierten Signal (VPWM) zu erzeugen, so dass das Ansteuersignal (VDRV) - in jedem Zyklus des Taktsignals (CLK) - denselben Tastgrad wie das modulierte Signal (VPWM) besitzt, wenn der Tastgrad des modulierten Signals (VPWM) nicht kleiner als ein Mindest-Tastgradwert ist.
  2. DC/DC-Wandlerschaltung nach Anspruch 1, bei der das Ansteuersignal (VDRV) einen Tastgrad (TON/TCLK) besitzt, der dem Mindest-Tastgradwert (TON,min/TCLK) entspricht, wenn der Tastgrad (TON,PWM/TCLK) des modulierten Signals (VPWM) kleiner als der Mindest-Tastgradwert (TON,min/TCLK) ist.
  3. DC/DC-Wandlerschaltung nach Anspruch 1 oder 2, bei der der Mindest-Tastgrad (TON,min/TCLK) einstellbar ist.
  4. DC/DC-Wandlerschaltung nach Anspruch 3, bei der der Mindest-Tastgrad (TON,min/TCLK) von der Eingangsspannung (VIN) abhängt.
  5. DC/DC-Wandlerschaltung nach einem der Ansprüche 1 bis 4, bei der der PWM-Modulator (45, 44) dazu ausgebildet ist, das modulierte Signal (VPWM) so zu erzeugen, dass es aufeinanderfolgende Pulse in Synchronisation mit dem Taktsignal (CLK) enthält und - in jedem Zyklus des Taktsignals (CLK) - die Pulsweite (TON,PWM) durch das Fehlersignal (VE) bestimmt wird.
  6. DC/DC-Wandlerschaltung nach Anspruch 1 oder 2, bei der der PWM-Modulator (45, 44) einen Rampengenerator (45) enthält, der dazu ausgebildet ist, ein Rampensignal (VSAW) zu erzeugen, das aufeinanderfolgende Rampen in Synchronisation mit dem Taktsignal (CLK) enthält; und einen ersten Komparator (43), der dazu ausgebildet ist, das Rampensignal (VSAW) und das Fehlersignal (VE) zu vergleichen und das modulierte Signal (VPWM) als Ausgangssignal bereitzustellen.
  7. DC/DC-Wandlerschaltung nach Anspruch 6, bei der der Rampengenerator (45) dazu ausgebildet ist, ein auf die Eingangsspannung (VIN) schließen lassendes Signal zu empfangen und das Rampensignal (VSAW) mit einer von der Eingangsspannung (VIN) abhängigen Amplitude zu erzeugen.
  8. DC/DC-Wandlerschaltung nach einem der Ansprüche 1 bis 7, bei der die Logikschaltung (41) ein weiteres moduliertes Signal (VCCM), das ein PWM-Signal synchron zu dem Taktsignal (CLK) ist und einen Tastgrad aufweist, der dem Mindest-Tastgradwert (TON,min/TCLK) entspricht, empfängt.
  9. DC/DC-Wandlerschaltung nach Anspruch 6, die weiterhin aufweist: einen zweiten Komparator (44), der dazu ausgebildet ist, das Rampensignal (VSAW) und eine weitere Referenzspannung (VR) zu vergleichen und das weitere modulierte Signal (VCCM) als Ausgangssignal bereitzustellen, wobei der Mindest-Tastgrad-Wert (TON,min/TCLK) von einer Steilheit der Rampen und der weiteren Referenzspannung (VR) abhängt.
  10. DC/DC-Wandlerschaltung nach einem der Ansprüche 1 bis 9, bei der die Logikschaltung (41) dazu ausgebildet ist: das Ansteuersignal (VDRV) auf die Detektion hin, dass das modulierte Signal (VPWM) einen High-Pegel aufweist, auf einen High-Pegel zu setzen, und das Ansteuersignal (VDRV) auf die Detektion hin, dass das modulierte Signal (VPWM) einen Low-Pegel aufweist oder nachdem eine gegebene Ein-Zeit (TON,min) verstrichen ist, was auch immer später eintritt, auf einen Low-Pegel zurückzusetzen.
  11. DC/DC-Wandlerschaltung nach einem der Ansprüche 1 bis 9, bei der die Logikschaltung (41) ein RS-Flip-Flop enthält, das dazu ausgebildet ist: als Reaktion auf einen High-Pegel des modulierten Signals (VPWM) gesetzt zu werden und entweder als Reaktion auf einen Low-Pegel des modulierten Signals (VPWM) oder nachdem eine gegebene Ein-Zeit verstrichen ist, je nachdem, was später eintritt, zurückgesetzt zu werden.
  12. DC/DC-Wandlerschaltung nach einem der Ansprüche 1 bis 11, bei der der Mindest-Tastgradwert gleich oder größer ist als das Verhältnis zwischen Ausgangsspannung (VOUT) und Eingangsspannung (VIN).
  13. DC/DC-Wandlerschaltung nach einem der Ansprüche 1 bis 12, bei der die Wandlerstufe (50) eine Abwärtswandlerstufe ist.
  14. DC/DC-Wandlerschaltung nach einem der Ansprüche 1 bis 13, bei der der Fehlerverstärker (42) eine Hochpass-Charakteristik aufweist.
DE102022103595.6A 2022-02-16 2022-02-16 Abwärtswandler-schaltung mit nahtlosem pwm/pfm-übergang Pending DE102022103595A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102022103595.6A DE102022103595A1 (de) 2022-02-16 2022-02-16 Abwärtswandler-schaltung mit nahtlosem pwm/pfm-übergang
CN202310054726.2A CN116613989A (zh) 2022-02-16 2023-02-03 具有无缝pwm/pfm转换的降压变换器电路
US18/164,984 US20230261575A1 (en) 2022-02-16 2023-02-06 Buck converter circuit with seamless pwm/pfm transition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022103595.6A DE102022103595A1 (de) 2022-02-16 2022-02-16 Abwärtswandler-schaltung mit nahtlosem pwm/pfm-übergang

Publications (1)

Publication Number Publication Date
DE102022103595A1 true DE102022103595A1 (de) 2023-08-17

Family

ID=87430470

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022103595.6A Pending DE102022103595A1 (de) 2022-02-16 2022-02-16 Abwärtswandler-schaltung mit nahtlosem pwm/pfm-übergang

Country Status (3)

Country Link
US (1) US20230261575A1 (de)
CN (1) CN116613989A (de)
DE (1) DE102022103595A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101510729B (zh) 2009-03-30 2011-01-12 浙江大学 一种双模式的直流开关电源变换器
CN105207489B (zh) 2015-10-26 2017-08-29 广州金升阳科技有限公司 一种反激式开关电源的环路控制方法及电路
US9958888B2 (en) 2015-06-16 2018-05-01 Silicon Laboratories Inc. Pre-charge technique for a voltage regulator
DE102017127263B4 (de) 2017-11-20 2021-02-18 Infineon Technologies Ag Schaltwandler, der pulsweitenmodulation und currentmode-steuerung verwendet
US11177737B2 (en) 2019-07-19 2021-11-16 Texas Instruments Incorporated Switching control for power converters

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101510729B (zh) 2009-03-30 2011-01-12 浙江大学 一种双模式的直流开关电源变换器
US9958888B2 (en) 2015-06-16 2018-05-01 Silicon Laboratories Inc. Pre-charge technique for a voltage regulator
CN105207489B (zh) 2015-10-26 2017-08-29 广州金升阳科技有限公司 一种反激式开关电源的环路控制方法及电路
DE102017127263B4 (de) 2017-11-20 2021-02-18 Infineon Technologies Ag Schaltwandler, der pulsweitenmodulation und currentmode-steuerung verwendet
US11177737B2 (en) 2019-07-19 2021-11-16 Texas Instruments Incorporated Switching control for power converters

Also Published As

Publication number Publication date
CN116613989A (zh) 2023-08-18
US20230261575A1 (en) 2023-08-17

Similar Documents

Publication Publication Date Title
DE102017127263B4 (de) Schaltwandler, der pulsweitenmodulation und currentmode-steuerung verwendet
DE102018101932A1 (de) Schaltwandler, der Pulsfrequenzmodulation und Strombetriebssteuerung verwendet
DE102016109657B4 (de) Verfahren zur Erholung von Stromregelkreisinstabilität nach Zyklus-für-Zyklus-Stromgrenzeninvervention bei Spitzenstrommodussteuerung
DE69912358T2 (de) Spannungsrückgespeiste Burst-Mode-Schaltung
DE102015211864B4 (de) Verfahren zur Voreinstellung einer Kompensationskondensatorspannung
EP2479878B1 (de) Verfahren zur Regelung eines Tief-Hochsetzstellers
DE102011088654A1 (de) Steuerung eines Schaltwandlers
DE102016105469B4 (de) Verfahren zum Verwalten einer Mehrzahl von Hysterese-Gleichstrom-Gleichstrom-Abwärtswandlern und entsprechender Gleichstrom-Gleichstrom-Abwärtswandler
DE102009027347A1 (de) Steuerung für einen Synchron-Schaltwandler im Lückbetrieb
EP1157320B1 (de) Verfahren zur erzeugung einer geregelten gleichspannung aus einer wechselspannung und stromversorgungseinrichtung zur durchführung des verfahrens
DE102007015568A1 (de) Gleichstrom/Gleichstrom-Wandler vom Typ mit Multiausgang
DE102005051087A1 (de) Stromrichtervorrichtung
DE102011087368A1 (de) Anordnung und verfahren zum bootstrapping eines schaltertreibers
DE102011087434A1 (de) Anordnung und Verfahren zum Treiben eines Schalters
DE102008046912A1 (de) Ansteuerung eines primärseitigen Schalters und eines sekundärseitigen Gleichrichterelements in einem Schaltwandler
DE10309189B4 (de) Gleichspannungswandlerschaltung
DE112006001948T5 (de) DC/DC-Umrichtervorrichtung und Entladelampen-Leuchtvorrichtung
DE102015121996B4 (de) Gatetreiber-veranlasstes Nullspannungsschalter-Einschalten
DE112019007632T5 (de) Abwärtswandler mit konstanter einschaltdauer und kalibrierter welligkeitseinspeisung mit verbesserter transientenantwort bei geringer last und verringerter ausgangskondensatorgrösse
DE102015219850A1 (de) Vorrichtung zum Steuern eines schaltenden Gleichspannungswandlers, schaltender Gleichspannungswandler und Verfahren zum Steuern eines geschalteten Gleichspannungswandlers
DE102017108091A1 (de) System und verfahren für eine getaktete leistungsversorgung
DE112018002324T5 (de) Totzonenfreie steuerschaltung
DE102011087431A1 (de) Anordnung und Verfahren zum Treiben eines Kaskodenschalters
DE102009047876B4 (de) System und Verfahren zum Anpassen von Taktimpulsbreiten für Gleichstrom-/Gleichstrom-Wandler
DE10231158A1 (de) Gleichspannungswandler

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)