DE102021107089A1 - Kondensator, speicherbauelement und verfahren - Google Patents

Kondensator, speicherbauelement und verfahren Download PDF

Info

Publication number
DE102021107089A1
DE102021107089A1 DE102021107089.9A DE102021107089A DE102021107089A1 DE 102021107089 A1 DE102021107089 A1 DE 102021107089A1 DE 102021107089 A DE102021107089 A DE 102021107089A DE 102021107089 A1 DE102021107089 A1 DE 102021107089A1
Authority
DE
Germany
Prior art keywords
layer
thin film
semiconductor
wafer
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021107089.9A
Other languages
English (en)
Inventor
Chung-Liang Cheng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021107089A1 publication Critical patent/DE102021107089A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/036—Making the capacitor or connections thereto the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Photovoltaic Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Ein Bauelement weist ein Substrat auf. Eine erste Nanostruktur ist über dem Substrat und weist einen Halbleiter auf, der einen ersten Widerstand aufweist. Eine zweite Nanostruktur ist über dem Substrat, ist seitlich von der ersten Nanostruktur verschoben, ist bei etwa derselben Höhe über dem Substrat wie die erste Nanostruktur und weist einen Leiter auf, der einen zweiten Widerstand aufweist, der niedriger als der erste Widerstand ist. Eine erste Gatestruktur ist über der ersten Nanostruktur und darum gewickelt und eine zweite Gatestruktur ist über der zweiten Nanostruktur und darum gewickelt.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 63/049,525 , „A GAA CAPACITANCE DEVICE STRUCTURE IN INTEGRATED SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME“ betitelt, eingereicht am 8. Juli 2020, die durch Bezugnahme in die vorliegende Anmeldung aufgenommen wird.
  • STAND DER TECHNIK
  • Die Industrie für Halbleiter-IC (Halbleiter-Integrated-Circuit) hat exponentielles Wachstum erfahren. Technologische Fortschritte bei IC-Materialien und dem Design haben Generationen von ICs hervorgebracht, wo jede Generation kleinere und komplexere Schaltungen als die vorherige Generation aufweist. Im Zuge der IC-Evolution hat sich die funktionale Dichte (d.h. die Zahl verschalteter Bauelemente pro Chipfläche) im Allgemeinen erhöht, während die Geometriegröße (d.h. die kleinste Komponente (oder Leitung), die unter Verwendung eines Fertigungsprozesses erzeugt werden kann) abgenommen hat. Dieser Herabskalierungsprozess stellt im Allgemeinen Vorteile bereit, indem die Herstellungseffizienz erhöht wird und die zugehörigen Kosten gesenkt werden. Diese Herabskalierung hat auch die Komplexität der Herstellung und Fertigung von ICs erhöht.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1A-1E sind diagrammatische Querschnittsseitenansichten von Abschnitten von IC-Bauelementen, die gemäß Ausführungsformen der vorliegenden Offenbarung gefertigt sind.
    • 2A-10D sind Ansichten verschiedener Ausführungsformen eines IC-Bauelements bei verschiedenen Fertigungsstufen gemäß unterschiedlichen Aspekten der vorliegenden Offenbarung.
    • 11 ist ein Ablaufdiagramm, das ein Verfahren zur Fertigung eines Halbleiterbauelements gemäß verschiedenen Aspekten der vorliegenden Offenbarung veranschaulicht.
    • 12A-15C sind Ansichten verschiedener Ausführungsformen eines IC-Bauelements bei verschiedenen Fertigungsstufen gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
    • 16 ist ein Ablaufdiagramm, das ein Fertigungsverfahren eines Halbleiterbauelements gemäß verschiedenen Aspekten der vorliegenden Offenbarung veranschaulicht.
    • 17-19 sind Ansichten verschiedener Ausführungsformen eines IC-Bauelements bei verschiedenen Fertigungsstufen gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
    • 20-25 sind Diagramme eines Systems und Prozesses zur Fertigung einer Halbleiterbauelementschicht gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
  • AUSFÜHRLICHE BSCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands bereit. Spezifische Beispiele von Komponenten und Anordnungen werden unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich bloß Beispiele und nicht beabsichtigt begrenzend zu sein. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen enthalten, in denen das erste und das zweite Merkmal in direktem Kontakt gebildet sind und kann auch Ausführungsformen enthalten, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal gebildet sein können, sodass das erste und das zweite Merkmal nicht in direktem Kontakt sein könnten. Zusätzlich kann die vorliegende Offenbarung Referenznummern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit und gibt selbst keine Beziehung zwischen den unterschiedlichen besprochenen Ausführungsformen und/oder Konfigurationen vor.
  • Weiter können räumlich relative Ausdrücke wie „unterliegend“, „unterhalb“, „unter“, „überliegend“, „ober“ und dergleichen hierin zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) wie in den Figuren veranschaulicht zu beschreiben. Die räumlich relativen Ausdrücke sind beabsichtigt, verschiedene Ausrichtungen des Bauelements in Verwendung oder Betrieb zusätzlich zu der in den Figuren abgebildeten Ausrichtung zu umschließen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder bei anderen Ausrichtungen) und die hierin verwendeten räumlich relativen Beschreibungsausdrücke können ebenso entsprechend ausgelegt werden.
  • die vorliegende Offenbarung bezieht sich im Allgemeinen auf Halbleiterbauelemente und insbesondere auf Feldeffekttransistoren (FETs), wie planare FETs, dreidimensionale Finnenleitung-FETs (FinFETs) oder Gate-all-Around-Bauelemente (GAA-Bauelemente). Abmessungsskalierung (abwärts) wird in Knoten fortschrittlicher Technologie zunehmend schwieriger. Dreidimensionale Bauelementstrukturen, wie FinFETs und/oder GAA-Bauelemente, sind vielversprechend, um Bauelementdichte zu erhöhen, indem gewisse Probleme bei der Abmessungsschrumpfung überwunden werden. Es ist wünschenswert, nicht nur Transistorbauelemente, sondern auch passive Bauelemente, wie Kondensatoren, in fortschrittlichen Technologieknoten zu integrieren. Hierin beschriebene Techniken und Strukturen stellen 3D-GAA-Kapazitätsbauelemente und Fertigungsverfahren davon bereit, die Bauelementdichte erhöhen.
  • Das 3D-GAA-Kapazitätsbauelement kann durch verschiedene Prozesse gebildet werden. Ein Halbleitergitter, das zwei Halbleiterschichtentypen enthält, wie Silizium und SiGe, ist gebildet und strukturiert, um aktive Mehrschichtfinnen einzurichten. Die aktiven Finnen sind durch Isolationsgebiete getrennt, die zwischen den aktiven Finnen gebildet und unter die Höhe der aktiven Finnen vertieft sind. In einer Konfiguration sind die aktiven Finnen durch Festphasendiffusion (SPD) oder Implantation schwer dotiert. In einer anderen Konfiguration sind Kanäle der aktiven Finnen mit einem Leiter, wie einem Metallnitrid, ersetzt. Dummy-Gatestrukturen, Innenabstandhalter und Source/Drain-Gebiete sind gebildet. Die Dummy-Gatestrukturen sind mit aktiven Gatestrukturen ersetzt, die (eine) Grenzschicht(en), (eine) High-k-Gate-Dielektrikum-Schicht(en) und Austrittsarbeits- und andere Metallschichten aufweisen. Mid-End-of-Line-Strukturen (MEOL-Strukturen) und Back-End-of-Line-Strukturen (BEOL-Strukturen) sind über den 3D-GAA-Kapazitätsbauelementen gebildet, um Metallleitung zur elektrischen Verbindung zwischen den 3D-GAA-Kapazitätsbauelementen und anderen Schaltungselementen einer IC (Integrated Circuit) einzurichten.
  • 1A veranschaulicht eine diagrammatische Querschnittseitenansicht eines Abschnitts eines IC-Bauelements 10, das gemäß Ausführungsformen der vorliegenden Offenbarung gefertigt ist, wo das IC-Bauelement 10 Gate-all-Around-Bauelemente (GAA-Bauelemente) 20N, 20C aufweist. Die GAA-Bauelemente 20N, 20C können in manchen Ausführungsformen mindestens einen NFET oder einen PFET aufweisen. Zum Beispiel ist das GAA-Bauelement 20N in manchen Ausführungsformen ein NFET. Das GAA-Bauelement 20C ist ein GAA-Kondensator, der ein integrierter Kondensator ist, in Übereinstimmung mit manchen Ausführungsformen, und kann alternativ durchgängig als „GAA-Kondensator 20C“ bezeichnet werden.
  • Die Querschnittansicht des IC-Bauelements 10 in 1A ist entlang einer X-Z-Ebene genommen, wo die X-Richtung die horizontale Richtung ist und die Z-Richtung die vertikale Richtung ist. Das GAA-Bauelement 20N und der GAA-Kondensator 20C sind in vielen Hinsichten ähnlich, wobei ein Unterschied ist, dass das GAA-Bauelement 20N Kanäle 22A-22C (alternativ als „Nanostrukturen“ bezeichnet) über einer Finnenstruktur 32 aufweist und der GAA-Kondensator 20C dotierte Kanäle 26A-26C (alternativ als „dotierte Nanostrukturen“ bezeichnet) über einer dotierten Finnenstruktur 37 aufweist.
  • In manchen Ausführungsformen weisen die dotierten Kanäle 26A-26C und die dotierte Finnenstruktur 37 Dotierstoffe auf, wie Bor, obwohl andere geeignete Dotierstoffe ebenso enthalten sein können, wie Aluminium, Gallium, Indium oder dergleichen. In manchen Ausführungsformen ist die Konzentration der Dotierstoffe in den dotierten Kanälen 26A-26C und der dotierten Finnenstruktur 37 in einer Spanne von etwa 1E16 Atome/cm3 bis etwa 1E21 Atome/cm3. Zur Vereinfachung der Beschreibung können im Folgenden die Kanäle 22A-22C und die dotierten Kanäle 26A-26C gemeinsam als „die Kanäle 22A-22C, 26A-26C“ bezeichnet werden. In manchen Ausführungsformen sind die Kanäle 22A-22C leicht dotiert oder undotiert. In manchen Ausführungsformen sind die Kanäle 22A-22C mit demselben (denselben) Dotierstoff(en) wie die dotierten Kanäle 26A-26C dotiert, aber bei einer niedrigeren Dotierungskonzentration. In manchen Ausführungsformen ist ein Verhältnis von Dotierkonzentration (z.B. durchschnittliche Dotierkonzentration) in den dotierten Kanälen 26A-26C zu Dotierkonzentration (z.B. durchschnittliche Dotierkonzentration) in den Kanälen 22A-22C größer als 100.
  • Die Kanäle 22A-22C, 26A-26C sind seitlich von Source/Drain-Merkmalen 82 abgegrenzt und von Gatestrukturen 200A, 200D abgedeckt und umgeben. Die Gatestruktur 200A steuert Fluss von elektrischem Strom durch die Kanäle 22A-22C, basierend auf Spannungen, die bei der Gatestruktur 200A und bei den Source/Drain-Merkmalen 82 angelegt werden. Die Gatestruktur 200D agiert als eine erste Platte, oder erste Elektrode, des GAA-Kondensators 20C. Die dotierten Kanäle 26A-26C und die dotierte Finnenstruktur 37 agieren als eine zweite Platte, oder zweite Elektrode, des GAA-Kondensators 20C.
  • In manchen Ausführungsformen sind die dotierten Kanäle 26A-26C leitfähig, wobei sie einen niedrigeren Widerstand als einen ersten Widerstand der Kanäle 22A-22C aufweisen, die halbleitend sind. In manchen Ausführungsformen ist ein Verhältnis des ersten Widerstands zu dem zweiten Widerstand größer als etwa 100. In manchen Ausführungsformen sind der erste Widerstand und der zweite Widerstand beide ein Schichtwiderstand. In manchen Ausführungsformen ist der zweite Widerstand geringer als etwa 100 Ohm/Quadrat. Dass der zweite Widerstand größer als etwa 100 Ohm/Quadrat ist, kann zu inakzeptablem Signalverlust und zu Signalverzögerung führen. In manchen Ausführungsformen ist der erste Widerstand ein Widerstand, der gemessen wird, wenn die Gatestruktur 200A bei einer Spannung unter einer Schwellenspannung des GAA-Bauelements 20N vorgespannt wird. In manchen Ausführungsformen ist die Spannung Masse oder massefrei.
  • In manchen Ausführungsformen enthalten die Finnenstruktur 32 und die dotierte Finnenstruktur 37 Silizium. In manchen Ausführungsformen ist das GAA-Bauelement 20N ein NFET und die Source/Drain-Merkmale 82 davon enthalten Siliziumphosphor (SiP). In manchen Ausführungsformen ist das GAA-Bauelement 20N ein PFET und die Source/Drain-Merkmale 82 enthalten SiGe. In manchen Ausführungsformen kann das GAA-Bauelement 20C als ein P-Bauelement betrachtet werden und die Source/Drain-Merkmale 82 davon enthalten SiGe.
  • Die Kanäle 22A-22C, 26A-26C enthalten jeweils ein halbleitendes Material, zum Beispiel Silizium oder eine Siliziumverbindung, wie Siliziumgermanium oder dergleichen. Die Kanäle 22A-22C, 26A-26C sind Nanostrukturen (z.B. weisen Größen auf, die in einer Spanne einiger weniger Nanometer sind) und können auch jeweils eine längliche Form aufweisen und sich in der X-Richtung erstrecken. In manchen Ausführungsformen weisen die Kanäle 22A-22C, 26A-26C jeweils eine Nanodrahtform (NW-Form), eine Nanoblättchenform (NS-Form), eine Nanoröhrenform (NT-Form) oder eine andere geeignete Nanoskalenform auf. Das Querschnittsprofil der Kanäle 22A-22C, 26A-26C kann rechteckig, rund, quadratisch, kreisförmig, elliptisch, hexagonal oder Kombinationen davon sein.
  • In manchen Ausführungsformen können die Längen (z.B. in der X-Richtung gemessen) der Kanäle 22A-22C, 26A-26C unterschiedlich voneinander sein, zum Beispiel aufgrund von Verjüngung während eines Finnenätzprozesses. In manchen Ausführungsformen kann eine Länge des Kanals 22A geringer als eine Länge des Kanals 22B sein, die geringer als eine Länge des Kanals 22C sein kann. Ähnlich kann eine Länge des dotierten Kanals 26A geringer als eine Länge des dotierten Kanals 26B sein, die geringer als eine Länge des dotierten Kanals 26C sein kann. Die Kanäle 22A-22C, 26A-26C können jeweils keine einheitliche Dicke aufweisen, zum Beispiel aufgrund eines Kanaltrimmprozesses, der verwendet wird, um Abstände (z.B. in der Z-Richtung gemessen) zwischen den Kanälen 22A-22C, 26A-26C zu erweitern, um ein Gatestruktur-Fertigungsprozessfenster zu verlängern. Zum Beispiel kann ein Mittelabschnitt jedes der Kanäle 22A-22C, 26A-26C dünner als die zwei Enden jedes der Kanäle 22A-22C, 26A-26C sein. Solch eine Form kann gemeinsam als eine „Hundeknochen“-Form bezeichnet werden.
  • In manchen Ausführungsformen ist der Abstand zwischen den Kanälen 22A-22C, 26A-26C (z.B. zwischen dem Kanal 22B und dem Kanal 22A oder dem Kanal 22C) in einer Spanne zwischen etwa 8 Nanometer (nm) und etwa 12 nm. In manchen Ausführungsformen ist eine Dicke (z.B. in der Z-Richtung gemessen) jedes der Kanäle 22A-22C, 26A-26C in einer Spanne zwischen etwa 5 nm und etwa 8 nm. In manchen Ausführungsformen ist eine Breite (z.B. in der Y-Richtung gemessen, nicht in 1A gezeigt, orthogonal zu der X-Z-Ebene) jedes der Kanäle 22A-22C, 26A-26C mindestens etwa 8 nm.
  • Die Gatestrukturen 200A, 200D sind über beziehungsweise zwischen den Kanälen 22A-22C, 26A-26C angeordnet. IC-Bauelemente wie das IC-Bauelement 10 weisen häufig Transistoren auf, die basierend auf deren Funktion in dem IC-Bauelement unterschiedliche Schwellenspannungen aufweisen. Zum Beispiel weisen Eingabe/Ausgabe-Transistoren (IO-Transistoren) typischerweise die höchsten Schwellenspannungen aufgrund der hohen Stromabwicklung auf, die von den IO-Transistoren benötigt wird. Kernlogiktransistoren weisen typischerweise die niedrigsten Schwellenspannungen auf, um höhere Schaltgeschwindigkeiten bei niedrigerer Betriebsleistung zu erzielen. Eine dritte Schwellenspannung zwischen der der 10-Transistoren und der der Kernlogiktransistoren kann auch für gewisse andere Funktionstransistoren eingesetzt werden, wie statische Direktzugriffspeichertransistoren (SRAM-Transistoren). Manche Schaltungsblöcke innerhalb des IC-Bauelements 10 können zwei oder mehr NFETs und/oder PFEs von zwei oder mehr unterschiedlichen Schwellenspannungen aufweisen. Bedachtes Design der Gatestruktur 200A kann Abstimmung der Schwellenspannung des GAA-Bauelements 20N bereitstellen.
  • In manchen Ausführungsformen wird Schwellenspannungsabstimmung erzielt, indem mindestens ein spezifischer Dotierstoff in eine oder mehrere Gate-Dielektrikum-Schichten 600 der Gatestrukturen 200A getrieben wird. In manchen Ausführungsformen wird Schwellenspannungsabstimmung alternativ oder weiter erzielt, indem eine oder mehrere Sperrschichten 700 (auch als „Austrittsarbeitssperrschichten“ bezeichnet, siehe 13A-14C) zwischen den Gate-Dielektrikum-Schichten 600 und der Metallfüllschicht 290 hinzugefügt werden.
  • Eine erste Grenzschicht (IL) 210, die ein Oxid des Materials der Kanäle 22A-22C, 26A-26C sein kann, ist an freigelegten Bereichen der Kanäle 22A-22C, 26A-26C und der Oberseitenoberfläche der Finne 32 gebildet. Die erste IL 210 fördert Anhaftung der Gate-Dielektrikum-Schichten 600 an den Kanälen 22A-22C, 26A-26C. In manchen Ausführungsformen weist die erste IL 210 eine Dicke von etwa 5 Ångström (Ä) bis etwa 50 Ängström (Ä) auf. In manchen Ausführungsformen weist die erste IL 210 eine Dicke von etwa 10 Ä auf. Wenn die erste IL 210 eine Dicke aufweist, die zu dünn ist, kann sie Lücken vorweisen oder unzureichende Anhaftungseigenschaften. Wenn die erste IL 210 zu dick ist, verbraucht das Gate-Füllfenster, was sich auf Schwellenspannungsabstimmung und Widerstand auswirkt. In manchen Ausführungsformen kann eine Dicke der ersten IL 210 in der Gatestruktur 200A im Wesentlichen dieselbe wie die Dicke der ersten IL 210 in der Gatestruktur 200D sein. In manchen Ausführungsformen unterscheiden sich die Dicken der ersten ILs 210 der Gatestrukturen 200A, 200D um mindestens etwa 2 Ångström oder um mindestens etwa 20%. In manchen Ausführungsformen ist eine Dicke der ersten IL 210 über den Kanälen 22A, 26A größer als eine Dicke über den Kanälen 22B, 26B, die wiederum größer als über den Kanälen 22C, 26C ist, die größer als über der Finne 32 oder der dotierten Finnenstruktur 37 ist.
  • In manchen Ausführungsformen enthalten die Gate-Dielektrikum-Schichten 600 ein High-k-Dielektrikum-Material, das sich auf dielektrische Materialien beziehen kann, die eine hohe Dielektrizitätskonstante aufweisen, die größer als eine Dielektrizitätskonstante von Siliziumoxid (k ≈ 3,9) ist. Beispielhafte High-k-Dielektrikum-Materialien enthalten HfO2, HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, Zr02, Ta2O5 oder Kombinationen davon. In manchen Ausführungsformen weisen die dielektrischen Schichten 600 in der Gatestruktur 200A eine andere Materialzusammensetzung als die Gate-Dielektrikum-Schichten 600 in der Gatestruktur 200D auf. In manchen Ausführungsformen weisen die Gate-Dielektrikum-Schichten 600 eine Gesamtdicke von etwa 10 Å bis etwa 100 Å auf, die ähnlich wie, oder knapp dicker als, die erste IL 210 sein kann. In manchen Ausführungsformen ist eine Dicke der dielektrischen Schichten 600 über den Kanälen 22A, 26A größer als über den Kanälen 22B, 26B, die größer als die über den Kanälen 22C, 26C ist, die größer als über der Finne 32 oder der dotierten Finnenstruktur 37 ist.
  • In manchen Ausführungsformen kann mindestens eine der Gate-Dielektrikum-Schichten 600 weiter Dotierstoffe, wie Metallionen, die von La2O3, MgO, Y2O3, TiO2, Al2O3, Nb2O5 oder dergleichen in das High-k-Gate-Dielektrikum getrieben werden, oder Borionen, die von B2O3 eingetrieben werden, bei einer Konzentration enthalten, um Schwellenspannungsabstimmung zu erzielen, während andere der Gate-Dielektrikum-Schichten 600 im Wesentlichen frei von den Dotierstoffen sind. Als ein Beispiel, für N-Transistorbauelemente, reduzieren Lanthanionen in höherer Konzentration die Schwellenspannung relativ zu Schichten mit niedrigerer Konzentration oder frei von Lanthanionen, während das Umgekehrte für P-Bauelemente zutrifft.
  • Die Gatestrukturen 200A, 200D weisen weiter eine oder mehrere Austrittsarbeitsmetallschichten auf, die gemeinsam als Austrittsarbeitsmetallschichten 900 dargestellt sind. In dem GAA-Bauelement 20N, das in den meisten Ausführungsformen ein NFET ist, können die Austrittsarbeitsmetallschichten 900 mindestens eine N-Austrittsarbeitsmetallschicht, eine In-situ-Abschlussschicht und eine Sauerstoffblockierungsschicht aufweisen. In manchen Ausführungsformen weisen die Austrittsarbeitsmetallschichten 900 mehr oder weniger Schichten als die beschriebenen auf. In dem GAA-Kondensator 20C, der in den meisten Ausführungsformen P ist, sind die Austrittsarbeitsmetallschichten 900 im Wesentlichen dieselben wie in dem GAA-Bauelement 20N.
  • Die Gatestrukturen 200A, 200D weisen auch Metallfüllschicht 290 auf. Die Metallfüllschicht 290 kann ein leitfähiges Material enthalten, wie Wolfram, Kobalt, Ruthenium, Iridium, Molybdän, Kupfer, Aluminium oder Kombinationen davon. Zwischen den Kanälen 22A-22C, 26A-26C ist die Metallfüllschicht 290 umlaufend (in der Querschnittansicht) von der einen oder den mehreren Austrittsarbeitsmetallschichten 900 umgeben, die dann umlaufend von den Gate-Dielektrikum-Schichten 600 umgeben sind. In dem Abschnitt der Gatestrukturen 200A, 200D, die über dem Kanal 22A, 26A am weitesten distal von der Finne 32, 37 gebildet sind, ist die Metallfüllschicht 290 über der einen oder den mehreren Austrittsarbeitsmetallschichten 900 gebildet. Die eine oder mehreren Austrittsarbeitsmetallschichten 900 wickeln sich um die Metallfüllschicht 290. Die Gate-Dielektrikum-Schichten 600 wickeln sich auch um die eine oder mehreren Austrittsarbeitsmetallschichten 900. Die Gatestrukturen 200A, 200D können auch eine Kleberschicht aufweisen, die zwischen der einen oder den mehreren Austrittsarbeitsschichten 900 und der Metallfüllschicht 290 gebildet ist, um Anhaftung zu erhöhen. Die Kleberschicht ist zur Einfachheit in 1A nicht besonders veranschaulicht, wird aber in 15A-15C gezeigt.
  • Die GAA-Bauelemente 20N, 20C weisen auch Gate-Abstandhalter 41 und Innenabstandhalter 74 auf, die an Seitenwänden der ersten Gate-Dielektrikum-Schichten 222, 220 angeordnet sind. Die Innenabstandhalter 74 sind auch zwischen den Kanälen 22A-22C, 26A-26C angeordnet. Die Gate-Abstandhalter 41 und die Innenabstandhalter 74 können ein dielektrisches Material enthalten, zum Beispiel ein Low-k-Material, wie SiOCN, SiON, SiN oder SiOC.
  • Die GAA-Bauelemente 20N, 20C weisen weiter Source/Drain-Kontakte 120 auf, die über den Source/Drain-Merkmalen 82 gebildet sind. Die Source/Drain-Kontakte 120 können ein leitfähiges Material enthalten, wie Wolfram, Kobalt, Ruthenium, Iridium, Molybdän, Kupfer, Aluminium oder Kombinationen davon. Die Source/Drain-Kontakte 120 können von Sperrschichten (nicht gezeigt) umgeben sein, wie SiN oder TiN, die dabei helfen, Diffusion von Materialien von den und in die Source/Drain-Kontakte 120 zu verhindern oder reduzieren. Eine Silizidschicht 118 kann auch zwischen den Source/Drain-Merkmalen 82 und den Source/Drain-Kontakten 120 gebildet sein, um den Source/Drain-Kontaktwiderstand zu reduzieren. Die Silizidschicht 118 kann ein Metallsilizidmaterial enthalten, wie Kobaltsilizid in manchen Ausführungsformen, oder TiSi in manchen anderen Ausführungsformen.
  • Die GAA-Bauelemente 20N, 20C weisen weiter ein Zwischenschichtdielektrikum (ILD) 130 auf. Das ILD 130 stellt elektrische Isolation zwischen den verschiedenen Komponenten der GAA-Bauelemente 20N, 20C bereit, die oben besprochen wurden, zum Beispiel zwischen den Gatestrukturen 200A, 200D und den Source/Drain-Kontakten 120.
  • In FIGUR iB sind das GAA-Bauelement 20N und ein GAA-Bauelement 20D in Übereinstimmung mit verschiedenen Ausführungsformen veranschaulicht. Die GAA-Bauelemente 20N, 20D, die in 1B gezeigt sind, sind in vielen Hinsichten ähnlich den GAA-Bauelementen 20N, 20C, die in 1A gezeigt sind, und ähnliche Referenzzeichen beziehen sich auf ähnliche Komponenten. In dem GAA-Bauelement 20D von 1B sind die schwer dotierten Kanäle 26A-26C durch Kanäle 28A-28C ersetzt. In manchen Ausführungsformen sind die Kanäle 28A-28C Leitermaterial oder enthalten dieses, wie ein Metallnitrid (z.B. TiN, TaN) oder ein anderes geeignetes Material. In manchen Ausführungsformen weisen die Kanäle 28A-28C einen dritten Widerstand auf und ein Verhältnis des ersten Widerstands der Kanäle 22A-22C zu dem dritten Widerstand ist mindestens etwa 100. In manchen Ausführungsformen sind die Source/Drain-Merkmale 82 weiter durch leitfähige Merkmale 84 ersetzt. In manchen Ausführungsformen sind die leitfähigen Merkmale 84 ein Metallnitrid oder enthalten dieses, wie TiN oder ein anderes geeignetes Material. In manchen Ausführungsformen ist das Material der Kanäle 28A-28C dasselbe wie das Material der leitfähigen Merkmale 84 oder unterschiedlich davon. In manchen Ausführungsformen ist die dotierte Finnenstruktur 37 durch eine leitfähige Finnenstruktur 33 ersetzt. In manchen Ausführungsformen ist die leitfähige Finnenstruktur 33 ein Metallnitrid oder enthält dieses, wie TiN, TaN oder ein anderes geeignetes Material. In manchen Ausführungsformen ist eine Pufferschicht 34 weiter in den GAA-Bauelementen 20A, 20D aufgewiesen. In manchen Ausführungsformen ist die Pufferschicht 34 Siliziumnitrid, SiC, SiCN, SiOCN, SiON oder dergleichen, oder enthält dieses.
  • Weiter zu 1B, indem die Kanäle 28A-28C, die leitfähigen Merkmale 84 und die leitfähige Finnenstruktur 33 in einem Austauschprozess gebildet werden, kann der Dotierungsprozess, der genutzt wird, um die dotierten Kanäle 26A-26C zu bilden, ausgelassen werden, was den Fertigungsprozess vereinfacht. Eine Beschreibung des Austauschprozesses kann in Bezug auf 17-19 gefunden werden.
  • 1C-1E veranschaulichen ein Stapeln eines ersten Wafers 100A auf einen zweiten Wafer 100B in verschiedenen Konfigurationen.
  • In 1C weist der erste Wafer 100A mindestens zwei des in 1B veranschaulichten GAA-Bauelements 20N auf. Der zweite Wafer 100B weist mindestens eines sowohl des GAA-Bauelements 20N als auch des GAA-Bauelements 20C auf, die in 1A veranschaulicht sind. In manchen Ausführungsformen ist der erste Wafer 100A frei von den GAA-Kondensatoren 20C, 20D. In manchen Ausführungsformen sind das GAA-Bauelement 20N und der GAA-Kondensator 20C des zweiten Wafers 100B unmittelbar angrenzend aneinander, mit keinen dazwischenliegenden aktiven Bauelementen. Sowohl der erste Wafer 100A als auch der zweite Wafer 100B weist eine Vorderseiten-Interconnect-Struktur 121 auf. Der erste Wafer 100A weist weiter eine Rückseiten-Interconnect-Struktur 129 auf, die physisch und elektrisch mit der Vorderseiten-Interconnect-Struktur 121 des zweiten Wafers 100B gekoppelt ist, zum Beispiel durch Front-an-Rückseiten-Hybridbonden. In manchen Ausführungsformen weist der zweite Wafer 100B die Rückseiten-Interconnect-Struktur 129 nicht auf, wie in 1C gezeigt. Während der erste Wafer 100A und der zweite Wafer 100B als „Wafer“ in der vorstehenden Beschreibung beschrieben sind, sollte zu verstehen sein, dass in manchen Ausführungsformen der erste Wafer 100A und der zweite Wafer 100B individuelle Dies 100A, 100B sind, die von entweder einem einzelnen Halbleiterwafer oder zwei unterschiedlichen Halbleiterwafern vereinzelt sind.
  • Die Vorderseiten-Interconnect-Struktur 121 weist leitfähige Merkmale 122-123 in isolierenden Schichten 125, 126 in dem ersten Wafer 100A, und leitfähige Merkmale 122, 124 in dem zweiten Wafer 100B auf. In manchen Ausführungsformen sind die leitfähigen Merkmale 122-124 Metallisierungsmerkmale, wie Durchkontaktierungen, Drähte, Spuren oder dergleichen, und die isolierenden Schichten 125-126 sind Zwischenschichtdielektrikum-Schichten (ILD-Schichten). Nur die obersten zwei isolierenden Schichten 125-126 der Interconnect-Struktur 1221 sind in 1C gezeigt. In manchen Ausführungsformen weist jede der Interconnect-Strukturen 121 mehr als zwei isolierende Schichten 125-126 und mehr als zwei leitfähige Merkmale 122-123 oder 122, 124 vertikal über die Source/Drain-Kontakte 120 jedes des ersten beziehungsweise zweiten Wafers 100A, 100B gestapelt auf. In manchen Ausführungsformen bilden die leitfähigen Merkmale 122, 123, 124 eine elektrische Verbindung mit einem der Source/Drain-Kontakte 120.
  • In manchen Ausführungsformen können die leitfähigen Merkmale 123, 124 vor oder nach Vereinzelung gebildet werden. Die oberste dielektrische Schicht, z.B. die isolierende Schicht 126 der Interconnect-Struktur 121, kann strukturiert sein, um Abschnitte der darunterliegenden Metallisierungsstrukturen freizulegen. In manchen Ausführungsformen können Underbump-Metallurgien (UBMs) in den Öffnungen gebildet sein. Die leitfähigen Merkmale 123, 124 werden dann auf den UBMs gebildet. Die leitfähigen Merkmale 123, 124 können Lötkugeln, Metallsäulen, Kugelgitterarray-Verbinder (BGA-Verbinder), Flip-Chip-Bumps (C4-Bumps), Mikrobumps, durch chemisch Nickel-chemisch Palladium-Tauchgold-Technik (ENEPIG-Technik) gebildete Bumps oder dergleichen sein. Die leitfähigen Merkmale 123, 124 können aus einem Metall oder einer Metalllegierung gebildet sein, wie Lötzinn, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn, dergleichen oder einer Kombination davon. In manchen Ausführungsformen sind die leitfähigen Merkmale 123, 124 gebildet, indem anfänglich eine Schicht aus Lötzinn durch herkömmlich verwendete Verfahren, wie Verdampfung, Elektroplattierung, Druck, Löttransfer, Kugelplatzierung oder dergleichen, gebildet werden. Sobald eine Schicht aus Lötzinn auf der Struktur gebildet wurde, kann ein Aufschmelzen durchgeführt werden, um das Material in die gewünschten Bump-Formen zu formen. In einer anderen Ausführungsform sind die leitfähigen Merkmale 123, 124 Metallsäulen (wie eine Kupfersäule), die durch ein Sputtern, Drucken, Elektroplattieren, elektroloses Plattieren, CVD oder dergleichen gebildet werden. Die Metallsäulen können lötzinnfrei sein und im Wesentlichen vertikale Seitenwände aufweisen. Die leitfähigen Merkmale 123, 124 sind elektrisch mit den Metallisierungsstrukturen der Interconnect-Struktur 121 gekoppelt.
  • Die Rückseiten-Interconnect-Struktur 129 weist ein leitfähiges Merkmal 127 in isolierender Schicht 128 in dem ersten Wafer 100A auf. Das leitfähige Merkmal 127 ist elektrisch mit einer Rückseitendurchkontaktierung 125 verbunden, die auf einem der Source/Drain-Merkmale 82 gebildet ist. In manchen Ausführungsformen ist die Rückseitendurchkontaktierung 125 auf demselben Source/Drain-Merkmal 82 gebildet, das auch elektrisch mit den leitfähigen Merkmalen 122, 123 oder 122, 124 verbunden ist. Nur die isolierende Bodenschicht 128 der Interconnect-Struktur 129 und das leitfähige Merkmal 127 sind in 1C gezeigt. In manchen Ausführungsformen weist jede der Interconnect-Strukturen 129 mehr als eine isolierende Schicht 128 und mehr als ein leitfähiges Merkmal 127 vertikal über die Rückseitendurchkontaktierung 125 gestapelt auf.
  • Der erste Wafer 100A und der zweite Wafer 100B sind direkt auf eine Rückseite-zu-Front-Weise gebondet, z.B. durch Hybridbonden, sodass die Rückseiten der GAA-Bauelemente 20N des ersten Wafers 100A elektrisch mit den Vorderseiten der GAA-Bauelemente 20C, 20N des zweiten Wafers 100B verbunden sind. Insbesondere ist die isolierende Schicht 128 des ersten Wafers 100A an die isolierende Schicht 126 des zweiten Wafers 100B durch Dielektrikum-Dielektrikum-Bonding, ohne Verwendung eines Klebematerials (z.B. Die-Haftfilm) gebondet und die leitfähigen Merkmale 127 des ersten Wafers 100A sind an die leitfähigen Merkmale 124 des zweiten Wafers 100B durch Metall-an-Metall-Bonding gebondet, ohne irgendein eutektisches Material (z.B. Lötzinn) zu verwenden. Während im Sinne von Hybridbonden beschrieben, können der erste Wafer 100A und der zweite Wafer 100B gebondet werden, indem Lötbumps oder andere aufschmelzbare leitfähige Materialien der leitfähigen Merkmale 127, 124 ausgerichtet werden und die leitfähigen Merkmale 127, 124 aufgeschmolzen werden, sodass die leitfähigen Merkmale 127,124 Lötverbindungen bilden, die physische und elektrische Verbindung zwischen dem ersten und zweiten Wafer 100A, 100B einrichten.
  • Nach Bonden werden ein erstes Bauelement 150A und ein zweites Bauelement 150B in dem ersten und zweiten Wafer 100A, 100B gebildet. In manchen Ausführungsformen ist das erste Bauelement 150A ein dynamisches Direktzugriffspeicherbauelement (DRAM-Bauelement), das das GAA-Bauelement 20N des ersten Wafers 100A und den GAA-Kondensator 20C des zweiten Wafers 100B in einer Ein-Transistor-ein-Kondensator-Konfiguration (1T1C-Konfiguration) aufweist. In manchen Ausführungsformen ist das zweite Bauelement 150B ein Zwei-Transistor-Schaltungsbauelement (2T-Schaltungsbauelement), wie ein Puffer, Umrichter, Verstärker oder ein anderes Bauelement, das durch Zwischenverbindung zwischen Gate, Source und Drain-Anschlüssen der GAA-Bauelemente 20N des zweiten Bauelements 150B bestimmt werden kann. Verwendung des GAA-Kondensators 20C erhöht Bauelementdichte, wie auch Designflexibilität bei Wafer-Level- oder Bauelement-Level-Packages.
  • In 1D ist der erste Wafer 100A mit einem dritten Wafer 100C gestapelt, der in vielen Hinsichten ähnlich dem zweiten Wafer 100B ist. In manchen Ausführungsformen weist die Gesamtheit, ein Die-Gebiet, ein Funktionsgebiet oder anderes des dritten Wafers 100C ein Array der GAA-Kondensatoren 20C frei von den GAA-Bauelementen 20N auf. In manchen Ausführungsformen weist die Gesamtheit, ein Die-Gebiet, ein Funktionsgebiet oder anderes des ersten Wafers 100A ein entsprechendes Array der GAA-Bauelemente 20N frei von den GAA-Kondensatoren 20C auf. Während die Zahl von Kanälen 22, 26, die in 1D veranschaulicht sind, für die GAA-Bauelemente 20N und die GAA-Kondensatoren 20C dieselbe ist, weist in manchen Ausführungsformen jeder der GAA-Kondensatoren 20C mindestens einen Kanal 26 mehr als die Kanäle 22 in dem GAA-Bauelement 20N auf. Indem eine größere Zahl an Kanälen 26 in den GAA-Kondensatoren 20C aufgewiesen wird, kann eine Kapazität der GAA-Kondensatoren 20C erhöht werden, was ein Vorteil für das Bilden der GAA-Kondensatoren 20C in dem dritten Wafer 100C ist, der frei von GAA-Bauelementen 20N ist. Indem die Arrays von GAA-Kondensatoren 20C und GAA-Bauelementen 20N ausgerichtet werden und der erste Wafer 100A an den dritten Wafer 100C gebondet wird, ähnlich wie zuvor in Bezug auf 1C beschrieben wurde, werden ein erstes Bauelement 150A1 und ein zweites Bauelement 150B1 gebildet. In manchen Ausführungsformen sind das erste und zweite Bauelement 150A1, 150B1 beide DRAM-Bauelemente in der 1T1C-Konfiguration. Daher kann ein Großarray (viele Zellen aufweisend) von DRAM-Bauelementen mit hoher Bauelementdichte gebildet werden, indem der erste Wafer 100A an den dritten Wafer 100C gebondet wird, wie gezeigt ist.
  • In 1E ist ein fünfter Wafer 100E mit einem vierten Wafer 100D gestapelt. Der fünfte Wafer 100E ist in vielen Hinsichten ähnlich dem ersten Wafer 100A, außer dass das Substrat des fünften Wafers 100E nicht entfernt ist und keine Rückseitendurchkontaktierung oder andere Rückseiten-Interconnect-Struktur auf dem fünften Wafer 100E gebildet ist. Der vierte Wafer 100D ist in vielen Hinsichten ähnlich dem zweiten Wafer 100B, aber anstelle davon, die GAA-Bauelemente 20C aufzuweisen, weist der vierte Wafer 100D die GAA-Bauelemente 20D auf. In manchen Ausführungsformen weist die Gesamtheit, ein Die-Gebiet, ein Funktionsgebiet oder anderes des vierten Wafers 100D ein Array der GAA-Kondensatoren 20D, die frei von den GAA-Bauelementen 20N sind, auf. In manchen Ausführungsformen weist die Gesamtheit, ein Die-Gebiet, ein Funktionsgebiet oder anderes des fünften Wafers 100E ein entsprechendes Array der GAA-Bauelemente 20N, die frei von den GAA-Kondensatoren 20C, 20D sind, auf. Während die Zahl an Kanälen 22 und Kanälen 28, die in 1E veranschaulicht sind, für die GAA-Bauelemente 20N und die GAA-Kondensatoren 20D dieselbe ist, weist in manchen Ausführungsformen jeder der GAA-Kondensatoren 20D mindestens einen Kanal 28 mehr als die Kanäle 22 in dem GAA-Bauelement 20N auf. Indem eine größere Zahl an Kanälen 28 in den GAA-Kondensatoren 20D aufgewiesen ist, kann eine Kapazität der GAA-Kondensatoren 20D erhöht werden, was ein Vorteil für das Bilden der GAA-Kondensatoren 20D in dem vierten Wafer 100D ist, der frei von GAA-Bauelementen 20N ist. Indem die Arrays von GAA-Kondensatoren 20D und GAA-Bauelementen 20N ausgerichtet werden und der fünfte Wafer 100E mit dem vierten Wafer 100D ähnlich wie zuvor in Bezug auf 1C beschrieben, gebondet wird, werden ein erstes Bauelement 150C1 und ein zweites Bauelement 150C2 gebildet. In manchen Ausführungsformen sind das erste und zweite Bauelement 150C1, 150C2 beide DRAM-Bauelemente in der 1T1C-Konfiguration. Daher kann ein Großarray (viele Zellen aufweisend) von DRAM-Bauelementen mit hoher Bauelementdichte gebildet werden, indem der fünfte Wafer 100E an den vierten Wafer 100D gebondet wird, wie gezeigt ist.
  • Zusätzliche Details, die sich auf die Fertigung von GAA-Bauelementen beziehen, sind in US-Patent Nr. 10,164,012 , „Semiconductor Device and Manufacturing Method Thereof‟ betitelt und am 25. Dezember 2018 veröffentlicht, wie auch in US-Patent Nr. 10,361,278 , „Method of Manufacturing a Semiconductor Device and a Semiconductor Device“ und am 23. Juli 2019 veröffentlicht, offenbart, die durch Bezugnahme in die vorliegende Anmeldung aufgenommen wird.
  • 11 veranschaulicht ein Ablaufdiagramm, das ein Verfahren 100 zum Bilden eines IC-Bauelements oder eines Abschnitts davon aus einem Werkstück gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung veranschaulicht. Verfahren 1000 ist bloß ein Beispiel und nicht beabsichtigt, die vorliegende Offenbarung darauf zu begrenzen, was ausdrücklich in Verfahren 1000 veranschaulicht wird. Zusätzliche Handlungen können vor, während und nach dem Verfahren 1000 bereitgestellt sein und manche beschriebenen Handlungen können für zusätzliche Ausführungsformen der Verfahren ersetzt, beseitigt oder verschoben werden. Zur Einfachheit sind nicht alle Handlungen hierin im Detail beschrieben. Verfahren 1000 ist unten in Verbindung mit Teilquerschnittansichten eines Werkstücks (in 2A-10D gezeigt) bei unterschiedlichen Fertigungsstufen gemäß Ausführungsformen von Verfahren 1000 beschrieben. Um Zweifel zu vermeiden, ist über die Figuren hinweg die X-Richtung senkrecht auf die Y-Richtung und die Z-Richtung ist senkrecht auf sowohl die X-Richtung als auch die Y-Richtung. Es wird festgehalten, dass, weil das Werkstück zu einem Halbleiterbauelement gefertigt werden kann, das Werkstück als das Halbleiterbauelement bezeichnet werden kann, wie es der Kontext benötigt.
  • 2A bis 10D sind perspektivische Ansichten und Querschnittansichten von Zwischenstufen bei der Herstellung von Nano-FETs in Übereinstimmung mit manchen Ausführungsformen 2A, 3A, 4A, 5A, 6A, 7A, 8A, 9A und 10A veranschaulichen perspektivische Ansichten. 2B, 3B, 3C, 3D, 4B, 5B, 6B, 7B, 8B, 9B und 10B veranschaulichen Referenzquerschnitt B-B' (Gate-Schnitt), der in 2A, 3A und 4A veranschaulicht ist. 4C, 5C, 6C, 7C, 8C, 9C und 10C veranschaulichen Referenzquerschnitt D-D' (dotierter Kanal/Finnen-Schnitt), der in 4A veranschaulicht ist.
  • In 2A und 2B ist ein Substrat 110 bereitgestellt. Das Substrat 110 kann ein Halbleitersubstrat, wie ein Bulk-Halbleiter, oder dergleichen sein, das dotiert (z.B. mit p- oder n-Dotierstoff) oder undotiert sein kann. Das Halbleitermaterial des Substrats 110 kann Silizium; Germanium; einen Verbindungshalbleiter, der Siliziumkarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid enthält; einen Legierungshalbleiter, der Siliziumgermanium, Galliumarsenidphosphid, Aluminiumindiumarsenid, Aluminiumgalliumarsenid, Galliumindiumarsenid, Galliumindiumphosphid und/oder Galliumindiumarsenidphosphid enthält; oder Kombinationen davon enthalten. Andere Substrate, wie Einzelschicht-, mehrschichtige oder abgestufte Substrate, können verwendet werden.
  • Weiter in 2A und 2B ist in manchen Ausführungsformen eine Pufferschicht 140 über dem Substrat 110 gebildet. Die Pufferschicht 140 kann eine Nitridschicht, wie eine SiN-Schicht, oder eine andere geeignete Materialschicht sein. In manchen Ausführungsformen ist die Pufferschicht 140 nicht gebildet. Die Pufferschicht 140 kann in späteren Betrieben genutzt werden, um bei der Bildung von Rückseitenkontakten und Interconnects für das GAA-Bauelement 20N, das GAA-Bauelement 20C und/oder das GAA-Bauelement 20D genutzt zu werden. Bildung der Pufferschicht 140 folgend, kann eine Halbleiterschicht 31 auf der Pufferschicht 140 gebildet werden. In manchen Ausführungsformen umfasst die Halbleiterschicht 31 dasselbe Material wie das Substrat 110, z.B. Silizium.
  • Bildung der Halbleiterschicht 31 folgend, wird ein Multischichtstapel 25 oder „Gitter“ über dem Substrat 110, der Pufferschicht 140 und der Halbleiterschicht 31 abwechselnder Schichten von ersten Halbleiterschichten 21A-21C (gemeinsam als erste Halbleiterschichten 21 bezeichnet) und zweiten Halbleiterschichten 23A-23C (gemeinsam als zweite Halbleiterschichten 23 bezeichnet) gebildet. In manchen Ausführungsformen können die ersten Halbleiterschichten 21 aus einem ersten Halbleitermaterial gebildet werden, das für n-Nano-FETs geeignet ist, wie Silizium, Siliziumkarbid oder dergleichen, und die zweiten Halbleiterschichten 23 können aus einem zweiten Halbleitermaterial gebildet sein, das für p-Nano-FETs geeignet ist, wie Siliziumgermanium oder dergleichen. In manchen Ausführungsformen sind die ersten Halbleiterschichten 21 aus dem zweiten Halbleitermaterial gebildet und die zweiten Halbleiterschichten 23 sind aus dem ersten Halbleitermaterial gebildet. Jede der Schichten des Multischichtstapels 25 kann epitaktisch unter Verwendung eines Prozesses, wie chemischer Gasphasenabscheidung (CVD), Atomschichtabscheidung (ALD), Gasphasenepitaxie (VPE), Molekularstrahlepitaxie (MBE) oder dergleichen, wachsen gelassen werden. In manchen Ausführungsformen, wenn die Pufferschicht 140 und die Halbleiterschicht 31 nicht gebildet sind, kann der Multischichtstapel 25 gebildet werden, das Substrat 110 zu kontaktieren.
  • Drei Schichten sowohl der ersten Halbleiterschichten 21 als auch der zweiten Halbleiterschichten 23 sind veranschaulicht. In manchen Ausführungsformen kann der Multischichtstapel 25 eine oder jeweils zwei oder jeweils vier oder mehr der ersten Halbleiterschichten 21 und der zweiten Halbleiterschichten 23 aufweisen. Obwohl der Multischichtstapel 25 veranschaulicht ist, eine zweite Halbleiterschicht 23C als die unterste Schicht aufzuweisen, kann in manchen Ausführungsformen die unterste Schicht des Multischichtstapels 25 eine erste Halbleiterschicht 21 sein.
  • Aufgrund hoher Ätzselektivität zwischen den ersten Halbleitermaterialien und den zweiten Halbleitermaterialien, können die zweiten Halbleiterschichten 23 des zweiten Halbleitermaterials entfernt werden, ohne die ersten Halbleiterschichten 12 des ersten Halbleitermaterials erheblich zu entfernen, wodurch den ersten Halbleiterschichten 21 erlaubt wird, strukturiert zu werden, um Kanalgebiete von Nano-FETs zu bilden. In manchen Ausführungsformen sind die ersten Halbleiterschichten 21 entfernt und die zweiten Halbleiterschichten 23 sind strukturiert, um Kanalgebiete zu bilden. Die hohe Ätzselektivität erlaubt den ersten Halbleiterschichten 21 des ersten Halbleitermaterials, entfernt zu werden, ohne die zweiten Halbleiterschichten 23 des zweiten Halbleitermaterials erheblich zu entfernen, wodurch den zweiten Halbleiterschichten 23 erlaubt wird, strukturiert zu werden, um Kanalgebiete von Nano-FETs zu bilden.
  • In 3A und 3B sind Finnen 32 in der Halbleiterschicht 31 gebildet und Nanostrukturen 22, 24 sind in dem Multischichtstapel 25 gebildet, entsprechend Handlung 1100 von 11. In manchen Ausführungsformen können die Nanostrukturen 22, 24 und die Finnen 32 gebildet werden, indem Gräben in dem Multischichtstapel 25 und der Halbleiterschicht 31 geätzt werden. Das Ätzen kann jeder akzeptable Ätzprozess sein, wie ein reaktives Ionenätzen (RIE), Neutralstrahlätzen (NBE), dergleichen oder eine Kombination davon. Das Ätzen kann anisotrop sein. Erste Nanostrukturen 22A-22C (nachstehend auch als „Kanäle“ bezeichnet) sind aus den ersten Halbleiterschichten 21 gebildet und zweite Nanostrukturen 24A-24C sind aus den zweiten Halbleiterschichten 23 gebildet. Distanz CD1 zwischen angrenzenden Finnen 32 und Nanostrukturen 22, 24 kann von etwa 18 nm bis etwa 100 nm sein.
  • Die Finnen 32 und die Nanostrukturen 22, 24 können durch ein beliebiges geeignetes Verfahren strukturiert werden. Zum Beispiel können ein oder mehrere Fotolithografieprozesse, umfassend Doppelstrukturierungs- oder Multistrukturierungsprozesse, verwendet werden, um die Finnen 32 und die Nanostrukturen 22, 24 zu bilden. Im Allgemeinen kombinieren Doppelstrukturierungs- oder Multistrukturierungsprozesse Fotolithografie- und selbstausgerichtete Prozesse, was kleinere Abstände erlaubt, als ansonsten unter Verwendung eines einzelnen direkten Fotolithografieprozesses zu erhalten wären. Als ein Beispiel eines Multistrukturierungsprozesses kann eine Opferschicht über einem Substrat gebildet werden und unter Verwendung eines Fotolithografieprozesses strukturiert werden. Abstandhalter sind entlang der strukturierten Opferschicht unter Verwendung eines selbstausgerichteten Prozesses gebildet. Die Opferschicht wird dann entfernt und die verbleibenden Abstandhalter können verwendet werden, um die Finnen 32 zu strukturieren.
  • 3A-3D veranschaulichen die Finnen 32, die verjüngte Seitenwände aufweisen, sodass eine Breite jeder der Finnen 32 und/oder der Nanostrukturen 22, 24 fortlaufend in einer Richtung zu dem Substrat 110 zunimmt. In solchen Ausführungsformen kann jede der Nanostrukturen 22, 24 eine unterschiedliche Breite aufweisen und trapezförmig sein. In anderen Ausführungsformen sind die Seitenwände im Wesentlichen vertikal (nicht verjüngt), sodass die Breite der Finnen 32 und der Nanostrukturen 22, 24 im Wesentlichen ähnlich ist und jede der Nanostrukturen 22, 24 rechteckig ist.
  • In 3A-3D sind Isolationsgebiete 36, die Grabenisolationsgebiete (STI-Gebiete) sein können, angrenzend an die Finnen 32 gebildet. Die Isolationsgebiete 36 können gebildet werden, indem ein Isolationsmaterial über dem Substrat 110, der Pufferschicht 140, den Finnen 32 und Nanostrukturen 22, 24 und zwischen angrenzenden Finnen 32 und Nanostrukturen 22, 24 abgeschieden wird. Das Isolationsmaterial kann ein Oxid, wie Siliziumoxid, ein Nitrid, dergleichen oder eine Kombination davon sein und kann durch hochdichte Plasma-CVD (HDP-CVD), fließbare CVD (FVCD), dergleichen oder eine Kombination davon gebildet werden. In manchen Ausführungsformen kann eine Auskleidung (nicht separat veranschaulicht) zuerst entlang von Oberflächen der Pufferschicht 140, den Finnen 32 und den Nanostrukturen 22, 24 gebildet werden. Danach kann ein Füllmaterial, wie die zuvor besprochenen, über der Auskleidung gebildet werden.
  • Das Isolationsmaterial durchmacht einen Entfernungsprozess, wie ein chemischmechanisches Polieren (CMP), einen Rückätzprozess, Kombinationen davon oder dergleichen, um überschüssiges Isolationsmaterial über den Nanostrukturen 22, 24 zu entfernen. Oberseitenoberflächen der Nanostrukturen 22, 24 können freigelegt werden und mit dem Isolationsmaterial bündig sein, nachdem der Entfernungsprozess abgeschlossen ist.
  • Das Isolationsmaterial wird dann vertieft, um die Isolationsgebiete 36 zu bilden. Nach Vertiefung können die Nanostrukturen 22, 24 und oberen Abschnitte der Finnen 32 zwischen benachbarten Isolationsgebieten 36 vorragen. Die Isolationsgebiete 36 können Oberseitenoberflächen aufweisen, die flach, wie veranschaulicht, konvex, konkav oder eine Kombination davon sind. In manchen Ausführungsformen sind die Isolationsgebiete 36 durch einen akzeptablen Ätzprozess, wie ein Oxidentfernen unter Verwendung von zum Beispiel verdünnter Flusssäure (dHF), die selektiv für das Isolationsmaterial ist und die Finnen 32 und die Nanostrukturen 22, 24 im Wesentlichen unverändert lässt, vertieft.
  • 2A bis 3B veranschaulichen eine Ausführungsform (z.B. Ätzen-zuletzt) zur Bildung der Finnen 66 und der Nanostrukturen 55. In manchen Ausführungsformen sind die Finnen 32 und/oder die Nanostrukturen 22, 24 epitaktisch in Gräben in einer dielektrischen Schicht wachsen gelassen (z.B. Ätzen-zuerst). Die epitaktischen Strukturen können die zuvor besprochenen abwechselnden Halbleitermaterialien enthalten, wie die ersten Halbleitermaterialien und die zweiten Halbleitermaterialien.
  • Weiter können in 3A und 3B angemessene Wannen (nicht separat veranschaulicht) in den Finnen 32, den Nanostrukturen 22, 24 und/oder den Isolationsgebieten 36 gebildet sein. Unter Verwendung von Masken kann ein n-Verunreinigungsimplantat in p-Gebieten des Substrats 110 durchgeführt werden und ein p-Verunreinigungsimplantat kann in n-Gebieten des Substrats 110 durchgeführt werden. Beispielhafte n-Verunreinigungen können Phosphor, Arsen, Antimon oder dergleichen enthalten. Beispielhafte p-Verunreinigungen können Bor, Borfluorid, Indium oder dergleichen enthalten. Ein Tempern kann nach den Implantaten durchgeführt werden, um Implantationsschaden zu reparieren und die p- und/oder n-Verunreinigungen zu aktivieren. In manchen Ausführungsformen kann In-situ-Dotierung während epitaktischen Wachstums der Finnen 32 und der Nanostrukturen 22, 24 separate Implantationen vermeiden, obwohl In-situ- und Implantationsdotierung gemeinsam verwendet werden kann.
  • In 3C-3D sind die dotierten Kanäle 26 und die dotierte Finnenstruktur 37 durch einen Prozess 800 gebildet, durch den Dotierstoffe in die Nanostrukturen 22 eingebracht werden, entsprechend Handlung 1200 von 11. Wie in 3C gezeigt, können ein oder mehrere der Stapel von Nanostrukturen 22, 24 während des Prozesses 800 maskiert sein. In manchen Ausführungsformen ist der Prozess 800 ein Festphasendiffusionsprozess (SPD-Prozess), der durchgeführt wird, um die freigelegten Nanostrukturen 22 zu dotieren, um die dotierten Kanäle 26 zu bilden. In manchen Ausführungsformen ist der Prozess 800 zur Bildung der dotierten Kanäle 26 ein Ionenimplantationsprozess, der an den freigelegten Nanostrukturen 22 durchgeführt wird. Die resultierende Struktur ist in 3D gezeigt. Die in 3D gezeigte Struktur kann der Konfiguration des zweiten Wafers 100B von 1C entsprechen. Falls keine Stapel der Nanostrukturen 22, 24 während des Prozesses 800 maskiert sind, werden alle der Nanostrukturen 22 die dotierten Kanäle 26, die der Konfiguration des dritten Wafers 100C entsprechen können, der in 1D gezeigt ist.
  • In manchen Ausführungsformen enthalten die Dotierstoffe Bor, obwohl andere geeignete Dotierstoffe auch enthalten sein können, wie Aluminium, Gallium, Indium oder dergleichen. In manchen Ausführungsformen ist Konzentration der Dotierstoffe in den dotierten Kanälen 26A-26C und der dotierten Finnenstruktur 37 in einer Spanne von etwa 1E16 Atome/cm3 bis etwa 1E21 Atome/cm3. Daher können die dotierten Kanäle 26 und die dotierte Finnenstruktur 37 als „schwer dotiert“ bezeichnet werden. In manchen Ausführungsformen führt Dotierung der dotierten Kanäle 26 und der dotierten Finnenstruktur 37 nicht zu Dotierung der gesamten Finne 32, sodass ein unterer Bereich 39 der Finnen 32 im Wesentlichen frei von Dotierstoffen oder nur leicht dotiert ist, wie eine Dotierungskonzentration aufzuweisen, die geringer als etwa 1E13 Atome/cm3 ist. In manchen Ausführungsformen ist keine scharfe Grenzfläche zwischen der dotierten Finnenstruktur 37 und dem unteren Gebiet 29 vorhanden und die Dotierungskonzentration fällt schrittweise von der schwer dotierten, dotierten Finnenstruktur 37 zu dem undotierten oder leichtdotierten unteren Gebiet 39 ab.
  • In 4A-4D sind Dummy-Gatestrukturen 40 über der Finne 32, der dotierten Finne 37, den dotierten Kanälen 26 und/oder den Nanostrukturen 22, 24 gebildet, entsprechend Handlung 1300 von 11. Eine Dummy-Gate-Schicht 45 ist über der Finne 32, der dotierten Finne 37, den dotierten Kanälen 26 und/oder den Nanostrukturen 22, 24 gebildet. Die Dummy-Gate-Schicht 45 kann aus Materialien hergestellt sein, die eine hohe Ätzselektivität gegenüber den Isolationsgebieten 36 aufweisen. Die Dummy-Gate-Schicht 45 kann ein leitfähiges, halbleitendes oder nichtleitendes Material sein und aus einer Gruppe ausgewählt sein, umfassend amorphes Silizium, polykristallines Silizium (Polysilizium), polykristallines Siliziumgermanium (Poly-SiGe), metallische Nitride, metallische Silizide, metallische Oxide und Metalle. Die Dummy-Gate-Schicht 45 kann durch physikalische Gasphasenabscheidung (PVD), CVD, Sputterabscheidung oder andere Techniken zum Abscheiden des ausgewählten Materials abgeschieden werden. Eine Maskenschicht 47 ist über der Dummy-Gate-Schicht 45 gebildet und kann zum Beispiel Siliziumnitrid, Siliziumoxynitrid oder dergleichen enthalten. In manchen Ausführungsformen wird eine Gate-Dielektrikum-Schicht (zur Einfachheit nicht veranschaulicht) gebildet, bevor die Dummy-Gate-Schicht 45 zwischen der Dummy-Gate-Schicht 45 und der Finne 32, der dotierten Finne 37, den dotierten Kanälen 26 und/oder den Nanostrukturen 22, 24 gebildet ist.
  • Eine Abstandhalterschicht 41 ist über Seitenwänden der Maskenschicht 47 und der Dummy-Gate-Schicht 45 gebildet. Die Abstandhalterschicht 41 ist aus einem isolierenden Material hergestellt, wie Siliziumnitrid, Siliziumoxid, Siliziumcarbonitrid, Siliziumoxynitrid, Siliziumoxycarbonitrid oder dergleichen und kann eine Einzelschichtstruktur oder eine Multischichtstruktur aufweisen, die eine Vielzahl von dielektrischen Schichten aufweist, in Übereinstimmung mit manchen Ausführungsformen. Die Abstandhalterschicht 41 kann gebildet werden, indem eine Abstandhaltermaterialschicht (nicht gezeigt) über der Maskenschicht 47 und der Dummy-Gate-Schicht 45 abgeschieden wird. Abschnitte der Abstandhaltermaterialschicht zwischen Dummy-Gatestrukturen 40 werden in Übereinstimmung mit manchen Ausführungsformen unter Verwendung eines anisotropen Ätzprozesses entfernt.
  • In 5A-5D wird ein Ätzprozess durchgeführt, um die Abschnitte von vorragender Finne 32, dotierter Finnenstruktur 37, unterem Gebiet 39, dotierten Kanälen 26 und/oder Nanostrukturen 22, 24 zu ätzen, die nicht von Dummy-Gatestrukturen 40 abgedeckt sind, was in der gezeigten Struktur resultiert. Das Vertiefen kann anisotrop sein, sodass die Abschnitte von Finne 32, dotierter Finnenstruktur 37, unterem Gebiet 39, dotierten Kanälen 26 und/oder Nanostrukturen 22, 24, die direkt unterhalb von Dummy-Gatestrukturen 40 und der Abstandhalterschicht 41 liegen, geschützt sind und nicht geätzt werden. Die Oberseitenoberflächen der vertieften Finne 32 und dotierten Finnenstruktur 37 können in Übereinstimmung mit manchen Ausführungsformen im Wesentlichen komplanar mit den Oberseitenoberflächen der Isolationsgebiete 36 wie gezeigt sein. Die Oberseitenoberflächen der vertieften Finne 32 und der dotierten Finnenstruktur 37 können in Übereinstimmung mit manchen anderen Ausführungsformen niedriger als die Oberseitenoberflächen der Isolationsgebiete 36 sein.
  • 6A-6D und 7A-7D veranschaulichen Bildung von Innenabstandhaltern 74 entsprechend Handlung 1400 von 11. Ein selektiver Ätzprozess wird durchgeführt, um Endabschnitte der Nanostrukturen 24 zu vertiefen, die von Öffnungen in der Abstandhalterschicht 41 freigelegt sind, ohne im Wesentlichen die Nanostrukturen 22 und/oder die dotierten Kanäle 26 anzugreifen. Nach dem selektiven Ätzprozess sind Vertiefungen 64 in den Nanostrukturen 24 an Stellen gebildet, wo die entfernten Endabschnitte waren. Die resultierende Struktur ist in 6A-6C gezeigt.
  • Als nächstes wird eine Innenabstandhalterschicht gebildet, um die Vertiefungen 64 in den Nanostrukturen 24 zu füllen, die von dem vorigen selektiven Ätzprozess gebildet sind. Die Innenabstandhalterschicht kann ein geeignetes dielektrisches Material sein, wie Siliziumcarbonitrid (SiCN), Siliziumoxycarbonitrid (SiOCN) oder dergleichen, das durch ein geeignetes Abscheidungsverfahren gebildet wird, wie PVD, CVD, ALD oder dergleichen. Ein Ätzprozess, wie ein anisotroper Ätzprozess, wird durchgeführt, um Abschnitte der Innenabstandhalterschichten zu entfernen, die außerhalb der Vertiefungen in den Nanostrukturen 24 angeordnet sind. Die verbleibenden Abschnitte der Innenabstandhalterschichten (z.B. Abschnitte, die innerhalb der Vertiefungen 64 in den Nanostrukturen 24 angeordnet sind) bilden die Innenabstandhalter 74. Die resultierende Struktur ist in 7A-7D gezeigt.
  • 8A-8D veranschaulichen Bildung von Source/Drain-Gebieten 82 entsprechend Handlung 1500 von 11. In der veranschaulichten Ausführungsform sind die Source/Drain-Gebiete 82 epitaktisch aus epitaktischem (epitaktischen) Material(ien) gewachsen. In manchen Ausführungsformen üben die Source/Drain-Gebiete 82 Spannung in den jeweiligen Kanälen 22A-22C und/oder den dotierten Kanälen 26A-26C aus, wodurch die Leistung verbessert wird. Die Source/Drain-Gebiete 82 sind so gebildet, dass jede Dummy-Gatestruktur 40 zwischen jeweiligen benachbarten Paaren der Source/Drain-Gebiete 82 angeordnet ist. In manchen Ausführungsformen trennt die Abstandhalterschicht 41 die Source/Drain-Gebiete 82 von der Dummy-Gate-Schicht 45 um eine angemessene seitliche Distanz, um elektrische Überbrückung zu nachfolgend gebildeten Gates des resultierenden Bauelements zu verhindern.
  • Die Source/Drain-Gebiete 82 können ein beliebiges akzeptables Material enthalten, wie es für n- oder p-Bauelemente angemessen ist. Für n-Bauelemente enthalten die Source/Drain-Gebiete 82 Materialien, die eine Zugkraft in den Kanalgebieten ausüben, wie Silizium, SiC, SiCP, SiP oder dergleichen, in manchen Ausführungsformen. Wenn p-Bauelemente gebildet sind, enthalten die Source/Drain-Gebiete 82 Materialien, die eine Druckverformung in den Kanalgebieten ausüben, wie SiGe, SiGeB, Ge, GeSn oder dergleichen, in Übereinstimmung mit gewissen Ausführungsformen. Die Source/Drain-Gebiete 82 können Oberflächen aufweisen, die von jeweiligen Oberflächen der Finnen angehoben sind und Facetten aufweisen können. Benachbarte Source/Drain-Gebiete 82 können in manchen Ausführungsformen zusammenlaufen, um ein einzelnes Source/Drain-Gebiet 82 zu bilden, das an zwei benachbarte Finnen 32 oder zwei benachbarte dotierte Finnenstrukturen 37 angrenzt.
  • Die Source/Drain-Gebiete 82 können mit Dotierstoffen implantiert werden, gefolgt von einem Tempern. Die Source/Drain-Gebiete können eine Verunreinigungskonzentration zwischen etwa 1019 cm-3 und etwa 1021 cm-3 aufweisen. N- und/oder p-Verunreinigungen für Source/Drain-Gebiete 82 können beliebige der zuvor besprochenen Verunreinigungen sein. In manchen Ausführungsformen werden die Source/Drain-Gebiete 82 in-situ während Wachstums dotiert. Eine Kontaktätzstoppschicht (CESL) und ein Zwischenschichtdielektrikum (ILD), zur Einfachheit nicht veranschaulicht, können dann die Dummy-Gatestrukturen 40 und die Source/Drain-Gebiete 82 abdeckend, gebildet werden.
  • 9A, 9B und 9C veranschaulichen Freigabe von Finnenkanälen 22A-22C und dotierten Kanälen 26A-26C durch Entfernen der Nanostrukturen 24A-24C, der Maskenschicht 47 und der Dummy-Gate-Schicht 45, was Handlung 1600 von 11 entspricht. Ein Planarisierungsprozess, wie ein CMP, wird durchgeführt, um die Oberseitenoberflächen der Dummy-Gate-Schicht 45 und Gate-Abstandhalterschicht 41 zu ebnen. Der Planarisierungsprozess kann auch die Maskenschicht 47 (siehe 8A) auf der Dummy-Gate-Schicht 45 und Abschnitte des Gate-Abstandhalters 41 entlang Seitenwänden der Maskenschicht 47 entfernen. Dementsprechend sind die Oberseitenoberflächen der Dummy-Gate-Schicht 45 freigelegt.
  • Als nächstes wird die Dummy-Gate-Schicht 45 in einem Ätzprozess entfernt, sodass Vertiefungen 92 gebildet werden. In manchen Ausführungsformen wird die Dummy-Gate-Schicht 45 durch einen anisotropen Trockenätzprozess entfernt. Zum Beispiel kann der Ätzprozess einen Trockenätzprozess unter Verwendung von Reaktionsgas(en) umfassen, der die Dummy-Gate-Schicht 45 selektiv ätzt, ohne die Abstandhalterschicht 41 zu ätzen. Das Dummy-Gate-Dielektrikum, wenn vorhanden, kann als eine Ätzstoppschicht verwendet werden, wenn die Dummy-Gate-Schicht 45 geätzt wird. Das Dummy-Gate-Dielektrikum kann dann nach dem Entfernen der Dummy-Gate-Schicht 45 entfernt werden.
  • Die Nanostrukturen 24 werden entfernt, um die Nanostrukturen 22 und die dotierten Kanäle 26 freizugeben. Nachdem die Nanostrukturen 24 entfernt sind, bilden die Nanostrukturen 22 eine Vielzahl von Nanoblättern, die sich horizontal (z.B. parallel zu einer oberen Hauptoberfläche des Substrats 110) erstrecken und die dotierten Kanäle 26 bilden ähnlich eine Vielzahl von Nanoblättern, die sich auch horizontal erstrecken. Die Nanoblätter können gemeinsam als die Kanäle 22 und die dotierten Kanäle 26 der GAA-Bauelemente 20N, 20C bezeichnet werden.
  • In manchen Ausführungsformen werden die Nanostrukturen 24 durch einen selektiven Ätzprozess unter Verwendung eines Ätzmittels, das selektiv für das Material der Nanostrukturen 24 ist, entfernt, sodass die Nanostrukturen 24 entfernt werden, ohne im Wesentlichen die Nanostrukturen 22 und/oder die dotierten Kanäle 26 anzugreifen. In manchen Ausführungsformen ist der Ätzprozess ein isotroper Ätzprozess unter Verwendung eines Ätzgases und optional eines Trägergases, wo das Ätzgas F2 und HF umfasst und das Trägergas ein Inertgas sein kann, wie Ar, He, N2, Kombinationen davon oder dergleichen.
  • In manchen Ausführungsformen werden die Nanoblätter 22 und die dotierten Kanäle 26 der GAA-Bauelemente 20N, 20C durch einen weiteren Ätzprozess umgeformt (z.B. gedünnt), um ein Gate-Füllfenster zu verbessern. Die Umformung kann von einem isotropen Ätzprozess durchgeführt werden, der selektiv für die Nanoblätter 22 und die dotierten Kanäle 26 ist. Nach Umformung können die Nanoblätter 22 und die dotierten Kanäle 26 die Hundeknochenform vorweisen, in der Mittelabschnitte der Nanoblätter 22 und der dotierten Kanäle 26 dünner als Umfangsabschnitte der Nanoblätter 22 und der dotierten Kanäle 26 entlang der X-Richtung sind.
  • Als nächstes, in 10A-10C, werden Ersatzgates 200, wie die Gatestrukturen 200A, 200D, gebildet, entsprechend Handlung 1700 von 11. Jedes Ersatzgate 200 weist im Allgemeinen eine erste IL 210, eine erste Gate-Dielektrikum-Schicht 220-222, eine zweite Gate-Dielektrikum-Schicht 230, eine zweite IL-Schicht 240, Austrittsarbeitsmetallschichten 900 und eine Gate-Füllschicht 290 auf (siehe 15A-15C). In manchen Ausführungsformen weisen die Ersatzgates 200 weiter eine zweite Austrittsarbeitsschicht 700 auf (siehe 15C). Querschnitte von Bildung der Gatestrukturen 200A, 200D, wie auch eine weitere Gatestruktur 200B sind in Bezug auf 12A bis 15C bereitgestellt. Ein Ablaufdiagramm eines Verfahrens zur Bildung der Gatestrukturen 200A, 200B, 200D ist in 16 veranschaulicht.
  • Zusätzliche Verarbeitung kann durchgeführt werden, um Fertigung des GAA-Bauelements 20N und/oder des GAA-Bauelements 20C abzuschließen. Zum Beispiel können Gate-Kontakte (zur Einfachheit nicht veranschaulicht) und die Source/Drain-Kontakte 120 gebildet werden, um sich elektrisch mit den Gatestrukturen 200 beziehungsweise den Source/Drain-Gebieten 82 zu koppeln, entsprechend Handlung 1800 von 11. Eine Interconnect-Struktur kann dann über den Source/Drain-Kontakten 120 und den Gate-Kontakten gebildet werden, entsprechend Handlung 1800 von 11. Die Interconnect-Struktur kann eine Vielzahl von dielektrischen Schichten aufweisen, die metallische Merkmale umgeben, leitfähige Spuren und leitfähige Durchkontaktierungen aufweisen, die elektrische Verbindung zwischen Bauelementen auf dem Substrat 110, wie die GAA-Bauelemente 20N, 20C, wie auch zu IC-Bauelementen außerhalb des IC-Bauelements 10 bilden.
  • Die Gatestrukturen 200 können in manchen Ausführungsformen auf demselben Wafer gebildet sein und/oder Teile desselben IC-Bauelements sein. Daher können mindestens manche der nachstehend besprochenen Fertigungsprozesse an all den Gatestrukturen 200 gleichzeitig durchgeführt werden.
  • 12A-12C veranschaulichen die Gatestrukturen 200A, 200B, 200D bei einer Zwischenfertigungsstufe, in der jede Gatestruktur 200A; 200B, 200D die erste IL 210 über den Kanälen 22A-22C von 1A gebildet aufweist, entsprechend Handlung 2100 von 16. Nur ein Teilabschnitt des Kanals 22A ist zur Einfachheit als ein Beispiel in 2A-19F veranschaulicht. In manchen Ausführungsformen enthält die erste IL 210 ein Oxid des Halbleitermaterials des Substrats 110, z.B. Siliziumoxid. In anderen Ausführungsformen kann die erste IL 210 einen anderen geeigneten Typ von dielektrischem Material enthalten. Die erste IL 210 weist eine Dicke 215 (in der Z-Richtung von 12A gemessen) auf. In manchen Ausführungsformen ist die Dicke 215 in einer Spanne zwischen etwa 5 Ångström und etwa 50 Ängström. In manchen Ausführungsformen ist die Dicke 215 etwa 10 Ängström.
  • Immer noch in Bezug auf 12A-12C ist die erste Gate-Dielektrikum-Schicht 220 über der ersten IL 210 gebildet, entsprechend Handlung 2200 von 16. In manchen Ausführungsformen wird ein Atomschichtabscheidungsprozess (ALD-Prozess) verwendet, um die erste Gate-Dielektrikum-Schicht 220 zu bilden, um die Dicke der abgeschiedenen ersten Gate-Dielektrikum-Schicht 220 mit Präzision zu steuern. In manchen Ausführungsformen wird der ALD-Prozess unter Verwendung von etwa 20 bis 40 Abscheidungszyklen bei einer Temperaturspanne von etwa 200 Grad Celsius bis etwa 300 Grad Celsius durchgeführt. In manchen Ausführungsformen verwendet der ALD-Prozess HfCl4 und/oder H2O als Vorprodukte. Solch ein ALD-Prozess kann die erst Gate-Dielektrikum-Schicht 220 bilden, eine Dicke 225 aufzuweisen, die in einer Spanne zwischen etwa 5 Ängström und etwa 50 Ängström sein kann. In manchen Ausführungsformen ist die Dicke 225 etwa 9 Ängström.
  • In manchen Ausführungsformen, und wie zuvor in Bezug auf 1A beschrieben, enthält die erste Gate-Dielektrikum-Schicht 220 ein High-k-Dielektrikum-Material, das sich auf dielektrische Materialien beziehen kann, die eine hohe Dielektrizitätskonstante aufweisen, die größer als eine dielektrische Konstante von Siliziumoxid (k ≈ 3,9) ist. Beispielhafte High-k-Dielektrikum-Materialien enthalten HfO2, HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, ZrO2 Ta2O5 oder Kombinationen davon. In anderen Ausführungsformen kann die erste Gate-Dielektrikum-Schicht 220 ein Nicht-high-k-Dielektrikum-Material enthalten, wie Siliziumoxid.
  • In manchen Ausführungsformen sind dielektrische Abstimmungsschichten (nicht besonders veranschaulicht) auf den ersten Gate-Dielektrikum-Schichten 220 der Gatestrukturen 200A, 200B, 200D gebildet, entsprechend Handlung 2300 von 16. Die dielektrischen Abstimmungsschichten erlauben Abstimmung von Schwellenspannung in den Gatestrukturen 200A, 200B, 200D. Genauer kann eine erste dielektrische Abstimmungsschicht direkt auf der ersten Gate-Dielektrikum-Schicht 220 in den Gatestrukturen 200A, 200B, 200D abgeschieden sein. In manchen Ausführungsformen kann die erste dielektrische Abstimmungsschicht ein Dipolmaterial enthalten, das für N-Bauelemente (auch als N-Dipolmaterial bezeichnet) geeignet ist, das ein Metalloxidmaterial enthalten kann, wie Lanthanoxid (La2O3), Magnesiumoxid (MgO), Yttriumoxid (Y2O3), Titanoxid (TiO2) oder Kombinationen davon, als nichtbegrenzende Beispiele. Für N-Transistorbauelemente kann das N-Dipolmaterial die Schwellenspannung Vt verringern. Für P-Transistorbauelemente kann das N-Dipolmaterial die Schwellenspannung Vt erhöhen. In alternativen Ausführungsformen, wo ein P-Dipolmaterial verwendet wird, um die erste dielektrische Abstimmungsschicht zu implementieren, wird die Schwellenspannung Vt für NFET-Bauelemente erhöht und wird für PFET-Bauelemente verringert. Beispielhafte P-Dipolmaterialien können Al2O3, Nb2O5 oder B2O3 enthalten.
  • Abscheidung der ersten dielektrischen Abstimmungsschicht folgend, kann die erste dielektrische Abstimmungsschicht von den Gatestrukturen 200B, 200D entfernt werden, sodass die erste dielektrische Abstimmungsschicht auf der Gatestruktur 200A bleibt. Eine zusätzliche dielektrische Abstimmungsschicht kann dann auf den Gatestrukturen 200A, 200B, 200D gebildet werden, dann von der Gatestruktur 200D entfernt werden, sodass zwei dielektrische Abstimmungsschichten über der Gatestruktur 200A liegen, eine dielektrische Abstimmungsschicht über der Gatestruktur 200B liegt und keine dielektrische Abstimmungsschicht über der Gatestruktur 200D liegt. Daher wird die erste Gate-Dielektrikum-Schicht 220 den stärksten Dotierungseffekt für die Gatestruktur 200A während eines thermischen Eintreibprozesses erfahren. Die erste Gate-Dielektrikum-Schicht 220 kann in der Gatestruktur 200B einen schwächeren Dotierungseffekt erfahren. In der Gatestruktur 200D ist keine dielektrische Abstimmungsschicht vorhanden, sodass die erste Gate-Dielektrikum-Schicht 220 in der Gatestruktur 200 den schwächsten (oder im Wesentlichen keinen) Dotierungseffekt erfahren kann.
  • Ein thermischer Eintreibprozess wird an den Gatestrukturen 200A, 200B, 200D durchgeführt, der einen Temperprozess umfassen kann. In manchen Ausführungsformen kann der Temperprozess bei einer Tempertemperatur von etwa 600 Grad Celsius bis etwa 800 Grad Celsius durchgeführt werden, während ein Stickstoffgas verwendet wird. Die Tempertemperatur veranlasst die Metallionen in den dielektrischen Abstimmungsschichten, in die erste Gate-Dielektrikum-Schicht 220 einzudringen (oder damit zu reagieren). Diese Änderung der Zusammensetzung der ersten Gate-Dielektrikum-Schicht 220 ist in den Figuren durch die erste Gate-Dielektrikum-Schicht 221 und die erste Gate-Dielektrikum-Schicht 222 dargestellt. Wie zuvor beschrieben, ist die Dotierungskonzentration in der ersten Gate-Dielektrikum-Schicht 222 am höchsten und in der ersten Gate-Dielektrikum-Schicht 220 am niedrigsten oder null. Dotierstoffkonzentration in der ersten Gate-Dielektrikum-Schicht 221 ist niedriger als in der ersten Gate-Dielektrikum-Schicht 222 und höher als in der ersten Gate-Dielektrikum-Schicht 220. Es wird verstanden, dass innerhalb jeder der ersten Gate-Dielektrikum-Schichten 222, 221, 220 die Konzentration des Dotierstoffmaterials (z.B. die Metallionen) bei einer Oberfläche der ersten Gate-Dielektrikum-Schichten 222, 221, 220 am nächsten zu den dielektrischen Abstimmungsschichten bei ihrer Spitze sein kann und dann schrittweise abnimmt, wenn die Distanz zu der Oberfläche zunimmt (z.B. näher bei den Kanälen 22A-22C).
  • Nun in Bezug auf 13A-13C, wird nach Entfernen der dielektrischen Abstimmungsschichten die zweite Gate-Dielektrikum-Schicht 230 auf den ersten Gate-Dielektrikum-Schichten 222, 221, 220 abgeschieden, entsprechend Handlung 2500 von 16. In manchen Ausführungsformen umfasst der Entfernungsprozess einen Ätzprozess, wie einen Nassätzprozess, einen Trockenätzprozess oder eine Kombination davon. In manchen Ausführungsformen kann ein Ätzmittel, das in solch einem Ätzprozess verwendet wird, Salzsäure (HCl), Alkali (NH4), Oxidans oder ein anderes geeignetes Ätzmittel enthalten. Entfernen der dielektrischen Abstimmungsschichten 300, 400 verbessert das Gate-Füllfenster, während der Vorteil variierender Level der Dotierstoffkonzentration den ersten Gate-Dielektrikum-Schichten 222, 221, 220 bereits verliehen wurde, was variierenden Schwellenspannungen der Gatestrukturen 200A, 200B, 200D entspricht. Die zweite Gate-Dielektrikum-Schicht 230 kann Gate-Verlust reduzieren. In manchen Ausführungsformen wird ein Atomschichtabscheidungsprozess (ALD-Prozess) ähnlich dem, der verwendet wird, um die erste Gate-Dielektrikum-Schicht 220 zu bilden, verwendet, um die zweite Gate-Dielektrikum-Schicht 230 mit präzise gesteuerter Dicke zu bilden. Die zweite Gate-Dielektrikum-Schicht 230 weist eine Dicke 235 auf, die in einer Spanne von etwa 5 Ängström bis etwa 50 Ängström sein kann. In manchen Ausführungsformen ist die Dicke 235 etwa 6 Ängström. In manchen Ausführungsformen werden weniger ALD-Abscheidungszyklen verwendet, um die zweite Gate-Dielektrikum-Schicht 230 abzuscheiden, als verwendet werden, um die erste Gate-Dielektrikum-Schicht 220 abzuscheiden, sodass die zweite Gate-Dielektrikum-Schicht 230 im Allgemeinen dünner als die erste Gate-Dielektrikum-Schicht 220 ist. Material der zweiten Gate-Dielektrikum-Schicht 230 kann in manchen Ausführungsformen im Wesentlichen dasselbe wie das der ersten Gate-Dielektrikum-Schicht 220 sein. In anderen Ausführungsformen ist das Material der zweiten Gate-Dielektrikum-Schicht 230 unterschiedlich von dem Material der ersten Gate-Dielektrikum-Schicht 220. In manchen Ausführungsformen ist die zweite Gate-Dielektrikum-Schicht 230 kristallisiert und weist eine größere Kristallisationsrate als die ersten Gate-Dielektrikum-Schichten 220-222 auf.
  • Weiter in 13A-13C ist die zweite IL 240 auf der zweiten Gate-Dielektrikum-Schicht 230 gebildet und die Austrittsarbeitssperrschicht 700 ist auf der zweiten IL 240 gebildet. Die zweite IL 240 fördert bessere Metallgate-Anhaftung an der zweiten Gate-Dielektrikum-Schicht 230. In vielen Ausführungsformen stellt die zweite IL 240 weiter verbesserte thermische Stabilität für die Gatestrukturen 200A, 200B, 200D bereit und dient dazu, Diffusion von metallischer Verunreinigung von den Austrittsarbeitsmetallschichten 900 und/oder der Austrittsarbeitssperrschicht 700 in die erste Gate-Dielektrikum-Schicht 222, 221, 220 und die zweite Gate-Dielektrikum-Schicht 230 zu begrenzen. In manchen Ausführungsformen ist Bildung der zweiten IL 240 durch zuerst Abscheiden einer High-k-Abdeckschicht (zur Einfachheit nicht veranschaulicht) auf der zweiten Gate-Dielektrikum-Schicht 230 bewerkstelligt. Die High-k-Abdeckschicht enthält eines oder mehrere der Folgenden: HfSiON, HfTaO, HfTiO, HfTaO, HfAlON, HZrO oder anderen geeigneten Materialien in verschiedenen Ausführungsformen. In einer spezifischen Ausführungsform enthält die High-k-Abdeckschicht Titansiliziumnitrid (TiSiN). In manchen Ausführungsformen wird die High-k-Abdeckschicht durch eine ALD unter Verwendung von etwa 40 bis etwa 100 Zyklen bei einer Temperatur von etwa 400 Grad C bis etwa 450 Grad C abgeschieden. Ein thermisches Tempern wird dann durchgeführt, um die zweite IL 240 zu bilden, die in manchen Ausführungsformen TiSiNO sein oder enthalten kann. Der Bildung der zweiten IL 240 durch thermisches Tempern folgend, wird ein Atomschichtätzen (ALE) von künstlicher Intelligenz (AI) gesteuert in Zyklen durchgeführt, um die High-k-Abdeckschicht zu entfernen, während die zweite IL 240 im Wesentlichen nicht entfernt wird. Jeder Zyklus kann einen ersten Puls von WCl5 umfassen, gefolgt von einer Ar-Spülung, gefolgt von einem zweiten Puls von O2, gefolgt von einer weiteren Ar-Spülung. Die AI-Steuerung wird in Bezug auf 20-26 detaillierter besprochen. Die High-k-Abdeckschicht wird entfernt, um das Gate-Füllfenster für weitere mehrfache Schwellenspannungsabstimmung durch Metallgate-Strukturierung zu erhöhen.
  • Weiter in 13A-13C wird nach Bildung der zweiten IL 240 und Entfernen der High-k-Abdeckschicht die Austrittsarbeitssperrschicht 700 in Übereinstimmung mit manchen Ausführungsformen optional auf den Gatestrukturen 200A, 200B, 200D gebildet, was Handlung 2700 von 16 entspricht. Die Austrittsarbeitssperrschicht 700 ist oder enthält ein Metallnitrid, wie TiN, WN, MoN, TaN oder dergleichen. In einer spezifischen Ausführungsform ist die Austrittsarbeitssperrschicht 700 TiN. Die Austrittsarbeitssperrschicht 700 kann Dicke 705 aufweisen, die von etwa 5 Å bis etwa 20 Å reicht. Einschluss der Austrittsarbeitssperrschicht 700 stellt zusätzliche Schwellenspannungsabstimmungsflexibilität bereit. Im Allgemeinen erhöht die Austrittsarbeitssperrschicht 700 die Schwellenspannung für NFET-Transistorbauelemente und verringert die Schwellenspannung (Magnitude) für PFET-Transistorbauelemente. Wie in 13A-13C gezeigt, wird nach Bildung der Austrittsarbeitssperrschicht 700 eine Maske 710 über der Gatestruktur 200D gebildet, während die Gatestrukturen 200A, 200B freigelegt werden. Bildung der Maske 710 kann mindestens einen Fotolackabscheidungsprozess umfassen, gefolgt von einem Freilegungs- und Entfernungsprozess. Die Maske 710 wird beim Entfernen der Austrittsarbeitssperrschicht 700 von Gatestrukturen, die von der Maske 710 freigelegt sind, genutzt, wie den Gatestrukturen 200A-200B, wie in 13A-13C gezeigt. In manchen Ausführungsformen kann die Abscheidung und Strukturierung der Austrittsarbeitssperrschicht 700 wiederholt werden, um variierende Zahlen der Austrittsarbeitssperrschicht 700 auf den Gatestrukturen 200A, 200B, 200D zu bilden, um variable Schwellenspannungsabstimmung unter den Gatestrukturen 200A, 200B, 200D zu erzielen. In manchen Ausführungsformen kann jede der Gatestrukturen 200A, 200B, 200D so wenig wie null der Austrittsarbeitssperrschichten 700 bis drei oder mehr der Austrittsarbeitssperrschichten 700 aufweisen. Weniger der Austrittsarbeitssperrschichten 700 erlauben ein größeres Gate-Füllfenster, wohingegen eine größere Zahl der Austrittsarbeitssperrschichten 700 verbesserte Schwellenspannungsabstimmung erlaubt.
  • 14A-14C veranschaulichen die Gatestrukturen 200A, 200B, 200D mit den Austrittsarbeitssperrschichten 700 in Position für die Gatestruktur 200D und entfernt für die Gatestrukturen 200A-200B. Weiter sind Bildung der N-Austrittsarbeitsmetallschicht 250, der In-situ-Abdeckschicht 260 und der Sauerstoffblockierschicht 270 (entsprechend Handlung 2800 von 16) veranschaulicht, die gemeinsam als die Austrittsarbeitsmetallschicht 900 bezeichnet werden können. In manchen Ausführungsformen ist oder enthält die N-Austrittsarbeitsmetallschicht 250 ein Metallmaterial, wie TiAlC, TiAl, TaAlC, TaAl oder dergleichen. Die N-Austrittsarbeitsmetallschicht 250 kann durch ein oder mehrere Abscheidungsverfahren gebildet werden, wie CVD, PVD, ALD, Plattierung und/oder andere geeignete Verfahren, und weist eine Dicke 255 zwischen etwa 10 Å und 20 Å auf.
  • Die In-situ-Abdeckschicht 260 ist auf der N-Austrittsarbeitsmetallschicht 250 gebildet. In manchen Ausführungsformen ist oder enthält die In-situ-Abdeckschicht 260 TiN, TiSiN, TaN oder anderes geeignetes Material, und weist eine Dicke 265 zwischen etwa 10 Å und 20 Å auf. Die Sauerstoffblockierschicht 270 ist auf der In-situ-Abdeckschicht 260 gebildet, um Sauerstoffdiffusion in die N-Austrittsarbeitsmetallschicht 250 zu verhindern, die eine unerwünschte Verschiebung in der Schwellenspannung verursachen würde. Die Sauerstoffblockierschicht 270 ist aus einem dielektrischen Material gebildet, das Sauerstoff davon stoppen kann, zu der N-Austrittsarbeitsmetallschicht 250 durchzudringen und kann die N-Austrittsarbeitsmetallschicht 250 vor weiterer Oxidation schützen. Die Sauerstoffblockierschicht 270 kann ein Oxid von Silizium, Germanium, SiGe oder einem anderen geeigneten Material enthalten. In manchen Ausführungsformen ist die Sauerstoffblockierschicht 270 unter Verwendung von ALD gebildet und weist eine Dicke 275 zwischen etwa 10 Å und etwa 20 Å auf.
  • 15A-15C veranschaulichen die Gatestrukturen 200A, 200B, 200D nach Bildung einer Kleberschicht 280 und der Metallfüllschicht 290, entsprechend Handlung 2900 von 16. In manchen Ausführungsformen ist die Kleberschicht 280 auf der Sauerstoffblockierschicht 270 der Austrittsarbeitsmetallschicht 900 gebildet. Die Kleberschicht 280 kann die Anhaftung zwischen der Metallfüllschicht 290 und der Austrittsarbeitsmetallschicht 900 fördern und/oder verbessern. In manchen Ausführungsformen kann die Kleberschicht 280 aus einem Metallnitrid, wie TiN, TaN, MoN, WN oder einem anderen geeigneten Material unter Verwendung von ALD gebildet werden. In manchen Ausführungsformen ist Dicke 285 der Kleberschicht 280 zwischen etwa 10 Å und etwa 25 Å.
  • Die Metallfüllschicht 290 ist auf der Kleberschicht 280 gebildet und kann ein leitfähiges Material enthalten, wie Wolfram, Kobalt, Ruthenium, Iridium, Molybdän, Kupfer, Aluminium oder Kombinationen davon. In manchen Ausführungsformen kann die Metallfüllschicht 290 unter Verwendung von Verfahren wie CVD, PVD, Plattieren und/oder anderen geeigneten Prozessen abgeschieden werden. Wie in 15A-15C gezeigt, können die Metallfüllschichten 290 als ein Resultat von Einschluss der Austrittsarbeitssperrschicht(en) 700 in der Gatestruktur 200D eine Dicke 295N in den Gatestrukturen 200A, 200B aufweisen, die dicker als Dicke 295D der Metallfüllschicht 290 in der Gatestruktur 200D ist.
  • 17-19 veranschaulichen Querschnittansichten von Zwischenstufen bei der Herstellung des GAA-Bauelements 20D, in Übereinstimmung mit manchen Ausführungsformen.
  • Dem in Bezug auf 10A-10D und 15A-15C beschriebenen Prozess folgend, werden in 17 die leitfähigen Merkmale 84, die Kanäle 28A-28C und die leitfähige Finnenstruktur 33 durch einen oder mehrere Ersetzungsprozesse gebildet. In manchen Ausführungsformen sind eine oder mehrere Öffnungen in der ILD 130 geätzt, um die Source/Drain-Merkmale 82 freizulegen. Ein Ätzprozess kann eine Öffnung bilden, indem die Source/Drain-Merkmale 82 unter Verwendung eines ersten Ätzmittels entfernt werden, wie einem Trockenätzmittel oder einem Nassätzmittel. In manchen Ausführungsformen sind oder enthalten die Source/Drain-Merkmale 82 SiGe und die Nanostrukturen 22 und die Finnenstruktur 32 sind oder enthalten Silizium. Entfernen der Source/Drain-Merkmale 82 folgend, kann ein zweiter Ätzprozess unter Verwendung eines zweiten Ätzmittels durchgeführt werden, um die Öffnung zu erweitern, indem die Nanostrukturen 22 und die Finnenstruktur 32 entfernt werden. In manchen Ausführungsformen ist das zweite Ätzmittel ein unterschiedliches Ätzmittel von dem ersten Ätzmittel, das verwendet wird, um die Source/Drain-Merkmale 82 zu entfernen.
  • Entfernen der Source/Drain-Merkmale 82, der Nanostrukturen 22 und der Finnenstruktur 32 folgend, werden die leitfähigen Merkmale 84, die Kanäle 28 und die leitfähige Finnenstruktur 33 durch einen oder mehrere Abscheidungsprozesse gebildet. In manchen Ausführungsformen umfasst der Abscheidungsprozess PVD, CVD, PECVD, ALD oder einen anderen geeigneten Prozess. In manchen Ausführungsformen scheidet der Abscheidungsprozess ein Metallnitrid ab, wie TiN, TaN oder dergleichen, um im Wesentlichen die Öffnung zwischen dem ILD 130, den Isolationsgebieten 36, der Pufferschicht 140, der Gatestruktur 200, den Abstandhaltern 41 und den Innenabstandhaltern 74 zu füllen. In manchen Ausführungsformen ist keine erkennbare Grenzfläche zwischen den leitfähigen Merkmalen 84, den Kanälen 28 und der leitfähigen Finnenstruktur 33 vorhanden, grundessen, dass sie in einem einzelnen, fortlaufenden Prozess gebildet werden.
  • Abscheidung der leitfähigen Merkmale 84, der Kanäle 28 und der leitfähigen Finnenstruktur 33 folgend, wird überschüssig abgeschiedenes Material über dem ILD 130, den Abstandhaltern 41 und der Gatestruktur 200 durch einen Entfernungsprozess, wie CMP, Ätzen oder einen anderen geeigneten Prozess, entfernt. In manchen Ausführungsformen ist das abgeschiedene Material in der Öffnung des ILD 130 über den leitfähigen Merkmalen 84 auf ein Level gleichauf mit oder knapp unter oberen Oberflächen der leitfähigen Merkmale 84 vertieft, um die Öffnung in dem ILD 130 wieder zu öffnen. Die Öffnung in dem ILD 130 kann dann wieder mit einem dielektrischen Material gefüllt werden, das im Allgemeinen dasselbe Material wie das ILD 130 ist. In manchen Ausführungsformen, aufgrund der Wiederbefüllung, ist eine erkennbare vertikale Grenzfläche in dem ILD 130 über der oberen Oberfläche des leitfähigen Merkmales 84 vorhanden und/oder im Wesentlichen mit einer Außenseitenwand des leitfähigen Merkmals 84, das an das ILD 130 und das Isolationsgebiet 36 angrenzt, ausgerichtet. In manchen Ausführungsformen, wenn ein Kontakt 120 über und elektrisch verbunden mit dem leitfähigen Merkmal 84 zu bilden ist, wird die Öffnung in dem ILD 130 nicht wieder mit dem dielektrischen Material gefüllt, wie in 18 gezeigt.
  • In 18 sind Kontakte 120 über den leitfähigen Merkmalen 84 gebildet. Die Kontakte 120 können ein leitfähiges Material enthalten, wie Wolfram, Kobalt, Ruthenium, Iridium, Molybdän, Kupfer, Aluminium oder Kombinationen davon. eine Silizidschicht 118 kann zwischen den Source/Drain-Merkmalen 82 und den Kontakten 120 gebildet werden, um Kontaktwiederstand zu reduzieren. Die Silizidschicht 118 kann ein Metallsilizidmaterial enthalten, wie Kobaltsilizid in manchen Ausführungsformen, oder TiSi in manchen anderen Ausführungsformen.
  • Weiter in 18, wird Bildung der Kontakte 120 folgend, die Interconnect-Struktur 121 über und elektrisch verbunden mit mindestens einem der Kontakte 120 gebildet. Eine einzelne leitfähige Durchkontaktierung 122 und eine einzelne leitfähige Spur 123 sind in 18 zur Erleichterung der Veranschaulichung gezeigt. Im Allgemeinen weist die Interconnect-Struktur 121 einen Stapel mehrerer dielektrischer Schichten, wie die Isolierschichten 125, 126, und viele leitfähige Merkmale ähnlich der leitfähigen Durchkontaktierung 122 und der leitfähigen Spur 123 darin eingebettet auf. Die leitfähigen Merkmale in den dielektrischen Schichten der Interconnect-Struktur 121 können aus leitfähigen Materialien gebildet sein, wie Wolfram, Kobalt, Ruthenium, Iridium, Molybdän, Kupfer, Aluminium oder Kombinationen davon. Die leitfähigen Merkmale können durch einen geeigneten Prozess, umfassend PVD oder Elektroplattierung, in einem Einzeldamaszener- oder Doppeldamaszenerschema gebildet werden.
  • Indem die leitfähige Durchkontaktierung 122 und die leitfähige Spur 123 elektrisch mit den leitfähigen Merkmalen 84 durch den Kontakt 120 verbunden werden, können elektrische Signale an die leitfähigen Merkmale 84, die Kanäle 28 und die leitfähige Finnenstruktur 33 angelegt werden, die gemeinsam eine zweite Platte des GAA-Kondensators 20D sind. Weitere elektrische Signale können an die Gatestruktur 200 angelegt werden, die eine erste Platte des GAA-Kondensators 20D ist.
  • In 19, Bildung der Interconnect-Struktur 121 folgend, werden eine Rückseitendurchkontaktierung 125 und eine Rückseiten-Interconnect-Struktur 129 an der Rückseite des GAA-Kondensators 20D gebildet. In manchen Ausführungsformen werden das Substrat 110 und die Pufferschicht 140 durch einen Entfernungsprozess entfernt, wie Schleifen, CMP, Ätzen oder einen anderen geeigneten Prozess, um die Rückseiten der leitfähigen Merkmale 84 freizulegen. In manchen Ausführungsformen, dem Entfernungsprozess folgend, ist die Pufferschicht 34, wie in 19 gezeigt, ein verbleibender Abschnitt der Pufferschicht 140 und wird nicht entfernt.
  • In manchen Ausführungsformen wird die Rückseitendurchkontaktierung 125 durch erstes Wenden des GAA-Kondensators 20D und Vertiefen des leitfähigen Merkmals 84 gebildet. Das Vertiefen kann ein beliebiger geeigneter Prozess sein, der im Allgemeinen einen Trockenätz- oder Nassätzprozess umfasst, der das leitfähige Merkmal 84 angreift, aber nicht selektiv für das benachbarte Isolationsgebiet 36 und die Pufferschicht 34 ist, was eine Öffnung über dem leitfähigen Merkmal 84 zurücklässt. Vertiefen des leitfähigen Merkmals 84 folgend, wird ein leitfähiges Material durch einen beliebigen geeigneten Prozess, wie einen Abscheidungsprozess oder einen Elektroplattierungsprozess, in die Öffnung gefüllt. Das leitfähige Material kann Wolfram, Kobalt, Ruthenium, Iridium, Molybdän, Kupfer, Aluminium oder Kombinationen davon sein. In manchen Ausführungsformen wird eine Sperr- oder Seed-Schicht gebildet, bevor das leitfähige Material gefüllt wird, um bessere Anhaftung an dem darunterliegenden Metallnitridmaterial des leitfähigen Merkmals 84 zu fördern. Überschüssiges leitfähiges Material, das an der Rückseite des GAA-Bauelements 20D vorhanden ist, kann dann durch zum Beispiel einen CMP- oder Ätzprozess entfernt werden, wonach Bodenoberflächen der Isolationsgebiete 36, der Rückseitendurchkontaktierung 125, der Pufferschicht 34 und des leitfähigen Merkmals 84 im Wesentlichen komplanar sein können.
  • Weiter zu 19, Bildung der Rückseitendurchkontaktierung 125 folgend, wird die Rückseiten-Interconnect-Struktur 129 über den Bodenoberflächen der Isolationsgebiete 36, der Rückseitendurchkontaktierung 125, der Pufferschicht 34 und des leitfähigen Merkmals 84 gebildet. Während die Rückseiten-Interconnect-Struktur 129 in 19 zur Einfachheit der Veranschaulichung mit nur einer einzelnen Bodenisolierschicht 128 und dem leitfähigen Merkmal 127 darin eingebettet gezeigt ist, weist die Rückseiten-Interconnect-Struktur 129 im Allgemeinen einen Stapel mehrerer Isolierschichten und leitfähiger Merkmale darin eingebettet auf.
  • In manchen Ausführungsformen wird die Bodenisolierschicht 128 zuerst über den Isolationsgebieten 36, der Rückseitendurchkontaktierung 125, der Pufferschicht 34 und dem leitfähigen Merkmal 84 gebildet. Die Bodenisolierschicht 128 wird dann strukturiert, um eine Öffnung zu bilden, die die Rückseitendurchkontaktierung 125 freilegt. Die Öffnung über der Rückseitendurchkontaktierung 125 kann dann von einem leitfähigen Material, wie Wolfram, Kobalt, Ruthenium, Iridium, Molybdän, Kupfer, Aluminium oder Kombinationen davon, durch einen geeigneten Prozess, wie Abscheidung oder Elektroplattierung, gefüllt werden, um das leitfähige Merkmal 127 zu bilden. In manchen Ausführungsformen ist eine Sperr- oder Seed-Schicht vor Füllen des leitfähigen Materials gebildet, wie eine Kupfer-Seed-Schicht, wenn das leitfähige Material Kupfer ist. In manchen Ausführungsformen liegt das leitfähige Merkmal 127 über der Sperrschicht 34 und/oder dem Isolationsgebiet 36 an gegenüberliegenden Seiten der Rückseitendurchkontaktierung 125.
  • 20 ist eine Veranschaulichung eines Halbleiterprozesssystems 3200 gemäß einer Ausführungsform. Das Halbleiterprozesssystem 3200 kann genutzt werden, um die gesteuerten ALE-Prozesse durchzuführen, die verwendet werden, um die GAA-Bauelemente 20N, 20C, 20D zu bilden, wie in Bezug auf 1A-19 beschrieben. Das Halbleiterprozesssystem 3200 weist eine Prozesskammer 3202 auf, die ein Innenvolumen 3203 aufweist. Eine Stütze 3206 ist innerhalb des Innenvolumens 3203 positioniert und konfiguriert, ein Substrat 3204 während eines Dünnfilmätzprozesses zu stützen. Das Halbleiterprozesssystem 3200 ist konfiguriert, einen Dünnfilm auf dem Substrat 3204 zu ätzen, wie die High-k-Abdeckschicht, die verwendet wird, um die zweite IL 240 oder die Austrittsarbeitssperrschicht 700 zu bilden. Das Halbleiterprozesssystem 3200 weist ein Steuerungssystem 3224 auf, das Dünnfilmätzparameter dynamisch anpasst. Details des Steuersystems 3224 sind nach Beschreibung des Betriebs des Halbleiterprozesssystems 3200 bereitgestellt.
  • In einer Ausführungsform weist das Halbleiterprozesssystem 3200 eine erste Fluidquelle 3208 und eine zweite Fluidquelle 3210 auf. Die erste Fluidquelle 3208 versorgt ein erstes Fluid in das Innenvolumen 3203. Die zweite Fluidquelle 3210 versorgt ein zweites Fluid in das Innenvolumen 3203. Das erste und das zweite Fluid tragen beide zum Ätzen eines Dünnfilms auf dem Substrat 3204 bei. Während 20 Fluidquellen 3208 und 3210 veranschaulicht, können in der Praxis die Fluidquellen 3208 und 3210 andere Materialien als Fluida enthalten oder versorgen. Zum Beispiel können die Fluidquellen 3208 und 3210 Materialquellen aufweisen, die alle Materialien für die Ätzprozesse bereitstellen.
  • In einer Ausführungsform ist das Halbleiterprozesssystem 3200 ein Atomschichtätzsystem (ALE-System), das ALE-Prozesse durchführt. Das ALE-System führt Ätzprozesse in Zyklen durch. Jeder Zyklus umfasst, ein erstes Ätzfluid von der Fluidquelle 3208 zu strömen, gefolgt davon, das erste Ätzfluid aus der Ätzkammer zu spülen, indem das Spülgas von einer oder beiden der Spülquellen 3212 und 3224 geströmt wird, gefolgt davon, ein zweites Ätzfluid von der Fluidquelle 3210 zu strömen, gefolgt davon, das zweite Ätzfluid aus der Ätzkammer zu spülen, indem das Spülgas von einer oder beiden der Spülquellen 3212 und 3224 geströmt wird. Dies entspricht einem einzelnen ALE-Zyklus. Jeder Zyklus ätzt eine Atom- oder Molekularschicht von dem Dünnfilm, der geätzt wird. Ein spezifisches Beispiel des ALE-Zyklus ist in 22 veranschaulicht.
  • Die Parameter eines Dünnfilms, der von dem Halbleiterprozesssystem 3200 erzeugt wird, können von einer großen Zahl von Prozessbedingungen beeinträchtigt werden. Die Prozessbedingungen können umfassen, sind aber nicht begrenzt auf, eine Menge an Fluid oder Material, das in den Fluidquellen 3208, 3210 bleibt, eine Flussrate von Fluid oder Material von den Fluidquellen 3208, 3210, den Druck von Fluida, die von den Fluidquellen 3208 und 3210 bereitgestellt werden, die Länge von Röhren oder Leitungen, die Fluid oder Material in die Prozesskammer 3203 befördern, das Alter einer Ampulle, die die Prozesskammer 3203 definiert oder darin aufgewiesen ist, die Temperatur in der Prozesskammer 3202, die Feuchtigkeit in der Prozesskammer 3202, den Druck innerhalb der Prozesskammer 3202, Lichtabsorption und Reflexion innerhalb der Prozesskammer 3202, Oberflächenmerkmale des Halbleiterwafers 3204, die Zusammensetzung von Materialien, die von den Fluidquellen 3208 und 3210 bereitgestellt werden, die Phase von Materialien, die von den Fluidquellen 3208 und 3210 bereitgestellt werden, die Dauer des Ätzprozesses, die Dauer individueller Phasen des Ätzprozesses, und verschiedene andere Faktoren, umfassend die Faktoren, die in Bezug auf 20 beschrieben sind, oder nicht spezifisch oben aufgelistete Faktoren.
  • Die Kombination der verschiedenen Prozessbedingungen während des Ätzprozesses bestimmt die verbleibende Dicke eines Dünnfilms, der von dem ALE-Prozess geätzt wird. Es ist möglich, dass Prozessbedingungen in Dünnfilmen resultieren können, die keine verbleibenden Dicken aufweisen, die in Zielparameter fallen. Falls das geschieht, dann können ICs, die von dem Halbleiterwafer 3204 gebildet sind, nicht ordentlich funktionieren. Die Qualität von Chargen von Halbleiterwafern kann leiden. In manchen Fällen könnten manche Halbleiterwafer entsorgt werden müssen.
  • Das Halbleiterprozesssystem 3200 nutzt das Steuersystem 3224, um dynamisch Prozessbedingungen anzupassen, um sicherzustellen, dass Ätzprozesse in Dünnfilmen resultieren, die Parameter oder Eigenschaften aufweisen, die in Zielparameter oder - eigenschaften fallen. Das Steuersystem 3224 ist mit Verarbeitungsausrüstung verbunden, die mit dem Halbleiterprozesssystem 3200 verknüpft ist. Die Verarbeitungsausrüstung kann Komponenten aufweisen, die in 2A gezeigt sind. Das Steuersystem 3224 kann die Flussrate von Material von den Fluidquellen 3208 und 3210, die Temperatur von Materialien, die von den Fluidquellen 3208 und 3210 versorgt werden, den Druck von Fluida, die von den Fluidquellen 3208 und 3210 bereitgestellt werden, die Flussrate von Material von Spülquellen 3212 und 3214, die Dauer von Fluss von Materialien von den Fluidquellen 3208 und 3210 und den Spülquellen 3212 und 3214, die Temperatur innerhalb der Prozesskammer 3202, den Druck innerhalb der Prozesskammer 3202, die Feuchtigkeit innerhalb der Prozesskammer 3203 und andere Aspekte des Dünnfilmätzprozesses steuern. Das Steuersystem 3224 steuert diese Prozessparameter, sodass der Dünnfilmätzprozess in einem Dünnfilm resultiert, der Zielparameter aufweist, wie eine verbleibende Zieldicke, eine Zielzusammensetzung, eine Zielkristallausrichtung usw. Weitere Details bezüglich des Steuersystems sind in Bezug auf 22-23 bereitgestellt.
  • In einer Ausführungsform ist das Steuersystem 224 kommunikativ mit der ersten und der zweiten Fluidquelle 3208, 3210 über einen oder mehrere Kommunikationskanäle 3225 gekoppelt. Das Steuersystem 3224 kann Signale an die erste Fluidquelle 3208 und die zweite Fluidquelle 3210 über die Kommunikationskanäle 3225 senden. Das Steuersystem 3224 kann Funktionalität der ersten und der zweiten Fluidquelle 3208, 3210 zum Teil in Antwort auf die Sensorsignale von einem Nebenproduktsensor 3222 steuern.
  • In einer Ausführungsform kann das Halbleiterprozesssystem 3200 ein(e) oder mehrere Ventile, Pumpen oder andere Flusssteuermechanismen zum Steuern der Flussrate des ersten Fluids von der ersten Fluidquelle 3208 aufweisen. Diese Flusssteuermechanismen können Teil der Fluidquelle 3208 sein oder können separat von der Fluidquelle 3208 sein. Das Steuersystem 3224 kann kommunikativ mit diesen Flusssteuermechanismen oder mit Systemen gekoppelt sein, die diese Flusssteuermechanismen steuern. Das Steuersystem 3224 kann die Flussrate des ersten Fluids durch Steuern dieser Mechanismen steuern. Das Steuersystem 3200 kann Ventile, Pumpen oder andere Flusssteuermechanismen aufweisen, die den Fluss des zweiten Fluids von der zweiten Fluidquelle 3210 auf dieselbe Weise steuern, wie zuvor in Bezug auf das erste Fluid und die erste Fluidquelle 3208 beschrieben wurde.
  • In einer Ausführungsform weist das Halbleiterprozesssystem 3200 einen Sammelmischer 3216 und einen Fluidverteiler 3218 auf. Der Sammelmischer 3216 empfängt das erste und zweite Fluid, entweder gemeinsam oder getrennt, von der ersten Fluidquelle 3208 und der zweiten Fluidquelle 3210. Der Sammelmischer 3216 stellt entweder das erste Fluid, das zweite Fluid oder ein Gemisch des ersten und zweiten Fluids dem Fluidverteiler 3218 bereit. Der Fluidverteiler 3218 empfängt ein Fluid oder mehrere Fluida von dem Sammelmischer 3216 und verteilt das eine Fluid oder die mehreren Fluida in das Innenvolumen 3203 der Prozesskammer 3202.
  • In einer Ausführungsform ist die erste Fluidquelle 3208 an den Sammelmischer 3216 durch einen ersten Fluidkanal 3230 gekoppelt. Der erste Fluidkanal 3230 befördert das erste Fluid von der Fluidquelle 3208 zu dem Sammelmischer 3216. Der erste Fluidkanal 3230 kann ein Rohr, Schlauch oder ein anderer geeigneter Kanal zur Durchleitung des ersten Fluids von der ersten Fluidquelle 3208 zu dem Sammelmischer 3216 sein. Die zweite Fluidquelle 3210 ist mit dem Sammelmischer 3216 durch einen zweiten Fluidkanal 3232 gekoppelt. Der zweite Fluidkanal 3232 befördert das zweite Fluid von der zweiten Fluidquelle 3210 zu dem Sammelmischer 3216.
  • In einer Ausführungsform ist der Sammelmischer 3216 mit dem Fluidverteiler 3218 durch eine dritte Fluidleitung 3234 gekoppelt. Die dritte Fluidleitung 3234 befördert Fluid von dem Sammelmischer 3216 zu dem Fluidverteiler 3218. Die dritte Fluidleitung 3234 kann das erste Fluid, das zweite Fluid, ein Gemisch des ersten und des zweiten Fluids, oder andere Fluida befördern, wie unten detaillierter beschrieben wird.
  • Die erste und zweite Fluidquelle 3208, 3210 können Fluidbehälter aufweisen. Die Fluidbehälter können das erste und das zweite Fluid speichern. Die Fluidbehälter können selektiv das erste und das zweite Fluid ausgeben.
  • In einer Ausführungsform weist das Halbleiterprozesssystem 3200 eine erste Spülquelle 3212 und die zweite Spülquelle 3214 auf. Die erste Spülquelle ist mit der ersten Fluidleitung 3230 durch erste Spülleitung 3236 gekoppelt. Die zweite Spülquelle ist mit der Fluidleitung 3232 durch zweite Spülleitung 3238 gekoppelt. In der Praxis können die erste und zweite Spülquelle eine einzelne Spülquelle sein.
  • In einer Ausführungsform versorgen die erste und die zweite Spülquelle 3212, 3214 ein Spülgas in das Innenvolumen 3203 der Prozesskammer 3202. Das Spülfluid ist ein Fluid, das ausgewählt wird, um das erste Fluid, das zweite Fluid, Nebenprodukte des ersten oder zweiten Fluids oder andere Fluida aus dem Innenvolumen 3203 der Prozesskammer 3202 zu spülen oder zu befördern. Das Spülfluid ist ausgewählt, nicht mit dem Substrat 3204, der Gate-Metallschicht auf dem Substrat 3204, dem ersten und zweiten Fluid und Nebenprodukten dieses ersten oder zweiten Fluids zu reagieren. Dementsprechend kann das Spülfluid ein Inertgas sein, umfassend, aber nicht begrenzt auf, Ar oder N2.
  • Während 20 eine erste Fluidquelle 3208 und eine zweite Fluidquelle 3210 veranschaulicht, kann in der Praxis das Halbleiterprozesssystem 3200 andere Zahlen von Fluidquellen aufweisen. Zum Beispiel kann das Halbleiterprozesssystem 3200 nur eine einzelne Fluidquelle oder mehr als zwei Fluidquellen aufweisen. Dementsprechend kann das Halbleiterprozesssystem 3200 eine unterschiedliche Zahl als zwei Fluidquellen aufweisen, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen.
  • 21 ist ein Graph, der einen Zyklus eines ALE-Prozesses gemäß einer Ausführungsform veranschaulicht, der von dem Halbleiterprozesssystem 3200 durchgeführt wird. Bei Zeit T1 beginnt das erste Ätzfluid zu strömen. In dem Beispiel von 2B ist das erste Ätzfluid WCl5. Das erste Ätzfluid strömt von der Fluidquelle 3208 in das Innenvolumen 3203. In dem Innenvolumen 3203 reagiert das erste Ätzfluid mit der obersten freigelegten Schicht der High-k-Abdeckschicht (z.B. TiSiN) oder der Austrittsarbeitssperrschicht 700 (z.B. TiN). Bei Zeit T2 stoppt das erste Ätzfluid WCl5 zu strömen. In einem Beispiel ist die Zeit, die zwischen T1 und T2 vergangen ist, zwischen 1 s und 10 s.
  • Bei Zeit T3 beginnt das Spülgas zu strömen. Das Spülgas strömt von einer oder beiden der Spülquellen 3212 und 3224. In einem Beispiel ist das Spülgas eines von Argon, N2 oder einem anderen Inertgas, das das erste Ätzfluid WCl5 spülen kann, ohne mit der High-k-Abdeckschicht (z.B. TiSiN) oder der Austrittsarbeitssperrschicht 700 (z.B. TiN) zu reagieren. Bei Zeit T4 stoppt das Spülgas zu strömen. In einem Beispiel ist die Zeit, die zwischen T3 und T4 vergangen ist, zwischen 2 s und 15 s.
  • Bei Zeit T5 strömt das zweite Ätzfluid in das Innenvolumen 3203. Das zweite Ätzfluid strömt von der Fluidquelle 3210 in das Innenvolumen 3203. In einem Beispiel ist das zweite Ätzfluid O2. Das O2 reagiert mit der obersten Atom- oder Molekularschicht der Titannitridschicht 124 und schließt das Ätzen der obersten Atom- oder Molekularschicht der Titannitridschicht 124 ab. Bei Zeit T6 stoppt das zweite Ätzfluid zu strömen. In einem Beispiel ist die Zeit, die zwischen T5 und T6 vergangen ist, zwischen 1 s und 10 s.
  • Bei Zeit T7 strömt das Spülgas wieder und spült das zweite Ätzfluid aus dem Innenvolumen 3203. Bei Zeit T8 stoppt das Spülgas zu strömen. Die Zeit zwischen T1 und T8 entspricht einem einzelnen ALE-Zyklus.
  • In der Praxis kann ein ALE-Prozess zwischen 5 und 50 Zyklen umfassen, abhängig von der Anfangsdicke der High-k-Abdeckschicht (z.B. TiSiN) oder der Austrittsarbeitssperrschicht 700 (z.B. TiN) und der gewünschten letztendlichen Dicke der High-k-Abdeckschicht (z.B. TiSiN) oder der Austrittsarbeitssperrschicht 700 (z.B. TiN). Jeder Zyklus entfernt eine Atom- oder Molekularschicht der High-k-Abdeckschicht (z.B. TiSiN) oder der Austrittsarbeitssperrschicht 700 (z.B. TiN). Andere Materialien, Prozesse und vergangene Zeiten können genutzt werden, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen.
  • 22 ist ein Blockdiagramm des Steuersystems 3224 von 2A, gemäß einer Ausführungsform. Das Steuersystem 3224 von 22 ist konfiguriert, Betrieb des Halbleiterprozesssystems 3200 beim Durchführen von ALE-Prozessen zu steuern, um die GAA-Bauelemente 20N, 20C, 20D von 1A-1B gemäß einer Ausführungsform zu bilden. Das Steuersystem 3224 nutzt Maschinenlernen, um Parameter des Halbleiterprozesssystems 3200 anzupassen. Das Steuersystem 3224 kann Parameter des Halbleiterprozesssystems 3200 zwischen ALE-Durchläufen oder sogar zwischen ALE-Zyklen anpassen, um sicherzustellen, dass eine Dünnfilmschicht, die von dem ALE-Prozess gebildet wird, in ausgewählte Spezifikationen fällt.
  • In einer Ausführungsform weist das Steuersystem 3224 ein Analysemodell 3302 und ein Trainingsmodul 3304 auf. Das Trainingsmodul 3304 trainiert das Analysemodell 3302 mit einem Maschinenlernprozess. Der Maschinenlernprozess trainiert das Analysemodell 3302, Parameter für einen ALE-Prozess auszuwählen, die in einem Dünnfilm resultieren werden, der ausgewählte Eigenschaften aufweist. Obwohl das Trainingsmodul 3304 gezeigt ist, von dem Analysemodell 3302 getrennt zu sein, kann das Trainingsmodul 3304 in der Praxis Teil des Analysemodells 3302 sein.
  • Das Steuersystem 3224 weist Trainingssatzdaten 3306 auf, oder speichert diese. Die Trainingssatzdaten 3306 weisen historische Dünnfilmdaten 3308 und historische Prozessbedingungsdaten 3310 auf. Die historischen Dünnfilmdaten 3308 weisen Daten bezüglich Dünnfilmen auf, die aus ALE-Prozessen resultieren. Die historischen Prozessbedingungsdaten 3310 weisen Daten bezüglich Prozessbedingungen, während der ALE-Prozesse auf, die die Dünnfilme erzeugt haben. Wie unten detaillierter erläutert wird, nutzt das Trainingsmodul 3304 die historischen Dünnfilmdaten 3308 und die historischen Prozessbedingungsdaten 3310, um das Analysemodell 3302 mit einem Maschinenlernprozess zu trainieren.
  • In einer Ausführungsform weisen die historischen Dünnfilmdaten 3308 Daten bezüglich der verbleibenden Dicke zuvor geätzter Dünnfilme auf. Zum Beispiel, während Betrieb einer Halbleiterfertigungseinrichtung, können Tausende oder Millionen von Halbleiterwafern im Laufe einiger Monate oder Jahre verarbeitet werden. Jeder der Halbleiterwafer kann Dünnfilme aufweisen, die von ALE-Prozessen geätzt werden. Nach jedem ALE-Prozess werden die Dicken der Dünnfilme als Teil eines Qualitätskontrollprozesses gemessen. Die historischen Dünnfilmdaten 3308 weisen die restlichen Dicken jedes der Dünnfilme auf, die von ALE-Prozessen geätzt werden. Dementsprechend können die historischen Dünnfilmdaten 3308 Dickendaten für eine große Zahl von Dünnfilmen aufweisen, die von ALE-Prozessen geätzt werden.
  • In einer Ausführungsform können die historischen Dünnfilmdaten 3308 auch Daten bezüglich der Dicke von Dünnfilmen bei Zwischenstufen der Dünnfilmätzprozesse aufweisen. Zum Beispiel kann ein ALE-Prozess eine große Zahl von Ätzzyklen, während denen individuelle Schichten des Dünnfilms geätzt werden, aufweisen. Die historischen Dünnfilmdaten 3308 können Dickendaten für Dünnfilme nach individuellen Ätzzyklen oder Gruppen von Ätzzyklen aufweisen. Daher weisen die historischen Dünnfilmdaten 3308 nicht nur Daten bezüglich der Gesamtdicke eines Dünnfilms nach Abschluss eines ALE-Prozesses auf, sondern können auch Daten bezüglich der Dicke des Dünnfilms bei verschiedenen Stufen des ALE-Prozesses aufweisen.
  • In einer Ausführungsform weisen die historischen Dünnfilmdaten 3308 Daten bezüglich der Zusammensetzung der verbleibenden Dünnfilme auf, die von ALE-Prozessen geätzt werden. Nachdem ein Dünnfilm geätzt ist, können Messungen angestellt werden, um die elementare oder molekulare Zusammensetzung der Dünnfilme zu bestimmen. Erfolgreiches Ätzen der Dünnfilme resultiert in einem Dünnfilm, der bestimmte verbleibende Dicken aufweist. Erfolglose Ätzprozesse können in einem Dünnfilm resultieren, der die spezifizierten Proportionen von Elementen oder Verbindungen nicht aufweist. Die historischen Dünnfilmdaten 3308 können Daten von Messungen aufweisen, die die Elemente oder Verbindungen anzeigen, die die verschiedenen Dünnfilme begründen.
  • In einer Ausführungsform weisen die historischen Prozessbedingungen 3310 verschiedene Prozessbedingungen oder Parameter während ALE-Prozessen auf, die die Dünnfilme ätzen, die mit den historischen Dünnfilmdaten 3308 verknüpft sind. Dementsprechend können für jeden Dünnfilm, der Daten in den historischen Dünnfilmdaten 3308 aufweist, die historischen Prozessbedingungsdaten 3310 die Prozessbedingungen oder - parameter aufweisen, die während Ätzens des Dünnfilms vorhanden waren. Zum Beispiel können die historischen Prozessbedingungsdaten 3310 Daten bezüglich des Drucks, der Temperatur und Fluidflussraten innerhalb der Prozesskammer während ALE-Prozessen aufweisen.
  • Die historischen Prozessbedingungsdaten 3310 können Daten bezüglich verbleibender Mengen von Vorproduktmaterial in den Fluidquellen während ALE-Prozessen aufweisen. Die historischen Prozessbedingungsdaten 3310 können Daten bezüglich des Alters der Prozesskammer 3202, der Zahl von Ätzprozessen, die in der Prozesskammer 3202 durchgeführt wurden, einer Zahl von Ätzprozessen, die in der Prozesskammer 3202 seit dem letzten Reinigungszyklus der Prozesskammer 3202 durchgeführt wurden, oder anderer Daten bezüglich der Prozesskammer 3202 aufweisen. Die historischen Prozessbedingungsdaten 3310 können Daten bezüglich Verbindungen oder Fluida, die in die Prozesskammer 3202 während des Ätzprozesses eingebracht wurden, aufweisen. Die Daten bezüglich der Verbindungen können Verbindungstypen, Phasen von Verbindungen (fest, gasförmig oder flüssig), Verbindungsgemische oder andere Aspekte bezüglich Verbindungen oder Fluida, die in die Prozesskammer 3202 eingebracht werden, aufweisen. Die historischen Prozessbedingungsdaten 3310 können Daten bezüglich der Feuchtigkeit innerhalb der Prozesskammer 3202 während ALE-Prozessen aufweisen. Die historischen Prozessbedingungsdaten 3310 können Daten bezüglich Lichtabsorption, Lichtadsorption und Lichtreflexion bezüglich der Prozesskammer 3202 aufweisen. Die historischen Prozessbedingungsdaten 3326 können Daten bezüglich der Länge von Rohren, Schläuchen oder Leitungen aufweisen, die Verbindungen oder Fluida während ALE-Prozessen in die Prozesskammer 3202 befördern. Die historischen Prozessbedingungsdaten 3310 können Daten bezüglich der Bedingungen für Trägergase aufweisen, die Verbindungen oder Fluida während ALE-Prozessen in die Prozesskammer 3202 befördern.
  • In einer Ausführungsform können historische Prozessbedingungsdaten 3310 Prozessbedingungen für jeden einer Vielzahl von individuellen Zyklen eines einzelnen ALE-Prozesses aufweisen. Dementsprechend können die historischen Prozessbedingungsdaten 3310 Prozessbedingungsdaten für eine sehr große Zahl von ALE-Zyklen aufweisen.
  • In einer Ausführungsform verbinden die Trainingssatzdaten 3306 die historischen Dünnfilmdaten 3308 mit den historischen Prozessbedingungsdaten 3310. Mit anderen Worten, die Dünnfilmdicke, Materialzusammensetzung oder Kristallstruktur, die mit einem Dünnfilm in den historischen Dünnfilmdaten 3308 verknüpft ist, ist (z.B. durch Markierung) mit den Prozessbedingungsdaten verbunden, die mit diesem Ätzprozess verknüpft sind. Wie unten detaillierter vorgebracht wird, können die markierten Trainingssatzdaten in einem Maschinenlernprozess genutzt werden, um das Analysemodell 3302 zu trainieren, Halbleiterprozessbedingungen vorherzusagen, die in ordentlich gebildeten Dünnfilmen resultieren werden.
  • In einer Ausführungsform weist das Steuersystem 3324 Verarbeitungsressourcen 3312, Speicherressourcen 3314 und Kommunikationsressourcen 3316 auf. Die Verarbeitungsressourcen 3312 können eine(n) oder mehrere Steuerungen oder Prozessoren aufweisen. Die Verarbeitungsressourcen 3312 sind konfiguriert, Softwareanweisungen auszuführen, Daten zu verarbeiten, Dünnfilmätzungssteuerentscheidungen zu treffen, Signalverarbeitung durchzuführen, Daten von Speicher zu lesen, Daten zu Speicher zu schreiben und andere Verarbeitungsbetriebe durchzuführen. Die Verarbeitungsressourcen 3312 können physische Verarbeitungsressourcen 3312 aufweisen, die an einem Standort oder bei einer Einrichtung des Halbleiterprozesssystems 3200 liegen. Die Verarbeitungsressourcen können virtuelle Verarbeitungsressourcen 3312 fern von dem Standort des Halbleiterprozesssystems 3200 oder einer Einrichtung, bei der das Halbleiterprozesssystem 3200 liegt, aufweisen. Die Verarbeitungsressourcen 3312 können Cloud-basierte Verarbeitungsressourcen aufweisen, die Prozessoren und Server aufweisen, auf die über eine oder mehrere Cloud-Rechenplattformen zugegriffen wird.
  • In einer Ausführungsform können die Speicherressourcen 3314 einen oder mehrere computerlesbare Speicher aufweisen. Die Speicherressourcen 3314 sind konfiguriert, Softwareanweisungen zu speichern, die mit der Funktion des Steuersystems und dessen Komponenten verknüpft sind, aufweisend, aber nicht begrenzt auf, das Analysemodell 3302. Die Speicherressourcen 3314 können Daten speichern, die mit der Funktion des Steuersystems 3224 und dessen Komponenten verknüpft sind. Die Daten können die Trainingssatzdaten 3306, aktuelle Prozessbedingungsdaten und beliebige andere Daten, die mit dem Betrieb des Steuersystems 3224 oder beliebigen von dessen Komponenten verknüpft sind. Die Speicherressourcen 3314 können physische Speicherressourcen aufweisen, die bei dem Standort oder der Einrichtung des Halbleiterprozesssystems 3200 liegen. Die Speicherressourcen können virtuelle Speicherressourcen aufweisen, die fern von dem Standort oder der Einrichtung des Halbleiterprozesssystems 3200 liegen. Die Speicherressourcen 3314 können Cloud-basierte Speicherressourcen aufweisen, auf die über eine oder mehrere Cloud-Rechenplattformen zugegriffen wird.
  • In einer Ausführungsform können die Kommunikationsressourcen Ressourcen aufweisen, die dem Steuersystem 3224 ermöglichen, mit Ausrüstung zu kommunizieren, die mit dem Halbleiterprozesssystem 3200 verknüpft ist. Zum Beispiel können die Kommunikationsressourcen 3316 kabelgebundene und drahtlose Kommunikationsressourcen aufweisen, die dem Steuersystem 3224 ermöglichen, die Sensordaten zu empfangen, die mit dem Halbleiterprozesssystem 3200 verknüpft sind, und Ausrüstung des Halbleiterprozesssystems 3200 zu steuern. Die Kommunikationsressourcen 3316 können dem Steuersystem 3224 ermöglichen, den Fluss von Fluida oder anderem Material von den Fluidquellen 3308 und 3310 und von den Spülquellen 3312 und 3314 zu steuern. Die Kommunikationsressourcen 3316 können dem Steuersystem 3224 ermöglichen, Heizelemente, Spannungsquellen, Ventile, Abgaskanäle, Wafertransferausrüstung und beliebige andere Ausrüstung, die mit dem Halbleiterprozesssystem 3200 verknüpft ist, zu steuern. Die Kommunikationsressourcen 3316 können dem Steuersystem 3224 ermöglichen, mit fernen Systemen zu kommunizieren. Die Kommunikationsressourcen 3316 können aufweisen, oder Kommunikation erleichtern über, ein oder mehrere Netzwerke, wie Kabelnetzwerke, drahtlose Netzwerke, das Internet oder ein Intranet. Die Kommunikationsressourcen 3316 können Komponenten des Steuersystems 3224 ermöglichen, miteinander zu kommunizieren.
  • In einer Ausführungsform ist das Analysemodell 3302 über die Verarbeitungsressourcen 3312, die Speicherressourcen 3314 und die Kommunikationsressourcen 3316 implementiert. Das Steuersystem 3224 kann ein verteiltes Steuersystem mit Komponenten und Ressourcen und Standorten fern voneinander und von dem Halbleiterprozesssystem 3200 sein.
  • 23 ist ein Blockdiagramm, das Betriebsaspekte und Trainingsaspekte des Analysemodells 3302 von 22 gemäß einer Ausführungsform veranschaulicht. Das Analysemodell 3302 kann verwendet werden, um Parameter für ALE-Prozesse auszuwählen, die von dem Halbleiterprozesssystem 3200 von 2A durchgeführt werden, um die GAA-Bauelemente 20N, 20C, 20D von 1A-1B zu bilden. Wie zuvor beschrieben, weisen die Trainingssatzdaten 3306 Daten bezüglich einer Vielzahl von zuvor durchgeführten Dünnfilmätzprozessen auf. Jeder zuvor durchgeführte Dünnfilmätzprozess hat mit bestimmten Prozessbedingungen stattgefunden und in einem Dünnfilm resultiert, der eine bestimmte Eigenschaft aufweist. Die Prozessbedingungen für jeden zuvor durchgeführten Dünnfilmätzprozess werden in einen jeweiligen Prozessbedingungsvektor 3352 formatiert. Der Prozessbedingungsvektor weist eine Vielzahl von Datenfeldern 3354 auf. Jedes Datenfeld 3354 entspricht einer bestimmten Prozessbedingung.
  • Das Beispiel von 23 veranschaulicht einen einzelnen Prozessbedingungsvektor 3352, der an das Analysemodell 3302 während des Trainingsprozesses weitergegeben wird. In dem Beispiel von 23 weist der Prozessbedingungsvektor 3352 neun Datenfelder 3354 auf. Ein erstes Datenfeld 3354 entspricht der Temperatur während des zuvor durchgeführten Dünnfilmätzprozesses. Ein zweites Datenfeld 3356 entspricht dem Druck während des zuvor durchgeführten Dünnfilmätzprozesses. Ein drittes Datenfeld 3354 entspricht der Feuchtigkeit während des zuvor durchgeführten Dünnfilmätzprozesses. Das vierte Datenfeld 3354 entspricht der Flussrate von Ätzmaterialien während des zuvor durchgeführten Dünnfilmätzprozesses. Das fünfte Datenfeld 3354 entspricht der Phase (flüssig, fest oder gasförmig) von Ätzmaterialien während des zuvor durchgeführten Dünnfilmätzprozesses. Das sechste Datenfeld 3354 entspricht dem Alter der Ampulle, die in dem zuvor durchgeführten Dünnfilmätzprozess verwendet wurde. Das siebte Datenfeld 3354 entspricht einer Größe eines Ätzbereichs auf einem Wafer während des zuvor durchgeführten Dünnfilmätzprozesses. Das achte Datenfeld 3354 entspricht der Dichte von Oberflächenmerkmalen des Wafers, der während des zuvor durchgeführten Dünnfilmätzprozesses genutzt wurde. Das neunte Datenfeld entspricht dem Winkel von Seitenwänden von Oberflächenmerkmalen während des zuvor durchgeführten Dünnfilmätzprozesses. In der Praxis kann jeder Prozessbedingungsvektor 3352 mehr oder weniger Datenfelder aufweisen, als in 23 gezeigt sind, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Jeder Prozessbedingungsvektor 3352 kann unterschiedliche Prozessbedingungstypen aufweisen, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Die bestimmten Prozessbedingungen, die in 23 veranschaulicht sind, sind bloß mittels Beispiel angegeben. Jede Prozessbedingung ist durch einen numerischen Wert in dem entsprechenden Datenfeld 3354 dargestellt. Für Bedingungstypen die von Natur aus nicht in Zahlen dargestellt sind, wie Materialphase, kann eine Zahl zu jeder möglichen Phase zugewiesen werden.
  • Das Analysemodell 3302 weist eine Vielzahl von neuralen Schichten 3356a-e auf. Jede neurale Schicht weist eine Vielzahl von Knoten 3358 auf. Jeder Knoten 3358 kann auch ein Neuron genannt werden. Jeder Knoten 3358 von der ersten neuralen Schicht 3356a empfängt die Datenwerte für jedes Datenfeld von dem Prozessbedingungsvektor 3352. Dementsprechend, in dem Beispiel von 23, empfängt jeder Knoten 3358 von der ersten neuralen Schicht 3356a neun Datenwerte, weil der Prozessbedingungsvektor 3352 neun Datenfelder aufweist. Jedes Neuron 3358 weist eine jeweilige interne mathematische Funktion auf, die in 23 mit F(x) markiert ist. Jeder Knoten 3358 der ersten neuralen Schicht 3356a erzeugt einen Skalarwert, indem die interne mathematische Funktion F(x) auf die Datenwerte von den Datenfeldern 3354 des Prozessbedingungsvektors 3352 angewendet wird. Weitere Details bezüglich der internen mathematischen Funktionen F(x) werden unten bereitgestellt.
  • Jeder Knoten 3358 der zweiten neuralen Schicht 3356b empfängt die Skalarwerte, die von jedem Knoten 3358 der ersten neuralen Schicht 3356a erzeugt werden. Dementsprechend empfängt in dem Beispiel von 23 jeder Knoten der zweiten neuralen Schicht 3356b vier Skalarwerte, weil es vier Knoten 3358 in der ersten neuralen Schicht 3356a gibt. Jeder Knoten 3358 der zweiten neuralen Schicht 3356b erzeugt einen Skalarwert, indem er die jeweilige interne mathematische Funktion F(x) auf die Skalarwerte von der ersten neuralen Schicht 3356a anwendet.
  • Jeder Knoten 3358 der dritten neuralen Schicht 3356c empfängt die Skalarwerte, die von jedem Knoten 3358 der zweiten neuralen Schicht 3356b erzeugt werden. Dementsprechend empfängt in dem Beispiel von 23 jeder Knoten der dritten neuralen Schicht 3356c fünf Skalarwerte, weil es fünf Knoten 3358 in der zweiten neuralen Schicht 3356b gibt. Jeder Knoten 3358 der dritten neuralen Schicht 3356c erzeugt einen Skalarwert, indem er die jeweilige interne mathematische Funktion F(x) auf die Skalarwerte von den Knoten 3358 der zweiten neuralen Schicht 3356b anwendet.
  • Jeder Knoten 3358 der neuralen Schicht 3356d empfängt die Skalarwerte, die von jedem Knoten 3358 der vorigen neuralen Schicht (nicht gezeigt) erzeugt werden. Jeder Knoten 3358 der neuralen Schicht 3356d erzeugt einen Skalarwert, indem er die jeweilige interne mathematische Funktion F(x) auf die Skalarwerte von den Knoten 3358 der zweiten neuralen Schicht 3356b anwendet.
  • Die letzte neurale Schicht weist nur einen einzelnen Knoten 3358 auf. Die letzte neurale Schicht empfängt die Skalarwerte, die von jedem Knoten 3358 der vorigen neuralen Schicht 3356d erzeugt werden. Der Knoten 3358 der letzten neuralen Schicht 3356e erzeugt einen Datenwert 3368, indem er eine mathematische Funktion F(x) auf die Skalarwerte anwendet, die von den Knoten 3358 der neuralen Schicht 3356d empfangen werden.
  • In dem Beispiel von 23 entspricht der Datenwert 3368 der vorhergesagten verbleibenden Dicke eines Dünnfilms, der von Prozessbedingungsdaten entsprechend Werten, die in dem Prozessbedingungsvektor 3352 aufgewiesen sind, erzeugt wird. In anderen Ausführungsformen kann die letzte neurale Schicht 3356e mehrere Datenwerte erzeugen, die jeweils einer bestimmten Dünnfilmeigenschaft entsprechen, wie Dünnfilmkristallausrichtung, Dünnfilmeinheitlichkeit oder anderen Eigenschaften eines Dünnfilms. Die letzte neurale Schicht 3356e wird einen jeweiligen Knoten 3358 für jeden Ausgabedatenwert aufweisen, der zu erzeugen ist. In dem Fall einer vorhergesagten Dünnfilmdicke können Techniker Einschränkungen bereitstellen, die bestimmen, dass die vorhergesagte Dünnfilmdicke 3368 in eine ausgewählte Spanne fallen muss, wie in einem Beispiel zwischen 0 nm und 50 nm. Das Analysemodell 3302 wird interne Funktionen F(x) anpassen, um sicherzustellen, dass der Datenwert 3368, der der vorhergesagten Dünnfilmdicke entspricht, in die bestimmte Spanne fällt.
  • Während des Maschinenlernprozesses vergleicht das Analysemodell die vorhergesagte verbleibende Dicke in dem Datenwert 3368 mit der tatsächlichen verbleibenden Dicke des Dünnfilms, wie durch den Datenwert 3370 angezeigt. Wie zuvor vorgebracht, weisen die Trainingssatzdaten 3306 für jeden Satz von historischen Prozessbedingungsdaten Dünnfilmeigenschaftsdaten auf, die die Eigenschaften des Dünnfilms anzeigen, der aus dem historischen Dünnfilmätzprozess resultiert. Dementsprechend weist das Datenfeld 3370 die tatsächliche verbleibende Dicke des Dünnfilms auf, der aus dem Ätzprozess resultiert, der in dem Prozessbedingungsvektor 3352 reflektiert ist. Das Analysemodell 3302 vergleicht die vorhergesagte verbleibende Dicke von dem Datenwert 3368 mit der tatsächlichen verbleibenden Dicke von dem Datenwert 3370. Das Analysemodell 3302 erzeugt einen Fehlerwert 3372, der den Fehler oder Unterschied zwischen der vorhergesagten verbleibenden Dicke von dem Datenwert 3368 und der tatsächlichen verbleibenden Dicke von dem Datenwert 3370 anzeigt. Der Fehlerwert 3372 wird genutzt, um das Analysemodell 3302 zu trainieren.
  • Das Training des Analysemodells 3302 kann umfassender verstanden werden, indem die internen mathematischen Funktionen F(x) besprochen werden. Während alle der Knoten 3358 mit einer internen mathematischen Funktion F(x) markiert sind, ist die mathematische Funktion F(x) jedes Knotens einzigartig. In einem Beispiel weist jede interne mathematische Funktion die folgende Form auf: F ( x ) = x1 ∗ w1 + x2 ∗ w2 + … xn ∗ w1 + b .
    Figure DE102021107089A1_0001
  • In der Gleichung von oben entspricht jeder Wert x1-xn einem Datenwert, der von einem Knoten 3358 in der vorigen neuralen Schicht empfangen wird, oder im Fall der ersten neuralen Schicht 3356a, entspricht jeder Wert x1-xn einem jeweiligen Datenwert von den Datenfeldern 3354 des Prozessbedingungsvektors 3352. Dementsprechend ist n für einen gegebenen Knoten gleich der Zahl von Knoten in der vorigen neuralen Schicht. Die Werte w1-wn sind Skalargewichtungswerte, die mit einem entsprechenden Knoten der vorigen Schicht verknüpft sind. Das Analysemodell 3302 wählt die Werte der Gewichtungswerte w1-wn aus. Die Konstante b ist ein Skalarvorspannwert und kann auch mit einem Gewichtungswert multipliziert werden. Der Wert, der von einem Knoten 3358 erzeugt wird, basiert auf den Gewichtungswerten w1-wn. Dementsprechend weist jeder Knoten 3358 n Gewichtungswerte w1-wn auf. Obwohl oben nicht gezeigt, kann jede Funktion F(x) auch eine Aktivierungsfunktion aufweisen. Die vorgebrachte Summe in der Gleichung oben wird mit der Aktivierungsfunktion multipliziert. Beispiele von Aktivierungsfunktionen können bereinigte Lineareinheitsfunktionen (ReLU-Funktionen), sigmoidale Funktionen, hyperbolische Spannungsfunktionen oder andere Typen von Aktivierungsfunktionen aufweisen.
  • Nachdem der Fehlerwert 3372 berechnet wurde, passt das Analysemodell 3302 die Gewichtungswerte w1-wn für die verschiedenen Knoten 3358 der verschiedenen neuralen Schichten 3356a-3356e an. Nachdem das Analysemodell 3302 die Gewichtungswerte w1-wn anpasst, stellt das Analysemodell 3302 den Prozessbedingungsvektor 3352 wieder an die neurale Eingabeschicht 3356a bereit. Weil die Gewichtungswerte für die verschiedenen Knoten 3358 des Analysemodells 3302 unterschiedlich sind, wird die vorhergesagte verbleibende Dicke 3368 von der vorigen Iteration unterschiedlich sein. Das Analysemodell 3302 erzeugt wieder einen Fehlerwert 3372, indem es die tatsächliche verbleibende Dicke 3370 mit der vorhergesagten verbleibenden Dicke 3368 vergleicht.
  • Das Analysemodell 3302 passt wieder die Gewichtungswerte w1-wn an, die mit den verschiedenen Knoten 3358 verknüpft sind. Das Analysemodell 3302 verarbeitet wieder den Prozessbedingungsvektor 3352 und erzeugt eine vorhergesagte verbleibende Dicke 3368 und einen verknüpften Fehlerwert 3372. Der Trainingsprozess weist auf, die Gewichtungswerte w1-wn in Iterationen anzupassen, bis der Fehlerwert 3372 minimiert ist.
  • 23 veranschaulicht einen einzelnen Prozessbedingungsvektor 3352, der an das Analysemodell 3302 weitergegeben wird. In der Praxis weist der Trainingsprozess auf, eine große Zahl von Prozessbedingungsvektoren 3352 durch das Analysemodell 3302 weiterzugeben, eine vorhergesagte verbleibende Dicke 3368 für jeden Prozessbedingungsvektor 3352 zu erzeugen und einen verknüpften Fehlerwert 3372 für jede vorhergesagte verbleibende Dicke zu erzeugen. Der Trainingsprozess kann auch umfassen, einen angesammelten Fehlerwert zu erzeugen, der den Durchschnittsfehler für alle der vorhergesagten verbleibenden Dicken für ein Bündel von Prozessbedingungsvektoren 3352 anzeigt. Das Analysemodell 3302 passt die Gewichtungswerte w1-wn nach Verarbeitung jedes Bündels von Prozessbedingungsvektoren 3352 an. Der Trainingsprozess fährt fort, bis der Durchschnittsfehler über alle Prozessbedingungsvektoren 3352 kleiner als eine ausgewählte Schwellentoleranz ist. Wenn der Durchschnittsfehler kleiner als die ausgewählte Schwellentoleranz ist, ist das Training vom Analysemodell 3302 abgeschlossen und das Analysemodell ist trainiert, um akkurat die Dicke der Dünnfilme basierend auf den Prozessbedingungen vorherzusagen. Das Analysemodell 3302 kann dann verwendet werden, um Dünnfilmdicken vorherzusagen und Prozessbedingungen auszuwählen, die in einer gewünschten Dünnfilmdicke resultieren. Während Verwendung des trainierten Modells 3302 wird ein Prozessbedingungsvektor, der eine aktuelle Prozessbedingung für einen aktuell durchzuführenden Dünnfilmprozess darstellt und dasselbe Format bei dem Prozessbedingungsvektor 3352 aufweist, an das trainierte Analysemodell 3302 bereitgestellt. Das trainierte Analysemodell 3302 kann dann die Dicke eines Dünnfilms vorhersagen, die aus diesen Prozessbedingungen resultierten wird.
  • Ein bestimmtes Beispiel eines auf einem neuralen Netzwerk basierenden Analysemodells 302 wurde in Bezug auf 23 beschrieben. Jedoch können andere Typen von auf einem neuralen Netzwerk basierenden Analysemodellen oder Analysemodelle von anderen Typen als neuralen Netzwerken genutzt werden, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Darüber hinaus kann das neurale Netzwerk unterschiedliche Zahlen von neuralen Schichten aufweisen, die unterschiedliche Zahlen von Knoten aufweisen, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen.
  • 24 ist ein Ablaufdiagramm eines Prozesses 3400 zum Training eines Analysemodells, um Prozessbedingungen zu identifizieren, die in ordentlichem Ätzen eines Dünnfilms resultieren, gemäß einer Ausführungsform. Ein Beispiel eines Analysemodells ist das Analysemodell 3302 von 22. Die verschiedenen Schritte des Prozesses 3400 können Komponenten, Prozesse und Techniken nutzen, die in Bezug auf 20-23 beschrieben sind. Dementsprechend wird 24 in Bezug auf 20-23 beschrieben.
  • Bei 3402 sammelt der Prozess 3400 Trainingssatzdaten, die historische Dünnfilmdaten und historische Prozessbedingungsdaten aufweisen. Dies kann bewerkstelligt werden, indem ein Datengewinnungssystem oder -prozess verwendet wird. das Datengewinnungssystem oder der Datengewinnungsprozess kann Trainingssatzdaten sammeln, indem es/er auf eine oder mehrere Datenbanken zugreift, die mit dem Halbleiterprozesssystem 3200 verknüpft sind, und verschiedene Typen von Daten sammelt und organisiert, die in der einen oder den mehreren Datenbanken beinhaltet sind. Das/Der Datengewinnungssystem oder - prozess, oder anderes/anderer System oder Prozess, kann die gesammelten Daten verarbeiten und formatieren, um einen Trainingsdatensatz zu erzeugen. Die Trainingssatzdaten 3306 können historische Dünnfilmdaten 3308 und historische Prozessbedingungsdaten 3310 aufweisen, wie in Bezug auf 22 beschrieben ist.
  • Bei 3404 gibt der Prozess 3400 historische Prozessbedingungsdaten in das Analysemodell ein. In einem Beispiel kann dies umfassen, historische Prozessbedingungsdaten 3310 in das Analysemodell 3302 mit dem Trainingsmodul 3304 einzugeben, wie in Bezug auf 22 beschrieben ist. Die historischen Prozessbedingungsdaten können in aufeinanderfolgenden diskreten Sätzen an das Analysemodell 3302 bereitgestellt werden. Jeder diskrete Satz kann einem einzelnen Dünnfilmätzprozess oder einem Abschnitt eines einzelnen Dünnfilmätzprozesses entsprechen. Die historischen Prozessbedingungsdaten können als Vektoren an das Analysemodell 3302 bereitgestellt werden. Jeder Satz kann einen oder mehrere Vektoren aufweisen, die zur Empfangsverarbeitung durch das Analysemodell 3302 formatiert sind. Die historischen Prozessbedingungsdaten können dem Analysemodell 3302 in anderen Formaten bereitgestellt sein, ohne vom Umfang der vorliegenden Offenbarung abzuweichen.
  • Bei 3406 erzeugt der Prozess 3400 vorhergesagte Dünnfilmdaten, basierend auf historischen Prozessbedingungsdaten. Insbesondere erzeugt das Analysemodell 3302 für jeden Satz von historischen Dünnfilmbedingungsdaten 3310 vorhergesagte Dünnfilmdaten. Die vorhergesagten Dünnfilmdaten entsprechen einer Vorhersage von Eigenschaften, wie der verbleibenden Dicke, eines Dünnfilms, der aus diesem bestimmten Satz von Prozessbedingungen resultieren würde. Die vorhergesagten Dünnfilmdaten können Dicke, Einheitlichkeit, Zusammensetzung, Kristallstruktur oder andere Aspekte eines verbleibenden Dünnfilms aufweisen.
  • Bei 3408 werden die vorhergesagten Dünnfilmdaten mit den historischen Dünnfilmdaten 3308 verglichen. Insbesondere werden die vorhergesagten Dünnfilmdaten für jeden Satz von historischen Prozessbedingungsdaten mit den historischen Dünnfilmdaten 3308 verglichen, die mit dem Satz von historischen Prozessbedingungsdaten verknüpft sind. Der Vergleich kann in einer Fehlerfunktion resultieren, die anzeigt, wie eng die vorhergesagten Dünnfilmdaten mit den historischen Dünnfilmdaten 3308 übereinstimmen. Dieser Vergleich wird für jeden Satz von vorhergesagten Dünnfilmdaten durchgeführt. In einer Ausführungsform kann dieser Prozess umfassen, eine angesammelte Fehlerfunktion oder Anzeige, die anzeigt, wie die Gesamtheit der vorhergesagten Dünnfilmfehler vergleichsweise zu den historischen Dünnfilmdaten 3308 ist, zu erzeugen. Die Vergleiche können durch das Trainingsmodul 3304 oder durch das Analysemodell 3302 durchgeführt werden. Die Vergleiche können andere Arten von Funktionen oder Daten als die oben beschriebenen enthalten, ohne vom Umfang der vorliegenden Offenbarung abzuweichen.
  • Bei 3410 bestimmt der Prozess 3400, ob die vorhergesagten Dünnfilmdaten mit den historischen Dünnfilmdaten übereinstimmen, basierend auf den Vergleichen, die bei Schritt 3408 erzeugt wurden. Zum Beispiel bestimmt der Prozess, ob die vorhergesagte verbleibende Dicke nach einem historischen Ätzprozess mit der tatsächlichen verbleibenden Dicke übereinstimmt. In einem Beispiel, falls die angesammelte Fehlerfunktion niedriger als eine Fehlertoleranz ist, bestimmt der Prozess 3400 dann, dass die Dünnfilmdaten mit den historischen Dünnfilmdaten übereinstimmen. In einem Beispiel, falls die angesammelte Fehlerfunktion größer als eine Fehlertoleranz ist, bestimmt der Prozess 3400 dann, dass die Dünnfilmdaten nicht mit den historischen Dünnfilmdaten übereinstimmen. In einem Beispiel kann die Fehlertoleranz eine Toleranz zwischen 0,1 und 0 aufweisen. Mit anderen Worten, falls der angesammelte Prozentsatzfehler kleiner als 0,1, oder 10%, ist, dann berücksichtigt der Prozess 3400, dass die vorhergesagten Dünnfilmdaten mit den historischen Dünnfilmdaten übereinstimmen. Falls der angesammelte Prozentsatzfehler größer als 0,1 oder 10% ist, dann berücksichtigt der Prozess 3400, dass die vorhergesagten Dünnfilmdaten nicht mit den historischen Dünnfilmdaten übereinstimmen. Andere Toleranzspannen können genutzt werden, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Fehlerwerte können auf vielfältige Weisen berechnet werden, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Das Trainingsmodul 3304 oder das Analysemodell 3302 kann die Bestimmungen anstellen, die mit Prozessschritt 3410 verknüpft sind.
  • In einer Ausführungsform, falls die vorhergesagten Dünnfilmdaten nicht mit den historischen Dünnfilmdaten 3308 bei Schritt 3410 übereinstimmen, fährt der Prozess dann mit Schritt 3412 fort. Bei Schritt 3412 passt der Prozess 3400 die internen Funktionen an, die mit dem Analysemodell 3302 verknüpft sind. In einem Beispiel passt das Trainingsmodul 3304 die internen Funktionen an, die mit dem Analysemodell 3302 verknüpft sind. Von Schritt 3412 kehrt der Prozess zu Schritt 3404 zurück. Bei Schritt 3404 werden die historischen Prozessbedingungsdaten wieder an das Analysemodell 3302 bereitgestellt. weil die internen Funktionen des Analysemodells 3302 angepasst wurden, wird das Analysemodell 3302 andere vorhergesagte Dünnfilmdaten als in dem vorigen Zyklus erzeugen. Der Prozess fährt mit Schritten 3406, 3408 und 3410 fort und der angesammelte Fehler wird berechnet. Falls die vorhergesagten Dünnfilmdaten nicht mit den historischen Dünnfilmdaten übereinstimmen, dann kehrt der Prozess zu Schritt 3412 zurück und die internen Funktionen des Analysemodells 3302 werden wieder angepasst. Dieser Prozess fährt in Iterationen fort, bis das Analysemodell 3302 vorhergesagte Dünnfilmdaten erzeugt, die den historischen Dünnfilmdaten 3308 entsprechen.
  • In einer Ausführungsform, falls die vorhergesagten Dünnfilmdaten den historischen Dünnfilmdaten entsprechen, fährt Prozessschritt 3410, in dem Prozess 3400, dann mit 3414 fort. Bei Schritt 3414 wird das Training abgeschlossen. Das Analysemodell 3302 ist nun bereit genutzt zu werden, um Prozessbedingungen zu identifizieren und kann in Dünnfilmätzprozessen genutzt werden, die von dem Halbleiterprozesssystem 3200 durchgeführt werden. Der Prozess 3400 kann andere Schritte oder Anordnungen von Schritten umfassen, als hierin gezeigt und beschrieben wird, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen.
  • 25 ist ein Ablaufdiagramm eines Prozesses 3500 für dynamisches Auswählen von Prozessbedingungen für den Dünnfilmätzprozess und zum Durchführen eines Dünnfilmätzprozesses, gemäß einer Ausführungsform. Die verschiedenen Schritte des Prozesses 3500 können Komponenten, Prozesse und Techniken nutzen, die in Bezug auf 20-24 beschrieben sind. Dementsprechend wird 25 in Bezug auf 20-24 beschrieben.
  • Bei 3502 stellt der Prozess 3500 Zieldünnfilmbedingungsdaten an das Analysemodell 3302 bereit. Die Zieldünnfilmbedingungsdaten identifizieren ausgewählte Eigenschaften eines Dünnfilms, der durch den Dünnfilmätzprozess zu bilden ist. Die Zieldünnfilmbedingungsdaten können eine verbleibende Zieldicke, eine Zielzusammensetzung, eine Zielkristallstruktur oder andere Eigenschaften des Dünnfilms aufweisen. Die Zieldünnfilmbedingungsdaten können eine Spanne von Dicken aufweisen. Die Zielbedingung oder Eigenschaften, die ausgewählt werden können, basieren auf Dünnfilmeigenschaft(en), die in dem Trainingsprozess genutzt werden. In dem Beispiel von 25 ist der Trainingsprozess auf Dünnfilmdicke fokussiert.
  • Bei 3504 stellt der Prozess 3500 statische Prozessbedingungen an das Analysemodell 3302 bereit. Die statischen Prozessbedingungen weisen Prozessbedingungen auf, die für einen nächsten Dünnfilmätzprozess nicht angepasst werden. Die statischen Prozessbedingungen können die Zielbauelementstrukturdichte aufweisen, die die Dichte von Strukturen auf dem Wafer anzeigt, auf dem der Dünnfilmätzprozess durchgeführt wird. Die statischen Prozessbedingungen können eine effektive Planbereichskristallausrichtung, einen effektiven Planbereichsrauheitsindex, einen effektiven Seitenwandbereich der Merkmale auf der Oberfläche des Halbleiterwafers, einen freigelegten effektiven Seitenwandneigungswinkel, eine freigelegte Oberflächenfilmfunktionsgruppe, eine freigelegte Seitenwandfilmfunktionsgruppe, eine Drehung oder Neigung des Halbleiterwafers, Prozessgasparameter (Materialien, Phasen von Materialien und Temperatur von Materialien), eine verbleibende Menge von Materialfluid in den Fluidquellen 3208 und 3210, eine verbleibende Menge von Fluid in den Spülquellen 3212 und 3214, eine Feuchtigkeit innerhalb einer Prozesskammer, ein Alter einer Ampulle, die in dem Ätzprozess genutzt wird, Lichtabsorption oder Reflexion innerhalb der Prozesskammer, die Länge von Rohren oder Leitungen, die Fluida an die Prozesskammer bereitstellen werden oder andere Bedingungen aufweisen. Die statischen Prozessbedingungen können andere Bedingungen als die zuvor beschriebenen aufweisen, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Darüber hinaus können in manchen Fällen manche der zuvor aufgelisteten statischen Prozessbedingungen dynamische Prozessbedingungen sein, die Anpassung unterzogen werden, wie unten detaillierter beschrieben wird. In dem Beispiel von 5 weisen dynamische Prozessbedingungen Temperatur, Druck, Feuchtigkeit und Flussrate auf. Statische Prozessbedingungen weisen Phase, Ampullenalter, Ätzbereich, Ätzdichte und Seitenwandwinkel auf.
  • Bei 3506 wählt der Prozess 3500 dynamische Prozessbedingungen für das Analysemodell gemäß einer Ausführungsform aus. Die dynamischen Prozessbedingungen können beliebige Prozessbedingungen aufweisen, die nicht als statische Prozessbedingungen ausgewiesen sind. Zum Beispiel können die Trainingssatzdaten eine große Zahl von verschiedenen Typen von Prozessbedingungsdaten in den historischen Prozessbedingungsdaten 3310 aufweisen. Manche dieser Typen von Prozessbedingungen werden als die statischen Prozessbedingungen definiert und manche dieser Typen von Prozessbedingungen werden als dynamische Prozessbedingungen definiert. Dementsprechend, wenn die statischen Prozessbedingungen bei Betrieb 3504 versorgt werden, können die verbleibenden Typen von Prozessbedingungen als dynamische Prozessbedingungen definiert werden. Das Analysemodell 3302 kann anfänglich Anfangswerte für die dynamischen Prozessbedingungen auswählen. Nachdem die Anfangswerte für die dynamischen Prozessbedingungen ausgewählt wurden, weist das Analysemodell einen vollständigen Satz von Prozessbedingungen auf, die zu analysieren sind. In einer Ausführungsform können die Anfangswerte für die dynamischen Prozessbedingungen basierend auf zuvor bestimmten Starterwerten ausgewählt werden, oder in Übereinstimmung mit andern Schemata.
  • Die dynamischen Prozessbedingungen können die Flussrate von Fluida oder Materialien von den Fluidquellen 3208 und 3210 während des Ätzprozesses aufweisen. Die dynamischen Prozessbedingungen können die Flussrate von Fluida oder Materialien von den Spülquellen 3212 und 3214 aufweisen. Die dynamischen Prozessbedingungen können einen Druck innerhalb der Prozesskammer, eine Temperatur innerhalb der Prozesskammer, eine Feuchtigkeit innerhalb der Prozesskammer, Dauern verschiedener Schritte des Ätzprozesses oder Spannungen oder elektrisches Feld, das innerhalb der Prozesskammer erzeugt wird, aufweisen. Die dynamischen Prozessbedingungen können andere Typen von Bedingungen aufweisen, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen.
  • Bei 3508 erzeugt das Analysemodell 3302 vorhergesagte Dünnfilmdaten, basierend auf den statischen und dynamischen Prozessbedingungen. Die vorhergesagten Dünnfilmdaten weisen dieselben Typen von Dünnfilmeigenschaften in den Zieldünnfilmbedingungsdaten eingerichtet auf. Insbesondere weisen die vorhergesagten Dünnfilmdaten die Typen von vorhergesagten Dünnfilmdaten von dem Trainingsprozess, der in Bezug auf 21-25 beschrieben ist, auf. Zum Beispiel können die vorhergesagten Dünnfilmdaten Dünnfilmdicke, Filmzusammensetzung oder andere Parameter von Dünnfilmen aufweisen.
  • Bei 3510 vergleicht der Prozess die vorhergesagten Dünnfilmdaten mit den Zieldünnfilmdaten. Insbesondere vergleicht das Analysemodell 3302 die vorhergesagten Dünnfilmdaten mit den Zieldünnfilmdaten. Der Vergleich zeigt an, wie eng die vorhergesagten Dünnfilmdaten mit den Zieldünnfilmdaten übereinstimmen. Der Vergleich kann anzeigen, ob oder ob nicht vorhergesagte Dünnfilmdaten in Toleranzen oder Spannen fallen, die von den Zieldünnfilmdaten eingerichtet werden. Zum Beispiel, falls die Zieldünnfilmdicke zwischen 1 nm und 9 nm ist, wird der Vergleich dann anzeigen, ob die vorhergesagten Dünnfilmdaten in diese Spanne fallen.
  • Bei 3512, falls die vorhergesagten Dünnfilmdaten nicht mit den Zieldünnfilmdaten übereinstimmen, fährt der Prozess mit 3513 fort. Bei 3514 passt das Analysemodell 3302 die dynamischen Prozessbedingungsdaten an. Von 3514 kehrt der Prozess zu 3508 zurück. Bei 3508 erzeugt das Analysemodell 3302 wieder vorhergesagte Dünnfilmdaten, basierend auf den statischen Prozessbedingungen und den angepassten dynamischen Prozessbedingungen. Das Analysemodell vergleicht dann die vorhergesagten Dünnfilmdaten mit den Zieldünnfilmdaten bei 3510. Bei 3512, falls die vorhergesagten Dünnfilmdaten nicht mit den Zieldünnfilmdaten übereinstimmen, fährt der Prozess mit 3514 fort und das Analysemodell 3302 passt die dynamischen Prozessbedingungen wieder an. Dieser Prozess fährt fort, bis vorhergesagte Dünnfilmdaten erzeugt sind, die mit den Zieldünnfilmdaten übereinstimmen. Falls die vorhergesagten Dünnfilmdaten mit den Zieldünnfilmdaten 3512 übereinstimmen, fährt der Prozess mit 3516 fort.
  • Bei 3516 passt der Prozess 3500 die Dünnfilmprozessbedingungen des Halbleiterprozesssystems 3200 basierend auf den dynamischen Prozessbedingungen, die in den vorhergesagten Dünnfilmdaten resultieren, innerhalb der Zieldünnfilmdaten an. Zum Beispiel kann das Steuersystem 3224 Fluidflussraten, Ätzstoppdauern, Druck, Temperatur, Feuchtigkeit oder andere Faktoren in Übereinstimmung mit den dynamischen Prozessbedingungsdaten anpassen.
  • Bei 3518 führt das Halbleiterprozesssystem 3200 einen Dünnfilmätzprozess in Übereinstimmung mit den angepassten dynamischen Prozessbedingungen durch, die von dem Analysemodell identifiziert sind. In einer Ausführungsform ist der Dünnfilmätzprozess ein ALE-Prozess. Jedoch können andere Dünnfilmätzprozesse genutzt werden, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. In einer Ausführungsform passt das Halbleiterprozesssystem 3200 die Prozessparameter basierend auf dem Analysemodell zwischen individuellen Ätzstufen in einem Dünnfilmätzprozess an. Zum Beispiel wird, in einem ALE-Prozess, der Dünnfilm Schicht für Schicht geätzt. Das Analysemodell 3302 kann Parameter identifizieren, die zum Ätzen der nächsten Schicht zu nutzen sind. Dementsprechend kann das Halbleiterprozesssystem Ätzbedingungen zwischen den verschiedenen Ätzstufen anpassen.
  • Ausführungsformen können Vorteile bereitstellen. Die GAA-Kondensatoren 20C, 20D, die entweder die schwer dotierten Kanäle 26 beziehungsweise die Kanäle 28 aufweisen, erlauben eine Erhöhung der Bauelementdichte. Die Fähigkeit Wafer, die die GAA-Kondensatoren 20C, 20D aufweisen, mit Wafern zu stapeln, die die GAA-Kondensatoren 20C, 20D aufweisen oder frei davon sind, erlaubt eine Erhöhung der Designflexibilität und eine neuartige Weise, hochdichte DRAM-Packages zu bilden.
  • In Übereinstimmung mit mindestens einer Ausführungsform weist ein Bauelement ein Substrat auf; eine erste Nanostruktur über dem Substrat, die einen Halbleiter aufweist, der einen ersten Widerstand aufweist; eine zweite Nanostruktur über dem Substrat, die seitlich von der ersten Nanostruktur verschoben ist, bei etwa derselben Höhe über dem Substrat wie die erste Nanostruktur, die einen Leiter aufweist, der einen zweiten Widerstand aufweist, der niedriger als der erste Widerstand ist; eine erste Gatestruktur über der ersten Nanostruktur und darum gewickelt; und eine zweite Gatestruktur über der zweiten Nanostruktur und darum gewickelt.
  • In Übereinstimmung mit mindestens einer Ausführungsform weist ein Bauelement einen ersten Kondensator eines zweiten Wafers auf. Der erste Kondensator weist einen ersten Kanal auf, der ein erstes Ende aufweist, das ein erstes epitaktisches Gebiet kontaktiert, und ein zweites Ende, das ein zweites epitaktisches Gebiet kontaktiert; eine erste Gatestruktur über dem ersten Kanal und darum gewickelt; und einen ersten Kontakt über dem ersten epitaktischen gebiet und dieses kontaktierend. Das Bauelement weist weiter einen ersten Transistor eines ersten Wafers an den zweiten Wafer gebondet auf, wobei der erste Transistor über dem ersten Kondensator liegt. Der erste Transistor weist einen zweiten Kanal auf, der ein erstes Ende aufweist, das ein drittes epitaktisches Gebiet kontaktiert, und ein zweites Ende, das ein viertes epitaktisches Gebiet kontaktiert; eine zweite Gatestruktur über dem zweiten Kanal und darum gewickelt; und eine Rückseitendurchkontaktierung, die das dritte epitaktische Gebiet kontaktiert und elektrisch mit dem ersten epitaktischen Gebiet verbunden ist.
  • In Übereinstimmung mit mindestens einer Ausführungsform umfasst ein Verfahren Bildung einer ersten Halbleiterfinne, die von einem Substrat vorragt; Bildung einer ersten Gatestruktur über der ersten Halbleiterfinne; Bildung erster Kanäle der ersten Halbleiterfinne, indem Gebiete der ersten Halbleiterfinne geätzt werden, die von der ersten Gatestruktur freigelegt sind; Reduzieren von Resistivität der ersten Kanäle der ersten Halbleiterfinne auf unter etwa 100 Ohm/Quadrat; und Bilden erster und zweiter Source/Drain-Gebiete an jeder Seite der ersten Gatestruktur und der ersten Kanäle.
  • Das Vorangehende umreißt Merkmale einiger Ausführungsformen, sodass Fachkundige die Aspekte der vorliegenden Offenbarung besser verstehen werden. Fachkundige werden begrüßen, dass sie die vorliegende Offenbarung bereits als eine Basis dafür verwenden können, andere Prozesse und Strukturen zum Umsetzen derselben Zwecke und/oder Erzielen derselben Vorteile der hierin vorgestellten Ausführungsformen zu gestalten oder zu modifizieren. Fachkundige sollten auch erkennen, dass solche gleichwertigen Konstruktionen nicht von dem Wesen und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Abänderungen hierin vornehmen können, ohne von dem Wesen und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/049525 [0001]
    • US 10164012 [0038]
    • US 10361278 [0038]

Claims (20)

  1. Vorrichtung aufweisend: ein Substrat; eine erste Nanostruktur über dem Substrat, die einen Halbleiter aufweist, welcher einen ersten Widerstand aufweist; eine zweite Nanostruktur über dem Substrat, die seitlich von der ersten Nanostruktur versetzt ist, auf einer etwa gleichen Höhe über dem Substrat wie die erste Nanostruktur, aufweisend einen Leiter, der einen zweiten Widerstand aufweist, welcher niedriger als der erste Widerstand ist; eine erste Gatestruktur über der ersten Nanostruktur und diese umwickelnd; und eine zweite Gatestruktur über der zweiten Nanostruktur und diese umwickelnd.
  2. Vorrichtung nach Anspruch 1, wobei ein Verhältnis des ersten Widerstands zu dem zweiten Widerstand mindestens etwa 100 beträgt.
  3. Vorrichtung nach Anspruch 1 oder 2, wobei: die erste Nanostruktur ferner Dotierstoffe mit einer ersten Dotierungskonzentration in dem Halbleiter aufweist; der Leiter der zweiten Nanostruktur den Halbleiter und Dotierstoffe mit einer zweiten Dotierungskonzentration aufweist; und ein Verhältnis der zweiten Dotierungskonzentration zu der ersten Dotierungskonzentration mindestens etwa 100 beträgt.
  4. Vorrichtung nach Anspruch 3, wobei die Dotierstoffe Bor, Aluminium, Gallium, Indium oder eine Kombination davon enthalten.
  5. Vorrichtung nach einem der vorstehenden Ansprüche, wobei der Leiter der zweiten Nanostruktur ein Metallnitrid enthält.
  6. Vorrichtung nach Anspruch 5, wobei das Metallnitrid TiN oder TaN enthält.
  7. Vorrichtung nach einem der vorstehenden Ansprüche, wobei: die erste Nanostruktur ein Nanoblättchen oder Nanodraht eines Feldeffekttransistors ist; und die zweite Nanostruktur ein Nanoblättchen oder ein Nanodraht eines integrierten Kondensators ist.
  8. Vorrichtung aufweisend: einen ersten Kondensator eines zweiten Wafers, wobei der erste Kondensator aufweist: - einen ersten Kanal, der ein erstes Ende, welches ein erstes epitaktisches Gebiet kontaktiert, und ein zweites Ende aufweist, welches ein zweites epitaktisches Gebiet kontaktiert; - eine erste Gatestruktur über dem ersten Kanal und diese umwickelnd; und - einen ersten Kontakt über dem ersten epitaktischen Gebiet und dieses kontaktierend; und einen ersten Transistor eines ersten Wafers, der an den zweiten Wafer gebondet ist, wobei der erste Transistor über dem ersten Kondensator liegt, wobei der erste Transistor aufweist: - einen zweiten Kanal, der ein erstes Ende, welches ein drittes epitaktisches Gebiet kontaktiert, und ein zweites Ende aufweist, welches ein viertes epitaktisches Gebiet kontaktiert; - eine zweite Gatestruktur über dem zweiten Kanal und diese umwickelnd; und - eine Rückseitendurchkontaktierung, die das dritte epitaktische Gebiet kontaktiert und elektrisch mit dem ersten epitaktischen Gebiet verbunden ist.
  9. Vorrichtung nach Anspruch 8, wobei der erste Kanal einen Halbleiter aufweist, der mit einer Dotierungskonzentration von etwa 1016 Atome/cm3 bis etwa 1021 Atome/cm3 dotiert ist.
  10. Vorrichtung nach Anspruch 8 oder 9, wobei der erste Kanal ein Metallnitrid enthält.
  11. Vorrichtung nach einem der vorstehenden Ansprüche 8 bis 10, weiter aufweisend: einen zweiten Transistor des zweiten Wafers; und einen dritten Transistor des ersten Wafers, wobei der dritte Transistor über dem zweiten Transistor liegt, wobei ein fünftes epitaktisches Gebiet des dritten Transistors durch mindestens ein Metall-zu-Metall-Bond an einer Grenzfläche des ersten Wafers und des zweiten Wafers elektrisch mit einem sechsten epitaktischen Gebiet des zweiten Transistors verbunden ist.
  12. Vorrichtung nach Anspruch 11, wobei ein dritter Kanal des zweiten Transistors eine Dotierungskonzentration aufweist, die kleiner als etwa 113 Atome/cm3 ist.
  13. Vorrichtung nach einem der vorstehenden Ansprüche 8 bis 12, wobei die Rückseitendurchkontaktierung durch eine Pufferschicht von dem vierten epitaktischen Gebiet getrennt ist.
  14. Verfahren umfassend: Bilden einer ersten Halbleiterfinne, die aus einem Substrat hervorsteht; Bilden einer ersten Gatestruktur über der ersten Halbleiterfinne; Bilden von ersten Kanälen der ersten Halbleiterfinne durch Ätzen von Gebieten der ersten Halbleiterfinne, die durch die erste Gatestruktur freigelegt sind; Reduzieren von Resistivität der ersten Kanäle der ersten Halbleiterfinne auf unter 100 Ohm/Quadrat; und Bilden eines ersten Source/Drain-Gebietes und eines zweiten Source/Drain-Gebietes auf jeder Seite der ersten Gatestruktur und der ersten Kanäle.
  15. Verfahren nach Anspruch 14, wobei das Reduzieren der Resistivität umfasst: Dotieren von Halbleiterschichten der ersten Halbleiterfinne mit einer Dotierstoffkonzentration von etwa 116 Atome/cm3 bis etwa 121 Atome/cm3.
  16. Verfahren nach Anspruch 15, wobei das Dotieren ein Festphasendiffusionsprozess ist.
  17. Verfahren nach Anspruch 15 oder 16, wobei das Dotieren an Gebieten eines Wafers durchgeführt wird, die von einer Maske zur Bildung von Kondensatoren freigelegt sind, und die Maske mindestens über Gebieten des Wafers zur Bildung aktiver Transistoren liegt.
  18. Verfahren nach einem der Ansprüche 14 bis 17, wobei das Reduzieren der Resistivität umfasst: Ersetzen der ersten Kanäle durch ein Metallnitrid.
  19. Verfahren nach Anspruch 18, wobei das Reduzieren der Resistivität weiter umfasst: Ersetzen des ersten Source/Drain-Gebietes und des zweiten Source/Drain-Gebietes durch das Metallnitrid.
  20. Verfahren nach Anspruch 18 oder 19, weiter umfassend: Bilden einer Sperrschicht auf dem Substrat vor dem Bilden der ersten Halbleiterfinne, wobei die Sperrschicht zwischen den Kanälen und dem Substrat liegt.
DE102021107089.9A 2020-07-08 2021-03-23 Kondensator, speicherbauelement und verfahren Pending DE102021107089A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063049525P 2020-07-08 2020-07-08
US63/049,525 2020-07-08
US17/196,221 2021-03-09
US17/196,221 US11729967B2 (en) 2020-07-08 2021-03-09 Capacitor, memory device, and method

Publications (1)

Publication Number Publication Date
DE102021107089A1 true DE102021107089A1 (de) 2022-01-13

Family

ID=77103775

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021107089.9A Pending DE102021107089A1 (de) 2020-07-08 2021-03-23 Kondensator, speicherbauelement und verfahren

Country Status (7)

Country Link
US (2) US11729967B2 (de)
EP (1) EP3937238A1 (de)
JP (1) JP2022016355A (de)
KR (1) KR102544896B1 (de)
CN (1) CN113540090A (de)
DE (1) DE102021107089A1 (de)
TW (1) TWI768870B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11729967B2 (en) * 2020-07-08 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor, memory device, and method
KR20220033190A (ko) * 2020-09-09 2022-03-16 삼성전자주식회사 반도체 메모리 소자 및 그의 제조 방법
US11488959B2 (en) * 2020-12-29 2022-11-01 Nanya Technology Corporation Gate-all-around semiconductor device with dielectric-all-around capacitor and method for fabricating the same
US11876077B2 (en) * 2021-03-12 2024-01-16 Nanya Technology Corporation Semiconductor device and method of manufacturing the same
US11800698B2 (en) * 2021-08-17 2023-10-24 International Business Machines Corporation Semiconductor structure with embedded capacitor
US12132079B2 (en) * 2023-02-17 2024-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding and isolation techniques for stacked transistor structures
CN117574784B (zh) * 2024-01-16 2024-04-02 诚联恺达科技有限公司 一种真空回流焊工艺文件辅助编译方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10164012B2 (en) 2015-11-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10361278B2 (en) 2017-08-30 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1237606C (zh) * 2002-09-11 2006-01-18 台湾积体电路制造股份有限公司 金属电容器的制造方法
EP1796162A3 (de) * 2005-12-06 2010-06-02 Canon Kabushiki Kaisha Schaltkreiselement mit einem Kondensator und Feldeffekttransistor mit Nanodrähten
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9786774B2 (en) 2014-06-27 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate of gate-all-around transistor
US9608116B2 (en) 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
US9881993B2 (en) 2014-06-27 2018-01-30 Taiwan Semiconductor Manufacturing Company Limited Method of forming semiconductor structure with horizontal gate all around structure
US9536738B2 (en) 2015-02-13 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate all around (VGAA) devices and methods of manufacturing the same
US9520466B2 (en) 2015-03-16 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate-all-around field effect transistors and methods of forming same
US9853101B2 (en) 2015-10-07 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Strained nanowire CMOS device and method of forming
US9502265B1 (en) 2015-11-04 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate all around (VGAA) transistors and methods of forming the same
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9754840B2 (en) 2015-11-16 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Horizontal gate-all-around device having wrapped-around source and drain
KR102426663B1 (ko) 2016-03-02 2022-07-28 삼성전자주식회사 반도체 소자 및 그 제조방법
US9653480B1 (en) * 2016-09-22 2017-05-16 International Business Machines Corporation Nanosheet capacitor
US11588052B2 (en) 2018-08-06 2023-02-21 Intel Corporation Sub-Fin isolation schemes for gate-all-around transistor devices
US11031298B2 (en) * 2018-11-30 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11569238B2 (en) * 2018-12-17 2023-01-31 Intel Corporation Vertical memory cells
US10833146B2 (en) * 2019-03-29 2020-11-10 International Business Machines Corporation Horizontal-trench capacitor
US11729967B2 (en) * 2020-07-08 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor, memory device, and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10164012B2 (en) 2015-11-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10361278B2 (en) 2017-08-30 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device

Also Published As

Publication number Publication date
KR102544896B1 (ko) 2023-06-16
US20230363145A1 (en) 2023-11-09
KR20220006457A (ko) 2022-01-17
JP2022016355A (ja) 2022-01-21
TWI768870B (zh) 2022-06-21
US11729967B2 (en) 2023-08-15
CN113540090A (zh) 2021-10-22
TW202202440A (zh) 2022-01-16
US20220013523A1 (en) 2022-01-13
EP3937238A1 (de) 2022-01-12
US12101926B2 (en) 2024-09-24

Similar Documents

Publication Publication Date Title
DE102021107089A1 (de) Kondensator, speicherbauelement und verfahren
DE102020107101B3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102020121641B3 (de) Rückseitendurchkontaktierungen in halbleitervorrichtungen
DE102020134989A1 (de) Halbleiterstruktur mit speichervorrichtung und verfahren zu deren herstellung
DE102019200725A1 (de) FinFET mit High-k-Abstandshalter und selbstausgerichteter Kontaktdeckschicht
DE102021106184A1 (de) Gatestruktur und verfahren
DE112018003323T5 (de) Verwenden eines mehrschichtigen gate-abstandshalters zur reduzierung der erosion eines halbleiter-fin während einer abstandshalter-strukturierung
DE102020120522A1 (de) Selbstjustiertes ätzen in halbleitervorrichtungen
DE102021110537A1 (de) Stapelbarer 3D-Speicher und Verfahren zum Herstellen
DE102020130156A1 (de) Halbleitervorrichtung und verfahren der herstellung davon
DE102020129746A1 (de) Source/drain-kontakte und verfahren zu ihrer bildung
DE102020129257B4 (de) Abstandhalter für Halbleitervorrichtungen, die rückseitige Stromschienen aufweisen
DE102020135119B4 (de) Ferroelektrische speichervorrichtung und verfahren zu deren herstellung
DE102020122828B4 (de) Halbleitervorrichtungen, aufweisend rückseitige durchkontaktierungen und verfahren zu deren bildung
DE102018113168A1 (de) Nicht konforme oxidauskleidung und herstellungsverfahren dafür
DE102020105127A1 (de) Source- oder drain-strukturen für germanium-n-kanalvorrichtungen
DE102020122823B4 (de) Halbleitervorrichtungen mit entkopplungskondensatoren
DE102021106285A1 (de) Gate-struktur und verfahren
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102021109560A1 (de) Transistor-gate-strukturen und verfahren zu deren bildung
DE102020120002A1 (de) Wärmeableitung in halbleitervorrichtungen
DE102022105643A1 (de) Transistor-gatestrukturen und verfahren zu deren herstellung
DE102021104817B4 (de) Halbleitervorrichtung und verfahren
DE102021118124A1 (de) Transistorisolationsbereiche und Verfahren zum Bilden derselben
DE102021121297A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed