DE102020124210A1 - Multi-Tiefen-Bereiche hoher Resistivität in einem Halbleitersubstrat - Google Patents

Multi-Tiefen-Bereiche hoher Resistivität in einem Halbleitersubstrat Download PDF

Info

Publication number
DE102020124210A1
DE102020124210A1 DE102020124210.7A DE102020124210A DE102020124210A1 DE 102020124210 A1 DE102020124210 A1 DE 102020124210A1 DE 102020124210 A DE102020124210 A DE 102020124210A DE 102020124210 A1 DE102020124210 A1 DE 102020124210A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
polycrystalline layer
trench isolation
shallow trench
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020124210.7A
Other languages
English (en)
Inventor
Steven M . Shank
Anthony K. Stamper
Siva P. Adusumilli
Ian Mccallum-Cook
Michel J. Abou-Khalil
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of DE102020124210A1 publication Critical patent/DE102020124210A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiterstrukturen umfassend eine elektrische Isolierung und Verfahren zum Bilden einer Halbleiterstruktur umfassend eine elektrische Isolierung. Von einer oberen Oberfläche eines Halbleitersubstrats (10) erstrecken sich Flachgrabenisolationsbereiche (16) in das Halbleitersubstrat (10). Das Halbleitersubstrat (10) enthält einkristallines Halbleitermaterial, und die Flachgrabenisolationsbereiche (16) sind dazu positioniert, einen aktiven Vorrichtungsbereich (18) des Halbleitersubstrats (10) zu umgeben. In dem Halbleitersubstrat (10) ist eine polykristalline Schicht (30) gebildet. Die polykristalline Schicht (30) weist einen ersten Abschnitt (34) unter dem aktiven Vorrichtungsbereich (18) und einen zweiten Abschnitt (32) unter der Vielzahl von Flachgrabenisolationsbereichen (16) auf. Der erste Abschnitt (34) der polykristallinen Schicht (30) befindet sich in einer von dem zweiten Abschnitt (32) der polykristallinen Schicht (30) verschiedenen Tiefe relativ zu der oberen Oberfläche des Halbleitersubstrats (10).

Description

  • HINTERGRUND
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtungsfertigung und integrierte Schaltkreise und insbesondere Halbleiterstrukturen umfassend eine elektrische Isolierung und Verfahren zum Bilden einer Halbleiterstruktur umfassend eine elektrische Isolierung.
  • Vorrichtungsstrukturen, wie etwa Radiofrequenzschalter, sind anfällig für eine hohe Kapazität und Körper-zu-Körper-Leckage, wenn sie unter Verwendung eines Bulk-Halbleiter-Wafers gebildet werden. Eine Maßnahme, die getroffen werden kann, um die Anfälligkeit zu verringern, ist es, den Bulk-Wafer durch einen Silizium-auf-Isolator-Wafer zu ersetzen, bei dem eine vergrabene Isolatorschicht zwischen dem Körper, der einen aktiven Bereich der Vorrichtungsstruktur bereitstellt, und dem Körper des Substrats unter der vergrabenen Isolatorschicht angeordnet ist. Eine weitere Maßnahme, die getroffen werden kann, um die Anfälligkeit zu verringern, ist es, eine Dreifach-Well-Isolation bereitzustellen, die den aktiven Bereich der Vorrichtungsstruktur umgibt.
  • Obwohl derartige Maßnahmen sich als geeignet für ihren beabsichtigten Zweck erwiesen haben, werden Halbleiterstrukturen mit einer verbesserten elektrischen Isolierung und Verfahren zum Bilden einer Halbleiterstruktur umfassend eine elektrische Isolierung benötigt.
  • KURZER ABRISS
  • Bei einer Ausführungsform der Erfindung umfasst eine Struktur ein Halbleitersubstrat und eine Vielzahl von Flachgrabenisolationsbereichen, die sich von einer oberen Oberfläche des Halbleitersubstrats in das Halbleitersubstrat erstrecken. Das Halbleitersubstrat enthält ein einkristallines Halbleitermaterial, und die Flachgrabenisolationsbereiche sind dazu positioniert, einen aktiven Vorrichtungsbereich des Halbleitersubstrats zu umgeben. Die Struktur umfasst ferner eine polykristalline Schicht in dem Halbleitersubstrat. Die polykristalline Schicht weist einen ersten Abschnitt unter dem aktiven Vorrichtungsbereich und einen zweiten Abschnitt unter der Vielzahl von Flachgrabensisolationsbereichen auf. Der erste Abschnitt der polykristallinen Schicht befindet sich in einer von dem zweiten Abschnitt der polykristallinen Schicht verschiedenen Tiefe relativ zu der oberen Oberfläche des Halbleitersubstrats.
  • Bei einer Ausführungsform der Erfindung umfasst ein Verfahren ein Bilden einer Vielzahl von Flachgrabenisolationsbereichen, die sich von einer oberen Oberfläche eines Halbleitersubstrats in das Halbleitersubstrat erstrecken, und die einen aktiven Vorrichtungsbereich des Halbleitersubstrats umgeben. Eine Einzel-Ionen-Implantation wird in das Halbleitersubstrat vorgebildet, die ein Band von implantierten inerten Ionen unter der oberen Oberfläche des Halbleitersubstrats erzeugt und die einkristallines Halbleitermaterial in einem implantierten Bereich zwischen der oberen Oberfläche des Halbleitersubstrats und dem Band von implantierten inerten Ionen beschädigt. Das Halbleitersubstrat wird in dem implantierten Bereich und dem Band von implantierten inerten Ionen mit einem Ausheilvorgang rekristallisiert, um eine polykristalline Schicht in dem Halbleitersubstrat zu erzeugen. Das Band von implantierten inerten Ionen in dem implantierten Bereich umfasst einen ersten Abschnitt unter dem aktiven Vorrichtungsbereich und einen zweiten Bereich unter der Vielzahl von Flachgrabenisolationsbereichen. Der erste Abschnitt des Bands von implantierten inerten Ionen erstreckt sich zu einer von dem zweiten Abschnitt des Bands von implantierten inerten Ionen verschiedenen Tiefe relativ zu der oberen Oberfläche des Halbleitersubstrats
  • Figurenliste
  • Die beigefügten Zeichnungen, die in diese Beschreibung einbezogen sind und einen Teil von ihr darstellen, veranschaulichen verschiedene Ausführungsformen der Erfindung und dienen, zusammen mit einer oben gegebenen allgemeinen Beschreibung der Erfindung und der nachstehend gegebenen detaillierten Beschreibung der Ausführungsformen, dazu, die Ausführungsformen der Erfindung zu erläutern. In den Zeichnungen beziehen sich gleiche Bezugszeichen auf gleiche Merkmale in den verschiedenen Ansichten.
    • 1-3 sind Querschnittsansichten einer Halbleiterstruktur in aufeinanderfolgenden Fertigungsstadien eines Verarbeitungsverfahrens gemäß Ausführungsformen der Erfindung.
    • 4-7 sind Querschnittsansichten von Halbleiterstrukturen gemäß alternativen Ausführungsformen der Erfindung.
  • DETAILLIERTE BESCHREIBUNG
  • Unter Bezugnahme auf die 1 und gemäß Ausführungsformen der Erfindung wird ein Halbleitersubstrat 10 bereitgestellt, das aus einem monokristallinen oder einkristallinen Halbleitermaterial, wie etwa einkristallinem Silizium, zusammengesetzt ist. Das Halbleitersubstrat 10 kann ein Bulk-Wafer sein, der aus einem einkristallinen Halbleitermaterial (z.B. einkristallinem Silizium) zusammengesetzt ist, und der Bulk-Wafer kann entweder ein Bulk-Wafer mit hoher Resistivität oder ein Bulk-Wafer mit niedriger Resistivität sein. Im Allgemeinen kann ein Bulk-Wafer mit hoher Resistivität Silizium enthalten, das eine Resistivität aufweist, die größer als 100 Ohm-cm ist, und ein Bulk-Silizium-Wafer mit niedriger Resistivität kann Silizium enthalten, das eine Resistivität von weniger als 100 Ohm-cm aufweist. Eine dielektrische Schicht 14 kann auf einem Abschnitt einer oberen Oberfläche 12 des Halbleitersubstrats 10 gebildet sein. Die dielektrische Schicht 14 kann aus einem dielektrischen Material, wie etwa Siliziumdioxid, zusammengesetzt sein, das auf der oberen Oberfläche 12 durch chemische Dampfabscheidung abgeschieden oder von der oberen Oberfläche 12 durch thermische Oxidation aufgewachsen, und dann mit Lithographie- und Ätzprozessen strukturiert wurde.
  • Flachgrabenisolationsbereiche 16 sind gebildet, die sich von der oberen Oberfläche 12 des Halbleitersubstrats 10 bis zu einer flachen Tiefe in das Halbleitersubstrat 10 erstrecken. Die Flachgrabenisolationsbereiche 16 können ein dielektrisches Material enthalten, das durch chemische Dampfabscheidung in Gräben, die in das Halbleitersubstrat 10 durch einen maskierten Ätzprozess geätzt wurden, der die dielektrische Schicht 14 als eine Hartmaske verwenden kann, abgeschieden, poliert und von der Politur befreit wurde. Das dielektrische Material, das in den Flachgrabenisolationsbereichen 16 enthalten ist, kann Siliziumdioxid, Siliziumnitrid, Siliziumkarbid, siliziumreiches Siliziumdioxid, oder eine Kombination aus zwei oder mehr von diesen Materialien sein. Die Tiefe der Flachgrabenisolationsbereiche 16 relativ zu der oberen Oberfläche 12 kann von 0,1 µm to 1,0 µm reichen.
  • Die Flachgrabenisolationsbereiche 16 umgeben einen aktiven Vorrichtungsbereich 18 des Halbleitersubstrats 10, in dem anschließend eine aktive Vorrichtung oder eine passive Vorrichtung gefertigt werden kann. Die Flachgrabenisolationsbereiche 16 weisen eine Seitenoberfläche, die eine Schnittstelle 15 mit dem aktiven Vorrichtungsbereich 18 definiert, und eine untere Oberfläche auf, die eine Schnittstelle 17 mit dem darunterliegenden Halbleitersubstrat 10 definiert, auf. Die Schnittstelle 15 kann normal oder im Wesentlichen normal zu der oberen Oberfläche 12 des Haltleitersubstrats 10 ausgerichtet sein, die Schnittstelle 17 kann parallel oder im Wesentlichen parallel zu der oberen Oberfläche 12 ausgerichtet sein, und die Schnittstellen 15, 17 treffen sich oder konvergieren an einer unteren Ecke der Flachgrabenisolationsbereiche 16.
  • Durch Ionen-Implantation wird ein implantierter Bereich 20 eines modifizierten Halbleitermaterials in dem Halbleitersubstrat 10 gebildet. Innerhalb des implantierten Bereichs 20 wird ein Band 26 definiert, das die atomare Spezies umfasst, die die gestoppten Ionen darstellt. Der implantierte Bereich 20 und das Band 26 umfassen Abschnitte 22, 24, die sich über verschiedene Tiefenspannen relativ zu der oberen Oberfläche 12 des Halbleitersubstrats 10 erstrecken. Der Abschnitt 22 des implantierten Bereichs 20 und des Bands 26 befindet sich unter den Flachgrabenisolationsbereichen 16. Der Abschnitt 24 des implantierten Bereichs 20 umfasst den aktiven Vorrichtungsbereich 18, und der Abschnitt 24 des implantierten Bereichs 20 und des Bands 26 befinden sich, wo die Flachgrabenisolationsbereiche 16 nicht vorhanden sind. Der Abschnitt 22 des implantierten Bereichs 20 und des Bands 26 umgeben den Abschnitt 24 des implantierten Bereichs 20 und des Bands 26. Die Abschnitte 22, 24 des implantierten Bereichs 20 und des Bands 26 erstrecken sich vollständig unter den Flachgrabenisolationsbereichen 16 und dem aktiven Vorrichtungsbereich 18, und sind kontinuierlich. Die Abschnitte 22, 24 des implantierten Bereichs 20 und des Bands 26 konvergieren in fluchtender Ausrichtung mit der Schnittstelle 15 zwischen den Flachgrabenisolationsbereichen 16 und dem aktiven Vorrichtungsbereich 18. Der implantierte Bereich 20 umfasst eine untere Grenze 21 mit dem einkristallinen Halbleitermaterial des Halbleitersubstrats 10 folgend auf die Implantation. Das Halbleitersubstrat 10 kann in jenseits der unteren Grenze 21 des implantierten Bereichs 20 befindlichen Tiefen unbeschädigt sein und einkristallin bleiben. Die Flachgrabenisolationsbereiche 16 sind im Wesentlichen unbeeinflusst durch die implantierten Ionen.
  • Der implantierte Bereich 20 und das Band 26 werden durch eine Einzel-Implantation von Ionen gebildet. Die Ionen-Implantation, die durchgeführt wird, um den implantierten Bereich 20 und das Band 26 zu bilden, führt energetische Ionen, wie in der Zeichnung durch die Pfeile mit einfacher Spitze angezeigt, mit Ionenbahnen ein, die sich auf Pfaden durch das Halbleitersubstrat 10 in dem aktiven Vorrichtungsbereich 18, das dielektrische Material der dielektrischen Schicht 14 über dem aktiven Vorrichtungsbereich 18, und das dielektrische Material der den aktiven Vorrichtungsbereich 18 umgebenden Flachgrabenisolationsbereiche 16 in das Halbleitersubstrat 10 unter den Flachgrabenisolationsbereichen 16 und dem aktiven Vorrichtungsbereich 18 bewegen. Die energetischen Ionen verlieren Energie entlang ihrer Pfade über stochastische Streuvorgänge mit Atomkernen und Elektronen in den durchquerten Materialien. Bei Kernkollisionen verlorene Energie, die bei niedrigen Energien dominiert, verschiebt Targetatome des Halbleitersubstrats 10 aus ihren ursprünglichen Gitterplätzen, was die Kristallgitterstruktur des Halbleitersubstrats 10 beschädigt und Punktdefekte erzeugt. Die Ionen stoppen schließlich, nachdem die Ionenenergie durch den Energieverlust vollständigt abgeleitet ist. Durch den durch die implantierten Ionen herbeigeführten Schaden kann die Kristallgitterstruktur des Halbleitersubstrats 10, verglichen mit dem anfänglichen einkristallinen Zustand, innerhalb des implantierten Bereichs 20 beschädigt werden. Durch den durch die implantierten Ionen herbeigefügten Schaden kann die Kristallgitterstruktur des Halbleitersubstrats 10 über die Tiefenspanne des implantierten Bereichs 20 relativ zu seinem anfänglichen einkristallinen Zustand amorphisiert werden.
  • Bei der repräsentativen Ausführungsform stoppen die Ionen in dem Halbleitermaterial des Halbleitersubstrats 10, um das Band 26 zu definieren, das die atomare Spezies umfasst, die die gestoppten Ionen darstellt. Die Verteilung von implantierten Atomen in dem Band 26 kann durch eine Gaußsche Form approximiert werden, die um eine projizierte Spanne zentriert ist, oder kann alternativ durch eine Momenteverteilung approximiert werden, die durch eine projizierte Spanne, Abweichung (Straggle), Schiefe und Wölbung gekennzeichnet ist. Die Spitze in der Verteilung implantierter Atome tritt in der projizierten Spanne auf. Die Verteilung eines Implantationsschadens in dem implantierten Bereich 20 kann einen Spitzenschaden aufweisen, der auch nahe der projizierten Spanne der Ionen auftritt.
  • Die Ionen können aus einem geeigneten Quellengas erzeugt und mit einer oder mehreren Implantationsbedingungen unter Verwendung eines Ionen-Implantationswerkzeugs in das Halbleitersubstrat 10 implantiert werden. Die Implantationsbedingungen (z.B. Ionenspezies, Dosis, Energie) können ausgewählt werden, um die Charakteristika (z.B. Tiefenprofil, Schadensbetrag) des implantierten Bereichs 20 abzustimmen. Bei einer Ausführungsform können die Ionen aus Argon, oder aus einem anderen Typ von Edelatomgas oder inertem Gas, erzeugt werden. Die Ionendosis ist dazu ausgewählt, geringer als eine Schwellendosis zu sein, über die hinaus eine Rekristallisierung des beschädigten Halbleitermaterials in dem implantierten Bereich 20 durch ein nachfolgendes Ausheilen nicht möglich ist. Bei einer Ausführungsform kann die Ionendosis geringer als oder gleich 1,3 × 1015 Ionen/cm2 sein. Bei einer Ausführungsform kann die Ionendosis größer als oder gleich 1 × 1014 Ionen/cm2 sein. Bei einer Ausführungsform kann die Ionendosis innerhalb einer Spanne von 1 × 1013 Ionen/cm2 bis 1 × 1015 Ionen/cm2 sein.
  • Der implantierte Bereich 20 und das Band 26 innerhalb des implantierten Bereichs 20 weisen ein Tiefenprofil im Abschnitt 22 des implantierten Bereichs 20, ein verschiedenes Tiefenprofil im Abschnitt 24 des implantierten Bereichs 20, und gestufte Übergänge zwischen den verschiedenen Tiefenprofilen am äußeren Umfang des aktiven Vorrichtungsbereichs 18 (d.h. dem inneren Umfang der Flachgrabenisolationsbereiche 16) auf. Die Unterschiede in den Tiefenprofilen über jeweilige Tiefenspannen zwischen der oberen Oberfläche 12 und der unteren Grenze 21 ergeben sich aus Unterschieden im Stoppvermögen der durch die Ionen im Abschnitt 22 durchquerten Materialien und dem Stoppvermögen der durch die Ionen im Abschnitt 24 durchquerten Materialien. Das Material des Halbleitersubstrats 10 ist durch ein vom Material der Flachgrabenisolationsbereiche 16 verschiedenes Stoppvermögen gekennzeichnet. Das Stoppvermögen kann als der Energieverlust pro Längeneinheit des Ionenpfads definiert sein, wobei der Energieverlust Beiträge von Coulomb-Streuvorgängen mit Atomkernen und Interaktionen mit den Elektronen in den durchquerten Materialien umfassen kann.
  • Die Ionen, die den Abschnitt 22 des implantierten Bereichs 20 und des Bands 26 erzeugen, gehen durch die Flachgrabenisolationsbereiche 16 und das Halbleitermaterial des Halbleitersubstrats 10 unter den Flachgrabenisolationsbereichen 16 hindurch, bevor sie im Abschnitt 22 des Bands 26 unter den Flachgrabenisolationsbereichen 16 stoppen. Die Ionen, die den Abschnitt 24 des implantierten Bereichs 20 und des Bands 26 erzeugen, gehen durch den Abschnitt der dielektrischen Schicht 14 über dem aktiven Vorrichtungsbereich 18 und das Halbleitermaterial des Halbleitersubstrats 10 hindurch, bevor sie im Abschnitt 24 des Bands 26 unter dem aktiven Vorrichtungsbereich 18 stoppen. Bei der repräsentativen Ausführungsform ist das Stoppvermögen der Flachgrabenisolationsbereiche 16 größer als ein zusammengesetztes (d.h. addiertes)-Stoppvermögen der dielektrischen Schicht 14 und des aktiven Vorrichtungsbereichs 18 des Halbleitersubstrats 10. Das Ergebnis ist, dass die Ionen bis zu einer größeren Tiefe im Abschnitt 24 des implantierten Bereichs 20 durchdringen, so dass sich der Abschnitt 24 des implantierten Bereichs 20 und des Bands 26 innerhalb des Abschnitts 24 des implantierten Bereichs 20 in einer größeren Tiefe in dem Halbleitersubstrat 10 als der Abschnitt 22 des implantierten Bereichs 20 und des Bands 26 innerhalb des Abschnitts 22 des implantierten Bereichs 20 befinden.
  • Bei einer alternativen Ausführungsform kann eine optionale Hartmaskenschicht (nicht gezeigt) über den Flachgrabenisolationsbereichen 16 gebildet und verwendet werden, um das mit den Flachgrabenisolationsbereichen 16 zusammenhängende Stoppvermögen effektiv zu erhöhen. Bei einer alternativen Ausführungsform können die Dicke und/oder Zusammensetzung der dielektrischen Schicht 14 modifiziert werden, um das mit dem aktiven Vorrichtungsbereich 18 zusammenhängende Stoppvermögen effektiv zu senken oder zu erhöhen.
  • Unter Bezugnahme auf die 2, in der gleiche Bezugszeichen sich auf gleiche Merkmale in der 1 beziehen, und in einem nachfolgenden Fertigungsstadium des Verarbeitungsverfahrens, wird das Halbleitersubstrat 10 einer thermischen Behandlung (d.h., einem Ausheilungsprozess) unterzogen, der den implantierten Bereich 20 des Halbleitersubstrats 10 der thermischen Behandlung unterzieht. Bei einer Ausführungsform kann die thermische Behandlung, die verwendet wird, um den implantierten Bereich 20 des Halbleitersubstrats 10 thermisch zu behandeln, ein Spitzenausheilungs (Spike-Annealing)-Vorgang sein. Bei einer Ausführungsform kann die Spitzenausheilung ein schnelles thermisches Ausheilen (rapid thermal anneal; RTA) sein, das unter Verwendung von beispielweise einer Reihe von Blitzlampen durchgeführt wird, die das Halbleitersubstrat 10 auf eine Spitzentemperatur in einer Spanne von 860 °C bis 1125 °C mit einer Verweilzeit auf der Spitzentemperatur von 34 Millisekunden bis 60 Sekunden erwärmen, und bei einer speziellen Ausführungsform kann die Spitzentemperatur 1000 °C sein, die für eine Verweilzeit von 5 Sekunden gehalten wird.
  • Die thermische Behandlung rekristallisiert einen Abschnitt des beschädigten Halbleitermaterials des implantierten Bereichs 20 in eine polykristalline Schicht 30, die polykristallines Halbleitermaterial (z.B. Polysilizium), Gasatome, und Defekte als verbleibenden Schaden zusätzlich zu den Körnern des polykristallinen Halbleitermaterials enthält. Das einkristalline Halbleitermaterial des Halbleitersubstrats 10, das unter dem implantierten Bereich 20 angeordnet ist, stellt eine kristalline Schablone zur Rekristallisierung bereit. Die polykristalline Schicht 30 kann im Wesentlichen an der oder nahe der früheren Stelle des Bands 26 sein, das die Spitzenionendosis und/oder den Spitzenschaden in dem Halbleitermaterial des Halbleitersubstrats 10 enthält. Die Defekte können gefangene Atome der Edelgas- oder Inertgaspezies (z.B. Argon) vom Band 26 enthalten. Die polykristalline Schicht 30 kann ähnlich dem ursprünglichen Dotieren des Halbleitersubstrats 10 leicht dotiert sein und kann relativ zum Rest des Halbleitersubstrats 10 einen hohen Widerstand aufweisen.
  • Die thermische Behandlung rekristallisiert auch das beschädigte Halbleitermaterial des implantierten Bereichs 20, das das Band 26 umgibt, in monokristallines oder einkristallines Halbleitermaterial (z.B. einkristallines Silizium). Das einkristalline Halbleitermaterial des implantierten Bereichs 20 befindet sich primär zwischen der polykristallinen Schicht 30 und der oberen Oberfläche 12 des Halbleitersubstrats 10. Das rekristallisierte Halbleitermaterial des implantierten Bereichs 20 weist im Gegensatz zu der polykristallinen Schicht 30 keine Inertgasatome, Körner und Defekte auf.
  • Die polykristalline Schicht 30 umfasst Abschnitte 32, 34, die sich über verschiedene Tiefenspannen relativ zu der oberen Oberfläche 12 des Halbleitersubstrats 10 erstrecken, und die jeweils durch eine Rekristallisierung innerhalb und nahe des Bands 26 in den verschiedenen Abschnitten 22, 24 des implantierten Bereichs 20 geschaffen werden. Der Abschnitt 32 der polykristallinen Schicht 30 befindet sich im Wesentlichen an den früheren Stellen des Abschnitts 22 des Bands 26 von implantierten Ionen, und der Abschnitt 34 der polykristallinen Schicht 30 befindet sich im Wesentlichen an den früheren Stellen des Abschnitts 24 des Bands 26 von implantierten Ionen. Der Abschnitt 34 der polykristallinen Schicht 30 ist unter dem aktiven Vorrichtungsbereich 18 angeordnet und befindet sich, wo die Flachgrabenisolationsbereiche 16 nicht vorhanden sind. Der Abschnitt 32 der polykristallinen Schicht 30 befindet sich unter den Flachgrabenisolationsbereichen 16. Der Abschnitt 32 der polykristallinen Schicht 30 umgibt den Abschnitt 34 der polykristallinen Schicht 30. Die Abschnitte 32, 34 der polykristallinen Schicht 30 konvergieren in fluchtender Ausrichtung mit der Schnittstelle 15 zwischen den Flachgrabenisolationsbereichen 16 und dem aktiven Vorrichtungsbereich 18, und die Abschnitte 32, 34 der polykristallinen Schicht 30 sind kontinuierlich.
  • Bei Ausführungsformen kann sich der Abschnitt 32 der polykristallinen Schicht 30 auf einer vom Abschnitt 34 der polykristallinen Schicht 30 verschiedenen Ebene zu der oberen Oberfläche 12 des Halbleitersubstrats 10 befinden. Bei der repräsentativen Ausführungsform befindet sich der Abschnitt 32 der polykristallinen Schicht 30 in einer Ebene, die näher an der oberen Oberfläche 12 des Halbleitersubstrats 10 ist als eine Ebene, die den Abschnitt 34 der polykristallinen Schicht 30 enthält. Bei einer Ausführungsform kann der Abschnitt 32 der polykristallinen Schicht 30 koextensiv mit dem Boden der Flachgrabenisolationsbereiche 16 ausgebildet werden, indem die Implantationsenergie derart angepasst wird, dass das Band 26 im Abschnitt 22 des implantierten Bereichs 20 im Wesentlichen koextensiv mit dem Boden der Flachgrabenisolationsbereiche 16 ist.
  • Bei der repräsentativen Ausführungsform weist der Abschnitt 32 der polykristallinen Schicht 30 die gleiche Dicke wie der Abschnitt 34 der polykristallinen Schicht 30 auf. Bei einer Ausführungsform kann der Abschnitt 32 der polykristallinen Schicht 30 größer als die Dicke des Abschnitts 34 der polykristallinen Schicht 30 ein. Bei einer Ausführungsform kann der Abschnitt 32 der polykristallinen Schicht 30 geringer als die Dicke des Abschnitts 34 der polykristallinen Schicht 30 sein.
  • Unter Bezugnahme auf die 3, in der gleiche Bezugszeichen sich auf gleiche Merkmale in der 2 beziehen, und in einem nachfolgenden Fertigungsstadium des Verarbeitungsverfahrens, kann ein Feldeffekttransistor 40 durch eine Front-End-of-Line (FEOL)-Verarbeitung als eine Vorrichtungsstruktur in dem aktiven Vorrichtungsbereich 18 des Halbleitersubstrats 10 gefertigt werden. Der Feldeffekttransistor 40 kann eine Gate-Elektrode 42 und ein Gate-Dielektrikum umfassen, die durch Abscheiden eines Schichtstapels und Strukturieren des Schichtstapels mit Fotolithografie- und Ätzprozessen gebildet wurden. Die Gate-Elektrode 42 kann aus einem Leiter, wie etwa dotiertes polykristallines Silizium (d.h. Polysilizium) oder einem Austrittsarbeitsmetall, zusammengesetzt sein, und das Gate-Dielektrikum kann aus einem elektrischen Isolator, wie etwa Siliziumdioxid oder Hafniumoxid, zusammengesetzt sein. Der Feldeffekttransistor 40 kann andere Elemente, wie etwa Halo-Bereiche, leicht dotierte Drain-Erstreckungen, Source/Drain-Bereiche 44 im Well und Seitenwand-Spacer auf der Gate-Elektrode 42, aufweisen.
  • Bei einer Ausführungsform kann der Feldeffekttransistor 40 einen Schalt-Feldeffekttransistor in einer Radiofrequenschaltung bereitstellen. Bei alternativen Ausführungsformen kann anstelle des Feldeffekttransistors 40 ein verschiedener Typ einer aktiven oder passiven Vorrichtungsstruktur in dem aktiven Vorrichtungsbereich 18 gebildet sein.
  • Die polykristalline Schicht 30 kann die Performance einer Vorrichtungs verbessern, indem sie als eine Isolierschicht zwischen den aktiven Vorrichtungen (z.B. den Feldeffekttransistoren vom Finnen-Typ) und dem Bulk-Substratabschnitt des Halbleitersubstrats 10 unter der polykristallinen Schicht 30 wirkt. Beispielsweise kann der Feldeffekttransistor 40 beispielsweise in einem Schalter oder einem rauscharmen Verstärker verwendet werden, die eine Performance aufweisen, die von der durch die polykristalline Schicht 30 bereitgestellten elektrischen Isolierung profitiert. Zusätzlich erhöht die polykristalline Schicht 30 effektiv den Substratwiderstand und reduziert aus diesem Grund die Sub-Kanal-Leckage zu dem Bulk-Substratabschnitt des Halbleitersubstrats 10 unter der polykristallinen Schicht 30.
  • Unter Bezugnahme auf die 4-6, in denen gleiche Bezugszeichen sich auf gleiche Merkmale in der 3 beziehen, und gemäß alternativen Ausführungsformen der Erfindung, kann die Anordnung der Abschnitte 32, 34 der polykristallinen Schicht 30 modifiziert werden, indem die Anordnung der Abschnitte 22, 24 des implantierten Bereichs 20 und des Bands 26 innerhalb der verschiedenen Abschnitte 22, 24 durch Anpassung der Implantationsparameter modifiziert wird. Unter den Parametern sind die Implantationsenergie, das Stoppvermögen der Flachgrabenisolationsbereiche 16, das Stoppvermögen des aktiven Vorrichtungsbereichs 18 des Halbleitersubstrats 10, und das Stoppvermögen der dielektrischen Schicht 14. Das Stoppvermögen der Flachgrabenisolationsbereiche 16 kann durch eine Auswahl ihres(r) Bestandsmaterials(ien) und eine Auswahl der Tiefe angepasst werden, über die sie sich relativ zu der oberen Oberfläche 12 des Halbleitersubstrats 10 erstrecken. Die dielektrische Schicht 14 kann von dem aktiven Vorrichtungsbereich 18 entfernt werden, um das effektive Stoppvermögen des Halbleitersubstrats 10 in dem aktiven Vorrichtungsbereich 18 zu senken.
  • Bei einer in der 4 gezeigten Ausführungsform kann das Stoppvermögen der Flachgrabenisolationsbereiche 16 dazu eingestellt werden, gleich dem zusammengesetzten Stoppvermögen der dielektrischen Schicht 14 und des aktiven Vorrichtungsbereichs 18 des Halbleitersubstrats 10 zu sein. Die Abschnitte 32, 34 der polykristallinen Schicht 30 befinden sich in der gleichen Ebene und befinden sich in der gleichen Tiefe relativ zu der oberen Oberfläche 12 des Halbleitersubstrats 10 weil die Abschnitte 22, 24 des implantierten Bereichs 20 und des Bands 26 beim Bilden durch die Implantation im Wesentlichen koplanar sind.
  • Bei einer in der 5 gezeigten Ausführungsform kann das Stoppvermögen der Flachgrabenisolationsbereiche 16 dazu eingestellt werden, geringer als das zusammengesetzte Stoppvermögen der dielektrischen Schicht 14 und des aktiven Vorrichtungsbereichs 18 des Halbleitersubstrats 10 zu sein. Der Abschnitt 32 der polykristallinen Schicht 30 befindet sich in einer Ebene, die relativ zu der oberen Oberfläche 12 des Halbleitersubstrats 10 in einer größeren Tiefe als eine Ebene positioniert ist, die den Abschnitt 34 der polykristallinen Schicht 30 enthält, weil der Abschnitt 22 des implantierten Bereichs 20 und des Bands 26 beim Bilden durch die Implantation in größeren Tiefen als der Abschnitt 24 des implantierten Bereichs 20 und des Bands 26 sind.
  • Bei einer in der 6 gezeigten Ausführungsform kann die Implantationsenergie derart eingestellt werden, dass die Ionen innerhalb der Flachgrabenisolationsbereiche 16 und innerhalb des aktiven Vorrichtungsbereichs 18 stoppen. Der Abschnitt 32 der polykristallinen Schicht 30 wird nicht gebildet, weil das Halbleitersubstrat 10 unter den Flachgrabenisolationsbereichen 16 nicht implantiert wird, um den Abschnitt 22 des implantierten Bereichs 20 zu bilden. Stattdessen stoppen die implantierten Ionen innerhalb des Bulks der Flachgrabenisolationsbereiche 16 derart, dass dieser Abschnitt 22 des Bands 26 innerhalb der Flachgrabenisolationsbereiche 16 ist.
  • Unter Bezugnahme auf die 7, in der gleiche Bezugszeichen sich auf gleiche Merkmale in der 3 beziehen, und gemäß alternativen Ausführungsformen der Erfindung, können die Abschnitte 22, 24 des implantierten Bereichs 20 und des Bands 26, das durch eine Einzel-Implantation gebildet wird, rekristallisieren, um die polykristalline Schicht 30 mit den verschiedenen Abschnitten 32, 34 zu bilden und auch eine zusätzliche polykristalline Schicht 50 auch mit verschiedenen Abschnitten 52, 54 zu bilden. Die polykristallinen Schichten 30, 50 können eine gestapelte Anordnung aufweisen, wobei der Abschnitt 52 der polykristallinen Schicht 50 in einer vertikalen Richtung zwischen dem Abschnitt 32 der polykristallinen Schicht 30 und den Flachgrabenisolationsbereichen 16 positioniert ist, und der Abschnitt 54 der polykristallinen Schicht 50 in der vertikalen Richtung zwischen dem Abschnitt 34 der polykristallinen Schicht 30 und dem aktiven Vorrichtungsbereich 18 positioniert ist. Das einkristalline Halbleitermaterial des Halbleitersubstrats 10 ist zwischen den polykristallinen Schichten 30, 50 angeordnet. Die polykristalline Schicht 50 kann eine Grenze mit den Flachgrabenisolationsbereichen 16 quer durch die Schnittstelle 17 gemeinsam haben. Während die polykristalline Schicht 30 für eine Einzel-Implantation mit gleichem Stoppvermögen veranschaulicht ist, kann die polykristalline Schicht 30 für einen Fall gebildet werden, bei dem die Stoppvermögen ungleich sind, wie vorstehend erörtert.
  • Die Bildung von mehreren polykristallinen Schichten 30, 50 durch die Einzel-Implantation kann von verschiedenen Faktoren abhängen, wie der Implantationsenergie und der Implantationsdosis. Die polykristallinen Schichten 30, 50 sind in der vertikalen Richtung durch rekristallisiertes einkristallines Halbleitermaterial getrennt. Die polykristalline Schicht 30 kann unter Verwendung einer höheren Implantationsenergie und einer höheren Dosis als bei Ausführungsformen gebildet werden, bei denen die polykristalline Schicht 50 vorhanden ist. Bei Ausführungsformen kann die Bildung von mehreren polykristallinen Schichten 30, 50 aus einer Einzel-Implantation resultieren, die eine Dosis aufweist, die größer als oder gleich 1 × 1014 Ionen/cm2 ist, und eine Energie aufweist, die die projizierte Spanne der Einzel-Implantation in einem Abstand platziert, der größer als oder gleich 1000 nm von der Schnittstelle 17 zwischen den Flachgrabenisolationsbereichen 16 und dem Halbleitersubstrat 10 ist.
  • Zusätzlich können sich Bereiche 56 von polykristallinem Halbleitermaterial nahe bei der unteren Ecke der Flachgrabenisolationsbereiche 16 angrenzend an den aktiven Vorrichtungsbereich 18 befinden und sind mit dem Abschnitt 54 der polykristallinen Schicht 50 gekoppelt. Die Bereiche 56 können relativ zu der Schnittstelle 15 zwischen den Flachgrabenisolationsbereichen 16 und dem aktiven Vorrichtungsbereich 18 geneigt oder abgewinkelt sein, und die Bereiche 56 können eine Breite aufweisen, die mit zunehmendem Abstand von der polykristallinen Schicht 50 abnimmt. Die Bereiche 56 können sich lateral und vertikal von einer unteren Ecke der Flachgrabenisolationsbereiche 16 die Schnittstelle 15 hinauf und in einen Abschnitt des aktiven Vorrichtungsbereichs 18 derart erstrecken, dass die Bereiche 56 wenigstens teilweise in dem aktiven Vorrichtungsbereich 18 positioniert sind. Die Bereiche 56 können in einem spitzen Winkel relativ zu der Schnittstelle 15 abgewinkelt sein. Die Bereiche 56 können sich um den vollen Umfang des aktiven Vorrichtungsbereichs 18 erstrecken, und die Bereiche 56 befinden sich über dem Abschnitt 54 der polykristallinen Schicht 50.
  • Bei Ausführungsformen, bei denen nur eine polykristalline Schicht 30 gebildet ist, wie vorstehend beschrieben, können die Bereiche 56 von polykristallinem Halbleitermaterial im Zusammenhang mit der Bildung der polykristallinen Schicht 30 gebildet werden. Die Bereiche 56 können mit der polykristallinen Schicht 30 gekoppelt sein und können sich nahe bei der Ecke der Flachgrabenisolationsbereiche 16 befinden, während sie in den aktiven Vorrichtungsbereich 18 vorstehen.
  • Die oben beschriebenen Verfahren werden bei der Fertigung von Chips mit integriertem Schaltkreis verwendet. Die resultierenden Chips mit integriertem Schaltkreis können durch den Fertiger in Roh-Wafer-Form (das heißt, als einzelner Wafer, der mehrere ungehäuste Chips aufweist), als nackter Chip (bare die), oder in einer gehäusten Form vertrieben werden. Im letzteren Fall ist der Chip in einer Einzelchipbaugruppe (z.B. ein Kunststoffträger, mit Leitern, die an einem Motherboard oder einem anderen Träger eines höheren Levels befestigt werden) oder in einer Multichip-Baugruppe montiert (wie etwa einem keramischen Träger, der einen oder beide Oberflächenzwischenverbindungen oder vergrabene Zwischenverbindungen aufweist). In jedem Fall kann der Chip mit anderen Chips, diskreten Schaltelementen und/oder anderen Signalverarbeitungsvorrichtungen als Teil von entweder (a) einem Zwischenprodukt, wie einem Motherboard, oder (b) einem Endprodukt integriert sein.
  • Bezugnahmen hierin auf Ausdrücke, die durch eine Näherungssprache modifiziert sind, wie „etwa“, „ungefähr“, und „im Wesentlichen“, sollen nicht auf den spezifizierten präzisen Wert beschränkt sein. Die Näherungssprache kann der Präzision eines Instruments entsprechen, das verwendet wird, um den Wert zu messen, und kann, falls nicht anderweitig abhängig von der Präzision des Instruments, +/- 10% des (der) angegebenen Werts (Werte) sein.
  • Bezugnahmen hierin auf Ausdrücke wie „vertikal“, „horizontal“, etc. erfolgen beispielhaft und nicht zur Beschränkung, um einen Referenzrahmen zu schaffen. Der Ausdruck „horizontal“ wie hierin verwendet, ist als eine Ebene definiert, die parallel zu einer konventionellen Ebene eines Halbleitersubstrats ist, ungeachtet seiner tatsächlichen dreidimensionalen räumlichen Ausrichtung. Die Begriffe „vertikal“ and „normal“ beziehen sich auf eine Richtung, die senkrecht zur Horizontalen, wie gerade definiert, ist. Der Begriff „lateral“ bezieht sich auf eine Richtung innerhalb der horizontalen Ebene.
  • Ein Merkmal „verbunden“ oder „gekoppelt“ an ein anderes oder mit einem anderen Merkmal kann an das oder mit dem anderen Merkmal direkt verbunden oder gekoppelt sein oder stattdessen kann eines oder können mehrere dazwischenkommende Merkmale vorhanden sein. Ein Merkmal kann an ein anderes oder mit einem anderen Merkmal „direkt verbunden“ oder „direkt gekoppelt“ sein, falls dazwischenkommende Merkmale nicht vorhanden sind. Ein Merkmal kann an ein anderes oder mit einem anderen Merkmal „indirekt verbunden“ oder „indirekt gekoppelt“ sein, falls wenigstens ein dazwischenkommendes Merkmal vorhanden ist. Ein Merkmal „an“ einem anderen Merkmal oder es „kontaktierend“ kann direkt an oder in direktem Kontakt mit dem anderen Merkmal sein, oder stattdessen kann eines oder können mehrere dazwischenkommende Merkmale vorhanden sein. Ein Merkmal kann „direkt an“ oder in „direktem Kontakt“ mit einem anderen Merkmal sein, falls dazwischenkommende Merkmale nicht vorhanden sind. Ein Merkmal kann „indirekt an“ oder in „indirektem Kontakt“ mit einem anderen Merkmal sein, falls wenigstens ein dazwischenkommendes Merkmal vorhanden ist.
  • Die Beschreibungen der verschiedenen Ausführungsformen der vorliegenden Erfindung wurden zum Zwecke der Veranschaulichung präsentiert, sollen aber nicht erschöpfend oder auf die offenbarten Ausführungsformen beschränkt sein. Viele Modifikationen und Variationen sind für die gewöhnlichen Fachleute offensichtlich, ohne vom Umfang und der Idee der beschriebenen Ausführungsformen abzuweichen. Die hierin verwendete Terminologie wurde gewählt, um die Prinzipien der Ausführungsformen, die praktische Anwendung oder technische Verbesserung gegenüber auf dem Markt erhältlichen Technologien am besten zu erklären, oder es anderen gewöhnlichen Fachleuten zu ermöglichen, die hierin offenbarten Ausführungsformen zu verstehen.

Claims (20)

  1. Struktur umfassend: ein Halbleitersubstrat umfassend eine obere Oberfläche, wobei das Halbleitersubstrat ein einkristallines Halbleitermatial enthält; eine Vielzahl von Flachgrabenisolationsbereichen, die sich von der oberen Oberfläche des Halbleitersubstrats in das Halbleitersubstrat erstrecken, wobei die Flachgrabenisolationsbereiche dazu positioniert sind, einen aktiven Vorrichtungsbereich des Halbleitersubstrats zu umgeben; und eine erste polykristalline Schicht in dem Halbleitersubstrat, wobei die erste polykristalline Schicht einen ersten Abschnitt unter dem aktiven Vorrichtungsbereich und einen zweiten Abschnitt unter der Vielzahl von Flachgrabenisolationsbereichen umfasst, und sich der erste Abschnitt der ersten polykristallinen Schicht in einer von dem zweiten Abschnitt der ersten polykristallinen Schicht verschiedenen Tiefe relativ zu der oberen Oberfläche des Halbleitersubstrats befindet.
  2. Struktur nach Anspruch 1, wobei sich der erste Abschnitt der ersten polykristallinen Schicht in einer ersten Ebene in einer ersten Tiefe relativ zu der oberen Oberfläche des Halbleitersubstrats befindet, sich der zweite Abschnitt der ersten polykristallinen Schicht in einer zweiten Ebene in einer zweiten Tiefe relativ zu der oberen Oberfläche des Halbleitersubstrats befindet, und die zweite Tiefe größer als die erste Tiefe ist.
  3. Struktur nach Anspruch 1, wobei sich der erste Abschnitt der ersten polykristallinen Schicht in einer ersten Ebene in einer ersten Tiefe relativ zu der oberen Oberfläche des Halbleitersubstrats befindet, sich der zweite Abschnitt der ersten polykristallinen Schicht in einer zweiten Ebene in einer zweiten Tiefe relativ zu der oberen Oberfläche des Halbleitersubstrats befindet, und die zweite Tiefe geringer als die erste Tiefe ist.
  4. Struktur nach Anspruch 1, wobei der erste Abschnitt und der zweite Abschnitt der ersten polykristallinen Schicht kontinuierlich sind.
  5. Struktur nach Anspruch 1, ferner umfassend: eine zweite polykristalline Schicht in dem Halbleitersubstrat, wobei die zweite polykristalline Schicht einen ersten Abschnitt unter dem aktiven Vorrichtungsbereich und einen zweiten Abschnitt unter der Vielzahl von Flachgrabenisolationsbereichen umfasst.
  6. Struktur nach Anspruch 5, wobei der erste Abschnitt der zweiten polykristallinen Schicht zwischen dem ersten Abschnitt der ersten polykristallinen Schicht und dem aktiven Vorrichtungsbereich positioniert ist, und der zweite Abschnitt der zweiten polykristallinen Schicht zwischen dem zweiten Abschnitt der ersten polykristallinen Schicht und den Flachgrabenisolationsbereichen positioniert ist.
  7. Struktur nach Anspruch 5, wobei die Flachgrabenisolationsbereiche eine erste Schnittstelle mit einem Abschnitt des Halbleitersubstrats unter den Flachgrabenisolationsbereichen aufweisen, und der zweite Abschnitt der zweiten polykristallinen Schicht die Flachgrabenisolationsbereiche an der ersten Schnittstelle kontaktiert.
  8. Struktur nach Anspruch 5, wobei die Flachgrabenisolationsbereiche eine erste Schnittstelle mit einem Abschnitt des Halbleitersubstrats unter den Flachgrabenisolationsbereichen und eine zweite Schnittstelle mit dem aktiven Vorrichtungsbereich aufweisen, wobei die erste Schnittstelle und die zweite Schnittstelle an einer Ecke konvergieren, und ferner umfassend: einen Bereich von polykristallinem Halbleitermaterial, der nahe bei der Ecke zwischen der ersten Schnittstelle und der zweiten Schnittstelle angeordnet ist, wobei der Bereich von polykristallinem Halbleitermaterial mit der zweiten polykristallinen Schicht gekoppelt ist und sich in Richtung der oberen Oberfläche des Halbleitersubstrats erstreckt.
  9. Struktur nach Anspruch 1, ferner umfassend: einen Feldeffekttransistor umfassend eine Gate-Struktur, die über dem aktiven Vorrichtungsbereich angeordnet ist, und einen Source/Drain-Bereich, der in dem aktiven Vorrichtungsbereich angeordnet ist.
  10. Struktur nach Anspruch 1, wobei die Flachgrabenisolationsbereiche eine erste Schnittstelle mit einem Abschnitt des Halbleitersubstrats unter den Flachgrabenisolationsbereichen und eine zweite Schnittstelle mit dem aktiven Vorrichtungsbereich aufweisen, wobei die erste Schnittstelle und die zweite Schnittstelle an einer Ecke konvergieren, und der erste Abschnitt und der zweite Abschnitt der ersten polykristallinen Schicht in fluchtender Ausrichtung mit der zweiten Schnittstelle konvergieren.
  11. Struktur nach Anspruch 10, ferner umfassend: einen Bereich von polykristallinem Halbleitermaterial, der nahe bei der Ecke zwischen der ersten Schnittstelle und der zweiten Schnittstelle angeordnet ist, wobei der Bereich von polykristallinem Halbleitermaterial zwischen der ersten Schnittstelle und der oberen Oberfläche des Halbleitersubstrats positioniert ist.
  12. Struktur nach Anspruch 11, wobei der Bereich von polykristallinem Halbleitermaterial in einem spitzen Winkel relativ zu der zweiten Schnittstelle abgewinkelt ist.
  13. Struktur nach Anspruch 12, wobei der Bereich von polykristallinem Halbleitermaterial in dem aktiven Vorrichtungsbereich positioniert ist.
  14. Verfahren umfassend: Bilden einer Vielzahl von Flachgrabenisolationsbereichen, die sich von einer oberen Oberfläche eines Halbleitersubstrats in das Halbleitersubstrat erstrecken und die einen aktiven Vorrichtungsbereich des Halbleitersubstrats umgeben; Durchführen einer Einzel-Ionen-Implantation in das Halbleitersubstrat, die ein Band von implantierten inerten Ionen unter der oberen Oberfläche des Halbleitersubstrats erzeugt und die einkristallines Halbleitermaterial in einem implantierten Bereich zwischen der oberen Oberfläche des Halbleitersubstrats und dem Band von implantierten inerten Ionen beschädigt; und Rekristallisieren des Halbleitersubstrats in dem implantierten Bereich und dem Band von implantierten inerten Ionen mit einem Ausheilungsprozess, um eine erste polykristalline Schicht in dem Halbleitersubstrat zu erzeugen, wobei das Band von implantierten inerten Ionen in dem implantierten Bereich einen ersten Abschnitt unter dem aktiven Vorrichtungsbereich und einen zweiten Abschnitt unter der Vielzahl von Flachgrabenisolationsbereichen umfasst, und sich der erste Abschnitt des Bands von implantierten inerten Ionen zu einer von dem zweiten Abschnitt des Bands von implantierten inerten Ionen verschiedenen Tiefe relativ zu der oberen Oberfläche des Halbleitersubstrats erstreckt.
  15. Verfahren nach Anspruch 14, wobei sich der erste Abschnitt des Bands von implantierten inerten Ionen in einer ersten Ebene in einer ersten Tiefe relativ zu der oberen Oberfläche des Halbleitersubstrats befindet, wobei sich der zweite Abschnitt des Bands von implantierten inerten Ionen in einer zweiten Ebene in einer zweiten Tiefe relativ zu der oberen Oberfläche des Halbleitersubstrats befindet, und die zweite Tiefe größer als die erste Tiefe ist.
  16. Verfahren nach Anspruch 14, wobei sich der erste Abschnitt des Bands von implantierten inerten Ionen in einer ersten Ebene in einer ersten Tiefe relativ zu der oberen Oberfläche des Halbleitersubstrats befindet, sich der zweite Abschnitt des Bands von implantierten inerten Ionen in einer zweiten Ebene in einer zweiten Tiefe relativ zu der oberen Oberfläche des Halbleitersubstrats befindet, und die zweite Tiefe geringer als die erste Tiefe ist.
  17. Verfahren nach Anspruch 14, wobei der Ausheilungsprozess eine zweite polykristalline Schicht in dem Halbleitersubstrat erzeugt, und die zweite polykristalline Schicht einen ersten Abschnitt unter dem aktiven Vorrichtungsbereich und einen zweiten Abschnitt unter der Vielzahl von Flachgrabenisolationsbereichen umfasst.
  18. Verfahren nach Anspruch 17, wobei die erste polykristalline Schicht einen ersten Abschnitt unter dem aktiven Vorrichtungsbereich im Wesentlichen an einer früheren Stelle des ersten Abschnitts des Bands von implantierten inerten Ionen und einen zweiten Abschnitt unter der Vielzahl von Flachgrabenisolationsbereichen im Wesentlichen an einer früheren Stelle des zweiten Abschnitts des Bands von implantierten inerten Ionen umfasst, der erste Abschnitt der zweiten polykristallinen Schicht zwischen dem ersten Abschnitt der ersten polykristallinen Schicht und dem aktiven Vorrichtungsbereich positioniert ist, und der zweite Abschnitt der zweiten polykristallinen Schicht zwischen dem zweiten Abschnitt der ersten polykristallinen Schicht und den Flachgrabenisolationsbereichen positioniert ist.
  19. Verfahren nach Anspruch 17, wobei die Flachgrabenisolationsbereiche eine erste Schnittstelle mit einem Abschnitt des Halbleitersubstrats unter den Flachgrabenisolationsbereichen und eine zweite Schnittstelle mit dem aktiven Vorrichtungsbereich aufweisen, die erste Schnittstelle und die zweite Schnittstelle an einer Ecke konvergieren, der Ausheilungsprozess einen Abschnitt von polykristallinem Halbleitermaterial bildet, der an der Ecke zwischen der ersten Schnittstelle und der zweiten Schnittstelle angeordnet ist, und der Abschnitt von polykristallinem Halbleitermaterial zwischen der ersten Schnittstelle und der oberen Oberfläche des Halbleitersubstrats positioniert ist.
  20. Verfahren nach Anspruch 14, wobei die erste polykristalline Schicht einen ersten Abschnitt unter dem aktiven Vorrichtungsbereich im Wesentlichen an einer früheren Stelle des ersten Abschnitts des Bands von implantierten inerten Ionen und einen zweiten Abschnitt unter der Vielzahl von Flachgrabenisolationsbereichen im Wesentlichen an einer früheren Stelle des zweiten Abschnitts des Bands von implantierten inerten Ionen umfasst, und das Halbleitersubstrat folgend auf den Ausheilungsprozess ein rekristallisiertes einkristallines Halbleitermaterial zwischen der ersten polykristallinen Schicht und der oberen Oberfläche des Halbleitersubstrats umfasst.
DE102020124210.7A 2019-10-10 2020-09-17 Multi-Tiefen-Bereiche hoher Resistivität in einem Halbleitersubstrat Pending DE102020124210A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/598,064 2019-10-10
US16/598,064 US11158535B2 (en) 2019-10-10 2019-10-10 Multi-depth regions of high resistivity in a semiconductor substrate

Publications (1)

Publication Number Publication Date
DE102020124210A1 true DE102020124210A1 (de) 2021-04-15

Family

ID=75155624

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020124210.7A Pending DE102020124210A1 (de) 2019-10-10 2020-09-17 Multi-Tiefen-Bereiche hoher Resistivität in einem Halbleitersubstrat

Country Status (4)

Country Link
US (1) US11158535B2 (de)
CN (1) CN112652654B (de)
DE (1) DE102020124210A1 (de)
TW (1) TWI759856B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11271077B2 (en) * 2020-03-03 2022-03-08 Globalfoundries U.S. Inc. Trap-rich layer in a high-resistivity semiconductor layer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4683637A (en) * 1986-02-07 1987-08-04 Motorola, Inc. Forming depthwise isolation by selective oxygen/nitrogen deep implant and reaction annealing
US5508211A (en) 1994-02-17 1996-04-16 Lsi Logic Corporation Method of making integrated circuit structure with vertical isolation from single crystal substrate comprising isolation layer formed by implantation and annealing of noble gas atoms in substrate
US6455903B1 (en) * 2000-01-26 2002-09-24 Advanced Micro Devices, Inc. Dual threshold voltage MOSFET by local confinement of channel depletion layer using inert ion implantation
US6174754B1 (en) * 2000-03-17 2001-01-16 Taiwan Semiconductor Manufacturing Company Methods for formation of silicon-on-insulator (SOI) and source/drain-on-insulator(SDOI) transistors
KR100366923B1 (ko) * 2001-02-19 2003-01-06 삼성전자 주식회사 에스오아이 기판 및 이의 제조방법
JP2003347399A (ja) * 2002-05-23 2003-12-05 Sharp Corp 半導体基板の製造方法
US6946358B2 (en) * 2003-05-30 2005-09-20 International Business Machines Corporation Method of fabricating shallow trench isolation by ultra-thin SIMOX processing
US7932156B2 (en) * 2005-08-03 2011-04-26 Nxp B.V. Bipolar transistor having a second, base-comprising region consisting of a first layer, a second, constrictive, layer, and a third layer
US20070158779A1 (en) * 2006-01-12 2007-07-12 International Business Machines Corporation Methods and semiconductor structures for latch-up suppression using a buried damage layer
US8324031B2 (en) 2008-06-24 2012-12-04 Globalfoundries Singapore Pte. Ltd. Diffusion barrier and method of formation thereof
US8299537B2 (en) 2009-02-11 2012-10-30 International Business Machines Corporation Semiconductor-on-insulator substrate and structure including multiple order radio frequency harmonic supressing region
CN103489779B (zh) * 2012-06-12 2016-05-11 中国科学院微电子研究所 半导体结构及其制造方法
CN104217957B (zh) * 2013-06-05 2017-09-22 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
US11764060B2 (en) * 2017-05-02 2023-09-19 Globalfoundries U.S. Inc. Field-effect transistors with a body pedestal
US10192779B1 (en) 2018-03-26 2019-01-29 Globalfoundries Inc. Bulk substrates with a self-aligned buried polycrystalline layer
US10651281B1 (en) * 2018-12-03 2020-05-12 Globalfoundries Inc. Substrates with self-aligned buried dielectric and polycrystalline layers

Also Published As

Publication number Publication date
TW202129963A (zh) 2021-08-01
US11158535B2 (en) 2021-10-26
CN112652654A (zh) 2021-04-13
US20210111063A1 (en) 2021-04-15
TWI759856B (zh) 2022-04-01
CN112652654B (zh) 2023-11-03

Similar Documents

Publication Publication Date Title
DE3326534C2 (de)
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE102008011814B4 (de) CMOS-Bauelement mit vergrabener isolierender Schicht und verformten Kanalgebieten sowie Verfahren zum Herstellen derselben
DE102010028462B4 (de) Verspannungsgedächtnistechnik mit geringerer Randzonenkapazität auf der Grundlage von Siliziumnitrid in MOS-Halbleiterbauelementen
DE102006046363B4 (de) Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
DE102013214436B4 (de) Verfahren zum Bilden einer Halbleiterstruktur, die silizidierte und nicht silizidierte Schaltkreiselemente umfasst
DE102007030053A1 (de) Reduzieren der pn-Übergangskapazität in einem Transistor durch Absenken von Drain- und Source-Gebieten
DE102006019937A1 (de) SOI-Transistor mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers und ein Verfahren zur Herstellung des Transistors
DE102009039573A1 (de) Bipolartransistor des Typs mit Poly-Emitter, Bipolar-CMOS-DMOS-Bauelement und Verfahren zur Herstellung eines Bipolartransistors des Typs mit Poly-Emitter und eines Bipolar-CMOS-DMOS-Bauelements
DE102015110584B4 (de) Halbleiterstruktur mit Reduzierung des Übergangskriechstroms und Verfahren zu deren Herstellung
DE102008035806A1 (de) Transistor mit eingebettetem Si/GE-Material mit einem verbesserten Boreinschluss
DE69934360T2 (de) Verfahren zur Herstellung von gegen elektrostatische Entladung geschützten Bauelementen mit selbstausgerichteter Silicidstruktur
DE60028847T2 (de) Verfahren mit reduzierter Maskenzahl für die Herstellung von Mischsspannung-CMOS mit Hochleistung-Transistoren und -I/O Transistoren von hoher Zuverlässigkeit
DE112021003504T5 (de) Gate-implantation für eine reduzierte variabilität eineswiderstandstemperaturkoeffizienten
DE102015107977B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102020124210A1 (de) Multi-Tiefen-Bereiche hoher Resistivität in einem Halbleitersubstrat
DE102021102294A1 (de) Vergrabene beschädigungsschichten zur elektrischen isolierung
DE102004057764B4 (de) Verfahren zur Herstellung eines Substrats mit kristallinen Halbleitergebieten mit unterschiedlichen Eigenschaften, die über einem kristallinen Vollsubstrat angeordnet sind und damit hergestelltes Halbleiterbauelement
DE102009035438A1 (de) Verwendung von Dielektrika mit großem ε als sehr selektive Ätzstoppmaterialien in Halbleiterbauelementen
DE112009003199T5 (de) Lateraler MOSFET mit einer Substrat-Drainverbindung
DE102011004672B4 (de) SOI-Halbleiterbauelement mit einer Substratdiode mit reduzierter Metallsilizidleckage
DE102005014749A1 (de) Technik zur Herstellung eines Transistors mit einem erhöhten Drain- und Sourcegebiet mittels einer Drei-Schicht-Hartmaske für die Gatestrukturierung
DE102020208330A1 (de) Feldeffekttransistoren vom finnentyp über einer oder mehreren vergrabenen polykristallinen schichten
DE102021102414A1 (de) Haftstellenreiche schicht in einer hochresistiven halbleiterschicht
DE102009006800A1 (de) Vergrößerte Tiefe von Drain- und Sourcegebieten in komplementären Transistoren durch Herstellen eines tiefen Drain- und Sourcegebiets vor der Ätzung einer Aussparung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., MALTA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: V. FUENER EBBINGHAUS FINCK HANO, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., MALTA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, CA, US

R016 Response to examination communication