DE102020000348A1

DE102020000348A1 - Steuerung zur regelung eines geschlossenen regelkreises eines dcx-wandlers und verfahren hierfür

Info

Publication number: DE102020000348A1
Application number: DE102020000348.6A
Authority: DE
Inventors: Alessandro Zafarana
Original assignee: Semiconductor Components Industries LLC
Current assignee: Semiconductor Components Industries LLC
Priority date: 2019-03-12
Filing date: 2020-01-21
Publication date: 2020-09-17
Also published as: TWI778316B; TW202103426A; US10658937B1; CN111697834A

Abstract

In einer Form schließt eine Steuerung für einen DCX-Leistungswandler eine SR-Steuerung ein, welche die Leitungszeiten der ersten und der zweiten SR-Transistoren als Reaktion auf die jeweiligen Leitungsbedingungen steuert, und eine primärseitige Steuerung, die erste und zweite Primärphasensignale bereitstellt, die erste und zweite Transistoren steuern, misst ein erstes Erfassungssignal als eine Zeitspanne zwischen einer Gate-Spannung des ersten SR-Transistors, die unter einen ersten Schwellenwert fällt, und einer Aktivierung des zweiten Primärphasensignals, eine adaptive Totzeit, die proportional zu einem Durchschnitt des Stroms ist, der während ihrer jeweiligen aktiven Zeiten in den SR-Transistoren geleitet wird, ein erstes Referenzsignal als eine vorbestimmte Verzögerungszeit plus die adaptive Totzeit und ein erstes Fehlersignal als eine durchschnittliche Differenz zwischen dem ersten Erfassungssignal und dem ersten Referenzsignal, und steuert eine Schaltgeschwindigkeit des ersten und des zweiten Primärphasensignals, um das erste Fehlersignal zu reduzieren.

Description

GEBIET DER OFFENBARUNG
Die vorliegende Offenbarung bezieht sich im Allgemeinen auf Stromwandlerschaltungen und insbesondere auf ungeregelte DC-DC-Wandler (DCX-Wandler).
HINTERGRUND
Gleichstrom-Gleichstrom-Wandler (DC-DC-Wandler) werden zur Bereitstellung von Ausgangsspannungen in einer Vielzahl von Stromversorgungsanwendungen verwendet. Beispielsweise kann bei Servern, die für Cloud-Computing verwendet werden, der DC-DC-Wandler in einer Konfiguration mit offenem Regelkreis ohne Ausgangsregelung verwendet werden. Dieser als „DCX-Wandler“ bekannte Wandlertyp kann eine relativ große Eingangsspannung empfangen, beispielsweise eine Spannung zwischen 40 und 60 Volt (V), und eine niedrigere Spannung bereitstellen, die für Lastpunktregler (POL-Regler) der zweiten Stufe geeignet ist. Die DCX-Wandlerstufe richtet sich auf die Wirkungsweise, um ihre Ausgangsspannung V_AUS innerhalb eines begrenzten Bereichs einzustellen. Zum Beispiel kann die DCX-Stufe die Eingangsspannung um ein Verhältnis von 10:1 reduzieren, um V_AUS innerhalb eines Bereichs von 3,6 V bis 6,5 V bereitzustellen und eine anhaltende Leistung im Allgemeinen im Bereich von 250 Watt (W) bis 500 W bereitzustellen. Jeder POL-Regler ist robust genug, um die reduzierte, ungeregelte Eingangsspannung genau auf eine geeignete Spannung für die von ihm versorgte elektronische Schaltung zu regeln.
Der DCX-Wandler muss unabhängig von Schwankungen der Werte der im Wandler verwendeten Resonanzkomponenten und den Störeinflüssen des Leiterplattenlayouts einen hohen Wirkungsgrad aufrechterhalten. Ein typischer DCX-Wandler verwendet ein Resonanznetzwerk auf der Primärseite des Transformators, um eine Nullspannungsumschaltung (ZVS) auf der Primärseite und eine Nullstromumschaltung (ZCS) auf der Sekundärseite zu erreichen. Um ein hohes Spannungsreduzierungsverhältnis zu erreichen, verwendet der DCX-Wandler einen Transformator, um den Ausgang auf Grundlage des Wicklungsverhältnisses einzustellen, erfordert jedoch keine elektrische Isolierung zwischen den primären und sekundären Seitenschaltungen. Um einen hohen Wirkungsgrad zu erreichen, sollte die Schaltfrequenz der Transistoren auf der Primärseite im Allgemeinen etwa gleich der Resonanzfrequenz der reaktiven Elemente auf der Primärseite sein. Der Transformator wird üblicherweise mit einer relativ hohen Frequenz betrieben, beispielsweise einer Frequenz von mehr als 700 kHz, und ist über die Leiterplatte (PCB) verteilt, um deren Größe zu verringern. Bei diesen relativ hohen Frequenzen ist es schwierig, den Wirkungsgrad aufrechtzerhalten, da die parasitären Induktivitäten des Layouts erheblich variieren können, während eine hohe Stromstärke durch die Sekundärwicklungen geliefert wird. Darüber hinaus muss der Synchron-Gleichrichtertransistortreiber (SR-Transistortreiber) autonom arbeiten, um die SR-Transistoren ein- und auszuschalten, um die SR-Transistoren trotz der variablen parasitären Induktivitäten der SR-Transistoren gleichzurichten.
Figurenliste
Die vorliegende Offenbarung kann besser verstanden werden, und ihre zahlreichen Merkmale und Vorteile können dem Fachmann offensichtlicher gemacht werden, indem Bezug auf die begleitenden Zeichnungen genommen wird, in denen:

1 ein Stromversorgungssystem für einen Computer in Form eines Blockdiagramms veranschaulicht;
2 in schematischer Form einen nach dem Stand der Technik bekannten DCX-Wandler veranschaulicht;
3 in der Form eines partiellen Blockdiagramms und eines partiellen Schaltbilds eine Ausführungsform eines DCX-Wandlers gemäß der vorliegenden Offenbarung veranschaulicht;
4 ein Zeitdiagramm, das Signale zeigt, die zum Verständnis des Betriebs des DCX-Wandlers von 3 nützlich sind, veranschaulicht;
5 in der Form eines partiellen Blockdiagramms und eines partiellen Schaltbilds eine Primärsteuerung, die als die Primärsteuerung von 3 verwendet werden kann, veranschaulicht;
6 in der Form eines partiellen Blockdiagramms und eines partiellen Schaltbilds eine adaptive Totzeitschaltung 600, die verwendet werden kann, um die adaptive Totzeitschaltung 510 von 5 zu implementieren, veranschaulicht;
7 in einem Blockdiagramm eine Erfassungszeitbestimmungsschaltung, die verwendet werden kann, um die Erfassungszeitmessschaltungen von 5 zu implementieren, veranschaulicht; und
8 in der Form eines Blockdiagramms eine Referenzzeitbestimmungsschaltung, die verwendet werden kann, um die Referenzzeitbestimmungsschaltungen von 5 zu implementieren, veranschaulicht.

Ähnliche oder identische Elemente in den verschiedenen Zeichnungen sind mit den gleichen Bezugszeichen bezeichnet. Soweit nicht anders vermerkt, beziehen sich das Wort „gekoppelt“ sowie seine zugehörigen Verbformen sowohl auf eine direkte Verbindung als auch eine indirekte elektrische Verbindung anhand von Einrichtungen der in der Fachwelt bekannten Art, und soweit nicht anders angegeben, beinhaltet jede Beschreibung einer direkten Verbindung auch alternative Ausführungsformen unter Verwendung geeigneter Formen der indirekten elektrischen Verbindung.
DETAILLIERTE BESCHREIBUNG
1 veranschaulicht ein Stromversorgungssystem 100 für einen Computer in Form eines Blockdiagramms. Das Stromversorgungssystem 100 schließt eine Spannungsquelle 110, einen Gleichrichter 120, einen als „DCX-Wandler“ bezeichneten DC-DC-Wandler 130 und einen Satz von Lastpunktreglern (POL-Reglern) 140 ein. Die Spannungsquelle 110 stellt eine als „V_AC“ bezeichnete Wechselstromeingangsspannung (AC), beispielsweise eine Wechselstromnetzversorgung, bereit. Der Gleichrichter 120 weist einen Eingang auf, der mit dem Ausgang der Spannungsquelle 110 verbunden ist, sowie einen Ausgang zum Bereitstellen einer Eingangsspannung, die als „V_EIN1“ bezeichnet wird. Der Gleichspannungswandler 130 weist einen Eingang auf, der mit dem Ausgang des Gleichrichters 120 verbunden ist, sowie einen Ausgang zum Bereitstellen einer reduzierten Spannung, die als „V_EIN2“ bezeichnet wird. Die POL-Regler 140 schließen beispielhafte POL-Regler 141, 142 und 143 ein, die jeweils einen Eingang zum Empfangen von „V_EIN2“ und einen Ausgang zum Bereitstellen einer geregelten Spannung an einen Teil der Schaltung im Server aufweisen, in 1 nicht gezeigt.
Im Betrieb weist das Stromversorgungssystem 100 eine Architektur auf, die für die Serverumgebung gut geeignet ist. Der Gleichrichter 120 stellt die anfängliche Konditionierung von V_AC durch Umwandeln eines sinusförmigen Wechselstromsignals in ein gleichgerichtetes Halbwellensignal, d. h. einen Haversinus, bereit. Der Gleichrichter 120 schließt auch einen Massenkondensator ein, um die Welligkeit im Haversinus zu verringern, und stellt somit V_IN1 als geglätteten Haversinus bereit. Der DC-DC-Wandler 130 ist ein ungeregelter DC-DC-Wandler, d. h. ein DCX-Wandler, und wandelt V_IN1 in eine ungeregelte niedrigere Spannung V_IN2 um.
Insbesondere legt der DC-DC-Wandler 130 den Schwerpunkt auf das Umwandeln von V_IN1 mit einer Spannung von etwa 40-60 V auf eine niedrigere Spannung V_IN2, z. B. eine Spannung von 3,6-6,5 V mit hohem Wirkungsgrad. Um die Umwandlungseffizienz zu verbessern, stellt der DC-DC-Wandler 130 seine Ausgangsspannung nahe der gewünschten Spannung bereit, ohne eine Spannungsrückkopplung zu verwenden. Das Energieversorgungssystem 100 implementiert den DC-DC-Wandler 130 als einen LLC-Wandler, um das Ziel der Aufrechterhaltung der Umwandlungseffizienz zu erreichen, während eine Spannung in dem gewünschten Bereich bereitgestellt wird.
Jeder der POL-Regler 140 ändert V_IN2 in eine geregelte, im Allgemeinen niedrigere Spannung, die von der von ihm versorgten Schaltung benötigt wird, wie zum Beispiel 5,0 V, 3,3 V, 2,0 V und dergleichen. Jeder POL-Wandler verwendet eine Spannungsrückkopplung, um seine Ausgangsspannung so zu regeln, dass sie nahe an seiner gewünschten Spannung liegt, und kann beispielsweise durch ein DC-DC-Schaltnetzteil implementiert werden.
2 veranschaulicht in schematischer Form einen nach dem Stand der Technik bekannten DCX-Wandler 200. Der DCX-Wandler 200 schließt im Allgemeinen eine Gleichstromversorgung 210, einen Transistor 220, einen Transistor 230, ein Resonanznetzwerk 240, einen Transformator 250, einen ersten Synchron-Gleichrichtertransistor (SR-Transistor) 260, einen zweiten SR-Transistor 270, einen Ausgangskondensator 280 und einen Widerstand 290 ein. Die Gleichstromversorgung 210 weist einen positiven Anschluss und einen negativen Anschluss auf, die mit Masse verbunden sind, und stellt eine Gleichspannung V_IN bereit, die zwischen ihren positiven und negativen Anschlüssen referenziert ist. Transistor 220 ist ein N-Kanal-Metalloxid-Halbleiter-(MOS)-Leistungstransistor mit einem Drain, der mit dem positiven Anschluss der Gleichstromversorgung 210, einem Gate zum Empfangen des mit „G2“ bezeichneten Signals und einer Source verbunden ist, und weist eine zugeordnete Body-Diode 222 mit einer Anode, die mit der Source des Transistors 230 verbunden ist, und eine Kathode, die mit dem Drain des Transistors 220 verbunden ist, auf. Der Transistor 230 ist ein N-Kanal-MOS-Leistungstransistor mit einem Drain, der mit der Source des Transistors 220, einem Gate zum Empfangen des mit „G2“ bezeichneten Signals und einer Source verbunden ist, die mit dem zweiten Anschluss der Gleichstromversorgung 21 verbunden ist, und weist eine zugeordnete Body-Diode 232 mit einer Anode, die mit der Source des Transistors 230 verbunden ist, und eine Kathode, die mit dem Drain des Transistors 230 verbunden ist, auf.
Das Resonanznetzwerk 240 schließt einen Kondensator 242 und einen Induktor 244 ein. Der Kondensator 242 weist einen ersten Anschluss, der mit dem Drain des Transistors 220 und der Source des Transistors 230 verbunden ist, und einen zweiten Anschluss auf. Der Induktor 244 weist einen ersten Anschluss, der mit dem zweiten Anschluss des Kondensators 242 verbunden ist, und einen zweiten Anschluss auf.
Der Transformator 250 weist eine Primärwicklung 252, eine erste Sekundärwicklung 254, eine zweite Sekundärwicklung 256 und eine Magnetisierungsinduktivität 268 auf. Die Primärwicklung 252 weist ein erstes Ende, das mit dem zweiten Anschluss des Kondensators 242 verbunden ist, und ein zweites Ende auf. Die erste Sekundärwicklung 254 weist ein erstes Ende, ein zweites Ende, das mit einem Mittelabgriff des Transformators 250 verbunden ist, der eine mit „V_AUS“ bezeichnete Ausgangsspannung bereitstellt, welche die Ausgangsspannung des LLC-Wandlers 200 ist, und ein zweites Ende auf. Die zweite Sekundärwicklung 256 weist ein erstes Ende und ein zweites Ende auf, das mit einem Mittelabgriff des Transformators 250 verbunden ist, und ein zweites Ende. Die Magnetisierungsinduktivität 258 weist einen ersten Anschluss auf, der mit dem ersten Ende der Primärwicklung 252 verbunden ist, und ein zweites Ende, das mit dem zweiten Ende der Primärwicklung 252 verbunden ist.
Der erste SR-Transistor 262 ist ein N-Kanal-MOS-Leistungstransistor mit einem ersten Source/Drain-Anschluss, der mit dem ersten Ende der ersten Sekundärwicklung 252 verbunden ist, einem Gate zum Empfangen eines mit „S2“ bezeichneten Signals und einem zweiten Source/Drain-Anschluss, der mit Masse verbunden ist, und weist eine zugehörige Body-Diode 264 mit einer Anode, die mit dem zweiten Source/Drain-Anschluss davon verbunden ist, und einer Kathode, die mit dem ersten Source/Drain-Anschluss davon verbunden ist, auf. Der zweite SR-Transistor 272 ist ein N-Kanal-MOS-Leistungstransistor mit einem ersten Source/Drain-Anschluss, der mit dem zweiten Ende der zweiten Sekundärwicklung 252 verbunden ist, einem Gate zum Empfangen eines mit „S1“ bezeichneten Signals und einem zweiten Source/Drain-Anschluss, der mit Masse verbunden ist, und weist eine zugehörige Body-Diode 274 mit einer Anode, die mit dem zweiten Source/Drain-Anschluss davon verbunden ist, und einer Kathode, die mit dem ersten Source/Drain-Anschluss davon verbunden ist, auf.
Der Kondensator 280 weist einen ersten Anschluss, der mit dem Mittelabgriff des Transformators 250 verbunden ist, und einen zweiten Anschluss, der mit Masse verbunden ist, auf. Der Widerstand 290 weist einen ersten Anschluss, der mit dem Mittelabgriff des Transformators 250 verbunden ist, und einen zweiten Anschluss, der mit Masse verbunden ist, auf.
Im Betrieb ist der DCX-Wandler 200 ein Halbbrücken-Resonanz-LLC-Wandler mit offenem Regelkreis, der eine hohe Umwandlungseffizienz bereitstellt. Eine Steuerung (in 2 nicht gezeigt) schaltet die SR-Transistoren 260 und 270, um eine synchrone Gleichrichtung mit Nullstromschalten zu erreichen.
Der DCX-Wandler 200 bildet V_AUS bei einer Spannung, die hauptsächlich durch das Windungsverhältnis des Transformators 250 bestimmt wird. Er schaltet die Transistoren 220 und 230 bei einer Schaltfrequenz um, die etwa gleich der Resonanzfrequenz ist. Mathematisch ist der Wirkungsgrad maximiert, wenn f_SW = f_RES ist, wobei f_SW die Schaltfrequenz der Transistoren 220 und 230 auf der Primärseite des Transformators 250 und f_RES die Resonanzfrequenz ist, die durch die Induktivitätswerte des Reiheninduktors (Induktor 244) und die Magnetisierungsinduktivität des Transformators 250 (Induktor 258) und die Kapazität des Kondensators 242 bestimmt wird.
In der Praxis unterscheidet sich fsw aufgrund von Toleranzen in den Komponenten von f_RES. Um beispielsweise einen Hochfrequenzbetrieb zu erreichen, kann der Transformator 250 über die Leiterplatte verteilt sein, was es schwierig macht, parasitäre Induktivitäten zu verfolgen. Darüber hinaus tragen andere Faktoren zur Unfähigkeit bei, f_RES zu bestimmen, einschließlich Alterung des Kondensators 242, Temperaturdrift, Kondensatorvorspannungsreduzierung, Herstellungstoleranzen, nichtlineare Induktivität bei sich änderndem Laststrom und Herstellungstoleranz der Schaltfrequenz. Da fsw vom tatsächlichen f_RES abweicht, sinkt die Umwandlungseffizienz.
Um die Schaltfrequenz eines LLC-Resonanzwandlers mit offenem Regelkreis an die tatsächlichen Werte anzupassen, haben Feng u.a. in einem Artikel mit dem Titel „Pulsewidth Locked Loop (PWLL) for Automatic Resonant Frequency Tracking in LLC DC-DC Transformer (LLC-DCX)", IEEE Transactions on Power Electronics, Band 28, Nr. 4, April 2013, Seiten 1862-1869, einen Wandler vorgeschlagen, der die sekundärseitige Nullstrommessung verwendet, um die tatsächliche Resonanzfrequenz zu verfolgen und die primärseitige Schaltfrequenz an die so gemessene Frequenz anzupassen.
Feng geht jedoch nicht auf weitere zusätzliche Herausforderungen ein. Erstens ist die Messung der SR-Einschaltzeit aufgrund der parasitären Induktivitäten der SR-Transistoren, Toleranzen der Komponentenwerte und dergleichen ungenau. Zweitens ist die Einschaltspannung, die zum Anpassen der Schaltfrequenz verwendet werden kann, eine relativ kleine Spannung, die in einer durch das Schalten von Hochleistungstransistoren erzeugten, rauschbehafteten Umgebung erfasst werden muss. Drittens können sich die Schaltzeiten der beiden SR-Transistoren voneinander unterscheiden, was die Bestimmung der Resonanzfrequenz erschwert. Viertens kann die Unfähigkeit, die Resonanzfrequenz genau zu bestimmen, dazu führen, dass die primärseitigen Transistoren kein Nullspannungsschalten erreichen, was den Wirkungsgrad verringert. Fünftens implementieren die SR-Steuerungen aufgrund der Niederspannungserfassung der Ausschaltbedingungen normalerweise eine programmierbare Mindestdauer für die Ein- und Ausschaltzeit, was zu Schwierigkeiten bei der Messung der Resonanzfrequenz führt. Sechstens trifft die Primärseite im Leerlauf auf einen unbegrenzten Lastwiderstand, da der Sekundärseite kein Strom zugeführt wird, wodurch die SR-Transistoren nicht leitfähig bleiben und die Frequenz deutlich unter die Resonanzfrequenz verringert wird. In diesem Zustand arbeitet der LLC-Wandler im Kondensatormodus, und die Ausgangsspannung steigt über das Windungsverhältnis an, wodurch möglicherweise eine akzeptable V_AUS-Grenze überschritten wird.
Nun wird ein DCX-Wandler, der eine adaptive Resonanzfrequenzverfolgung bereitstellt, während diese Probleme angesprochen werden, beschrieben.
3 veranschaulicht in der Form eines partiellen Blockdiagramms und eines partiellen Schaltbilds eine Ausführungsform eines DCX-Wandlers 300 gemäß der vorliegenden Offenbarung. Der DCX-Wandler 300 schließt im Allgemeinen einen Transformator 310, ein Resonanznetzwerk 320, einen primärseitigen Treiber 330, eine Ausgangsstufe 350 und eine Steuerung 360 ein.
Der Transformator 310 weist eine Primärwicklung 312, eine Sekundärwicklung 314 und eine Magnetisierungsinduktivität 316 auf. Die Primärwicklung 312 weist ein erstes Ende und ein zweites Ende auf. Die Sekundärwicklung 314 weist ein erstes Ende, einen Mittelabgriff und ein zweites Ende auf. Die Magnetisierungsinduktivität 316 weist einen ersten Anschluss, der mit dem ersten Ende der Primärwicklung 312 verbunden ist, und einen zweiten Anschluss auf, der mit dem zweiten Ende der Primärwicklung 312 verbunden ist, und weist eine zugeordnete Induktivität auf, die als „Lm“ bezeichnet wird. Das Resonanznetzwerk 320 schließt einen Induktor 322 und einen Kondensator 324 ein. Der Induktor 322 weist einen ersten Anschluss und einen zweiten Anschluss auf, der mit dem zweiten Ende der Primärwicklung 312 verbunden ist, und weist eine zugeordnete Induktivität auf, die als „Lm“ bezeichnet wird. Der Kondensator 324 weist einen ersten Anschluss, der mit dem zweiten Ende der Primärwicklung 312 verbunden ist, und einen zweiten Anschluss auf und weist eine zugeordnete Kapazität auf, die als „Cres“ bezeichnet wird.
Der primärseitige Treiber 330 schließt einen Treiber 331, einen Transistor 332, eine Body-Diode 333, einen Transistor 334, eine Body-Diode 335, einen Treiber 336, einen Transistor 337, eine Body-Diode 338, einen Transistor 339 und eine Body-Diode 340 ein. Der Treiber 331 weist einen ersten Eingang zum Empfangen eines mit „QN“ bezeichneten Signals, einen zweiten Eingang zum Empfangen eines mit „Q“ bezeichneten Signals und einen ersten und einen zweiten Ausgang auf. Der Transistor 332 ist ein N-Kanal-Leistungs-MOS-Transistor mit einem Drain zum Empfangen einer als „V_BUS“ bezeichneten Eingangsspannung, einem mit dem ersten Ausgang des Treibers 331 verbundenen Gate und einer mit dem ersten Ende der Primärwicklung 312 verbundenen Source. Die Body-Diode 333 weist eine Anode, die mit der Source des Transistors 332 verbunden ist, und eine Kathode, die mit dem Drain des Transistors 332 verbunden ist, auf. Der Transistor 334 ist ein N-Kanal-Leistungs-MOS-Transistor mit einem Drain, der mit der Source des Transistors 332 verbunden ist, einem Gate, das mit dem zweiten Ausgang des Treibers 331 verbunden ist, und einer Source, die mit Masse verbunden ist. Die Body-Diode 336 weist eine Anode, die mit der Source des Transistors 334 verbunden ist, und eine Kathode, die mit dem Drain des Transistors 334 verbunden ist, auf. Treiber 336 weist einen ersten Eingang zum Empfangen des Signals Q, einen zweiten Eingang zum Empfangen des Signals QN und erste und zweite Ausgänge auf. Der Transistor 337 ist ein N-Kanal-Leistungs-MOS-Transistor mit einem Drain zum Empfangen der Eingangsspannung V_BUS, einem Gate, das mit dem ersten Ausgang des Treibers 336 verbunden ist, und einer Source, die mit dem zweiten Anschluss des Kondensators 324 verbunden ist. Die Body-Diode 338 weist eine Anode, die mit der Source des Transistors 337 verbunden ist, und eine Kathode, die mit dem Drain des Transistors 337 verbunden ist, auf. Der Transistor 339 ist ein N-Kanal-Leistungs-MOS-Transistor mit einem Drain, der mit der Source des Transistors 337 verbunden ist, einem Gate, das mit dem zweiten Ausgang des Treibers 336 verbunden ist, und einer Source, die mit Masse verbunden ist. Die Body-Diode 340 weist eine Anode, die mit der Source des Transistors 337 verbunden ist, und eine Kathode, die mit dem Drain des Transistors 337 verbunden ist, auf.
Die Ausgangsstufe 350 schließt einen SR-Transistor 352, einen SR-Transistor 355 und einen Kondensator 356 ein. Der SR-Transistor 352 ist ein N-Kanal-Leistungs-MOS-Transistor mit einem Drain, der mit dem zweiten Ende der Sekundärwicklung 314 verbunden ist und eine mit „SRX“ bezeichnete Spannung aufweist, einem Gate zum Empfangen eines als „SRGX“ bezeichneten Signals und einer mit Masse verbundenen Source. Die Body-Diode 353 weist eine Anode, die mit der Source des SR-Transistors 352 verbunden ist, und eine Kathode, die mit dem Drain des SR-Transistors 352 verbunden ist, auf. Der SR-Transistor 354 ist ein N-Kanal-MOS-Transistor mit einem Drain, der mit dem ersten Ende der Sekundärwicklung 314 verbunden ist und eine mit „SRY“ bezeichnete Spannung aufweist, einem Gate zum Empfangen eines mit „SRGX“ bezeichneten Signals und einer mit Masse verbundenen Source. Die Body-Diode 355 weist eine Anode, die mit der Source des SR-Transistors 354 verbunden ist, und eine Kathode, die mit dem Drain des SR-Transistors 354 verbunden ist, auf. Der Kondensator 356 weist einen ersten Anschluss, der mit dem Mittelabgriff der Sekundärwicklung 314 verbunden ist, und einen zweiten Anschluss, der mit Masse verbunden ist, auf.
Die Steuerung 360 schließt eine SR-Steuerung 362 und eine primärseitige Steuerung 364 ein. Die SR-Steuerung 362 weist einen Eingang, der mit dem Drain des SR-Transistors 352 verbunden ist, einen Eingang, der mit dem Drain des SR-Transistors 354 verbunden ist, einen optionalen Eingang zum Empfangen eines mit „I_AUS“ bezeichneten Stromsignals, einen Ausgang, der mit dem Gate des SR-Transistors 352 verbunden ist, und einen Ausgang, der mit dem Gate des Transistors 354 verbunden ist, auf. Die primäre Steuerung 364 weist einen ersten Eingang, der mit dem Drain des SR-Transistors 352 zum Empfangen des Signals SRGX verbunden ist, einen zweiten Eingang, der mit dem Gate des SR-Transistors 352 zum Empfangen des Signals SRX verbunden ist, und einen dritten Eingang, der mit dem Drain des SR-Transistors 354 zum Empfangen des Signals SRY verbunden ist, einen ersten Eingang, der mit dem Gate des SR-Transistors 352 zum Empfangen des Signals SRGY verbunden ist, und Ausgänge zum Bereitstellen der Signale Q und QN an die Treiber 331 und 336 und einen optionalen Ausgang zum Bereitstellen des Signals I_AUS auf.
Im Betrieb ist der DCX-Wandler 300 ein Vollbrücken-Resonanz-LLC-Wandler mit offenem Regelkreis, der eine hohe Umwandlungseffizienz bereitstellt. Die SR-Steuerung 362 schaltet die SR-Transistoren 352 und 354, um ein Nullstromschalten zu erreichen. Die SR-Steuerung 362 aktiviert jeden SR-Transistor, wenn seine Drain-Spannung unter einen negativen Schwellenwert fällt, und deaktiviert jeden SR-Transistor, wenn sein Drain-Strom unter einen Nullstromschwellenwert fällt. Sie kann den Drain-Strom unter Verwendung einer Vielzahl bekannter Stromerfassungstechniken messen, einschließlich der Messung der Spannung über einem Shunt-Widerstand, der Messung der Drain-Source-Spannung (V_DS) und des Vergleichs des V_DS mit einem Schwellenwert sowie der Erfassung der Einschaltdauer der Body-Drain-Diode des Transistors. In der veranschaulichten Ausführungsform misst die SR-Steuerung 362 den durch jeden der SR-Transistoren 352 und 354 fließenden Strom durch Messen von V_DS, das sich auf den Strom bezieht, der auf dem EIN-Widerstand des SR-Transistors basiert. Die SR-Steuerung 362 vergleicht das gemessene V_DS mit einem Schwellenwert, um zu bestimmen, wann der Strom auf Null abgefallen ist, um den jeweiligen Transistor nicht leitfähig zu machen. Es sollte jedoch beachtet werden, dass die SR-Steuerung 362 nur eine von mehreren möglichen Stromerfassungstechniken verwendet.
Der DCX-Wandler 300 bildet V_AUS bei einer Spannung, die hauptsächlich durch das Windungsverhältnis des Transformators 310 bestimmt wird. Er schaltet die Transistoren 332, 334, 342 und 344 mit einer Schaltfrequenz, die etwa gleich der Resonanzfrequenz ist, passt jedoch die tatsächliche Schaltfrequenz an, um der Resonanzfrequenz zu folgen. Um die Effizienz zu erhöhen, veranlasst der DCX-Wandler 300 f_SW, f_SW unter Verwendung eines geschlossenen Regelkreises zu verfolgen. Ein höherer fsw erhöht die Diodenverluste auf der Primär- und Sekundärseite des Transformators 310, wobei niedrigerer fsw die Leitungsverluste im quadratischen Mittel (RMS) erhöht, wie von Feng u.a. beschrieben. Da sich f_SW von f_RES unterscheidet, ändert sich V_AUS von seinem Ziel (z. B. V_BUS/10), weil sich fsw ändert. Somit verwendet der DCX-Wandler 300 vorzugsweise Induktoren mit einem sehr kleinen Q, um zu bewirken, dass das V_OUT/V_BUS-Verhältnis um den Punkt flach ist, an dem das Frequenzverhältnis fn = 1 ist, wobei f_SW/f_RES ist. Da die Verstärkung flach ist, kann der DCX-Wandler 300 fsw nicht zum Regeln von V_OUT verwenden. Um eine flache Verstärkung zu erzielen, weist der Transformator ein hohes Induktivitätsverhältnis K_L auf, wobei K_L das Verhältnis von K_L = Lm/Lres ist. Da das Windungsverhältnis groß ist und K_L mindestens 100 beträgt, muss Lm auch sehr groß sein. Das große Lm macht den Magnetisierungsstrom Im sehr klein, ZVS auf der Primärseite wird nicht möglich sein, und auf der Primärseite werden auch Spannungsspitzen auftreten.
Aus diesem Grund trunkiert der DCX-Wandler 300 (auf die im nachstehend beschriebenen Regelkreis verwendete Weise) den SR-Strom früher innerhalb der Totzeit, um den Regelkreis zu bestimmen, der auf der Primärseite genügend Strom zulässt, um ZVS zu erreichen.
Um übermäßige Verluste auf der Sekundärseite zu vermeiden, die durch Antizipieren des Abschaltens der SR-Transistoren verursacht werden, moduliert der DCX-Wandler 300 die Totzeit gemäß der Größe der Last, in der eine schwerere Last einen höhere Stromstärke verursacht, wenn der SR-Transistor ausschaltet, um die Totzeit zu verringern, und eine geringere Last eine geringere Stromstärke verursacht, wenn der SR-Transistor ausschaltet, um die Totzeit zu erhöhen. Um die Größe der Last abzuschätzen, tastet der DCX-Wandler 300 die Drain-Source-Spannung (V_DS) des SR-Transistors ab und hält sie, wenn die erste Ableitung von V_DS ungefähr Null ist, was in der Mitte der Schalthalbperiode auftritt. Diese Technik ermöglicht es dem DCX-Wandler 300, eine Laststromschätzung zu erhalten, die nicht auf die parasitäre Induktivität der SR-Transistoren und das PCB-Layout anspricht.
Insbesondere misst die primärseitige Steuerung 364 ein erstes Erfassungssignal als eine Zeitspanne zwischen einer Gate-Spannung des SR-Transistors 352, die unter einen ersten Schwellenwert fällt, und einer Aktivierung des Signals QN; eine adaptive Totzeit, die proportional zu einem Durchschnitt des Stroms ist, der in den SR-Transistoren 352 und 354 während ihrer jeweiligen aktiven Zeiten geleitet wird; ein erstes Referenzsignal als eine vorbestimmte Verzögerungszeit plus die adaptive Totzeit; und ein erstes Fehlersignal als eine durchschnittliche Differenz zwischen dem ersten Erfassungssignal und dem ersten Referenzsignal. Die primärseitige Steuerung 364 steuert eine Schaltgeschwindigkeit der Q- und QN-Signale, um das erste Fehlersignal zu reduzieren. Auf diese Weise mildert die primärseitige Steuerung 364 jedes der Probleme, die mit der oben skizzierten bekannten adaptiven Technik verbunden sind, wie nachstehend ausführlicher beschrieben wird.
4 veranschaulicht ein Zeitdiagramm 400, das Signale zeigt, die zum Verständnis des Betriebs des DCX-Wandlers 300 von 3 nützlich sind. In dem Zeitdiagramm 400 stellen die horizontalen Achsen die Zeit in Mikrosekunden dar und die vertikale Achse stellt die Größe verschiedener Signale in Volt oder Ampere (A) dar, je nachdem, was zutrifft. Das Zeitdiagramm 400 schließt eine Wellenform 410 des Q-Signals und eine Wellenform 412 des QN-Signals in Volt, eine Wellenform 420 des SRGX-Signals, eine Wellenform 430 des Primärstroms mit der Bezeichnung „Ipri“ in Ampere, eine Wellenform 432 des Magnetisierungsstroms mit der Bezeichnung „Im“ in Ampere, eine Wellenform 440 des Stroms durch den SR-Transistor 352 in Ampere, eine Wellenform 442 der Drain-Spannung des SR-Transistors 352 in Volt, eine Wellenform 450 des Stroms durch den ersten SR-Transistor 352 in Ampere, eine Wellenform 452 des Stroms durch den ersten SR-Transistor 352 in Ampere, eine Wellenform eines als „TSENSE“ bezeichneten Erfassungszeitsignals in Volt und eine Wellenform 460 eines mit „TREF“ bezeichneten Referenzsignals in Volt ein. Zudem zeigt das Zeitdiagramm 400 eine mit „SR_VTH“ bezeichnete Schwellenspannung, die der Wellenform 420 zugeordnet ist, und eine mit „Vz“ bezeichnete Nullspannung, die der Wellenform 442 zugeordnet ist.
Der in 4 gezeigte Vorgang beginnt mit dem Signal Q hoch (Transistoren 334 und 337 leitfähig) und QN niedrig (Transistoren 332 und 339 nicht leitfähig). Das Signal PHX ist hoch und das Signal PHY ist niedrig. Dieser Vorspannungszustand stellt eine positive Spannung über das Resonanznetzwerk 320 und die Primärwicklung des Transformators 310 dar. Das Signal SRGX ist hoch, was bewirkt, dass der SR-Transistor 352 leitfähig ist. SRX, die Drain-Spannung am SR-Transistor 352, fällt anfänglich ab, was einen höheren negativen Drain-Strom Ix darstellt, bis ein Höchstwert erreicht wird und er zu sinken beginnt. An einem gewissen Punkt steigt das Signal SRX über die Nullspannungsschwelle V_Z. Die SR-Steuerung 362 erfasst das SRX-Signal, das Vz kreuzt, und deaktiviert das Signal SRGX. Nach einer Verzögerungszeit, die mit „TVzg“ bezeichnet ist, fällt SRGX unter den Schwellenwert SR_VTH. Durch Deaktivieren von SRGX macht die SR-Steuerung 362 den SR-Transistor 352 nicht leitfähig, um zu verhindern, dass der Strom die Richtung umkehrt. Die Drain-Spannung SRX steigt weiter an, bis das Q-Signal niedrig wird. Zu diesem Zeitpunkt fällt die Drain-Spannung SRX schnell ab, wird jedoch durch die Diode 353 begrenzt. Kurz nachdem das Q-Signal niedrig wird, fällt das Signal PHX ab und das Signal PHY steigt an.
Die Zeit zwischen der abfallenden Flanke des Q-Signals und der ansteigenden Flanke des QN-Signals stellt eine tatsächliche Totzeit dar, die mit „TD“ bezeichnet ist. Wenn das Q-Signal sinkt, bleibt SRGX niedrig. SRX fällt anfänglich, bevor es wegen des durch die Diode 353 geleiteten Stroms allmählich zunimmt. Wenn das QN-Signal ansteigt, bleibt SRGX niedrig (wobei der SR-Transistor 352 nicht leitfähig bleibt, während die Diode 353 in Sperrrichtung vorgespannt ist) und SRX steigt abrupt an. Während dieser Zeitspanne beginnt das Signal PHY anzusteigen und das Signal PHX beginnt zu sinken.
In der Folge steigt das QN-Signal an. Wenn das QN-Signal ansteigt, bleibt das Signal SRGX niedrig und die Drain-Spannung SRX steigt schnell an. Wenn PHY ansteigt und PHX sinkt, nimmt der Primärstrom Ipri mit einer erhöhten Rate ab und der Magnetisierungsstrom Im beginnt abzunehmen.
Die primärseitige Steuerung 364 misst ein erstes Erfassungssignal gemäß einer Zeitspanne zwischen einer Gate-Spannung des SR-Transistors 352, die unter einen ersten Schwellenwert fällt, und einer Aktivierung des QN-Signals. Wie in 4 dargestellt ist TSENSE zwischen dem Zeitpunkt, zu dem SRGX unter SR_VTH fällt, und dem Zeitpunkt, zu dem QN ansteigt, aktiv, und die primärseitige Steuerung 364 bildet eine Spannung, die proportional zu dem Zeitpunkt ist, zu dem TSENSE hoch ist, und verwendet sie, um die primäre Schaltfrequenz zu steuern.
Die primärseitige Steuerung 364 misst eine adaptive Totzeit Ttot, die proportional zu einem Durchschnitt des Stroms ist, der in den SR-Transistoren 352 und 354 während ihrer jeweiligen aktiven Zeiten geleitet wird. Daher skaliert Ttot mit der Größe der Last.
Die primärseitige Steuerung 364 misst ein Referenzsignal gemäß einer vorbestimmten Verzögerungszeit, die mit „TS“ plus Ttot bezeichnet ist, und stellt TREF für diese Dauer auf einem hohen Pegel bereit, beginnend zu dem Zeitpunkt, zu dem SRGC unter SR_VTH fällt. Ttot ist eine Gleichtaktkomponente zwischen TSENSE und TREF.
Die primärseitige Steuerung 364 bildet ein Fehlersignal als durchschnittliche Differenz zwischen TSENSE und TREF, was somit proportional zu der Zeitspanne, in der TSENSE nach der Deaktivierung von TREF aktiv ist, ist. Der Regelkreis ändert die Frequenz des primärseitigen Schaltens, d. h. die Schaltgeschwindigkeit der Q- und QN-Signale, um die Differenz zwischen TSENSE und TREF zu verringern, jedoch gemäß einem Durchschnitt dieser Differenz. Da die Differenz über die Zeit gemittelt wird, führt dies nicht zu einer falschen Umschaltung aufgrund von Rauschen.
5 veranschaulicht in der Form eines partiellen Blockdiagramms und eines partiellen Schaltbilds eine Primärsteuerung 500, die als die Primärsteuerung 364 von 3 verwendet werden kann. Die Primärsteuerung 500 schließt im Allgemeinen eine adaptive Totzeitschaltung 510, eine Phasenmessschaltung 520, eine Phasenmessschaltung 530, einen Spannungssteuerungsoszillator (VCO) 540 und eine Totzeit-Einfügungsschaltung 550 ein.
Die adaptive Totzeitschaltung 510 weist Eingänge auf, die mit der Ausgangsstufe 350 zum Empfangen der SRX-, SRGX-, SRY- und SRGY-Signale verbunden sind, Eingänge zum Empfangen von mit „TAKT2“ und „TAKT2N“ bezeichneten Taktsignalen und Ausgänge zum Bereitstellen von mit „SRXAUS“, „SRYAUS“ und „VTTOT“ bezeichneten Signalen, sowie Signal IAUS.
Phasenmessschaltung 520 schließt eine Erfassungszeitmessschaltung 521, eine Referenzzeitmessschaltung 522, eine Stromquelle 523, einen Schalter 524, einen Kondensator 525, eine Stromquelle 526 und einen Schalter 527 ein. Die Erfassungszeitmessschaltung 521 weist einen ersten Eingang zum Empfangen des SRXAUS-Signals von der adaptiven Totzeitschaltung 510, einen zweiten Eingang zum Empfangen des Q-Signals und einen Ausgang zum Bereitstellen eines mit „TSENSEX“ bezeichneten Signals auf. Die Referenzzeitmessschaltung 522 weist einen ersten Eingang zum Empfangen des SRXAUS-Signals von der adaptiven Totzeitschaltung 510, einen zweiten Eingang zum Empfangen des VTTOT-Signals von der adaptiven Totzeitschaltung 510 und einen Ausgang zum Bereitstellen eines mit „TREFX“ bezeichneten Signals auf. Die Stromquelle 523 weist einen ersten Anschluss, der mit einem mit „VDD“ bezeichneten Spannungsversorgungsanschluss verbunden ist, und einen zweiten Anschluss auf. Der Schalter 524 weist einen ersten Anschluss, der mit dem zweiten Anschluss der Stromquelle 523 verbunden ist, einen zweiten Anschluss und einen Steueranschluss, der mit dem Ausgang der Erfassungszeitmessschaltung 521 zum Empfangen des TSENSEX-Signals verbunden ist, auf. Der Kondensator 525 weist einen ersten Anschluss, der mit dem zweiten Anschluss des Schalters 524 verbunden ist, und einen zweiten Anschluss, der mit einem mit „REF“ bezeichneten Referenzanschluss verbunden ist, auf. Die Stromquelle 526 weist einen ersten Anschluss, der mit dem ersten Anschluss des Kondensators 525 verbunden ist, und einen zweiten Anschluss auf. Der Schalter 527 weist einen ersten Anschluss, der mit dem zweiten Anschluss der Stromquelle 526 verbunden ist, einen zweiten Anschluss, der mit Masse verbunden ist, und einen Steueranschluss, der mit dem Ausgang der Referenzzeitmessschaltung 522 zum Empfangen des TREFX-Signals verbunden ist, auf.
Die Phasenmessschaltung 530 schließt eine Erfassungszeitmessschaltung 531, eine Referenzzeitmessschaltung 532, eine Stromquelle 533, einen Schalter 534, einen Kondensator 535, eine Stromquelle 536 und einen Schalter 537 ein. Die Erfassungszeitmessschaltung 531 weist einen ersten Eingang zum Empfangen des SRYAUS-Signals von der adaptiven Totzeitschaltung 510, einen zweiten Eingang zum Empfangen des Q-Signals und einen Ausgang zum Bereitstellen eines mit „TSENSEY“ bezeichneten Signals auf. Die Referenzzeitmessschaltung 532 weist einen ersten Eingang zum Empfangen des SRYAUS-Signals von der adaptiven Totzeitschaltung 510, einen zweiten Eingang zum Empfangen des VTTOT-Signals von der adaptiven Totzeitschaltung 510 und einen Ausgang zum Bereitstellen eines mit „TREFY“ bezeichneten Signals auf. Die Stromquelle 533 weist einen ersten Anschluss, der mit dem Versorgungsspannungsanschluss VDD verbunden ist, und einen zweiten Anschluss auf. Der Schalter 534 weist einen ersten Anschluss, der mit dem zweiten Anschluss der Stromquelle 533 verbunden ist, einen zweiten Anschluss und einen Steueranschluss, der mit dem Ausgang der Erfassungszeitmessschaltung 531 zum Empfangen des TSENSEY-Signals verbunden ist, auf. Der Kondensator 535 weist einen ersten Anschluss, der mit dem zweiten Anschluss des Schalters 534 verbunden ist, und einen zweiten Anschluss, der mit dem Referenzanschluss verbunden ist, auf. Die Stromquelle 536 weist einen ersten Anschluss, der mit dem ersten Anschluss des Kondensators 535 verbunden ist, und einen zweiten Anschluss auf. Der Schalter 537 weist einen ersten Anschluss, der mit dem zweiten Anschluss der Stromquelle 536 verbunden ist, einen zweiten Anschluss, der mit Masse verbunden ist, und einen Steueranschluss, der mit dem Ausgang der Referenzzeitmessschaltung 532 zum Empfangen des TREFY-Signals verbunden ist, auf.
VCO 540 weist einen ersten Eingang mit der Bezeichnung „Tein“, der mit dem ersten Anschluss des Kondensators 525 verbunden ist, einen zweiten Eingang mit der Bezeichnung „Taus“, der mit dem ersten Anschluss des Kondensators 535 verbunden ist, und einen ersten Ausgang zum Bereitstellen eines Taktsignals mit der Bezeichnung „TAKT“, einen zweiten Ausgang zum Bereitstellen des Taktsignals TAKT2 und einen dritten Ausgang zum Empfangen des Taktsignals TAKT2N auf.
Die Totzeit-Einfügungsschaltung 550 weist einen ersten Eingang zum Empfangen des TAKT-Signals vom VCO 540, einen zweiten Eingang zum Empfangen des VTTOT-Signals von der adaptiven Totzeitschaltung 510 und Ausgänge zum Bereitstellen der Q- und QN-Signale auf.
Im Betrieb implementiert die Primärsteuerung 500 den oben mit Bezug auf 4 beschriebenen Steuermechanismus. Die adaptive Totzeitschaltung 510 stellt das Signal VTTOT als eine Spannung bereit, die proportional zu einer Totzeit ist. Die Phasenmessschaltung 520 misst ein erstes Erfassungssignal - TSENSEX - als Reaktion auf das primäre Phasensignal Q und ein erstes Deaktivierungssignal SRXAUS. Sie stellt ein erstes Referenzsignal - TREFX - als Reaktion auf das adaptive Totzeitsignal VTTOT und das erste Deaktivierungssignal SRXAUS bereit. Die Phasenmessschaltung 520 stellt das erste Fehlersignal an den Tein-Anschluss von VCO 540 als Reaktion auf einen Mittelwert, der sich zwischen TSENSEX und TREFX unterscheidet, bereit. Sie bewirkt dies insbesondere durch Integration von TSENSEX und TREFX, wobei eine Dauer von TSENSEX das erste Fehlersignal erhöht und eine Dauer von TREFX das erste Fehlersignal verringert.
In ähnlicher Weise misst die Phasenmessschaltung 530 ein zweites Erfassungssignal - TSENSEY - als Reaktion auf das primäre Phasensignal QN und ein erstes Deaktivierungssignal SRXAUS. Sie stellt ein erstes Referenzsignal - TREFX - als Reaktion auf das adaptive Totzeitsignal VTTOT und das erste Deaktivierungssignal SRXAUS bereit. Die Phasenmessschaltung 530 stellt das zweite Fehlersignal an den Taus-Anschluss des VCO 540 als Reaktion auf einen Mittelwert, der sich zwischen TSENSEX und TREFX unterscheidet, bereit. Sie bewirkt dies insbesondere durch Integration von TSENSEY und TREFY, wobei eine Dauer von TSENSEY das zweite Fehlersignal erhöht und eine Dauer von TREFX das zweite Fehlersignal verringert.
VCO 540 bildet ein Taktsignal, das durch eine Einschaltzeitrampe definiert ist, deren Dauer proportional zu Tein ist, und eine Ausschaltzeitrampe, deren Dauer proportional zu Taus ist. Somit ändert der VCO 540 die Primärfrequenz als Reaktion auf beide Phasen derart, dass die Primärsteuerung Unterschiede in den Eigenschaften der Transistoren 332, 334, 337 und 339 berücksichtigt. VCO 540 weist zwei Eingänge, Tein und Taus, auf, um zwei unabhängige Regelkreise zu schließen, um unterschiedliche parasitäre Induktivitäten in jedem SR-Zweig zu kompensieren. In anderen Ausführungsformen, in denen das PCB-Layout symmetrisch ist und die Transistoren gut angepasst sind und etwa die gleichen Anschlussinduktivitäten aufweisen, ist Tein etwa gleich Taus, und der VCO würde nur einen Regelkreis einschließen. VCO 540 stellt auch die Signale TAKT2 und sein Gegenstück TAKT2N mit einer Frequenz, die der doppelten Frequenz des TAKT-Signals entspricht, bereit.
Die Totzeit-Einfügungsschaltung 550 fügt zwischen der Deaktivierung des Q- und QN-Signals und der Aktivierung des QN- bzw. Q-Signals als Reaktion auf einen Wert von VTTOT eine Totzeit ein. Die Totzeit-Einfügungsschaltung 550 skaliert die Totzeit gemäß dem Pegel des Ausgangsstroms.
Nun werden Schaltungen, die für die adaptive Totzeitschaltung 510, die Erfassungszeitmessschaltungen 521 und 531 und die Referenzzeitmessschaltungen 522 und 532 verwendet werden können, beschrieben.
6 veranschaulicht in der Form eines partiellen Blockdiagramms und eines partiellen Schaltbilds eine adaptive Totzeitschaltung 600, die verwendet werden kann, um die adaptive Totzeitschaltung 510 von 5 zu implementieren. Die adaptive Totzeitschaltung 510 schließt im Allgemeinen eine X-Abtast-und-Halte-Schaltung 610, eine Y-Abtast-und-Halte-Schaltung 620, einen Kondensator 630, einen Differenzverstärker 640, einen Transkonduktanzverstärker 650 und einen Widerstand 660 ein.
Die X-Abtast-und-Halte-Schaltung 610 schließt einen Hysteresekomparator 611, ein Verzögerungselement 612, ein UND-Gatter 613, einen Schalter 614, einen Verstärker 615 und einen Schalter 616 ein. Der Verstärker 611 weist einen negativen Eingang zum Empfangen des SR_VTH-Signals, einen positiven Eingang zum Empfangen des SRGX-Signals, einen positiven Ausgang zum Bereitstellen eines mit „SRXEIN“ bezeichneten Signals und einen negativen Ausgang zum Bereitstellen eines mit „SRXAUS“ bezeichneten Signals auf. Das Verzögerungselement 612 weist einen Eingang zum Empfangen des TAKT2-Signals und einen Ausgang auf. UND-Gatter 613 weist einen ersten Eingang, der mit dem Ausgang des Verzögerungselements 612 verbunden ist, einen zweiten Eingang zum Empfangen des Signals TAKT2, einen dritten Eingang, der mit dem positiven Ausgang des Hysteresekomparators 611 verbunden ist, und einen Ausgang auf. Der Schalter 614 ist ein zweipoliger Umschalter (DPDT) mit einem ersten Anschluss zum Empfangen des SRX-Signals, einem zweiten Anschluss, der als Reaktion auf die Aktivierung des SRXAUS-Signals wahlweise mit einem ersten Anschluss davon verbunden ist, einem dritten Anschluss, der mit dem zweiten Anschluss verbunden ist, und einem vierten Anschluss, der mit Masse verbunden ist und als Reaktion auf die Aktivierung des SRXEIN-Signals wahlweise mit dem dritten Anschluss davon verbunden ist. Der Verstärker 615 weist einen positiven Anschluss, der mit Masse verbunden ist, einen negativen Anschluss, der mit dem zweiten und dritten Anschluss des Schalters 614 verbunden ist, und einen Ausgang auf. Der Schalter 616 ist ein einpoliger Einwegschalter (SPST) mit einem ersten Anschluss, der mit dem Ausgang des Verstärkers 615 verbunden ist, und einem zweiten Anschluss, der als Reaktion auf die Aktivierung des Ausgangs des UND-Gatters 613 wahlweise mit dem ersten Anschluss verbunden ist.
Die Y-Abtast- und Halteschaltung 620 schließt einen Hystereseverstärker 621, ein Verzögerungselement 622, ein UND -Gatter 623, einen Schalter 624, einen Verstärker 625 und einen Schalter 626 ein. Der Verstärker 621 weist einen negativen Eingang zum Empfangen des SR_VTH-Signals, einen positiven Eingang zum Empfangen des SRGX-Signals, einen positiven Ausgang zum Bereitstellen eines mit „SRXEIN“ bezeichneten Signals und einen negativen Ausgang zum Bereitstellen eines mit „SRXAUS“ bezeichneten Signals auf. Das Verzögerungselement 622 weist einen Eingang zum Empfangen des TAKT2-Signals und einen mit „SRXAUS“ bezeichneten Ausgang auf. UND-Gatter 623 weist einen ersten Eingang, der mit dem Ausgang des Verzögerungselements 622 verbunden ist, einen zweiten Eingang zum Empfangen des Signals TAKT2, einen dritten Eingang, der mit dem positiven Ausgang des Hystereseverstärkers 621 verbunden ist, und einen Ausgang auf. Der Schalter 624 ist ein zweipoliger Umschalter (DPDT) mit einem ersten Anschluss zum Empfangen des SRX-Signals, einem zweiten Anschluss, der als Reaktion auf die Aktivierung des SRXAUS-Signals wahlweise mit seinem ersten Anschluss verbunden ist, einem dritten Anschluss, der mit dem zweiten Anschluss verbunden ist, und einem vierten Anschluss, der mit Masse verbunden ist und als Reaktion auf die Aktivierung des SRXEIN-Signals wahlweise mit dem dritten Anschluss davon verbunden ist. Der Verstärker 625 weist einen positiven Anschluss, der mit Masse verbunden ist, einen negativen Anschluss, der mit dem zweiten und dritten Anschluss des Schalters 624 verbunden ist, und einen Ausgang auf. Der Schalter 626 ist ein einpoliger Einwegschalter (SPST) mit einem ersten Anschluss, der mit dem Ausgang des Verstärkers 625 verbunden ist, und einem zweiten Anschluss, der als Reaktion auf die Aktivierung des Ausgangs des UND-Gatters 623 wahlweise mit dem ersten Anschluss verbunden ist.
Der Kondensator 630 weist einen ersten Anschluss, der mit dem zweiten Anschluss des Schalters 616 und mit dem zweiten Anschluss des Schalters 626 verbunden ist, und einen zweiten Anschluss, der mit einem mit „VDD“ bezeichneten Spannungsversorgungsanschluss verbunden ist, auf. Die VDD weist eine in Bezug auf Masse positive Spannung auf. Der Verstärker 640 weist einen positiven Eingangsanschluss, der mit dem zweiten Anschluss des Schalters 616 und dem zweiten Anschluss des Schalters 626 verbunden ist, einen negativen Eingangsanschluss und einen Ausgangsanschluss auf, der mit dem negativen Eingangsanschluss davon verbunden ist, um das VTTOT-Signal bereitzustellen. Der Verstärker 650 weist einen positiven Eingangsanschluss, der mit dem zweiten Anschluss des Schalters 616 und dem zweiten Anschluss des Schalters 626 verbunden ist, einen negativen Eingangsanschluss, der mit Masse verbunden ist, und einen Ausgangsanschluss zum Bereitstellen des IAUS-Signals auf.
Im Betrieb tasten die X-Abtast-und-Halte-Schaltung 610 und die Y-Abtast-und-Halte-Schaltung 620 die Ix- und Iy-Ströme in entsprechende SR-Transistoren 352 bzw. 354 ab. Wenn beispielsweise in der X-Abtast-und-Halte-Schaltung 610 SRGX größer als SR_VTH plus einem Hysteresebetrag ist, aktiviert der Hysteresekomparator 611 das Signal SRXEIN bei einer hohen Spannung und deaktiviert das Signal SRXAUS bei einer niedrigen Spannung, wodurch sich der Schalter 614 schließt, um SRX an den negativen Eingang des Verstärkers 615 bereitzustellen. Wenn das TAKT2-Signal anschließend etwa in der Mitte der EIN-Zeit von einem niedrigen Zustand in einen hohen Zustand übergeht, aktiviert das UND-Gatter 613 seinen Ausgang, um den Schalter 616 zu schließen und den Ausgang des Verstärkers 615 am Kondensator 630 für eine durch die Verzögerung des Verzögerungselements 612 festgelegte Dauer abzutasten. Wenn SRGX unter SR_VTH abzüglich eines Hysteresebetrags fällt, aktiviert der Hysteresekomparator 611 das Signal SRXAUS bei einer hohen Spannung und deaktiviert das Signal SRXEIN bei einer niedrigen Spannung, wodurch der Ausgang des UND-Gatters niedrig gehalten wird, der Schalter 616 geöffnet wird und der negative Eingang des Verstärkers 615 geerdet wird. Die Y-Abtast-Halte-Schaltung 620 verfährt in entsprechender Weise. Der Differenzverstärker 640 ist als Spannungsfolger angeschlossen, um VTTOT gemäß der Spannung am ersten Anschluss des Kondensators 630 bereitzustellen, ohne ihn jedoch zu laden. Der Transkonduktanzverstärker 650 stellt einen Strom IAUS proportional zu der Spannung am ersten Anschluss des Kondensators 630 bereit, den die SR-Steuerung 362 wahlweise in eine Schwellenspannung V_Z umwandeln kann, indem sie beispielsweise den Widerstand 660 mit Masse verbindet.
7 veranschaulicht in einem Blockdiagramm eine Erfassungszeitbestimmungsschaltung 700, die verwendet werden kann, um die Erfassungszeitmessschaltungen 521 und 531 von 5 zu implementieren. Die Erfassungszeitbestimmungsschaltung 700 ist mit einem Latch 710 implementiert, das einen D-Eingang aufweist, der mit einem logischen Hochspannungsanschluss verbunden ist, wie z Spannungsversorgungsanschluss V_DD, einem Takteingang zum Empfangen eines der Signale SRXAUS und SRYAUS, einem mit „S“ bezeichneter Setzeingang, der mit Masse verbunden ist, einem Rücksetzanschluss zum jeweiligen Empfangen des QN-Signals oder des Q-Signals und einem Q-Ausgangsanschluss zum Bereitstellen eines der TSENSEX- und TSENSEY-Signale. Latch 710 aktiviert TSENSEX oder TESENSEY, je nach Fall, bei Aktivierung des SRXAUS- oder SRYAUS-Signals und hält es aktiv, bis das entgegengesetzte Primärphasensignal QN oder Q aktiviert wird.
8 veranschaulicht in Form eines Blockdiagramms eine Referenzzeitmessschaltung 800, die verwendet werden kann, um die Referenzzeitmessschaltungen 522 und 532 von 5. zu implementieren. Die Referenzzeitmessschaltung 800 schließt ein Latch 810, ein Latch 820, ein Verzögerungselement 830, ein Verzögerungselement 840, einen Inverter 850 und ein ODER -Gatter 860 ein. Latch 810 weist einen D-Eingang, der mit dem logischen Hochspannungsanschluss verbunden ist, einen Takteingang zum Empfangen eines der SRXAUS- und SRYAUS-Signale, je nach Fall, einen Setzeingang S, der mit Masse verbunden ist, einen Rücksetzeingang und einen Q-Ausgang auf. Latch 820 weist einen D-Eingang, der mit dem logischen Hochspannungsanschluss verbunden ist, einen Takteingang, der mit dem Q-Ausgang von Latch 810 verbunden ist, einen Setzeingang S, der mit Masse verbunden ist, einen Rücksetzeingang und einen Q-Ausgang auf. Das Verzögerungselement 830 weist einen als „I“ bezeichneten Eingang, der mit dem Q-Ausgang von Latch 820 verbunden ist, einen als „DT“ bezeichneten Verzögerungszeiteingang zum Empfangen des VTTOT-Signals und einen als „OD“ bezeichneten Verzögerungsausgang, der mit dem R-Eingang von Latch 820 verbunden ist, auf. Das Verzögerungselement 840 weist einen I-Eingang, der mit dem Q-Ausgang von Latch 810 verbunden ist, einen DT-Eingang zum Empfangen eines als „VTHD“ bezeichneten Signals und einen OD-Ausgang, der mit dem R-Eingang von Latch 810 verbunden ist, auf. Der Inverter 850 weist einen Eingang, der mit dem Q-Ausgang von Latch 810 verbunden ist, und einen Ausgang auf. ODER-Gatter 860 weist einen ersten Eingang, der mit dem Q-Ausgang von Latch 820 verbunden ist, einen zweiten Eingang, der mit dem Ausgang des Inverters 850 verbunden ist, und, je nach Fall, einen Ausgang zum Bereitstellen eines der TREFX- und TREFY-Signale auf.
Im Betrieb zwischenspeichert der Latch 810 den logischen hohen Wert am D-Eingang, wenn die adaptive Totzeitschaltung 510, je nach Fall, SRXAUS oder SRYAUS aktiviert. Latch 810 aktiviert seinen Q-Ausgang und deaktiviert seinen QN-Ausgang. Das Verzögerungselement 840 stellt seinen OD-Ausgang durch Verzögern des Q-Ausgangs von Latch 810 um eine Zeitspanne, die auf einem festen Zeitwert VTHD basiert, bereit. VTHD ist eine Spannung, die eine Verzögerungszeit gleich TS einstellt, wie in 4 gezeigt. In einem Beispiel kann eine analoge Spannung an einem Anschluss der primärseitigen Steuerung 364 verwendet werden, um VTHD zu empfangen. Die Aktivierung des OD-Ausgangs des Verzögerungselements 840 setzt den Latch 810 zurück, was bewirkt, dass der Latch 810 seinen Q-Ausgang deaktiviert und seinen QN-Ausgang aktiviert. Die Aktivierung des QN-Ausgangs von Latch 810 bewirkt, dass Latch 820 den logisch hohen Wert am D-Eingang zwischenspeichert und den Q-Ausgang aktiviert. Das Verzögerungselement 830 stellt seinen OD-Ausgang durch Verzögern des Q-Ausgangs von Latch 820 um eine Zeitspanne, die auf dem adaptiven Verzögerungszeitwert VTTOT basiert, bereit. Die Aktivierung des OD-Ausgangs des Verzögerungselements 830 setzt den Latch 820 zurück, wodurch der Latch 810 veranlasst wird, seinen Q-Ausgang zu deaktivieren. ODER-Gatter 860 aktiviert, je nach Fall, TREFX oder TREFY aus der Aktivierung des SRXAUS- oder SRYAUS-Signals durch Zusammenführen einer festen Zeitspanne, die durch die Spannung VTHD, d. h. die Zeit TS, bestimmt ist, und der Totzeit, deren Zeitspanne durch die Spannung VTTOT festgelegt ist. VTHD ist festgelegt und wird durch die Transformatoreigenschaften, die parasitäre Induktivität der SR-Transistoren und die Übergangszeit in der Sekundärsteuerung 362 bestimmt, um zu gewährleisten, dass in der Totzeit genügend SR-Strom fließt, um ZVS im Primärkreis genügend Energie zuzuführen. VTTOT ist vom abgetasteten und gehaltenen Strom abhängig, so dass je höher der abgetastete und gehaltene Strom ist, desto kürzer die Totzeit ist.
Somit wurden verschiedene Ausführungsformen eines LLC-Resonanzleistungswandlers beschrieben. In einer Form schließt der LLC-Resonanzleistungswandler eine Synchron-Gleichrichter- (SR-) Steuerung und eine primärseitige Steuerung ein. Die Synchron-Gleichrichter- (SR-) Steuerung steuert je nach Leitfähigkeitsbedingungen die Leitungszeiten eines ersten SR-Transistors und eines zweiten SR-Transistors, die an eine Sekundärwicklung eines Transformators gekoppelt sind. Die primärseitige Steuerung stellt erste und zweite Primärphasensignale zum Steuern erster und zweiter Transistoren bereit. Die primärseitige Steuerung misst ein erstes Erfassungssignal als eine Zeitspanne zwischen der Gate-Spannung des ersten SR-Transistors, die unter einen ersten Schwellenwert fällt, und einer Aktivierung des zweiten Primärphasensignals, eine adaptive Totzeit, die proportional zu einem Durchschnitt des Stroms ist, der während ihrer jeweiligen aktiven Zeiten in den ersten und zweiten SR-Transistoren geleitet wird, ein erstes Referenzsignal als eine vorbestimmte Verzögerungszeit plus die adaptive Totzeit und ein erstes Fehlersignal als durchschnittliche Differenz zwischen dem ersten Erfassungssignal und dem ersten Referenzsignal, und steuert eine Schaltgeschwindigkeit des ersten und des zweiten Primärphasensignals, um das erste Fehlersignal zu reduzieren.
Der vorstehend offenbarte Gegenstand ist als veranschaulichend und nicht als einschränkend zu betrachten, und die angehängten Ansprüche sollen alle Modifikationen, Verbesserungen und anderen Ausführungsformen einschließen, die im wahren Schutzumfang der Ansprüche liegen. Beispielsweise können die SR-Steuerung und die primärseitige Steuerung zu einer einzigen integrierten Schaltung kombiniert werden oder als separate integrierte Schaltungen existieren. Der LLC-Resonanzleistungswandler kann entweder mit einer Vollbrücken- oder einer Halbbrückenarchitektur implementiert werden. Eine Vielzahl bekannter Techniken kann für die Nullstrommessung der SR-Transistoren verwendet werden. Darüber hinaus können andere Schaltungen als die oben beschriebenen Beispiele verwendet werden, um die adaptive Totzeitschaltung, die Erfassungszeitbestimmungsschaltung und die Referenzzeitbestimmungsschaltung zu implementieren.
In einer Form umfasst ein DCX-Leistungswandler einen Transformator, einen primärseitigen Treiber, erste und zweite synchrone Gleichrichtertransistoren und eine Steuerung. Der Transformator weist eine Primärwicklung und eine Sekundärwicklung auf, die eine Ausgangsspannung bereitstellen. Der primärseitige Treiber dient zum abwechselnden Koppeln des Transformators mit einem Eingangsspannungsanschluss und einem Referenzspannungsanschluss unter Verwendung eines ersten und eines zweiten Primärphasensignals. Der erste und der zweite Synchron-Gleichrichtertransistor (SR-Transistor) weisen jeweils einen Drain auf, der mit einem ersten bzw. einem zweiten Ende der Sekundärwicklung gekoppelt ist. Die Steuerung dient zum Deaktivieren des ersten bzw. des zweiten SR-Transistors, wenn ein jeweiliger Drain-Strom kleiner als ein Nullstrom-Erfassungsschwellenwert ist, zum Messen einer Erfassungszeit zwischen einer Spannung an einem Gate des ersten SR-Transistors, die unter einen Einschalt-Schwellenwert fällt, und einer Aktivierung des zweiten Primärphasensignals, einer adaptiven Totzeit, die proportional zu einem Durchschnitt des Stroms ist, der während ihrer jeweiligen aktiven Zeiten in den ersten und zweiten SR-Transistoren geleitet wird, einer Referenzzeit als eine vorbestimmte Verzögerungszeit plus der adaptiven Totzeit und eines Fehlersignals als mittlere Differenz zwischen der Erfassungszeit und der Referenzzeit und zum Steuern einer Schaltgeschwindigkeit des ersten und des zweiten Primärphasensignals zum Reduzieren der Fehlersignale.
Gemäß einem Gesichtspunkt umfasst der DCX-Leistungswandler gemäß Anspruch 3 einen primärseitige Treiber, der einen ersten Transistor, einen zweiten Transistor und einen ersten Treiber umfasst. Der erste Transistor weist einen ersten Source-Drain-Anschluss, der mit dem Eingangsspannungsanschluss gekoppelt ist, eine Steuerelektrode und einen zweiten Source-Drain-Anschluss auf, der mit einem ersten Anschluss des Resonanznetzwerks gekoppelt ist. Der zweite Transistor weist einen ersten Source-Drain-Anschluss, der mit dem zweiten Source-Drain-Anschluss des ersten Transistors gekoppelt ist, eine Steuerelektrode und einen zweiten Source-Drain-Anschluss auf, der mit einem Referenzspannungsanschluss gekoppelt ist. Der erste Treiber weist einen ersten Eingang zum Empfangen des ersten Primärphasensignals, einen zweiten Eingang zum Empfangen des zweiten Primärphasensignals, einen ersten Ausgang, der mit der Steuerelektrode des ersten Transistors gekoppelt ist, und einen zweiten Ausgang, der mit der Steuerelektrode des zweiten Transistors gekoppelt ist, auf.
Gemäß diesem Gesichtspunkt kann der primärseitige Treiber ferner einen dritten Transistor, einen vierten Transistor und einen zweiten Treiber umfassen. Der dritte Transistor weist einen ersten Source-Drain-Anschluss, der mit dem Eingangsspannungsanschluss verbunden ist, eine Steuerelektrode und einen zweiten Source-Drain-Anschluss auf, der mit einem zweiten Anschluss des Resonanznetzwerks verbunden ist. Der vierte Transistor weist einen ersten Source-Drain-Anschluss, der mit dem zweiten Source-Drain-Anschluss des dritten Transistors gekoppelt ist, eine Steuerelektrode und einen zweiten Source-Drain-Anschluss auf, der mit dem Referenzspannungsanschluss gekoppelt ist. Der zweite Treiber weist einen ersten Eingang zum Empfangen des zweiten Primärphasensignals, einen zweiten Eingang zum Empfangen des ersten Primärphasensignals, einen ersten Ausgang, der mit der Steuerelektrode des dritten Transistors gekoppelt ist, und einen zweiten Ausgang, der mit der Steuerelektrode des Transistors gekoppelt ist, auf.
Darüber hinaus umfasst gemäß diesem Gesichtspunkt das Resonanznetzwerk einen Induktor mit einem ersten Anschluss, der den ersten Anschluss des Resonanznetzwerks bildet, und einem zweiten Anschluss, der mit einem ersten Ende der Primärwicklung des Transformators gekoppelt ist, und einen Kondensator mit einem ersten Anschluss, der den zweiten Anschluss des Resonanznetzwerks bildet, und einem zweiten Anschluss, der mit einem zweiten Ende der Primärwicklung des Transformators gekoppelt ist.
Gemäß einem weiteren Gesichtspunkt weist die Sekundärwicklung des Transformators einen Mittenabgriff zum Bereitstellen der Ausgangsspannung auf, der Drain des ersten SR-Transistors ist mit einem ersten Ende der Sekundärwicklung verbunden, und der erste SR-Transistor weist ferner ein Gate auf, das mit der Steuerung verbunden ist, und eine Source, die mit Masse verbunden ist, und der Drain des zweiten SR-Transistors ist mit einem zweiten Ende der Sekundärwicklung verbunden, und der zweite SR-Transistor weist ferner ein Gate auf, das mit der Steuerung verbunden ist, und eine Source, die mit Masse verbunden ist.
In einer anderen Form umfasst eine Steuerung für einen DCX-Leistungswandler eine Synchron-Gleichrichtersteuerung (SR-Steuerung) und eine primärseitige Steuerung. Die SR-Steuerung dient zum Steuern der Leitungszeiten eines ersten SR-Transistors und eines zweiten SR-Transistors, die als Reaktion auf die jeweiligen Leitungsbedingungen an eine Sekundärwicklung eines Transformators gekoppelt sind. Die primärseitige Steuerung dient zum Bereitstellen eines ersten und eines zweiten Primärphasensignals zum Steuern eines ersten und eines zweiten Transistors, wobei die primärseitige Steuerung ein erstes Erfassungssignal als eine Zeitpanne zwischen einer Gate-Spannung des ersten SR-Transistors, die unter einen ersten Schwellenwert fällt, und einer Aktivierung des zweiten Primärphasensignals misst, sowie eine adaptive Totzeit proportional zu einem Durchschnitt des Stroms, der während ihrer jeweiligen aktiven Zeiten in den ersten und zweiten SR-Transistoren geleitet wird, ein erstes Referenzsignal als vorbestimmte Verzögerungszeit plus die adaptive Totzeit und ein erstes Fehlersignal als durchschnittliche Differenz zwischen dem ersten Erfassungssignal und dem ersten Referenzsignal, und zum Steuern einer Schaltgeschwindigkeit des ersten und des zweiten Primärphasensignals, um das erste Fehlersignal zu reduzieren.
Gemäß einem Gesichtspunkt umfasst die adaptive Totzeitschaltung eine erste Abtast-und-Halte-Schaltung mit einem Eingang, der mit einem Drain des ersten SR-Transistors gekoppelt ist, einem ersten Steuereingang zum Empfangen der Gate-Spannung des ersten SR-Transistors, einem zweiten Steuereingang zum Empfangen eines ersten Abtastsignals und einem Ausgang, eine zweite Abtast-und-Halte-Schaltung mit einem Eingang, der mit einem Drain des zweiten SR-Transistors gekoppelt ist, einem ersten Steuereingang zum Empfangen der Gate-Spannung des zweiten SR-Transistors, einem zweiten Steuereingang zum Empfangen eines zweiten Abtastsignals und einem Ausgang, und eine Mittelungsschaltung zum Bereitstellen der adaptiven Totzeit als Durchschnitt einer Spannung am Ausgang der ersten Abtast-und-Halte-Schaltung und einer Spannung am Ausgang der zweiten Abtast-und-Halte-Schaltung.
Gemäß dieses Gesichtspunkts kann die erste Abtast-und-Halte-Schaltung das erste Abtastsignal der vorbestimmten Verzögerungszeit nach einem Start einer Einschaltdauer des ersten SR-Transistors erzeugen, und die zweite Abtast-und-Halte-Schaltung kann das zweite Abtastsignal der vorbestimmten Verzögerungszeit nach einem Start einer Einschaltdauer des zweiten SR-Transistors erzeugen.
In noch einer anderen Form umfasst ein Verfahren zum Steuern von primären und sekundären Transistoren eines LLC-Resonanzleistungswandlers als Reaktion auf deren jeweilige Leitungsbedingungen das Steuern von Leitungszeiten eines ersten SR-Transistors und eines zweiten SR-Transistors, die an eine Sekundärwicklung eines Transformators gekoppelt sind, und das Bereitstellen eines ersten und eines zweiten Primärphasensignals zum Steuern eines ersten und eines zweiten Transistors, wobei das Bereitstellen das Messen eines ersten Erfassungssignals als eine Zeitspanne zwischen der Gate-Spannung des ersten SR-Transistors, die unter einen ersten Schwellenwert fällt, und einer Aktivierung des zweiten Primärphasensignals, das Messen einer adaptiven Totzeit, die proportional zu einem durchschnittlichen Strom ist, der während ihrer jeweiligen aktiven Zeiten in den ersten und zweiten SR-Transistoren geleitet wird, das Messen eines ersten Referenzsignals als vorbestimmte Verzögerungszeit plus der adaptiven Totzeit und das Messen eines ersten Fehlersignals als durchschnittliche Differenz zwischen dem ersten Erfassungssignal und dem ersten Referenzsignal umfasst, sowie das Steuern einer Schaltgeschwindigkeit des ersten und des zweiten Primärphasensignals, um das erste Fehlersignal zu reduzieren.
Gemäß einem Gesichtspunkt umfasst das Steuern der Leitungszeiten des ersten und des zweiten SR-Transistors das Deaktivieren des ersten SR-Transistors, wenn ein jeweiliger Drain-Strom unter einen Nullstrom-Erfassungsschwellenwert fällt, und das Deaktivieren des zweiten SR-Transistors, wenn ein jeweiliger Drain-Strom unter den Nullstrom-Erfassungsschwellenwert fällt.
Gemäß einem weiteren Gesichtspunkt umfasst das Messen der adaptiven Totzeit das Bereitstellen eines ersten Abtastsignals während einer Einschaltzeit des ersten SR-Transistors, das Abtasten eines ersten Stroms, der in dem ersten SR-Transistor als Reaktion auf das erste Abtastsignal geleitet wird, und daraufhin das Bereitstellen eines ersten abgetasteten Stroms, das Bereitstellen eines zweiten Abtastsignals während einer Einschaltzeit des zweiten SR-Transistors, das Abtasten eines in dem zweiten SR-Transistor geleiteten zweiten Stroms als Reaktion auf das zweite Abtastsignal und daraufhin das Bereitstellen eines zweiten abgetasteten Stroms und die Eingliederung des ersten und des zweiten abgetasteten Stroms sowie das Bereitstellen des Durchschnittsstroms als Reaktion auf die Eingliederung.
Gemäß diesem Gesichtspunkt kann das Abtasten des ersten Stroms das Abtasten des ersten Stroms mit einer vorbestimmten Verzögerung nach einem Start der Einschaltzeit des ersten SR-Transistors umfassen, und das Abtasten des zweiten Stroms umfasst das Abtasten des zweiten Stroms mit der vorbestimmten Verzögerung nach einem Start der Einschaltzeit des zweiten SR-Transistors.
Darüber hinaus kann gemäß diesem Gesichtspunkt das Verfahren ferner das Messen eines zweiten Erfassungssignals als eine Zeitspanne zwischen einer Gate-Spannung des zweiten SR-Transistors, die unter einen zweiten Schwellenwert fällt, und einer Aktivierung des zweiten Primärphasensignals, das Messen eines zweiten Referenzsignals als vorgegebene Verzögerungszeit plus der adaptiven Totzeit, das Messen eines zweiten Fehlersignals als durchschnittliche Differenz zwischen dem zweiten Erfassungssignal und dem zweiten Referenzsignal und das Steuern der Schaltgeschwindigkeit des ersten und des zweiten Primärphasensignals, um sowohl das erste Fehlersignal als auch das zweite Fehlersignal zu reduzieren, umfassen.
Somit ist der Schutzumfang der vorliegenden Erfindung, im gesetzlich maximal zulässigen Rahmen, durch die im weitesten Sinne zulässige Interpretation der folgenden Ansprüche und deren Entsprechungen festzulegen und darf nicht durch die vorangehende ausführliche Beschreibung eingeschränkt oder begrenzt werden.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Nicht-Patentliteratur

„Pulsewidth Locked Loop (PWLL) for Automatic Resonant Frequency Tracking in LLC DC-DC Transformer (LLC-DCX)", IEEE Transactions on Power Electronics, Band 28, Nr. 4, April 2013, Seiten 1862-1869 [0018]

Claims

DCX-Leistungswandler, umfassend: einen Transformator mit einer Primärwicklung und einer Sekundärwicklung, die eine Ausgangsspannung bereitstellen; einen primärseitigen Treiber zum abwechselnden Koppeln des Transformators mit einem Eingangsspannungsanschluss und einem Referenzspannungsanschluss unter Verwendung eines ersten und eines zweiten Primärphasensignals; erste und zweite Synchron-Gleichrichtertransistoren (SR-Transistoren), die jeweils einen Drain aufweisen, der mit einem ersten bzw. zweiten Ende der Sekundärwicklung verbunden ist; und eine Steuerung zum Deaktivieren des ersten und des zweiten SR-Transistors, wenn ein jeweiliger Drain-Strom kleiner als ein Nullstrom-Erfassungsschwellenwert ist, zum Messen einer Erfassungszeit zwischen einer Spannung an einem Gate des ersten SR-Transistors, die unter einen Einschalt-Schwellenwert fällt, und einer Aktivierung des zweiten Primärphasensignals, einer adaptiven Totzeit, die proportional zu einem Durchschnitt des Stroms ist, der während ihrer jeweiligen aktiven Zeiten in den ersten und zweiten SR-Transistoren geleitet wird, einer Referenzzeit als vorbestimmte Verzögerungszeit plus die adaptive Totzeit und einem Fehlersignal als durchschnittliche Differenz zwischen der Erfassungszeit und der Referenzzeit sowie zum Steuern einer Schaltgeschwindigkeit des ersten und des zweiten Primärphasensignals, um das Fehlersignal zu reduzieren.
DCX-Leistungswandler gemäß Anspruch 1, wobei der DCX-Leistungswandler ein LLC-Resonanzstromwandler mit einem Resonanznetzwerk ist, das mit der Primärwicklung des Transformators gekoppelt ist, und der primärseitige Treiber mit der Primärwicklung und mit dem Resonanznetzwerk in einer Halbbrückenkonfiguration gekoppelt ist.
DCX-Leistungswandler gemäß Anspruch 1, wobei der DCX-Leistungswandler ein LLC-Resonanzstromwandler mit einem Resonanznetzwerk ist, das mit der Primärwicklung des Transformators gekoppelt ist, und der primärseitige Treiber mit der Primärwicklung und mit dem Resonanznetzwerk in einer Vollbrückenkonfiguration gekoppelt ist.
Steuerung für einen DCX-Leistungswandler, umfassend: eine Synchron-Gleichrichter- (SR-) Steuerung zum Steuern der Leitungszeiten eines ersten SR-Transistors und eines zweiten SR-Transistors, die als Reaktion auf deren jeweilige Leitungsbedingungen an eine Sekundärwicklung eines Transformators gekoppelt sind; und eine primärseitige Steuerung zum Bereitstellen eines ersten und eines zweiten Primärphasensignals zum Steuern eines ersten und eines zweiten Transistors, wobei die primärseitige Steuerung ein erstes Erfassungssignal als eine Zeitspanne zwischen einer Gate-Spannung des ersten SR-Transistors, die unter einen ersten Schwellenwert fällt, und einer Aktivierung des zweiten Primärphasensignals misst, sowie eine adaptive Totzeit, die proportional zu einem Durchschnitt des Stroms ist, der während ihrer jeweiligen aktiven Zeiten in dem ersten und dem zweiten SR-Transistor geleitet wird, ein erstes Referenzsignal als vorbestimmte Verzögerungszeit plus die adaptive Totzeit und ein erstes Fehlersignal als eine durchschnittliche Differenz zwischen dem ersten Erfassungssignal und dem ersten Referenzsignal, und zum Steuern einer Schaltgeschwindigkeit des ersten und des zweiten Primärphasensignals, um das erste Fehlersignal zu reduzieren.
Steuerung gemäß Anspruch 4, wobei die primärseitige Steuerung umfasst: eine adaptive Totzeitschaltung, die mit dem ersten und dem zweiten SR-Transistor gekoppelt ist, um die adaptive Totzeit bereitzustellen.
Steuerung gemäß Anspruch 5, wobei die SR-Steuerung den ersten und den zweiten SR-Transistor deaktiviert, wenn ein jeweiliger Drain-Strom unter einen Nullstrom-Erfassungsschwellenwert fällt.
Steuerung gemäß Anspruch 6, wobei die adaptive Totzeitschaltung den Nullstrom-Erfassungsschwellenwert als Reaktion auf die adaptive Totzeit einstellt.
Steuerung gemäß Anspruch 5, wobei die adaptive Totzeitschaltung ferner ein erstes und ein zweites Deaktivierungssignal bereitstellt, wenn jeweilige Gate-Spannungen des ersten und des zweiten SR-Transistors unter einen vorbestimmten Schwellenwert fallen.
Steuerung gemäß Anspruch 8, wobei die primärseitige Steuerung umfasst: eine erste Phasenmessschaltung zum Messen des ersten Erfassungssignals als Reaktion auf das erste Primärphasensignal und das erste Deaktivierungssignal sowie des ersten Referenzsignals als Reaktion auf die adaptive Totzeit und das erste Deaktivierungssignal und zum Bereitstellen des ersten Fehlersignals durch Integrieren des ersten Erfassungssignals und des ersten Referenzsignals; eine zweite Phasenmessschaltung zum Messen eines zweiten Erfassungssignals als Reaktion auf ein zweites Phasensignal und das zweite Deaktivierungssignal sowie eines zweiten Referenzsignals als Reaktion auf die adaptive Totzeit und das zweite Deaktivierungssignal und zum Bereitstellen eines zweiten Fehlersignals durch Integrieren des zweiten Erfassungssignals und des zweiten Referenzsignals; einen spannungsgesteuerten Oszillator zum Bereitstellen eines Taktsignals mit einer durch das erste Fehlersignal eingestellten Einschaltzeit und einer durch das zweite Fehlersignal eingestellten Ausschaltzeit; und eine Totzeit-Einfügungsschaltung zum Bereitstellen des ersten und des zweiten Primärphasensignals als Reaktion auf das Taktsignal und die adaptive Totzeit.
Verfahren zum Steuern von ersten und zweiten Transistoren eines LLC-Resonanzleistungswandlers, umfassend: Steuern von Leitungszeiten eines ersten SR-Transistors und eines zweiten SR-Transistors, die als Reaktion auf deren jeweilige Leitfähigkeitsbedingungen mit einer Sekundärwicklung eines Transformators gekoppelt sind; Bereitstellen eines ersten und eines zweiten Primärphasensignals zum Steuern der ersten und der zweiten Transistoren, das Bereitstellen umfassend: Messen eines ersten Erfassungssignals als eine Zeitspanne zwischen einer Gate-Spannung des ersten SR-Transistors, die unter einen ersten Schwellenwert fällt, und einer Aktivierung des zweiten Primärphasensignals, Messen einer adaptiven Totzeit, die proportional zu einem durchschnittlichen Strom ist, der während ihrer jeweiligen aktiven Zeiten in den ersten und zweiten SR-Transistoren geleitet wird; Messen eines ersten Referenzsignals als vorbestimmte Verzögerungszeit plus der adaptiven Totzeit; Messen eines ersten Fehlersignals als eine durchschnittliche Differenz zwischen dem ersten Erfassungssignal und dem ersten Referenzsignal; und Steuern einer Schaltgeschwindigkeit des ersten und des zweiten Primärphasensignals, um das erste Fehlersignal zu reduzieren.