DE102020000302A1 - Siegelvorrichtung mit Prüflogik - Google Patents

Siegelvorrichtung mit Prüflogik Download PDF

Info

Publication number
DE102020000302A1
DE102020000302A1 DE102020000302.8A DE102020000302A DE102020000302A1 DE 102020000302 A1 DE102020000302 A1 DE 102020000302A1 DE 102020000302 A DE102020000302 A DE 102020000302A DE 102020000302 A1 DE102020000302 A1 DE 102020000302A1
Authority
DE
Germany
Prior art keywords
pseudo
random numbers
sealing device
conductor loop
computing units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102020000302.8A
Other languages
English (en)
Inventor
Klaus Finkenzeller
Jens Große
Rüdiger Malsch
Stephan Rasch
Hans-Jürgen Roth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Giesecke and Devrient Currency Technology GmbH
Original Assignee
Giesecke and Devrient Currency Technology GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giesecke and Devrient Currency Technology GmbH filed Critical Giesecke and Devrient Currency Technology GmbH
Priority to DE102020000302.8A priority Critical patent/DE102020000302A1/de
Priority to PCT/EP2021/025018 priority patent/WO2021144149A1/de
Publication of DE102020000302A1 publication Critical patent/DE102020000302A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86Secure or tamper-resistant housings
    • G06F21/87Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002Countermeasures against attacks on cryptographic mechanisms
    • H04L9/004Countermeasures against attacks on cryptographic mechanisms for fault attacks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/26Testing cryptographic entity, e.g. testing integrity of encryption key or encryption algorithm

Abstract

Die vorliegende Erfindung ist gerichtet auf eine Siegelvorrichtung, welche es erlaubt, dass beispielsweise ein Behältnis mit länglich ausgeformten Leiterschleifen derart versiegelt wird, dass bei einem Durchtrennen der Leiterschleifen die Manipulation erkannt werden kann.

Description

  • Die vorliegende Erfindung ist gerichtet auf eine Siegelvorrichtung, welche es erlaubt, dass beispielsweise ein Behältnis mit länglich ausgeformten Leiterschleifen derart versiegelt wird, dass bei einem Durchtrennen der Leiterschleifen mit hoher Wahrscheinlichkeit die Manipulation erkannt wird. Die vorliegende Erfindung ist ferner gerichtet auf ein entsprechendes Verfahren zum Detektieren einer Manipulation einer Siegelvorrichtung sowie auf ein Computerprogrammprodukt mit Steuerbefehlen, welche das vorgeschlagene Verfahren implementieren.
  • DE 10 2015 005 556 A1 beschreibt die Verwendung einer Vielzahl von Leiterschleifen, welche auch mit komplexen Signalen ansteuerbar sind, beschreibt aber nicht, wie solche komplexe Signale erzeugt werden können und welche Signale besonders geeignet sind.
  • EP 3 009 967 A1 zeigt eine RFID-Anordnung, wobei eine sogenannt Shift-Funktion bzw. eine XOR-Funktion Anwendung findet. Die Offenbarung erfolgt im Kontext einer Versiegelungseinheit, welche beispielsweise einen Container abschließt.
  • Der ISO/IEC 29167-19-Standard beschreibt Vorgaben u. a. für eine Kommunikation mit einem sogenannten RFID-Endgerät. RFID steht hierbei bekannterweise für Radio Frequency Identification.
  • Bekannt nach dem Stand der Technik sind elektronische Siegel mit einem kontaktlosen Chip und zusätzlicher Sensorik. Ein solches Siegel ist bekannt, welches den Zustand des Siegels durch eine Widerstandsmessung, über das als Verschluss dienende Drahtseilfilament misst, und den Zustand (Offen/Geschlossen) in einem Tamper-Bit abliest.
  • Ferner sind bereits erste Secure-UHF Chips verfügbar, welche über ein Sensorinterface verfügen, welches unter anderem auch dazu dient, den Zustand eines elektronischen Siegels ermitteln zu können. Hierbei wird die Information über den Zustand des Sensors bei der Tag-Authentisierung mit der kryptografischen Response (entsprechend ISO/IEC 29167-19) verschlüsselt übertragen.
  • Gemäß dem Stand der Technik ist es nachteilig dass typischerweise vorgeschlagene Siegel nach einer Manipulation wieder derart repariert werden können, dass die Manipulation im Nachhinein nicht mehr feststellbar ist. Hierbei werden strukturelle Merkmale vorgesehen, welche jedoch nicht maschinenbasiert ausgelesen werden können, sondern lediglich die physische Beschädigung erschweren. Ferner sind Vorrichtungen bekannt, welche bereits mittels eines Ausmessens bestimmter Parameter einen Rückschluss auf die stattgefundene Manipulation zulassen und somit einen Hinweis auf eine mögliche Reparatur des Siegels geben.
  • Ein Nachteil der bekannten Siegel besteht darin, dass hier lediglich der Zustand des über das Filament gebildeten Stromkreises ermittelt wird, wobei nur zwischen den Zuständen Offen/ Geschlossen unterschieden werden kann. Da der ermittelte Zustand in einem Tamper-Bit abgelegt wird, welches zudem unverschlüsselt kontaktlos ausgelesen werden kann, ist es für einen Angreifer ein Leichtes, ein durchgetrenntes Filament (Stahlseil) elektrisch zu verbinden und somit einem Lesegerät ein geschlossenes Siegel vorzutäuschen. Hierzu ist nur eine einzige elektrisch leitende Verbindung zwischen den beiden aufgetrennten Teilstücken des Filaments notwendig.
  • Ein Nachteil der Chips gemäß dem Stand der Technik besteht darin, dass bei der durchgeführten einfachen Widerstandsmessung gegen Masse gemessen wird. Würden hier mehrere Leiterschleifen eingesetzt, so würden diese alle gegen Masse gemessen. Hier würde es einem Angreifer ausreichen, einfach alle vorhandenen Leitungen miteinander zu verbinden, so dass diese automatisch auf Masse zu liegen kommen. Das heute eingesetzte Verfahren eignet sich also nicht für die Verwendung mit mehreren Leiterschleifen.
  • Somit ist es eine Aufgabe der vorliegenden Erfindung, eine Siegelvorrichtung mit einer Prüflogik zur Detektion einer Manipulation vorzuschlagen, welche derart auszugestalten ist, dass Manipulationsversuche am Siegel, insbesondere an den Leiterschleifen, sicherer erkannt werden können. Die Prüfung der Manipulation soll hierbei automatisiert möglich sein und mit geringem technischen Aufwand bewerkstelligt werden können. Eine Vermeidung von technischem Aufwand beinhaltet hierbei, dass eine visuelle Kontrolle eines Mitarbeiters nicht notwendig ist. Es ist ferner eine Aufgabe der vorliegenden Erfindung, ein entsprechendes Verfahren zum Detektieren einer Manipulation vorzuschlagen sowie ein Computerprogrammprodukt mit Steuerbefehlen, welche das vorgeschlagene Verfahren implementieren.
  • Die Aufgabe wird gelöst durch eine Siegelvorrichtung mit einer Prüflogik zur Detektion einer Manipulation gemäß den Merkmalen des Patentanspruchs 1. Weitere vorteilhafte Ausgestaltungen sind in den Unteransprüchen angegeben.
  • Demgemäß wird eine Siegelvorrichtung mit einer Prüflogik zur Detektion einer Manipulation vorgeschlagen, aufweisend mindestens zwei Recheneinheiten, welche jeweils eingerichtet sind in Abhängigkeit eines Startwerts deterministische Pseudozufallszahlen zu generieren, wobei mindestens eine Leiterschleife vorgesehen ist, welche mindestens eine Recheneinheit derart kontaktiert, dass die Generierung der Pseudozufallszahlen eine Rückmeldung mindestens eines Teils bereits erzeugter Pseudozufallszahlen als Startwert berücksichtigt, und eine Prüfeinheit vorgesehen ist, welche eingerichtet ist zum Überprüfen, ob die mindestens zwei Recheneinheiten bei ihrem synchronen Betreiben und jeweils gleichem Startwert eine Folge gleicher Pseudozufallszahlen erzeugen.
  • Die Siegelvorrichtung gemäß der vorgeschlagenen Erfindung kann beispielsweise einen RFID-Chip aufweisen, welcher es ermöglicht, entsprechende Ergebnisse der Manipulationsdetektion drahtlos auszulesen. Hierbei kann die Siegelvorrichtung über eine Induktionsspule verfügen, welche es ermöglicht, eine Stromversorgung mittels Induktion aus einem Lesegerät bereitzustellen. Hierzu umfasst die Siegelvorrichtung mindestens zwei Recheneinheiten, welche eine entsprechende Prüflogik implementieren, anhand derer festgestellt werden kann, ob eine Manipulation des Siegels vorliegt. Die Prüflogik kann hierbei softwaretechnisch umgesetzt werden, kann aber auch bevorzugt derart hardwaretechnisch bereitgestellt werden, dass eine physische Schaltung vorliegt.
  • Unter einer Pseudozufallszahl (Pseudo-Random-Number) wird insbesondere eine Zahlenfolge verstanden, die zwar zufällig aussieht, es aber nicht ist, da sie durch einen deterministischen Algorithmus berechnet wird. Bei jedem Start der Zufallszahlenberechnung mit gleichem Startwert, der sogenannten Saat (Seed), wird die gleiche pseudozufällige Zahlenfolge erzeugt. Als Pseudozufall wird insbesondere bezeichnet, was zufällig erscheint, in Wirklichkeit jedoch berechenbar ist. In diesem Sinn generieren Pseudozufallszahlengeneratoren, wie kryptographisch sichere Zufallszahlengeneratoren, regelmäßig pseudozufällige Zahlen.
  • Bei einer Manipulation eines Siegels handelt es sich generell um jegliches physisches Einwirken auf das Siegel derart, dass dieses zerstört bzw. beschädigt wird. Siegel weisen typischerweise mindestens eine Einheit auf, welche einen Verschluss eines Behältnisses oder generell einer Tür derart physikalisch blockieren, dass kein Zugang möglich ist. Während Siegel im Allgemeinen generell zerstörbar sind, so mag es im Interesse eines Angreifers liegen, dass er die entsprechende Manipulation an dem Siegel verbergen kann. Hierbei ist es erfindungsgemäß besonders vorteilhaft, dass die Manipulation mittels einer Prüflogik feststellbar ist und somit keine optischen Spuren an dem Siegel überprüft werden müssen.
  • Dies wird in vorteilhafter Weise derart umgesetzt, dass keinerlei menschliches Zutun bei der Überprüfung der Manipulation notwendig ist. Ferner kann die vorliegende Erfindung derart implementiert werden, dass die Prüflogik einem Angreifer derart verborgen wird, dass er auch nicht mit technischen Hilfsmitteln feststellen kann, wie nunmehr die Manipulation zu verbergen ist. So wird insbesondere der Nachteil bekannter Verfahren behoben, dass oftmals lediglich physische Komponenten ausgetauscht bzw. repariert werden müssen und im Nachhinein keine Manipulation erkennbar wäre.
  • Hierbei ist es ein Aspekt der vorliegenden Erfindung, dass die unterschiedlichen Recheneinheiten getrennt voneinander deterministische Rechenschritte ausführen und somit bei einem einwandfreien Funktionieren der einzelnen Recheneinheiten stets auch der gleiche Ausgabewert zu erwarten ist. Wird nunmehr mindestens eine Recheneinheit bzw. eine Datenleitung, welche als eine Leiterschleife vorliegt, manipuliert, so ist es mindestens einer Recheneinheit nicht mehr möglich, die vorgesehenen Steuerbefehle auszuführen bzw. die Steuerbefehle können nicht mehr mit den zu erwartenden Eingabewerten ausgeführt werden. Somit ergibt sich also mindestens eine Abweichung im Endergebnis der jeweiligen Recheneinheit und dies kann entsprechend mittels eines Lesegeräts detektiert werden.
  • Somit werden also mindestens zwei Recheneinheiten vorgesehen, welche beispielsweise als ein Chip oder als ein Mikrocontroller vorliegenden können. Diese zwei Recheneinheiten sind nunmehr eingerichtet, deterministische Pseudozufallszahlen zu berechnen, wobei sie einen einheitlichen Startwert bereitgestellt bekommen. Hierbei ist es besonders vorteilhaft, dass ein entsprechender Algorithmus abgespeichert vorliegt, der derart abgearbeitet wird, dass ausgehend von einem bestimmten Startwert ein zu erwartender Ausgabewert, also eine Pseudozufallszahl, generiert wird.
  • Vielmehr soll es möglich sein, eine vorhersagbare Zeichenkette zu erzeugen, die ausgehend von einem bestimmten Startwert und bei einem synchronen Betreiben der Recheneinheiten stets zur gleichen Ausgabe führt. Diese Berechnungen können beispielsweise ein linear rückgekoppeltes Schieberegister vorsehen, welches es ermöglicht, in Abhängigkeit eines Zustands, der auch als Eingabewert gilt, eine Pseudozufallszahl zu errechnen und hierbei einen Teil der errechneten Pseudozufallszahl wieder auf einen Zustand des Schieberegisters anzuwenden.
  • Die entsprechenden Schaltungen bzw. Recheneinheiten sind derart ausgestaltet, dass eine Berechnung einer ersten Zufallszahl die Berechnung einer weiteren Zufallszahl beeinflusst. Hierzu kann es vorgesehen sein, dass zumindest ein Teil einer errechneten Pseudozufallszahl an die jeweilige Recheneinheit zurückgegeben wird und bei der erneuten Generierung der nächsten Zufallszahl Verwendung findet. Hierbei kann eine Datenleitung vorgesehen sein, welche die entsprechende Rückmeldung bewerkstelligt.
  • Als die Datenleitung ist vorzugsweise mindestens eine Leiterschleife vorgesehen, welche auch derart ausgestaltet ist, dass diese eine Sperreinheit der Siegelvorrichtung bereitstellt. Vorzugsweise ist die Leiterschleife länglich ausgestaltet und kann somit ähnlich einer Schlinge bzw. einer Schnur die gewünschte Siegelwirkung herbeiführen. So kann die Leiterschleife eine Schlinge ausformen, durch die ein weiterer länglich ausgestalteter Bereich der Leiterschleife hindurchgeführt wird und somit eine Schlaufe ausgeformt wird. Anhand dieser Schlaufe kann eine Sperrfunktion eines Schlosses bewerkstelligt werden.
  • Hierbei ist es weiterhin vorteilhaft, dass die Leiterschleife alleine oder im Zusammenwirken mit einer weiteren länglich ausgeformten Sperreinheit sowohl die Sperrfunktion des Siegels erfüllt wie auch die Funktion einer Datenleitung. Wird also eine solche Leiterschleife durchtrennt und hierdurch das Siegel gebrochen, so funktioniert auch die Datenleitung der Siegelvorrichtung nicht mehr. Hierdurch ist es den einzelnen Recheneinheiten nicht mehr möglich, in gewünschter Weise eine deterministische Pseudozufallszahl zu generieren, da hierbei die Rückmeldungsschleife entfällt. Da somit ein Abweichen eines Rechenergebnisses einer ersten Recheneinheit von dem einer zweiten Recheneinheit erkannt wird, kann also auch rückgeschlossen werden, dass die Leiterschleife durchtrennt wurde. Somit kann eine Fehlerinformation ausgegeben oder abgespeichert werden.
  • Der Startwert einer deterministischen Generierung von Pseudozufallszahlen kann in einer ersten Iteration bereitgestellt werden und wird in weiteren Iterationen anhand mindestens eines Teils von bereits erzeugten Pseudozufallszahlen beeinflusst. Bei einem Teil einer Pseudozufallszahl kann es sich beispielsweise um ein Bit handeln, welches einen Teil einer zuvor generierten Pseudozufallszahl darstellt und welches bei einer weiteren Generierung von Pseudozufallszahlen Anwendung findet. Ein Beispiel hierfür ist ein sogenanntes linear rückgekoppeltes Schieberegister, welches ausgehend von vorbestimmten Zuständen einer Pseudozufallszahl generiert und diese Pseudozufallszahl, beispielsweise von links nach rechts, in das Register für Zustände einschiebt.
  • Ein Beispiel für die Rückmeldung mindestens eines Teils bereits erzeugter Pseudozufallszahlen zur Generierung neuer Pseudozufallszahlen ist ein linear rückgekoppeltes Schieberegister, welches diverse Zustände aufweisen kann, welche beispielsweise in einem Register mit 4 Bits abgespeichert werden. Somit können in einen Register von 4 Bit 15 Zustände abgespeichert werden, da typischerweise die Belegung des Registers mit 0000 ausgeschlossen wird. Dies ist deshalb der Fall, da eine sogenannte XOR-Funktion Anwendung finden könnte und bei einem Vergleich von Teilen eines Registers, welche nur die Belegung 0 aufweisen, das Schieberegister stets im gleichen Zustand verharren würde.
  • So ist es möglich, bei Zuständen, die mit 4 Bits codiert sind, stets die letzten beiden Bits zu vergleichen und hierbei eine XOR-Funktion anzuwenden. Hieraus ergibt sich eine Zufallszahl, welche als 1 Bit codiert wird. Dieses eine Bit wird dann in jeder Iteration von links in das Schieberegister eingebracht, und die rechten 4 Bits verschieben sich derart nach rechts, dass das vormals ganz rechte Bit aus dem Register herausfällt. Somit wird eine erneute Pseudozufallszahl in Abhängigkeit eines Bits der vorhergehenden Zufallszahl erzeugt. Es kann beispielsweise ein Register oder ein bestimmter Zustandsraum, wie er beispielsweise bei einem linear rückgekoppelten Schieberegister ausgebildet ist, vorliegen.
  • Die erzeugten Pseudozufallszahlen können je Recheneinheit mitprotokolliert werden, und da alle Recheneinheiten die gleiche Logik der Generierung von Pseudozufallszahlen implementieren, ist auch stets eine gleiche Ausgabesequenz zu erwarten. Werden also bei einem synchronen Betreiber der Recheneinheit die erzeugten Pseudozufallszahlen stets verglichen, so kann ein Abweichen festgestellt werden. Dieses Abweichen deutet entweder darauf hin, dass eine Recheneinheit manipuliert wurde oder aber auch eine Kommunikationsleitung in Form einer Leiterschleife. Hierbei sind weitere logische Operationen möglich, die die Ausgabesequenzen vergleichen und hierbei ein Fehlerbit setzen, falls einzelne Werte nicht übereinstimmen. Somit lässt die erzeugte Sequenz auch einen Rückschluss darauf zu, ob eine Manipulation stattgefunden hat. Dies ist insbesondere der Zeitpunkt, an dem die erzeugten Pseudozufallszahlen erstmalig abweichen.
  • Die Leiterschleifen werden derart bezüglich einer oder mehrere Recheneinheiten angeordnet, dass diese entweder eine Rückmeldung von einer ersten Recheneinheit in diese erste Recheneinheit bewerkstelligen, oder aber alternativ bzw. additiv weitere Leiterschleifen vorgesehen werden, welche einen Ausgang einer ersten Recheneinheit mit dem Eingang einer weiteren Recheneinheit verbinden. Somit ist es also sowohl möglich, die Leiterschleifen derart anzuordnen, dass sie eine Rückmeldung in die gleiche Recheneinheit bewerkstelligen, oder aber auch jeweils zwei Recheneinheiten in Serie schalten.
  • Somit erzeugt also eine Recheneinheit eine deterministische Pseudozufallszahl, und es erfolgt eine Rückmeldung in die gleiche Recheneinheit oder in eine andere Recheneinheit derart, dass ein Teil der erzeugten Pseudozufallszahl bei der Generierung der weiteren Pseudozufallszahl Anwendung findet. Somit können weitere Pseudozufallszahlen insbesondere nur dann korrekt generiert werden, wenn auch der dazugehörige Startwert bekannt ist. Wird nunmehr eine solche Leiterschleife unterbrochen, kann also eine Recheneinheit nicht mehr deterministisch die zu erwartende Pseudozufallszahl generieren. Die zu erwartende Pseudozufallszahl ist hierbei diejenige Pseudozufallszahl, die weitere Recheneinheiten, denen die vorherigen Zufallszahlen bekannt sind, erzeugen.
  • Hierbei ist es auch möglich, dass eine Recheneinheit derart gesondert angeordnet wird, dass diese keine Leiterschleife aufweist, sondern lediglich mittels einer internen Kommunikationsverbindung eine Rückmeldung erhält. Hierbei wird bewerkstelligt, dass diese gesonderte Recheneinheit nicht an einer Manipulation der Leiterschleifen leiden kann und somit diese gesonderte Recheneinheit stets den korrekten Wert der erzeugten Pseudozufallszahlen liefert. Somit kann das Ergebnis dieser gesonderten Recheneinheit als Referenzwert dienen, der stets mit den Ergebnissen derjenigen Recheneinheiten übereinstimmen müssen, die über eine solche Leiterschleife verfügen. Ferner ist es möglich, die zu erwarteten Werte vorab einfach abzuspeichern und die abgespeicherten Werte mit den dynamisch erzeugten Pseudozufallszahlen zu vergleichen.
  • Ferner ist eine Prüfeinheit vorgesehen, welche die Abfolge der erzeugten Pseudozufallszahlen vergleicht und hierbei einen Fehler detektiert, falls die Zahlenfolgen abweichen. Diese Prüfeinheit kann beispielsweise als eine Logikschaltung implementiert sein, kann aber auch zumindest teilweise softwaretechnisch eingerichtet sein. Es kann beispielsweise ein entsprechendes Register vorgehalten werden, welches initial einen Startwert bereitstellt. Die weiteren Startwerte der Recheneinheiten ergeben sich dann aus den zuvor berechneten Pseudozufallszahlen. Weiterhin ist eine Kommunikationseinrichtung vorteilhaft, anhand derer das Ergebnis der Prüfeinrichtung ausgelesen werden kann. Eine solche Kommunikationseinrichtung kann beispielsweise im Rahmen eines RFID-Chips vorliegen.
  • Vorzugsweise liegen die Recheneinheiten jeweils als ein linear rückgekoppeltes Schieberegister vor. Dies hat den Vorteil, dass hierbei Pseudozufallszahlen generiert werden können, wobei anwendungsspezifisch Wahrscheinlichkeiten variiert werden können. Die Wahrscheinlichkeiten beziehen sich auf mögliche Anschlussmöglichkeiten von Leiterschleifen bezüglich der einzelnen Recheneinheiten, wodurch eine Sicherheitsstufe der vorgeschlagenen Siegelvorrichtung eingestellt werden kann. Werden die einzelnen Leiterschleifen durchtrennt, so müssten diese von einem Angreifer wieder derart mit der Recheneinheit bzw. den Recheneinheiten verbunden werden, dass sich die ursprünglich eingestellte Zuordnung von Leiterschleifen zu Recheneinheiten ergibt. Nur hierdurch wäre es möglich, dass die Recheneinheiten wieder die gleichen Ergebnisse liefern, wie diese eingangs zu erwarten waren, da die Recheneinheiten in Abhängigkeit von Rückmeldungskanälen arbeiten, welche wiederum von den Leiterschleifen hergestellt werden. Mittels eines Schieberegisters kann also eine Prüflogik bereitgestellt werden, die es erlaubt, Pseudozufallszahlen zu generieren, wobei eben auch die exakte Verschaltung der Recheneinheiten mittels der Leiterschleifen notwendig ist, um ein deterministisches Ergebnis zu erhalten.
  • Weiterhin vorzugsweise ist die Prüfeinheit eingerichtet, falls keine Synchronität der erzeugten Pseudozufallszahlen vorliegt, mindestens einen Fehlerwert, insbesondere ein Fehlerbit, zu setzen. Dies hat den Vorteil, dass mit einfachen technischen Mitteln ein ordnungsgemäßes Funktionieren der einzelnen Recheneinheiten festgestellt werden kann. Hierbei ist es vorteilhaft, mittels einer Kommunikationsschnittstelle die Siegelvorrichtung auszulesen und hierbei eben auch den Wert eines Fehlerbits, vorzugsweise verschlüsselt, auszulesen. Ferner ist es möglich, dass die Siegelvorrichtung selbsttätig ein Funksignal ausgibt, sobald keine Synchronität der erzeugten Pseudozufallszahlen vorliegt.
  • Weiterhin vorzugsweise kontaktiert die jeweils eine Leiterschleife mindestens eine Recheneinheit mittels einem Eingang und einem Ausgang. Dies hat den Vorteil, dass sowohl eine Recheneinheit mit einem Eingang und einem Ausgang kontaktiert werden kann, als auch zwei Recheneinheiten, welche hierdurch in Serie geschaltet werden. Hierbei ist es möglich, dass je Recheneinheit mehrere Leiterschleifen vorgesehen sind, wobei die Anzahl der berücksichtigten Rückmeldungen durch die Leiterschleife die Sicherheit der Siegelvorrichtung insgesamt erhöht. Hierbei können weitere logische Operationen vorgesehen werden, die eine Rückmeldung mindestens einer Leiterschleife berücksichtigen.
  • Weiterhin vorzugsweise sind jeweils ein Eingang und ein Ausgang unterscheidbar ausgestaltet. Dies hat den Vorteil, dass die Leiterschleifen eine gerichtete Kommunikation implementieren und somit nur diejenigen Leiterschleifen bei einem nachträglichen Anschließen berücksichtigt werden, die auch tatsächlich von einem Ausgang zu einem Eingang führen. Da eine Leiterschleife typischerweise länglich ausgeformt ist, da diese auch eine Sperrfunktion des Siegels unterstützt, verfügt jede Leiterschleife über genau zwei Enden. Somit kann also eine gerichtete Kommunikationsverbindung bereitgestellt werden, wobei ein erstes Ende einer Leiterschleife in einem Ausgang einer Recheneinheit angebracht ist und ein zweites Ende an einem Eingang einer Recheneinheit angebracht ist. Dieses Anbringen wird als ein Kontaktieren bezeichnet, da mittels der Leiterschleifen zwei leitende Kontakte bzw. Schnittstellen an den Recheneinheiten realisiert werden.
  • Weiterhin vorzugsweise ist die Siegelvorrichtung derart eingerichtet, dass in jeweils eine Leiterschleife ein Richtungssignal einzuspeisen ist. Dies hat den Vorteil, dass beispielsweise in beide Seiten der Leiterschleife ein Signal derart eingespeist werden kann, dass tatsächlich auch erkennbar ist, an welchem Ende sich nunmehr ein Ausgang bzw. ein Eingang befindet. In weiteren Ausgestaltungen kann dieses Richtungssignal auch invertiert werden.
  • Weiterhin vorzugsweise ist ein Ausgang einer Recheneinheit, an welchem keine Leiterschleife angeschlossen ist, eingerichtet, ein Richtungssignal in die Leiterschleife einzuspeisen. Dies hat den Vorteil, dass ein Wechsel zwischen Richtungen derart erfolgen kann, dass hierzu ein Ausgang einer Recheneinheit verwendet werden kann, die unabhängig von einem Durchtrennen einer Leiterschleife Pseudozufallszahlen generieren kann. Somit wird wiederum die Sicherheit erhöht, da eine Recheneinheit, an die keine Leiterschleife angeschlossen ist, da beispielsweise eine Rückmeldung in der Recheneinheit intern erfolgt, stets die zu erwartenden Pseudozufallszahlen generiert und somit als Referenz bezüglich der Richtigkeit der erzeugten Pseudozufallszahlen gelten kann.
  • Weiterhin vorzugsweise ist ein Richtungssignal anhand eines Einspeisemusters variierbar. Dies hat den Vorteil, dass das erzeugte Richtungsmuster der einzelnen Leiterschleifen nicht statisch ist und somit ausgelesen werden kann, sondern, dass dies für einen Angreifer in undurchsichtiger Weise derart variiert wird, dass wechselweise Eingänge und Ausgänge vertauscht werden. Somit wird also verhindert, dass ein Angreifer mittels einer technischen Vorrichtung an den jeweiligen Schnittstellen ausliest, ob es sich hierbei um Eingänge bzw. Ausgänge handelt und somit einen Rückschluss treffen kann, wie die Leiterschleifen anzuschließen sind. Generell kann zwar ein solches Ausmessen erfolgen, dies ist jedoch für weitere Iterationen zwecklos, da eben die ausgelesene Richtung in weiteren Iterationen des Generierens von Pseudozufallszahlen nicht mehr vorliegt.
  • Weiterhin vorzugsweise sind der Eingang und der Ausgang einer Recheneinheit unabhängig von dem Eingang und dem Ausgang einer weiteren Recheneinheit invertierbar. Dies hat den Vorteil, dass die Leiterschleifen unabhängig bezüglich ihrer Konfiguration, also den jeweiligen Schnittstellen, variierbar sind. Somit kann eine Richtung einer ersten Leiterschleife invertiert werden, während die Richtung einer zweiten Leiterschleife bestehen bleibt. Somit verbirgt das entsprechende Muster die jeweilige Belegung der Eingänge bzw. Ausgänge.
  • Weiterhin vorzugsweise sind mehrere Leiterschleifen vorgesehen, die jeweils derart angeordnet sind, dass sie eine Recheneinheit kontaktieren. Dies hat den Vorteil, dass die Rückmeldung auch derart erfolgen kann, dass beispielsweise einzelne Bits durch unterschiedliche Leiterschleifen rückgekoppelt werden können. Ferner erschwert auch die zunehmende Anzahl an Leiterschleifen, welche die Recheneinheit kontaktieren, den Anschluss von abgetrennten Leiterschleifen, und hierdurch wird wiederum die Sicherheit erhöht.
  • Weiterhin vorzugsweise sind mehrere Recheneinheiten vorgesehen, die in Serie geschaltet sind. Dies hat den Vorteil, dass ein Ausgang einer ersten Recheneinheit mit einem Eingang einer weiteren Recheneinheit verbunden wird und so die mögliche Kombination von Schnittstellen wiederum erhöht wird. Somit wirken die Recheneinheiten derart zusammen, dass diese jeweils eine Rückmeldung einer weiteren Recheneinheit bei der Generierung der Pseudozufallszahlen berücksichtigen.
  • Weiterhin vorzugsweise sind mehrere Recheneinheiten vorgesehen, die in Serie geschaltet sind. Dies hat den Vorteil, dass diese Recheneinheiten als Startwert jeweils zumindest einen Teil einer erzeugten Pseudozufallszahl einer weiteren Recheneinheit derart berücksichtigen, dass diese die Generierung in ihrem Zusammenwirken bewerkstelligen. Somit kann sofort erkannt werden, dass mindestens eine Leiterschleife nicht ordnungsgemäß angeschlossen wurde und somit eine Manipulation vorliegt.
  • Weiterhin vorzugsweise sind die Ausgänge der mehrere Recheneinheiten mittels einer logischen Operation zu deren Überprüfung logisch verknüpft. Dies hat den Vorteil, dass hierzu auf einfache technische Art und Weise überprüft werden kann, ob die einzelnen erzeugten Pseudozufallszahlen tatsächlich gleich sind und somit lediglich ein Bit zu setzen ist, falls diese voneinander abweichen. Somit kann also beispielsweise die Prüfeinheit mit einer Schaltung feststellen, ob die Synchronität zwischen den Recheneinheiten stets gegeben ist. Hierdurch lässt sich also wiederum eine Manipulation der Siegelvorrichtung detektieren.
  • Weiterhin vorzugsweise ist eine Konfigurationseinheit vorgesehen, welche eingerichtet ist, ein Verbinden von Registern der Recheneinheiten mit den Enden der Leiterschleife zu konfigurieren. Dies hat den Vorteil, dass die Recheneinheiten in Abhängigkeit einer solchen Konfiguration Eingabewerte in bestimmten Registern berücksichtigen können. Generell liefern die Enden der Leiterschleifen Ausgangswerte bzw. Eingangswerte, welche dann entsprechend derart interpretiert werden können, dass die übertragene Information in einem speziellen Register abgespeichert wird. Wird beispielsweise bei einem Schieberegister ein erzeugter Vergleichswert in das Register eingeschoben, so kann konfiguriert werden, mittels welcher Datenleitung, also welcher Leiterschleife, diese Information entgegengenommen wird.
  • Weiterhin vorzugsweise ist eine Anschlussmatrix vorgesehen, welche beschreibt, an welchem Port die jeweilige Leiterschleife aufgeschaltet ist. Bei einem Port kann es sich auch generell um einen Pin handeln. Mit einem Port wird also generell eine Schnittstelle bezeichnet, welche vorgibt, wie das ankommende bzw. ausgehende Signal einer Leiterschleife interpretiert wird. Somit definiert die Anschlussmatrix beispielsweise bezüglich einzelner Schnittstellen, ob es sich hierbei um einen Eingang oder einen Ausgang handelt. Somit kann also die Anschlussmatrix die Eingänge und Ausgänge derart variieren, dass hierbei kein physisches Umstecken notwendig ist. So kann quasi die Belegung der einzelnen Pins bzw. einzelnen Ports dynamisch anhand einer Anschlussmatrix konfiguriert werden.
  • Weiterhin vorzugsweise ist die Konfigurationseinheit eingerichtet, die Anschlussmatrix zufällig zu erzeugen. Dies hat den Vorteil, dass in einem vorbereitenden Durchgang festgelegt werden soll, welcher Eingang bzw. welcher Ausgang der Recheneinheit wie interpretiert werden soll. Somit ist es also möglich, auch die Anschlussmatrix im laufenden Betrieb, d. h. nach ihrer Iteration, zu variieren, ohne dass dies dabei für einen Angreifer vorhersehbar wäre.
  • Weiterhin vorzugsweise ist die Konfigurationseinheit eingerichtet, die Anschlussmatrix im laufenden Betrieb zu variieren. Dies hat den Vorteil, dass Eingänge und Ausgänge jeweils derart umkonfiguriert werden können, dass es für einen Angreifer nicht ersichtlich ist, wie nunmehr die Prüflogik die einzelnen ankommenden und abgehenden Signale verarbeitet. Im laufenden Betrieb bedeutet hierbei, dass bei einem ersten Generieren der Pseudozufallszahlen eine andere Belegung vorherrschen kann, wie dies bei einem zweiten Generieren von Pseudozufallszahlen der Fall ist. Somit wird also die Anschlussbelegung der Leiterschleifen an den Recheneinheiten variiert und somit auch verschlüsselt.
  • Weiterhin vorzugsweise ist die Siegelvorrichtung kontaktlos auslesbar. Dies hat den Vorteil, dass beispielsweise bekannte Techniken eines RFID-Chips Wiederverwendung finden können. So können beispielsweise die Recheneinheiten als ein Mikrocontroller eines RFID-Chips bereitgestellt werden. Das Ergebnis der Prüfeinheit kann mittels der Antenne des RFID-Chips an ein Lesegerät übermittelt werden, und somit kann ohne menschliches Zutun festgestellt werden, ob eine Manipulation der Siegelvorrichtung vorliegt.
  • Die Erfindung betrifft auch ein Verfahren zum Detektieren einer Manipulation einer Siegelvorrichtung, aufweisend ein unabhängiges Generieren deterministischer Pseudozufallszahlen in Abhängigkeit eines Startwerts durch mindestens zwei Recheneinheiten, ein Rückmelden durch mindestens eine Leiterschleife, welche mindestens eine Recheneinheit kontaktiert, mindestens eines Teils bereits erzeugter Pseudozufallszahlen als Startwert zur Generierung von Pseudozufallszahlen und ein Überprüfen, ob die mindestens zwei Recheneinheiten bei ihrem synchronen Betreiben und jeweils gleichem Startwert eine Abfolge gleicher Zufallswerte erzeugen.
  • Die Aufgabe wird ferner gelöst durch ein Computerprogrammprodukt, aufweisend Steuerbefehle, welche das vorgeschlagene Verfahren implementieren bzw. die vorgeschlagenen Verfahrensschritte ausführen, wenn sie auf einem Rechner zur Ausführung gebracht werden.
  • Hierbei ist es vorteilhaft, dass die strukturellen Merkmale der Siegelvorrichtung auch als einzelne Verfahrensschritte des Verfahrens zum Detektieren einer Manipulation einer Siegelvorrichtung umgesetzt werden können. So implizieren die strukturellen Merkmale einzelne Verfahrensschritte und können demgemäß auch als Verfahrensschritte in analoger Weise abgefasst werden. Ferner ist das Verfahren geeignet, die vorgeschlagene Siegelvorrichtung zu betreiben, und die Siegelvorrichtung ist ferner eingerichtet, das entsprechende Verfahren umzusetzen. Das Computerprogrammprodukt enthält Steuerbefehle, welche das Verfahren implementieren bzw. die Siegelvorrichtung betreiben.
  • Weitere vorteilhafte Ausgestaltungen werden nun anhand der beigefügten Figuren näher erläutert. Es zeigen:
    • 1: ein Ausführungsbeispiel einer erfindungsgemäßen Prinzipschaltung eines einfachen Interfaces zu einer Reihe von Leiterschleifen;
    • 2: ein Ausführungsbeispiel einer erfindungsgemäßen Anordnung von Leiterschleifen, welche Bestandteil eines Pseudo-Random-Generators sind;
    • 3: ein Ausführungsbeispiel einer erfindungsgemäßen Anordnung von Leiterschleifen;
    • 4: ein Ausführungsbeispiel einer erfindungsgemäßen Interface-Schaltung, durch welche es möglich wird, beide Anschlüsse zur Leiterschleife wechselweise als Signaleingang oder Signalausgang zu betreiben;
    • 5: ein Ausführungsbeispiel eines Scan-Pfads, in dem die Leiterschleifen implementiert sind;
    • 6: ein Ausführungsbeispiel eines Scan-Pfads mit Umschaltmöglichkeiten, in dem die Leiterschleifen implementiert sind;
    • 7: ein Ausführungsbeispiel eines weiteren Scan-Pfad mit Umschaltmöglichkeiten und kombinatorischer Verknüpfung, in dem die Leiterschleifen implementiert sind; und
    • 8: ein schematisches Ablaufdiagramm eines Verfahrens zum Detektieren einer Manipulation einer Siegelvorrichtung.
  • 1 zeigt eine Prinzipschaltung mit zwei Recheneinheiten und ggf. einer Mehrzahl an Leiterschleifen. Vorliegend ist eine Recheneinheit 10 gezeigt, welche eine einzelne Leiterschleife 11 aufweist. Hierbei sind durch kreisrunde Markierungen Eingänge und Ausgänge eingezeichnet. Ferner ist eine XOR-Funktion vorgesehen, welche mittels einer Schaltung bzw. einem Gatter realisiert wird. Hierzu ist auf der linken Seite ein Wertebereich eingezeichnet, der die einzelnen Eingänge bzw. Ports oder Pins betrifft. So ist der entsprechende Teil bereits erzeugter Pseudozufallszahlen in der eingetragenen Tabelle auf der rechten Seite als „Out“ eingetragen. Diese Werte können als Rückmeldungswerte derart fungieren, dass sie als neue Startwerte der Recheneinheiten dienen. Dies kann beispielsweise in Form eines linear rückgekoppelten Schieberegisters erfolgen.
  • Die Leiterschleife 11, wie sie jeweils auf der rechten Seite in der 1 eingetragen ist, dient hierbei nicht lediglich als Kommunikationspfad, sondern vielmehr kann mittels dieser Schleife ein Schloss verriegelt werden bzw. ein Container abgeschlossen. Hierzu ist die Leiterschleife als eine Schlaufe ausgeformt, die eine entsprechende Sperrfunktion ausüben kann. Wird nunmehr die Leiterschleife 11 bzw. die Leiterschleifen durchtrennt, so müsste ein Angreifer die abgetrennten Enden wieder derart mit den eingezeichneten Schnittstellen in Kontakt bringen, dass die entsprechenden Recheneinheiten wieder ursprungsgemäß verschaltet sind. Hierbei erkennt der Fachmann, dass mit der Anzahl der verwendeten Leiterschleifen und somit der verwendeten Schnittstellen die Wahrscheinlichkeit sinkt, dass einem Angreifer dieses korrekte Verschalten gelingt.
  • 2 und 3 zeigen eine exemplarische Anordnung von Leiterschleifen bezüglich der Recheneinheit. Der Chip enthält dabei zwei identische, synchron laufende Pseudo-Randomnumber-Generatoren (PRNG) in Form eines Linear Feedback Shift Registers (LFSR). Bei wenigstens einem der PRNGs werden je zwei aufeinanderfolgende Ein- und Ausgänge des LFSR über eine Leiterschleife geführt.
  • Ein Angreifer welcher diese Leiterschleifen durchtrennt, steht nun vor dem Problem, diese wieder in der richtigen Reihenfolge zu verbinden, um die Funktion des PRNGs wieder herzustellen und damit ein ungeöffnetes Siegel vortäuschen zu können. Sind die Ein- und Ausgänge des LFSR nicht richtig miteinander verbunden, so verlieren die beiden PRNGs auf dem Chip sofort ihre Synchronität, womit ein Öffnen des Siegels oder ein Angriff durch Wiederkontaktieren der einzelnen Leitungen erkannt werden kann.
  • Bei einer Anordnung von n Leiterschleifen 11 mit n Interfaceschaltungen 10 und n = 3 ergeben sich m = 1 × 3 × 5, also (2n-5) × (2n-3) × (2n-1), Kombinationsmöglichkeiten. Die Wahrscheinlichkeit eines Angreifers, die vorhandenen Leiterschleifen richtig zu kontaktieren, beträgt dabei 1/m.
    Leiterschleifen n Kombinationen m
    1 1
    2 3
    3 15
    4 105
    5 945
    6 10395
    7 135135
  • Die Kombinationsmöglichkeiten m steigen mit der Anzahl der Leiterschleifen n. Dies ist derart zu verstehen, dass eine Leiterschleife stets zwei Enden aufweist, die mit mindestens einer Recheneinheit kontaktiert werden müssen. Liegt lediglich eine Leiterschleife vor (Zeile 1), so liegen lediglich auch zwei Enden vor, falls die Leiterschleife durchtrennt wird, es dementsprechend auch nur eine Kombinationsmöglichkeit der beiden Enden gibt. Liegen hingegen bereits zwei Leiterschleifen vor, so gibt es drei Kombinationsmöglichkeiten (Zeile 2). Dies ist deshalb der Fall, da bei zwei Leiterschleifen bereits vier Eingänge vorhanden sind und ein Angreifer aus diesen vier Eingängen ein angeschlossenes, jedoch abgeschnittenes Ende einer Leiterschleife auswählt. Somit hat er noch die übrigen drei Anschlüsse zur Verfügung, an denen er das eine Ende der Leiterschleife anschließen kann. Somit entstehen eben drei Möglichkeiten. Liegen nunmehr drei Leiterschleifen vor (Zeile 3), so bestehen deshalb 15 Kombinationen, da sechs Schnittstellen der Recheneinheit vorliegen und somit für das erste Ende der Leiterschleife fünf mögliche weitere Verbindungspartner vorliegen. Somit schließt der Angreifer diese erste Leiterschleife an einer aus den fünf weiteren Möglichkeiten an und muss somit noch zwei weitere Leiterschleifen verbinden. Für die zwei weiteren Leiterschleifen bestehen wiederum drei Möglichkeiten, wie es bereits beschrieben wurde. Danach muss lediglich eine Leiterschleife verbunden werden, die jedoch nur noch eine Kombinationsmöglichkeit hat. Somit ergibt sich für drei Leiterschleifen eine Kombinationsmöglichkeit von 5 × 3 × 1. Liegen vier Leiterschleifen vor (Zeile 4), so muss eingangs für die neue vierte Leiterschleife aus sieben möglichen Schnittstellen ausgewählt werden. Dies ist deshalb der Fall, da bei vier Leiterschleifen acht Schnittstellen vorliegen, da viermal ein Eingang und viermal ein Ausgang bereitgestellt werden. Wird also hieraus ein Ende angeschlossen, bestehen sieben Möglichkeiten der Auswahl, und es wird auf die Kombinationsmöglichkeiten der drei Leiterschleifen die Sieben aufmultipliziert. Dementsprechend gibt es für fünf Leiterschleifen nochmals neun Möglichkeiten, welche ebenfalls aufmultipliziert werden.
  • Mit der Anzahl der vorhandenen Leiterschleifen erhöhen sich die Kombinationsmöglichkeiten und somit es unwahrscheinlich ist, dass ein Angreifer, der die Leiterschleifen zur Manipulation des Siegels geöffnet hat, auch tatsächlich die richtige Kombination wieder einstellt. Somit wird es ihm also nicht gelingen, die Manipulation der Leiterschleifen bzw. die Anschlüsse der ursprünglich eingestellten Leiterschleifen wieder korrekt zu verbinden, und die Kommunikationsleitungen zwischen den Recheneinheiten werden somit vertauscht. Somit ist es den Recheneinheiten auch nicht möglich, ordnungsgemäß zu operieren, da sie eben dann nicht wie vorgesehen verschaltet sind.
  • Somit verlieren die einzelnen Recheneinheiten ihre Synchronität bei der Erzeugung der Pseudozufallswerte.
  • Ein potentieller Angreifer kann möglicherweise über Messmittel (Oszilloskop) verfügen, um die Spannungspegel zwischen den einzelnen Anschlüssen 10 eines Chips zu messen und auszuspionieren. Ist eine Leiterschleife unterbrochen, so wäre bei einer einfachen Schaltung ein Ausgangssignal nur an den Ausgängen (Output) der Schaltung messbar, während ein Eingang (Input) immer gleiches Potential liefern würde. Für einen Angreifer wären also zumindest die Ausgänge von Eingängen der Schaltung unterscheidbar, was dem Angreifer jedoch einen Vorteil bringt, da damit bereits einige Kombinationsmöglichkeiten in der Verbindung der Drähte ausgeschlossen werden können. Mit der in 4 dargestellten, erfindungsgemäßen Anordnung kann dies wirkungsvoll verhindert werden, da hier von beiden Seiten der Leiterschleife aktiv ein Signal (0' oder ‚1‘ Pegel) eingespeist werden kann. Hierzu werden Buffer (Speicher) eingesetzt, welche im inaktiven Zustand einen hochohmigen Zustand (Tri-State) einnehmen können. Die beiden Buffer einer solchen Interfaceschaltung 10 werden erfindungsgemäß abwechselnd aktiviert um ein ‚0‘ oder ‚1‘ Signal in die Leiterschleife einzuspeisen, wobei der jeweils andere Buffer einen hochohmigen Zustand (Z-State) einnimmt. Der Wechsel zwischen den beiden „Richtungen“ erfolgt idealerweise nach einem zufälligen Muster und kann, wie abgebildet, aus dem LFSR gesteuert werden. Hierzu wird zweckmäßigerweise ein Ausgang Q des zweiten, synchron laufenden LFSR verwendet, da ein Angriff (z.B. Durchtrennen der Leiterschleifen) auf die Zufallszahlenfolge im zweiten LFSR keinen Einfluss hat. Zweckmäßig ist es auch, unterschiedliche Ausgänge Q des zweiten LFSR für die Umschaltung der I/O-Funktion der vorhandenen Leiterschleifen zu verwenden, so dass die Stromflussrichtung in unterschiedlichen Leiterschleifen unabhängig voneinander umgeschaltet wird. Als Beispiel ist eine der beiden möglichen Richtungen des Stromflusses in 4 durch dargestellte Leitungen (Pfeile in Stromflussrichtung) dargestellt.
  • Um Angriff weiterhin zu erschweren ist es erfindungsgemäß vorgesehen, die beiden synchron laufenden PRNGs bei jedem Start mit zufällig erzeugten Startwerten (Seed) zu laden. Auf diese Weise ist sichergestellt, dass ein Angreifer bei jeder Messung auf den Leiterschleifen ein anderes zeitliches Muster der Spannungspulse erkennen wird.
  • Eine weitere erfindungsgemäße Anordnung ist in 5 schematisch dargestellt. Hierbei werden die Sensoren in einer oder mehreren Scanketten derart angeordnet, dass ein Vertauschen zu einer anderen Auslesesequenz führt. Das Anlegen einer Sequenz kann bestimmungsgemäß seriell wie bei einem Scantest (Scan enable ist aktiv) erfolgen, parallel (Scan enable nicht aktiv) als feste/ flexible Sequenz (6) gebildet werden, oder mit kombinatorischer Verknüpfung (XOR, OR, AND) zwischen den Scan-Registern (7) ausgestattet sein. Eine Auswertelogik ist dann in der Lage diese spezielle Sequenz zu ermitteln und auszugeben oder als Vergleichssignal bereit zu stellen.
  • Als Variante bei dieser Anordnung ist es ebenfalls möglich, dass die Sequenz und deren Ergebnis erst beim Einsatz in der Programmierung bestimmt werden können und dementsprechend das Ergebnis schwerer vorhersagbar ist.
  • Eine kombinatorische Verknüpfung von einzelnen Scanketten macht den Angriff an dieser Stelle noch schwieriger.
  • 8 zeigt ein schematisches Ablaufdiagramm eines Verfahrens zum Detektieren einer Manipulation einer Siegelvorrichtung, aufweisend ein unabhängiges Generieren 100 deterministischer Pseudozufallszahlen in Abhängigkeit eines Startwerts durch mindestens zwei Recheneinheiten, ein Rückmelden 101 durch mindestens eine Leiterschleife, welche mindestens eine Recheneinheit kontaktiert, mindestens eines Teils bereits erzeugter Pseudozufallszahlen als Startwert zur Generierung von Pseudozufallszahlen, und ein Überprüfen 102, ob die mindestens zwei Recheneinheiten bei ihrem synchronen Betreiben und jeweils gleichem Startwert eine Abfolge gleicher Zufallswerte erzeugen. Hierbei werden die Verfahrensschritte 100 und 101 insbesondere kontinuierlich ausgeführt, und anhand der bereitgestellten Leiterschleifen werden die Pseudozufallszahlen erzeugt. Nach jeder Iteration dieses Berechnens werden die erzeugen Pseudozufallszahlen in dem darauffolgenden Verfahrensschritt 102 überprüft.
  • Die vorbeschriebenen Verfahrensschritte sind insbesondere iterativ und werden teils von unterschiedlichen Recheneinheiten durchlaufen werden. Ein Siegel weist insbesondere mehrere Leiterschleifen auf. Zur Erkennung einer Manipulation des Siegels durch Auftrennen der Leiterschleifen werden die Anschlüsse der Leiterschleifen vorzugsweise mit einem Pseudo-Random-Number-Generator in Verbindung mit einem Linear Feedback Shift Register (Lineares Schieberegister) geschaltet. Eine Manipulation, beispielsweise ein Durchtrennen und ggf. ein anschließendes falsches Verbinden, liegt dann insbesondere vor, wenn zu bzw. von den Leiterschleifen das Signal keine Synchronität mehr aufweist. Zusätzlich kann eine Schaltung zur definierten Stromflussrichtung vorgesehen werden, wonach die Synchronität weiter stark beeinflusst werden kann und eine bessere Auswertung möglich ist. Bezüglich der Erzeugung der Pseudozufallszahlen sei angemerkt, dass die Konfiguration der Leiterschleifen mit einer Anschlussmatrix zufällig erfolgen kann. Bei der Anordnung werden Leiterschleifen zufällig mit den Registern des Schieberegisters verbunden. Es wechseln mit jedem Konfigurationslauf nicht nur Eingänge und Ausgänge, sondern auch die Stelle im Schieberegister, auf die die jeweilige Leiterschleife aufgeschaltet ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102015005556 A1 [0002]
    • EP 3009967 A1 [0003]

Claims (13)

  1. Verfahren zum Detektieren einer Manipulation einer Siegelvorrichtung (1) mit folgenden Schritten: - unabhängiges Generieren (100) deterministischer Pseudozufallszahlen in Abhängigkeit eines Startwerts durch jeweils mindestens zwei Recheneinheiten (10); - Rückmelden (101) zumindest eines Teils bereits erzeugter Pseudozufallszahlen als Startwert zur Generierung von Pseudozufallszahlen über mindestens eine Leiterschleife (11), welche mit mindestens einer der Recheneinheiten (10) verbunden ist; und - Überprüfen (102), ob die mindestens zwei Recheneinheiten (10) bei ihrem synchronen Betreiben und jeweils gleichem Startwert eine Abfolge gleicher Pseudozufallszahlen erzeugen.
  2. Verfahren nach Anspruch 1, wobei mindestens ein Fehlerwert gesetzt wird, falls die erzeugten Pseudozufallszahlen ungleich sind.
  3. Verfahren nach Anspruch 1 oder 2, wobei in die zumindest eine Leiterschleife (11) ein Richtungssignal eingespeist wird.
  4. Verfahren nach Anspruch 3, wobei das Richtungssignal anhand eines Einspeisemusters variiert wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Anschlussmatrix der Siegelvorrichtung (1), welche beschreibt, an welchem Pin die jeweilige Leiterschleife (11) aufgeschaltet ist, im laufenden Betrieb variiert wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Anschlussmatrix der Siegelvorrichtung (1), welche beschreibt, an welchem Pin die jeweilige Leiterschleife (11) aufgeschaltet ist, zufällig erzeugt wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Verbinden von Registern der Recheneinheiten (10) mit Enden der Leiterschleife (11) durch eine Konfigurationseinheit konfiguriert wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Siegelvorrichtung (1) kontaktlos ausgelesen wird.
  9. Siegelvorrichtung (1) mit einer Prüflogik zur Detektion einer Manipulation, mit: - mindestens zwei Recheneinheiten (10), welche jeweils eingerichtet sind in Abhängigkeit eines Startwerts deterministische Pseudozufallszahlen zu generieren (100), gekennzeichnet durch - mindestens einer Leiterschleife (11), welche an zumindest eine der Recheneinheiten (10) angebunden ist, wobei die Generierung der Pseudozufallszahlen eine Rückmeldung (101) mindestens eines Teils bereits erzeugter Pseudozufallszahlen als Startwert berücksichtigt; und - eine Prüfeinheit, welche eingerichtet ist zum Überprüfen (102), ob die mindestens zwei Recheneinheiten (10) bei ihrem synchronen Betreiben und jeweils gleichem Startwert eine Abfolge gleicher Pseudozufallszahlen erzeugen.
  10. Siegelvorrichtung (1) nach Anspruch 9, wobei die Recheneinheiten (10) jeweils als ein linear rückgekoppeltes Schieberegister ausgebildet sind.
  11. Siegelvorrichtung (1) nach Anspruch 9 oder 10, wobei die Leiterschleife (11) mit einem Eingang und einem Ausgang von mindestens einer der Recheneinheiten (10) verbunden ist.
  12. Siegelvorrichtung (1) nach einem der Ansprüche 9 bis 11, wobei die Ausgänge der Recheneinheiten (10) mittels einer logischen Operation zum Zweck der Überprüfung logisch verknüpft sind.
  13. Siegelvorrichtung (1) nach einem der Ansprüche 9 bis 12, wobei eine Konfigurationseinheit vorgesehen ist, welche eingerichtet ist, ein Verbinden von Registern der Recheneinheiten (10) mit den Enden der Leiterschleife (11) zu konfigurieren.
DE102020000302.8A 2020-01-17 2020-01-17 Siegelvorrichtung mit Prüflogik Withdrawn DE102020000302A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102020000302.8A DE102020000302A1 (de) 2020-01-17 2020-01-17 Siegelvorrichtung mit Prüflogik
PCT/EP2021/025018 WO2021144149A1 (de) 2020-01-17 2021-01-18 Siegelvorrichtung mit prüflogik

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020000302.8A DE102020000302A1 (de) 2020-01-17 2020-01-17 Siegelvorrichtung mit Prüflogik

Publications (1)

Publication Number Publication Date
DE102020000302A1 true DE102020000302A1 (de) 2021-07-22

Family

ID=74215877

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020000302.8A Withdrawn DE102020000302A1 (de) 2020-01-17 2020-01-17 Siegelvorrichtung mit Prüflogik

Country Status (2)

Country Link
DE (1) DE102020000302A1 (de)
WO (1) WO2021144149A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3009967A1 (de) 2014-10-19 2016-04-20 Thin Film Electronics ASA Nfc-/rfid-mechanismus mit mehreren gültigen zuständen zur erkennung eines offenen behälters
DE102015005556A1 (de) 2015-04-29 2016-11-03 Giesecke & Devrient Gmbh Siegel und Verfahren zum Prüfen eines Guts auf Manipulation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101299602B1 (ko) * 2007-03-27 2013-08-26 삼성전자주식회사 리버스 엔지니어링을 보호하는 집적회로
US8689357B2 (en) * 2012-05-19 2014-04-01 Freescale Semiconductor, Inc. Tamper detector for secure module
US9323957B2 (en) * 2013-03-01 2016-04-26 Marvell World Trade Ltd. Anti-tamper system based on dual random bits generators for integrated circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3009967A1 (de) 2014-10-19 2016-04-20 Thin Film Electronics ASA Nfc-/rfid-mechanismus mit mehreren gültigen zuständen zur erkennung eines offenen behälters
DE102015005556A1 (de) 2015-04-29 2016-11-03 Giesecke & Devrient Gmbh Siegel und Verfahren zum Prüfen eines Guts auf Manipulation

Also Published As

Publication number Publication date
WO2021144149A1 (de) 2021-07-22

Similar Documents

Publication Publication Date Title
EP1334416B1 (de) Schaltungsanordnung und verfahren zum detektieren eines unerwünschten angriffs auf eine integrierte schaltung
DE102006001873B4 (de) Vorrichtung und Verfahren zum Überprüfen einer Fehlererkennungsfunktionalität einer Speicherschaltung
DE3009945A1 (de) Integrierter, logischer schaltkreis mit funktionspruefung
DE2515297A1 (de) Pruefsystem fuer logische netzwerke mit simulatororientiertem fehlerpruefgenerator
DE102006001872A1 (de) Vorrichtung und Verfahren zum Überprüfen einer Fehlererkennungsfunktionalität einer Datenverarbeitungseinrichtung
EP2940924A1 (de) PUF basierende Ableitung eines gerätespezifischen Wertes
DE102015110144B4 (de) Chip und Verfahren zum Testen einer Verarbeitungskomponente eines Chips
DE102009025412B4 (de) Integrierte Schaltung und Verfahren zum Schützen eines Schaltungsteils einer integrierten Schaltung, der geschützt werden soll und Computerprogrammprodukt zur Ausführung des Verfahrens
DE102013204274A1 (de) Verfahren zum Erkennen einer Korrelation
EP1246033A1 (de) Verfahren zur Überwachung konsistenter Speicherinhalte in redundanten Systemen
DE60213878T2 (de) Digitales elektronisches bauelement, das gegen elektrische und elektromagnetische analysen geschützt ist
DE60208062T2 (de) Digitales system und entsprechendes verfahren zur fehlererkennung
DE102020000302A1 (de) Siegelvorrichtung mit Prüflogik
DE102005042790B4 (de) Integrierte Schaltungsanordnung und Verfahren zum Betrieb einer solchen
DE102015102363A1 (de) Anordnung und verfahren zum überprüfen der entropie einer zufallszahlenfolge
WO2003043022A2 (de) Speichertest
DE102007053295B4 (de) Schaltungsanordnung und Verfahren zur Funktionsüberprüfung einer Logikschaltung in einer Schaltungsanordnung
EP2405317B1 (de) Verfahren zur sicheren Parametrierung eines Sicherheitsgeräts
EP1495542B1 (de) Schaltungsanordnung und verfahren zur erzeugung eines dual-rail-signals
DE102021121328A1 (de) System und Verfahren zur Steuerung einer Logikschaltung mit nicht-deterministischer Taktflankenvariation
DE3422287A1 (de) Pruefanordnung fuer digitalschaltungen
EP1676141B1 (de) Auswerteschaltung und verfahren zum feststellen und/oder zum lokalisieren fehlerhafter datenworte in einem datenstrom
DE102020000303A1 (de) Schaltungsanordnung eines elektronischen Siegels
DE3824934A1 (de) Chip in integrierter schaltungstechnik und verfahren und einrichtung zu dessen pruefung
DE10102349C1 (de) Verfahren und Schaltungsanordnung zur Kennzeichnung einer Betriebseigenschaft einer integrierten Schaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee