WO2021144149A1 - Siegelvorrichtung mit prüflogik - Google Patents

Siegelvorrichtung mit prüflogik Download PDF

Info

Publication number
WO2021144149A1
WO2021144149A1 PCT/EP2021/025018 EP2021025018W WO2021144149A1 WO 2021144149 A1 WO2021144149 A1 WO 2021144149A1 EP 2021025018 W EP2021025018 W EP 2021025018W WO 2021144149 A1 WO2021144149 A1 WO 2021144149A1
Authority
WO
WIPO (PCT)
Prior art keywords
pseudo
random numbers
sealing device
conductor loop
computing units
Prior art date
Application number
PCT/EP2021/025018
Other languages
English (en)
French (fr)
Inventor
Klaus Finkenzeller
Stephan RASCH
Hans-Jürgen ROTH
Jens Grosse
Rüdiger MALSCH
Original Assignee
Giesecke+Devrient Currency Technology Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giesecke+Devrient Currency Technology Gmbh filed Critical Giesecke+Devrient Currency Technology Gmbh
Publication of WO2021144149A1 publication Critical patent/WO2021144149A1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/004—Countermeasures against attacks on cryptographic mechanisms for fault attacks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/26—Testing cryptographic entity, e.g. testing integrity of encryption key or encryption algorithm

Definitions

  • the present invention is directed to a sealing device which allows, for example, a container with elongated conductor loops to be sealed in such a way that when the conductor loops are severed, the manipulation is detected with a high degree of probability.
  • the present invention is also directed to a corresponding method for detecting manipulation of a sealing device and to a computer program product with control commands which implement the proposed method.
  • DE 102015005556 A1 describes the use of a large number of conductor loops which can also be controlled with complex signals, but does not describe how such complex signals can be generated and which signals are particularly suitable.
  • EP 3009967 A1 shows an RFID arrangement, a so-called shift function or an XOR function being used.
  • the disclosure he follows in the context of a sealing unit which, for example, closes a container.
  • the ISO / IEC 29167-19 standard describes specifications, inter alia. for communication with a so-called RFID terminal.
  • RFID stands for Radio Frequency Identification.
  • the first Secure-UHF chips are already available, which have a sensor interface which, among other things, also serves to be able to determine the status of an electronic seal.
  • the information about the status of the sensor during tag authentication is transmitted in encrypted form with the cryptographic response (according to ISO / IEC 29167-19).
  • a disadvantage of the known seals is that here only the status of the circuit formed by the filament is determined, with a distinction only being made between the statuses open / closed. Since the determined state is stored in a tamper bit, which can also be read out unencrypted contactlessly, it is easy for an attacker to electrically connect a severed filament (steel cable) and thus to pretend a closed seal to a reader. For this purpose, only a single electrically conductive connection between the two separated sections of the filament is necessary.
  • a disadvantage of the chips according to the prior art is that the simple resistance measurement that is carried out is measured against ground. If several conductor loops were used here, they would all be measured against ground.
  • a seal V orrich tung with a check logic for the detection propose which is to be structured such that manipulation attempts can be recognized secure the seal, in particular to the conductor loops of tampering. It should be possible to check the manipulation in an automated manner and with little technical effort. Avoiding technical effort here means that a visual control of an employee is not necessary. It is also an object of the present invention to propose a corresponding method for detecting manipulation and a computer program product with control commands which implement the proposed method.
  • a sealing device with a test logic for detecting manipulation having at least two arithmetic units. units which are each set up to generate de terministic pseudo-random numbers as a function of a start value, with at least one conductor loop being provided which contacts at least one computing unit in such a way that the generation of the pseudo-random numbers takes into account feedback from at least a portion of already generated pseudo-random numbers as a start value, and a checking unit is provided which is set up to check whether the at least two arithmetic and logic units generate a sequence of identical pseudo-random numbers when they are operated synchronously and with the same starting value.
  • the sealing device according to the proposed invention can, for example, have an RFID chip which enables corresponding results of the manipulation detection to be read out wirelessly.
  • the sealing device can have an induction coil, which makes it possible to provide a power supply by means of induction from a reading device.
  • the sealing device comprises at least two computing units which implement a corresponding test logic, which can be used to determine whether the seal has been tampered with.
  • the test logic can be implemented in terms of software, but can also preferably be provided in terms of hardware in such a way that a physical circuit is present.
  • a pseudo-random number is understood in particular to be a sequence of numbers which, although it looks random, is not because it is calculated by a deterministic algorithm. Each time the random number calculation is started with the same starting value, the so-called seed, the same pseudo-random number sequence is generated. Pseu do-random is in particular what appears to be random, in reality However, it is predictable. In this sense, pseudo-random number generators, such as cryptographically secure random number generators, regularly generate pseudo-random numbers.
  • a manipulation of a seal generally involves any physical action on the seal in such a way that it is destroyed or damaged.
  • Seals typically have at least one unit which physically block a closure of a container or generally a door in such a way that no access is possible. While seals are generally destructible, it may be in the interest of an attacker to be able to hide the corresponding manipulation of the seal.
  • the manipulation can be determined by means of a test logic and thus no optical traces on the seal have to be checked.
  • the present invention can be implemented in such a way that the test logic is hidden from an attacker in such a way that he cannot determine, even with technical aids, how the manipulation is now to be concealed.
  • the disadvantage of known methods is eliminated that often only physical components have to be exchanged or repaired and no manipulation would be recognizable afterwards.
  • the different arithmetic units carry out deterministic arithmetic steps separately from one another and thus the same output value can always be expected if the individual arithmetic units are functioning properly.
  • at least one arithmetic unit or a data line, which is present as a conductor loop, is manipulated, at least one arithmetic unit is no longer possible to execute the intended control commands or the control commands can no longer be executed with the expected input values.
  • At least two computing units are provided, which can be present, for example, as a chip or as a microcontroller. These two processing units are now set up to calculate deterministic pseudo-random numbers, whereby they are provided with a uniform starting value. It is particularly advantageous here that a corresponding algorithm is stored, which is processed in such a way that an output value to be expected, that is to say a pseudo-random number, is generated on the basis of a specific start value.
  • the corresponding circuits or arithmetic units are designed in such a way that a calculation of a first random number is the calculation of a influenced by another random number. For this purpose, it can be provided that at least part of a calculated pseudo-random number is returned to the respective computing unit and is used when the next random number is generated again. In this case, a data line can be provided which brings about the corresponding feedback.
  • At least one conductor loop is preferably provided as the data line, which is also designed in such a way that it provides a blocking unit for the sealing device.
  • the conductor loop is preferably designed to be elongated and can thus bring about the desired sealing effect in a manner similar to a loop or a cord.
  • the conductor loop can form a loop through which a further elongated area of the conductor loop is passed and thus a loop is formed. Using this loop, a locking function of a lock can be established.
  • the conductor loop alone or in conjunction with a further elongated locking unit, fulfills the locking function of the seal as well as the function of a data line. If such a conductor loop is severed and the seal is broken as a result, the data line of the sealing device no longer functions either. As a result, it is no longer possible for the individual processing units to generate a deterministic pseudo-random number in the desired manner, since the feedback loop is omitted here. Since a discrepancy between a calculation result of a first arithmetic unit and that of a second arithmetic unit is recognized, it is also possible to infer that the conductor loop has been severed. In this way, error information can be output or saved.
  • An example for the feedback of at least a part of already generated pseudo-random numbers to generate new pseudo-random numbers is a linear feedback shift register, which can have various states, which are stored in a register with 4 bits, for example. In this way, 15 states can be stored in a 4-bit register, since the allocation of the register with 0000 is typically excluded. This is the case because a so-called XOR function could be used and when comparing parts of a register which only have the assignment 0, the shift register would always remain in the same state.
  • the generated pseudo-random numbers can be logged for each processing unit, and since all processing units implement the same logic for generating pseudo-random numbers, the same output sequence can always be expected. So if the generated pseudo-random numbers are always compared with a synchronous operator of the arithmetic unit, a deviation can be determined. This deviation indicates either that a processing unit has been manipulated or a communication line in the form of a conductor loop.
  • further logical operations are possible that compare the output sequences and set an error bit if individual values do not match.
  • the sequence generated thus also allows a conclusion to be drawn as to whether a manipulation has taken place. In particular, this is the point in time at which the generated pseudo-random numbers differ for the first time.
  • the conductor loops are arranged with respect to one or more arithmetic units in such a way that they either accomplish a feedback from a first arithmetic unit in this first arithmetic unit, or alternatively or additively further conductor loops are provided which have an output of a first arithmetic unit with the input of a connect another computing unit. It is therefore possible to arrange the conductor loops in such a way that they send feedback to the same processing unit, or else to connect two processing units in series.
  • a computing unit generates a deterministic pseudo-random number, and feedback is sent to the same computing unit or to another computing unit in such a way that part of the generated pseudo-random number is used in the generation of the further pseudo-random number.
  • pseudo-random numbers can, in particular, only be generated correctly if the associated start value is also known. If such a conductor loop is now interrupted, a computing unit can no longer deterministically generate the expected pseudo-random number.
  • the pseudo-random number to be expected is the pseudo-random number that is generated by other computing units that are aware of the previous random numbers.
  • a computing unit it is also possible here for a computing unit to be arranged separately in such a way that it does not have a conductor loop, but merely receives feedback by means of an internal communication link. What is achieved here is that this separate processing unit cannot suffer from manipulation of the conductor loops and thus this separate processing unit always supplies the correct value of the generated pseudo-random numbers. Thus, the result of this separate arithmetic unit can serve as a reference value, which must always match the results of those arithmetic units that have such a conductor loop. It is also possible to simply store the expected values in advance and to compare the stored values with the dynamically generated pseudo-random numbers.
  • a checking unit is also provided which compares the sequence of the generated pseudo-random numbers and detects an error if the sequence of numbers deviates.
  • This test unit can be used, for example, as a lo- gic circuit be implemented, but can also be at least partially set up in software. For example, a corresponding register can be kept which initially provides a start value. The further starting values of the computing units then result from the previously calculated pseudo-random numbers.
  • a communication device is advantageous, with the aid of which the result of the test device can be read out. Such a communication device can, for example, be present in the context of an RFID chip.
  • the computing units are preferably each in the form of a linear feedback shift register. This has the advantage that pseudo-random numbers can be generated, with application-specific probabilities being able to be varied.
  • the probabilities relate to possible connection possibilities of conductor loops with regard to the individual computing units, whereby a security level of the proposed sealing device can be set. If the individual conductor loops are severed, an attacker would have to reconnect them to the computing unit or computing units in such a way that the originally set assignment of conductor loops to computing units results. Only in this way would it be possible for the computation units to deliver the same results again as were to be expected at the beginning, since the computation units work as a function of feedback channels, which in turn are produced by the conductor loops.
  • a shift register can be used to provide a test logic that allows pseudo-random numbers to be generated, with the exact connection of the computing units using the conductor loops also being necessary in order to obtain a deterministic result.
  • the checking unit is preferably set up to set at least one error value, in particular an error bit. This has the advantage that the proper functioning of the individual computing units can be determined using simple technical means. It is advantageous here to read out the sealing device by means of a communication interface and also to read out the value of an error bit, preferably in encrypted form. It is also possible for the sealing device to automatically output a radio signal as soon as the generated pseudo-random numbers are not synchronized.
  • the one conductor loop in each case preferably makes contact with at least one computing unit by means of an input and an output.
  • This has the advantage that contact can be made both with one arithmetic unit with an input and one output, as well as two arithmetic units, which are thereby connected in series. It is possible here for several conductor loops to be provided for each computing unit, the number of feedback messages being taken into account through the conductor loop increasing the security of the sealing device as a whole.
  • further logical operations can be provided that take feedback from at least one conductor loop into account.
  • one input and one output are preferably designed to be separable.
  • This has the advantage that the conductor loops implement a directed communication and thus only those conductor loops are taken into account in the event of a subsequent connection that actually lead from an output to an input. Since a conductor loop is typically elongated, as this also supports a locking function of the seal, each conductor loop has exactly two End up.
  • a directional communication link can thus be provided, a first end of a conductor loop being attached to an output of a computing unit and a second end being attached to an input of a computing unit. This attachment is referred to as a contact, since two conductive contacts or interfaces are implemented on the computing units by means of the conductor loops.
  • the sealing device is preferably set up in such a way that a directional signal is to be fed into each conductor loop.
  • a directional signal is to be fed into each conductor loop.
  • an output of a computing unit, to which no conductor loop is connected is preferably set up to feed a directional signal into the conductor loop.
  • This has the advantage that a change between directions can take place in such a way that an output of a computing unit can be used for this purpose, which can generate pseudo-random numbers independently of a cutting of a conductor loop.
  • This in turn increases the level of security, since a processing unit to which no conductor loop is connected, for example because feedback in the processing unit takes place internally, always generates the expected pseudo-random numbers and can thus be used as a reference with regard to the correctness of the generated pseudo-random numbers.
  • a direction signal can preferably be varied on the basis of a feed pattern.
  • This has the advantage that the directional pattern generated for the individual conductor loops is not static and can therefore be read out can, but that this is varied in an opaque manner for an attacker in such a way that inputs and outputs are swapped alternately.
  • This prevents an attacker from reading out by means of a technical device at the respective interfaces whether these are inputs or outputs and can thus draw a conclusion as to how the conductor loops are to be connected.
  • such a measurement can take place, but this is pointless for further iterations, since the direction read out is no longer available in further iterations of the generation of pseudo-random numbers.
  • the input and the output of a computing unit can preferably be inverted independently of the input and the output of a further computing unit.
  • a direction of a first conductor loop can be inverted, while the direction of a second conductor loop remains the same.
  • the corresponding pattern thus hides the respective assignment of the inputs or outputs.
  • conductor loops are preferably provided, each of which is arranged in such a way that it makes contact with a computing unit.
  • This has the advantage that the feedback can also take place in such a way that, for example, individual bits can be fed back through different conductor loops.
  • Lerner also complicates the increasing number of conductor loops that contact the processing unit, the connection of separated conductor loops, and this in turn increases safety.
  • computing units are preferably provided, which are connected in series. This has the advantage that an output of a first computing unit is connected to an input of a further computing unit and thus the possible combination of interfaces is again increased. The computing units thus work together in such a way that they each take into account feedback from a further computing unit when generating the pseudo-random numbers.
  • computing units are preferably provided, which are connected in series. This has the advantage that these arithmetic units each take into account at least part of a generated pseudo-random number of a further arithmetic unit as the starting value in such a way that they produce the generation in their interaction. This means that it can be recognized immediately that at least one conductor loop has not been properly connected and that there has been manipulation.
  • the outputs of the multiple computing units are logically linked by means of a logical operation for their checking.
  • This has the advantage that for this purpose it can be checked in a simple technical manner whether the individual generated pseudo-random numbers are actually the same and thus only one bit needs to be set if they differ from one another.
  • the test unit can use a circuit to determine whether the arithmetic units are always synchronized. In this way, a manipulation of the sealing device can in turn be detected.
  • a configuration unit is preferably provided which is set up to connect registers of the computing units to the Configure the ends of the conductor loop.
  • the computing units can take into account input values in certain registers.
  • the ends of the conductor loops supply output values or input values, which can then be interpreted accordingly in such a way that the transmitted information is stored in a special register. If, for example, a generated comparison value is inserted into the register in the case of a shift register, it can be configured by means of which data line, that is to say which conductor loop, this information is received.
  • connection matrix is preferably provided which describes the port to which the respective conductor loop is connected.
  • a port can generally also be a pin.
  • a port is generally used to denote an interface that specifies how the incoming or outgoing signal of a conductor loop is interpreted.
  • the connection matrix thus defines, for example with regard to individual interfaces, whether this is an input or an output. This means that the connection matrix can vary the inputs and outputs in such a way that no physical reconnection is necessary. In this way, the assignment of the individual pins or individual ports can be configured dynamically using a connection matrix.
  • the configuration unit is preferably set up to generate the connection matrix at random. This has the advantage that it should be determined in a preparatory passage which input or which output of the computing unit is to be interpreted and how. It is thus also possible to vary the connection matrix during operation, ie after its iteration, without an attacker being able to see this beforehand. Furthermore, the configuration unit is preferably set up to vary the connection matrix during operation. This has the advantage that inputs and outputs can each be reconfigured in such a way that an attacker cannot see how the test logic is now processing the individual incoming and outgoing signals. During operation, this means that when the pseudo-random numbers are generated for the first time, a different occupancy can prevail, as is the case with a second generation of pseudo-random numbers. In this way, the connection of the conductor loops to the computing units is varied and thus also encrypted.
  • the sealing device can preferably be read out in a contactless manner.
  • the computing units can be provided as a microcontroller of an RFID chip. The result of the test unit can be transmitted to a reading device by means of the antenna of the RFID chip, and thus it can be determined without human intervention whether the sealing device has been tampered with.
  • the invention also relates to a method for detecting a manipulation of a sealing device, having an independent generation of deterministic pseudo-random numbers as a function of a starting value by at least two processing units, feedback through at least one conductor loop which contacts at least one processing unit, at least a portion of already generated pseudo-random numbers as Starting value for generating pseudo-random numbers and checking whether the at least two arithmetic and logic units generate a sequence of identical random values when they are operated synchronously and each have the same start value.
  • the object is also achieved by a computer program product having control commands which implement the proposed method or execute the proposed method steps when they are executed on a computer.
  • the structural features of the sealing device can also be implemented as individual method steps of the method for detecting a manipulation of a sealing device.
  • the structural features thus imply individual process steps and can accordingly also be formulated as process steps in an analogous manner.
  • the method is suitable for operating the proposed sealing device, and the sealing device is also set up to implement the corresponding method.
  • the computer program product contains control commands which implement the method or operate the sealing device.
  • Fig. 1 an embodiment of a basic circuit according to the invention device of a simple interface to a series of conductor loops; 2 shows an exemplary embodiment of an arrangement according to the invention of conductor loops which are part of a pseudo-random generator;
  • 3 an embodiment of an arrangement of conductor loops according to the invention
  • 4 shows an embodiment of an interface circuit according to the invention, through which it is possible to operate both connections to the conductor loop alternately as a signal input or signal output;
  • Fig. 7 an embodiment of a further scan path with switching options and combinatorial linkage, in which the Lei terschleifen are implemented.
  • the conductor loop 11 serves not only as a communication path, but rather rather, a lock can be locked or a container can be locked by means of this loop.
  • the conductor loop is shaped as a loop that can perform a corresponding blocking function. If the conductor loop 11 or the conductor loops are now severed, an attacker would have to bring the severed ends back into contact with the interfaces shown in such a way that the corresponding arithmetic units are interconnected again as they were originally. The person skilled in the art recognizes that the number of conductor loops used and thus the number of interfaces used decreases the probability that an attacker will succeed in this correct connection.
  • the chip contains two identical, synchronously running pseudo random number generators (PRNG) in the form of a linear feedback shift register (LFSR). With at least one of the PRNGs, two consecutive inputs and outputs of the LFSR are routed via a conductor loop.
  • PRNG pseudo random number generator
  • LFSR linear feedback shift register
  • a potential attacker may have measuring equipment (oscilloscope) to measure and spy on the voltage level between the individual connections 10 of a chip. If a conductor loop is interrupted, with a simple circuit an output signal would only be measurable at the outputs of the circuit, while an input would always deliver the same potential. For an attacker, at least the outputs of the inputs of the circuit would be distinguishable, which, however, has an advantage for the attacker, since some possible combinations in the connection of the wires can be excluded. This can be effectively prevented with the arrangement according to the invention shown in FIG. 4, since here a signal (0 'or ⁇ level) can be actively fed in from the sides of the conductor loop.
  • buffers memory
  • the two buffers of such an interface circuit 10 are activated alternately according to the invention in order to feed an 'O' or ⁇ signal into the conductor loop, the other buffer in each case assuming a high-resistance state (Z state).
  • the change between the two "directions” ideally takes place according to a random pattern and, as shown, can be controlled from the LFSR.
  • an output Q of the second, synchronously running LFSR is expediently used, since an attack (e.g. by separating the conductor loops ) has no influence on the random number sequence in the second LFSR.
  • the invention provides for the two synchronously running PRNGs to be loaded with randomly generated seed values at each start. This ensures that an attacker will recognize a different temporal pattern of the voltage pulses with each measurement on the conductor loops.
  • FIG. 6 Another arrangement according to the invention is shown schematically in FIG.
  • the sensors are arranged in one or more scan chains in such a way that an interchange leads to a different readout sequence.
  • the creation of a sequence can be carried out serially as with a scan test (scan enable is active), parallel (scan enable not active) as a fixed / flexible sequence (FIG. 6), or with a combinatorial link (XOR, OR, AND) between the scan registers ( Figure 7) be equipped.
  • An evaluation logic is then able to determine this special sequence and output it or make it available as a comparison signal.
  • FIG. 8 shows a schematic flowchart of a method for detecting a manipulation of a sealing device, having an independent generation of 100 deterministic pseudo-random numbers as a function of a starting value by at least two computing units, feedback 101 by at least one conductor loop which contacts at least one computing unit, at least a portion of already generated pseudo-random numbers as a starting value for generating pseudo-random numbers, and checking 102 whether the at least two arithmetic units generate a sequence of identical random values when operated synchronously and with the same starting value.
  • the method steps 100 and 101 are carried out continuously, in particular, and the pseudo-random numbers are generated on the basis of the conductor loops provided. After each iteration of this calculation, the generated pseudo-random numbers are checked in the subsequent process step 102.
  • a seal has several conductor loops.
  • the connections of the conductor loops are preferably switched with a pseudo-random number generator in connection with a linear feedback shift register (linear shift register).
  • a manipulation for example a severing and, if applicable, a subsequent incorrect connection, occurs in particular when the signal to or from the conductor loops is no longer synchronized.
  • a circuit for the defined direction of current flow can be provided, after which the synchronicity can be further strongly influenced and a better evaluation is possible.
  • the configuration of the conductor loops with a connection matrix is random can.
  • conductor loops are randomly connected to the registers of the shift register. With each configuration run, not only do the inputs and outputs change, but also the position in the shift register to which the respective conductor loop is connected.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Die vorliegende Erfindung ist gerichtet auf eine Siegelvorrichtung, welche es erlaubt, dass beispielsweise ein Behältnis mit länglich ausgeformten Leiterschleifen derart versiegelt wird, dass bei einem Durchtrennen der Leiterschleifen die Manipulation erkannt werden kann.

Description

Siegelvorrichtung mit Prüflogik Die vorliegende Erfindung ist gerichtet auf eine Siegelvorrichtung, welche es erlaubt, dass beispielsweise ein Behältnis mit länglich ausgeformten Leiter schleifen derart versiegelt wird, dass bei einem Durchtrennen der Leiter schleifen mit hoher Wahrscheinlichkeit die Manipulation erkannt wird. Die vorliegende Erfindung ist ferner gerichtet auf ein entsprechendes Verfahren zum Detektieren einer Manipulation einer Siegelvorrichtung sowie auf ein Computerprogrammprodukt mit Steuerbefehlen, welche das vorgeschlagene Verfahren implementieren.
DE 102015005556 Al beschreibt die Verwendung einer Vielzahl von Leiter- schleifen, welche auch mit komplexen Signalen ansteuerbar sind, beschreibt aber nicht, wie solche komplexe Signale erzeugt werden können und welche Signale besonders geeignet sind.
EP 3009967 Al zeigt eine RFID- Anordnung, wobei eine sogenannt Shift- Funktion bzw. eine XOR-Funktion Anwendung findet. Die Offenbarung er folgt im Kontext einer Versiegelungseinheit, welche beispielsweise einen Container abschließt.
Der ISO/IEC 29167-19-Standard beschreibt Vorgaben u. a. für eine Kommu- nikation mit einem sogenannten RFID-Endgerät. RFID steht hierbei bekann terweise für Radio Frequency Identification.
Bekannt nach dem Stand der Technik sind elektronische Siegel mit einem kontaktlosen Chip und zusätzlicher Sensorik. Ein solches Siegel ist bekannt, welches den Zustand des Siegels durch eine Widerstandsmessung, über das als Verschluss dienende Drahtseilfilament misst, und den Zustand (Of fen/ Geschlossen) in einem Tamper-Bit abliest.
Ferner sind bereits erste Secure-UHF Chips verfügbar, welche über ein Sen sorinterface verfügen, welches unter anderem auch dazu dient, den Zustand eines elektronischen Siegels ermitteln zu können. Hierbei wird die Informa tion über den Zustand des Sensors bei der Tag-Authentisierung mit der krypto grafischen Response (entsprechend ISO/IEC 29167-19) verschlüsselt übertragen.
Gemäß dem Stand der Technik ist es nachteilig dass typischerweise vorge schlagene Siegel nach einer Manipulation wieder derart repariert werden können, dass die Manipulation im Nachhinein nicht mehr feststellbar ist. Hierbei werden strukturelle Merkmale vorgesehen, welche jedoch nicht ma schinenbasiert ausgelesen werden können, sondern lediglich die physische Beschädigung erschweren. Ferner sind Vorrichtungen bekannt, welche be reits mittels eines Ausmessens bestimmter Parameter einen Rückschluss auf die stattgefundene Manipulation zulassen und somit einen Hinweis auf eine mögliche Reparatur des Siegels geben.
Ein Nachteil der bekannten Siegel besteht darin, dass hier lediglich der Zu stand des über das Filament gebildeten Stromkreises ermittelt wird, wobei nur zwischen den Zuständen Offen/ Geschlossen unterschieden werden kann. Da der ermittelte Zustand in einem Tamper-Bit abgelegt wird, welches zudem unverschlüsselt kontaktlos ausgelesen werden kann, ist es für einen Angreifer ein Leichtes, ein durchgetrenntes Filament (Stahlseil) elektrisch zu verbinden und somit einem Lesegerät ein geschlossenes Siegel vorzutäu schen. Hierzu ist nur eine einzige elektrisch leitende Verbindung zwischen den beiden aufgetrennten Teilstücken des Filaments notwendig. Ein Nachteil der Chips gemäß dem Stand der Technik besteht darin, dass bei der durchgeführten einfachen Widerstandsmessung gegen Masse gemessen wird. Würden hier mehrere Leiterschleifen eingesetzt, so würden diese alle gegen Masse gemessen. Hier würde es einem Angreifer ausreichen, einfach alle vorhandenen Leitungen miteinander zu verbinden, so dass diese auto matisch auf Masse zu liegen kommen. Das heute eingesetzte Verfahren eig net sich also nicht für die Verwendung mit mehreren Leiterschleifen. Somit ist es eine Aufgabe der vorliegenden Erfindung, eine Siegel Vorrich tung mit einer Prüflogik zur Detektion einer Manipulation vorzuschlagen, welche derart auszugestalten ist, dass Manipulationsversuche am Siegel, ins besondere an den Leiterschleifen, sicherer erkannt werden können. Die Prü fung der Manipulation soll hierbei automatisiert möglich sein und mit gerin- gern technischen Aufwand bewerkstelligt werden können. Eine Vermeidung von technischem Aufwand beinhaltet hierbei, dass eine visuelle Kontrolle ei nes Mitarbeiters nicht notwendig ist. Es ist ferner eine Aufgabe der vorlie genden Erfindung, ein entsprechendes Verfahren zum Detektieren einer Ma nipulation vorzuschlagen sowie ein Computerprogrammprodukt mit Steuer- befehlen, welche das vorgeschlagene Verfahren implementieren.
Die Aufgabe wird gelöst durch eine Siegelvorrichtung mit einer Prüflogik zur Detektion einer Manipulation gemäß den Merkmalen des Patentan spruchs 1. Weitere vorteilhafte Ausgestaltungen sind in den Unteransprü- chen angegeben.
Demgemäß wird eine Siegelvorrichtung mit einer Prüflogik zur Detektion ei ner Manipulation vorgeschlagen, aufweisend mindestens zwei Rechenein- heiten, welche jeweils eingerichtet sind in Abhängigkeit eines Startwerts de terministische Pseudozufallszahlen zu generieren, wobei mindestens eine Leiterschleife vorgesehen ist, welche mindestens eine Recheneinheit derart kontaktiert, dass die Generierung der Pseudozufallszahlen eine Rückmel dung mindestens eines Teils bereits erzeugter Pseudozufallszahlen als Start wert berücksichtigt, und eine Prüfeinheit vorgesehen ist, welche eingerichtet ist zum Überprüfen, ob die mindestens zwei Recheneinheiten bei ihrem syn chronen Betreiben und jeweils gleichem Startwert eine Folge gleicher Pseu dozufallszahlen erzeugen.
Die Siegelvorrichtung gemäß der vorgeschlagenen Erfindung kann beispiels weise einen RFID-Chip aufweisen, welcher es ermöglicht, entsprechende Er gebnisse der Manipulationsdetektion drahtlos auszulesen. Hierbei kann die Siegelvorrichtung über eine Induktionsspule verfügen, welche es ermöglicht, eine Stromversorgung mittels Induktion aus einem Lesegerät bereitzustellen. Hierzu umfasst die Siegelvorrichtung mindestens zwei Recheneinheiten, welche eine entsprechende Prüflogik implementieren, anhand derer festge stellt werden kann, ob eine Manipulation des Siegels vorliegt. Die Prüflogik kann hierbei softwaretechnisch umgesetzt werden, kann aber auch bevor zugt derart hardwaretechnisch bereitgestellt werden, dass eine physische Schaltung vorliegt.
Unter einer Pseudozufallszahl (Pseudo-Random-Number) wird insbesondere eine Zahlenfolge verstanden, die zwar zufällig aussieht, es aber nicht ist, da sie durch einen deterministischen Algorithmus berechnet wird. Bei jedem Start der Zufallszahlenberechnung mit gleichem Startwert, der sogenannten Saat (Seed), wird die gleiche pseudozufällige Zahlenfolge erzeugt. Als Pseu dozufall wird insbesondere bezeichnet, was zufällig erscheint, in Wirklich- keit jedoch berechenbar ist. In diesem Sinn generieren Pseudozufallszahlen generatoren, wie kryptographisch sichere Zufallszahlengeneratoren, regel mäßig pseudozufällige Zahlen.
Bei einer Manipulation eines Siegels handelt es sich generell um jegliches physisches Einwirken auf das Siegel derart, dass dieses zerstört bzw. beschä digt wird. Siegel weisen typischerweise mindestens eine Einheit auf, welche einen Verschluss eines Behältnisses oder generell einer Tür derart physika lisch blockieren, dass kein Zugang möglich ist. Während Siegel im Allgemei nen generell zerstörbar sind, so mag es im Interesse eines Angreifers liegen, dass er die entsprechende Manipulation an dem Siegel verbergen kann. Hier bei ist es erfindungsgemäß besonders vorteilhaft, dass die Manipulation mit tels einer Prüflogik feststellbar ist und somit keine optischen Spuren an dem Siegel überprüft werden müssen.
Dies wird in vorteilhafter Weise derart um gesetzt, dass keinerlei menschli ches Zutun bei der Überprüfung der Manipulation notwendig ist. Ferner kann die vorliegende Erfindung derart implementiert werden, dass die Prüflogik einem Angreifer derart verborgen wird, dass er auch nicht mit technischen Hilfsmitteln feststellen kann, wie nunmehr die Manipulation zu verbergen ist. So wird insbesondere der Nachteil bekannter Verfahren beho ben, dass oftmals lediglich physische Komponenten ausgetauscht bzw. repa riert werden müssen und im Nachhinein keine Manipulation erkennbar wäre.
Hierbei ist es ein Aspekt der vorliegenden Erfindung, dass die unterschiedli chen Recheneinheiten getrennt voneinander deterministische Rechenschritte ausführen und somit bei einem einwandfreien Funktionieren der einzelnen Recheneinheiten stets auch der gleiche Ausgabewert zu erwarten ist. Wird nunmehr mindestens eine Recheneinheit bzw. eine Datenleitung, welche als eine Leiterschleife vorliegt, manipuliert, so ist es mindestens einer Rechen einheit nicht mehr möglich, die vorgesehenen Steuerbefehle auszuführen bzw. die Steuerbefehle können nicht mehr mit den zu erwartenden Eingabe werten ausgeführt werden. Somit ergibt sich also mindestens eine Abwei chung im Endergebnis der jeweiligen Recheneinheit und dies kann entspre chend mittels eines Lesegeräts detektiert werden.
Somit werden also mindestens zwei Recheneinheiten vorgesehen, welche beispielsweise als ein Chip oder als ein Mikrocontroller vorliegenden kön nen. Diese zwei Recheneinheiten sind nunmehr eingerichtet, deterministi sche Pseudozufallszahlen zu berechnen, wobei sie einen einheitlichen Start wert bereitgestellt bekommen. Hierbei ist es besonders vorteilhaft, dass ein entsprechender Algorithmus abgespeichert vorliegt, der derart abgearbeitet wird, dass ausgehend von einem bestimmten Startwert ein zu erwartender Ausgabewert, also eine Pseudozufallszahl, generiert wird.
Vielmehr soll es möglich sein, eine vorhersagbare Zeichenkette zu erzeugen, die ausgehend von einem bestimmten Startwert und bei einem synchronen Betreiben der Recheneinheiten stets zur gleichen Ausgabe führt. Diese Be rechnungen können beispielsweise ein linear rückgekoppeltes Schieberegis ter vorsehen, welches es ermöglicht, in Abhängigkeit eines Zustands, der auch als Eingabewert gilt, eine Pseudozufallszahl zu errechnen und hierbei einen Teil der errechneten Pseudozufallszahl wieder auf einen Zustand des Schieberegisters anzuwenden.
Die entsprechenden Schaltungen bzw. Recheneinheiten sind derart ausge staltet, dass eine Berechnung einer ersten Zufallszahl die Berechnung einer weiteren Zufallszahl beeinflusst. Hierzu kann es vorgesehen sein, dass zu mindest ein Teil einer errechneten Pseudozufallszahl an die jeweilige Re cheneinheit zurückgegeben wird und bei der erneuten Generierung der nächsten Zufallszahl Verwendung findet. Hierbei kann eine Datenleitung vorgesehen sein, welche die entsprechende Rückmeldung bewerkstelligt.
Als die Datenleitung ist vorzugsweise mindestens eine Leiterschleife vorge sehen, welche auch derart ausgestaltet ist, dass diese eine Sperreinheit der Siegelvorrichtung bereitstellt. Vorzugsweise ist die Leiterschleife länglich ausgestaltet und kann somit ähnlich einer Schlinge bzw. einer Schnur die ge wünschte Siegelwirkung herbeiführen. So kann die Leiterschleife eine Schlinge ausformen, durch die ein weiterer länglich ausgestalteter Bereich der Leiterschleife hindurchgeführt wird und somit eine Schlaufe ausgeformt wird. Anhand dieser Schlaufe kann eine Sperrfunktion eines Schlosses be werkstelligt werden.
Hierbei ist es weiterhin vorteilhaft, dass die Leiterschleife alleine oder im Zu sammenwirken mit einer weiteren länglich ausgeformten Sperreinheit so wohl die Sperrfunktion des Siegels erfüllt wie auch die Funktion einer Daten leitung. Wird also eine solche Leiterschleife durchtrennt und hierdurch das Siegel gebrochen, so funktioniert auch die Datenleitung der Siegelvorrich tung nicht mehr. Hierdurch ist es den einzelnen Recheneinheiten nicht mehr möglich, in gewünschter Weise eine deterministische Pseudozufallszahl zu generieren, da hierbei die Rückmeldungs schleife entfällt. Da somit ein Ab weichen eines Rechenergebnisses einer ersten Recheneinheit von dem einer zweiten Recheneinheit erkannt wird, kann also auch rückgeschlossen wer den, dass die Leiterschleife durchtrennt wurde. Somit kann eine Fehlerinfor mation ausgegeben oder abgespeichert werden. Der Startwert einer deterministischen Generierung von Pseudozufallszahlen kann in einer ersten Iteration bereitgestellt werden und wird in weiteren Ite rationen anhand mindestens eines Teils von bereits erzeugten Pseudozufalls zahlen beeinflusst. Bei einem Teil einer Pseudozufallszahl kann es sich bei spielsweise um ein Bit handeln, welches einen Teil einer zuvor generierten Pseudozufallszahl darstellt und welches bei einer weiteren Generierung von Pseudozufallszahlen Anwendung findet. Ein Beispiel hierfür ist ein soge nanntes linear rückgekoppeltes Schieberegister, welches ausgehend von vor bestimmten Zuständen einer Pseudozufallszahl generiert und diese Pseudo zufallszahl, beispielsweise von links nach rechts, in das Register für Zu stände einschiebt.
Ein Beispiel für die Rückmeldung mindestens eines Teils bereits erzeugter Pseudozufallszahlen zur Generierung neuer Pseudozufallszahlen ist ein li near rückgekoppeltes Schieberegister, welches diverse Zustände aufweisen kann, welche beispielsweise in einem Register mit 4 Bits abgespeichert wer den. Somit können in einen Register von 4 Bit 15 Zustände abgespeichert werden, da typischerweise die Belegung des Registers mit 0000 ausgeschlos sen wird. Dies ist deshalb der Fall, da eine sogenannte XOR-Funktion An wendung finden könnte und bei einem Vergleich von Teilen eines Registers, welche nur die Belegung 0 aufweisen, das Schieberegister stets im gleichen Zustand verharren würde.
So ist es möglich, bei Zuständen, die mit 4 Bits codiert sind, stets die letzten beiden Bits zu vergleichen und hierbei eine XOR-Funktion anzuwenden. Hieraus ergibt sich eine Zufallszahl, welche als 1 Bit codiert wird. Dieses eine Bit wird dann in jeder Iteration von links in das Schieberegister eingebracht, und die rechten 4 Bits verschieben sich derart nach rechts, dass das vormals ganz rechte Bit aus dem Register herausfällt. Somit wird eine erneute Pseu dozufallszahl in Abhängigkeit eines Bits der vorhergehenden Zufallszahl er zeugt. Es kann beispielsweise ein Register oder ein bestimmter Zustands raum, wie er beispielsweise bei einem linear rückgekoppelten Schieberegister ausgebildet ist, vorliegen.
Die erzeugten Pseudozufallszahlen können je Recheneinheit mitprotokolliert werden, und da alle Recheneinheiten die gleiche Logik der Generierung von Pseudozufallszahlen implementieren, ist auch stets eine gleiche Ausgabese quenz zu erwarten. Werden also bei einem synchronen Betreiber der Rechen einheit die erzeugten Pseudozufallszahlen stets verglichen, so kann ein Ab weichen festgestellt werden. Dieses Abweichen deutet entweder darauf hin, dass eine Recheneinheit manipuliert wurde oder aber auch eine Kommuni kationsleitung in Form einer Leiterschleife. Hierbei sind weitere logische Operationen möglich, die die Ausgabesequenzen vergleichen und hierbei ein Fehlerbit setzen, falls einzelne Werte nicht übereinstimmen. Somit lässt die erzeugte Sequenz auch einen Rückschluss darauf zu, ob eine Manipulation stattgefunden hat. Dies ist insbesondere der Zeitpunkt, an dem die erzeugten Pseudozufallszahlen erstmalig abweichen.
Die Leiter schleifen werden derart bezüglich einer oder mehrere Rechenein heiten angeordnet, dass diese entweder eine Rückmeldung von einer ersten Recheneinheit in diese erste Recheneinheit bewerkstelligen, oder aber alter nativ bzw. additiv weitere Leiterschleifen vorgesehen werden, welche einen Ausgang einer ersten Recheneinheit mit dem Eingang einer weiteren Rechen einheit verbinden. Somit ist es also sowohl möglich, die Leiterschleifen derart anzuordnen, dass sie eine Rückmeldung in die gleiche Recheneinheit be werkstelligen, oder aber auch jeweils zwei Recheneinheiten in Serie schalten. Somit erzeugt also eine Recheneinheit eine deterministische Pseudozufalls zahl, und es erfolgt eine Rückmeldung in die gleiche Recheneinheit oder in eine andere Recheneinheit derart, dass ein Teil der erzeugten Pseudozufalls zahl bei der Generierung der weiteren Pseudozufallszahl Anwendung findet. Somit können weitere Pseudozufallszahlen insbesondere nur dann korrekt generiert werden, wenn auch der dazugehörige Startwert bekannt ist. Wird nunmehr eine solche Leiterschleife unterbrochen, kann also eine Rechenein heit nicht mehr deterministisch die zu erwartende Pseudozufallszahl gene rieren. Die zu erwartende Pseudozufallszahl ist hierbei diejenige Pseudozu fallszahl, die weitere Recheneinheiten, denen die vorherigen Zufallszahlen bekannt sind, erzeugen.
Hierbei ist es auch möglich, dass eine Recheneinheit derart gesondert ange ordnet wird, dass diese keine Leiterschleife aufweist, sondern lediglich mit tels einer internen Kommunikationsverbindung eine Rückmeldung erhält. Hierbei wird bewerkstelligt, dass diese gesonderte Recheneinheit nicht an ei ner Manipulation der Leiterschleifen leiden kann und somit diese gesonderte Recheneinheit stets den korrekten Wert der erzeugten Pseudozufallszahlen liefert. Somit kann das Ergebnis dieser gesonderten Recheneinheit als Refe renzwert dienen, der stets mit den Ergebnissen derjenigen Recheneinheiten übereinstimmen müssen, die über eine solche Leiterschleife verfügen. Ferner ist es möglich, die zu erwarteten Werte vorab einfach abzuspeichern und die abgespeicherten Werte mit den dynamisch erzeugten Pseudozufallszahlen zu vergleichen.
Ferner ist eine Prüfeinheit vorgesehen, welche die Abfolge der erzeugten Pseudozufallszahlen vergleicht und hierbei einen Fehler detektiert, falls die Zahlenfolgen abweichen. Diese Prüfeinheit kann beispielsweise als eine Lo- gikschaltung implementiert sein, kann aber auch zumindest teilweise soft waretechnisch eingerichtet sein. Es kann beispielsweise ein entsprechendes Register vorgehalten werden, welches initial einen Startwert bereitstellt. Die weiteren Startwerte der Recheneinheiten ergeben sich dann aus den zuvor berechneten Pseudozufallszahlen. Weiterhin ist eine Kommunikationsein richtung vorteilhaft, anhand derer das Ergebnis der Prüfeinrichtung ausgele sen werden kann. Eine solche Kommunikationseinrichtung kann beispiels weise im Rahmen eines RFID-Chips vorliegen.
Vorzugsweise liegen die Recheneinheiten jeweils als ein linear rückgekoppel tes Schieberegister vor. Dies hat den Vorteil, dass hierbei Pseudozufallszah len generiert werden können, wobei anwendungsspezifisch Wahrscheinlich keiten variiert werden können. Die Wahrscheinlichkeiten beziehen sich auf mögliche Anschlussmöglichkeiten von Leiterschleifen bezüglich der einzel nen Recheneinheiten, wodurch eine Sicherheitsstufe der vorgeschlagenen Siegelvorrichtung eingestellt werden kann. Werden die einzelnen Leiter schleifen durchtrennt, so müssten diese von einem Angreifer wieder derart mit der Recheneinheit bzw. den Recheneinheiten verbunden werden, dass sich die ursprünglich eingestellte Zuordnung von Leiterschleifen zu Rechen einheiten ergibt. Nur hierdurch wäre es möglich, dass die Recheneinheiten wieder die gleichen Ergebnisse liefern, wie diese eingangs zu erwarten wa ren, da die Recheneinheiten in Abhängigkeit von Rückmeldungskanälen ar beiten, welche wiederum von den Leiterschleifen hergestellt werden. Mittels eines Schieberegisters kann also eine Prüflogik bereitgestellt werden, die es erlaubt, Pseudozufallszahlen zu generieren, wobei eben auch die exakte Ver schaltung der Recheneinheiten mittels der Leiterschleifen notwendig ist, um ein deterministisches Ergebnis zu erhalten. Weiterhin vorzugsweise ist die Prüfeinheit eingerichtet, falls keine Synchro nität der erzeugten Pseudozufallszahlen vorliegt, mindestens einen Fehler wert, insbesondere ein Fehler bit, zu setzen. Dies hat den Vorteil, dass mit einfachen technischen Mitteln ein ordnungsgemäßes Funktionieren der ein zelnen Recheneinheiten festgestellt werden kann. Hierbei ist es vorteilhaft, mittels einer Kommunikationsschnittstelle die Siegelvorrichtung auszulesen und hierbei eben auch den Wert eines Fehler bits, vorzugsweise verschlüsselt, auszulesen. Ferner ist es möglich, dass die Siegelvorrichtung selbsttätig ein Funksignal ausgibt, sobald keine Synchronität der erzeugten Pseudozufalls zahlen vorliegt.
Weiterhin vorzugsweise kontaktiert die jeweils eine Leiterschleife mindes tens eine Recheneinheit mittels einem Eingang und einem Ausgang. Dies hat den Vorteil, dass sowohl eine Recheneinheit mit einem Eingang und einem Ausgang kontaktiert werden kann, als auch zwei Recheneinheiten, welche hierdurch in Serie geschaltet werden. Hierbei ist es möglich, dass je Rechen einheit mehrere Leiterschleifen vorgesehen sind, wobei die Anzahl der be rücksichtigten Rückmeldungen durch die Leiterschleife die Sicherheit der Siegelvorrichtung insgesamt erhöht. Hierbei können weitere logische Opera tionen vorgesehen werden, die eine Rückmeldung mindestens einer Leiter schleife berücksichtigen.
Weiterhin vorzugsweise sind jeweils ein Eingang und ein Ausgang unter scheidbar ausgestaltet. Dies hat den Vorteil, dass die Leiterschleifen eine ge richtete Kommunikation implementieren und somit nur diejenigen Leiter schleifen bei einem nachträglichen Anschließen berücksichtigt werden, die auch tatsächlich von einem Ausgang zu einem Eingang führen. Da eine Lei terschleife typischerweise länglich ausgeformt ist, da diese auch eine Sperr funktion des Siegels unterstützt, verfügt jede Leiterschleife über genau zwei Enden. Somit kann also eine gerichtete Kommunikationsverbindung bereit gestellt werden, wobei ein erstes Ende einer Leiterschleife in einem Ausgang einer Recheneinheit angebracht ist und ein zweites Ende an einem Eingang einer Recheneinheit angebracht ist. Dieses Anbringen wird als ein Kontaktie ren bezeichnet, da mittels der Leiterschleifen zwei leitende Kontakte bzw. Schnittstellen an den Recheneinheiten realisiert werden.
Weiterhin vorzugsweise ist die Siegelvorrichtung derart eingerichtet, dass in jeweils eine Leiterschleife ein Richtungs Signal einzuspeisen ist. Dies hat den Vorteil, dass beispielsweise in beide Seiten der Leiterschleife ein Signal der art eingespeist werden kann, dass tatsächlich auch erkennbar ist, an welchem Ende sich nunmehr ein Ausgang bzw. ein Eingang befindet. In weiteren Aus gestaltungen kann dieses Richtungssignal auch invertiert werden.
Weiterhin vorzugsweise ist ein Ausgang einer Recheneinheit, an welchem keine Leiterschleife angeschlossen ist, eingerichtet, ein Richtungssignal in die Leiterschleife einzuspeisen. Dies hat den Vorteil, dass ein Wechsel zwischen Richtungen derart erfolgen kann, dass hierzu ein Ausgang einer Rechenein heit verwendet werden kann, die unabhängig von einem Durchtrennen einer Leiterschleife Pseudozufallszahlen generieren kann. Somit wird wiederum die Sicherheit erhöht, da eine Recheneinheit, an die keine Leiterschleife ange schlossen ist, da beispielsweise eine Rückmeldung in der Recheneinheit in tern erfolgt, stets die zu erwartenden Pseudozufallszahlen generiert und so mit als Referenz bezüglich der Richtigkeit der erzeugten Pseudozufallszahlen gelten kann.
Weiterhin vorzugsweise ist ein Richtungs Signal anhand eines Einspeisemus ters variierbar. Dies hat den Vorteil, dass das erzeugte Richtungsmuster der einzelnen Leiterschleifen nicht statisch ist und somit ausgelesen werden kann, sondern, dass dies für einen Angreifer in undurchsichtiger Weise der art variiert wird, dass wechselweise Eingänge und Ausgänge vertauscht wer den. Somit wird also verhindert, dass ein Angreifer mittels einer technischen Vorrichtung an den jeweiligen Schnittstellen ausliest, ob es sich hierbei um Eingänge bzw. Ausgänge handelt und somit einen Rückschluss treffen kann, wie die Leiterschleifen anzuschließen sind. Generell kann zwar ein solches Ausmessen erfolgen, dies ist jedoch für weitere Iterationen zwecklos, da eben die ausgelesene Richtung in weiteren Iterationen des Generierens von Pseu dozufallszahlen nicht mehr vorliegt.
Weiterhin vorzugsweise sind der Eingang und der Ausgang einer Rechen einheit unabhängig von dem Eingang und dem Ausgang einer weiteren Re cheneinheit invertierbar. Dies hat den Vorteil, dass die Leiterschleifen unab hängig bezüglich ihrer Konfiguration, also den jeweiligen Schnittstellen, va riierbar sind. Somit kann eine Richtung einer ersten Leiterschleife invertiert werden, während die Richtung einer zweiten Leiterschleife bestehen bleibt. Somit verbirgt das entsprechende Muster die jeweilige Belegung der Ein gänge bzw. Ausgänge.
Weiterhin vorzugsweise sind mehrere Leiterschleifen vorgesehen, die jeweils derart angeordnet sind, dass sie eine Recheneinheit kontaktieren. Dies hat den Vorteil, dass die Rückmeldung auch derart erfolgen kann, dass beispiels weise einzelne Bits durch unterschiedliche Leiterschleifen rückgekoppelt werden können. Lerner erschwert auch die zunehmende Anzahl an Leiter schleifen, welche die Recheneinheit kontaktieren, den Anschluss von abge trennten Leiterschleifen, und hierdurch wird wiederum die Sicherheit er höht. Weiterhin vorzugsweise sind mehrere Recheneinheiten vorgesehen, die in Serie geschaltet sind. Dies hat den Vorteil, dass ein Ausgang einer ersten Re cheneinheit mit einem Eingang einer weiteren Recheneinheit verbunden wird und so die mögliche Kombination von Schnittstellen wiederum erhöht wird. Somit wirken die Recheneinheiten derart zusammen, dass diese jeweils eine Rückmeldung einer weiteren Recheneinheit bei der Generierung der Pseudozufallszahlen berücksichtigen.
Weiterhin vorzugsweise sind mehrere Recheneinheiten vorgesehen, die in Serie geschaltet sind. Dies hat den Vorteil, dass diese Recheneinheiten als Startwert jeweils zumindest einen Teil einer erzeugten Pseudozufallszahl ei ner weiteren Recheneinheit derart berücksichtigen, dass diese die Generie rung in ihrem Zusammenwirken bewerkstelligen. Somit kann sofort erkannt werden, dass mindestens eine Leiterschleife nicht ordnungsgemäß ange schlossen wurde und somit eine Manipulation vorliegt.
Weiterhin vorzugsweise sind die Ausgänge der mehrere Recheneinheiten mittels einer logischen Operation zu deren Überprüfung logisch verknüpft. Dies hat den Vorteil, dass hierzu auf einfache technische Art und Weise über prüft werden kann, ob die einzelnen erzeugten Pseudozufallszahlen tatsäch lich gleich sind und somit lediglich ein Bit zu setzen ist, falls diese voneinan der abweichen. Somit kann also beispielsweise die Prüfeinheit mit einer Schaltung feststellen, ob die Synchronität zwischen den Recheneinheiten stets gegeben ist. Hierdurch lässt sich also wiederum eine Manipulation der Siegelvorrichtung detektieren.
Weiterhin vorzugsweise ist eine Konfigurationseinheit vorgesehen, welche eingerichtet ist, ein Verbinden von Registern der Recheneinheiten mit den Enden der Leiterschleife zu konfigurieren. Dies hat den Vorteil, dass die Re cheneinheiten in Abhängigkeit einer solchen Konfiguration Eingabewerte in bestimmten Registern berücksichtigen können. Generell liefern die Enden der Leiterschleifen Ausgangswerte bzw. Eingangswerte, welche dann ent sprechend derart interpretiert werden können, dass die übertragene Informa tion in einem speziellen Register abgespeichert wird. Wird beispielsweise bei einem Schieberegister ein erzeugter Vergleichs wert in das Register einge schoben, so kann konfiguriert werden, mittels welcher Datenleitung, also welcher Leiterschleife, diese Information entgegengenommen wird.
Weiterhin vorzugsweise ist eine Anschlussmatrix vorgesehen, welche be schreibt, an welchem Port die jeweilige Leiterschleife aufgeschaltet ist. Bei ei nem Port kann es sich auch generell um einen Pin handeln. Mit einem Port wird also generell eine Schnittstelle bezeichnet, welche vorgibt, wie das an- kommende bzw. ausgehende Signal einer Leiterschleife interpretiert wird. Somit definiert die Anschlussmatrix beispielsweise bezüglich einzelner Schnittstellen, ob es sich hierbei um einen Eingang oder einen Ausgang han delt. Somit kann also die Anschlussmatrix die Eingänge und Ausgänge der art variieren, dass hierbei kein physisches Umstecken notwendig ist. So kann quasi die Belegung der einzelnen Pins bzw. einzelnen Ports dynamisch an hand einer Anschlussmatrix konfiguriert werden.
Weiterhin vorzugsweise ist die Konfigurationseinheit eingerichtet, die An schlussmatrix zufällig zu erzeugen. Dies hat den Vorteil, dass in einem vor bereitenden Durchgang festgelegt werden soll, welcher Eingang bzw. wel cher Ausgang der Recheneinheit wie interpretiert werden soll. Somit ist es also möglich, auch die Anschlussmatrix im laufenden Betrieb, d. h. nach ih rer Iteration, zu variieren, ohne dass dies dabei für einen Angreifer vorher sehbar wäre. Weiterhin vorzugsweise ist die Konfigurationseinheit eingerichtet, die An schlussmatrix im laufenden Betrieb zu variieren. Dies hat den Vorteil, dass Eingänge und Ausgänge jeweils derart umkonfiguriert werden können, dass es für einen Angreifer nicht ersichtlich ist, wie nunmehr die Prüflogik die einzelnen ankommenden und abgehenden Signale verarbeitet. Im laufenden Betrieb bedeutet hierbei, dass bei einem ersten Generieren der Pseudozufalls zahlen eine andere Belegung vorherrschen kann, wie dies bei einem zweiten Generieren von Pseudozufallszahlen der Fall ist. Somit wird also die An- Schlussbelegung der Leiterschleifen an den Recheneinheiten variiert und so mit auch verschlüsselt.
Weiterhin vorzugsweise ist die Siegelvorrichtung kontaktlos auslesbar. Dies hat den Vorteil, dass beispielsweise bekannte Techniken eines RFID-Chips Wiederverwendung finden können. So können beispielsweise die Rechenein heiten als ein Mikrocontroller eines RFID-Chips bereitgestellt werden. Das Ergebnis der Prüfeinheit kann mittels der Antenne des RFID-Chips an ein Lesegerät übermittelt werden, und somit kann ohne menschliches Zutun festgestellt werden, ob eine Manipulation der Siegelvorrichtung vorliegt.
Die Erfindung betrifft auch ein Verfahren zum Detektieren einer Manipula tion einer Siegelvorrichtung, aufweisend ein unabhängiges Generieren deter ministischer Pseudozufallszahlen in Abhängigkeit eines Startwerts durch mindestens zwei Recheneinheiten, ein Rückmelden durch mindestens eine Leiterschleife, welche mindestens eine Recheneinheit kontaktiert, mindestens eines Teils bereits erzeugter Pseudozufallszahlen als Startwert zur Generie rung von Pseudozufallszahlen und ein Überprüfen, ob die mindestens zwei Recheneinheiten bei ihrem synchronen Betreiben und jeweils gleichem Start wert eine Abfolge gleicher Zufallswerte erzeugen. Die Aufgabe wird ferner gelöst durch ein Computerprogrammprodukt, auf weisend Steuerbefehle, welche das vorgeschlagene Verfahren implementie ren bzw. die vorgeschlagenen Verfahrensschritte ausführen, wenn sie auf ei- nem Rechner zur Ausführung gebracht werden.
Hierbei ist es vorteilhaft, dass die strukturellen Merkmale der Siegelvorrich tung auch als einzelne Verfahrensschritte des Verfahrens zum Detektieren ei ner Manipulation einer Siegelvorrichtung umgesetzt werden können. So im- plizieren die strukturellen Merkmale einzelne Verfahrensschritte und kön nen demgemäß auch als Verfahrensschritte in analoger Weise abgefasst wer den. Ferner ist das Verfahren geeignet, die vorgeschlagene Siegelvorrichtung zu betreiben, und die Siegelvorrichtung ist ferner eingerichtet, das entspre chende Verfahren umzusetzen. Das Computerprogrammprodukt enthält Steuerbefehle, welche das Verfahren implementieren bzw. die Siegelvorrich tung betreiben.
Weitere vorteilhafte Ausgestaltungen werden nun anhand der beigefügten Figuren näher erläutert. Es zeigen:
Fig. 1: ein Ausführungsbeispiel einer erfindungsgemäßen Prinzipschal tung eines einfachen Interfaces zu einer Reihe von Leiterschleifen; Fig. 2: ein Ausführungsbeispiel einer erfindungsgemäßen Anordnung von Leiterschleifen, welche Bestandteil eines Pseudo-Random-Genera- tors sind;
Fig. 3: ein Ausführungsbeispiel einer erfindungsgemäßen Anordnung von Leiterschleifen; Fig. 4: ein Ausführungsbeispiel einer erfindungsgemäßen Interface-Schal tung, durch welche es möglich wird, beide Anschlüsse zur Leiter schleife wechselweise als Signaleingang oder Signalausgang zu be treiben;
Fig. 5: ein Ausführungsbeispiel eines Scan-Pfads, in dem die Leiterschlei fen implementiert sind;
Fig. 6: ein Ausführungsbeispiel eines Scan-Pfads mit Umschaltmöglichkei ten, in dem die Leiterschleifen implementiert sind;
Fig. 7: ein Ausführungsbeispiel eines weiteren Scan-Pfad mit Umschalt möglichkeiten und kombinatorischer Verknüpfung, in dem die Lei terschleifen implementiert sind; und
Fig. 8: ein schematisches Ablaufdiagramm eines Verfahrens zum Detektie- ren einer Manipulation einer Siegelvorrichtung. Fig. 1 zeigt eine Prinzipschaltung mit zwei Recheneinheiten und ggf. einer Mehrzahl an Leiterschleifen. Vorliegend ist eine Recheneinheit 10 gezeigt, welche eine einzelne Leiter schleife 11 aufweist. Hierbei sind durch kreis runde Markierungen Eingänge und Ausgänge eingezeichnet. Ferner ist eine XOR-Funktion vorgesehen, welche mittels einer Schaltung bzw. einem Gatter realisiert wird. Hierzu ist auf der linken Seite ein Wertebereich eingezeich net, der die einzelnen Eingänge bzw. Ports oder Pins betrifft. So ist der ent sprechende Teil bereits erzeugter Pseudozufallszahlen in der eingetragenen Tabelle auf der rechten Seite als „Out" eingetragen. Diese Werte können als Rückmeldungswerte derart fungieren, dass sie als neue Startwerte der Re- cheneinheiten dienen. Dies kann beispielsweise in Form eines linear rückge koppelten Schieberegisters erfolgen.
Die Leiterschleife 11, wie sie jeweils auf der rechten Seite in der Fig. 1 einge tragen ist, dient hierbei nicht lediglich als Kommunikationspfad, sondern vielmehr kann mittels dieser Schleife ein Schloss verriegelt werden bzw. ein Container abgeschlossen. Hierzu ist die Leiterschleife als eine Schlaufe aus geformt, die eine entsprechende Sperrfunktion ausüben kann. Wird nun mehr die Leiterschleife 11 bzw. die Leiterschleifen durchtrennt, so müsste ein Angreifer die abgetrennten Enden wieder derart mit den eingezeichneten Schnittstellen in Kontakt bringen, dass die entsprechenden Recheneinheiten wieder ursprungsgemäß verschaltet sind. Hierbei erkennt der Fachmann, dass mit der Anzahl der verwendeten Leiterschleifen und somit der verwen deten Schnittstellen die Wahrscheinlichkeit sinkt, dass einem Angreifer die ses korrekte Verschalten gelingt.
Fig. 2 und 3 zeigen eine exemplarische Anordnung von Leiterschleifen be züglich der Recheneinheit. Der Chip enthält dabei zwei identische, synchron laufende Pseudo-Randomnumber-Generatoren (PRNG) in Form eines Linear Feedback Shift Registers (LFSR). Bei wenigstens einem der PRNGs werden je zwei aufeinanderfolgende Ein- und Ausgänge des LFSR über eine Leiter schleife geführt.
Ein Angreifer welcher diese Leiterschleifen durchtrennt, steht nun vor dem Problem, diese wieder in der richtigen Reihenfolge zu verbinden, um die Funktion des PRNGs wieder herzustellen und damit ein ungeöffnetes Siegel vortäuschen zu können. Sind die Ein- und Ausgänge des LFSR nicht richtig miteinander verbunden, so verlieren die beiden PRNGs auf dem Chip sofort ihre Synchronität, womit ein Öffnen des Siegels oder ein Angriff durch Wie derkontaktieren der einzelnen Leitungen erkannt werden kann. Bei einer Anordnung von n Leiterschleifen 11 mit n Interfaceschaltungen 10 und n = 3 ergeben sich m = 1 x 3 x 5, also (2n-5) x (2n-3) x (2n-l), Kombinati onsmöglichkeiten. Die Wahrscheinlichkeit eines Angreifers, die vorhandenen Leiterschleifen richtig zu kontaktieren, beträgt dabei 1/m.
Figure imgf000023_0001
Die Kombinationsmöglichkeiten m steigen mit der Anzahl der Leiterschlei fen n. Dies ist derart zu verstehen, dass eine Leiterschleife stets zwei Enden aufweist, die mit mindestens einer Recheneinheit kontaktiert werden müs sen. Liegt lediglich eine Leiterschleife vor (Zeile 1), so liegen lediglich auch zwei Enden vor, falls die Leiterschleife durchtrennt wird, es dementspre chend auch nur eine Kombinationsmöglichkeit der beiden Enden gibt. Lie gen hingegen bereits zwei Leiterschleifen vor, so gibt es drei Kombinations- möglichkeiten (Zeile 2). Dies ist deshalb der Fall, da bei zwei Leiterschleifen bereits vier Eingänge vorhanden sind und ein Angreifer aus diesen vier Ein gängen ein angeschlossenes, jedoch abgeschnittenes Ende einer Leiterschleife auswählt. Somit hat er noch die übrigen drei Anschlüsse zur Verfügung, an denen er das eine Ende der Leiterschleife anschließen kann. Somit entstehen eben drei Möglichkeiten. Liegen nunmehr drei Leiterschleifen vor (Zeile 3), so bestehen deshalb 15 Kombinationen, da sechs Schnittstellen der Rechen einheit vorliegen und somit für das erste Ende der Leiterschleife fünf mögli che weitere Verbindungspartner vorliegen. Somit schließt der Angreifer diese erste Leiter schleife an einer aus den fünf weiteren Möglichkeiten an und muss somit noch zwei weitere Leiterschleifen verbinden. Lür die zwei weiteren Leiterschleifen bestehen wiederum drei Möglichkeiten, wie es be reits beschrieben wurde. Danach muss lediglich eine Leiterschleife verbun den werden, die jedoch nur noch eine Kombinationsmöglichkeit hat. Somit ergibt sich für drei Leiterschleifen eine Kombinationsmöglichkeit von 5 x 3 x 1. Liegen vier Leiterschleifen vor (Zeile 4), so muss eingangs für die neue vierte Leiterschleife aus sieben möglichen Schnittstellen ausgewählt werden. Dies ist deshalb der Lall, da bei vier Leiter schleifen acht Schnittstellen vorlie- gen, da viermal ein Eingang und viermal ein Ausgang bereitgestellt werden. Wird also hieraus ein Ende angeschlossen, bestehen sieben Möglichkeiten der Auswahl, und es wird auf die Kombinationsmöglichkeiten der drei Lei terschleifen die Sieben aufmultipliziert. Dementsprechend gibt es für fünf Leiterschleifen nochmals neun Möglichkeiten, welche ebenfalls aufmultipli ziert werden.
Mit der Anzahl der vorhandenen Leiterschleifen erhöhen sich die Kombinati onsmöglichkeiten und somit es unwahrscheinlich ist, dass ein Angreifer, der die Leiterschleifen zur Manipulation des Siegels geöffnet hat, auch tatsäch lich die richtige Kombination wieder einstellt. Somit wird es ihm also nicht gelingen, die Manipulation der Leiterschleifen bzw. die Anschlüsse der ur sprünglich eingestellten Leiterschleifen wieder korrekt zu verbinden, und die Kommunikationsleitungen zwischen den Recheneinheiten werden somit ver tauscht. Somit ist es den Recheneinheiten auch nicht möglich, ordnungsge mäß zu operieren, da sie eben dann nicht wie vorgesehen verschaltet sind. Somit verlieren die einzelnen Recheneinheiten ihre Synchronität bei der Er zeugung der Pseudozufallswerte.
Ein potentieller Angreifer kann möglicherweise über Messmittel (Oszil loskop) verfügen, um die Spannungspegel zwischen den einzelnen An schlüssen 10 eines Chips zu messen und auszuspionieren. Ist eine Leiter schleife unterbrochen, so wäre bei einer einfachen Schaltung ein Ausgangs signal nur an den Ausgängen (Output) der Schaltung messbar, während ein Eingang (Input) immer gleiches Potential liefern würde. Für einen Angreifer wären also zumindest die Ausgänge von Eingängen der Schaltung unter scheidbar, was dem Angreifer jedoch einen Vorteil bringt, da damit bereits einige Kombinationsmöglichkeiten in der Verbindung der Drähte ausge schlossen werden können. Mit der in Figur 4 dargestellten, erfindungsgemä ßen Anordnung kann dies wirkungsvoll verhindert werden, da hier von bei den Seiten der Leiterschleife aktiv ein Signal (O' oder Ύ Pegel) eingespeist werden kann. Hierzu werden Buffer (Speicher) eingesetzt, welche im inakti ven Zustand einen hochohmigen Zustand (Tri-State) einnehmen können. Die beiden Buffer einer solchen Interfaceschaltung 10 werden erfindungsgemäß abwechselnd aktiviert um ein 'O' oder Ύ Signal in die Leiterschleife einzu speisen, wobei der jeweils andere Buffer einen hochohmigen Zustand (Z- State) einnimmt. Der Wechsel zwischen den beiden „Richtungen" erfolgt ide alerweise nach einem zufälligen Muster und kann, wie abgebildet, aus dem LFSR gesteuert werden. Hierzu wird zweckmäßigerweise ein Ausgang Q des zweiten, synchron laufenden LFSR verwendet, da ein Angriff (z.B. Durch trennen der Leiterschleifen) auf die Zufallszahlenfolge im zweiten LFSR kei nen Einfluss hat. Zweckmäßig ist es auch, unterschiedliche Ausgänge Q des zweiten LFSR für die Umschaltung der 1/ O-Funktion der vorhandenen Lei terschleifen zu verwenden, so dass die Stromflussrichtung in unterschiedli- chen Leiterschleifen unabhängig voneinander umgeschaltet wird. Als Bei spiel ist eine der beiden möglichen Richtungen des Stromflusses in Figur 4 durch dargestellte Leitungen (Pfeile in Stromflussrichtung) dargestellt. Um Angriff weiterhin zu erschweren ist es erfindungsgemäß vorgesehen, die beiden synchron laufenden PRNGs bei jedem Start mit zufällig erzeugten Startwerten (Seed) zu laden. Auf diese Weise ist sichergestellt, dass ein An greifer bei jeder Messung auf den Leiterschleifen ein anderes zeitliches Mus ter der Spannungspulse erkennen wird.
Eine weitere erfindungsgemäße Anordnung ist in Figur 5 schematisch darge stellt. Hierbei werden die Sensoren in einer oder mehreren Scanketten derart angeordnet, dass ein Vertauschen zu einer anderen Auslesesequenz führt. Das Anlegen einer Sequenz kann bestimmungsgemäß seriell wie bei einem Scantest (Scan enable ist aktiv) erfolgen, parallel (Scan enable nicht aktiv) als feste/ flexible Sequenz (Figur 6) gebildet werden, oder mit kombinatorischer Verknüpfung (XOR, OR, AND) zwischen den Scan-Registern (Figur 7) ausge stattet sein. Eine Auswertelogik ist dann in der Lage diese spezielle Sequenz zu ermitteln und auszugeben oder als Vergleichssignal bereit zu stellen.
Als Variante bei dieser Anordnung ist es ebenfalls möglich, dass die Sequenz und deren Ergebnis erst beim Einsatz in der Programmierung bestimmt wer den können und dementsprechend das Ergebnis schwerer vorhersagbar ist. Eine kombinatorische Verknüpfung von einzelnen Scanketten macht den An griff an dieser Stelle noch schwieriger. Fig. 8 zeigt ein schematisches Ablaufdiagramm eines Verfahrens zum Detek- tieren einer Manipulation einer Siegelvorrichtung, aufweisend ein unabhän giges Generieren 100 deterministischer Pseudozufallszahlen in Abhängigkeit eines Startwerts durch mindestens zwei Recheneinheiten, ein Rückmelden 101 durch mindestens eine Leiterschleife, welche mindestens eine Rechenein heit kontaktiert, mindestens eines Teils bereits erzeugter Pseudozufallszah len als Startwert zur Generierung von Pseudozufallszahlen, und ein Über prüfen 102, ob die mindestens zwei Recheneinheiten bei ihrem synchronen Betreiben und jeweils gleichem Startwert eine Abfolge gleicher Zufallswerte erzeugen. Hierbei werden die Verfahrensschritte 100 und 101 insbesondere kontinuierlich ausgeführt, und anhand der bereitgestellten Leiterschleifen werden die Pseudozufallszahlen erzeugt. Nach jeder Iteration dieses Berech nern werden die erzeugen Pseudozufallszahlen in dem darauffolgenden Ver fahrensschritt 102 überprüft.
Die vorbeschriebenen Verfahrensschritte sind insbesondere iterativ und wer den teils von unterschiedlichen Recheneinheiten durchlaufen werden. Ein Siegel weist insbesondere mehrere Leiterschleifen auf. Zur Erkennung einer Manipulation des Siegels durch Auftrennen der Leiterschleifen werden die Anschlüsse der Leiterschleifen vorzugsweise mit einem Pseudo-Random- Number-Generator in Verbindung mit einem Linear Feedback Shift Register (Lineares Schieberegister) geschaltet. Eine Manipulation, beispielsweise ein Durchtrennen und ggf. ein anschließendes falsches Verbinden, liegt dann insbesondere vor, wenn zu bzw. von den Leiterschleifen das Signal keine Synchronität mehr aufweist. Zusätzlich kann eine Schaltung zur definierten Stromflussrichtung vorgesehen werden, wonach die Synchronität weiter stark beeinflusst werden kann und eine bessere Auswertung möglich ist. Be züglich der Erzeugung der Pseudozufallszahlen sei angemerkt, dass die Kon figuration der Leiterschleifen mit einer Anschlussmatrix zufällig erfolgen kann. Bei der Anordnung werden Leiterschleifen zufällig mit den Registern des Schieberegisters verbunden. Es wechseln mit jedem Konfigurationslauf nicht nur Eingänge und Ausgänge, sondern auch die Stelle im Schieberegis ter, auf die die jeweilige Leiterschleife aufgeschaltet ist.

Claims

P a te nt a n s p r ü c h e
1. Verfahren zum Detektieren einer Manipulation einer Siegelvorrichtung (1) mit folgenden Schritten:
- unabhängiges Generieren (100) deterministischer Pseudozufallszahlen in Abhängigkeit eines Startwerts durch jeweils mindestens zwei Rechenein heiten (10);
- Rückmelden (101) zumindest eines Teils bereits erzeugter Pseudozufalls- zahlen als Startwert zur Generierung von Pseudozufallszahlen über min destens eine Leiterschleife (11), welche mit mindestens einer der Rechenein heiten (10) verbunden ist; und
- Überprüfen (102), ob die mindestens zwei Recheneinheiten (10) bei ihrem synchronen Betreiben und jeweils gleichem Startwert eine Abfolge gleicher Pseudozufallszahlen erzeugen.
2. Verfahren nach Anspruch 1, wobei mindestens ein Fehlerwert gesetzt wird, falls die erzeugten Pseudozufallszahlen ungleich sind.
3. Verfahren nach Anspruch 1 oder 2, wobei in die zumindest eine Leiter schleife (11) ein Richtungssignal eingespeist wird.
4. Verfahren nach Anspruch 3, wobei das Richtungssignal anhand eines Ein speisemusters variiert wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine An schlussmatrix der Siegelvorrichtung (1), welche beschreibt, an welchem Pin die jeweilige Leiterschleife (11) aufgeschaltet ist, im laufenden Betrieb vari iert wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine An schlussmatrix der Siegelvorrichtung (1), welche beschreibt, an welchem Pin die jeweilige Leiterschleife (11) aufgeschaltet ist, zufällig erzeugt wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Verbin den von Registern der Recheneinheiten (10) mit Enden der Leiterschleife (11) durch eine Konfigurationseinheit konfiguriert wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Siegel vorrichtung (1) kontaktlos ausgelesen wird.
9. Siegelvorrichtung (1) mit einer Prüflogik zur Detektion einer Manipula tion, mit: - mindestens zwei Recheneinheiten (10), welche jeweils eingerichtet sind in
Abhängigkeit eines Startwerts deterministische Pseudozufallszahlen zu ge nerieren (100), gekennzeichnet durch
- mindestens einer Leiterschleife (11), welche an zumindest eine der Rechen- einheiten (10) angebunden ist, wobei die Generierung der Pseudozufalls zahlen eine Rückmeldung (101) mindestens eines Teils bereits erzeugter Pseudozufallszahlen als Startwert berücksichtigt; und
- eine Prüfeinheit, welche eingerichtet ist zum Überprüfen (102), ob die min destens zwei Recheneinheiten (10) bei ihrem synchronen Betreiben und je- weils gleichem Startwert eine Abfolge gleicher Pseudozufallszahlen erzeu gen.
10. Siegelvorrichtung (1) nach Anspruch 9, wobei die Recheneinheiten (10) je weils als ein linear rückgekoppeltes Schieberegister ausgebildet sind.
11. Siegelvorrichtung (1) nach Anspruch 9 oder 10, wobei die Leiterschleife (11) mit einem Eingang und einem Ausgang von mindestens einer der Re cheneinheiten (10) verbunden ist.
12. Siegelvorrichtung (1) nach einem der Ansprüche 9 bis 11, wobei die Aus gänge der Recheneinheiten (10) mittels einer logischen Operation zum Zweck der Überprüfung logisch verknüpft sind.
13. Siegelvorrichtung (1) nach einem der Ansprüche 9 bis 12, wobei eine
Konfigurationseinheit vorgesehen ist, welche eingerichtet ist, ein Verbinden von Registern der Recheneinheiten (10) mit den Enden der Leiterschleife (11) zu konfigurieren.
PCT/EP2021/025018 2020-01-17 2021-01-18 Siegelvorrichtung mit prüflogik WO2021144149A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020000302.8A DE102020000302A1 (de) 2020-01-17 2020-01-17 Siegelvorrichtung mit Prüflogik
DE102020000302.8 2020-01-17

Publications (1)

Publication Number Publication Date
WO2021144149A1 true WO2021144149A1 (de) 2021-07-22

Family

ID=74215877

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2021/025018 WO2021144149A1 (de) 2020-01-17 2021-01-18 Siegelvorrichtung mit prüflogik

Country Status (2)

Country Link
DE (1) DE102020000302A1 (de)
WO (1) WO2021144149A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080244749A1 (en) * 2007-03-27 2008-10-02 Samsung Electronics Co., Ltd. Integrated circuits including reverse engineering detection using differences in signals
US20130312122A1 (en) * 2012-05-19 2013-11-21 Freescale Semiconductor, Inc Tamper detector for secure module
US20140250541A1 (en) * 2013-03-01 2014-09-04 Marvell World Trade Ltd. Anti-tamper system based on dual random bits generators for integrated circuits
EP3009967A1 (de) 2014-10-19 2016-04-20 Thin Film Electronics ASA Nfc-/rfid-mechanismus mit mehreren gültigen zuständen zur erkennung eines offenen behälters
DE102015005556A1 (de) 2015-04-29 2016-11-03 Giesecke & Devrient Gmbh Siegel und Verfahren zum Prüfen eines Guts auf Manipulation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080244749A1 (en) * 2007-03-27 2008-10-02 Samsung Electronics Co., Ltd. Integrated circuits including reverse engineering detection using differences in signals
US20130312122A1 (en) * 2012-05-19 2013-11-21 Freescale Semiconductor, Inc Tamper detector for secure module
US20140250541A1 (en) * 2013-03-01 2014-09-04 Marvell World Trade Ltd. Anti-tamper system based on dual random bits generators for integrated circuits
EP3009967A1 (de) 2014-10-19 2016-04-20 Thin Film Electronics ASA Nfc-/rfid-mechanismus mit mehreren gültigen zuständen zur erkennung eines offenen behälters
DE102015005556A1 (de) 2015-04-29 2016-11-03 Giesecke & Devrient Gmbh Siegel und Verfahren zum Prüfen eines Guts auf Manipulation

Also Published As

Publication number Publication date
DE102020000302A1 (de) 2021-07-22

Similar Documents

Publication Publication Date Title
EP1334416B1 (de) Schaltungsanordnung und verfahren zum detektieren eines unerwünschten angriffs auf eine integrierte schaltung
EP1430376B1 (de) Verhindern der unerwuenschten externen erfassung von operationen in integrierten digitalschaltungen
DE102006001873B4 (de) Vorrichtung und Verfahren zum Überprüfen einer Fehlererkennungsfunktionalität einer Speicherschaltung
DE69929471T2 (de) Datenträger mit verborgenem leistungsverbrauch
DE2735397C2 (de) Überwachungseinrichtung für eine programmgesteuerte Maschine
DE102006001872A1 (de) Vorrichtung und Verfahren zum Überprüfen einer Fehlererkennungsfunktionalität einer Datenverarbeitungseinrichtung
EP1115094A2 (de) Datenverarbeitungseinrichtung und Verfahren zu dessen Betrieb
DE2515297A1 (de) Pruefsystem fuer logische netzwerke mit simulatororientiertem fehlerpruefgenerator
DE102015110144B4 (de) Chip und Verfahren zum Testen einer Verarbeitungskomponente eines Chips
DE102009025412B4 (de) Integrierte Schaltung und Verfahren zum Schützen eines Schaltungsteils einer integrierten Schaltung, der geschützt werden soll und Computerprogrammprodukt zur Ausführung des Verfahrens
EP0580663B1 (de) Verfahren zur verifikation datenverarbeitender systeme
DE3702408A1 (de) Verfahren und pruefvorrichtung zum pruefen einer integrierten schaltungsanordnung
DE102013204274A1 (de) Verfahren zum Erkennen einer Korrelation
WO2006099822A1 (de) Schaltung zum vergleichen von zwei n-stelligen binären datenwörtern
DE102006010514A1 (de) Elektrische Schaltung und Terminal
WO2021144149A1 (de) Siegelvorrichtung mit prüflogik
DE102005042790B4 (de) Integrierte Schaltungsanordnung und Verfahren zum Betrieb einer solchen
DE60208062T2 (de) Digitales system und entsprechendes verfahren zur fehlererkennung
EP1444700A2 (de) Speichertest
DE3422287A1 (de) Pruefanordnung fuer digitalschaltungen
WO2021144145A1 (de) Schaltungsanordnung eines elektronischen siegels
EP1676141B1 (de) Auswerteschaltung und verfahren zum feststellen und/oder zum lokalisieren fehlerhafter datenworte in einem datenstrom
EP2531949B1 (de) Verfahren zum ausführen einer anwendung
WO2005020075A1 (de) Elektrische diagnoseschaltung sowie verfahren zum testen und/oder zur diagnose einer integrierten schaltung
EP1224547B1 (de) Integrierter elektronischer baustein mit duplizierter kernlogik und hardware-fehlereinspeisung für prüfzwecke

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21701390

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21701390

Country of ref document: EP

Kind code of ref document: A1