DE102019217774A1 - Verfahren zum Herstellen einer Halbleitervorrichtung, Halbleitervorrichtung und Leistungsumwandlungsvorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung, Halbleitervorrichtung und Leistungsumwandlungsvorrichtung Download PDF

Info

Publication number
DE102019217774A1
DE102019217774A1 DE102019217774.3A DE102019217774A DE102019217774A1 DE 102019217774 A1 DE102019217774 A1 DE 102019217774A1 DE 102019217774 A DE102019217774 A DE 102019217774A DE 102019217774 A1 DE102019217774 A1 DE 102019217774A1
Authority
DE
Germany
Prior art keywords
temperature
semiconductor device
housing
grid
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019217774.3A
Other languages
English (en)
Inventor
Kenta NAKAHARA
Akitoshi Shirao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102019217774A1 publication Critical patent/DE102019217774A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C67/00—Shaping techniques not covered by groups B29C39/00 - B29C65/00, B29C70/00 or B29C73/00
    • B29C67/02—Moulding by agglomerating
    • B29C67/04—Sintering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29K—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2063/00—Use of EP, i.e. epoxy resins or derivatives thereof, as moulding material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • B29L2031/3406—Components, e.g. resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/405—Material
    • H01L2224/40505—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

Ein Verfahren zum Herstellen einer Halbleitervorrichtung umfasst ein Vorsehen, in einem Gehäuse, eines isolierenden Substrats mit einer Metallstruktur, eines Halbleiterchips, eines auf den Halbleiterchip aufgebrachten Sintermaterials und eines Anschlusses; ein Vorsehen mehrerer körniger Versiegelungsharze, die von einem im Gehäuse vorgesehenen Gitter getragen werden; ein Heizen eines Inneren des Gehäuses, bis dessen Temperatur eine erste Temperatur erreicht, die höher als eine Raumtemperatur ist, und wodurch ein verdampftes Lösungsmittel des Sintermaterials aus dem Gehäuse über eine Lücke des Gitters und eine Lücke der Versiegelungsharze nah außen freigesetzt wird; und ein Heizen des Inneren des Gehäuses, bis deren Temperatur eine zweite Temperatur erreicht, die höher als die erste Temperatur ist, und wodurch bewirkt wird, dass die geschmolzenen Versiegelungsharze die Lücke des Gitters passieren und ein Harzschicht bilden, die den Halbleiterchip bedeckt.

Description

  • Hintergrund
  • Gebiet
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung, eine Halbleitervorrichtung und eine Leistungsumwandlungsvorrichtung.
  • Allgemeiner Stand der Technik
  • JP 2015-220238A offenbart ein Halbleiter-Leistungsmodul, das ein wärmebeständiges Gehäuse, eine isolierte Leiterplatte, auf der eine Leistungs-Halbleitervorrichtung implementiert ist, einen Kühlkörper in Kontakt mit der isolierten Leiterplatte, um in der isolierten Leiterplatte erzeugte Wärme freizusetzen, ein wärmebeständiges Silikongel, das in das Innere des wärmebeständigen Gehäuses gefüllt ist, und eine Komponente zur Spannungsentlastung in der Ebene umfasst, die in der Nähe einer Seitenwand im wärmebeständigen Gehäuse angeordnet ist. Die Komponente zur Spannungsentlastung in der Ebene ist im wärmebeständigen Silikongel eingebettet, um so zu verhindern, dass das wärmebeständige Silikongel von der Seitenwand abgelöst wird, wenn das wärmebeständige Silikongel aushärtet.
  • Als ein Beispiel muss in einem Fall, in dem eine Halbleitervorrichtung eines Leistungsmoduls oder dergleichen hergestellt werden soll, häufig ein halbfertiges Produkt in jedem Schritt des Herstellungsprozesses bewegt werden, um das halbfertige Produkt in eine Halbleiter-Herstellungseinrichtung zuzuführen und das halbfertige Produkt aus der Halbleiter-Herstellungseinrichtung zu entnehmen. Beispielsweise kann das halbfertige Produkt mittels einer Heizeinrichtung geheizt werden, um einen Halbleiterchip mit einem Anschluss oder einer Metallstruktur mittels eines Lötmetalls zu verbinden, und anschließend wird das halbfertige Produkt aus der Heizeinrichtung entnommen und gekühlt, kann ein Material für ein Versiegelungsharz vorgesehen werden und kann das halbfertige Produkt wieder mittels der Heizeinrichtung geheizt werden, um das Versiegelungsharz zu schmelzen. Infolgedessen muss zum Beispiel, wenn es notwendig ist, dem halbfertigen Produkt, das gerade hergestellt wird, eine Komponente wie etwa ein Versiegelungsharz hinzuzufügen, das halbfertige Produkt, dessen Temperatur erhöht wurde, gekühlt und dann wieder geheizt werden, um dessen Temperatur zu erhöhen, was eine Verkürzung der Zeit, die notwendig ist, um die Halbleitervorrichtung herzustellen, erschwert.
  • Zusammenfassung
  • Die vorliegende Erfindung geht das oben identifizierte Problem an, und eine Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen einer Halbleitervorrichtung, eine Halbleitervorrichtung und eine Leistungsumwandlungsvorrichtung vorzusehen, die es möglich machen, die Zeit, die benötigt wird, um eine Halbleitervorrichtung herzustellen, zu verkürzen.
  • In einigen Beispielen umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Vorsehen, in einem Gehäuse, eines isolierenden Substrats mit einer Metallstruktur, eines Halbleiterchips, eines auf den Halbleiterchip aufgebrachten Sintermaterials und eines Anschlusses, ein Vorsehen mehrerer körniger Versiegelungsharze, die von einem im Gehäuse vorgesehenen Gitter getragen werden, ein Heizen eines Inneren des Gehäuses, bis dessen Temperatur eine erste Temperatur erreicht, die höher als eine Raumtemperatur ist, und wodurch ein verdampftes Lösungsmittel des Sintermaterials aus dem Gehäuse über eine Lücke des Gitters und eine Lücke der Versiegelungsharze nach außen freigesetzt wird, und ein Heizen des Inneren des Gehäuses, bis dessen Temperatur eine zweite Temperatur erreicht, die höher als die erste Temperatur ist, und wodurch bewirkt wird, dass die geschmolzenen Versiegelungsharze die Lücke des Gitters passieren und eine Harzschicht bilden, die den Halbleiterchip bedeckt.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden sich aus der folgenden Beschreibung vollständiger ergeben.
  • Figurenliste
    • 1 ist eine perspektivische Querschnittsansicht einer halbfertigen Halbleitervorrichtung gemäß einer ersten Ausführungsform;
    • 2 ist eine Querschnittsansicht der Halbleitervorrichtung, wo körnige Versiegelungsharze dargestellt sind;
    • 3 ist eine Querschnittsansicht der harzversiegelten Halbleitervorrichtung;
    • 4 ist eine perspektivische Querschnittsansicht einer halbfertigen Halbleitervorrichtung gemäß einer zweiten Ausführungsform;
    • 5 ist eine Querschnittsansicht der Halbleitervorrichtung mit zwei Arten von Versiegelungsharzen;
    • 6 ist eine Querschnittsansicht der Halbleitervorrichtung, deren zwei Arten von Versiegelungsharzen geschmolzen sind;
    • 7 ist eine Draufsicht des Gitters gemäß einer dritten Ausführungsform;
    • 8 ist eine Draufsicht des Gitters gemäß einer vierten Ausführungsform;
    • 9 ist eine perspektivische Querschnittsansicht einer Halbleitervorrichtung, die das Gitter von 8 enthält; und
    • 10 ist ein Blockdiagramm, das ein Leistungsumwandlungssystem veranschaulicht.
  • Detaillierte Beschreibung
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung, die Halbleitervorrichtung und eine Leistungsumwandlungsvorrichtung gemäß Ausführungsformen der vorliegenden Erfindung werden im Folgenden unter Bezugnahme auf die Zeichnungen beschrieben. Die gleichen oder entsprechenden Komponenten sind mit den gleichen Bezugsziffern bezeichnet, und deren detaillierte Erläuterungen werden nicht wiederholt, um Redundanz zu vermeiden.
  • Erste Ausführungsform
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform wird unter Bezugnahme auf 1 bis 3 beschrieben. 1 ist eine perspektivische Querschnittsansicht einer Halbleitervorrichtung, die in deren Herstellungsprozess gerade hergestellt wird. Zuerst wird ein Halbleiterchip 16 an einer Metallstruktur 12c eines isolierenden Substrats 12 befestigt. Beispielsweise wird ein Sintermaterial wie etwa Ag oder Cu oder ein Bondingmaterial 14, das aus einem Lötmetall besteht, auf der Metallstruktur 12c vorgesehen, und der Halbleiterchip 16 wird unter Verwendung des Bondingmaterials 14 an der Metallstruktur 12c befestigt. Das isolierende Substrat 12 kann eine Metallbasisplatte 12a, eine auf der Metallbasisplatte 12a ausgebildete isolierende Schicht 12b und eine auf der isolierenden Schicht 12b ausgebildete Metallstruktur 12c umfassen.
  • Anschließend wird das isolierende Substrat 12 an einem Gehäuse 30 befestigt. Das Gehäuse 30 kann eine Umhüllung mit vier Seiten sein. Das isolierende Substrat 12 wird an der inneren Wand oder dem unteren Ende des Gehäuses 30 befestigt. Die spezifischen Verfahren zum Befestigen des isolierenden Substrats 12 am Gehäuse 30 können eine Verwendung eines Klebstoffs, eine mechanische Anpassung etc. einschließen. Ein Gitter 32 kann vorher am Gehäuse 30 befestigt werden. Das Gitter 32 kann über dem Halbleiterchip 16 im Gehäuse 30 so vorgesehen werden, dass das Gitter 30 dem isolierenden Substrat 12 gegenüberliegt. Als ein Beispiel können das Gitter 32 und der Halbleiterchip 16 parallel zueinander sein. Das Gitter 32 kann als ein Teil des Gehäuses 30 vorgesehen werden. In diesem Fall liegen das Gehäuse 30 und das Gitter 32 in einem Stück miteinander vor und bestehen aus dem gleichen Material. Falls das Gehäuse 30 aus Harz besteht, kann dann beispielsweise das Gitter 32 ebenfalls aus Harz bestehen. Das Gitter 32 kann als eine separate Komponente vorgesehen werden, die vom Gehäuse 30 getrennt ist. In diesem Fall können alle oder kann ein Teil der Enden des Gitters 32 beispielsweise mittels eines Klebstoffs an der inneren Wand des Gehäuses 30 befestigt werden. Es ist auch möglich, eine Rille auszubilden, die sich in einer z-Richtung auf der inneren Wand des Gehäuses 30 erstreckt, um das Gitter 30 in Passsitz mit der Rille zu bringen. 1 stellt solch eine durch gestrichelte Linien virtuell angegebene Rille 30a dar. Die Rille 30a kann auf zumindest einer der inneren Wände des Gehäuses 30 ausgebildet sein.
  • Ein Sintermaterial 18A wie etwa Ag oder Cu wird auf die Verdrahtungsstellen auf dem Halbleiterchip 16 aufgebracht, bevor oder nachdem das isolierende Substrat 12 am Gehäuse 30 befestigt wird. Zur gleichen Zeit werden Sintermaterialien 18B, 18C, 18D auf die Metallstruktur 12c aufgebracht. Diese Sintermaterialien sind als aus Ag oder Cu bestehende Sinterbondingpaste vorgesehen. Ein aus einem beliebigen anderen Material als Ag und Cu bestehendes Sintermaterial kann ebenfalls verwendet werden. Gemäß einem Beispiel kann zumindest eines der Sintermaterialien 18A, 18B, 18C, 18D vorgesehen werden, indem das Sintermaterial in einer zylindrischen Sektion 30A vorgesehen wird, die als Teil des Gehäuses 30 in Kontakt mit dem Gitter 32 vorgesehen ist. Eine Schaltungsverdrahtung kann gebildet werden, indem aus einem Metall wie etwa Cu bestehende Anschlüsse 20, 22, 24 mit den Sintermaterialien 18A, 18B, 18C, 18D in Kontakt gebracht werden.
  • Durch den oben beschriebenen Prozess werden im Inneren des Gehäuses 30 das isolierende Substrat 12 mit der Metallstruktur 12c, der Halbleiterchip 16, das auf den Halbleiterchip 16 aufgebrachte Sintermaterial 18A und die Anschlüsse 20, 22, 24 vorgesehen. Die einzelnen Schritte des oben beschriebenen Prozesses können grundsätzlich mit dem Zweck einer Ausbildung der Schaltungsstruktur in Verbindung gebracht werden.
  • Anschließend werden mehrere körnige Versiegelungsharze in das Gehäuse 30 zugeführt. 2 ist eine Querschnittsansicht der Halbleitervorrichtung, wo die körnigen Versiegelungsharze 40 dargestellt sind. Die Form der Versiegelungsharze 40 ist nicht auf eine spezielle beschränkt. Indes haben die Versiegelungsharze 40 solch eine Größe, dass sie größer als die Öffnung des Gitters 32 ist, um nicht vom Gitter 32 zu fallen. Infolgedessen werden, wenn die Versiegelungsharze 40 in das Gehäuse 30 in der negativen Richtung in der z-Richtung zugeführt werden, die Versiegelungsharze 40 von dem innerhalb des Gehäuses 30 vorgesehenen Gitter 32 getragen.
  • Anschließend wird ein halbfertiges Produkt der oben beschriebenen Halbleitervorrichtung in eine Vorrichtung zur Bearbeitung bei hoher Temperatur wie etwa einen Ofen oder Wiederaufschmelzofen zugeführt und einer thermischen Behandlung bei hoher Temperatur unterzogen, und dadurch werden der Sinterprozess für die Sintermaterialien 18A, 18B, 18C, 18D und der Härtungsprozess für die Versiegelungsharze 40 durchgeführt. Beispielsweise wird die Temperatur der Halbleitervorrichtung stufenlos oder stufenweise erhöht, und die in den Sintermaterialien 18A, 18B, 18C, 18D verwendeten Lösungsmittel werden verdampft. An diesem Punkt werden die verdampften Lösungsmittel der Sintermaterialien über die Lücken des Gitters 30 und die Lücken der Versiegelungsharze 40 aus dem Gehäuse 30 nach außen freigesetzt. Im Kontext des in 2 veranschaulichten Beispiels bewegen sich die verdampften Lösungsmittel aufwärts in der positiven Richtung in der z-Richtung, um aus dem Gehäuse 30 nach außen freigesetzt zu werden. Die Verdampfung der Lösungsmittel und die Freisetzung der verdampften Lösungsmittel werden realisiert, indem das Innere des Gehäuses 30 geheizt wird, bis dessen Temperatur eine erste Temperatur oberhalb der Raumtemperatur erreicht. Als Folge des Sinterprozesses wird der Anschluss 20 an der Metallstruktur 12c befestigt; wird der Anschluss 22 an dem Halbleiterchip 16 und der Metallstruktur 12c befestigt; und wird der Anschluss 24 an der Metallstruktur 12c befestigt. Infolgedessen verschwinden die Lösungsmittel. Es findet kein signifikantes Schmelzen der Versiegelungsharze 40 in einem Zustand statt, in dem das Innere des Gehäuses 30 bei der ersten Temperatur liegt. Gemäß einem Beispiel beträgt die Temperatur, bei der die in den Sintermaterialien 18A, 18B, 18C, 18D verwendeten Lösungsmittel verdampfen, 100°C und kann die erste Temperatur im Bereich von 100°C bis 150°C liegen.
  • Anschließend wird das Innere des Gehäuses 30 geheizt, bis dessen Temperatur eine zweite Temperatur erreicht, die höher als die erste Temperatur ist, um die Versiegelungsharze 40 zu schmelzen. Die zweite Temperatur kann beispielsweise innerhalb des Bereichs von 170°C bis 250°C definiert sein. 3 ist eine Querschnittsansicht der harzversiegelten Halbleitervorrichtung. Die geschmolzenen Versiegelungsharze 40 gelangen durch die Lücken des Gitters 32 und bilden eine Harzschicht 40', die den Halbleiterchip 16 bedeckt. Mit anderen Worten strömen die geschmolzenen Versiegelungsharze 40 aus dem Gitter 32 des Gehäuses 30 nach unten und beginnen auszuhärten, nachdem sie sich auf dem gesamten isolierenden Substrat 12 ausgebreitet haben, und somit werden eine Ausbildung des Versiegelungsharzes durch die Harzschicht 40' und deren Härtung abgeschlossen.
  • Wie oben beschrieben wurde, werden der Sinterprozess und eine Ausbildung und Aushärtung des Versiegelungsharzes durch die Reihe von Schritten des temperaturerhöhenden Prozesses abgeschlossen. Da das Gas, das durch Verdampfung der in den Sintermaterialien 18A, 18B, 18C, 18D verwendeten Lösungsmittel erzeugt wurde, durch die Lücken des Gitters 32 und die Lücken der mehreren körnigen Versiegelungsharze 40 nach außen freigesetzt wird, kann eine Erzeugung von Hohlräumen in der Harzschicht 40' unterdrückt werden. Um diesen Effekt zu erzielen, sollte das Material für die Versiegelungsharze 40 so ausgewählt werden, dass die Versiegelungsharze 40 keine signifikante Verformung bei der Temperatur zeigen, bei der die in den Sintermaterialien 18A, 18B, 18C, 18D verwendeten Lösungsmittel verdampfen. Gemäß einem Beispiel schmelzen, nachdem die Lösungsmittel verdampft sind, die Versiegelungsharze 40 und beginnen zu fließen, wodurch der Harzversiegelungsprozess beginnt, und die Fertigung wird abgeschlossen, indem schließlich das gesamte Innere des Gehäuses 30 mit der Harzschicht 40' versiegelt wird.
  • Beispielsweise kann die Sintertemperatur der Sintermaterialien 18A, 18B, 18C, 18D bis zu 200°C oder höher liegen, woraufhin die Glasübergangstemperatur Tg der Versiegelungsharze 40 erhöht werden kann. Auch kann ein Mangel in der Harzschicht 40' reduziert werden, indem eine Vakuumatmosphäre in einer die Halbleitervorrichtung aufnehmenden Kammer, unmittelbar bevor die Versiegelungsharze 40 zu fließen beginnen, erzeugt wird. Mit anderen Worten trägt es zu einer Reduzierung von Hohlräumen in der Harzschicht 40' bei, den Druck der Atmosphäre um das Gehäuse 30 niedriger als Atmosphärendruck einzurichten, wenn das Innere des Gehäuses 30 geheizt wird, bis dessen Temperatur die zweite Temperatur erreicht. Die Folge von Schritten des oben beschriebenen Heizprozesses kann bei einem niedrigeren Druck als dem Atmosphärendruck oder in einem Vakuumzustand durchgeführt werden.
  • Die Temperaturerhöhungssequenz, um die Temperatur über die erste Temperatur auf die zweite Temperatur zu erhöhen, kann unter Berücksichtigung des Grads des Sinterfortschritts und des Schmelzgrads des Versiegelungsharzes definiert werden. Beispielsweise trägt sie zur Vereinfachung des Prozesses bei, um das Innere des Gehäuses 30 auf die zweite Temperatur zu heizen, ohne das Innere des Gehäuses 30 zu kühlen, nachdem das Innere des Gehäuses 30 geheizt worden ist, bis dessen Temperatur die erste Temperatur erreicht. Das Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform macht es möglich, durch einen vereinfachten Prozess eine sehr zuverlässige Halbleitervorrichtung zu schaffen.
  • Verschiedene Modifikationen können an der Halbleitervorrichtung gemäß der ersten Ausführungsform vorgenommen werden, solange die Halbleitervorrichtung ihre beabsichtigten Merkmale aufweist. Beispielweise ist es auch möglich, nur eines des Sintermaterials 18A, das den Halbleiterchip 16 und den Anschluss 22 miteinander verbindet, und der Sintermaterialien 18B, 18C, 18D, die die Metallstruktur 12c und die Anschlüsse 22, 22, 24 miteinander verbinden, vorzusehen. Das heißt, die Stellen, an denen die Sintermaterialien vorzusehen sind, sind nicht auf spezielle beschränkt. Die Sintermaterialien können verwendet werden, um beliebige geeignete Komponenten innerhalb des Gehäuses miteinander zu verbinden. Das Gitter 32 kann durch einen Klebstoff am Gehäuse 30 befestigt werden oder kann in einen Passsitz mit dem Gehäuse 30 gebracht werden.
  • Da die Verfahren zum Herstellen einer Halbleitervorrichtung und die Halbleitervorrichtungen gemäß den folgenden Ausführungsformen viel mit jenen gemäß der ersten Ausführungsform gemeinsam haben, wird sich eine Beschreibung der folgenden Ausführungsformen auf die Merkmale fokussieren, die von jenen in der ersten Ausführungsform verschieden sind.
  • Zweite Ausführungsform
  • 4 bis 6 sind Diagramme, die das Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform veranschaulichen. Die Halbleitervorrichtung gemäß der zweiten Ausführungsform enthält ein oberes Gitter 50. Das obere Gitter 50 ist auf dem Gitter 32 innerhalb des Gehäuses 30 vorgesehen. Das obere Gitter 50 kann an der inneren Wand des Gehäuses 30 mittels eines Klebstoffs oder Passsitzes damit befestigt sein. Gemäß einem Beispiel ist eine durch das obere Gitter 50 vorgesehene Öffnung größer als die durch das Gitter 32 vorgesehene Öffnung. Während das Gitter 32 ein verhältnismäßig kleines Versiegelungsharz tragen kann, hat das obere Gitter 50 die größere Öffnung und kann ein kleines Versiegelungsharz nicht tragen, kann aber ein verhältnismäßig großes Versiegelungsharz tragen.
  • 5 ist eine Querschnittsansicht des Diagramms einer Halbleitervorrichtung, das einen Zustand veranschaulicht, in dem zwei Versiegelungsharze zweier Arten innerhalb des Gehäuses vorgesehen sind. Gemäß dem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der zweiten Ausführungsform gelangen, wenn die Versiegelungsharze 40A in der negativen Richtung in der z-Richtung in das Gehäuse 30 zugeführt werden, dann die Versiegelungsharze 40A durch das obere Gitter 50, so dass sie mit dem Gitter 32 in Kontakt gebracht und von dem Gitter 32 getragen werden. Danach werden mehrere zusätzliche Versiegelungsharze 40B in der negativen Richtung in der z-Richtung in das Gehäuse 30 zugeführt. Die zusätzlichen Versiegelungsharze 40B sind größer als die Versiegelungsharze 40A und werden von dem oberen Gitter 50 getragen. Gemäß einem Bespiel können die zusätzlichen Versiegelungsharze 40B ein körniges Objekt mit einem höheren Schmelzpunkt als demjenigen der Versiegelungsharze 40A sein. Auf diese Weise werden die vom Gitter 32 getragenen Versiegelungsharze 40A und die vom oberen Gitter 50 getragenen zusätzlichen Versiegelungsharze 40B vorgesehen. Gemäß einem Beispiel kann der Schmelzpunkt der Versiegelungsharze 40A 150°C betragen, während der Schmelzpunkt der zusätzlichen Versiegelungsharze 40B 175°C betragen kann. Die zusätzlichen Versiegelungsharze 40B können auch aus einem Harz bestehen, das weniger wahrscheinlich als die Versiegelungsharze 40A Feuchtigkeit absorbiert. Mit anderen Worten haben die zusätzlichen Versiegelungsharze 40B eine niedrigere Wasserabsorptionsrate als diejenige der Versiegelungsharze 40A. Die physikalischen Eigenschaften des Harzes wie etwa Schmelzpunkt und Wasserabsorptionsrate können auf beliebige geeignete Werte abgestimmt werden, indem beispielsweise Epoxidharz verwendet wird, um die zusätzlichen Versiegelungsharze 40B und die Versiegelungsharze 40A auszubilden, und die Komponenten des Epoxidharzes eingestellt werden. Epoxidharz kann auch verwendet werden, um andere Harze als diejenigen der zweiten Ausführungsform zu bilden.
  • Anschließend wird eine Wärmebehandlung durchgeführt. 5 ist eine Querschnittsansicht der Halbleitervorrichtung, die der Wärmebehandlung noch nicht unterzogen ist. 6 ist eine Querschnittsansicht der Halbleitervorrichtung, die die Wärmebehandlung durchlaufen hat. Wie im Vorhergehenden beschrieben wurde, wird zuerst das Innere des Gehäuses geheizt, bis dessen Temperatur die erste Temperatur erreicht, um den Sinterprozess auszuführen. Die erste Temperatur ist zum Beispiel niedriger als 150°C. An diesem Punkt tritt kein signifikantes Schmelzen des Versiegelungsharzes 40A und des zusätzlichen Versiegelungsharzes 40B auf. Danach wird das Versiegelungsharz 40A geschmolzen, indem das Innere des Gehäuses 30 ohne Kühlen des Inneren des Gehäuses 30 auf die zweite Temperatur geheizt wird. Die zweite Temperatur ist zum Beispiel 150°C oder höher und niedriger als 175°C. Die Harzschicht 40A' wird somit, wie in 6 veranschaulicht, gebildet. Gemäß einem anderen Beispiel kann die zweite Temperatur auch 170°C oder höher und niedriger als 180°C sein, und der Schmelzpunkt des Versiegelungsharzes 40A kann innerhalb dieses Temperaturbereichs definiert sein. Die zweite Temperatur kann als eine beliebige geeignete Temperatur definiert werden, bei der das Versiegelungsharz 40A geschmolzen wird.
  • Die zusätzlichen Versiegelungsharze 40B werden geschmolzen, indem das Innere des Gehäuses 30 auf eine dritte Temperatur geheizt wird, die höher als die zweite Temperatur ist, nachdem das Innere des Gehäuses 30 auf die zweite Temperatur geheizt wurde. Die dritte Temperatur kann 175°C oder höher und 250°C oder niedriger sein. Gemäß einem anderen Beispiel kann die dritte Temperatur als eine Temperatur von 180°C bis 250°C definiert sein, und der Schmelzpunkt der zusätzlichen Versiegelungsharze 40B kann innerhalb dieses Temperaturbereichs definiert sein. Die geschmolzenen zusätzlichen Versiegelungsharze 40B gelangen durch die Lücken des oberen Gitters 50 und die Lücken des Gitters 32 und bilden eine zusätzliche Harzschicht 40B' auf der Harzschicht 40A'. Auf diese Weise wird ermöglicht, eine Harzversiegelung des Inneren des Gehäuses zu verwirklichen, indem die Harzschicht 40A' und die zusätzliche Harzschicht 40B' mit verschiedenen physikalischen Eigenschaften genutzt werden. Da die Wasserabsorptionsrate der zusätzlichen Versiegelungsharze 40B niedriger als diejenige der Versiegelungsharze 40A ist, kann die Feuchtigkeitsbeständigkeit der Vorrichtung verbessert werden, indem die zusätzliche Harzschicht 40B' mit der niedrigeren Wasserabsorptionsrate auf der Oberfläche der Vorrichtung angeordnet wird.
  • Es trägt zu einer Reduzierung von Hohlräumen in zumindest einer der Harzschicht 40A' und der zusätzlichen Harzschicht 40B' bei, den Druck der Atmosphäre um das Gehäuse 30 niedriger als den Atmosphärendruck einzurichten, wenn die Temperatur des Inneren des Gehäuses 30 erhöht wird, bis dessen Temperatur die dritte Temperatur erreicht. Der Prozess wird auch durch Heizen des Inneren des Gehäuses 30 auf die dritte Temperatur ohne Kühlen des Inneren des Gehäuses 30 beschleunigt, nachdem das Innere des Gehäuses 30 geheizt wurde, bis dessen Temperatur die zweite Temperatur erreicht.
  • Die Betriebssicherheit einer Halbleitervorrichtung, die ein Leistungsmodul bildet, kann verbessert werden, indem Versiegelungsharze zweier Arten, die aus verschiedenen Materialien bestehen, in Abhängigkeit von den Arten der Halbleitervorrichtungen eingespritzt und gehärtet werden. Damit die Harzschicht einen Zweischichtaufbau aufweist, wird jedoch, um die zweilagige Harzschicht auszubilden, im Allgemeinen eine längere Zeit als zur Ausbildung einer einlagigen Harzschicht erforderlich sein. Gemäß dem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der zweiten Ausführungsform, wie sie oben beschrieben wurde, wird indes ein Gitter mit einem zweistufigen Aufbau im Gehäuse 30 vorgesehen, und das Versiegelungsharz wird in jede Schicht des Gitters zugeführt, so dass die zweilagige Harzschicht durch eine Reihe von Schritten des Temperaturerhöhungsprozesses leicht gebildet werden kann. Eine Harzschicht mit drei oder mehr Schichten kann durch Erhöhen der Anzahl der Gitter ebenfalls gebildet werden.
  • Da die Lücken des oberen Gitters 50 größer als die Lücken des Gitters 32 ausgebildet sind, kann vom Gitter 32 ein kleines Versiegelungsharz getragen werden und kann vom oberen Gitter 50 ein größeres Versiegelungsharz getragen werden. Das kleine Versiegelungsharz sollte solch eine Größe aufweisen, die sicherstellt, dass ermöglicht wird, dass das Versiegelungsharz durch das obere Gitter 50 gelangt und vom Gitter 32 getragen wird, während das große Versiegelungsharz solch eine Größe aufweisen sollte, dass ermöglicht wird, dass das Versiegelungsharz vom oberen Gitter 50 getragen wird. In der zweiten Ausführungsform sind die zusätzlichen Versiegelungsharze 40B größer als die Versiegelungsharze 40A. Das obere Gitter 50 kann jedoch nicht vorgesehen werden, und die zusätzlichen Versiegelungsharze 40B können auf den Versiegelungsharzen 40A vorgesehen werden, nachdem die Versiegelungsharze 40A vorgesehen wurden. Auch in diesem Fall können die Materialien für die Versiegelungsharze so ausgewählt werden, dass im Prozess einer Temperaturerhöhung die Versiegelungsharze 40A zuerst schmelzen und dann die zusätzlichen Versiegelungsharze 40B schmelzen, so dass das Versiegelungsharz mit dem Zweischichtaufbau vorgesehen werden kann.
  • Dritte Ausführungsform
  • Gemäß einem Verfahren zum Herstellen einer Halbleitervorrichtung und der Halbleitervorrichtung gemäß einer dritten Ausführungsform sind das Gehäuse und das Gitter als zwei separate Komponenten vorgesehen. 7 ist eine Draufsicht, die ein Beispiel der Konfiguration des Gitters 32 gemäß der dritten Ausführungsform veranschaulicht. Eine Vielzahl nicht verbundener Teilbereiche 32a, 32b, 32c, 32d kann im Gitter 32 vorgesehen sein, um einen Anschluss dort hindurchzuführen. Die Größe und die Lage der nicht verbundenen Teilbereiche können wie jeweils geeignet gemäß den Spezifikationen des Produkts bestimmt werden. Solch ein Gitter 32 kann in das Gehäuse 30 vor einem Vorsehen der mehreren Harze in das Gehäuse integriert werden. Beispielsweise kann das Gitter 32 in das Gehäuse 30 integriert werden, nachdem das isolierende Substrat 12 am Gehäuse 30 befestigt wurde, um so das Harz zuzuführen. Ein Vorsehen des Gehäuses und des Gitters als zwei separate Komponenten macht es möglich, ein optimales Gitter vorzusehen, das den physikalischen Eigenschaften der Harze, der internen Form des Leistungsmoduls oder einer Anordnung der Anschlüsse entspricht.
  • Vierte Ausführungsform
  • 8 ist eine Draufsicht, die ein Beispiel der Konfiguration des Gitters 32 veranschaulicht, das in einer Halbleitervorrichtung gemäß einer vierten Ausführungsform verwendet wird. Dieses Gitter 32 weist einen Isolatorteilbereich 32A und einen metallischen Teil 32B auf. Der metallische Teil 32B wird als Verdrahtungsstruktur zum Implementieren einer elektrischen Verdrahtung für das Leistungsmodul genutzt.
  • 9 ist eine perspektivische Querschnittsansicht eines Beispiels der Konfiguration einer Halbleitervorrichtung, die das in 8 veranschaulichte Gitter 32 enthält. Das Gitter 32 ist an der inneren Wand des Gehäuses 30 befestigt. Der metallische Teil 32B ist direkt oder über ein leitfähiges Material mit den Anschlüssen 22A, 22B in Kontakt. Der metallische Teil 32B verbindet den Anschluss 22A und den Anschluss 22B elektrisch miteinander. Da der metallische Teil 32B als Verdrahtungsstruktur fungiert, ist es möglich, ohne Ändern der Form des Gehäuses 30 mit verschiedenen Verdrahtungslayouts entsprechend den Arten konform zu gehen.
  • Im Folgenden werden detailliertere Erläuterungen geliefert. Wenn eine Vielzahl von Leistungsmodulen mit verschiedenen Spannungen oder verschiedenen Stromkapazitäten implementiert werden soll, während sie die gleiche standardisierte äußere Form des Gehäuses aufweisen sollen, werden je nach den Spezifikationen verschiedene Verdrahtungskonfigurationen verlangt. Ein metallischer Draht wird als Verdrahtungskomponente verwendet. Falls ein großer Stromfluss in Betracht gezogen werden muss, kann anstelle eines metallischen Drahts ein aus Kupfer bestehender Metallrahmen verwendet werden. Falls der Metallrahmen in das Gehäuse integriert werden soll, wird es notwendig sein, in Abhängigkeit von den Typen Gehäuse mit verschiedenen Formen vorzusehen, und Formen für die Herstellung von Gehäusen gemäß der der Typenzahl entsprechenden Anzahl werden nötig sein. Beispielsweise wird eine Änderung der Lage des Halbleiterchips in Bezug auf das isolierende Substrat eine Änderung im Verdrahtungslayout und ein neues Gehäuse erforderlich machen.
  • Im Hinblick darauf wird gemäß der vierten Ausführungsform ein Gitter 32 mit einem metallischen Teil 32B, der als Verdrahtungskomponente fungiert, in das Innere des Gehäuses 30 integriert, nachdem das Gehäuse 30 und das isolierende Substrat 12 kombiniert wurden. Da der metallische Teil 32B als eine Verdrahtungskomponente genutzt wird, können Zeit und Mühe, die mit Änderungen der Verdrahtung verbunden sind, reduziert werden, und die Gesamtproduktkosten können reduziert werden. Insbesondere nimmt als ein Beispiel, falls die Anschlüsse, welche ein Metallrahmen sind, vereinfacht werden können, der Freiheitsgrad im Design zu. Der Metallrahmen kann in einem Stück mit dem Gitter geschaffen sein oder kann eine mit dem Gitter kombinierte Komponente sein.
  • Die Merkmale der Verfahren zum Herstellen einer Halbleitervorrichtung und die Halbleitervorrichtungen gemäß den jeweiligen Ausführungsformen, die im Vorhergehenden beschrieben wurden, können wie jeweils anwendbar kombiniert werden. Zum Beispiel kann in einer Konfiguration, in der Gitter in mehreren Stufen vorgesehen werden, ein Teil der Gitter als ein metallischer Teil vorgesehen werden, der als Verdrahtungskomponente genutzt werden kann.
  • Fünfte Ausführungsform
  • Diese Ausführungsform ist eine Art einer Realisierung, in der die Halbleitervorrichtung gemäß den oben beschriebenen ersten bis vierten Ausführungsformen auf einer Leistungsumwandlungsvorrichtung implementiert wird. Während die Leistungsumwandlungsvorrichtung nicht auf eine spezifische Leistungsumwandlungsvorrichtung beschränkt ist, wird im Folgenden ein Beispiel als eine fünfte Ausführungsform beschrieben, in welcher die Halbleitervorrichtung gemäß den oben beschriebenen ersten bis vierten Ausführungsformen auf einem Dreiphasen-Inverter implementiert ist.
  • 10 ist ein Blockdiagramm, das die Konfiguration eines Leistungsumwandlungssystems veranschaulicht, in welchem die Leistungsumwandlungsvorrichtung gemäß dieser Ausführungsform implementiert ist.
  • Das in 10 veranschaulichte Leistungsumwandlungssystem umfasst eine Stromquelle 100, eine Leistungsumwandlungsvorrichtung 200 und eine Last 300. Die Stromquelle 100 ist eine DC-Stromquelle und stellt der Leistungsumwandlungsvorrichtung 200 DC-Leistung bereit. Die Stromquelle 100 kann von verschiedenen Arten einer Stromversorgung gebildet werden. Beispielsweise kann die Stromquelle 100 von einem Gleichstromsystem, einer Solarzelle oder einer Sekundärbatterie gebildet werden oder kann von einer Gleichrichterschaltung gebildet werden, die mit einem Wechselstromsystem oder einem AC/DC-Wandler verbunden ist. Die Stromquelle 100 kann auch von einem DC/DC-Wandler gebildet werden, der von einem Gleichstromsystem abgegebene DC-Leistung in eine vordefinierte elektrische Leistung umwandelt.
  • Die Leistungsumwandlungsvorrichtung 200 ist ein zwischen die Stromquelle 100 und die Last 300 geschalteter Dreiphasen-Inverter. Die Leistungsumwandlungsvorrichtung 200 wandelt von der Stromquelle 100 bereitgestellte DC-Leistung in AC-Leistung um und stellt der Last 300 die AC-Leistung bereit. Die Leistungsumwandlungsvorrichtung 200 enthält, wie in 10 veranschaulicht ist, eine Hauptumwandlungsschaltung 201, die DC-Leistung in AC-Leistung umwandelt und die AC-Leistung abgibt, und eine Steuerschaltung 203, die ein Steuersignal zum Steuern der Hauptumwandlungsschaltung 201 an die Hauptumwandlungsschaltung 201 abgibt.
  • Die Last 300 ist ein Dreiphasen-Elektromotor, der durch die von der Leistungsumwandlungsvorrichtung 200 bereitgestellte AC-Leistung angetrieben wird. Es sollte besonders erwähnt werden, dass die Last 300 nicht auf bestimmte Anwendungen beschränkt ist und ein in verschiedenen elektrischen Vorrichtungen montierter Elektromotor sein kann. Beispielsweise kann die Last 300 als Elektromotor für Hybridfahrzeuge, Elektrofahrzeuge, Schienenfahrzeuge, Aufzüge oder eine Klimaanlage genutzt werden.
  • Im Folgenden werden Details der Leistungsumwandlungsvorrichtung 200 beschrieben. Die Hauptumwandlungsschaltung 201 enthält ein Schaltelement und eine Freilaufdiode (nicht dargestellt). Ein Schalten des Schaltelements bewirkt, dass die von der Stromquelle 100 bereitgestellte DC-Leistung in AC-Leistung umgewandelt wird, und dadurch stellt die Hauptumwandlungsschaltung 201 der Last 300 die AC-Leistung bereit. Während verschiedene Schaltungskonfigurationen als die spezifische Schaltungskonfiguration der Hauptumwandlungsschaltung 201 erwogen werden können, ist die Hauptumwandlungsschaltung 201 gemäß dieser Ausführungsform eine Dreiphasen-Vollbrückenschaltung mit zwei Niveaus, die von sechs Schaltelementen und sechs, mit den jeweiligen Schaltelementen antiparallel verbundenen Freilaufdioden gebildet werden kann. Die Halbleitervorrichtung, die einer jener gemäß den oben beschriebenen ersten bis vierten Ausführungsformen entspricht, ist auf zumindest einem der jeweiligen Schaltelemente und der jeweiligen Freilaufdioden der Hauptumwandlungsschaltung 201 implementiert. Die sechs Schaltelemente sind zu je zwei Schaltelementen miteinander in Reihe verbunden, um die oberen und unteren Arme zu bilden, und jeder der oberen und unteren Arme bildet je eine Phase (U-Phase, V-Phase und W-Phase) der Vollbrückenschaltung. Außerdem sind die Ausgangsanschlüsse der jeweiligen oberen und unteren Arme, d.h. die drei Ausgangsanschlüsse der Hauptumwandlungsschaltung 201, mit der Last 300 verbunden.
  • Die Hauptumwandlungsschaltung 201 enthält auch eine (nicht dargestellte) Ansteuerschaltung, die die Schaltelemente ansteuert; aber die Ansteuerschaltung kann in der Halbleitervorrichtung 202 eingebettet sein oder kann so ausgestaltet sein, dass sie eine Ansteuerschaltung unabhängig von der Halbleitervorrichtung 202 einschließt. Die Ansteuerschaltung erzeugt ein Ansteuersignal zum Ansteuern der Schaltelemente der Hauptumwandlungsschaltung 201 und stellt das Ansteuersignal den Steuerelektroden der Schaltelemente der Hauptumwandlungsschaltung 201 bereit. Konkret gibt die Ansteuerschaltung gemäß einem Steuersignal von der Steuerschaltung 203 (die später beschrieben wird) ein Ansteuersignal, das das Schaltelement in einen freigegebenen Zustand versetzt, und ein Ansteuersignal, das das Schaltelement in einen gesperrten Zustand versetzt, an die Steuerelektroden der Schaltelemente ab. Wenn das Schaltelement in dem freigegebenen Zustand gehalten werden soll, ist das Ansteuersignal ein Spannungssignal (Freigabesignal), das gleich einer Schwellenspannung des Schaltelements oder höher ist. Wenn das Schaltelement im gesperrten Zustand gehalten werden soll, ist das Ansteuersignal ein Spannungssignal (Sperrsignal), das gleich der Schwellenspannung des Schaltelements oder niedriger ist.
  • Die Steuerschaltung 203 steuert das Schaltelement der Hauptumwandlungsschaltung 201 so, dass der Last 300 eine gewünschte elektrische Leistung bereitgestellt wird. Konkret berechnet die Steuerschaltung 203 die Zeit (Freigabezeit), zu der die Schaltelemente der Hauptumwandlungsschaltung 201 in den freigegebenen Zustand versetzt werden sollen, basierend auf der der Last 300 bereitzustellenden elektrischen Leistung. Beispielsweise kann die Hauptumwandlungsschaltung 201 mittels einer PWM-Steuerung, die eine mit der Freigabezeit der Schaltelemente assoziierte Modulation ausführt, gemäß der abzugebenden Spannung gesteuert werden. Außerdem wird zu jedem Zeitpunkt der Steuerbefehl (das Steuersignal) an die Ansteuerschaltung abgegeben, die in der Hauptumwandlungsschaltung 201 enthalten ist, so dass ein Freigabesignal an das Schaltelement abgegeben wird, das in den freigegebenen Zustand versetzt werden soll, und ein Sperrsignal an das Schaltelement abgegeben wird, das in den gesperrten Zustand versetzt werden soll. Die Ansteuerschaltung gibt gemäß dem Steuersignal das Freigabesignal oder das Sperrsignal an die Steuerelektroden der Schaltelemente als das Ansteuersignal ab.
  • Gemäß der Leistungsumwandlungsvorrichtung gemäß dieser Ausführungsform kann, da die Halbleitervorrichtung gemäß den ersten bis vierten Ausführungsformen als das Schaltelement und die Freilaufdiode der Hauptumwandlungsschaltung 201 implementiert werden kann, durch einen vereinfachten Prozess eine sehr zuverlässige Vorrichtung erreicht werden.
  • Während diese Ausführungsform basierend auf dem Beispiel beschrieben wurde, in dem die oben beschriebene Halbleitervorrichtung auf einem Dreiphasen-Inverter mit zwei Niveaus implementiert ist, ist die oben beschriebene Halbleitervorrichtung nicht auf dieses Beispiel beschränkt und kann auf verschiedenen Leistungsumwandlungsvorrichtungen implementiert sein. Gemäß dieser Ausführungsform ist die Leistungsumwandlungsvorrichtung als eine Leistungsumwandlungsvorrichtung mit zwei Niveaus implementiert; sie kann aber als eine Leistungsumwandlungsvorrichtung mit drei Niveaus oder mehr Niveaus implementiert sein. Falls elektrische Leistung einer einphasigen Last bereitgestellt werden soll, kann die oben beschriebene Halbleitervorrichtung auch als ein einphasiger Inverter implementiert sein. Falls die elektrische Leistung einer DC-Last etc. bereitgestellt werden soll, kann dann auch die oben beschriebene Halbleitervorrichtung als ein DC/DC-Wandler oder ein AC/DC-Wandler implementiert sein.
  • Die Leistungsumwandlungsvorrichtung, auf der die oben beschriebene Halbleitervorrichtung implementiert ist, ist auch nicht auf einen Fall beschränkt, in dem die oben beschriebene Last ein Elektromotor ist, sondern sie kann auch beispielsweise als eine Stromversorgungsvorrichtung für eine Elektroerodiermaschine, eine Lasermaschine, eine Kocheinrichtung mit Induktionsheizung oder ein System für eine berührungsfreie Stromversorgung verwendet werden. Die Leistungsumwandlungsvorrichtung kann ferner auch als ein Leistungskonditionierer eines Systems zur Erzeugung von Solarenergie, eines Leistungsspeichersystems etc. genutzt werden.
  • Da das Gitter im Gehäuse vorgesehen wird und das Versiegelungsharz auf dem Gitter vorgesehen wird, wird ermöglicht, den Bondingprozess, um Komponenten miteinander zu verbinden, und den Schmelzprozess zum Schmelzen des Versiegelungsharzes kontinuierlich auszuführen, was im Hinblick auf eine Verkürzung der Zeit, die zur Herstellung einer Halbleitervorrichtung notwendig ist, vorteilhaft ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2015220238 A [0002]

Claims (17)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren aufweist: ein Vorsehen, in einem Gehäuse (30), eines isolierenden Substrats (12) mit einer Metallstruktur (12c), eines Halbleiterchips (16), eines auf den Halbleiterchip (16) aufgebrachten Sintermaterials (18A) und eines Anschlusses (20); ein Vorsehen mehrerer körniger Versiegelungsharze (40), die von einem im Gehäuse (30) vorgesehenen Gitter (32) getragen werden; ein Heizen eines Inneren des Gehäuses (30), bis dessen Temperatur eine erste Temperatur erreicht, die höher als eine Raumtemperatur ist, und wodurch ein verdampftes Lösungsmittel des Sintermaterials (18A) aus dem Gehäuse (30) über eine Lücke des Gitters (32) und eine Lücke der Versiegelungsharze (40) nach außen freigesetzt wird; und ein Heizen des Inneren des Gehäuses (30), bis deren Temperatur eine zweite Temperatur erreicht, die höher als die erste Temperatur ist, und wodurch bewirkt wird, dass die geschmolzenen Versiegelungsharze (40) die Lücke des Gitters (32) passieren und eine Harzschicht (40') bilden, die den Halbleiterchip (16) bedeckt.
  2. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 1, wobei, wenn das Innere des Gehäuses (30) geheizt wird, bis dessen Temperatur die zweite Temperatur erreicht, ein Druck einer Atmosphäre um das Gehäuse (30) herum niedriger als der Atmosphärendruck eingerichtet wird.
  3. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das Sintermaterial (18A) den Halbleiterchip (16) und den Anschluss (22) aneinander bondet.
  4. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei, nachdem das Innere des Gehäuses (30) geheizt worden ist, bis dessen Temperatur die erste Temperatur erreicht, eine Kühlung des Inneren des Gehäuses (30) nicht stattfindet und das Innere des Gehäuses (30) dann geheizt wird, so dass dessen Temperatur die zweite Temperatur erreicht.
  5. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, ferner aufweisend: nachdem die von dem Gitter (32) getragenen Versiegelungsharze (40A) vorgesehen wurden, ein Vorsehen mehrerer körniger zusätzlicher Versiegelungsharze (40B), die von einem oberen Gitter (50) getragen werden, das auf dem Gitter (32) im Gehäuse (30) vorgesehen ist, und einen höheren Schmelzpunkt als denjenigen des Versiegelungsharzes (40A) aufweisen; und nachdem das Innere des Gehäuses (30) geheizt worden ist, bis dessen Temperatur die zweite Temperatur erreicht, ein Heizen des Inneren des Gehäuses (30), bis dessen Temperatur eine dritte Temperatur erreicht, die höher als die zweite Temperatur ist, und wodurch bewirkt wird, dass die geschmolzenen zusätzlichen Versiegelungsharze (40B) durch eine Lücke des oberen Gitters (50) gelangen und eine zusätzliche Harzschicht (40B`) auf der Harzschicht (40A') bilden.
  6. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 5, wobei, wenn das Innere des Gehäuses (30) geheizt wird, bis dessen Temperatur die dritte Temperatur erreicht, ein Druck einer Atmosphäre um das Gehäuse (30) herum niedriger als ein Atmosphärendruck eingerichtet wird.
  7. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 5 oder 6, wobei, nachdem das Innere des Gehäuses (30) geheizt worden ist, bis dessen Temperatur die zweite Temperatur erreicht, eine Kühlung des Inneren des Gehäuses (30) nicht stattfindet und das Innere des Gehäuses (30) dann geheizt wird, bis dessen Temperatur die dritte Temperatur erreicht.
  8. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 5 bis 7, wobei die Lücke des oberen Gitters (50) größer als die Lücke des Gitters (32) ist und die zusätzlichen Versiegelungsharze (40B) größer als die Versiegelungsharze (40A) sind.
  9. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei das Gitter (32) in das Gehäuse (30) integriert wird, bevor die Harze vorgesehen werden.
  10. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 9, wobei das Gitter (32) einen metallischen Teil (32B) aufweist.
  11. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 10, wobei der metallische Teil (32B) direkt oder über ein leitfähiges Material mit dem Anschluss (22A, 22B) in Kontakt ist.
  12. Halbleitervorrichtung, aufweisend: ein Gehäuse (30); ein isolierendes Substrat (12), das eine Metallstruktur (12c) aufweist und am Gehäuse (30) befestigt ist; einen Halbleiterchip (16), der in dem Gehäuse (30) vorgesehen und an der Metallstruktur (12c) befestigt ist; ein Versiegelungsharz (40'), das den Halbleiterchip (16) bedeckt; und ein Gitter (32), das über dem Halbleiterchip (16) im Gehäuse (30) so vorgesehen ist, dass das Gitter (32) dem isolierenden Substrat (12) gegenüberliegt.
  13. Halbleitervorrichtung nach Anspruch 12, wobei das Gitter (32) durch ein Haftmittel am Gehäuse befestigt ist.
  14. Halbleitervorrichtung nach Anspruch 12, wobei das Gitter (32) in einen Passsitz mit dem Gehäuse (30) gebracht ist.
  15. Halbleitervorrichtung nach einem der Ansprüche 12 bis 14, wobei das Gitter (32) einen metallischen Teil (32B) aufweist.
  16. Halbleitervorrichtung nach Anspruch 15, ferner aufweisend einen Anschluss (22A, 22B) direkt oder über ein leitfähiges Material in Kontakt mit dem metallischen Teil (32B).
  17. Leistungsumwandlungsvorrichtung, aufweisend: eine Hauptumwandlungsschaltung (201) mit der Halbleitervorrichtung nach einem der Ansprüche 12 bis 16, wobei die Hauptumwandlungsschaltung (201) eine eingespeiste elektrische Leistung umwandelt und die umgewandelte elektrische Leistung abgibt; und eine Steuerschaltung (203), die ein Steuersignal, das die Hauptumwandlungsschaltung (201) steuert, an die Hauptumwandlungsschaltung (201) abgibt.
DE102019217774.3A 2018-11-28 2019-11-19 Verfahren zum Herstellen einer Halbleitervorrichtung, Halbleitervorrichtung und Leistungsumwandlungsvorrichtung Pending DE102019217774A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-222284 2018-11-28
JP2018222284A JP7070373B2 (ja) 2018-11-28 2018-11-28 半導体装置の製造方法、半導体装置、電力変換装置

Publications (1)

Publication Number Publication Date
DE102019217774A1 true DE102019217774A1 (de) 2020-05-28

Family

ID=70546037

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019217774.3A Pending DE102019217774A1 (de) 2018-11-28 2019-11-19 Verfahren zum Herstellen einer Halbleitervorrichtung, Halbleitervorrichtung und Leistungsumwandlungsvorrichtung

Country Status (4)

Country Link
US (2) US11195770B2 (de)
JP (1) JP7070373B2 (de)
CN (1) CN111243969B (de)
DE (1) DE102019217774A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7070373B2 (ja) * 2018-11-28 2022-05-18 三菱電機株式会社 半導体装置の製造方法、半導体装置、電力変換装置
WO2021221188A1 (ko) * 2020-04-28 2021-11-04 엘지전자 주식회사 신호 처리 장치 및 이를 구비하는 영상표시장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220238A (ja) 2014-05-14 2015-12-07 日産自動車株式会社 パワー半導体モジュール及びその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191605A (ja) * 1997-12-26 1999-07-13 Murata Mfg Co Ltd 電子部品およびその製造方法
WO2002059969A1 (fr) * 2001-01-23 2002-08-01 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur
US20040217472A1 (en) * 2001-02-16 2004-11-04 Integral Technologies, Inc. Low cost chip carrier with integrated antenna, heat sink, or EMI shielding functions manufactured from conductive loaded resin-based materials
JP2003224231A (ja) * 2002-01-29 2003-08-08 Kyocera Corp 回路モジュール
CN100495677C (zh) * 2005-03-29 2009-06-03 松下电器产业株式会社 倒装芯片封装方法及其焊锡点形成方法
EP2127840B1 (de) * 2007-02-02 2019-04-10 Toray Industries, Inc. Prepreg-basismaterial, laminiertes basismaterial, verfahren zur herstellung von prepreg-basismaterial und verfahren zur herstellung von faserverstärktem kunststoff
WO2009031482A1 (en) * 2007-09-07 2009-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101679657B1 (ko) * 2010-09-29 2016-11-25 삼성전자주식회사 유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조
US8906749B2 (en) * 2012-03-28 2014-12-09 Infineon Technologies Ag Method for fabricating a semiconductor device
JP6092644B2 (ja) 2013-02-07 2017-03-08 株式会社ダイワ工業 半導体モジュール
JP6124810B2 (ja) * 2014-01-16 2017-05-10 三菱電機株式会社 パワーモジュール
US9754897B2 (en) * 2014-06-02 2017-09-05 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming electromagnetic (EM) shielding for LC circuits
US9640471B2 (en) * 2015-02-24 2017-05-02 Navitas Semiconductor Inc. Leadless electronic packages for GaN devices
JP7047243B2 (ja) * 2016-02-12 2022-04-05 富士電機株式会社 樹脂組成物および電子部品
CN108701681B (zh) * 2016-02-15 2021-04-27 川斯普公司 屏蔽emi的集成电路封装和及其制造方法
EP3423270A1 (de) * 2016-03-02 2019-01-09 Zephyros Inc. Nicht-kontinuierliche netzstrukturen
US20200075501A1 (en) * 2016-03-31 2020-03-05 Intel Corporation Electromagnetic interference shielding for semiconductor packages using bond wires
CN109314100B (zh) * 2016-04-01 2023-05-26 英特尔公司 具有电磁干扰屏蔽结构的半导体封装
US10600748B2 (en) * 2016-06-20 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
KR102016491B1 (ko) * 2016-10-10 2019-09-02 삼성전기주식회사 팬-아웃 반도체 패키지
US10204842B2 (en) * 2017-02-15 2019-02-12 Texas Instruments Incorporated Semiconductor package with a wire bond mesh
DE112017007415B4 (de) 2017-04-06 2023-01-12 Mitsubishi Electric Corporation Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung
US10510679B2 (en) * 2017-06-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference
KR101933421B1 (ko) * 2017-10-27 2018-12-28 삼성전기 주식회사 팬-아웃 반도체 패키지 모듈
JP7070373B2 (ja) * 2018-11-28 2022-05-18 三菱電機株式会社 半導体装置の製造方法、半導体装置、電力変換装置
KR20200107201A (ko) * 2019-03-06 2020-09-16 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220238A (ja) 2014-05-14 2015-12-07 日産自動車株式会社 パワー半導体モジュール及びその製造方法

Also Published As

Publication number Publication date
US20200168519A1 (en) 2020-05-28
JP2020088227A (ja) 2020-06-04
US11195770B2 (en) 2021-12-07
US20210391231A1 (en) 2021-12-16
CN111243969B (zh) 2024-02-06
JP7070373B2 (ja) 2022-05-18
US11664288B2 (en) 2023-05-30
CN111243969A (zh) 2020-06-05

Similar Documents

Publication Publication Date Title
DE102007049481B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE112011105802B4 (de) Leistungsmodul, elektrischer Leistungswandler und Elektrofahrzeug
DE102016106137B4 (de) Elektronikvorrichtungsgehäuse umfassend eine dielektrische Schicht und ein Kapselungsmaterial
DE102009033321A1 (de) Leistungshalbleitervorrichtung
DE102012106266A1 (de) Stromversorgungsgehäusemodul und Verfahren zur Herstellung eines Stromversorgungsgehäusemoduls
DE112017007415T5 (de) Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung
DE102018221124A1 (de) Leistungschip-Integrationsmodul, Herstellungsverfahren dafür und doppelseitige Kühlleistungsmodul-Baugruppe
WO2014206665A1 (de) Elektrische schaltung und verfahren zum herstellen einer elektrischen schaltung zur ansteuerung einer last
DE102019210172A1 (de) Halbleitervorrichtung, Leistungswandler, Verfahren zum Herstellen einer Halbleitervorrichtung und Verfahren zum Herstellen eines Leistungswandlers
DE112018001741T5 (de) Halbleiteranordnung Verfahren zu dessen Herstellung undLeistungswandlervorrichtung
DE102019217774A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
DE102016206542A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112011105693T5 (de) Halbleitervorrichtung
DE112020006116T5 (de) Körper einer elektrischen schaltung, leistungsumsetzungsvorrichtung und herstellungsverfahren für körper einer elektrischen schaltung
DE102017221961B4 (de) Halbleiterleistungsmodul und leistungsumrichtervorrichtung
DE102018211826A1 (de) Halbleitermodul, Verfahren zu dessen Herstellung und Leistungswandlervorrichtung
DE102019217502B4 (de) Halbleitervorrichtung, elektrische Leistungsumwandlungseinrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014010373A1 (de) Elektronisches Modul für ein Kraftfahrzeug
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
DE102005061016A1 (de) Leistungshalbleitermodul, Verfahren zu seiner Herstellung und Verwendung in einem Schaltnetzteil
DE102019212727B4 (de) Halbleitervorrichtung und elektrische Leistungsumwandlungseinrichtung
DE102011105019B4 (de) Querverbinder für Solarmodule und Verfahren zu dessen Herstellung
DE102020206464A1 (de) Verfahren zur Herstellung eines Halbbrückenmoduls, eines Inverters, Halbbrückenmodul und Inverter
DE102019218672A1 (de) Halbleitervorrichtung und Leistungsumwandlungseinrichtung
DE112018007278T5 (de) Halbleiter-leistungsmodul und leistungswandler

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence