DE102019118480A1 - Integriertes schaltungs-package und verfahren - Google Patents

Integriertes schaltungs-package und verfahren Download PDF

Info

Publication number
DE102019118480A1
DE102019118480A1 DE102019118480.0A DE102019118480A DE102019118480A1 DE 102019118480 A1 DE102019118480 A1 DE 102019118480A1 DE 102019118480 A DE102019118480 A DE 102019118480A DE 102019118480 A1 DE102019118480 A1 DE 102019118480A1
Authority
DE
Germany
Prior art keywords
pad
passive device
conductive
integrated circuit
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019118480.0A
Other languages
English (en)
Other versions
DE102019118480B4 (de
Inventor
Jen-Jui Yu
Hao-Jan Pei
Wei-Yu Chen
Chia-Lun Chang
Hsiu-Jen Lin
Ching-Hua Hsieh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/458,960 external-priority patent/US11121089B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019118480A1 publication Critical patent/DE102019118480A1/de
Application granted granted Critical
Publication of DE102019118480B4 publication Critical patent/DE102019118480B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24265—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Bei einer Ausführungsform weist eine Vorrichtung Folgendes auf: einen integrierten Schaltungs-Die; ein Verkapselungsmaterial, das den integrierten Schaltungs-Die zumindest teilweise verkapselt; eine Umverteilungsstruktur auf dem Verkapselungsmaterial, wobei die Umverteilungsstruktur mit dem integrierten Schaltungs-Die elektrisch verbunden ist und ein Pad aufweist; eine passive Vorrichtung mit einem leitfähigen Verbindungselement, das physisch und elektrisch mit dem Pad verbunden ist; und eine Schutzstruktur, die zwischen der passiven Vorrichtung und der Umverteilungsstruktur angeordnet ist, wobei die Schutzstruktur das leitfähige Verbindungselement umschließt und ein Epoxid-Flussmittel aufweist, wobei in der Schutzstruktur ein Hohlraum angeordnet ist.

Description

  • Prioritätsanspruch und Querverweis
  • Die vorliegende Anmeldung beansprucht die Priorität der am 30. November 2018 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 62/773.482, die durch Bezugnahme aufgenommen ist.
  • Hintergrund
  • Die Halbleiterindustrie hat ein rasches Wachstum auf Grund von ständigen Verbesserungen bei der Integrationsdichte verschiedener elektronischer Komponenten (z. B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) erfahren. Größtenteils ist diese Verbesserung der Integrationsdichte auf wiederholte Reduzierungen der kleinsten Strukturbreite zurückzuführen, wodurch mehr Komponenten auf einer gegebenen Fläche integriert werden können. Da die Nachfrage nach einer Verkleinerung von elektronischen Bauelementen gewachsen ist, ist ein Bedarf an Methoden zum kleineren und kreativeren Packaging für Halbleiter-Dies entstanden. Ein Beispiel für solche Packaging-Systeme ist die Package-on-Package(PoP)-Technologie. Bei einem PoP-Bauelement wird ein oberes Halbleiter-Package auf ein unteres Halbleiter-Package gestapelt, um einen hohen Integrationsgrad und eine hohe Komponentendichte zu erzielen. Die PoP-Technologie ermöglicht die Herstellung von Halbleiter-Bauelementen mit verbesserten Funktionalitäten und kleinen Grundflächen auf einer gedruckten Leiterplatte (PCB).
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • 1 zeigt eine Schnittansicht eines integrierten Schaltungs-Die gemäß einigen Ausführungsformen.
    • Die 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 16, 17, 18, 20 und 21 zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur Herstellung einer Package-Komponente gemäß einigen Ausführungsformen.
    • 19 ist ein Diagramm, das Aspekte einer Wärmebehandlung gemäß einigen Ausführungsformen zeigt.
    • Die 15A, 15B, 15C und 15D zeigen Schnittansichten eines passiven Bauelements gemäß einigen Ausführungsformen.
    • Die 22 und 23 zeigen die Herstellung und Implementierung von Bauelementstapeln gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so hergestellt werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Bei einigen Ausführungsformen wird eine Umverteilungsstruktur hergestellt, und auf einer Oberfläche der Umverteilungsstruktur wird eine Schutzstruktur vorgefüllt. Die Schutzstruktur wird aus einem Epoxid-Flussmittel hergestellt, wird direkt auf Kontaktpads der Umverteilungsstruktur gedruckt und wird nach dem Drucken nicht sofort gehärtet. Ein Bauelement zur Oberflächenmontage (SMD), wie etwa ein passives Bauelement, wird in die ungehärtete Schutzstruktur gepresst, um die Kontaktpads der Umverteilungsstruktur physisch und elektrisch zu verbinden. Außenanschlüsse, wie etwa Löt-Verbindungselemente, werden ebenfalls auf Pads der Umverteilungsstruktur hergestellt. Ein einziger Wärmebehandlungsprozess wird durchgeführt, um gleichzeitig die Schutzstruktur zu härten und die Außenanschlüsse und passive Bauelement-Kontakte aufzuschmelzen. Durch Verzögern des Härtens und durch Durchführen des Härtens gleichzeitig mit dem Aufschmelzen können ein oder mehrere Wärmebehandlungsprozesse entfallen, wodurch die Wafer-Bearbeitungsdauer und die Herstellungskosten gesenkt werden.
  • 1 zeigt eine Schnittansicht eines integrierten Schaltungs-Dies 50 gemäß einigen Ausführungsformen. Der integrierte Schaltungs-Die 50 wird bei der späteren Bearbeitung verkappt, um ein integriertes Schaltungs-Package herzustellen. Der integrierte Schaltungs-Die 50 kann ein Logik-Die, z. B. ein Hauptprozessor (CPU), eine grafische Verarbeitungseinheit (GPU), ein Ein-Chip-System (SoC), ein Anwendungsprozessor (AP), ein Microcontroller usw.; ein Speicher-Die, z. B. ein DRAM-Die (DRAM: dynamischer Direktzugriffsspeicher), ein SRAM-Die (SRAM: statischer Direktzugriffsspeicher) usw.; ein Power-Management-Die, z. B. ein PMIC-Die (PMIC: integrierter Power-Management-Schaltkreis); ein Hochfrequenz-Die (RF-Die); ein Sensor-Die; ein MEMS-Die (MEMS: mikroelektromechanisches System); ein Signalverarbeitungs-Die, z. B. ein DSP-Die (DSP: digitale Signalverarbeitung); ein Front-End-Die, z. B. ein analoger Front-End-Die (AFE-Die); oder dergleichen oder eine Kombination davon sein.
  • Der integrierte Schaltungs-Die 50 kann in einem Wafer hergestellt werden, der unterschiedliche Bauelementbereiche aufweisen kann, die in späteren Schritten vereinzelt werden, um eine Mehrzahl von integrierten Schaltungs-Dies herzustellen. Der integrierte Schaltungs-Die 50 kann mit geeigneten Herstellungsprozessen bearbeitet werden, um integrierte Schaltkreise herzustellen. Der integrierte Schaltungs-Die 50 weist zum Beispiel ein Halbleitersubstrat 52, wie etwa Silizium, das dotiert oder undotiert ist, oder eine aktive Schicht eines Halbleiter-auf-Isolator(SOI)-Substrats auf. Das Halbleitersubstrat 52 kann Folgendes umfassen: andere Halbleitermaterialien, wie etwa Germanium; einen Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, wie etwa SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon. Andere Substrate, wie etwa mehrschichtige oder Gradient-Substrate, können ebenfalls verwendet werden. Das Halbleitersubstrat 52 hat eine aktive Seite (z. B. die Seite, die in 1 nach oben zeigt), die gelegentlich als eine Vorderseite bezeichnet wird, und eine inaktive Seite (z. B. die Seite, die in 1 nach unten zeigt), die gelegentlich als eine Rückseite bezeichnet wird.
  • Auf der Vorderseite des Halbleitersubstrats 52 können Bauelemente 54 hergestellt werden. Die Bauelemente 54 können aktive Bauelemente (z. B. Transistoren, Dioden usw.), Kondensatoren, Widerstände usw. sein. Über der Vorderseite des Halbleitersubstrats 52 ist ein Zwischenschicht-Dielektrikum (ILD) 56 angeordnet. Das ILD 56 umschließt die Bauelemente 54 und kann diese bedecken. Das ILD 56 kann eine oder mehrere dielektrische Schichten aufweisen, die aus Materialien wie Phosphorsilicatglas (PSG), Borsilicatglas (BSG), Borphosphorsilicatglas (BPSG), undotiertem Silicatglas (USG) oder dergleichen hergestellt sind.
  • Durch das ILD 56 erstrecken sich leitfähige Stifte 58, um die Bauelemente 54 physisch und elektrisch zu verbinden. Wenn die Bauelemente 54 zum Beispiel Transistoren sind, können die leitfähigen Stifte 58 Gates und Source-/Drain-Bereiche der Transistoren verbinden. Die leitfähigen Stifte 58 können aus Wolfram, Cobalt, Nickel, Kupfer, Silber, Gold, Aluminium oder dergleichen oder Kombinationen davon hergestellt werden. Über dem ILD 56 und den leitfähigen Stiften 58 ist eine Verbindungsstruktur 60 angeordnet. Die Verbindungsstruktur 60 verbindet die Bauelemente 54 miteinander zu einem integrierten Schaltkreis. Die Verbindungsstruktur 60 kann zum Beispiel durch Metallisierungsstrukturen in dielektrischen Schichten auf dem ILD 56 hergestellt werden. Die Metallisierungsstrukturen umfassen Metallleitungen und Durchkontaktierungen, die in einer oder mehreren dielektrischen Low-k-Schichten hergestellt sind. Die Metallisierungsstrukturen der Verbindungsstruktur 60 sind durch die leitfähigen Stifte 58 mit den Bauelementen 54 elektrisch verbunden.
  • Der integrierte Schaltungs-Die 50 weist weiterhin Pads 62, wie etwa Aluminiumpads, auf, zu denen Außenanschlüsse hergestellt werden. Die Pads 62 sind auf der aktiven Seite des integrierten Schaltungs-Dies 50, wie etwa in und/oder auf der Verbindungsstruktur 60, angeordnet. Eine oder mehrere Passivierungsschichten 64 sind auf dem integrierten Schaltungs-Die 50, wie etwa auf Teilen der Verbindungsstruktur 60 und den Pads 62, angeordnet. Öffnungen verlaufen durch die Passivierungsschichten 64 zu den Pads 62. Die-Verbindungselemente 66, wie etwa leitfähige Säulen (die zum Beispiel aus einem Metall wie Kupfer hergestellt sind), erstrecken sich durch die Öffnungen in den Passivierungsschichten 64 und sind physisch und elektrisch mit jeweiligen der Pads 62 verbunden. Die Die-Verbindungselemente 66 können zum Beispiel durch Plattieren oder dergleichen hergestellt werden. Die Die-Verbindungselemente 66 verbinden die jeweiligen integrierten Schaltkreise des integrierten Schaltungs-Dies 50 elektrisch.
  • Optional können Lotbereiche (z. B. Lotkugeln oder Lötkontakthügel) auf den Pads 62 angeordnet werden. Die Lotkugeln können zum Durchführen einer Chipsondenprüfung (CP-Prüfung) an dem integrierten Schaltungs-Die 50 verwendet werden. Die CP-Prüfung kann an dem integrierten Schaltungs-Die 50 durchgeführt werden, um zu ermitteln, ob der integrierte Schaltungs-Die 50 ein erwiesenermaßen guter Die (KGD) ist. Somit werden nur integrierte Schaltungs-Dies 50, die KGDs sind, weiterbearbeitet und verkappt, und Dies, die die CP-Prüfung nicht bestehen, werden nicht verkappt. Nach der Prüfung können die Lotbereiche in späteren Bearbeitungsschritten entfernt werden.
  • Auf der aktiven Seite des integrierten Schaltungs-Dies 50, wie etwa auf den Passivierungsschichten 64 und den Die-Verbindungselementen 66, kann eine dielektrische Schicht 68 hergestellt werden (oder auch nicht). Die dielektrische Schicht 68 verkapselt die Die-Verbindungselemente 66 seitlich und grenzt seitlich an den integrierten Schaltungs-Die 50 an. Zunächst kann die dielektrische Schicht 68 die Die-Verbindungselemente 66 verdecken, sodass sich die Oberseite der dielektrischen Schicht 68 über den Oberseiten der Die-Verbindungselemente befindet. Bei einigen Ausführungsformen, bei denen Lotbereiche auf den Die-Verbindungselementen 66 angeordnet sind, kann die dielektrische Schicht 68 auch die Lotbereiche verdecken. Alternativ können die Lotbereiche vor dem Herstellen der dielektrischen Schicht 68 entfernt werden.
  • Die dielektrische Schicht 68 kann ein Polymer, wie etwa PBO, Polyimid, Benzocyclobuten (BCB) oder dergleichen; ein Nitrid, wie etwa Siliziumnitrid oder dergleichen; ein Oxid, wie etwa Siliziumoxid, PSG, BSG, BPSG oder dergleichen; oder dergleichen oder eine Kombination davon sein. Die dielektrische Schicht 68 kann zum Beispiel durch Schleuderbeschichtung, Laminierung, chemische Aufdampfung (CVD) oder dergleichen hergestellt werden. Bei einigen Ausführungsformen werden die Die-Verbindungselemente 66 während der Herstellung des integrierten Schaltungs-Dies 50 durch die dielektrische Schicht 68 freigelegt. Bei einigen Ausführungsformen bleiben die Die-Verbindungselemente 66 verdeckt und werden während eines späteren Prozesses zum Verkappen des integrierten Schaltungs-Dies 50 freigelegt. Durch das Freilegen der Die-Verbindungselemente 66 können alle Lotbereiche entfernt werden, die auf den Die-Verbindungselementen 66 vorhanden sein können.
  • Bei einigen Ausführungsformen ist der integrierte Schaltungs-Die 50 ein gestapeltes Bauelement, das mehrere Halbleitersubstrate 52 aufweist. Der integrierte Schaltungs-Die 50 kann zum Beispiel eine Speichervorrichtung, wie etwa ein HMC-Modul (HMC: Hybridspeicherwürfel), ein HBM-Modul (HBM: Speicher mit hoher Bandbreite) oder dergleichen sein, die mehrere Speicher-Dies aufweist. Bei diesen Ausführungsformen weist der integrierte Schaltungs-Die 50 mehrere Halbleitersubstrate 52 auf, die durch Substrat-Durchkontaktierungen (TSVs) miteinander verbunden sind. Die Halbleitersubstrate 52 können jeweils eine Verbindungsstruktur 60 aufweisen (oder auch nicht).
  • Die 2 bis 21 zeigen Schnittansichten von Zwischenstufen während eines Prozesses zur Herstellung einer ersten Package-Komponente 100 gemäß einigen Ausführungsformen. Es sind ein erster Package-Bereich 100A und ein zweiter Package-Bereich 100B dargestellt, und in jedem Package-Bereiche 100A und 100B werden ein oder mehrere der integrierten Schaltungs-Dies 50 zu einem integrierten Schaltungs-Package verkappt. Die integrierten Schaltungs-Packages können auch als integrierte Fan-out-Packages (InFO-Packages) bezeichnet werden.
  • In 2 wird ein Trägersubstrat 102 bereitgestellt, und auf dem Trägersubstrat 102 wird eine Ablöseschicht 104 hergestellt. Das Trägersubstrat 102 kann ein Glas-Trägersubstrat, ein Keramik-Trägersubstrat oder dergleichen sein. Das Trägersubstrat 102 kann ein Wafer sein, sodass mehrere Packages gleichzeitig auf dem Trägersubstrat 102 hergestellt werden können. Die Ablöseschicht 104 kann aus einem Material auf Polymerbasis hergestellt werden, das zusammen mit dem Trägersubstrat 102 von den darüber befindlichen Strukturen, die in späteren Schritten hergestellt werden, entfernt werden kann. Bei einigen Ausführungsformen ist die Ablöseschicht 104 ein durch Wärme ablösbares Material auf Epoxidbasis, das beim Erwärmen sein Haftvermögen verliert, wie etwa ein LTHC-Ablösebelag (LTHC: Licht-Wärme-Umwandlung). Bei anderen Ausführungsformen kann die Ablöseschicht 104 ein Ultraviolett(UV)-Klebstoff sein, der sein Haftvermögen verliert, wenn er mit UV-Licht bestrahlt wird. Die Ablöseschicht 104 kann als eine Flüssigkeit verteilt werden und gehärtet werden, oder sie kann eine Laminatschicht, mit der das Trägersubstrat 102 beschichtet wird, oder dergleichen sein. Die Oberseite der Ablöseschicht 104 kann egalisiert werden und kann ein hohes Maß an Planarität haben.
  • In 3 kann eine rückseitige Umverteilungsstruktur 106 auf der Ablöseschicht 104 hergestellt werden. Bei der dargestellten Ausführungsform weist die rückseitige Umverteilungsstruktur 106 eine dielektrische Schicht 108, eine Metallisierungsstruktur 110 (die gelegentlich als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet wird) und eine dielektrische Schicht 112 auf. Die rückseitige Umverteilungsstruktur 106 ist optional. Bei einigen Ausführungsformen wird statt der rückseitigen Umverteilungsstruktur 106 eine dielektrische Schicht ohne Metallisierungsstrukturen auf der Ablöseschicht 104 hergestellt.
  • Die dielektrische Schicht 108 kann auf der Ablöseschicht 104 hergestellt werden. Eine Unterseite der dielektrischen Schicht 108 kann in Kontakt mit einer Oberseite der Ablöseschicht 104 sein. Bei einigen Ausführungsformen wird die dielektrische Schicht 108 aus einem Polymer hergestellt, wie etwa Polybenzoxazol (PBO), Polyimid, BCB oder dergleichen. Bei anderen Ausführungsformen wird die dielektrische Schicht 108 aus einem Nitrid, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, PSG, BSG, BPSG oder dergleichen; oder dergleichen hergestellt. Die dielektrische Schicht 108 kann mit jedem geeigneten Abscheidungsverfahren, wie etwa Schleuderbeschichtung, CVD, Laminierung oder dergleichen oder einer Kombination davon, hergestellt werden.
  • Die Metallisierungsstruktur 110 kann auf der dielektrischen Schicht 108 hergestellt werden. Als ein Beispiel zum Herstellen der Metallisierungsstruktur 110 wird eine Seed-Schicht über der dielektrischen Schicht 108 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit einer Mehrzahl von Teilschichten sein kann, die aus unterschiedlichen Materialien hergestellt sind. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch physikalische Aufdampfung (PVD) oder dergleichen hergestellt werden. Dann wird auf der Seed-Schicht ein Fotoresist hergestellt, das anschließend strukturiert wird. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur 110. Durch das Strukturieren werden Öffnungen durch das Fotoresist erzeugt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen sein. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, zum Beispiel unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freigelegte Teile der Seed-Schicht zum Beispiel mit einem geeigneten Ätzprozess, wie etwa durch Nass- oder Trockenätzung, entfernt. Die verbliebenen Teile der Seed-Schicht und das leitfähige Material bilden die Metallisierungsstruktur 110.
  • Die dielektrische Schicht 112 kann auf der Metallisierungsstruktur 110 und der dielektrischen Schicht 108 hergestellt werden. Bei einigen Ausführungsformen wird die dielektrische Schicht 112 aus einem Polymer hergestellt, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann und das unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei anderen Ausführungsformen wird die dielektrische Schicht 112 aus einem Nitrid, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, PSG, BSG oder BPSG; oder dergleichen hergestellt. Die dielektrische Schicht 112 kann durch Schleuderbeschichtung, CVD, Laminierung oder dergleichen oder einer Kombination davon hergestellt werden. Die dielektrische Schicht 112 wird dann strukturiert, um Öffnungen 114 zu erzeugen, die Teile der Metallisierungsstruktur 110 freilegen. Das Strukturieren kann mit einem geeigneten Verfahren durchgeführt werden, wie etwa durch Belichten der dielektrischen Schicht 112, wenn die dielektrische Schicht 112 ein lichtempfindliches Material ist, oder durch Ätzen, zum Beispiel durch anisotropes Ätzen. Wenn die dielektrische Schicht 112 ein lichtempfindliches Material ist, kann sie nach dem Belichten entwickelt werden.
  • Es dürfte wohlverstanden sein, dass die rückseitige Umverteilungsstruktur 106 jede Anzahl von dielektrischen Schichten und Metallisierungsstrukturen aufweisen kann. Wenn mehr dielektrische Schichten und Metallisierungsstrukturen hergestellt werden sollen, können Schritte und Prozesse, die vorstehend erörtert worden sind, wiederholt werden. Die Metallisierungsstrukturen können leitfähige Leitungen und leitfähige Durchkontaktierungen umfassen. Die leitfähigen Durchkontaktierungen können während der Herstellung der Metallisierungsstruktur dadurch hergestellt werden, dass die Seed-Schicht und das leitfähige Material der Metallisierungsstruktur in der Öffnung der darunter befindlichen dielektrischen Schicht abgeschieden werden. Die leitfähigen Durchkontaktierungen können daher die verschiedenen leitfähigen Leitungen elektrisch miteinander verbinden.
  • In 4 werden in den Öffnungen 114 Durchkontaktierungen 116 hergestellt, die sich von der obersten dielektrischen Schicht der rückseitigen Umverteilungsstruktur 106 (z. B. der dielektrischen Schicht 112) weg erstrecken. Als ein Beispiel zum Herstellen der Durchkontaktierungen 116 wird eine Seed-Schicht über der rückseitigen Umverteilungsstruktur 106 hergestellt, z. B. auf der dielektrischen Schicht 112 und Teilen der Metallisierungsstruktur 110, die von den Öffnungen 114 freigelegt werden. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit einer Mehrzahl von Teilschichten sein kann, die aus unterschiedlichen Materialien hergestellt sind. Bei einer speziellen Ausführungsform umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird auf der Seed-Schicht ein Fotoresist hergestellt, das anschließend strukturiert wird. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht den leitfähigen Durchkontaktierungen 116. Durch das Strukturieren werden Öffnungen durch das Fotoresist erzeugt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen sein. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, zum Beispiel unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freigelegte Teile der Seed-Schicht zum Beispiel mit einem geeigneten Ätzprozess, wie etwa durch Nass- oder Trockenätzung, entfernt. Die verbliebenen Teile der Seed-Schicht und das leitfähige Material bilden die Durchkontaktierungen 116.
  • In 5 werden die integrierten Schaltungs-Dies 50 mit einem Klebstoff 118 an die dielektrische Schicht 112 angeklebt. In jedem der Package-Bereiche 100A und 100B werden eine gewünschte Art und Anzahl von integrierten Schaltungs-Dies 50 angeklebt. Bei der dargestellten Ausführungsform werden mehrere integrierte Schaltungs-Dies 50, die einen ersten integrierten Schaltungs-Die 50A und einen zweiten integrierten Schaltungs-Die 50B umfassen, zueinander benachbart angeklebt. Der erste integrierte Schaltungs-Die 50A kann ein Logik-Die, wie etwa ein CPU, ein GPU, ein SoC, ein Microcontroller oder dergleichen, sein. Der zweite integrierte Schaltungs-Die 50B kann ein Speicher-Die, wie etwa ein DRAM-Die (DRAM: dynamischer Direktzugriffsspeicher), ein SRAM-Die (SRAM: statischer Direktzugriffsspeicher), ein HMC-Modul, ein HBM-Modul oder dergleichen, sein. Bei einigen Ausführungsformen können die integrierten Schaltungs-Dies 50A und 50B die gleiche Art von Dies, wie etwa SoC-Dies, sein. Der erste integrierte Schaltungs-Die 50A und der zweite integrierte Schaltungs-Die 50B können in Prozessen des gleichen Technologieknotens hergestellt werden, oder sie können in Prozessen unterschiedlicher Technologieknoten hergestellt werden. Zum Beispiel kann der erste integrierte Schaltungs-Die 50A ein Die eines höherentwickelten Prozessknotens als der zweite integrierte Schaltungs-Die 50B sein. Die integrierten Schaltungs-Dies 50A und 50B können unterschiedliche Größen (z. B. unterschiedliche Höhen und/oder Flächeninhalte) haben, oder sie können die gleiche Größe (z. B. die gleichen Höhen und/oder Flächeninhalte) haben. Der Platz, der für die Durchkontaktierungen 116 in den Package-Bereichen 100A und 100B verfügbar ist, kann begrenzt sein, insbesondere wenn die integrierten Schaltungs-Dies 50A und 50B Bauelemente mit einer großen Grundfläche, wie etwa SoCs, aufweisen. Die Verwendung der rückseitigen Umverteilungsstruktur 106 ermöglicht eine bessere Verbindungsanordnung, wenn die Package-Bereiche 100A und 100B nur einen begrenzten Platz haben, der für die Durchkontaktierungen 116 verfügbar ist.
  • Der Klebstoff 118 wird auf Rückseiten der integrierten Schaltungs-Dies 50A und 50B aufgebracht und klebt die integrierten Schaltungs-Dies 50A und 50B an die rückseitige Umverteilungsstruktur 106, wie etwa an die dielektrische Schicht 112, an. Der Klebstoff 118 kann jeder geeignete Klebstoff, ein Epoxid, eine Die-Befestigungsschicht (DAF) oder dergleichen sein. Der Klebstoff 118 kann auf die Rückseiten der integrierten Schaltungs-Dies 50A und 50B oder über der Rückseite des Trägersubstrats 102 aufgebracht werden. Der Klebstoff 118 kann zum Beispiel auf die Rückseiten der integrierten Schaltungs-Dies 50A und 50B aufgebracht werden, bevor die integrierten Schaltungs-Dies 50A und 50B vereinzelt werden.
  • In 6 wird ein Verkapselungsmaterial 120 auf den und um die verschiedenen Komponenten abgeschieden. Nach dem Abscheiden verkapselt das Verkapselungsmaterial 120 die Durchkontaktierungen 116 und die integrierten Schaltungs-Dies 50. Das Verkapselungsmaterial 120 kann eine Formmasse, ein Epoxid oder dergleichen sein. Das Verkapselungsmaterial 120 kann durch Formpressen, Pressspritzen oder dergleichen über dem Trägersubstrat 102 so aufgebracht werden, dass die Durchkontaktierungen 116 und/oder die integrierten Schaltungs-Dies 50 vergraben oder verdeckt werden. Das Verkapselungsmaterial 120 wird außerdem in Spaltbereichen zwischen den integrierten Schaltungs-Dies 50, falls vorhanden, abgeschieden. Das Verkapselungsmaterial 120 kann in einer flüssigen oder halbflüssigen Form aufgebracht werden und anschließend gehärtet werden.
  • In 7 wird ein Planarisierungsprozess an dem Verkapselungsmaterial 120 durchgeführt, um die Durchkontaktierungen 116 und die Die-Verbindungselemente 66 freizulegen. Mit dem Planarisierungsprozess kann auch Material der Durchkontaktierungen 116, der dielektrischen Schicht 68 und/oder der Die-Verbindungselemente 66 entfernt werden, bis die Die-Verbindungselemente 66 und die Durchkontaktierungen 116 freigelegt sind. Nach dem Planarisierungsprozess sind Oberseiten der Durchkontaktierungen 116, der Die-Verbindungselemente 66, der dielektrischen Schicht 68 und des Verkapselungsmaterials 120 koplanar. Der Planarisierungsprozess kann zum Beispiel eine chemisch-mechanische Polierung (CMP), ein Schleifprozess oder dergleichen sein. Bei einigen Ausführungsformen kann die Planarisierung entfallen, zum Beispiel wenn die Durchkontaktierungen 116 und/oder die Die-Verbindungselemente 66 bereits freiliegen.
  • In den 8 bis 12 wird eine vorderseitige Umverteilungsstruktur 122 (siehe 11) über dem Verkapselungsmaterial 120, den Durchkontaktierungen 116 und den integrierten Schaltungs-Dies 50 hergestellt. Die vorderseitige Umverteilungsstruktur 122 umfasst dielektrische Schichten 124, 128, 132 und 136; Metallisierungsstrukturen 126, 130 und 134; und Pads 138A und 138B. Die Metallisierungsstrukturen können auch als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden. Die vorderseitige Umverteilungsstruktur 122 ist als ein Beispiel mit drei Schichten von Metallisierungsstrukturen dargestellt. In der vorderseitigen Umverteilungsstruktur 122 können mehr oder weniger dielektrische Schichten und Metallisierungsstrukturen hergestellt werden. Wenn weniger dielektrische Schichten und Metallisierungsstrukturen hergestellt werden sollen, können später beschriebene Schritte und Prozesse weggelassen werden. Wenn mehr dielektrische Schichten und Metallisierungsstrukturen hergestellt werden sollen, können später beschriebene Schritte und Prozesse wiederholt werden.
  • In 8 wird die dielektrische Schicht 124 auf dem Verkapselungsmaterial 120, den Durchkontaktierungen 116 und den Die-Verbindungselementen 66 abgeschieden. Bei einigen Ausführungsformen wird die dielektrische Schicht 124 aus einem lichtempfindlichen Material, wie etwa PBO, Polyimid, BCB oder dergleichen, hergestellt, das unter Verwendung einer lithografischen Maske strukturiert werden kann. Die dielektrische Schicht 124 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden. Anschließend wird die dielektrische Schicht 124 strukturiert. Durch das Strukturieren werden Öffnungen erzeugt, die Teile der Durchkontaktierungen 116 und der Die-Verbindungselemente 66 freilegen. Das Strukturieren kann mit einem geeigneten Verfahren erfolgen, wie etwa durch Belichten der dielektrischen Schicht 124, wenn sie ein lichtempfindliches Material ist, oder durch Ätzen, zum Beispiel anisotropes Ätzen. Wenn die dielektrische Schicht 124 ein lichtempfindliches Material ist, kann sie nach der Belichtung entwickelt werden.
  • Dann wird die Metallisierungsstruktur 126 hergestellt. Die Metallisierungsstruktur 126 umfasst Leitungsteile (die auch als leitfähige Leitungen bezeichnet werden) auf und entlang der Hauptfläche der dielektrischen Schicht 124. Die Metallisierungsstruktur 126 umfasst weiterhin Durchkontaktierungsteile (die auch als leitfähige Durchkontaktierungen bezeichnet werden), die sich durch die dielektrische Schicht 124 erstrecken, um die Durchkontaktierungen 116 und die integrierten Schaltungs-Dies 50 physisch und elektrisch zu verbinden. Als ein Beispiel zum Herstellen der Metallisierungsstruktur 126 wird eine Seed-Schicht über der dielektrischen Schicht 124 und in den Öffnungen hergestellt, die sich durch die dielektrische Schicht 124 erstrecken. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit einer Mehrzahl von Teilschichten sein kann, die aus unterschiedlichen Materialien hergestellt sind. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird auf der Seed-Schicht ein Fotoresist hergestellt, das anschließend strukturiert wird. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur 126. Durch das Strukturieren werden Öffnungen durch das Fotoresist erzeugt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird dann ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen sein. Die Kombination aus dem leitfähigen Material und darunter befindlichen Teilen der Seed-Schicht bildet die Metallisierungsstruktur 126. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, zum Beispiel unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freigelegte Teile der Seed-Schicht zum Beispiel mit einem geeigneten Ätzprozess, wie etwa durch Nass- oder Trockenätzung, entfernt.
  • In 9 wird die dielektrische Schicht 128 auf der Metallisierungsstruktur 126 und der dielektrischen Schicht 124 abgeschieden. Die dielektrische Schicht 128 kann in einer ähnlichen Weise und aus einem ähnlichen Material wie die dielektrische Schicht 124 hergestellt werden.
  • Dann wird die Metallisierungsstruktur 130 hergestellt. Die Metallisierungsstruktur 130 umfasst Leitungsteile auf und entlang der Hauptfläche der dielektrischen Schicht 128. Die Metallisierungsstruktur 130 umfasst weiterhin Durchkontaktierungsteile, die sich durch die dielektrische Schicht 128 erstrecken, um die Metallisierungsstruktur 126 physisch und elektrisch zu verbinden. Die Metallisierungsstruktur 130 kann in einer ähnlichen Weise und aus einem ähnlichen Material wie die Metallisierungsstruktur 126 hergestellt werden. Bei einigen Ausführungsformen hat die Metallisierungsstruktur 130 eine andere Größe als die Metallisierungsstruktur 126. Zum Beispiel können die leitfähigen Leitungen und/oder Durchkontaktierungen der Metallisierungsstruktur 130 breiter oder dicker als die leitfähigen Leitungen und/oder Durchkontaktierungen der Metallisierungsstruktur 126 sein. Außerdem kann die Metallisierungsstruktur 130 mit einem größeren Rasterabstand als die Metallisierungsstruktur 126 hergestellt werden.
  • In 10 wird die dielektrische Schicht 132 auf der Metallisierungsstruktur 130 und der dielektrischen Schicht 128 abgeschieden. Die dielektrische Schicht 132 kann in einer ähnlichen Weise und aus einem ähnlichen Material wie die dielektrische Schicht 124 hergestellt werden.
  • Dann wird die Metallisierungsstruktur 134 hergestellt. Die Metallisierungsstruktur 134 umfasst Leitungsteile auf und entlang der Hauptfläche der dielektrischen Schicht 132. Die Metallisierungsstruktur 134 umfasst weiterhin Durchkontaktierungsteile, die sich durch die dielektrische Schicht 132 erstrecken, um die Metallisierungsstruktur 130 physisch und elektrisch zu verbinden. Die Metallisierungsstruktur 134 kann in einer ähnlichen Weise und aus einem ähnlichen Material wie die Metallisierungsstruktur 126 hergestellt werden. Die Metallisierungsstruktur 134 ist die oberste Metallisierungsstruktur der vorderseitigen Umverteilungsstruktur 122. Daher sind alle Zwischen-Metallisierungsstrukturen der vorderseitigen Umverteilungsstruktur 122 (z. B. die Metallisierungsstrukturen 126 und 130) zwischen der Metallisierungsstruktur 134 und den integrierten Schaltungs-Dies 50 angeordnet. Bei einigen Ausführungsformen hat die Metallisierungsstruktur 134 eine andere Größe als die Metallisierungsstrukturen 126 und 130. Zum Beispiel können die leitfähigen Leitungen und/oder Durchkontaktierungen der Metallisierungsstruktur 134 breiter oder dicker als die leitfähigen Leitungen und/oder Durchkontaktierungen der Metallisierungsstrukturen 126 und 130 sein. Außerdem kann die Metallisierungsstruktur 134 mit einem größeren Rasterabstand als die Metallisierungsstruktur 130 hergestellt werden.
  • In 11 wird die dielektrische Schicht 136 auf der Metallisierungsstruktur 134 und der dielektrischen Schicht 132 abgeschieden. Die dielektrische Schicht 136 kann in einer ähnlichen Weise und aus einem ähnlichen Material wie die dielektrische Schicht 124 hergestellt werden. Die dielektrische Schicht 136 ist die oberste dielektrische Schicht der vorderseitigen Umverteilungsstruktur 122. Daher sind alle Metallisierungsstrukturen der vorderseitigen Umverteilungsstruktur 122 (z. B. die Metallisierungsstrukturen 126, 130 und 134) zwischen der dielektrischen Schicht 136 und den integrierten Schaltungs-Dies 50 angeordnet. Außerdem sind alle dielektrischen Zwischenschichten der vorderseitigen Umverteilungsstruktur 122 (z. B. die dielektrischen Schichten 124, 128 und 132) zwischen der dielektrischen Schicht 136 und den integrierten Schaltungs-Dies 50 angeordnet.
  • In 12 werden die Pads 138A und 138B auf und durch die dielektrische Schicht 136 hergestellt. Als ein Beispiel zum Herstellen der Pads 138A und 138B kann die dielektrische Schicht 136 strukturiert werden, um Öffnungen zu erzeugen, die Teile der Metallisierungsstruktur 134 freilegen. Das Strukturieren kann mit einem geeigneten Verfahren erfolgen, wie etwa durch Belichten der dielektrischen Schicht 136, wenn sie ein lichtempfindliches Material ist, oder durch Ätzen, zum Beispiel anisotropes Ätzen. Wenn die dielektrische Schicht 136 ein lichtempfindliches Material ist, kann sie nach der Belichtung entwickelt werden. Die Öffnungen für die Pads 138A und 138B können breiter als die Öffnungen für die leitfähigen Durchkontaktierungsteile der Metallisierungsstrukturen 126, 130 und 134 sein. Über der dielektrischen Schicht 136 und in den Öffnungen wird eine Seed-Schicht hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit einer Mehrzahl von Teilschichten sein kann, die aus unterschiedlichen Materialien hergestellt sind. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird auf der Seed-Schicht ein Fotoresist hergestellt, das anschließend strukturiert wird. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht den Pads 138A und 138B. Durch das Strukturieren werden Öffnungen durch das Fotoresist erzeugt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird dann ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen sein. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, zum Beispiel unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freigelegte Teile der Seed-Schicht zum Beispiel mit einem geeigneten Ätzprozess, wie etwa durch Nass- oder Trockenätzung, entfernt. Die verbliebenen Teile der Seed-Schicht und das leitfähige Material bilden die Pads 138A und 138B. Bei Ausführungsformen, bei denen die Pads 138A und 138B anders hergestellt werden, können mehr Fotoresist-Strukturierungsschritte verwendet werden.
  • Bei der dargestellten Ausführungsform sind die Pads 138A größer als die Pads 138B. Zum Beispiel können die Pads 138A eine Breite von etwa 30 µm bis etwa 1000 µm haben, und die Pads 138B können eine Breite von etwa 100 µm bis etwa 760 µm haben. Bei einer anderen Ausführungsform können die Pads 138A kleiner als die Pads 138B sein. Die Pads 138A können zum Verbinden mit passiven Bauelementen 146 zur Oberflächenmontage (siehe 14) verwendet werden, und die Pads 138B können zum Verbinden mit leitfähigen Verbindungselementen 164 (siehe 17) verwendet werden. Es dürfte wohlverstanden sein, dass die Pads 138A und 138B Pads verschiedener Verbindungsarten und Größen sein können. Die Pads 138A und 138B können aber auch die gleiche Größe haben. Bei einigen Ausführungsformen sind die Pads 138A Mikrobumps, und die Pads 138B sind Metallisierungen unter dem Kontakthügel (UBMs). Die Pads 138A und 138B können in unterschiedlichen Prozessen hergestellt werden. Zum Beispiel kann ein erstes Fotoresist mit einer Struktur für die Pads 138A hergestellt werden, ein erster Plattierungsprozess kann an der Struktur des ersten Fotoresists durchgeführt werden, und das erste Fotoresist kann entfernt werden. Dann kann ein zweites Fotoresist mit einer Struktur für die Pads 138B hergestellt werden, ein zweiter Plattierungsprozess kann an der Struktur des zweiten Fotoresists durchgeführt werden, und das zweite Fotoresist kann entfernt werden.
  • In 13 werden Schutzstrukturen 140 auf und um die Pads 138A hergestellt. Bei der dargestellten Ausführungsform sind die Schutzstrukturen 140 jeweils ein einziges zusammenhängendes Material, und sie werden aus einem Epoxid-Flussmittel hergestellt. Bei einer anderen Ausführungsform können die Schutzstrukturen 140 mehrere Materialschichten umfassen. Ein Epoxid-Flussmittel ist ein polymeres Material, das ein Flussmittel zum Herstellen von leitfähigen Verbindungselementen sowie ein Harz zum Verkapseln und Schützen der leitfähigen Verbindungselemente nach der Herstellung enthält. Das Harz kann ein Harz auf Epoxidbasis, ein Harz auf Phenolbasis oder dergleichen sein. Das Flussmittel kann Chlorwasserstoffsäure, Phosphorsäure, Citronensäure, Bromwasserstoffsäure, eine Carbonsäure, eine Aminosäure, ein Salz einer Mineralsäure mit Aminen, oder dergleichen sein. Durch das Herstellen der Schutzstrukturen 140 aus einem Epoxid-Flussmittel entfällt die Verwendung eines Flussmittels, wenn später Bauelemente an den Pads 138A befestigt werden. Die Schutzstrukturen 140 können durch Drucken, Strahlen oder Verteilen des Epoxid-Flussmittels auf den Pads 138A mit (oder ohne) eine Schablone 142 hergestellt werden. Die Schablone 142 hat Öffnungen 144, die Zielbereichen entsprechen, in denen das Epoxid-Flussmittel abgegeben werden soll. Durch Verwenden von vorgeformten Schutzstrukturen 140 entfällt auch die Notwendigkeit, eine Unterfüllung unter später angebrachten Bauelementen zu formen. Die Schutzstrukturen 140 können schneller mit der Schablone 142 als mit einem Kapillarfluss-Verfahren zum Herstellen einer Unterfüllung gedruckt werden. Die Bearbeitungszeit zum Herstellen der ersten Package-Komponente 100 kann dadurch verkürzt werden. Außerdem wird das Epoxid-Flussmittel nicht sofort nach dem Verteilen gehärtet. Vielmehr wird der Härtungsprozess verschoben und wird gleichzeitig mit einem Aufschmelzprozess für später hergestellte aufschmelzbare Materialien durchgeführt. Dadurch können ein oder mehrere Wärmebehandlungsprozesse entfallen, und die ungehärteten Schutzstrukturen 140 sind viskos, sodass sie problemlos geformt und als ein Klebstoff während der Bearbeitung verwendet werden können.
  • In 14 werden passive Bauelemente 146 an den Pads 138A befestigt. Die 15A bis 15D sind Detailansichten eines Bereichs 10 der ersten Package-Komponente 100 gemäß verschiedenen Ausführungsformen. Die 15A bis 15D zeigen weitere Einzelheiten der passiven Bauelemente 146 und werden in Verbindung mit 14 beschrieben. Die passiven Bauelemente 146 umfassen ein oder mehrere passive Bauelemente in einer Hauptstruktur der passiven Bauelemente 146. Die Hauptstruktur kann ein Substrat und/oder ein Verkapselungsmaterial aufweisen. Bei den Ausführungsformen mit einem Substrat kann das Substrat ein Halbleitersubstrat, wie etwa dotiertes oder undotiertes Silizium, oder eine aktive Schicht eines SOI-Substrats sein. Das Halbleitersubstrat kann Folgendes umfassen: ein anderes Halbleitermaterial, wie etwa Germanium; einen Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, wie etwa SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon. Andere Substrate, wie etwa mehrschichtige oder Gradient-Substrate, können ebenfalls verwendet werden. Die passiven Bauelemente können einen Kondensator, einen Widerstand, einen Induktor oder dergleichen oder eine Kombination davon umfassen. Die passiven Bauelemente können in und/oder auf dem Halbleitersubstrat und/oder in dem Verkapselungsmaterial hergestellt werden und können durch Verbindungsstrukturen, die zum Beispiel von Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten auf der Hauptstruktur gebildet werden, miteinander verbunden werden, um die passiven Bauelementen 146 herzustellen. Die passiven Bauelemente 146 können Bauelemente zur Oberflächenmontage (SMDs), integrierte passive Bauelemente (IPDs) mit zwei Anschlüssen, IPDs mit mehreren Anschlüssen oder andere Arten von passiven Bauelementen sein. Auf den passiven Bauelementen 146, und mit diesen verbunden, werden Pads 148 hergestellt, zu denen Außenanschlüsse hergestellt werden. Die Pads 148 können z. B. Mikrobumps sein. An Enden der Pads 148 werden leitfähige Verbindungselemente 150 hergestellt, die z. B. ein aufschmelzbares Material aufweisen. Die leitfähigen Verbindungselemente 150 können auch als aufschmelzbare Verbindungselemente bezeichnet werden.
  • Die passiven Bauelemente 146 können zum Beispiel unter Verwendung eines Pick-and-Place-Geräts an der vorderseitigen Umverteilungsstruktur 122 befestigt werden. Die Pads 138A und 148 werden während der Platzierung justiert. Die passiven Bauelemente 146 werden in die ungehärteten Schutzstrukturen 140 gepresst, sodass die Pads 148 und die leitfähigen Verbindungselemente 150 in die ungehärteten Schutzstrukturen 140 hinein reichen und von diesen umschlossen werden. Die ungehärteten Schutzstrukturen 140 kleben die passiven Bauelemente 146 an die vorderseitige Umverteilungsstruktur 122 an. Die ungehärteten Schutzstrukturen 140 können sich nicht entlang Seitenwänden 146S der passiven Bauelemente 146 erstrecken, sodass die Seitenwände 146S der passiven Bauelemente 146 zum Beispiel nicht das Material der ungehärteten Schutzstrukturen 140 aufweisen können. Die Schutzstrukturen 140 haben einen Hauptteil 140B und Übergangsteile 140F. Wie vorstehend dargelegt worden ist, wird der Härtungsprozess für die Schutzstrukturen 140 verschoben und wird mit einem späteren Aufschmelzschritt kombiniert. Durch Weggelassen des Wärmebehandlungsprozesses auf dieser Bearbeitungsstufe können die Übergangsteile 140F der Schutzstrukturen 140 verkürzt werden. Bei einigen Ausführungsformen haben die Übergangsteile 140F eine Länge L1 von etwa 1 µm bis etwa 200 µm. Durch Verkürzen der Länge L1 der Übergangsteile 140F kann der Mindestabstand zwischen benachbarten passiven Bauelementen 146 (oder benachbarten Pads 138B) um bis zu 200 µm reduziert werden. Bei einigen Ausführungsformen beträgt der Abstand zwischen benachbarten passiven Bauelementen 146 (oder benachbarten Pads 138B) etwa 100 µm bis zu 600 µm, z. B. etwa 150 µm. Somit kann die Gesamt-Grundfläche der passiven Bauelemente 146 reduziert werden, wodurch die Schaltungstrassierung der vorderseitigen Umverteilungsstruktur 122 verbessert wird.
  • Das viskose Material der ungehärteten Schutzstrukturen 140 hat eine hohe Oberflächenspannung, und daher können Hohlräume 152 zwischen benachbarten der leitfähigen Verbindungselemente 150 während der Platzierung entstehen. Bei einigen Ausführungsformen (siehe z. B. 15A) trennen die Schutzstrukturen 140 die Hohlräume 152 von den passiven Bauelementen 146, der dielektrischen Schicht 136, den leitfähigen Verbindungselementen 150 und den Pads 138A und 148. Bei einigen Ausführungsformen (siehe z. B. 15B) trennen die Schutzstrukturen 140 die Hohlräume 152 von den passiven Bauelementen 146 und der dielektrischen Schicht 136, und die Hohlräume 152 legen Oberflächen der leitfähigen Verbindungselemente 150 und der Pads 138A und 148 frei. Bei einigen Ausführungsformen (siehe z. B. 15C) trennen die Schutzstrukturen 140 die Hohlräume 152 von den leitfähigen Verbindungselementen 150 und den Pads 138A und 148, und die Hohlräume 152 legen Oberflächen der passiven Bauelemente 146 und der dielektrischen Schicht 136 frei. Bei einigen Ausführungsformen (siehe z. B. 15D) legen die Hohlräume 152 Oberflächen der passiven Bauelemente 146, der dielektrischen Schicht 136, der leitfähigen Verbindungselemente 150 und der Pads 138A und 148 frei.
  • Die 15A bis 15D zeigen zwar die Schutzstrukturen 140 als Schutzstrukturen, die jeweils nur einen Hohlraum 152 haben, aber es dürfte wohlverstanden sein, dass die Schutzstrukturen 140 jeweils mehrere Hohlräume 152 haben können. Außerdem zeigen die 15A bis 15D den einzigen Hohlraum 152 zwar als einen Hohlraum, der sich in der Mitte jeder Schutzstruktur 140 befindet, aber es dürfte wohlverstanden sein, dass die Hohlräume 152 auch an anderen Positionen angeordnet werden können. Zum Beispiel können die Hohlräume 152 in der Mitte der Schutzstrukturen 140 oder entlang Rändern der Schutzstrukturen 140 angeordnet werden.
  • In 16 wird ein Flussmittel 154 auf den Pads 138B abgeschieden. Das Flussmittel 154 wird während eines Reinigungsprozesses zum Desoxidieren von Oberflächen der Pads 138B abgeschieden. Das Flussmittel 154 ist von dem Epoxid-Flussmittel der Schutzstrukturen 140 verschieden. Zum Beispiel kann das Flussmittel 154 ein Nicht-Epoxid-Flussmittel sein. Bei einigen Ausführungsformen ist das Flussmittel 154 Wasser, Chlorwasserstoffsäure, Phosphorsäure, Citronensäure, Bromwasserstoffsäure, eine Carbonsäure, eine Aminosäure, ein Salz einer Mineralsäure mit Aminen, oder dergleichen. Das Flussmittel 154 kann auf den Pads 138B mit einer Schablone 156 verteilt werden. Die Schablone 156 hat Öffnungen 158, die Zielbereichen entsprechen, in denen das Flussmittel 154 abgegeben werden soll (z. B. entsprechend der Struktur der Pads 138B). Die Schablone 156 hat außerdem Aussparungen 160, die den passiven Bauelementen 146 entsprechen. Die Aussparungen 160 der Schablone 156 bedecken die passiven Bauelemente 146 während des Reinigungsprozesses, sodass die passiven Bauelemente 146 in den Aussparungen 160 angeordnet werden und während des Verteilens des Flussmittels 154 geschützt werden (z. B. nicht von dem Flussmittel 154 kontaktiert werden).
  • In 17 wird ein aufschmelzbares Material 162 auf dem Flussmittel 154 abgeschieden. Das aufschmelzbare Material 162 kann Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn oder dergleichen oder Kombinationen davon umfassen. Bei einigen Ausführungsformen ist das aufschmelzbare Material 162 Lot, das mit Verfahren wie Aufdampfung, Elektroplattierung, Drucken, Lotübertragung, Kugelplatzierung oder dergleichen hergestellt werden kann. Bei einigen Ausführungsformen wird nach dem Abscheiden des aufschmelzbaren Materials 162 ein Reparaturprozess durchgeführt. Während des Reparaturprozesses wird fehlerhaftes oder fehlendes aufschmelzbares Material 162 identifiziert und ersetzt. Das aufschmelzbare Material 162 kann auch als aufschmelzbare Verbindungselemente bezeichnet werden.
  • In 18 werden leitfähige Verbindungselemente 164 durch Aufschmelzen des aufschmelzbaren Materials 162 auf den Pads 138B hergestellt. Die resultierenden leitfähigen Verbindungselemente 164 können BGA-Verbindungselemente (BGA: Kugelgitter-Array), Lotkugeln oder dergleichen sein. Bei einigen Ausführungsformen wird ein einziger Wärmebehandlungsprozess durchgeführt, um gleichzeitig die Schutzstrukturen 140 zu härten, die leitfähigen Verbindungselemente 150 aufzuschmelzen und das aufschmelzbare Material 162 aufzuschmelzen. Einzelheiten zu dem Wärmebehandlungsprozess werden später bei 19 erörtert. Nach dem Wärmebehandlungsprozess verbinden die leitfähigen Verbindungselemente 150 die passiven Bauelemente 146 physisch und elektrisch mit der vorderseitigen Umverteilungsstruktur 122. Außerdem wird das aufschmelzbare Material 162 mit dem Wärmebehandlungsprozess in die gewünschten Kontakthügelformen gebracht, sodass die leitfähigen Verbindungselemente 164 entstehen. Das Flussmittel 154 kann während des Wärmebehandlungsprozesses verbrannt und/oder verdampft werden, wodurch das Flussmittel 154 entfernt wird. Schließlich werden die Schutzstrukturen 140 mit dem Wärmebehandlungsprozess gehärtet, sodass gesonderte Härtungsprozesse (z. B. nach dem Aufschmelzen) entfallen können. Die gehärteten Schutzstrukturen 140 schützen die leitfähigen Verbindungselemente 150 und die Pads 138A und 148, sodass die Notwendigkeit entfällt, eine Unterfüllung unter den passiven Bauelementen 146 herzustellen. Dadurch können ein Formungs- und ein Härtungsschritt für die Unterfüllung vermieden werden, wodurch die Bearbeitungsdauer zum Herstellen der ersten Package-Komponente 100 verkürzt wird. Somit können die Herstellungskosten gesenkt werden.
  • 19 ist ein Diagramm, das die Temperatur und die Dauer des Wärmebehandlungsprozesses gemäß einigen Ausführungsformen zeigt. Der Wärmebehandlungsprozess wird bei mehreren unterschiedlichen Temperaturen durchgeführt. Zunächst wird die Temperatur von einer Anfangstemperatur T0 (z. B. Raumtemperatur) auf eine erste Temperatur T1 von etwa 150 °C erhöht. Dann wird die Temperatur über einen Zeitraum t1 von etwa 30 s bis etwa 180 s auf eine zweite Temperatur T2 von etwa 200 °C erhöht. Der Anstieg von T1 auf T2 kann nicht-linear sein. Dann wird die Temperatur weiter auf eine Temperatur T3 von etwa 217 °C erhöht und dann noch weiter auf eine Temperatur T4 von etwa 260 °C erhöht. Das Aufschmelzen des aufschmelzbaren Materials 162 erfolgt bei einer Temperatur von 217 °C bis 260 °C, und das Härten der Schutzstrukturen 140 erfolgt während des Aufschmelzprozesses. Die Temperatur wird für einen Gesamt-Zeitraum t2 von etwa 30 s bis etwa 150 s über der Mindest-Aufschmelztemperatur T3 gehalten, und die Temperatur wird für einen maximalen Zeitraum von etwa 20 s bis etwa 100 s auf der Höchst-Aufschmelztemperatur T4 gehalten. Die Temperatur sinkt dann zurück auf die Anfangstemperatur T0 , wenn das aufschmelzbare Material 162 abkühlt. Die Geschwindigkeit des Anstiegs von der Mindest-Aufschmelztemperatur T3 auf die Höchst-Aufschmelztemperatur T4 kann bis zu etwa 3 °C/s betragen, und die Geschwindigkeit der Abnahme von der Höchst-Aufschmelztemperatur T4 auf die Mindest-Aufschmelztemperatur T3 kann bis zu etwa 6 °C/s betragen. Die Gesamtzeit, die zwischen der Anfangstemperatur T0 und der Höchst-Aufschmelztemperatur T4 vergeht, kann bis zu 8 min betragen.
  • In 20 wird eine Trägersubstrat-Ablösung durchgeführt, um das Trägersubstrat 102 von der rückseitigen Umverteilungsstruktur 106, z. B. der dielektrischen Schicht 108, abzulösen. Bei einigen Ausführungsformen umfasst das Ablösen ein Projizieren von Licht, wie etwa Laserlicht oder UV-Licht, auf die Ablöseschicht 104, sodass sich die Ablöseschicht 104 durch die Wärme des Lichts zersetzt und das Trägersubstrat 102 entfernt werden kann. Die Struktur wird dann gewendet und auf einem Band platziert.
  • In 21 werden leitfähige Verbindungselemente 166 so hergestellt, dass sie sich durch die dielektrische Schicht 108 erstrecken, um die Metallisierungsstruktur 110 zu kontaktieren. Durch die dielektrische Schicht 108 werden Öffnungen erzeugt, um Teile der Metallisierungsstruktur 110 freizulegen. Die Öffnungen können zum Beispiel durch Laserbohren, Ätzen oder dergleichen erzeugt werden. In den Öffnungen werden die leitfähigen Verbindungselemente 166 hergestellt. Bei einigen Ausführungsformen weisen die leitfähigen Verbindungselemente 166 ein Flussmittel auf, und sie werden in einem Flussmittel-Tauchprozess hergestellt. Bei einigen Ausführungsformen weisen die leitfähigen Verbindungselemente 166 eine leitfähige Paste, wie etwa Lotpaste, Silberpaste oder dergleichen, auf, die in einem Druckprozess verteilt wird. Bei einigen Ausführungsformen werden die leitfähigen Verbindungselemente 166 in einer ähnlichen Weise wie die leitfähigen Verbindungselemente 164 hergestellt, und sie können aus dem gleichen Material wie diese hergestellt werden.
  • Die 22 und 23 zeigen die Herstellung und Implementierung von Bauelementstapeln gemäß einigen Ausführungsformen. Die Bauelementstapel werden aus den integrierten Schaltungs-Packages hergestellt, die in der ersten Package-Komponente 100 hergestellt sind. Die Bauelementstapel können auch als Package-on-Package-Strukturen (PoP-Strukturen) bezeichnet werden.
  • In 22 werden zweite Package-Komponenten 200 mit der ersten Package-Komponente 100 verbunden. In jedem der Package-Bereiche 100A und 100B wird eine der zweiten Package-Komponenten 200 verbunden, um einen integrierten Schaltungs-Bauelementstapel in jedem Bereich der ersten Package-Komponente 100 herzustellen.
  • Die zweiten Package-Komponenten 200 weisen ein Substrat 202 und einen oder mehrere Dies auf, die mit dem Substrat 202 verbunden sind. Bei der dargestellten Ausführungsform sind die Dies Stapel-Dies 210A und 210B. Bei einigen Ausführungsformen können die Dies (oder Stapel-Dies) so nebeneinander angeordnet werden, dass sie mit der gleichen Fläche des Substrats 202 verbunden sind. Das Substrat 202 kann aus einem Halbleitermaterial, wie etwa Silizium, Germanium, Diamant oder dergleichen, hergestellt werden. Bei einigen Ausführungsformen können auch Verbundmaterialien, wie etwa Siliziumgermanium, Siliziumcarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumcarbid, Galliumarsenphosphid, Galliumindiumphosphid, Kombinationen davon oder dergleichen, verwendet werden. Außerdem kann das Substrat 202 ein Silizium-auf-Isolator(SOI-Substrat) sein. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, wie etwa epitaxialem Silizium, Germanium, Siliziumgermanium, SOI, Siliziumgermanium auf Isolator (SGOI) oder Kombinationen davon. Das Substrat 202 basiert bei einer alternativen Ausführungsform auf einem isolierenden Kern, wie etwa einem Kern aus glasfaserverstärktem Harz. Ein beispielhaftes Kernmaterial ist Glasfaser-Harz, wie etwa FR4. Alternativen für das Kernmaterial sind Bismaleimid-Triazin(BT)-Harz oder andere Leiterplatten(PCB)-Materialien oder -Schichten. Aufbauschichten, wie etwa eine Ajinomoto-Aufbauschicht (ABF), oder andere Schichtstoffe können ebenfalls für das Substrat 202 verwendet werden.
  • Das Substrat 202 kann aktive und passive Bauelemente (nicht dargestellt) aufweisen. Es können viele verschiedene Bauelemente, wie etwa Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen, verwendet werden, um die konstruktiven und funktionellen Anforderungen an den Entwurf für die zweiten Package-Komponenten 200 zu erfüllen. Die Bauelemente können mit allen geeigneten Verfahren hergestellt werden.
  • Das Substrat 202 kann außerdem Metallisierungsschichten (nicht dargestellt) und leitfähige Durchkontaktierungen 208 aufweisen. Die Metallisierungsschichten können über den aktiven und passiven Bauelementen hergestellt werden, und sie sind so konzipiert, dass sie die verschiedenen Bauelemente zu einer funktionellen Schaltungsanordnung verbinden. Die Metallisierungsschichten können aus wechselnden Schichten aus einem Dielektrikum (z. B. einem dielektrischen Low-k-Material) und einem leitfähigen Material (z. B. Kupfer) hergestellt werden, wobei Durchkontaktierungen die Schichten aus leitfähigem Material miteinander verbinden und mit jedem geeigneten Verfahren (wie etwa Abscheidung, Single-Damascene-Prozess, Dual-Damascene-Prozess oder dergleichen) hergestellt werden können. Bei einigen Ausführungsformen weist das Substrat 202 im Wesentlichen keine aktiven und passiven Bauelemente auf.
  • Auf einer ersten Seite des Substrats 202 können Bondpads 204 zum Verbinden mit den Stapel-Dies 210A und 210B angeordnet sein, und auf einer zweiten Seite des Substrats 202, die der ersten Seite des Substrats 202 gegenüberliegt, können Bondpads 206 zum Verbinden mit den leitfähigen Verbindungselementen 166 angeordnet sein. Bei einigen Ausführungsformen werden die Bondpads 204 und 206 durch Erzeugen von Aussparungen in dielektrische Schichten (nicht dargestellt) auf der ersten und der zweiten Seite des Substrats 202 hergestellt. Die Aussparungen können so erzeugt werden, dass die Bondpads 204 und 206 in die dielektrischen Schichten eingebettet werden können. Bei anderen Ausführungsformen können die Aussparungen weggelassen werden, da die Bondpads 204 und 206 auf der dielektrischen Schicht hergestellt werden können. Bei einigen Ausführungsformen weisen die Bondpads 204 und 206 eine dünne Seed-Schicht auf, die aus Kupfer, Titan, Nickel, Gold, Palladium oder dergleichen oder einer Kombination davon hergestellt ist. Das leitfähige Material der Bondpads 204 und 206 kann über der dünnen Seed-Schicht abgeschieden werden. Das leitfähige Material kann durch elektrochemische Plattierung, stromlose Plattierung, CVD, Atomlagenabscheidung (ALD), PVD oder dergleichen oder eine Kombination davon abgeschieden werden. Bei einer Ausführungsform ist das leitfähige Material der Bondpads 204 und 206 Kupfer, Wolfram, Aluminium, Silber, Gold oder dergleichen oder eine Kombination davon.
  • Bei einer Ausführungsform sind die Bondpads 204 und 206 UBMs, die drei Schichten aus leitfähigen Materialien aufweisen, wie etwa eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel. Andere Anordnungen von Materialien und Schichten, wie etwa eine Anordnung Chrom / Chrom-Kupfer-Legierung / Kupfer / Gold, eine Anordnung Titan / Titan-Wolfram / Kupfer oder eine Anordnung Kupfer / Nickel / Gold, können ebenfalls zum Herstellen der Bondpads 204 und 206 verwendet werden. Alle geeigneten Materialien oder Materialschichten, die für die Bondpads 204 und 206 verwendet werden können, sollen vollständig innerhalb des Schutzumfangs der vorliegenden Anmeldung liegen. Bei einigen Ausführungsformen verlaufen die Durchkontaktierungen 208 durch das Substrat 202, und sie verbinden mindestens eines der Bondpads 204 mit mindestens einem der Bondpads 206.
  • Bei der dargestellten Ausführungsform werden die Stapel-Dies 210A und 210B durch Drahtverbindungen 212 mit dem Substrat 202 verbunden, aber es können auch andere Verbindungen, wie etwa leitfähige Kontakthügel, verwendet werden. Bei einer Ausführungsform sind die Stapel-Dies 210A und 210B gestapelte Speicher-Dies. Zum Beispiel können die Stapel-Dies 210A und 210B Speicher-Dies sein, wie etwa LP-DDR-Speichermodule (LP: Kleinleistung; DDR: doppelte Datenrate), z. B. LPDDR1-, LPDDR2-, LPDDR3-, LPDDR4- oder ähnliche Speichermodule.
  • Die Stapel-Dies 210A und 210B und die Drahtverbindungen 212 können mit einem Formmaterial 214 verkapselt werden. Das Formmaterial 214 kann auf den Drahtverbindungen 212 und den Stapel-Dies 210A und 210B zum Beispiel durch Formpressen geformt werden. Bei einigen Ausführungsformen ist das Formmaterial 214 eine Formmasse, ein Polymer, ein Epoxid, ein Siliziumoxid-Füllmaterial oder dergleichen oder eine Kombination davon. Zum Härten des Formmaterials 214 kann ein Härtungsprozess durchgeführt werden, der eine thermische Härtung, eine UV-Härtung oder dergleichen oder eine Kombination davon sein kann.
  • Bei einigen Ausführungsformen werden die Drahtverbindungen 212 und die Stapel-Dies 210A und 210B in dem Formmaterial 214 vergraben, und nach dem Härten des Formmaterials 214 wird ein Planarisierungsprozess, wie etwa Schleifen, durchgeführt, um überschüssige Teile des Formmaterials 214 zu entfernen und eine im Wesentlichen planare Oberfläche für die zweiten Package-Komponenten 200 bereitzustellen.
  • Nachdem die zweiten Package-Komponenten 200 hergestellt worden sind, werden sie mittels der leitfähigen Verbindungselemente 166, der Bondpads 206 und der rückseitigen Umverteilungsstruktur 106 mechanisch und elektrisch an die erste Package-Komponente 100 gebondet. Bei einigen Ausführungsformen können die Stapel-Dies 210A und 210B durch die Drahtverbindungen 212, die Bondpads 204 und 206, die leitfähigen Durchkontaktierungen 208, die leitfähigen Verbindungselemente 166, die rückseitige Umverteilungsstruktur 106, die Durchkontaktierungen 116 und die vorderseitige Umverteilungsstruktur 122 mit den integrierten Schaltungs-Dies 50 verbunden werden.
  • Bei einigen Ausführungsformen wird ein Lotresist auf der Seite des Substrats 202 hergestellt, die den Stapel-Dies 210A und 210B gegenüberliegt. Die leitfähigen Verbindungselemente 166 können in Öffnungen in dem Lotresist angeordnet werden, um mit leitfähigen Strukturelementen (z. B. den Bondpads 206) in dem Substrat 202 mechanisch und elektrisch verbunden zu werden. Das Lotresist kann zum Schützen von Bereichen des Substrats 202 gegen äußere Beschädigung verwendet werden.
  • Bei einigen Ausführungsformen wird ein Epoxid-Flussmittel auf den leitfähigen Verbindungselementen 166 abgeschieden, bevor sie aufgeschmolzen werden, wobei zumindest ein Teil des Epoxid-Anteils des Epoxid-Flussmittels bestehen bleibt, nachdem die zweiten Package-Komponenten 200 an der ersten Package-Komponente 100 befestigt worden sind.
  • Bei einigen Ausführungsformen wird eine Unterfüllung zwischen der ersten Package-Komponente 100 und den zweiten Package-Komponenten 200 so hergestellt, dass sie die leitfähigen Verbindungselemente 166 umschließt. Die Unterfüllung kann eine mechanische Spannung verringern und Verbindungsstellen schützen, die durch das Aufschmelzen der leitfähigen Verbindungselemente 166 entstehen. Die Unterfüllung kann mit einem Kapillarfluss-Verfahren hergestellt werden, nachdem die zweiten Package-Komponenten 200 befestigt worden sind, oder sie kann mit einem geeigneten Abscheidungsverfahren hergestellt werden, bevor die zweiten Package-Komponenten 200 befestigt werden. Bei Ausführungsformen, bei denen ein Epoxid-Flussmittel abgeschieden wird, kann dieses als eine Unterfüllung fungieren.
  • In 23 wird ein Vereinzelungsprozess durch Zersägen entlang Ritzgrabenbereichen durchgeführt, z. B. zwischen dem ersten Package-Bereich 100A und dem zweiten Package-Bereich 100B. Durch das Zersägen wird der erste Package-Bereich 100A von dem zweiten Package-Bereich 100B getrennt. Der resultierende vereinzelte Bauelementstapel stammt von dem ersten Package-Bereich 100A oder dem zweiten Package-Bereich 100B. Bei einigen Ausführungsformen wird der Vereinzelungsprozess durchgeführt, nachdem die zweiten Package-Komponenten 200 mit der ersten Package-Komponente 100 verbunden worden sind. Bei anderen Ausführungsformen wird der Vereinzelungsprozess durchgeführt, bevor die zweiten Package-Komponenten 200 mit der ersten Package-Komponente 100 verbunden werden, zum Beispiel nachdem das Trägersubstrat 102 abgelöst worden ist und die leitfähigen Verbindungselemente 166 hergestellt worden sind.
  • Dann wird jede vereinzelte erste Package-Komponente 100 mittels der leitfähigen Verbindungselemente 164 an ein Package-Substrat 300 montiert. Das Package-Substrat 300 weist einen Substratkern 302 und Bondpads 304 über dem Substratkern 302 auf. Der Substratkern 302 kann aus einem Halbleitermaterial, wie etwa Silizium, Germanium, Diamant oder dergleichen, hergestellt werden. Alternativ können auch Verbundmaterialien, wie etwa Siliziumgermanium, Siliziumcarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumcarbid, Galliumarsenphosphid, Galliumindiumphosphid, Kombinationen davon oder dergleichen, verwendet werden. Außerdem kann der Substratkern 302 ein SOI-Substrat sein. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, wie etwa epitaxialem Silizium, Germanium, Siliziumgermanium, SOI, SGOI oder Kombinationen davon. Der Substratkern 302 basiert bei einer alternativen Ausführungsform auf einem isolierenden Kern, wie etwa einem Kern aus glasfaserverstärktem Harz. Ein beispielhaftes Kernmaterial ist Glasfaser-Harz, wie etwa FR4. Alternativen für das Kernmaterial sind Bismaleimid-Triazin(BT)-Harz oder andere PCB-Materialien oder -Schichten. Aufbauschichten, wie etwa eine ABF, oder andere Schichtstoffe können ebenfalls für den Substratkern 302 verwendet werden.
  • Der Substratkern 302 kann aktive und passive Bauelemente (nicht dargestellt) aufweisen. Wie ein Durchschnittsfachmann erkennen dürfte, können viele verschiedene Bauelemente, wie etwa Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen, verwendet werden, um die konstruktiven und funktionellen Anforderungen an den Entwurf für den Bauelementstapel zu erfüllen. Die Bauelemente können mit allen geeigneten Verfahren hergestellt werden.
  • Der Substratkern 302 kann außerdem Metallisierungsschichten und Durchkontaktierungen (nicht dargestellt) aufweisen, wobei die Bondpads 304 physisch und/oder elektrisch mit den Metallisierungsschichten und Durchkontaktierungen verbunden sind. Die Metallisierungsschichten können über den aktiven und passiven Bauelementen hergestellt werden, und sie sind so konzipiert, dass sie die verschiedenen Bauelemente zu einer funktionellen Schaltungsanordnung verbinden. Die Metallisierungsschichten können aus wechselnden Schichten aus einem Dielektrikum (z. B. einem dielektrischen Low-k-Material) und einem leitfähigen Material (z. B. Kupfer) hergestellt werden, wobei Durchkontaktierungen die Schichten aus leitfähigem Material miteinander verbinden und mit jedem geeigneten Verfahren (wie etwa Abscheidung, Single-Damascene-Prozess, Dual-Damascene-Prozess oder dergleichen) hergestellt werden können. Bei einigen Ausführungsformen weist der Substratkern 302 im Wesentlichen keine aktiven und passiven Bauelemente auf.
  • Bei einigen Ausführungsformen werden die leitfähigen Verbindungselemente 164 aufgeschmolzen, um die erste Package-Komponente 100 an den Bondpads 304 zu befestigen. Die leitfähigen Verbindungselemente 164 verbinden das Package-Substrat 300, das Metallisierungsschichten in dem Substratkern 302 umfasst, physisch und/oder elektrisch mit der ersten Package-Komponente 100. Bei einigen Ausführungsformen wird ein Lotresist auf dem Substratkern 302 hergestellt. Die leitfähigen Verbindungselemente 164 können in Öffnungen in dem Lotresist angeordnet werden, um mit den Bondpads 304 mechanisch und elektrisch verbunden zu werden. Das Lotresist kann zum Schützen von Bereichen des Substratkerns 302 gegen äußere Beschädigung verwendet werden.
  • Ein Epoxid-Flussmittel kann auf den leitfähigen Verbindungselementen 164 abgeschieden werden, bevor sie aufgeschmolzen werden, wobei zumindest ein Teil des Epoxid-Anteils des Epoxid-Flussmittels bestehen bleibt, nachdem die erste Package-Komponente 100 an dem Package-Substrat 300 befestigt worden ist. Dieser verbliebene Epoxid-Anteil kann als eine Unterfüllung zum Verringern der mechanischen Spannung und zum Schützen von Verbindungsstellen fungieren, die durch das Aufschmelzen der leitfähigen Verbindungselemente 164 entstehen. Bei einigen Ausführungsformen kann eine Unterfüllung 306 zwischen der ersten Package-Komponente 100 und dem Package-Substrat 300 so hergestellt werden, dass sie die leitfähigen Verbindungselemente 164 umschließt. Die Unterfüllung 306 kann mit einem Kapillarfluss-Verfahren hergestellt werden, nachdem die erste Package-Komponente 100 befestigt worden ist, oder sie kann mit einem geeigneten Abscheidungsverfahren hergestellt werden, bevor die erste Package-Komponente 100 befestigt wird. Die Unterfüllung 306 kontaktiert Oberflächen der Bauelemente 146 zur Oberflächenmontage und der Schutzstrukturen 140.
  • Bei einigen Ausführungsformen können außerdem passive Bauelemente, z. B. SMDs (nicht dargestellt), an dem Package-Substrat 300 (z. B. an den Bondpads 304) befestigt werden. Die passiven Bauelemente können zum Beispiel an die gleiche Fläche der ersten Package-Komponente 100 oder des Package-Substrats 300 wie die leitfähigen Verbindungselemente 164 gebondet werden. Die passiven Bauelemente können an der ersten Package-Komponente 100 befestigt werden, bevor die erste Package-Komponente 100 an das Package-Substrat 300 montiert wird, oder sie können an dem Package-Substrat 300 vor oder nach der Montage der Package-Komponente 100 an dem Package-Substrat 300 befestigt werden.
  • Es dürfte wohlverstanden sein, dass die erste Package-Komponente 100 auch in anderen Bauelementstapeln implementiert werden kann. Es ist zwar eine PoP-Struktur dargestellt, aber die erste Package-Komponente 100 kann zum Beispiel auch in einem FCBGA-Package (FCBGA: Flip Chip Ball Grid Array) implementiert werden. Bei diesen Ausführungsformen wird die erste Package-Komponente 100 an ein Substrat, wie etwa das Package-Substrat 300, montiert, und die zweite Package-Komponente 200 wird weggelassen. Stattdessen kann eine Kappe oder ein Wärmeverteiler an der ersten Package-Komponente 100 angebracht werden. Wenn die zweite Package-Komponente 200 weggelassen wird, können auch die rückseitige Umverteilungsstruktur 106 und die Durchkontaktierungen 116 weggelassen werden.
  • Es können noch weitere Strukturelemente und Prozesse verwendet werden. Zum Beispiel können Prüfstrukturen zum Unterstützen der Verifikationsprüfung der 3D-Packaging- oder 3DIC-Bauelemente verwendet werden. Die Prüfstrukturen können zum Beispiel Prüfpads, die in einer Umverteilungsschicht oder auf einem Substrat hergestellt sind und die Prüfung der 3D-Packaging- oder 3DIC-Bauelemente ermöglichen, die Verwendung von Sonden und/oder Sondenkarten und dergleichen umfassen. Die Verifikationsprüfung kann an Zwischenstrukturen sowie an Endstrukturen durchgeführt werden. Außerdem können die hier beschriebenen Strukturen und Verfahren in Verbindung mit Prüfmethodologien verwendet werden, die eine Zwischenverifikation von erwiesenermaßen guten Dies umfassen, um die Ausbeute zu steigern und die Kosten zu senken.
  • Ausführungsformen können Vorzüge erzielen. Durch Anordnen der Schutzstrukturen 140 vor dem Befestigen der passiven Bauelemente 146 kann die Notwendigkeit für eine Unterfüllung entfallen, wodurch die Gesamt-Grundfläche der passiven Bauelemente 146 verkleinert wird. Durch Härten der Schutzstrukturen 140 und Aufschmelzen des aufschmelzbaren Materials 162 in dem gleichen Wärmebehandlungsprozess können ein oder mehrere Wärmebehandlungsprozesse entfallen, wodurch die Wafer-Bearbeitungszeit und die Herstellungskosten reduziert werden.
  • Bei einer Ausführungsform weist ein Verfahren die folgenden Schritte auf: Verkapseln eines integrierten Schaltungs-Dies mit einem Verkapselungsmaterial; Herstellen einer Umverteilungsstruktur auf dem Verkapselungsmaterial, wobei die Umverteilungsstruktur mit dem integrierten Schaltungs-Die elektrisch verbunden wird und ein erstes Pad und ein zweites Pad aufweist; Verteilen eines Epoxid-Flussmittels auf dem ersten Pad, um eine Schutzstruktur herzustellen; Pressen einer passiven Vorrichtung in die Schutzstruktur, um die passive Vorrichtung physisch mit dem ersten Pad zu verbinden, bevor das Epoxid-Flussmittel gehärtet wird; Herstellen eines ersten leitfähigen Verbindungselements auf dem zweiten Pad; und Durchführen eines einzigen Wärmebehandlungsprozesses, um gleichzeitig die Schutzstruktur zu härten und das erste leitfähige Verbindungselement aufzuschmelzen, wobei nach dem einzigen Wärmebehandlungsprozess das erste leitfähige Verbindungselement die passive Vorrichtung physisch und elektrisch mit dem ersten Pad verbindet.
  • Bei einigen Ausführungsformen umfasst das Verfahren weiterhin Folgendes: Platzieren des integrierten Schaltungs-Dies benachbart zu einer leitfähigen Durchkontaktierung, wobei die Umverteilungsstruktur mit der leitfähigen Durchkontaktierung elektrisch verbunden wird; und Verkapseln der leitfähigen Durchkontaktierung mit dem Verkapselungsmaterial. Bei einigen Ausführungsformen des Verfahrens weist die passive Vorrichtung ein zweites leitfähiges Verbindungselement auf, wobei die passive Vorrichtung in die Schutzstruktur gepresst wird, bis das zweite leitfähige Verbindungselement das erste Pad kontaktiert, wobei das zweite leitfähige Verbindungselement ein aufschmelzbares Material aufweist. Bei einigen Ausführungsformen des Verfahrens wird durch das Durchführen des einzigen Wärmebehandlungsprozesses das zweite leitfähige Verbindungselement aufgeschmolzen. Bei einigen Ausführungsformen des Verfahrens weist die Schutzstruktur einen Hohlraum auf, der zwischen der passiven Vorrichtung und der Umverteilungsstruktur angeordnet ist. Bei einigen Ausführungsformen des Verfahrens trennt die Schutzstruktur den Hohlraum von der passiven Vorrichtung, der Umverteilungsstruktur, dem zweiten leitfähigen Verbindungselement und dem ersten Pad. Bei einigen Ausführungsformen des Verfahrens trennt die Schutzstruktur den Hohlraum von der passiven Vorrichtung und der Umverteilungsstruktur, wobei der Hohlraum Oberflächen des zweiten leitfähigen Verbindungselements und des ersten Pads freilegt. Bei einigen Ausführungsformen des Verfahrens trennt die Schutzstruktur den Hohlraum von dem zweiten leitfähigen Verbindungselement und dem ersten Pad, wobei der Hohlraum Oberflächen der passiven Vorrichtung und der Umverteilungsstruktur freilegt. Bei einigen Ausführungsformen des Verfahrens legt der Hohlraum Oberflächen des zweiten leitfähigen Verbindungselements, des ersten Pads, der passiven Vorrichtung und der Umverteilungsstruktur frei.
  • Bei einer Ausführungsform weist ein Verfahren die folgenden Schritte auf: Verkapseln eines integrierten Schaltungs-Dies mit einem Verkapselungsmaterial; Abscheiden einer ersten dielektrischen Schicht über dem Verkapselungsmaterial und dem integrierten Schaltungs-Die; Herstellen einer ersten Metallisierungsstruktur entlang der und durch die erste dielektrische Schicht, wobei die erste Metallisierungsstruktur mit dem integrierten Schaltungs-Die elektrisch verbunden wird; Abscheiden einer zweiten dielektrischen Schicht über der ersten Metallisierungsstruktur; Herstellen eines ersten Pads und eines zweiten Pads durch die zweite dielektrische Schicht, wobei das erste Pad und das zweite Pad mit der ersten Metallisierungsstruktur elektrisch verbunden werden; Ankleben einer passiven Vorrichtung an das erste Pad und die zweite dielektrische Schicht mit einem Epoxid-Flussmittel, wobei die passive Vorrichtung ein erstes aufschmelzbares Verbindungselement aufweist, das nach dem Ankleben der passiven Vorrichtung mit dem ersten Pad physisch und elektrisch verbunden ist; Abscheiden eines ersten Flussmittels auf dem zweiten Pad, wobei das erste Flussmittel von dem Epoxid-Flussmittel verschieden ist; Herstellen eines zweiten aufschmelzbaren Verbindungselements auf dem ersten Flussmittel; und Durchführen eines einzigen Wärmebehandlungsprozesses, um gleichzeitig das Epoxid-Flussmittel zu härten, das erste Flussmittel zu entfernen, das erste aufschmelzbare Verbindungselement aufzuschmelzen und das zweite aufschmelzbare Verbindungselement aufzuschmelzen.
  • Bei einigen Ausführungsformen umfasst das Verfahren weiterhin ein Drucken des Epoxid-Flussmittels auf das erste Pad mit einer ersten Schablone, wobei die erste Schablone eine erste Öffnung aufweist, die das erste Pad freilegt. Bei einigen Ausführungsformen umfasst das Abscheiden des ersten Flussmittels auf dem zweiten Pad ein Drucken des ersten Flussmittels auf das zweite Pad mit einer zweiten Schablone, wobei die zweite Schablone eine zweite Öffnung, die das zweite Pad freilegt, und eine Aussparung aufweist, die die passive Vorrichtung bedeckt. Bei einigen Ausführungsformen des Verfahrens hat nach dem Ankleben der passiven Vorrichtung das Epoxid-Flussmittel einen Hauptteil, der zwischen der passiven Vorrichtung und der zweiten dielektrischen Schicht angeordnet ist, und einen Übergangsteil, der sich entlang der zweiten dielektrischen Schicht von dem Hauptteil weg erstreckt, wobei in dem Hauptteil ein Hohlraum angeordnet ist. Bei einigen Ausführungsformen des Verfahrens erstreckt sich der Übergangsteil des Epoxid-Flussmittels mit einem ersten Abstand von dem Hauptteil weg, wobei der erste Abstand 1 µm bis 200 µm beträgt. Bei einigen Ausführungsformen umfasst das Verfahren weiterhin Folgendes: Befestigen eines Package-Substrats an dem zweiten Pad mit einem zweiten aufschmelzbaren Verbindungselement; und Herstellen einer Unterfüllung zwischen dem Package-Substrat und der zweiten dielektrischen Schicht, wobei die Unterfüllung Seitenflächen des Epoxid-Flussmittels und der passiven Vorrichtung kontaktiert.
  • Bei einer Ausführungsform weist eine Vorrichtung Folgendes auf: einen integrierten Schaltungs-Die; ein Verkapselungsmaterial, das den integrierten Schaltungs-Die zumindest teilweise verkapselt; eine Umverteilungsstruktur auf dem Verkapselungsmaterial, wobei die Umverteilungsstruktur mit dem integrierten Schaltungs-Die elektrisch verbunden ist und ein Pad aufweist; eine passive Vorrichtung mit einem leitfähigen Verbindungselement, das physisch und elektrisch mit dem Pad verbunden ist; und eine Schutzstruktur, die zwischen der passiven Vorrichtung und der Umverteilungsstruktur angeordnet ist, wobei die Schutzstruktur das leitfähige Verbindungselement umschließt und ein Epoxid-Flussmittel aufweist und in der Schutzstruktur ein Hohlraum angeordnet ist.
  • Bei einigen Ausführungsformen der Vorrichtung trennt die Schutzstruktur den Hohlraum von der passiven Vorrichtung, der Umverteilungsstruktur, dem leitfähigen Verbindungselement und dem Pad. Bei einigen Ausführungsformen der Vorrichtung trennt die Schutzstruktur den Hohlraum von der passiven Vorrichtung und der Umverteilungsstruktur, wobei der Hohlraum Oberflächen des leitfähigen Verbindungselements und des Pads freilegt. Bei einigen Ausführungsformen der Vorrichtung trennt die Schutzstruktur den Hohlraum von dem leitfähigen Verbindungselement und dem Pad, wobei der Hohlraum Oberflächen der passiven Vorrichtung und der Umverteilungsstruktur freilegt. Bei einigen Ausführungsformen der Vorrichtung legt der Hohlraum Oberflächen des leitfähigen Verbindungselements, des Pads, der passiven Vorrichtung und der Umverteilungsstruktur frei.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims (20)

  1. Verfahren mit den folgenden Schritten: Verkapseln eines integrierten Schaltungs-Dies mit einem Verkapselungsmaterial; Herstellen einer Umverteilungsstruktur auf dem Verkapselungsmaterial, wobei die Umverteilungsstruktur mit dem integrierten Schaltungs-Die elektrisch verbunden wird und ein erstes Pad und ein zweites Pad aufweist; Verteilen eines Epoxid-Flussmittels auf dem ersten Pad, um eine Schutzstruktur herzustellen; vor einem Härten des Epoxid-Flussmittels Pressen einer passiven Vorrichtung in die Schutzstruktur, um die passive Vorrichtung physisch mit dem ersten Pad zu verbinden; Herstellen eines ersten leitfähigen Verbindungselements auf dem zweiten Pad; und Durchführen eines einzigen Wärmebehandlungsprozesses, um gleichzeitig die Schutzstruktur zu härten und das erste leitfähige Verbindungselement aufzuschmelzen, wobei nach dem einzigen Wärmebehandlungsprozess das erste leitfähige Verbindungselement die passive Vorrichtung physisch und elektrisch mit dem ersten Pad verbindet.
  2. Verfahren nach Anspruch 1, das weiterhin Folgendes umfasst: Platzieren des integrierten Schaltungs-Dies benachbart zu einer leitfähigen Durchkontaktierung, wobei die Umverteilungsstruktur mit der leitfähigen Durchkontaktierung elektrisch verbunden wird; und Verkapseln der leitfähigen Durchkontaktierung mit dem Verkapselungsmaterial.
  3. Verfahren nach Anspruch 1 oder 2, wobei die passive Vorrichtung ein zweites leitfähiges Verbindungselement aufweist, wobei die passive Vorrichtung in die Schutzstruktur gepresst wird, bis das zweite leitfähige Verbindungselement das erste Pad kontaktiert, wobei das zweite leitfähige Verbindungselement ein aufschmelzbares Material aufweist.
  4. Verfahren nach Anspruch 3, wobei durch das Durchführen des einzigen Wärmebehandlungsprozesses das zweite leitfähige Verbindungselement aufgeschmolzen wird.
  5. Verfahren nach Anspruch 3, wobei die Schutzstruktur einen Hohlraum aufweist, der zwischen der passiven Vorrichtung und der Umverteilungsstruktur angeordnet ist.
  6. Verfahren nach Anspruch 5, wobei die Schutzstruktur den Hohlraum von der passiven Vorrichtung, der Umverteilungsstruktur, dem zweiten leitfähigen Verbindungselement und dem ersten Pad trennt.
  7. Verfahren nach Anspruch 5, wobei die Schutzstruktur den Hohlraum von der passiven Vorrichtung und der Umverteilungsstruktur trennt und der Hohlraum Oberflächen des zweiten leitfähigen Verbindungselements und des ersten Pads freilegt.
  8. Verfahren nach Anspruch 5, wobei die Schutzstruktur den Hohlraum von dem zweiten leitfähigen Verbindungselement und dem ersten Pad trennt und der Hohlraum Oberflächen der passiven Vorrichtung und der Umverteilungsstruktur freilegt.
  9. Verfahren nach Anspruch 5, wobei der Hohlraum Oberflächen des zweiten leitfähigen Verbindungselements, des ersten Pads, der passiven Vorrichtung und der Umverteilungsstruktur freilegt.
  10. Verfahren mit den folgenden Schritten: Verkapseln eines integrierten Schaltungs-Dies mit einem Verkapselungsmaterial; Abscheiden einer ersten dielektrischen Schicht über dem Verkapselungsmaterial und dem integrierten Schaltungs-Die; Herstellen einer ersten Metallisierungsstruktur entlang der und durch die erste dielektrische Schicht, wobei die erste Metallisierungsstruktur mit dem integrierten Schaltungs-Die elektrisch verbunden wird; Abscheiden einer zweiten dielektrischen Schicht über der ersten Metallisierungsstruktur; Herstellen eines ersten Pads und eines zweiten Pads durch die zweite dielektrische Schicht, wobei das erste Pad und das zweite Pad mit der ersten Metallisierungsstruktur elektrisch verbunden werden; Ankleben einer passiven Vorrichtung an das erste Pad und die zweite dielektrische Schicht mit einem Epoxid-Flussmittel, wobei die passive Vorrichtung ein erstes aufschmelzbares Verbindungselement aufweist, das nach dem Ankleben der passiven Vorrichtung mit dem ersten Pad physisch und elektrisch verbunden ist; Abscheiden eines ersten Flussmittels auf dem zweiten Pad, wobei das erste Flussmittel von dem Epoxid-Flussmittel verschieden ist; Herstellen eines zweiten aufschmelzbaren Verbindungselements auf dem ersten Flussmittel; und Durchführen eines einzigen Wärmebehandlungsprozesses, um gleichzeitig das Epoxid-Flussmittel zu härten, das erste Flussmittel zu entfernen, das erste aufschmelzbare Verbindungselement aufzuschmelzen und das zweite aufschmelzbare Verbindungselement aufzuschmelzen.
  11. Verfahren nach Anspruch 10, wobei das Verfahren weiterhin ein Drucken des Epoxid-Flussmittels auf das erste Pad mit einer ersten Schablone umfasst, wobei die erste Schablone eine erste Öffnung aufweist, die das erste Pad freilegt.
  12. Verfahren nach Anspruch 11, wobei das Abscheiden des ersten Flussmittels auf dem zweiten Pad ein Drucken des ersten Flussmittels auf das zweite Pad mit einer zweiten Schablone umfasst, wobei die zweite Schablone eine zweite Öffnung, die das zweite Pad freilegt, und eine Aussparung aufweist, die die passive Vorrichtung bedeckt.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei nach dem Ankleben der passiven Vorrichtung das Epoxid-Flussmittel einen Hauptteil, der zwischen der passiven Vorrichtung und der zweiten dielektrischen Schicht angeordnet ist, und einen Übergangsteil aufweist, der sich entlang der zweiten dielektrischen Schicht von dem Hauptteil weg erstreckt, wobei in dem Hauptteil mindestens ein Hohlraum angeordnet ist.
  14. Verfahren nach Anspruch 13, wobei sich der Übergangsteil des Epoxid-Flussmittels mit einem ersten Abstand von dem Hauptteil weg erstreckt, wobei der erste Abstand 1 µm bis 200 µm beträgt.
  15. Verfahren nach einem der Ansprüche 10 bis 14, das weiterhin Folgendes umfasst: Befestigen eines Package-Substrats an dem zweiten Pad mit einem zweiten aufschmelzbaren Verbindungselement; und Herstellen einer Unterfüllung zwischen dem Package-Substrat und der zweiten dielektrischen Schicht, wobei die Unterfüllung Seitenflächen des Epoxid-Flussmittels und der passiven Vorrichtung kontaktiert.
  16. Vorrichtung mit: einem integrierten Schaltungs-Die; einem Verkapselungsmaterial, das den integrierten Schaltungs-Die zumindest teilweise verkapselt; einer Umverteilungsstruktur auf dem Verkapselungsmaterial, wobei die Umverteilungsstruktur mit dem integrierten Schaltungs-Die elektrisch verbunden ist und ein Pad aufweist; einer passiven Vorrichtung mit einem leitfähigen Verbindungselement, das physisch und elektrisch mit dem Pad verbunden ist; und einer Schutzstruktur, die zwischen der passiven Vorrichtung und der Umverteilungsstruktur angeordnet ist, wobei die Schutzstruktur das leitfähige Verbindungselement umschließt und ein Epoxid-Flussmittel aufweist, wobei in der Schutzstruktur ein Hohlraum angeordnet ist.
  17. Vorrichtung nach Anspruch 16, wobei die Schutzstruktur den Hohlraum von der passiven Vorrichtung, der Umverteilungsstruktur, dem leitfähigen Verbindungselement und dem Pad trennt.
  18. Vorrichtung nach Anspruch 16 oder 17, wobei die Schutzstruktur den Hohlraum von der passiven Vorrichtung und der Umverteilungsstruktur trennt und der Hohlraum Oberflächen des leitfähigen Verbindungselements und des Pads freilegt.
  19. Vorrichtung nach einem der Ansprüche 16 bis 18, wobei die Schutzstruktur den Hohlraum von dem leitfähigen Verbindungselement und dem Pad trennt und der Hohlraum Oberflächen der passiven Vorrichtung und der Umverteilungsstruktur freilegt.
  20. Vorrichtung nach einem der Ansprüche 16 bis 19, wobei der Hohlraum Oberflächen des leitfähigen Verbindungselements, des Pads, der passiven Vorrichtung und der Umverteilungsstruktur freilegt.
DE102019118480.0A 2018-11-30 2019-07-09 Integriertes schaltungs-package und verfahren Active DE102019118480B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862773482P 2018-11-30 2018-11-30
US62/773,482 2018-11-30
US16/458,960 US11121089B2 (en) 2018-11-30 2019-07-01 Integrated circuit package and method
US16/458,960 2019-07-01

Publications (2)

Publication Number Publication Date
DE102019118480A1 true DE102019118480A1 (de) 2020-06-04
DE102019118480B4 DE102019118480B4 (de) 2022-06-09

Family

ID=70680920

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019118480.0A Active DE102019118480B4 (de) 2018-11-30 2019-07-09 Integriertes schaltungs-package und verfahren

Country Status (3)

Country Link
KR (1) KR102358285B1 (de)
CN (1) CN111261531B (de)
DE (1) DE102019118480B4 (de)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2903697B2 (ja) * 1990-11-06 1999-06-07 セイコーエプソン株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP2000323523A (ja) * 1999-05-07 2000-11-24 Sony Corp フリップチップ実装構造
JP2001244298A (ja) * 2000-02-28 2001-09-07 Toshiba Corp フリップチップ接続方法
JP2005011838A (ja) * 2003-06-16 2005-01-13 Toshiba Corp 半導体装置及びその組立方法
JP5088146B2 (ja) 2008-01-11 2012-12-05 横浜ゴム株式会社 封止剤用液状エポキシ樹脂組成物
JP2010034504A (ja) * 2008-07-02 2010-02-12 Panasonic Corp 基板間の接続方法、フリップチップ実装体及び基板間接続構造
US9609760B2 (en) * 2011-06-02 2017-03-28 Panasonic Intellectual Property Management Co., Ltd. Electronic component mounting method
US9478521B2 (en) * 2014-09-25 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package Structure
US10797038B2 (en) 2016-02-25 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and rework process for the same
JP2018056234A (ja) * 2016-09-27 2018-04-05 キヤノン株式会社 プリント回路板、電子機器及びプリント回路板の製造方法
US10037963B2 (en) * 2016-11-29 2018-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same

Also Published As

Publication number Publication date
CN111261531A (zh) 2020-06-09
DE102019118480B4 (de) 2022-06-09
KR102358285B1 (ko) 2022-02-04
CN111261531B (zh) 2021-12-14
KR20200066550A (ko) 2020-06-10

Similar Documents

Publication Publication Date Title
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
DE102020101431B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102020120137B4 (de) Halbleiterpackage und verfahren
DE102019118492B4 (de) Eingebettete Spannungsreglerstruktur und Verfahren zum Bilden derselben und Verfahren zum Betrieb derselben
DE102018130035B4 (de) Package und verfahren
DE102019121201A1 (de) Integrierte fan-out-packages und verfahren zum bilden derselben
DE102014114633A1 (de) Gehäusestrukturen und Verfahren zu ihrer Ausbildung
DE102020100002B4 (de) Fan-out-packages und verfahren zu deren herstellung
DE102021102836A1 (de) Integriertes schaltungspackage und verfahren
DE102019129870A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102020105134A1 (de) Halbleiterpackage und herstellungsverfahren
DE102021102227A1 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102020130996A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102020113988A1 (de) Integrierter-schaltkreis-package und verfahren
DE102021107792A1 (de) Halbleiter-packages und verfahren
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102017123326B4 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102017118183B4 (de) Halbleiter-Packages mit Dummy-Verbindern und Verfahren zu deren Herstellung
DE102020108481B4 (de) Halbleiter-Die-Package und Herstellungsverfahren
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben
DE102018127314B4 (de) Integriertes Schaltkreis-Package und Verfahren
DE102019129840A1 (de) Halbleiter-bauelement und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final