DE102019105837A1

DE102019105837A1 - Prüfstruktur enthaltender halbleiter-wafer und testverfahren

Info

Publication number: DE102019105837A1
Application number: DE102019105837.6A
Authority: DE
Inventors: Daniel Beckmeier
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2019-03-07
Filing date: 2019-03-07
Publication date: 2020-09-10

Abstract

Ein Halbleiter-Wafer umfasst ein Halbleitersubstrat (100) mit Chipgebieten (600) und einem Testgebiet (300) zwischen den Chipgebieten (600). Eine auf und/oder in dem Halbleitersubstrat (100) ausgebildete Prüfstruktur (310) umfasst eine dielektrische Struktur (312) und eine leitfähige Elektrode (314). Die leitfähige Elektrode (314) ist mit der dielektrischen Struktur (312) in Kontakt. Auf dem Halbleitersubstrat (100) ist im Testgebiet (300) ein Test-Pad (390)ausgebildet. Eine Sicherungsstruktur (350) ist in einem Strompfad (305) ausgebildet, der das Test-Pad (390) und die leitfähige Elektrode (314) elektrisch verbindet.

Description

TECHNISCHES GEBIET
Beispiele der vorliegenden Offenbarung beziehen sich auf einen Halbleiter-Wafer mit Prüfstruktur (engl.: structure-undertest) und auf Verfahren zum Testen von Halbleiter-Wafern insbesondere auf dem Gebiet des Tests auf Waferebene und einer Überwachung der Zuverlässigkeit.
HINTERGRUND
Eine schnelle Überwachung der Zuverlässigkeit auf Waferebene (fWLR) (fWLR = engl. fast wafer level reliability) ermöglicht eine kontinuierliche Verifizierung der Prozesszuverlässigkeit für eine Halbleiterherstellung. Eine fWLR-Überwachung wendet kurze, stark beschleunigte Beanspruchungen auf Teststrukturen an, die in der Ritzlinie von Produkt-Wafern integriert sein können. Die Teststrukturen sind dafür ausgelegt, die kritischsten Strukturprobleme widerzuspiegeln, die im fertiggestellten Produkt auftreten können. Beispielsweise kann für eine integrierte Schaltung, die MOS-Transistoren enthält, ein Array elektrisch parallel verbundener MOS-Transistoren eine geeignete Teststruktur sein, um die Zuverlässigkeit des Gatedielektrikums der MOS-Transistoren zu bewerten. Zum Überwachen einer dielektrischen Zuverlässigkeit kann fWLR eine Beanspruchung mit rampenförmiger Spannung oder eine Beanspruchung mit rampenförmigem Strom nutzen, die einen weichen Durchbruch des Gatedielektrikums und/oder harte Durchbrüche detektieren können, wobei ein weicher Durchbruch einen zerstörungsfreien Gate-Leckstrom zur Folge hat und ein harter Durchbruch ein zerstörerisches Niveau eines Durchbruchstroms erzeugt.
Es besteht ein Bedarf an Halbleiter-Wafern mit Teststrukturen, die eine zuverlässige Überwachung dielektrischer Strukturen ermöglichen.
ZUSAMMENFASSUNG
Eine Ausführungsform der vorliegenden Offenbarung bezieht sich auf einen Halbleiter-Wafer, der ein Halbleitersubstrat enthält. Das Halbleitersubstrat umfasst Chipgebiete und ein Testgebiet zwischen den Chipgebieten. Eine Prüfstruktur ist auf und/oder in dem Halbleitersubstrat ausgebildet. Die Prüfstruktur umfasst eine dielektrische Struktur und eine leitfähige Elektrode. Die leitfähige Elektrode ist in Kontakt mit der dielektrischen Struktur. Auf dem Halbleitersubstrat ist im Testgebiet ein Test-Pad ausgebildet. Eine Sicherungsstruktur befindet sich in einem Strompfad, der das Test-Pad und die leitfähige Elektrode elektrisch verbindet.
Eine andere Ausführungsform der vorliegenden Offenbarung bezieht sich auf einen Halbleiter-Wafer, der ein Halbleitersubstrat enthält. Das Halbleitersubstrat umfasst Chipgebiete und ein Testgebiet zwischen den Chipgebieten. Eine Prüfstruktur ist auf und/oder in dem Halbleitersubstrat ausgebildet. Die Prüfstruktur umfasst eine dielektrische Struktur und eine leitfähige Elektrode. Die leitfähige Elektrode ist mit der dielektrischen Struktur in Kontakt. Ein Test-Pad ist auf dem Halbleitersubstrat im Testgebiet ausgebildet. Eine Widerstandsstruktur befindet sich in einem Strompfad, der das Test-Pad und die leitfähige Elektrode elektrisch verbindet.
Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und Betrachten der beiliegenden Zeichnungen erkennen.
Figurenliste
Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Ausführungsformen zu liefern, und sie sind in diese Patentbeschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen Ausführungsformen einer Halbleitervorrichtung, eines Wafer-Verbunds und eines Verfahrens zum Herstellen einer Halbleitervorrichtung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Ausführungsformen. Weitere Ausführungsformen werden in der folgenden detaillierten Beschreibung und den Ansprüchen beschrieben.

1 zeigt eine schematische Querschnittsansicht eines Bereichs eines eine Sicherungsstruktur in einem Testgebiet enthaltenden Halbleiter-Wafers gemäß einer Ausführungsform.
2 ist eine schematische horizontale Querschnittsansicht eines Bereichs eines Halbleiter-Wafers mit Chipgebieten und einem Testgebiet gemäß einer Ausführungsform.
3 ist eine schematische vertikale Querschnittsansicht eines Bereichs eines eine Sicherungsstruktur enthaltenden Halbleiter-Wafers gemäß einer Ausführungsform mit horizontalen und vertikalen Barrierenstrukturen.
4 ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleiter-Wafers mit einer Sicherungsstruktur gemäß einer weiteren Ausführungsform, die eine Widerstandsstruktur enthält.
5A - 5D veranschaulichen eine vertikale und drei horizontale Querschnittsansichten eines Bereichs eines Halbleiter-Wafers mit einer Sicherungsstruktur gemäß einer Ausführungsform, wobei die Sicherungsstruktur eine schmale Leiterbahn bzw. leitfähige Bahn enthält.
6A - 6D veranschaulichen eine vertikale und drei horizontale Querschnittsansichten eines Bereichs eines Halbleiter-Wafers mit einer Sicherungsstruktur gemäß einer Ausführungsform, wobei die Sicherungsstruktur eine mäanderförmige leifähige Bahn enthält.
7A - 7D veranschaulichen eine vertikale und drei horizontale Querschnittsansichten eines Bereichs eines Halbleiter-Wafers mit einer Sicherungsstruktur gemäß einer Ausführungsform, wobei die Sicherungsstruktur ein Kontaktloch enthält.
8A - 8D veranschaulichen eine vertikale und drei horizontale Querschnittsansichten eines Bereichs eines Halbleiter-Wafers mit einer Sicherungsstruktur gemäß einer Ausführungsform, wobei die Sicherungsstruktur eine schmale leitfähige Bahn und ein Kontaktloch kombiniert.
9A - 9D veranschaulichen eine vertikale und drei horizontale Querschnittsansichten eines Bereichs eines Halbleiter-Wafers mit einer Widerstandsstruktur gemäß einer Ausführungsform.
10A - 10D veranschaulichen eine vertikale und drei horizontale Querschnittsansichten eines Bereichs eines Halbleiter-Wafers mit einer Widerstandsstruktur gemäß einer Ausführungsform, wobei die Widerstandsstruktur als ein schmaler Abschnitt einer Polysiliziumbahn ausgebildet ist.

DETAILLIERTE BESCHREIBUNG
In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen eine Halbleitervorrichtung, ein Wafer-Verbund und ein Verfahren zum Herstellen einer Halbleitervorrichtung ausgestaltet werden können. Es versteht sich, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Beispielsweise können für eine Ausführungsform veranschaulichte oder beschriebene Merkmale bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Offenbarung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Entsprechende Elemente sind mit den gleichen Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder ein hochdotiertes Halbleitermaterial. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signal- und/oder Leistungsübertragung geeignet sind, zwischen die elektrisch gekoppelten Elemente geschaltet sein können, beispielsweise Elemente, die gesteuert werden können, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen. Ein ohmscher Kontakt ist ein nicht gleichrichtender elektrischer Übergang mit einer linearen oder nahezu linearen Strom-Spannung-Charakteristik.
Für physikalische Abmessungen angegebene Bereiche schließen die Randwerte ein. Beispielsweise liest sich ein Bereich für einen Parameter y von a bis b als a ≤ y ≤ b. Das Gleiche gilt für Bereiche mit einem Randwert wie etwa „höchstens“ und „zumindest“.
Hauptbestandteile einer Schicht oder einer Struktur aus einer chemischen Verbindung oder einer Legierung sind solche Elemente, deren Atome die chemische Verbindung oder Legierung bilden. Beispielsweise sind Nickel und Silizium die Hauptbestandteile einer Nickelsilizid-Schicht, und Kupfer und Aluminium sind die Hauptbestandteile eine Kupfer-AluminiumLegierung.
Der Begriff „auf“ ist nicht dahingehend auszufassen, dass er nur „direkt auf“ meint. Vielmehr kann, falls ein Element „auf“ einem anderen Element positioniert ist (z.B. eine Schicht „auf“ einer anderen Schicht oder „auf“ einem Substrat ist), eine weitere Komponente (z.B. eine weitere Schicht) zwischen den beiden Elementen positioniert sein (z.B. kann eine weitere Schicht zwischen einer Schicht und einem Substrat positioniert sein, falls die Schicht „auf“ dem Substrat ist).
Gemäß einer Ausführungsform enthält ein Halbleiter-Wafer ein Halbleitersubstrat, das eine Vielzahl von Chipgebieten und ein Testgebiet zwischen den Chipgebieten enthält.
Das Halbleitersubstrat kann einen Halbleiter-Einkristall, dielektrische Strukturen, die auf dem Einkristall ausgebildet sind oder sich in diesen erstrecken, und/oder leitfähige Leitungen enthalten, die auf dem Einkristall ausgebildet sind oder sich in diesen erstrecken. Die leitfähigen Leitungen können polykristallines Halbleitermaterial, Metalle, Verbindungen und Metalllegierungen enthalten.
Der Halbleiter kann ein einelementiger Halbleiter wie etwa Silizium (Si) oder Germanium (Ge) oder einer Verbundhalbleiter, zum Beispiel ein III/V-Verbundhalbleiter wie etwa Galliumarsenid (GaAs) oder Galliumnitrid (GaN), sein oder kann ein IV/IV-Verbundhalbleiter wie etwa Siliziumgermanium (SiGe) oder Siliziumcarbid (SiC) sein. Das Halbleitersubstrat kann zwei parallele, annähernd flache Hauptoberflächen der gleichen Form und Größe und eine laterale Oberfläche aufweisen, die die Ränder der beiden Hauptoberflächen verbindet. Beispielsweise kann das Halbleitersubstrat ein rechteckiges Prisma mit oder ohne abgerundete Ränder oder ein richtiger Zylinder mit oder ohne einem oder mehr Flats oder Kerben entlang dem äußeren Umfang sein.
Zu den Hauptoberflächen parallele Richtungen sind horizontale oder laterale Richtungen. Eine Oberflächennormale auf einer Hauptoberfläche ist parallel zu einer vertikalen Richtung.
Ein Chipgebiet repräsentiert einen Teil des Halbleitersubstrats, aus dem z.B. durch Zerteilen des Halbleiter-Wafers ein Halbleiter-Die einer integrierten Schaltung erhalten werden kann. Das Testgebiet enthält nicht produktive Flächen bzw. Zonen des Halbleitersubstrats. Die nicht produktiven Zonen stellen keine funktionalen Halbleiter-Dies für integrierte Schaltungen bereit. Die nicht produktiven Zonen können ein Schnittfugengebiet umfassen. Das Schnittfugengebiet oder die „Ritzlinie“ ist für ein Wafer-Zerteilen reserviert, und ein Wafer-Zerteilen verbraucht typischerweise zumindest einen Teil des Wafer-Gebiets, beispielsweise in Prozessen wie Sägen, Kratzen, einer Laserbehandlung und/oder Ätzen. Zusätzlich zum Schnittfugengebiet oder als Alternative zum Schnittfugengebiet kann das Testgebiet Testzonen in Chipgröße („Drop-Ins“) enthalten, die ausschließlich zum Testen und/oder für eine Prozessüberwachung genutzt werden können. Jede Testzone kann die gleiche Form und Größe wie ein Chipgebiet haben.
Eine Prüfstruktur ist auf und/oder in dem Halbleitersubstrat ausgebildet. Die Prüfstruktur umfasst eine dielektrische Struktur und eine leitfähige Elektrode, wobei die leitfähige Elektrode mit der dielektrischen Struktur in unmittelbarem Kontakt ist.
Die Prüfstruktur kann im Testgebiet oder im Chipgebiet ausgebildet sein. Die Prüfstruktur umfasst eine dielektrische Struktur und eine leitfähige Elektrode, wobei die leitfähige Elektrode mit der dielektrischen Struktur in direktem Kontakt sein kann.
Die Prüfstruktur ahmt eine kritische Struktur in den Chipgebieten nach. Die kritische Struktur kann beispielsweise ein Feldeffekttransistor, ein integriertes kapazitives Element, z.B. ein MIM-(Metall-Isolator-Metall-)Kondensator oder ein Speicherkondensator einer Speicherzelle, eine dielektrische Trennstruktur oder eine nichtflüchtige Speicherzelle sein.
Dementsprechend kann die dielektrische Struktur der Prüfstruktur ein Gatedielektrikum eines Feldeffekttransistors, ein Kondensator-Dielektrikum eines integrierten kapazitiven Elements, z.B. eines MIM-Kondensators oder eines Speicherkondensators einer Speicherzelle, ein Trenndielektrikum oder eine Speicherschicht einer nichtflüchtigen Speicherzelle, z.B. ein Tunneloxid, nachahmen.
Die dielektrische Struktur der Prüfstruktur und das Dielektrikum der kritischen Struktur in den Chipgebieten können die gleiche Materialkonfiguration aufweisen. Die Materialkonfiguration einer geschichteten Struktur wie etwa eines Gatedielektrikums, eines Kondensator-Dielektrikums, eines Trenndielektrikums oder einer Speicherschicht umfasst die Anzahl und Abfolge unterscheidbarer Teilschichten, die Prozessbedingungen, unter denen die Teilschichten gebildet werden, sowie die Dicke und Dichte der Teilschichten. Vorrichtungen mit entsprechender Materialkonfiguration können gebildet werden, indem die gleichen Prozesse gemeinsam genutzt werden. Beispielsweise werden das Gatedielektrikum von Feldeffekttransistoren in den Chipgebieten und die dielektrische Struktur der Prüfstruktur in den gleichen Prozessen gleichzeitig gebildet.
Der Halbleiter-Wafer kann ein auf dem Halbleitersubstrat im Testgebiet ausgebildetes Test-Pad enthalten. Das Test-Pad umfasst eine hochleitfähige, robuste und verhältnismäßig flache freigelegte Oberfläche. Beispielsweise enthält das Test-Pad ein Metall, eine Metallverbindung oder eine Metalllegierung. Laterale Abmessungen des Test-Pads sind ausreichend groß, um zeitweilige Kontakte mit Sonden, z.B. nadelartigen Sonden, zu ermöglichen. Das Test-Pad ist so angeordnet, dass es für die Sonden zugänglich ist.
Eine Sicherungsstruktur kann in einem Strompfad vorliegen, der das Test-Pad und die leitfähige Elektrode elektrisch verbindet. Die Sicherungsstruktur ist angeordnet, um den Strompfad im Fall eines Überstromzustands vor irgendeinem anderen Element oder einer Verdrahtungsbahn im Strompfad zu unterbrechen.
Eine Stromrate bzw. ein Nennstrom einer Verdrahtungsbahn oder Struktur ist gleich einem maximalen Strom, den die Bahn oder Struktur kontinuierlich leiten kann, ohne den durch die Verdrahtungsbahn oder Struktur fließenden Strom zu unterbrechen, z.B. ohne zu schmelzen. Der Nennstrom der Sicherungsstruktur ist niedriger als der Nennstrom irgendeines anderen Bereichs des Strompfads, der die leitfähige Elektrode und das Test-Pad elektrisch verbindet, so dass im Fall einer Überstromsituation nach einem harten Durchbruch der Prüfstruktur die Sicherungsstruktur der schwächste Abschnitt des Strompfads ist und vor irgendeiner anderen Struktur im Strompfad schmilzt. Schmelzen tritt nur oder vorwiegend an der Sicherungsstruktur auf. Die höchste thermomechanische Beanspruchung kann in der Umgebung der Sicherungsstruktur lokalisiert werden, und die Sicherungsstruktur kann derart positioniert werden, dass der Einfluss einer thermomechanischen Beanspruchung auf die Chipgebiete gesteuert werden kann.
Die Sicherungsstruktur kann die Prüfstruktur schnell von einem Testgerät, das die Beanspruchungsspannung anlegt, zum Beispiel von einer Source-Messeinheit (SMU), trennen. Im Fall eines harten Durchbruchs in der Prüfstruktur ist die Ansprechzeit einer Überstromdetektion im Testgerät durch eine RC-Zeitkonstante bestimmt. Die effektive Kapazität C der RC-Zeitkonstante ist durch die Kapazität der Prüfstruktur gegeben.
Der effektive Widerstand R der Zeitkonstante umfasst typischerweise den Widerstand des Strompfads von der Prüfstruktur über die Verdrahtung auf dem Wafer zum Test-Pad, die Sondennadel, den Nadelbett-Adapter zum Testgerät. Da die Sicherungsstruktur deutlich näher an der Stelle eines dielektrischen Durchbruchs liegt, kann eine Ansprechzeit der Sicherungsstruktur signifikant kürzer sein, so dass im Fall eines harten dielektrischen Durchbruchs weniger thermische Energie entlang der Verdrahtung auf dem Wafer zwischen dem Test-Pad und der Prüfstruktur dissipiert wird. Indem man eine definierte Sicherungsstruktur bereitstellt, kann die Quelle der maximalen thermomechanischen Beanspruchung, die im Halbleiter-Wafer im Fall eines harten dielektrischen Durchbruchs auftritt, auf solch eine Weise lokalisiert und platziert werden, dass das Schmelzen der Sicherung einen geringen Einfluss auf die benachbarten Chipgebiete hat.
Beispielsweise kann die Sicherungsstruktur in einem ausreichenden Abstand zu den benachbarten Chipgebieten, z.B. nahe dem Zentrum einer Ritzlinie oder nahe dem Zentrum eines Drop-In, platziert werden.
Eine Konzentration der Quelle der höchsten thermomechanischen Beanspruchung in der Sicherungsstruktur ermöglicht die effektive Platzierung von Barrierenstrukturen um die Sicherungsstruktur. Die Barrierenstrukturen können die Ausbreitung von Rissen, die in der Umgebung der schmelzenden Sicherungsstruktur ihren Ursprung haben und sich in Richtung der benachbarten Chipgebiete fortpflanzen, stoppen. Die Barrierenstrukturen können derart angeordnet werden, dass das Risiko, dass sich Risse in die benachbarten Chipgebiete fortpflanzen, signifikant reduziert ist.
Die Sicherungsstruktur kann verhindern, dass in der Prüfstruktur und in der Stromversorgungseinheit des Testgeräts gespeicherte elektrische Energie Verdrahtungsbahnen oder Kontaktlöcher an nicht spezifizierten Stellen irgendwo im Schnittfugengebiet durchschmilzt, wobei die resultierende lokale thermische Beanspruchung Risse erzeugen kann, die sich in die benachbarten Chipgebiete fortpflanzen, wo die Risse die Produktausbeute und/oder Produktlebensdauer reduzieren können.
Gemäß einer Ausführungsform kann der Strompfad zwischen der leitfähigen Elektrode und dem Test-Pad eine erste Verbindungsstruktur und eine zweite Verbindungsstruktur umfassen. Die erste Verbindungsstruktur verbindet elektrisch die Sicherungsstruktur und das Test-Pad. Die zweite Verbindungsstruktur verbindet elektrisch die Sicherungsstruktur und die leitfähige Elektrode. Die erste Verbindungsstruktur kann zumindest einen ersten Linienabschnitt enthalten. Die zweite Verbindungsstruktur kann zumindest einen zweiten Linienabschnitt enthalten. Der Nennstrom der ersten und zweiten Linienabschnitte ist signifikant größer als, z.B. zumindest zweimal so hoch wie, der Nennstrom der Sicherungsstruktur.
Die Linienabschnitte ermöglichen eine Anordnung der Sicherungsstruktur an einer Stelle, wo die Gefahr, dass ein Schmelzen der Sicherungsstruktur Risse erzeugen kann, die sich in die Chipgebiete fortpflanzen, minimiert ist. Beispielsweise kann die Sicherungsstruktur im Zentrum eines Schnittfugengebiets oder im Zentrum einer Drop-In-Zone ausgebildet werden. Die Sicherungsstruktur kann nahe unkritischer Strukturen angeordnet werden. Unkritische Strukturen können Strukturen einschließen, die nach einem harten dielektrischen Durchbruch der Prüfstruktur nicht benötigt werden. Beispielsweise kann die Sicherungsstruktur nahe der Prüfstruktur ausgebildet sein, welche nach einem harten dielektrischen Durchbruch nicht verwendbar ist, der typischerweise den Test der dielektrischen Durchbruchstärke beendet.
Gemäß einer Ausführungsform können die Sicherungsstruktur, die erste Verbindungsstruktur und die zweite Verbindungsstruktur so konfiguriert sein, dass im Fall eines Stromflusses zwischen dem Test-Pad und der leitfähigen Elektrode die Stromdichte in der Sicherungsstruktur größer als eine maximale Stromdichte in der ersten Verbindungsstruktur und größer als eine maximale Stromdichte in der zweiten Verbindungsstruktur ist. Die höhere Stromdichte in der Sicherungsstruktur kann zur Folge haben, dass die Sicherungsstruktur schmilzt, bevor irgendein Bereich einer der Verbindungsstrukturen zu schmelzen beginnt. Beispielsweise kann eine kleinere Querschnittsfläche einer leitfähigen Struktur die Stromdichte lokal erhöhen. Alternativ dazu kann die Sicherungsstruktur aus einem Material mit einem niedrigeren Schmelzpunkt als die ersten und zweiten Verbindungsstrukturen geschaffen sein, wobei die Stromdichte in der Sicherungsstruktur so hoch wie in den ersten und zweiten Verbindungsstrukturen oder niedriger sein kann.
Beispielsweise kann die Sicherungsstruktur einen Leitungsabschnitt mit einer Sicherungsleitungsbreite umfassen. Der schmalste erste Linienabschnitt zwischen dem Test-Pad und der Sicherungsstruktur hat eine erste Leitungsbreite. Der schmalste zweite Linienabschnitt zwischen der Sicherungsstruktur und der leitfähigen Elektrode hat eine zweite Leitungsbreite. Der Leitungsabschnitt, der erste Linienabschnitt und der zweite Linienabschnitt können die gleiche Dicke aufweisen. Die Sicherungsleitungsbreite kann kleiner als die erste Leitungsbreite und kleiner als die zweite Leitungsbreite sein. Die Sicherungsstruktur kann mittels einer einzigen Layout-Maßnahme auf wirtschaftliche Weise gebildet werden.
Gemäß einer Ausführungsform kann die Sicherungsstruktur zumindest eine Sicherungs-Kontaktlochstruktur enthalten. Die Sicherungs-Kontaktlochstruktur kann alternativ oder zusätzlich zum Leitungsabschnitt vorgesehen sein. Die Sicherungs-Kontaktlochstruktur kann ein einziges Kontaktloch umfassen, das einen Abschnitt des ersten Linienabschnitts mit einem Abschnitt des zweiten Linienabschnitts verbindet, oder kann eine Vielzahl von Kontaktlöchern umfassen, die in Reihe und/oder parallel angeordnet sind, wobei die Kontaktlöcher zwischen den gleichen Verdrahtungsschichten oder zwischen verschiedenen Verdrahtungsschichten ausgebildet sein können.
Die Sicherungs-Kontaktlochstruktur kann Kontaktlöcher mit einer kleineren Querschnittsfläche als andere Kontaktlöcher außerhalb der Sicherungsstruktur umfassen und/oder kann Kontaktlöcher umfassen, die aus einem Material mit einem niedrigeren Nennstrom als andere Kontaktlöcher außerhalb der Sicherungsstruktur gebildet sind.
Gemäß einer Ausführungsform kann der Strompfad zumindest eine erste Kontaktlochstruktur zwischen dem Test-Pad und der Sicherungsstruktur und/oder zumindest eine zweite Kontaktlochstruktur zwischen der Sicherungsstruktur und der leitfähigen Elektrode umfassen. Die Sicherungs-Kontaktlochstruktur, die ersten Kontaktlochstrukturen und die zweiten Kontaktlochstrukturen können so konfiguriert sein, dass im Fall eines Stromflusses zwischen dem Test-Pad und der leitfähigen Elektrode eine Stromdichte in zumindest einigen der Sicherungs-Kontaktlochstrukturen oder in jeder der Sicherungs-Kontaktlochstrukturen größer ist als eine maximale Stromdichte in jeder beliebigen der ersten und zweiten Kontaktlochstrukturen.
Sicherungs-Kontaktlochstrukturen mit einer geringeren Querschnittsfläche orthogonal zur Stromrichtung und/oder Sicherungs-Kontaktlochstrukturen aus Materialien mit einer niedrigeren elektrischen Leitfähigkeit als andere Kontaktlöcher außerhalb der Sicherungsstruktur können zu einem ohmschen Reihenwiderstand zwischen der leitfähigen Elektrode und dem Test-Pad beitragen und können zur Reduzierung der Stromspitze im Fall eines harten dielektrischen Durchbruchs beitragen. Eine ausreichende Reduzierung der Stromspitze kann ferner zu einer Reduzierung der thermomechanischen Beanspruchung beitragen, die von der schmelzenden Sicherungsstruktur herrührt.
Gemäß einer Ausführungsform kann der Halbleiter-Wafer eine Widerstandsstruktur im Strompfad zwischen dem Test-Pad und der leitfähigen Elektrode enthalten. Die Widerstandsstruktur kann zusätzlich zur Sicherungsstruktur vorgesehen sein, wobei die Sicherungsstruktur und die Widerstandsstruktur elektrisch in Reihe geschaltet sind. Die Widerstandsstruktur kann in der Nähe der Sicherungsstruktur oder in einem Abstand zur Sicherungsstruktur als Teil der ersten Verbindungsstruktur und/oder als Teil der zweiten Verbindungsstruktur ausgebildet sein. Die Widerstandsstruktur kann eine einzelne Struktur sein oder kann eine verteilte Struktur mit mehreren, in einem Abstand zueinander ausgebildeten Bereichen sein.
Die Widerstandsstruktur bildet eine ohmsche Verbindung zwischen zwei Strukturen des Strompfads zwischen dem Test-Pad und der leitfähigen Elektrode. Der ohmsche Widerstand der Widerstandsstruktur ist höher als der ohmsche Widerstand einer direkten und geraden Verbindung zwischen den beiden Strukturen in der gleichen Technologie. Beispielsweise kann eine Widerstandsstruktur, die als Verdrahtungsbahn ausgebildet ist oder eine solche enthält, länger sein und/oder kann eine kleinere Querschnittsfläche aufweisen, kann z.B. schmaler als andere Verdrahtungsleitungen sein, die für niederohmige Verbindungen in den Testgebieten genutzt werden. Beispielsweise kann die Widerstandsstruktur Mäander und/oder Schleifen enthalten.
Alternativ dazu oder zusätzlich kann die Widerstandsstruktur eine Kontaktlochstruktur enthalten, wobei die Kontaktlochstruktur eine kleinere Querschnittsfläche aufweisen kann, z.B. einen kleineren Durchmesser als andere Kontaktlochstrukturen aufweisen kann und/oder weniger Kontaktlochstrukturen umfassen kann als die, die für niederohmige Verbindungen von Zwischenverdrahtungsschichten im Testgebiet außerhalb der Sicherungsstruktur und außerhalb der Verdrahtungsstruktur verwendet werden. Der Nennstrom der Widerstandsstruktur ist ausreichend hoch, so dass die Widerstandsstruktur unter den ungünstigsten Bedingungen eines regulären fWLR-Überwachungstests nicht geschädigt wird. Insbesondere ist der Nennstrom der Widerstandsstruktur höher als, z.B. zumindest doppelt so hoch wie, der Nennstrom der Sicherungsstruktur.
Gemäß einer Ausführungsform kann der Halbleiter-Wafer einen ersten leitfähigen Film und eine erste dielektrische Schicht zwischen dem ersten leitfähigen Film und der Sicherungsstruktur enthalten. Der erste leitfähige Film, die erste dielektrische Schicht und die Sicherungsstruktur können vertikal übereinander gestapelt sein. Beispielsweise ist die Sicherungsstruktur als Bereich einer Verdrahtungsbahn in einer Verdrahtungsschicht ausgebildet, und der erste leitfähige Film ist als eine Metallplatte in einer Verdrahtungsschicht unter der Verdrahtungsschicht ausgebildet, in der die Sicherungsstruktur ausgebildet ist. Der erste leitfähige Film kann vertikal unterhalb der Sicherungsstruktur so ausgebildet sein, dass eine vertikale Projektion der Sicherungsstruktur in die Verdrahtungsschicht mit dem ersten leitfähigen Film vollständig innerhalb der Zone liegt, die von dem ersten leitfähigen Film bedeckt wird. Die erste dielektrische Schicht ist ein Bereich eines Zwischenschicht-Dielektrikums zwischen den beiden Verdrahtungsschichten oder enthält einen solchen. Die erste dielektrische Schicht und der erste leitfähige Film können eine vertikale Rissbarriere bilden.
Insbesondere kann eine Grenzfläche zwischen dem ersten leitfähigen Film und der ersten dielektrischen Schicht Risse stoppen, die von einer schmelzenden Sicherungsstruktur herrühren und sich in der ersten dielektrischen Schicht in Richtung des Halbleitersubstrats fortpflanzen.
Gemäß einer Ausführungsform kann der Halbleiter-Wafer einen zweiten leitfähigen Film und eine zweite dielektrische Schicht zwischen dem zweiten leitfähigen Film und der Sicherungsstruktur enthalten, wobei die Sicherungsstruktur, die zweite dielektrische Schicht und der zweite dielektrische Film vertikal übereinander gestapelt sind. Der zweite leitfähige Film kann vertikal oberhalb der Sicherungsstruktur ausgebildet sein, wobei eine vertikale Projektion der Sicherungsstruktur in die Ebene des zweiten leitfähigen Films vollständig innerhalb der vom zweiten leitfähigen Film bedeckten Zone liegt. Eine Grenzfläche zwischen der zweiten dielektrischen Schicht und dem zweiten leitfähigen Film kann eine Fortpflanzung von Rissen stoppen, die sich oberhalb der Schmelzstruktur fortpflanzen.
Gemäß einer Ausführungsform kann der Halbleiter-Wafer eine erste laterale Struktur und eine erste Trennstruktur umfassen, die lateral zwischen der ersten lateralen Struktur und der Sicherungsstruktur ausgebildet ist. Die erste laterale Struktur und die erste Trennstruktur sind aus verschiedenen Materialien geschaffen. Die erste laterale Struktur kann Reihen lateral getrennter Kontaktlochstrukturen oder ein oder mehrere solide Riegel aus einem leitfähigen Material enthalten. Die erste Trennstruktur kann Bereiche eines oder mehrerer Zwischenschicht-Dielektrika enthalten.
Eine Grenzfläche zwischen der ersten Trennstruktur und der ersten lateralen Struktur kann die Fortpflanzung von Rissen, die von der schmelzenden Sicherungsstruktur herrühren, in Richtung eines benachbarten Chipgebiets stoppen. Der Halbleiter-Wafer kann eine Vielzahl erster lateraler Strukturen und erster Trennstrukturen enthalten, die an der gleichen Seite der Sicherungsstruktur angeordnet sind.
Gemäß einer Ausführungsform kann der Halbleiter-Wafer eine zweite laterale Struktur und eine zweite Trennstruktur enthalten, die lateral zwischen der zweiten lateralen Struktur und der Sicherungsstruktur ausgebildet ist. Die zweite laterale Struktur kann die gleiche Konfiguration wie die erste laterale Struktur aufweisen. Die zweite Trennstruktur kann Bereiche von einem oder mehreren Zwischenschicht-Dielektrika enthalten. Die erste und die zweite laterale Struktur sind auf entgegengesetzten Seiten der Sicherungsstruktur ausgebildet und können die Fortpflanzung von Rissen, die von der Sicherungsstruktur herrühren, in Richtung zweier benachbarter Chipgebiete unterdrücken.
Gemäß einer Ausführungsform kann die Prüfstruktur auf und/oder in dem Testgebiet ausgebildet sein. Die Durchbrucheigenschaften dielektrischer Schichten, zum Beispiel Kondensator-Dielektrika und Gatedielektrika von Transistoren im Chipgebiet, können mittels eines Zerstörungstests der Prüfstruktur überwacht werden, wobei die äquivalente dielektrische Struktur der Prüfstruktur bis zu einem harten dielektrischen Durchbruch beansprucht werden kann.
Gemäß einer Ausführungsform können die Chipgebiete Transistorzellen enthalten, wobei jede Transistorzelle eine Gateelektrode und ein Gatedielektrikum zwischen der Gateelektrode und dem Halbleitersubstrat enthält. Eine Materialkonfiguration der dielektrischen Struktur der Prüfstruktur kann einer Materialkonfiguration des Gatedielektrikums entsprechen.
Die Materialkonfiguration einer geschichteten Struktur kann die Anzahl und Abfolge unterscheidbarer Teilschichten, die Prozessbedingungen, unter denen die Teilschichten gebildet werden, und die Dicke und Dichte der Teilschichten einbeziehen. Vorrichtungen mit einer entsprechenden Materialkonfiguration werden gebildet, indem die gleichen Prozesse gemeinsam genutzt werden. Beispielsweise werden das Gatedielektrikum der Transistorzellen in den Chipgebieten und die dielektrische Struktur der Prüfstruktur durch die gleichen Prozesse gleichzeitig ausgebildet.
Gemäß einer anderen Ausführungsform kann ein Halbleiter-Wafer ein Halbleitersubstrat enthalten, das Chipgebiete und ein Testgebiet zwischen den Chipgebieten enthält. Eine Prüfstruktur ist auf und/oder in dem Halbleitersubstrat ausgebildet. Die Prüfstruktur umfasst eine dielektrische Struktur und eine leitfähige Elektrode. Die leitfähige Elektrode ist mit der dielektrischen Struktur in Kontakt. Ein Test-Pad ist auf dem Halbleitersubstrat im Testgebiet ausgebildet. Eine Widerstandsstruktur befindet sich in einem Strompfad, der das Test-Pad und die leitfähige Elektrode elektrisch verbindet.
Die Widerstandsstruktur bildet eine ohmsche Verbindung zwischen zwei Strukturen des Strompfads, wobei der ohmsche Widerstand der Widerstandsstruktur höher als der ohmsche Widerstand einer direkten und geraden Verbindung zwischen den beiden Strukturen in der gleichen Technologie ist. Beispielsweise enthält die Widerstandsstruktur eine Verdrahtungsleitung, die länger ist und/oder die eine kleinere Querschnittsfläche aufweist, z.B. schmaler als andere Verdrahtungsleitungen sein kann, die für niederohmige Verbindungen im Testgebiet genutzt werden.
Zum Beispiel kann die Widerstandsstruktur Mäander und/oder Schleifen aufweisen oder kann eingeschnürte Abschnitte von Verdrahtungsbahnen enthalten. Alternativ dazu oder zusätzlich kann die Widerstandsstruktur eine oder mehrere Kontaktlochstrukturen mit einer kleineren Querschnittsfläche, z.B. mit einem kleineren Durchmesser, als andere Kontaktlochstrukturen enthalten und/oder kann weniger Kontaktlochstrukturen enthalten als für niederohmige Verbindungen von Zwischenverdrahtungs-Schichten in den Testgebieten außerhalb der Widerstandsstruktur verwendet werden. Ein Nennstrom der Widerstandsstruktur ist ausreichend hoch, so dass die Widerstandsstruktur unter ungünstigsten Bedingungen eines regulären fWLR-Überwachungsmodus, z.B. durch einen harten Durchbruch der Prüfstruktur, nicht beschädigt wird.
Die Widerstandsstruktur bildet einen ohmschen Reihenwiderstand mit der Prüfstruktur und reduziert die Stromspitze während eines dielektrischen Durchbruchs der Prüfstruktur. Der ohmsche Widerstand der Widerstandsstruktur kann auf die Prüfstruktur so zugeschnitten werden, dass er ausreichend hoch ist, um den Spitzenstrom während eines elektrischen Durchbruchs zu begrenzen, und ausreichend niedrig ist, um den Einfluss auf die gemessene Durchbruchspannung zu minimieren.
Gemäß einer anderen Ausführungsform umfasst ein Verfahren zum Testen des Halbleiter-Wafers ein Anlegen einer Spannungs- oder Stromrampe an das Test-Pad und ein Auswerten eines Leckstroms durch das Test-Pad. Ein Anlegen der Spannungs- oder Stromrampe und ein Auswerten des Leckstroms können einem RVS-Ansatz (Beanspruchung mit rampenförmiger Spannung) oder einem ERCS-Ansatz (Beanspruchung mit exponentiell rampenförmigem Strom) folgen.
Gemäß einer anderen Ausführungsform umfasst ein Verfahren zum Testen des Halbleiter-Wafers ein Anlegen einer konstanten Spannung an das Test-Pad und ein Überwachen eines Leckstroms durch das Test-Pad im Laufe der Zeit. Die angelegte konstante Spannung kann nahe der nominalen Durchbruchspannung der dielektrischen Struktur oder höher sein.
1 zeigt ein Testgebiet 300 zwischen zwei benachbarten Chipgebieten 600 eines Halbleiter-Wafers 500, der ein Halbleitersubstrat 100 und eine Zwischenschicht-Dielektrikumsstruktur 200 umfasst, die auf einer ersten Hauptoberfläche 101 des Halbleitersubstrats 100 ausgebildet ist.
Die Chipgebiete 600 enthalten funktionale Elemente mit dielektrischen Strukturen, zum Beispiel digitale Schaltungen mit MOS-Transistoren, Leistungs-Halbleitervorrichtungen mit einer Vielzahl von Feldeffekttransistorzellen, die elektrisch parallel angeordnet sind, oder integrierte Schaltungen mit kapazitiven Elementen oder mit Speicherzellen. Beispielsweise können die Chipgebiete 600 Transistorzellen TC enthalten, wobei die Transistorzellen TC Graben-Gateelektroden 155 mit einem Gatedielektrikum 159 enthalten, das die Gateelektrode 155 und in dem Halbleitersubstrat 100 ausgebildete dotierte Gebiete trennt.
Das Testgebiet 300 enthält eine Prüfstruktur 310, die kritische Strukturprobleme funktionaler Elemente mit kritischen dielektrischen Strukturen im Chipgebiet 600 widerspiegelt. Beispielsweise ähnelt die Prüfstruktur 310 den Transistorzellen TC, wobei die Prüfstruktur 310 gebildet werden kann, indem die gleichen Prozessschritte wie die Transistorzellen TC im Chipgebiet 600 genutzt werden. Dementsprechend enthält die Prüfstruktur 310 eine leitfähige Elektrode 315 und eine dielektrische Struktur 312, die die leitfähige Elektrode 314 von dotierten Gebieten im Testgebiet 300 des Halbleitersubstrats 100 trennt. Das Testgebiet 300 kann eine Vielzahl identischer Prüfstrukturen 310 enthalten, wobei die Prüfstrukturen 310 elektrisch parallel angeordnet sein können und parallel überwacht werden können.
Die Zwischenschicht-Dielektrikumsstruktur 200 kann zumindest eine Verdrahtungsschicht und zwei oder mehr Zwischenschicht-Dielektrika enthalten, die die Verdrahtungsschichten voneinander und vom Halbleitersubstrat 100 trennen. Jede Verdrahtungsschicht enthält leitfähige Bahnen und/oder leitfähige Platten. Kontaktlöcher, die sich vertikal durch zumindest eines der Zwischenschicht-Dielektrika erstrecken, können leitfähige Bahnen und/oder Platten, die in verschiedenen Verdrahtungsschichten ausgebildet sind, elektrisch verbinden. Ein Test-Pad 390 kann auf dem obersten Zwischenschicht-Dielektrikum ausgebildet sein.
Ein Strompfad 305 verbindet das Test-Pad 390 und die leitfähige Elektrode 314 elektrisch. Der Strompfad 305 enthält eine Sicherungsstruktur 350. Eine erste Verbindungsstruktur 320 verbindet die Sicherungsstruktur 350 und das Test-Pad 390 elektrisch. Eine zweite Verbindungsstruktur 330 verbindet die Sicherungsstruktur 350 und die leitfähige Elektrode 314 elektrisch. Die Sicherungsstruktur 350 kann in zumindest einer der Verdrahtungsschichten, auf einer Hauptoberfläche des Halbleitersubstrats 100 und/oder auf einer Wafer-Oberfläche 501 ausgebildet sein, wobei die Wafer-Oberfläche 501 von dem obersten Zwischenschicht-Dielektrikum gebildet werden kann.
Die Sicherungsstruktur 350 kann auf eine Weise ausgelegt sein, dass die Sicherungsstruktur 350 den Strom, der während einer Beanspruchung vor einem harten dielektrischen Durchbruch fließt, zuverlässig tragen kann und nur im Fall eines harten dielektrischen Durchbruchs mit hohem Durchbruchstrom durchschmilzt. Beispielsweise kann der Nennstrom der Sicherungsstruktur 350 so ausgebildet werden, dass die Sicherungsstruktur 350 das z.B. 10-fache eines maximalen Stroms vor einem Durchbruch tragen kann. Der Strom vor einem Durchbruch kann aus der Selbsterhitzung oder Stromgrenzen einer Elektromigration der leitfähigen Bahnen in den Verdrahtungsschichten der Zwischenschicht-Dielektrikumsstruktur 200 geschätzt werden. Die Sicherungsstruktur 350 kann auch ausgelegt werden, um den maximalen Durchbruchstrom zu begrenzen. Beispielsweise kann die Sicherungsstruktur 350 einen möglichst hohen Widerstand aufweisen, ohne die Messung der Spannung eines harten Durchbruchs der Prüfstruktur in einem mehr als vernachlässigbaren Maße zu beeinflussen.
2 zeigt eine Draufsicht eines Halbleiter-Wafers 500 mit einer Vielzahl von Chipgebieten 600, die in einer regelmäßigen Matrix entlang Zeilen und Spalten in regelmäßigen Abständen von Mitte zu Mitte angeordnet sind. Das Testgebiet 300 umfasst ein gitterförmiges Schnittfugengebiet 301, das die Chipgebiete 600 lateral trennt. Das Testgebiet 300 kann ferner eine Testzone 302 enthalten. Größe und Form der Testzone 302 sind gleich der Größe und Form eines der Chipgebiete 600. Das Testgebiet 300 kann eine Vielzahl von Teststrukturen zum Testen und/oder Überwachen der Funktionalität funktionaler Elemente in den Chipgebieten 600 enthalten.
Die Sicherungsstruktur 350, wie sie in 1 veranschaulicht ist, kann in dem Schnittfugengebiet 301 und/oder in der Testzone 302 ausgebildet sein. Jede Sicherungsstruktur 305 kann in einem zentralen Bereich der Testzone 302 oder in einem zentralen Bereich der Schnittfugenzone 301, zum Beispiel in einem zentralen Drittel der Testzone 302 oder in einem zentralen Drittel der Schnittfugenzone 301, ausgebildet sein. Die Kästchen 306 geben mögliche Platzierungen für eine Sicherungsstruktur 350 wie in 1 veranschaulicht, z.B. nahe dem Zentrum der Testzone 302, in der Mitte von Kreuzungen linienförmiger Bereiche des Schnittfugengebiets 301 und in der Mitte linienförmiger Bereiche des Schnittfugengebiets 301 in annähernd dem gleichen Abstand zu zwei benachbarten Chipgebieten 600 an.
3 zeigt die Anordnung einer Sicherungsstruktur 350 in einer der zentralen Verdrahtungsschichten einer mehrschichtigen Zwischenschicht-Dielektrikumsstruktur 200. Die Zwischenschicht-Dielektrikumsstruktur 200 kann eine oder mehrere Verdrahtungsschichten und Zwischenschicht-Dielektrika enthalten, die die Verdrahtungsschichten voneinander und vom Halbleitersubstrat trennen. Beispielsweise ist die Sicherungsstruktur 350 so angeordnet, dass zumindest eine andere Verdrahtungsschicht zwischen der Wafer-Oberfläche und der Sicherungsstruktur angeordnet ist und zumindest eine weitere Verdrahtungsstruktur zwischen der Sicherungsstruktur und dem Halbleitersubstrat liegt.
In zumindest einer der Verdrahtungsschichten zwischen der Sicherungsstruktur 350 und dem Halbleitersubstrat 100 kann vertikal unterhalb der Sicherungsstruktur 350 ein erster leitfähiger Film 341 ausgebildet sein. Die lateralen Abmessungen des ersten leitfähigen Films 341 können größer sein als die entsprechenden lateralen Abmessungen der Sicherungsstruktur 350, so dass der erste leitfähige Film 341 eine vertikale Projektion der Sicherungsstruktur 350 in die Ebene des ersten leitfähigen Films 341 vollständig umgibt. Der erste leitfähige Film 341 kann hochdotiertes polykristallines Silizium, ein Metall, eine Metallverbindung und/oder eine Metalllegierung enthalten.
Eine erste dielektrische Schicht 361 kann die Sicherungsstruktur 350 und den ersten leitfähigen Film 341 trennen. Die erste dielektrische Schicht 361 kann ein Bereich eines der Zwischenschicht-Dielektrika sein oder einen solchen enthalten. Falls sich die Sicherungsstruktur 350 erhitzt und eine thermomechanische Beanspruchung in die umgebenden Bereiche der Zwischenschicht-Dielektrikumsstruktur 200 induziert, können sich Risse in einer oder mehreren der Zwischenschicht-Dielektrika bilden. Die Risse können sich von der Sicherungsstruktur 350 in Richtung des Halbleitersubstrats 100 fortpflanzen. Eine Grenzfläche zwischen der ersten dielektrischen Schicht 361 und dem ersten leitfähigen Film 341 kann die Fortpflanzung der Risse in Richtung des Halbleitersubstrats stoppen. Ferner können erste leitfähige Filme in weiteren Verdrahtungsschichten zwischen der Sicherungsstruktur 350 und dem Halbleitersubstrat 200 ausgebildet werden.
Ein zweiter leitfähiger Film 342 kann in einer Verdrahtungsschicht zwischen der Wafer-Oberfläche und der Sicherungsstruktur 350 ausgebildet werden. Eine zweite dielektrische Schicht 362 kann den zweiten leitfähigen Film 342 und die Sicherungsstruktur 350 vertikal trennen. Die zweite dielektrische Schicht 362 kann ein Bereich eines der Zwischenschicht-Dielektrika sein. Laterale Abmessungen des zweiten leitfähigen Films 342 können größer sein als entsprechende laterale Abmessungen der Sicherungsstruktur 350, so dass der zweite leitfähige Film 342 eine vertikale Projektion der Sicherungsstruktur 350 in die Ebene des zweiten leitfähigen Films 342 vollständig umgibt. Weitere zweite leitfähige Film 342 können in weiteren Verdrahtungsschichten zwischen der Wafer-Oberfläche und der Sicherungsstruktur 350 ausgebildet werden.
Eine erste laterale Struktur 343 kann an einer Seite der Sicherungsstruktur 350 ausgebildet sein, die zu einem der benachbarten Chipgebiete orientiert ist. Eine vertikale Ausdehnung der ersten lateralen Struktur 343 kann gleich dem Abstand zwischen einem oberen Rand des zweiten leitfähigen Films 342 und einem unteren Rand des ersten leitfähigen Film 341 sein. Die erste laterale Struktur 343 kann ein durchgehender Riegel mit einer horizontalen longitudinalen Achse orthogonal zur Querschnittsebene sein oder einen solchen enthalten. Alternativ dazu oder zusätzlich kann die erste laterale Struktur 343 eine Vielzahl von Metallstreifen 347 in zwei oder mehr Verdrahtungsschichten und eine Vielzahl von Kontaktlochreihen 348 umfassen, wobei jede Kontaktlochreihe 348 eine Vielzahl lateral getrennter Kontaktlöcher enthält, die sich zwischen zwei der Metallstreifen 347 in benachbarten Verdrahtungsschichten erstrecken.
Eine dielektrische erste Trennstruktur 363 trennt die erste laterale Struktur 343 und die Sicherungsstruktur 350 lateral. Die erste Trennstruktur 363 kann Bereiche eines oder mehrerer der Zwischenschicht-Dielektrika enthalten.
Weitere erste laterale Strukturen 343 können zwischen der Sicherungsstruktur 350 und dem benachbarten Chipgebiet ausgebildet sein, wobei weitere erste Trennstrukturen 363 benachbarte erste laterale Strukturen 343 lateral trennen können.
Zweite laterale Strukturen 344 und zweite Trennstrukturen 365 zwischen der zweiten lateralen Struktur 344 und der Sicherungsstruktur 350 und zwischen benachbarten zweiten lateralen Strukturen 344 können auf der entgegengesetzten Seite der Sicherungsstruktur 350 ausgebildet sein.
Die ersten und zweiten lateralen Strukturen 343, 344 und die ersten und zweiten leitfähigen Filme 341, 342 bilden eine Barrierenstruktur, die die Sicherungsstruktur 350 auf vier Seiten umgibt.
In 4 enthält der Strompfad 305 zwischen der leitfähigen Elektrode 314 und dem Test-Pad 390 zusätzlich zur Sicherungsstruktur 350 eine Widerstandsstruktur 370. Die Funktionalität einer Sicherung kann von den Anforderungen eine Widerstandsstruktur getrennt werden, die dafür ausgelegt ist, den maximalen Durchbruchstrom zu begrenzen.
Die Sicherungsstruktur 350 ist dafür ausgelegt, bei Auftreten einer Bedingung eines harten Durchbruchs zuverlässig durchzuschmelzen, bevor irgendein anderer Teil des Strompfads 305 beginnt, eine thermomechanische Beanspruchung in die Zwischenschicht-Dielektrikumsstruktur zu induzieren.
Die Widerstandsstruktur 370 kann einen so hohen ohmschen Widerstand wie möglich aufweisen, ohne die Messung der Spannung eines harten Durchbruchs der Prüfstruktur in mehr als einem vernachlässigbaren Maße zu beeinflussen.
5A - 10D veranschaulichen Ausführungsformen mit Sicherungsstrukturen und/oder Widerstandsstrukturen, die in einer auf einem Halbleitersubstrat 100 ausgebildeten Zwischenschicht-Dielektrikumsstruktur ausgebildet sind. Vier Verdrahtungsschichten M1, M2, M3, M4 sind vertikal übereinander gestapelt, wobei die erste Verdrahtungsschicht M1 die Verdrahtungsschicht repräsentiert, die dem Halbleitersubstrat 100 am nächsten gelegen ist, und die vierte Verdrahtungsschicht M4 die Verdrahtungsschicht repräsentiert, die der Wafer-Oberfläche 501 am nächsten gelegen ist. Ein erstes Zwischenschicht-Dielektrikum 210 trennt die zweite Verdrahtungsschicht M2 und die erste Verdrahtungsschicht M1, ein zweites Zwischenschicht-Dielektrikum 220 trennt die dritte Verdrahtungsschicht M3 und die zweite Verdrahtungsschicht M2, und ein drittes Zwischenschicht-Dielektrikum 230 trennt die vierte Verdrahtungsschicht M4 und die dritte Verdrahtungsschicht M3. Ein viertes Zwischenschicht-Dielektrikum 240 kann die vierte Verdrahtungsschicht M4 bedecken. Andere Ausführungsformen des Halbleiter-Wafers können weitere Verdrahtungsschichten und weitere Zwischenschicht-Dielektrika zwischen der Wafer-Oberfläche 501 und der vierten Verdrahtungsschicht M4 enthalten. Weitere Ausführungsformen des Halbleiter-Wafers können eine, zwei oder drei Verdrahtungsschichten umfassen.
Erste Kontaktlöcher V1 können sich durch das erste Zwischenschicht-Dielektrikum 210 erstrecken und können leitfähige Strukturen in der zweiten Verdrahtungsschicht M2 mit leitfähigen Strukturen in der ersten Verdrahtungsschicht M1 verbinden. Zweite Kontaktlöcher V2 können sich vertikal durch das zweite Zwischenschicht-Dielektrikum 220 erstrecken und können leitfähige Strukturen in der dritten Verdrahtungsschicht M3 und leitfähige Strukturen in der zweiten Verdrahtungsschicht M2 elektrisch verbinden. Dritte Kontaktlöcher V3 können sich vertikal durch das dritte Zwischenschicht-Dielektrikum 230 erstrecken und können leitfähige Strukturen in den vierten und den dritten Verdrahtungsschichten M4, M3 elektrisch verbinden.
5A - 5D zeigen eine Sicherungsstruktur 350, die in der zweiten Verdrahtungsschicht M2 ausgebildet ist. Die Sicherungsstruktur 350 enthält eine schmale leitfähige Bahn, die einen Leitungsabschnitt 351 mit einer Sicherungsleitungsbreite w0 und der Sicherungslänge 10 bildet. Die Sicherungsleitungsbreite w0 kann so ausgewählt werden, dass sie beim hohen Strom während eines harten dielektrischen Durchbruchs zuverlässig durchschmilzt, bevor irgendein anderer Bereich des Strompfads zwischen einem Test-Pad 390 und einer leitfähigen Elektrode 314 zu schmelzen beginnt. Die Sicherungslänge 10 kann ausgewählt werden, um eine strombegrenzende Funktionalität zu verwirklichen.
5C zeigt den Leitungsabschnitt 351 in der zweiten Verdrahtungsschicht M2. Eine erste Verbindungsstruktur 320 verbindet elektrisch die Sicherungsstruktur 350 mit dem Test-Pad 390 und umfasst einen ersten Linienabschnitt 321 in der zweiten Verdrahtungsschicht M2, einen weiteren ersten Linienabschnitt 321 in der dritten Verdrahtungsschicht M3 und eine Vielzahl erster Kontaktlochstrukturen 325, die die Leitungsabschnitte 351 in den zweiten und den dritten Verdrahtungsschichten M2, M3 elektrisch verbinden.
Eine zweite Verbindungsstruktur 330, die die Sicherungsstruktur 350 und die leitfähige Elektrode 314 elektrisch verbindet, kann einen zweiten Linienabschnitt 331 in der zweiten Verdrahtungsschicht M2 enthalten. Die Sicherungsleitungsbreite w0 ist kleiner als eine zweite Leitungsbreite w2 eines schmalsten zweiten Linienabschnitts 331 und kleiner als eine erste Leitungsbreite w1 eines schmalsten ersten Linienabschnitts 321.
Die erste Verdrahtungsschicht M1 enthält vertikal zwischen der Sicherungsstruktur 350 und dem Halbleitersubstrat 100 einen ersten leitfähigen Film 341.
Die dritte Verdrahtungsschicht M3 und die vierte Verdrahtungsschicht M4 enthalten vertikal oberhalb der Sicherungsstruktur 350 zweite leitfähige Filme 342. Erste Kontaktlöcher V1, zweite Kontaktlöcher V2 und dritte Kontaktlöcher V3, die vertikal übereinander angeordnet sind, und Metallstreifen 347 in den ersten, zweiten und dritten Verdrahtungsschichten M1, M2, M3 bilden erste und zweite laterale Strukturen 343, 344 auf entgegengesetzten Seiten der Sicherungsstruktur 350 zwischen der Sicherungsstruktur 350 und den zwei benachbarten Chipgebieten. Die ersten und zweiten lateralen Strukturen 343, 344, der erste leitfähige Film 341 und die zweiten leitfähigen Filme 342 bilden eine Art „Gehäuse“ für die Sicherungsstruktur 350. Risse in der Zwischenschicht-Dielektrikumsstruktur 200, welche sich im Fall einer schmelzenden Sicherungsstruktur 350 von der Sicherungsstruktur 350 in alle Richtungen fortpflanzen können, können an Grenzflächen der Komponenten des „Gehäuses“ enden.
6A - 6D zeigen eine Sicherungsstruktur 350, die eine sich mäanderförmige Linie enthält, um den ohmschen Widerstand der Sicherungsstruktur 350 zu erhöhen.
7A - 7D zeigen eine Sicherungsstruktur 350, die eine Sicherungs-Kontaktlochstruktur 355 enthält, die sich von der dritten Verdrahtungsschicht M3 zur zweiten Verdrahtungsschicht M2 erstreckt. Die erste Verbindungsstruktur 320 zwischen dem Test-Pad 390 und der Sicherungsstruktur 350 enthält erste Kontaktlochstrukturen 325.
Die Querschnittsfläche der Sicherungs-Kontaktlochstruktur 355 kann kleiner sein als diejenige weiterer zweiter Kontaktlochstrukturen V2, die sich zwischen der dritten Verdrahtungsschicht M3 und der zweiten Verdrahtungsschicht M2 erstrecken. Beispielsweise kann die Querschnittsfläche der Sicherungs-Kontaktlochstruktur 355 kleiner sein als diejenige der ersten Kontaktlochstrukturen 325.
Anstelle einer einzigen Sicherungs-Kontaktlochstruktur 355 kann die Sicherungsstruktur 350 eine Vielzahl von Sicherungs-Kontaktlochstrukturen 355 enthalten, die elektrisch parallel angeordnet sind, und/oder kann eine Vielzahl von Sicherungs-Kontaktlochstrukturen 355 enthalten, die elektrisch in Reihe angeordnet sind.
Die Sicherungsstruktur 350 in 8A - 8D enthält einen schmalen Linienabschnitt 351 in der zweiten Verdrahtungsschicht M2, einen schmalen Linienabschnitt 351 in der dritten Verdrahtungsschicht M3 und eine Sicherungs-Kontaktlochstruktur 355, die die zwei schmalen Linienabschnitte 351 elektrisch verbindet.
Erste und zweite laterale Strukturen 343, 344 können Metallstreifen 347 in den zweiten und dritten Verdrahtungsschichten M2, M3 und Bereiche leitfähiger Filme 341, 342 in den ersten und vierten Verdrahtungsschichten M1, M4 umfassen. Die ersten und zweiten lateralen Strukturen 343, 344 können Kontaktlochreihen 348 enthalten, die sich zwischen vertikal benachbarten Metallstreifen 347 in zwei Verdrahtungsschichten, z.B. zwischen der dritten Verdrahtungsschicht M3 und der vierten Verdrahtungsschicht M4, erstrecken. Alternativ dazu oder zusätzlich können Kontaktlochreihen 348 zwischen der dritten Verdrahtungsschicht M3 und der zweiten Verdrahtungsschicht M2 ausgebildet sein. Ferner können alternativ dazu oder zusätzlich Kontaktlochreihen 348 zwischen der zweiten Verdrahtungsschicht M2 und der ersten Verdrahtungsschicht M1 ausgebildet werden. Kontaktlochreihen 348 können zum Beispiel zwischen jedem Paar benachbarter Verdrahtungsschichten ausgebildet sein, wie in 5A - 5D veranschaulicht ist.
9A - 9D zeigen eine Widerstandsstruktur 370, die eine Kette erster und zweiter Kontaktlöcher V1, V2 enthält, die über Metallinseln 349 in benachbarten Verdrahtungsschichten elektrisch in Reihe geschaltet sind. Die ersten und zweiten Kontaktlöcher V1, V2 können in zwei benachbarten Zwischenschicht-Dielektrika ausgebildet sein.
Außerdem zeigt 9A eine Prüfstruktur 150, die zumindest teilweise eine Transistorzelle in einem Chipgebiet nachahmt. Die Prüfstruktur 310 kann eine leitfähige Elektrode 314 und eine dielektrische Struktur 312 enthalten, die die leitfähige Elektrode 314 und das Halbleitersubstrat 100 trennt. Die leitfähige Elektrode 314 ahmt die Gateelektrode nach, und die dielektrische Struktur 312 ahmt das Gatedielektrikum der Transistorzelle im Chipgebiet nach.
Das Halbleitersubstrat 100 kann eine, zwei oder drei dotierte Gebiete 151, 152, 153 direkt unter dem Gatedielektrikum 159 enthalten, wobei das dotierte Gebiet oder eines der dotierten Gebiete 151, 152, 153 die Gegenelektrode für den dielektrischen Durchbruchtest bildet.
Beispielsweise können die dotierten Gebiete 151, 152, 153 das Sourcegebiet, das Bodygebiet und das Draingebiet der Transistorzelle bilden. Die ersten und dritten dotierten Gebiete 151, 153 können einen ersten Leitfähigkeitstyp aufweisen, und das zweite dotierte Gebiet 152 kann einen komplementären zweiten Leitfähigkeitstyp aufweisen. Das zweite dotierte Gebiet 152 kann das erste dotierte Gebiet 151 und das dritte dotierte Gebiet 153 unter dem Gatedielektrikum 159 trennen.
Eine zweite Verbindungsstruktur 330, die die Widerstandsstruktur 370 und die leitfähige Elektrode 155 elektrisch verbindet, umfasst einen zweiten Linienabschnitt 331 in der ersten Verdrahtungsschicht M1 und eine Basis-Kontaktlochstruktur V0, die den zweiten Linienabschnitt 331 und die leitfähige Elektrode 314 elektrisch verbindet.
10A - 10D zeigen eine Sicherungsstruktur 350, die einen Stapel von Sicherungs-Kontaktlochstrukturen 355 in den zweiten und ersten Zwischenschicht-Dielektrika 220, 210 enthält. Eine Widerstandsstruktur 370 enthält eine erste polykristalline Siliziumleitung, die direkt auf der ersten Hauptoberfläche 101 des Halbleitersubstrats 100 ausgebildet ist. Die zweite Verbindungsstruktur 330 zwischen der leitfähigen Elektrode 314 und der Sicherungsstruktur 350 enthält zweite Kontaktlochstrukturen 335.

Claims

Halbleiter-Wafer, aufweisend: ein Halbleitersubstrat (100), das Chipgebiete (600) und ein Testgebiet (300) zwischen den Chipgebieten (600) aufweist; eine Prüfstruktur (310), die auf und/oder in dem Halbleitersubstrat (100) ausgebildet ist, wobei die Prüfstruktur (310) eine dielektrische Struktur (312) und eine leitfähige Elektrode (314) aufweist, wobei die leitfähige Elektrode (314) mit der dielektrischen Struktur (312) in Kontakt ist; ein Test-Pad (390), das im Testgebiet (300) auf dem Halbleitersubstrat (100) ausgebildet ist; und eine Sicherungsstruktur (350) in einem Strompfad (305), der das Test-Pad (390) und die leitfähige Elektrode (314) elektrisch verbindet.
Halbleiter-Wafer nach dem vorhergehenden Anspruch, wobei der Strompfad (305) ferner aufweist: eine erste Verbindungsstruktur (320), die die Sicherungsstruktur (350) und das Test-Pad (390) elektrisch verbindet, wobei die erste Verbindungsstruktur (320) zumindest einen ersten Linienabschnitt (321) aufweist; und eine zweite Verbindungsstruktur (330), die die Sicherungsstruktur (350) und die leitfähige Elektrode (314) elektrisch verbindet, wobei die zweite Verbindungsstruktur (330) zumindest einen zweiten Linienabschnitt (331) aufweist.
Halbleiter-Wafer nach dem vorhergehenden Anspruch, wobei die Sicherungsstruktur (350), die erste Verbindungsstruktur (320) und die zweite Verbindungsstruktur (330) so konfiguriert sind, dass im Fall eines Stromflusses zwischen dem Test-Pad (390) und der leitfähigen Elektrode (314) eine Stromdichte in der Sicherungsstruktur (350) größer als eine maximale Stromdichte in der ersten Verbindungsstruktur (320) und größer als eine maximale Stromdichte in der zweiten Verbindungsstruktur (330) ist.
Halbleiter-Wafer nach einem der beiden vorhergehenden Ansprüche, wobei die Sicherungsstruktur (350) einen Linienabschnitt (351) mit einer Sicherungsleitungsbreite (w0) aufweist, wobei die Sicherungsleitungsbreite (w0) kleiner ist als eine erste Leitungsbreite (w1) eines schmalsten ersten Linienabschnitts (321) und wobei die Sicherungsleitungsbreite (w0) kleiner ist als eine zweite Leitungsbreite (w2) eines schmalsten zweiten Linienabschnitts (331).
Halbleiter-Wafer nach einem der vorhergehenden Ansprüche, wobei die Sicherungsstruktur (350) zumindest eine Sicherungs-Kontaktlochstruktur (355) aufweist.
Halbleiter-Wafer nach dem vorhergehenden Anspruch, wobei der Strompfad (305) zumindest eine erste Kontaktlochstruktur (325) zwischen dem Test-Pad (390) und der Sicherungsstruktur (350) und/oder zumindest eine zweite Kontaktlochstruktur (335) zwischen der Sicherungsstruktur (350) und der leitfähigen Elektrode (314) aufweist; und wobei die Sicherungs-Kontaktlochstrukturen (355), die ersten Kontaktlochstrukturen (325) und die zweiten Kontaktlochstrukturen (335) so konfiguriert sind, dass im Fall eines Stromflusses zwischen dem Test-Pad (390) und der leitfähigen Elektrode (314) eine Stromdichte in jeder der Sicherungs-Kontaktlochstrukturen (355) größer als eine maximale Stromdichte in einer der ersten und zweiten Kontaktlochstrukturen (325, 335) ist.
Halbleiter-Wafer nach einem der vorhergehenden Ansprüche, ferner aufweisend: eine Widerstandsstruktur (370) im Strompfad (305).
Halbleiter-Wafer nach einem der vorhergehenden Ansprüche, ferner aufweisend: einen ersten leitfähigen Film (341) und eine erste dielektrische Schicht (361) zwischen dem ersten leitfähigen Film (341) und der Sicherungsstruktur (350), wobei der erste leitfähige Film (341), die erste dielektrische Schicht (361) und die Sicherungsstruktur (350) vertikal übereinander gestapelt sind.
Halbleiter-Wafer nach einem der vorhergehenden Ansprüche, ferner aufweisend: einen zweiten leitfähigen Film (342) und eine zweite dielektrische Schicht (362) zwischen dem zweiten leitfähigen Film (342) und der Sicherungsstruktur (350), wobei die Sicherungsstruktur (350), die zweite dielektrische Schicht (362) und der zweite leitfähige Film (342) vertikal übereinander gestapelt sind.
Halbleiter-Wafer nach einem der vorhergehenden Ansprüche, ferner aufweisend: eine erste laterale Struktur (343) und eine erste Trennstruktur (363) lateral zwischen der ersten lateralen Struktur (343) und der Sicherungsstruktur (350), wobei die erste laterale Struktur (343) und die erste Trennstruktur (363) aus verschiedenen Materialien gebildet sind.
Halbleiter-Wafer nach dem vorhergehenden Anspruch, ferner aufweisend: eine zweite laterale Struktur (344) und eine zweite Trennstruktur (364) lateral zwischen der zweiten lateralen Struktur (344) und der Sicherungsstruktur (350), wobei die zweite laterale Struktur (344) und die zweite Trennstruktur (364) aus verschiedenen Materialien gebildet sind und wobei die ersten und zweiten lateralen Strukturen (343, 344) auf entgegengesetzten Seiten der Sicherungsstruktur (350) ausgebildet sind.
Halbleiter-Wafer nach einem der vorhergehenden Ansprüche, ferner aufweisend: die Prüfstruktur (310), die auf und/oder in dem Testgebiet (330) ausgebildet ist.
Halbleiter-Wafer nach einem der vorhergehenden Ansprüche, wobei: die Chipgebiete (600) Transistorzellen (TC) aufweisen, wobei jede Transistorzelle (TC) eine Gateelektrode (155) und ein Gatedielektrikum (159) zwischen der Gateelektrode (155) und dem Halbleitersubstrat (100) aufweist und wobei eine Materialkonfiguration der dielektrischen Struktur (312) der Prüfstruktur (310) einer Materialkonfiguration des Gatedielektrikums (159) entspricht.
Halbleiter-Wafer, aufweisend: ein Halbleitersubstrat (100), das Chipgebiete (600) und ein Testgebiet (300) zwischen den Chipgebieten (600) aufweist; eine Prüfstruktur (310), die auf und/oder in dem Halbleitersubstrat (100) ausgebildet ist, wobei die Prüfstruktur (310) eine dielektrische Struktur (312) und eine leitfähige Elektrode (314) aufweist, wobei die leitfähige Elektrode (314) mit der dielektrischen Struktur (312) in Kontakt ist; ein Test-Pad (390), das im Testgebiet (300) auf dem Halbleitersubstrat (100) ausgebildet ist; und eine Widerstandsstruktur (370) in einem Strompfad (305), der das Test-Pad (390) und die leitfähige Elektrode (314) elektrisch verbindet.
Verfahren zum Testen des Halbleiter-Wafers nach einem der vorhergehenden Ansprüche, wobei das Verfahren aufweist: Anlegen einer Spannungsrampe an das Test-Pad (390); und Auswerten eines Leckstroms durch das Test-Pad (390).
Verfahren zum Testen des Halbleiter-Wafers nach einem der Ansprüche 1 bis 14, wobei das Verfahren aufweist: Anlegen einer konstanten Spannung an das Test-Pad (390); und Auswerten eines Leckstroms durch das Test-Pad (390).