DE102019103615A1 - Kurzschlussschutz für einen gatetreiber unter verwendung eines gepulsten betriebs - Google Patents

Kurzschlussschutz für einen gatetreiber unter verwendung eines gepulsten betriebs Download PDF

Info

Publication number
DE102019103615A1
DE102019103615A1 DE102019103615.1A DE102019103615A DE102019103615A1 DE 102019103615 A1 DE102019103615 A1 DE 102019103615A1 DE 102019103615 A DE102019103615 A DE 102019103615A DE 102019103615 A1 DE102019103615 A1 DE 102019103615A1
Authority
DE
Germany
Prior art keywords
gate driver
pin
ton
driver output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019103615.1A
Other languages
English (en)
Inventor
Tommaso Bacigalupo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102019103615A1 publication Critical patent/DE102019103615A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08128Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027Measuring means of, e.g. currents through or voltages across the switch

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

Ein Verfahren zum Schützen einer Gatetreiberschaltung beinhaltet das Empfangen eines Eingangssignals, um einen Gatetreiberausgang der Gatetreiberschaltung zu energetisieren; das Feststellen, dass ein anormaler Betriebszustand am Gatetreiberausgang vorliegt; das kontinuierliche Energetisieren des Gatetreiberausgangs für einen Zeitraum, und das Aufnehmen einer gepulsten Betriebsart zum Energetisieren des Gatetreiberausgangs, nachdem der Zeitraum abgelaufen ist.

Description

  • Die vorliegende Erfindung betrifft allgemein ein System und Verfahren zum Kurzschlussschutz für einen Gatetreiber unter Verwendung eines gepulsten Betriebs.
  • Ein Gatetreiber ist typischerweise ein Leistungsverstärker, und er kann außerdem zusätzliche Schaltungstechnik, die ein Niederleistungs-Eingangssignal von einem zughörigen Controller-IC empfängt und ein Hochstrom-Ansteuereingangssignal für das Gate eines Hochleistungstransistors wie beispielsweise eines IGBTs oder Leistungs-MOSFETs erzeugt, enthalten. Manchmal kann der IGBT- oder Leistungs-MOSFET-Transistor eine Überstrom- oder Überspannungssituation erfahren, die zu einem Überheizen des Transistors und letzten Endes zu einer Transistorbeschädigung führen kann, wenn die Situation nicht behandelt wird. Während dieser Überstrom- oder Überspannungsbetriebszustände kann auch der Gatetreiber selbst beschädigt werden.
  • Gemäß einer Ausgestaltung umfasst das Verfahren zum Schützen einer Gatetreiberschaltung das Empfangen eines Eingangssignals, um einen Gatetreiberausgang der Gatetreiberschaltung zu energetisieren; das Feststellen, dass ein anormaler Betriebszustand am Gatetreiberausgang vorliegt; das kontinuierliche Energetisieren des Gatetreiberausgangs für einen definierten Zeitraum; und das Aufnehmen einer gepulsten Betriebsart zum Energetisieren des Gatetreiberausgangs, nachdem der definierte Zeitraum abgelaufen ist.
  • Für ein vollständigeres Verständnis der vorliegenden Erfindung und deren Vorteile wird nun Bezug genommen auf die folgenden Beschreibungen, die in Verbindung mit den begleitenden Zeichnungen erfolgen, in denen:
    • 1 ein Diagramm eines Leistungssystems mit einem IGBT-Leistungsmodul und einer Gatetreiberschaltung gemäß einer Ausgestaltung ist;
    • 2 ein zu der Gatetreiberschaltung von 1 gehörendes Zeitverlaufsdiagramm ist;
    • 3 ein detaillierteres Diagramm der Gatetreiberschaltung von 1 ist; und
    • 4 ein Flussdiagramm eines Verfahrens zum Betreiben eines Gatetreibers gemäß einer Ausgestaltung ist.
  • 1 veranschaulicht ein Leistungssystem 100 mit einem Integrierte-Schaltung-Gatetreiber 102 und einem angesteuerten Leistungsschalter, der in einem Ausführungsbeispiel als IGBT-Leistungsmodul 104 gezeigt ist. Der Gatetreiber 102 enthält drei Hochstrom-Ausgangsstufen, auch wenn nur eine derartige Ausgangsstufe erforderlich ist, und es kann eine beliebige Anzahl, wie sie für eine bestimmte Anwendung erforderlich ist, verwendet werden. Die Ausgangsstufe 106, die auf eine positive Leistungsversorgungsspannung VCC2 an einem TON-Pin gesteuert wird, enthält einen Verstärkerteil und einen Überwachungsteil, die unten näher erläutert werden. Die Ausgangsstufe 108, die auf eine negative Leistungsversorgungsspannung VEE2 an einem CLAMP-Pin gesteuert wird, enthält ebenfalls einen Verstärkerteil und einen Überwachungsteil, die unten näher erläutert werden. Die Ausgangsstufe 110, die ebenfalls auf die negative Leistungsversorgungsspannung VEE2 an einem TOFF-Pin gesteuert wird, enthält ebenfalls einen Verstärkerteil und einen Überwachungsteil, die unten näher erläutert werden. Der Gatetreiber 102 enthält außerdem den positiven Leistungsversorgungspin VCC2, den negativen Leistungsversorgungspin VEE2, und einen Massepin VGND2. Der Gatetreiber 102 kann auch zusammen mit anderen Steuerfunktionen (nicht gezeigt) für das Leistungssystem 100 wie beispielsweise Digital- und Analog-Eingangs- und Ausgangssteuerpins und entsprechende Digital- und Analog-Steuerschaltungstechnik integriert sein.
  • Bei einer Ausgestaltung enthält das IGBT-Leistungsmodul 104 einen IGBT-Transistor und eine antiparallele Diode. Andere Arten von Leistungstransistoren wie beispielsweise MOSFET- und SiC-(Siliziumkarbid)-Transistoren können ebenfalls verwendet werden. Das Leistungsmodul 104 kann integriert sein oder aus diskreten Komponenten bestehen. Der TON-Pin des Gatetreibers 102 ist über einen RON-Widerstand mit dem Gate des IGBT-Leistungsmoduls 104 gekoppelt, der CLAMP-Pin des Gatetreibers 102 ist direkt mit dem Gate des IGBT-Leistungsmoduls 104 gekoppelt, und der TOFF-Pin des Gatetreibers 102 ist über einen ROFF-Widerstand mit dem Gate des IGBT-Leistungsmoduls 104 gekoppelt.
  • Die nächste Generation von integrierten Gatetreibern für FET-/IGBT-/SiC-Leistungsmodule wie beispielsweise das IGBT-Leistungsmodul 104 kann mehrere Hochstromausgänge zum Steuern des EIN-/AUS-Zustands des Leistungsmoduls aufweisen. Diese Leistungsmodule 104 bürden den Ausgängen des Gatetreibers 102 eine hohe kapazitive Last auf. Die Ausgänge des Gatetreibers 102 können üblicherweise Ströme bis zu 10 Ampere ausgeben oder aufnehmen. Im Normalbetrieb erfordert das Laden und Entladen dieser kapazitiven Lasten nur einige 100 ns, was dazu führt, dass der Spitzenstrom nur für diesen kurzen Zeitraum andauert. In anormalen Zuständen (z. B. einem Kurzschluss auf einer Leiterplatte; (engl.: „printed circuit board“; PCB) aufgrund einer externen Metallbrücke, z. B. eines herunterfallenden Schraubenziehers) könnte der maximale Strom für die gesamte Dauer des Kurzschlusses fließen, was zu einer Zerstörung des Gatetreibers führt. Bei sicherheitskritischen Anwendungen (z. B. einem Automotive-Motorinverter) ist es gefährlich, die Steuerung des Leistungsmoduls 104 aufzugeben, d. h., eine Selbstzerstörung des Gatetreibers 102 ist zu vermeiden und dennoch sollte der angestrebte EIN-/AUS-Zustand erreicht werden.
  • Die nachfolgende Beschreibung ist deshalb primär auf den Schutz des Gatetreibers 102 selbst gerichtet, und sie ist nicht primär auf den Schutz des Leistungsmoduls 104 gegen Überstrom gerichtet. Der Schutz des Leistungsmoduls 104 wird üblicherweise durch Entsättigungs-(engl.: „desaturation“; DESAT)- und/oder Überstromschutz-(engl.: „overcurrent protection“; OCP)-Signale und dazugehörige Schaltungstechnik erreicht und wird deshalb hier nicht weiter erläutert.
  • Der Maximalstrom der Ausgangsstufen ist für alle Gatetreiber in dem Gatetreiber 102 definiert. Üblicherweise werden externe Widerstände verwendet, um die Flankensteilheiten zum EIN-/AUS-Schalten des Leistungsmoduls 104 einzustellen. Diese externen Widerstände würden den Strom ebenfalls begrenzen, wenn der Kurzschluss jenseits der Widerstandsposition in dem Leistungssystem 100 auftritt. Bei einer Ausgestaltung überwacht der Gatetreiber 102, wie im Folgenden näher erläutert wird, den Strom seiner eigenen Ausgangsstufe und ist daher probat, um einen beliebigen Kurzschlusszustand zu behandeln, der irgendwo jenseits des entsprechenden Gatetreiberausgangspins auftritt.
  • Thermisches Abschalten kann manchmal für einen Übertemperaturzustand des Gatetreibers 102 verwendet werden, aber die Temperaturanstiegsgeschwindigkeit ist typischerweise zu langsam, um im Fall eines Kurzschlusses an einem Ausgang eine Selbstzerstörung zu verhindern.
  • Das Detektieren von Kurzschlusszuständen an den Ausgängen des Gatetreibers 102 und das Auslösen einer Freigabe in einen Tri-State-Betriebszustand kann eine Selbstzerstörung des Gatetreibers 102 verhindern, gibt aber die Steuerung des Leistungsmoduls 104 dauerhaft frei.
  • Gemäß Ausgestaltungen überwacht der Gatetreiber 102 seine Ausgänge auf Kurzschluss-(Hochstrom)-Ereignisse. Der Gatetreiber misst die Länge dieser Kurzschlussereignisse. Wenn das Kurzschlussereignis eine definierte Zeit übersteigt, wird der Gatetreiber in eine gepulste Betriebsart geschaltet. Zum Beispiel kann die gepulste Betriebsart durch Umschalten zwischen einer Tri-State-Betriebsart und einer aktiven Ansteuer-Betriebsart, die einen gelösten (engl.: „relaxed“) Tastgrad aufweist, erreicht werden. Die gepulste Betriebsart wird fortgesetzt, solange das Kurzschlussereignis andauert.
  • Es ist wichtig anzumerken, dass der definierte Zeitraum sorgfältig gewählt wird, um eine Beschädigung der Ausgangsstufen der Treiberschaltung 102 zu verhindern. In anderen Worten, da ein anfängliches Aufheizen der Ausgangsstufe 106, 108 oder 110 der Treiberschaltung 102 während des definierten Zeitraums auftritt, muss die Zeiteinteilung auf eine solche Weise gewählt werden, dass die Ausgangsstufe idealerweise in einen Tri-State-Zustand versetzt wird (engl.: „tri-stated“), bevor der Maximalstrom zu einer entsprechenden, zerstörerischen Temperatur führt. Der Tastgrad des gepulsten Betriebs wird ebenfalls sorgfältig gewählt. Der gepulste Betrieb läuft mit einem Sicherheits-Tastgrad, der gewählt ist, um ein weiteres Überhitzen zu verhindern. In anderen Worten, ein relativ geringer Tastgrad verhindert ein weiteres Überhitzen, aber ein relativ hoher Tastgrad kann weiteres Erhitzen nicht verhindern. Der definierte Zeitraum und der sichere Tastgrad können variieren und sie werden basierend auf Simulationen einer bestimmten Anwendung gewählt.
  • Es ist ein Vorteil von Ausgestaltungen der Gatetreiberschaltung, dass sich der Gatetreiber 102 sogar im Kurzschlussfall selbst gegen Zerstörung schützt. Der Gatetreiber 102 versucht automatisch, die Steuerung des Ausgangssignals zurückzuerlangen, und es ist keine Maßnahme von einem zu der Gatetreiberschaltung 102 gehörenden Mikroprozessor erforderlich. Sobald das Kurzschlussereignis beseitigt ist, kann der Gatetreiber 102 mit seinem normalen Betrieb weitermachen.
  • Wendet man sich nun 2 zu, werden in Zeitverlaufsdiagrammabschnitten 202, 204 und 206 drei Betriebsarten dargestellt.
  • Der Zeitverlaufsdiagrammabschnitt 202 veranschaulicht einen Normalbetriebszustand, bei dem kein Kurzschluss vorliegt. Ein INP-Eingangssignal wird von einem Mikroprozessor, der sich auf der Gatetreiberschaltung 102 befindet, empfangen (am besten zu sehen in 3, und es wird unten ausführlicher beschrieben). Das INP-Eingangssignal zeigt ein normales Eingangssignal, das zwischen einem digitalen logischen High- und Low-Zustand hin- und herschaltet. Die entsprechende Spannungsausgabe V (TON/TOFF) an dem TON-Pin, die das INP-Signal widerspiegelt, ist ebenfalls gezeigt. Die entsprechende Stromausgabe I (TON) ist ebenfalls gezeigt, sie enthält einen Strompuls an den positiv werdenden Flanken des Ausgangsspannungssignals. Der Strompuls ist auf die kapazitive Natur des Gate-Eingangs des IGBT-Leistungsschalters 104 zurückzuführen.
  • Der Zeitverlaufsdiagrammabschnitt 204 veranschaulicht ein Kurzschlussereignis während einer vollständigen EIN-Schaltphase. Während der definierten Zeit wird die Ausgangsspannung auf einen dem Kurzschlusszustand zugeordneten, kleinen Wert begrenzt, aber der Ausgangsstrom befindet sich für die Gesamtheit der definierten Zeit beim vollen Maximalwert. Während der gepulsten Betriebsart sind zwei Spannungspulse gezeigt und es sind zwei Maximalstrompulse gezeigt. In einem nachfolgenden Zeitraum wird der IGBT 104, z. B. durch die Wirkung des TOFF-Pins, ausgeschaltet. Bei dem gezeigten Beispiel wird der Kurzschlusszustand nachfolgend beseitigt, und sobald der TON-Pin versucht, den IGBT 104 einzuschalten, sind eine normale Spannungsstufe und ein entsprechender Maximalstrompuls gezeigt.
  • Der Zeitverlaufsdiagrammabschnitt 206 veranschaulicht einen intermittierenden Kurzschluss während einer EIN-Schaltphase. Während der definierten Zeit wird die Ausgangsspannung auf einen dem Kurzschlusszustand zugeordneten, kleinen Wert begrenzt, aber der Ausgangsstrom befindet sich für die Gesamtheit der definierten Zeit beim vollen Maximalwert. Während der gepulsten Betriebsart ist nur ein kleiner Spannungspuls gezeigt, und es sind zwei Maximalstrompulse gezeigt. Der Kurzschlusszustand wird für den ersten Spannungspuls beibehalten. Nach dem ersten Spannungspuls ist der Kurzschlusszustand beseitigt und die Steuerung über den IGBT 104 wird automatisch zurückerhalten. Daher ist ein zweiter, normaler Spannungspuls mit einem zugehörigen Maximalstrompuls gezeigt. In einem nachfolgenden Zeitraum wird der IGBT 104, z. B. durch die Wirkung des TOFF-Pins, ausgeschaltet. Bei dem gezeigten Beispiel wurde der Kurzschlusszustand bereits beseitigt, und sobald der TON-Pin versucht, den IGBT 104 einzuschalten, sind eine normale Spannungsstufe und ein zugehöriger Maximalstrompuls gezeigt.
  • Bei Ausgestaltungen kann das Schutzschema für die Gatetreiberschaltung 102 auf einen Hochstromausgang des Gatetreibers (TON/ TOFF/ CLAMP) angewandt werden. Für Ausgänge, die low-aktiv sind, können die Kurvenverläufe invertiert werden.
  • Bezugnehmend auf 3 sind weitere Einzelheiten einer Ausgestaltung zum Implementieren der Gatetreiberschutzschaltung und des -verfahrens gezeigt. Die Ausgangsstufe 106 ist mit einem mit dem TON-Pin gekoppelten Ausgangstreiberteil 106A und einem Erfassungsteil (engl.: „sensing portion“) 106B mit einem mit dem TON-Pin gekoppelten Eingang gezeigt. Bei dem Beispiel von 3 enthält die Gatetreiberschaltung 102 eine Digitalschaltung wie beispielsweise einen Mikroprozessor oder eine andere Digitalschaltung 112 mit einer mit einem Zähler 118 gekoppelten Zustandsmaschine 114. Die Zustandsmaschine 114 enthält die vorliegende Information darüber, ob sich die Treiberschaltung 102 in der gepulsten Betriebsart befindet oder nicht. Ein UND-Gatter 116 empfängt das INP-Eingangssignal, das durch einen weiteren Mikroprozessor entweder auf oder außerhalb der Gatetreiberschaltung 102 erzeugt werden kann, und das Ausgangssignal der Zustandsmaschine 114. Das Ausgangssignal des UND-Gatters 116 steuert die Ausgangsstufe 106A. Der Erfassungsteil 106B weist einen mit dem Ausgang der Ausgangsstufe 106A gekoppelten Eingang und einen mit einem Eingang der Zustandsmaschine 114 gekoppelten Ausgang auf.
  • Der Erfassungsteil 106B kann dazu ausgebildet sein, an dem Gatetreiberausgang eine Betriebseigenschaft zu messen und den fehlerhaften Zustand zu detektieren, wenn sich die gemessene Betriebscharakteristik von einer erwarteten normalen Charakteristik unterscheidet. Der Erfassungsteil kann so implementiert sein, dass er den Ausgangsstrom der Ausgangsstufe 106A mit einem Shuntwiderstand (oder ähnlichen Stromerfassungsschaltungen oder -verfahren) erfasst, die Flankensteilheit (engl.: „slew rate“) der Spannungsänderung des Ausgangssignals überwacht, oder überwacht, dass die Ausgangsspannung definierte Pegel in einer definierten Zeit erreicht. Hierauf basierend kann der Erfassungsteil den anormalen Zustand detektieren, wenn der Ausgangsstrom länger als eine erwartete Zeitdauer fließt, die Flankensteilheit geringer als eine erwartete Flankensteilheit ist, oder die Ausgangsspannung die definierten Pegel in der definierten Zeit nicht erreicht. Obwohl der Ausgangs-PIN TON gezeigt ist, können die anderen Pins CLAMP und TOFF ebenfalls verwendet werden. Ausgestaltungen können nur einen derartigen Pin oder alle drei Pins verwenden.
  • Die Dauer des Auftretens des Kurzschlusses kann durch einen digitalen Zähler 118 gemessen werden, oder kann als Analogschaltung, die die gemessene Zeit mit einer analogen Verzögerungszeit vergleicht, implementiert werden. Der Zähler 118 wird verwendet, um in die gepulste Betriebsart zu schalten (verschachtelter (engl.: „interleaved“) Tri-State + aktives Ansteuern), wenn die gemessene Dauer über einen gegebenen Schwellenwert (der den schlechtesten Fall für die Treibererwärmung repräsentiert) liegt, und bleibt in der gepulsten Betriebsart, solange der Ausgang EIN ist und der Kurzschluss noch detektiert wird (was, wie vorangehend beschrieben, eine thermische Selbstzerstörung verhindert). Die Gesamtheit der digitalen Logikschaltung 112 kann teilweise durch eine äquivalente analoge Logik ersetzt werden (z. B. können bei einer Ausgestaltung anstelle von Zählern RC-Verzögerungen verwendet werden).
  • Ein Flussdiagramm für ein Verfahren zum Schalten eines Gatetreibers in eine gepulste Betriebsart für die Dauer des Überstromzustands gemäß Ausgestaltungen ist in 4 gezeigt. Das Flussdiagramm 400 beginnt mit Schritt 402, indem eine „EIN-Spannung“ an den Ausgangspin einer Gatetreiberschaltung, die mit einem Leistungsschalter wie beispielsweise einem IGBT-Modul gekoppelt ist, angelegt wird, und der Ausgangspin wird wie vorangehend beschreiben überwacht oder erfasst. Der Entscheidungsblock 406 stellt fest, ob ein Kurzschlusszustand vorliegt oder nicht? Falls nicht, geht der normale Betrieb bei Schritt 416 weiter. Wenn ein Kurzschlusszustand vorliegt, wird die „EIN-Spannung“ bei Schritt 408 fortgeführt. Der Entscheidungsblock 410 stellt fest, ob die fortgeführte „EIN-Spannung“ ein vorgegebenes Zeitlimit übersteigt oder nicht. Falls nicht, wird die „EIN-Spannung“ fortgeführt. Sofern das vorgegebene Zeitlimit überschritten wird, wird bei Schritt 412 die Pulsbetriebsart aufgenommen. Der Entscheidungsblock 414 stellt fest, ob der Kurzschlusszustand beseitigt wurde oder nicht. Falls nicht, dann wird die Pulsbetriebsart fortgesetzt. Falls der Kurzschlusszustand beseitigt wurde, wird bei Schritt 416 dank der in 3 gezeigten Beispielschaltung der Normalbetrieb automatisch aufgenommen.

Claims (20)

  1. Verfahren zum Schützen einer Gatetreiberschaltung, das aufweist: Empfangen eines Eingangssignals, um einen Gatetreiberausgang (TON) der Gatetreiberschaltung (102) zu energetisieren; Feststellen, dass an dem Gatetreiberausgang (TON) ein anormaler Betriebszustand vorliegt; kontinuierliches Energetisieren des Gatetreiberausgangs (TON) für einen definierten Zeitraum; und Aufnehmen einer gepulsten Betriebsart zum Energetisieren des Gatetreiberausgangs (TON), nachdem der definierte Zeitraum abgelaufen ist.
  2. Verfahren gemäß Anspruch 1, wobei das Energetisieren des Gatetreiberausgangs (TON) das Ansteuern des Gatetreiberausgangs (TON) mit einer Spannungsstufe an einem Pin der Gatetreiberschaltung beinhaltet.
  3. Verfahren gemäß Anspruch 1 oder 2, wobei das Feststellen, dass an dem Gatetreiberausgang ein anormaler Betriebszustand vorliegt, das Messen einer Betriebscharakteristik an dem Gatetreiberausgang (TON) und das Feststellen, dass sich die gemessene Betriebscharakteristik von einer erwarteten normalen Charakteristik unterscheidet, beinhaltet.
  4. Verfahren gemäß einem der vorangehenden Ansprüche, das weiterhin das Versetzen des Gatetreiberausgangs (TON) in einem Tri-Strate-Zustand (engl: „tri-stating“) als Reaktion auf eine Änderung des Eingangssignals beinhaltet.
  5. Verfahren gemäß einem der vorangehenden Ansprüche, das weiterhin das Beenden der gepulsten Betriebsart, sobald festgestellt wird, dass der anormale Betriebszustand beseitigt wurde, beinhaltet.
  6. Verfahren gemäß Anspruch 5, das weiterhin das kontinuierliche Energetisieren des Gatetreiberausgangs (TON) als Reaktion auf das kontinuierliche Empfangen des Eingangssignals, um den Gatetreiberausgang zu energetisieren, beinhaltet.
  7. Verfahren gemäß Anspruch 5, das weiterhin das Versetzen des Gatetreiberausgangs (TON) in einen Tri-State-Zustand (engl.: „tri-stating“) als Reaktion auf eine Änderung des Eingangssignals beinhaltet.
  8. Verfahren gemäß einem der vorangehenden Ansprüche, das weiterhin das Koppeln des Gatetreiberausgangs (TON) mit einem Schalter beinhaltet.
  9. Gatetreiberschaltung, die aufweist: einen Eingangspin (INP), der dazu ausgebildet ist, ein Eingangssignal zu empfangen; einen Gatetreiber (106A), der mit einem Gatetreiber-Ausgangspin (TON) gekoppelt ist; eine Logikschaltung (112), die zwischen den Eingangspin (INP) und den Gatetreiber (106A) gekoppelt ist; und eine Erfassungsschaltung (106B), die zwischen den Gatetreiber-Ausgangspin (TON) und die Logikschaltung (112) gekoppelt ist, wobei die Gatetreiberschaltung (102) dazu ausgebildet ist, einen anormalen Betriebszustand an dem Gatetreiber-Ausgangspin (TON) festzustellen, für einen definierten Zeitraum eine kontinuierliche Betriebsart bereitzustellen, und, nachdem der definierte Zeitraum abgelaufen ist, eine gepulste Betriebsart bereitzustellen.
  10. Gatetreiberschaltung gemäß Anspruch 9, wobei der Gatetreiber-Ausgangspin (TON) zumindest einen von einem Einschalt-Pin, einem Klemm-Pin oder einem Ausschalt-Pin aufweist.
  11. Gatetreiberschaltung gemäß Anspruch 9 oder 10, wobei die Logikschaltung (112) eine mit einem Zähler (118) gekoppelte Zustandsmaschine (114) aufweist.
  12. Gatetreiberschaltung gemäß einem der Ansprüche 9 bis 11, wobei die Erfassungsschaltung (106B) einen Pufferverstärker aufweist.
  13. Gatetreiberschaltung gemäß einem der Ansprüche 9 bis 12, wobei die Erfassungsschaltung (106B) dazu ausgebildet ist, eine Betriebseigenschaft an dem Gatetreiber-Ausgangspin (TON) zu erfassen.
  14. Gatetreiberschaltung gemäß einem der Ansprüche 9 bis 13, wobei die Gatetreiberschaltung (102) dazu ausgebildet ist, für einen definierten Zeitraum eine Dauerbetriebsart mit positiver Spannung (engl.: „positive voltage continuous mode“) und, nachdem der definierte Zeitraum abgelaufen ist, eine Pulsbetriebsart mit positiver Spannung (engl.: „positive voltage pulsed mode“) bereitzustellen.
  15. Gatetreiberschaltung gemäß einem der Ansprüche 9 bis 13, wobei die Gatetreiberschaltung (102) dazu ausgebildet ist, für einen definierten Zeitraum eine Dauerbetriebsart mit einer Spannung (engl.: „negative or zero voltage continuous mode“), die negativ oder null ist, und, nachdem der definierte Zeitraum abgelaufen ist, eine Pulsbetriebsart mit einer Spannung (engl.: „negative or zero voltage pulsed mode"), die negativ oder null ist, bereitzustellen.
  16. Gatetreiberschaltung gemäß einem der Ansprüche 9 bis 15, wobei die Gatetreiberschaltung (102) dazu ausgebildet ist, als Reaktion auf eine Änderung des Eingangssignals eine Tri-State-Betriebsart bereitzustellen.
  17. Gatetreiberschaltung, die aufweist: einen Eingangspin (INP), der dazu ausgebildet ist, ein Eingangssignal zu empfangen; einen ersten Gatetreiber (106A), der zwischen den Eingangspin (INP) und einen ersten Gatetreiber-Ausgangspin (TON) gekoppelt ist; wobei die Gatetreiberschaltung (102) dazu ausgebildet ist, an dem betreffenden Gatetreiber-Ausgangspin (TON) einen anormalen Zustand zu detektieren, für einen definierten Zeitraum eine Dauerbetriebsart bereitzustellen und, nachdem der definierte Zeitraum abgelaufen ist, eine gepulste Betriebsart bereitzustellen.
  18. Schaltsystem gemäß Anspruch 17, wobei der erste Gatetreiber-Ausgangspin (TON) einen Einschaltpin, der dazu ausgebildet ist, eine positive Spannung zu treiben, aufweist.
  19. Schaltsystem gemäß Anspruch 17 oder 18, das weiterhin einen zwischen den Eingangspin (INP) und einen zweiten Gatetreiber-Ausgangspin (CLAMP) gekoppelten, zweiten Gatetreiber (108) aufweist, wobei der zweite Gatetreiber-Ausgangspin (CLAMP) einen Klemm-Pin, der dazu ausgebildet ist, eine negative Spannung zu treiben, aufweist.
  20. Schaltsystem gemäß einem der Ansprüche 17 bis 19, das weiterhin einen zwischen den Eingangspin (INP) und einen dritten Gatetreiber-Ausgangspin (TOFF) gekoppelten, dritten Gatetreiber (110) aufweist, wobei der dritte Gatetreiber-Ausgangspin (TOFF) einen Ausschaltpin, der dazu ausgebildet ist, eine negative Spannung zu treiben, aufweist.
DE102019103615.1A 2018-02-15 2019-02-13 Kurzschlussschutz für einen gatetreiber unter verwendung eines gepulsten betriebs Pending DE102019103615A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/898,015 2018-02-15
US15/898,015 US10756721B2 (en) 2018-02-15 2018-02-15 Short circuit protection for a gate driver using pulsed operation

Publications (1)

Publication Number Publication Date
DE102019103615A1 true DE102019103615A1 (de) 2019-08-22

Family

ID=67481726

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019103615.1A Pending DE102019103615A1 (de) 2018-02-15 2019-02-13 Kurzschlussschutz für einen gatetreiber unter verwendung eines gepulsten betriebs

Country Status (3)

Country Link
US (1) US10756721B2 (de)
CN (1) CN110166032B (de)
DE (1) DE102019103615A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019191235A (ja) * 2018-04-19 2019-10-31 シャープ株式会社 表示装置
US11139812B2 (en) * 2019-09-26 2021-10-05 Infineon Technologies Ag IGBT emitter current sensing for early desaturation detection and short circuit protection

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3721059B2 (ja) * 2000-07-28 2005-11-30 株式会社東芝 ゲートドライバ
JP3659588B2 (ja) * 2002-10-09 2005-06-15 三菱電機株式会社 Dc−dcコンバータ
JP2009089349A (ja) * 2007-09-14 2009-04-23 Hitachi Ltd 負荷駆動回路、遅延回路、および半導体装置
CN101996549A (zh) * 2009-08-24 2011-03-30 华映视讯(吴江)有限公司 栅极驱动器的启动保护电路及应用其的液晶显示器
TWI583114B (zh) * 2012-11-27 2017-05-11 通嘉科技股份有限公司 具有過功率保護的電源控制器
US10135430B2 (en) * 2016-01-19 2018-11-20 Texas Instruments Incorporated Adjusting drive strength for driving transistor device
US10254327B2 (en) * 2016-02-29 2019-04-09 Infineon Technologies Ag Method and device for short circuit detection in power semiconductor switches
US10381823B2 (en) * 2016-05-20 2019-08-13 Infineon Technologies Ag Device with power switch
DE112017003368T5 (de) * 2016-07-04 2019-03-21 Mitsubishi Electric Corporation Treiberschaltung und leistungsmodul mit derselben
US10491096B2 (en) * 2017-08-22 2019-11-26 General Electric Company System and method for rapid current sensing and transistor timing control

Also Published As

Publication number Publication date
CN110166032A (zh) 2019-08-23
US20190253045A1 (en) 2019-08-15
US10756721B2 (en) 2020-08-25
CN110166032B (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
DE102006061183B4 (de) Energieversorgungssteuerung
DE60130164T2 (de) Festkörper-Schutzschaltung für elektrisches Gerät
DE10020981B4 (de) Motor-Steuergerät mit Fehlerschutzschaltung
DE102010064258B4 (de) Halbleiterbauelement mit Überstromschutz
DE102017131161A1 (de) System und Verfahren zur Entsättigungsdetektion
DE10245098B4 (de) Lastbetriebsvorrichtung mit Überstromschutz
DE112006003483B4 (de) Energieversorgungssteuerung und Schwellenwerteinstellverfahren dafür
DE4410978C2 (de) Schaltung und Verfahren zur Verbesserung der Kurzschlußbeständigkeit eines bipolaren Transistors mit isoliertem Gate (IGBT)
DE19949783B4 (de) Vorrichtung mit Überstrom-Abschalteinrichtung und Übertemperatur-Abschalteinrichtung
DE102005031622B4 (de) Steuervorrichtung eines Halbleiterschalters
DE102007031494B4 (de) Energieversorgungssteuerung
DE112013004659B4 (de) Halbleiteransteuerungsvorrichtung
DE112007001293B4 (de) Energieversorgungssteuerung
DE102009029402B4 (de) Überlastschutz für eine Schaltungsanordnung mit einem Transistor
DE102008025465B4 (de) Steuerschaltung für eine Halbleitereinrichtung mit einer Überhitzungsschutzfunktion
DE10334832A1 (de) Steuerkreis zum Ansteuern eines Leistungshalbleiterbauelements
DE4320021A1 (de) Verfahren und Vorrichtung zur Kurzschluß-Sicherung von Leistungstransistor-Anordnungen
DE102007058740A1 (de) Schaltungsanordnung mit einer Überstromsicherung
EP2342824B1 (de) Vor kurzschluss geschützte halbbrückenschaltung mit halbleiterschaltern
DE102014010807A1 (de) Überwachung und Steuerung der Temperatur in einer Halbleiterstruktur
DE102004062224B4 (de) Halbleitervorrichtung und Halbleitervorrichtungsmodul
DE102011078899B4 (de) Transistor-Halbbrückensteuerung
DE102019103615A1 (de) Kurzschlussschutz für einen gatetreiber unter verwendung eines gepulsten betriebs
DE102018108033A1 (de) Schaltung und verfahren zum überstromschutz
DE19942023A1 (de) Schaltungsanordnung für den Überspannungsschutz eines Leistungstransistors zur Steuerung einer induktiven Last

Legal Events

Date Code Title Description
R012 Request for examination validly filed