DE102018207067A1

DE102018207067A1 - Spread-Spectrum-Technik für einen Hochsetzsteller in einem Pulsüberspringungsmodus mit einer Taktreferenz fester Frequez

Info

Publication number: DE102018207067A1
Application number: DE102018207067.9A
Authority: DE
Inventors: Giovanni Tarroboiro
Original assignee: Dialog Semiconductor UK Ltd
Current assignee: Dialog Semiconductor UK Ltd
Priority date: 2017-10-23
Filing date: 2018-05-07
Publication date: 2019-04-25
Also published as: US11005367B2; US20190123646A1

Abstract

Eine Gleichspannungsschaltwandlerarchitektur des Hochsetzstellertyps wird mit einer Spread-Spectrum-Technik, die mit einem Pulssprung arbeitet, und einer Taktreferenz fester Frequenz bereitgestellt, wobei sie einen High-Side-Schalter und einen Low-Side-Schalter umfasst, die durch einen Spannungsmodus- oder Strommodus-Regelkreis gesteuert werden, der im Pulsweitenmodulationsmodus (PWM-Modus) arbeitet und einen Pulsüberspringungsmodus aufweist. Der Schaltwandler umfasst eine Induktivität, die zwischen einem Eingangsspannungsanschluss und dem High-Side-Schalter verbunden ist und auch mit dem Low-Side-Schalter verbunden ist, und einen Zufallsverzögerungsgenerator, wobei der Zufallsverzögerungsgenerator eine Zeit zum Beginnen oder Beenden oder sowohl Beginnen als auch Beenden des Pulsüberspringungsmodus zufällig variiert und eine Zeit, in der der High-Side-Schalter im Pulsüberspringungsmodus ausgeschaltet wird, zufällig variiert.

Description

Hintergrund
Gebiet
Die Offenbarung betrifft im Allgemeinen einen Gleichspannungsschaltwandler des Hochsetzstellertyps (Boost) mit einer festen Schaltfrequenz und einer Spread-Spectrum-Funktionalität im Pulsüberspringungsmodus.
Beschreibung
Herkömmlicherweise wird in einem Gleichspannungsschaltwandler des Hochsetzstellertyps ein Dithering erzielt, indem absichtlich eine Form von Rauschen angewendet wird, um jegliche Quantisierungsfehler zu randomisieren und den Frequenzinhalt im Zeitverlauf zu verteilen, um die mittlere spektrale Leistungsdichte der während des Gleichspannungswandlerbetriebs erzeugten Hauptoberschwingungen zu verringern. 1 zeigt eine Dithering-Funktionalität, die unter Verwendung eines Spread-Spektrum-Oszillators 100 implementiert wird, um eine Taktreferenz mit einer variablen Frequenz fclock zu generieren, für einen Schaltwandler des Hochsetzstellertyps mit einer Eingangsspannung VIN nach dem Stand der Technik. Nachteile dieser Ausgestaltung bestehen darin, dass Pulsweitenmodulations-Taktoberschwingungen nicht gut definiert sind und schwieriger zu filtern sind. Die Phasenbeziehung mit anderen Gleichspannungsschaltwandlern im System ist schwieriger, wenn die anderen Schaltwandler eine nicht geditherte Taktreferenz empfangen. Außerdem treten Transiente an der Ausgangsspannung VOUT des Schaltwandlers des Hochsetzstellertyps auf, wenn sich die Taktfrequenz nicht gleichmäßig ändert.
Kurzdarstellung
Eine Aufgabe der Offenbarung besteht darin, eine Gleichspannungsschaltwandlerarchitektur des Hochsetzstellertyps, die beim Betrieb im Pulsüberspringungsmodus eine Spread-Spectrum-Technik implementiert, mit einer Taktreferenz fester Frequenz bereitzustellen.
Eine weitere Aufgabe der Offenbarung besteht darin, eine Leistungsfähigkeit im Pulsweitenmodulationsbetrieb (PWM-Betrieb) aufrechtzuerhalten.
Eine noch weitere Aufgabe der Offenbarung besteht darin, die Ausgangsspannungswelligkeit während des geditherten Pulsüberspringungsbetriebs zu optimieren.
Eine noch weitere Aufgabe der Offenbarung besteht darin, die Ausgangsspannungswelligkeit während des geditherten Pulsüberspringungsbetriebs zu optimieren.
Eine noch weitere Aufgabe der Offenbarung besteht darin, Ausgangstransiente zu minimeren.
Eine noch weitere Aufgabe der Offenbarung besteht darin, die Phasenbeziehung mit anderen Gleichspannungsschaltwandlern im System aufrechtzuerhalten.
Um die vorstehenden und andere Aufgaben zu erfüllen wird ein Gleichspannungsschaltwandler des Hochsetzstellertyps (Boost) mit einer Eingangstaktreferenz fester Frequenz und einer Spread-Spektrum-Technik im Pulsüberspringungsmodus offenbart, der einen High-Side-Schalter und einen Low-Side-Schalter umfasst, die derart ausgelegt sind, dass sie durch einen Spannungsmodus- oder Strommodusregelkreis gesteuert werden, der in einem PWM-Modus (Pulsweitenmodulationsmodus) betrieben wird, und einen Pulsüberspringungsmodus aufweist. Der Schaltwandler umfasst ferner eine Induktivität, die zwischen einem Eingangsspannungsanschluss und dem High-Side-Schalter verbunden ist und auch mit dem Low-Side-Schalter verbunden ist, und einen Zufallsverzögerungsgenerator, wobei der Zufallsverzögerungsgenerator derart ausgelegt ist, dass er eine Zeit zum Beginnen oder Beenden oder sowohl Beginnen als auch Beenden des Pulsüberspringungsmodus zufällig variiert und eine Zeit zum Ausschalten des High-Side-Schalters nach einem Beginnen des Pulsüberspringungsmodus zufällig variiert.
Die vorstehenden und andere Aufgaben werden ferner mithilfe eines Verfahrens zum Verteilen von Oberschwingungsinhalt eines Gleichspannungsschaltwandlers des Hochsetzstellertyps erzielt. Die Schritte umfassen ein Betreiben des Hochsetzstellers in einem PWM-Modus (Pulsweitenmodulationsmodus). Die Schritte umfassen ebenfalls ein Betreiben eines Pulsüberspringungsmodus. Die Schritte umfassen auch ein zufälliges Variieren einer Zeit zum Deaktivieren des High-Side-Schalters während der Pulsüberspringungszeit. Die Schritte können auch ein zufälliges Variieren einer Zeit zum Beginnen oder Beenden oder sowohl Beginnen als auch Beenden des Pulsüberspringungsmodus umfassen.
In verschiedenen Ausführungsformen kann die Funktion unter Verwendung einer NMOS-High-Side-Vorrichtung erzielt werden, aber das offenbarte Spread-Spectrum-Verfahren kann auch auf einen Gleichspannungswandler des Hochsetzstellertyps angewendet werden, in dem ein PMOS-High-Side-Schalter implementiert ist.
In verschiedenen Ausführungsformen kann die Funktion unter Verwendung einer NMOS-Low-Side-Vorrichtung erzielt werden.
In verschiedenen Ausführungsformen kann die Funktion unter Verwendung eines allgemeinen Zufallsverzögerungsgenerators erzielt werden, der hier zum Beispiel mit einem linear rückgekoppelten 10-Bit-Schieberegister (LFSR) implementiert wird, das durch das Pulsüberspringungssignal getaktet wird. Das offenbarte Spread-Spectrum-Verfahren kann mit einer beliebigen anderen LFSR-Implementierung oder anderen Zufallsverzögerungsgenerator-Topologien verwendet werden.
In verschiedenen Ausführungsformen kann die Funktion unter Verwendung einer Zufallsverzögerungszelle erzielt werden, die mit programmierbaren Verzögerungsblöcken, die von einem Zufallscode-Generator angesteuert werden, implementiert wird.
In verschiedenen Ausführungsformen kann die Funktion unter Verwendung einer Zufallsverzögerungszelle erzielt werden, die mit einer variablen Rampe und einem Komparator implementiert wird. Die variable Rampe wird mit einem programmierbaren Kondensator, der durch einen Zufallscodegenerator angesteuert wird, implementiert.
Figurenliste

1 zeigt ein Dithering, das unter Verwendung eines Spread-Spektrum-Oszillators implementiert wird, um eine Taktreferenz mit einer variablen Frequenz für einen Schaltwandler des Hochsetzstellertyps zu erzeugen, nach dem Stand der Technik.
2 zeigt eine Gleichspannungsschaltreferenzarchitektur des Hochsetzstellertyps zum Implementieren einer Spread-Spectrum-Technik, die in einem Pulsüberspringungsmodus arbeitet, mit einer Taktreferenz einer festen Frequenz, die die Prinzipien der Offenbarung verkörpert.
3 zeigt ein Blockdiagramm eines Pulsüberspringungsmechanismus (Pulse Skip, ps) eines Gleichspannungsschaltwandlers des Hochsetzstellertyps, der mit der in 2 implementierten Spread-Spectrum-Technikkonfiguration verwendet werden kann.
4 zeigt ein Signaldiagramm eines Pulsüberspringungsmechanismus eines Gleichspannungsschaltwandlers des Hochsetzstellertyps für die in 2 implementierte Spread-Spectrum-Technikkonfiguration.
5 veranschaulicht ein typisches Induktorspulenstromsignal für den Fall einer mittleren Stromlast und einer niedrigen VOUT-VIN ohne Anwenden einer Spread-Spectrum-Technik.
6 zeigt ein typisches Induktorspulenstromsignal für den Fall einer hohen Stromlast und einer niedrigen VOUT-VIN ohne Anwenden einer Spread-Spectrum-Technik.
7 zeigt ein Zeitdiagramm für das offenbarte Pulsüberspringungs-Ditheringverfahren, wobei eine Zufallsverzögerungszelle verwendet wird, um den Tref_skip-Zeitparameter zu variieren, das den Pulsüberspringungs-Endmechanismus implementiert.
8 veranschaulicht ein typisches Signaldiagramm für den im Pulsüberspringungsmodus arbeitenden Hochsetzsteller mit dem offenbarten Dithering-Mechanismus, wobei eine Zufallsverzögerungszelle zum Variieren des Tref_skip-Parameters verwendet wird.
9 zeigt ein typisches Signaldiagramm für das offenbarte High-Side-Vorrichtungs-Ausschaltzeit-Dithering, wobei eine Zufallsverzögerungszelle zum Variieren des Ths_off-Tskip_high-Parameters verwendet wird, um die Spread-Spectrum-Funktionalität für den Fall einer hohen Stromlast zu erzielen, wenn VIN nah am VOUT ist und der Schaltwandler des Hochsetzstellertyps die Ausgabe im PWM aufgrund der MinOn-Zeitbeschränkung nicht regeln kann.
10 zeigt eine typische Simulation für die High-Side-Vorrichtungs-Ausschaltzeit bei Anwendung von Dithering, wobei eine Zufallsverzögerungszelle zum Variieren des Ths_off-Tskip_high-Parameters verwendet wird.
11a zeigt Dithering-Ergebnisse für einen hohen Laststrom im Vergleich mit nicht geditherten Ergebnissen für Strom (A) gegenüber Zeit (ms).
11b zeigt Dithering-Ergebnisse für einen hohen Laststrom im Vergleich mit nicht geditherten Ergebnissen für Mag (m) gegenüber Frequenz (MHz).
12a zeigt Dithering-Ergebnisse für einen mittleren Laststrom im Vergleich mit nicht geditherten Ergebnissen für Strom (A) gegenüber Zeit (ms).
12b zeigt Dithering-Ergebnisse für einen mittleren Laststrom im Vergleich mit nicht geditherten Ergebnissen für Mag (m) gegenüber Frequenz (MHz).
13 veranschaulicht ein Beispiel eines Zufallsverzögerungsgenerators, der mit einem linear rückgekoppelten 10-Bit-Schieberegister (LFSR), das mit dem Pulsüberspringungssignal getaktet wird, implementiert wird, der zum Generieren der Simulationsergebnisse verwendet wird.
14 veranschaulicht ein Beispiel einer Zufallsverzögerungszelle, die mit programmierbaren digitalen Verzögerungsblöcken implementiert wird, die von einem Zufallscode-Generator angesteuert werden.
15 veranschaulicht ein Beispiel einer Zufallsverzögerungszelle, die mit einer variablen Rampe und einem Komparator implementiert wird, wobei ein konfigurierbarer Kondensator, der mit einem Zufallscodegenerator angesteuert wird, mit einem Konstantstrom aufgeladen wird.
16 ist ein Ablaufdiagramm des offenbarten Verfahrens für eine Gleichspannungsschaltwandlerkonfiguration des Hochsetzstellertyps, die eine Spread-Spectrum-Technik implementiert, die im Pulsüberspringungsmodus arbeitet, mit einer Taktreferenz einer festen Frequenz.

Ausführliche Beschreibung
Die vorliegende Offenbarung stellt eine allgemeine Gleichspannungsschaltwandlerarchitektur des Hochsetzstellertyps bereit, die entweder einen Spannungsmodus- oder einen Strommodus-PWM-Regelkreis implementiert, wobei ein Pulsüberspringungs-Zeitintervall ausgelöst wird, wenn das Tastverhältnis unter einen bestimmten Schwellenwert fällt, und eine Frequenz-Dithering-Funktionalität im Pulsüberspringungsmodus unter Verwendung einer Eingangstaktreferenz einer festen Frequenz entwickelt wurde. Während des Pulsüberspringungs-Zeitintervalls entlädt der Schaltwandler die Induktivität, indem ein Ende mit der Ausgangsspannung über einen geschlossenen High-Side-Schalter, oder eine Bodydiode, wenn die High-Side offen ist, und das andere Ende mit der Eingangsspannung verbunden wird. In dem offenbarten Verfahren wird die Zeit, wenn der High-Side-Schalter im Pulsüberspringungsmodus geschlossen ist, unter Verwendung einer allgemeinen Zufallsverzögerungszelle randomisiert (das ist der Ths_off-Parameter). Eine Zufallsverzögerungszelle kann auch verwendet werden, um die Pulsüberspringungsmodus-Endzeit in Kombination mit Ths_off zu variieren (das ist der Tref_skip-Parameter, ein intern generiertes ReferenzPuls). Die Pulsüberspringungs-Beginnbedingung (das ist der MinOn-Parameter) kann ebenfalls in Kombination mit Ths_off und Tref_skip, oder nur mit Ths_off, während Tref_skip konstant gehalten wird, randomisiert werden.
2 veranschaulicht eine Gleichspannungsschaltwandlerarchitektur des Hochsetzstellertyps 200, die zum Implementieren einer Spread-Spectrum-Technik verwendet wird, die in einem Pulsüberspringungsmodus arbeitet, mit einer Taktreferenz einer festen Frequenz, die die Prinzipien der Offenbarung verkörpert. Wenn der Low Side-Schalter LS unter Verwendung der Pulsweitenmodulation (PWM) am LS-Gate aktiviert wird, während des Betriebszyklus des Hochsetzstellers, ist die Induktivität L zwischen der Eingangsspannung VIN und GND verbunden. Der Spulenstrom steigt mit einer Steigung (VIN - rdsOn_LS*IL) / L, wobei rdsOn_LS der Widerstand des Low-Side-Schalters ist. Sobald der Low-Side-Schalter ausgeschaltet wird, wird der High-Side-Schalter (auch durch ein PWM-Signal angesteuert) aktiviert, um den Leistungsverlust an der Bodydiode zu reduzieren. Die Induktivität ist zwischen der Source des High-Side-Schalter HS und der Eingangsspannung verbunden, wodurch die Phasenbeziehung mit anderen Gleichspannungsschaltwandlern im System aufrechterhalten bleibt. Die Induktivität wird dann über HS, wenn der High-Side-Schalter eingeschaltet ist, oder über seine Bodydiode, wenn er aus ist, entladen.
Die Entladeraten für beide Bedingungen sind folgendermaßen:

• High-Side-Vorrichtung eingeschaltet-> Entladungssteigung: (VOUT + rdsOn_hs*IL-VIN)/ L
• High-Side-Vorrichtung ausgeschaltet -> Entladungssteigung: (VOUT + Vdiode - VIN) /L

Normalerweise ist die High-Side-Vorrichtung, unter Verwendung einer dedizierten nicht überlappenden Schaltung, derart ausgelegt, dass sie rdsOn_hs*IL << Vdiode aufweist, und die High-Side-Vorrichtung HS und die Low-Side-Vorrichtung LS sind nie gleichzeitig eingeschaltet, um eine Kreuzdurchleitung zu vermeiden. Der Drain der HS liegt bei der Ausgangsspannung VOUT (für eine HS des NMOS-Typs) und ihre Source liegt am Drain der LS (für eine HS des NMOS-Typs) und der Induktivität L Die Source der LS liegt bei GND, der Ausgangskondensator Cout liegt über der Ausgangsspannung und GND, und der Eingangskondensator Cin liegt über der Eingangsspannung VIN und GND. In verschiedenen Ausführungsformen kann die Funktion unter Verwendung einer NMOS-High-Side- und einer NMOS-Low-Side-Vorrichtung oder eines PMOS-High-Side-Schalters und einer NMOS-Low-Side erzielt werden. Für den PMOS-High-Side-Fall ist seine Source mit VOUT und sein Drain ist mit dem LS-Drain und der Induktivität L verbunden, damit die Bodydiode in der Lage ist, Strom in der Richtung von der Induktivität zu VOUT zu leiten.
Ein Pulsüberspringungsmodus wird dem Regelkreis hinzugefügt, um die Spannung in einem Gleichspannungsschaltwandler des Hochsetzstellertyps mit einer Pulsweitenmodulation (PWM) fester Frequenz zu regeln, wenn das Zieltastverhältnis oder der Laststrom zu niedrig ist. Dies verhindert aufgrund der minimalen Einschaltzeit (MinON), die in der Schaltwandler-Steuerlogik implementiert ist, eine Ausgangsspannungsdrift, wenn im PWM-Modus. MinOn/Tclock ist das minimale Tastverhältnis für den Gleichspannungsschaltwandler des Hochsetzstellertyps im PWM-Modus. Zusätzlich wird ein Nulldurchgangsdetektionsmechanimsus für einen Induktorstrom IL normalerweise implementiert, um eine Effizienz zu verbessern und um einen Rückstrom zu der Source zu vermeiden, der die High-Side-Vorrichtung ausschaltet, wenn die Richtung des Stroms in der High-Side umgekehrt ist und die Bodydiode verlässt, um den Rückstrom zu blockieren.
Ein typischer Anwendungsfall kann ein Gleichspannungsschaltwandler des Hochsetzstellertyps mit einer festen programmierbaren Ausgangsspannung und einer Eingangsversorgungsspannung, die von einer Auflade- oder Entladebatterie stammt, sein. In einem solchen Fall kann, wenn der Strom nicht zu niedrig ist oder VIN zu nah an VOUT ist, ein Pulsüberspringungsverfahren implementiert werden, um eine Ausgangsspannungsdrift auf VOUT zu vermeiden.
Der Zustand der Low-Side-Vorrichtung LS und der High-Side-Vorrichtung HS während eines Zyklus, wobei Tperiod = 1/ fpwm_clock (Tp=1/fclk), wird für beide Funktionsmodi (PWM und Pulsüberspringung) und ein Tastverhältnis D folgendermaßen beschrieben:
Pulsfrequenzmodulation (PWM):

• 0 < t < D*Tp die Low-Side-Vorrichtung wird aktiviert, die Induktorspule wird geladen (Dmin=MinOn/Tp, Dmax=Tp-MinOff) und die High-Side-Vorrichtung ist ausgeschaltet. MinOff ist die minimale Ausschaltzeit im PWM-Modus, um sicherzustellen, dass die Spule in jedem Zyklus Strom an die Last liefert.
• D*Tp < t < Tp die Low-Side-Vorrichtung wird deaktiviert, und die High-Side-Vorrichtung ist aktiviert, bis der Induktorstrom die Richtung für eine Nulldurchgangsdetektion umkehrt oder zum Ende des Zyklus, wenn die Low-Side-Vorrichtung wieder aktiviert wird.

Pulsüberspringungsmodus:

• 0 < t < Tp die Low-Side-Vorrichtung ist für den ganzen Zyklus ausgeschaltet, die Induktorspule wird während des übersprungenen Pulses nie aufgeladen.
• Die High-Side-Vorrichtung ist für den ganzen Zyklus für den nicht geditherten Fall ausgeschaltet.
• Die High-Side-Vorrichtung wird für das Dithering-Verfahren der vorgeschlagenen Offenbarung nach einer Zufallsverzögerung oder für eine Nulldurchgangsdetektion, wenn der Induktorstrom die Richtung umkehrt (um einen Rückstrom an den Eingang ohnehin zu blockieren), ausgeschaltet.

Die Pulsüberspringungsfunktionalität erzeugt Schaltmuster in Abhängigkeit von der Last, wodurch Oberschwingungen bei niedrigeren Frequenzen bezüglich des festen PWM-Referenztakts verursacht werden. Diese Oberschwingungen können andere Schaltungen im System stören oder ein Bestehen von EMV-Standardvalidierungstests verhindern. Die vorliegende Offenbarung beschreibt ein Verfahren zum Reduzieren des mittleren Spitzenwertes dieser Oberschwingungen, indem ihre Energie auf ein größeres Frequenzband verteilt wird. Im Unterschied zum Stand der Technik wird die Spread-Spectrum-Technik nicht auf den Referenztakt angewendet und der Referenztakt ist nun fest.
3 zeigt ein Blockdiagramm 300 eines Pulsüberspringungsmechanismus eines Gleichspannungsschaltwandlers des Hochsetzstellertyps, der mit der in 2 implementierten Spread-Spectrum-Technikkonfiguration verwendet werden kann. Es werden hier die Bedingungen zum Beginnen und Beenden des Pulsüberspringungsmodus (ps-Modus) beschrieben, die während jedes Taktzyklus (clock-Zyklus) mit Tperiod evaluiert werden, wobei Tperiod = 1/ fpwm_clock (Tp=1/fclk):

• Hochsetzsteller arbeitet im PWM mit einem Tastverhältnis >= MinOn/Tperiod.
• Wenn das Tastverhältnis < MinOn/Tperiod-Zeit, überspringt der Hochsetzsteller den nachfolgenden Zyklus.
• Während jedes übersprungenen Pulses wird das Tastverhältnis erneut evaluiert.
• Wenn das Tastverhältnis >= Tref_skip/Tperiod, kehrt der Hochsetzsteller im nachfolgenden Zyklus in den PWM zurück.

4 zeigt ein Signaldiagramm 400 eines Pulsüberspringungsmechanismus eines Gleichspannungsschaltwandlers des Hochsetzstellertyps für die in 2 implementierte Spread-Spectrum-Technikkonfiguration. Die MinOn-Zeit wird normalerweise benötigt, damit eine zuverlässige Überstromdetektionsfunktionalität vorhanden ist, um die externe Spule zu schützen, und um im Allgemeinen eine zuverlässige Spulenstromrückkopplung für im Strommodus gesteuerte Schaltwandler aufrechtzuerhalten. Die MinOff-Zeit wird implementiert, um das maximale Modulator-Tastverhältnis des Schaltwandlers zu begrenzen, damit in jedem Zyklus Ladung an die Last geliefert wird. Die Tref_skip -Zeit ist auf eine Weise ausgelegt, um eine Zeithysterese bezüglich der MinOn-Zeit zu gewährleisten, um eine Austrittsbedingung aus dem Pulsüberspringungsmodus zurück in den PWM-Modus zu implementieren, wenn Pskip aktiviert ist. Wenn das Modulator-Tastverhältnis des Schaltwandlers kleiner ist als die MinOn/Tperiod-Zeit, wird das Pskip-Signal hoch, wodurch der Hochsetzsteller im Pulsüberspringungsmodus mindestens für den nächsten Zyklus oder im Allgemeinen für mehr als einen Zyklus betrieben wird. Während der Pulsüberspringungszeit wird die Induktorspule nie aufgeladen, da die Low-Side immer ausgeschaltet ist und LS-on-Signal niedrig ist. Wenn das Tastverhältnis im Pulsüberspringungsmodus höher wird als Tref_skip/Tperiod, wird das Pskip-Signal niedrig und der Hochsetzsteller kehrt im nachfolgenden Zyklus zurück in den PWM.
Unter Verwendung des vorgeschlagenen Pulsüberspringungsverfahrens sind zwei typische Arten von externem Verhalten, je nach dem Laststrom, VIN und VOUT in 5 und 6 dargestellt. Das Arbeitsprinzip der vorliegenden Offenbarung kann verstanden werden, indem der Strom am Induktor des Schaltwandlers beobachtet wird.
5 veranschaulicht ein typisches Induktorspulenstrommuster 500 für den Fall einer mittleren Stromlast und einer niedrigen VOUT-VIN ohne Anwenden einer Spread-Spectrum-Technik. Die Burstfrequenz ist konstant, wodurch Oberschwingungskomponenten im niedrigen Frequenzbereich generiert werden. Solche Oberschwingungen können andere Schaltungen stören oder sogar Audiotöne für niedrige Laststromwerte generieren. Der Spulenstromstoß weist in 510 eine Schwankung von 0 bis 1,5 A. 6 zeigt einen typischen Induktorspulenstrom 600 für den Fall einer hohen Stromlast und einer niedrigen VOUT-VIN ohne Anwenden einer Spread-Spectrum-Technik. Das Signal weist Oberschwingungen bei Frequenzen auf, die niedriger sind als der Referenztakt, was andere elektronische Systeme beeinflussen kann. Der Spulenstromstoß weist in 610 eine Schwankung von 3 A bis 4,45 A. Beim Betrachten von 5 und 6 tritt die höhere fallende Steigung des Induktorstroms auf, wenn die High-Side-Vorrichtung, nach der Pulsüberspringungsdetektion, wenn Vdiode > rdsOn_hs*IL, ausgeschaltet ist. Für den nicht geditherten Fall wird die Zeitdifferenz zwischen Ths_off und Tskip_high konstant gehalten.
Für einen Spitzenstrommoduswandler besteht zum Beispiel der Vorteil des offenbarten Pulsüberspringungsverfahrens darin, dass eine Stromwelligkeit im Induktor beim Pulsüberspringung in einer Hochlastbedingung gut gesteuert wird, da lediglich ein einzelner Puls jedes Mal übersprungen wird und der Strom nie den Nullpunkt erreicht. Dies ist der Fall in 6, wenn der Spulenstrom-Mittelwert hoch genug ist, so dass lediglich ein einzelner Puls übersprungen wird. Während der Überspringungszeit ist LS ausgeschaltet und es liegt keine Spulenstromrückkopplung im Regelkreis vor. Die Anwesenheit eines großen Gleichstroms in der Spule verursacht eine Tastverhältnisdifferenz zwischen dem letzten PWM-Zyklus und dem ersten übersprungenen Zyklus, die hoch genug ist, um die Zeithysterese zwischen Tref_skip und MinOn zu überholen (Δduty=(Tref_skip -MinOn)/Tperiod). Daher kehrt der Hochsetzsteller im nachfolgenden Zyklus zurück in den PWM, wobei lediglich ein Takt übersprungen wird.
Wie sowohl in 5 als auch 6 ersichtlich, zeigt das typische Verhalten des Stroms in der Spule für den nicht geditherten Fall, wenn der Hochsetzsteller unter Verwendung des beschriebenen Pulsüberspringungsverfahrens springt, ein wiederkehrendes Muster, in dem Oberschwingungen bei anderen Frequenzen in Bezug auf die PWM-Taktfrequenz, 2 MHz für den simulierten Fall, erzeugt werden. Es ist schwieriger, diese Oberschwingungen zu filtern, und sie können das System beeinflussen. Eine Aufgabe der Offenbarung besteht darin, eine Leistungsfähigkeit im Pulsweiten-Betrieb (PWM-Betrieb) aufrechtzuerhalten, um die Ausgangsspannungswelligkeit während des geditherten Pulsüberspringungsmodus zu optimieren, und Ausgangstransiente, die bei Lösungen nach dem Stand der Technik inhärent sind und die auf einer Änderung der Eingangstaktfrequenz beruhen, zu minimeren.
Die vorgeschlagene Spread-Spectrum-Technik wird verwendet, um den mittleren Spitzenwert der Oberschwingungen zu reduzieren, die durch die sowohl in 5 als auch in 6 sichtbaren Spulenstrom-Zeitmuster erzeugt werden, wodurch eine gute Steuerung der Induktorstromwelligkeit an IL und Ausgangsspannungswelligkeit an VOUT aufrechterhalten wird. Das Verfahren erfordert eine parallele Änderung der für den beschriebenen Pulsüberspringungsmechanismus verwendeten variablen Parameter mithilfe einer durch einen Zufallscodegenerator (zum Beispiel ein Pseudozufall-LFSR) angesteuerten Zufallsverzögerungszelle jedes Mal, wenn der Schaltwandler des Hochsetzstellertyps von dem PWM zu dem Pulsüberspringungsmodus übergeht, für eine Pskip-Anstiegsflanke in 7, oder nach jeder konfigurierbaren Anzahl von Pulsüberspringungs-Anstiegsflanken, Pskip-Signal in 4.
7 zeigt ein Zeitdiagramm für das offenbarte Pulsüberspringungs-Ditheringverfahren 700, wobei eine Zufallsverzögerungszelle verwendet wird, um den Tref_skip-Zeitparameter variieren, der den Pulsüberspringungs-Endmechanismus implementiert. Es ist zu beachten, dass in der Offenbarung alle Dithering-Parameter sofort aktiv sind, ohne eine Abtastung des mittleren Induktorstroms zu erfordern. Der erste auf eine zufällige Weise geänderte Parameter ist Tref_skip, der als die Pulsüberspringungs-Endbedingung (ps-Endbedingung) verwendet wird. Die Differenz zwischen Tref_skip und MinOn, die für eine Zeithysterese implementiert wird, versetzt die Pulsüberspringungsfrequenz in einen stationären Zustand für einen bestimmten Laststrom im Fall von niedrigen bis mittleren Lasten, wie in 5. Beim Modulieren von Tref_skip mit einer durch einen Zufallscodegenerator angesteuerten Zufallsverzögerungszelle wird die Zeit zwischen zwei nacheinanderfolgenden PWM-Stößen, zwischen einem minimalen und einem maximalen Wert für die Tiefe der Dithering-Modulation randomisiert.
8 veranschaulicht ein typisches Signaldiagramm 800 für den im Pulsüberspringungsmodus arbeitenden Hochsetzsteller mit dem offenbarten Dithering-Mechanismus, wobei eine Zufallsverzögerungszelle zum Variieren des Tref_skip-Parameters verwendet wird. Die Zeit zwischen zwei nacheinanderfolgenden Stößen ist nicht mehr konstant und Oberschwingungen ändern sich im Laufe der Zeit. Die Auswirkung auf Pskip 830, die Pulsüberspringungs-Endbedingung, ist in den Simulationssignalverläufen sichtbar. Das vorgeschlagene Pulsüberspringungsverfahren hilft dabei, eine Drift der Ausgangsspannung VOUT 810 zu vermeiden, wobei Tref_skip 840 für die Zeit zwischen zwei nacheinanderfolgenden PWM-Stößen mehrerer PWM-Zyklen 850 moduliert wird. Es ist zu sehen, dass das Tastverhältnis in dem ersten PWM-Zyklus nach einem Pulssprung aufgrund einer höheren Zeithysterese in dem Übersprungpuls, wobei Tref_skip 162 ns statt 129 ns beträgt, höher ist. Der Induktorstrom IL 820 wird nicht geladen, wenn die Low-Side-Vorrichtung während des Pulsüberspringungsmodus ausgeschaltet wird. Der Tref_skip-Parameter wird jedes Mal aktualisiert, wenn das Pskip-Signal hoch wird, oder einmal bei jeder konfigurierbaren Anzahl von Pskip-Anstiegsflanken (zum Beispiel 2,4,8..,128). Im Fall, in dem der Tref_skip-Parameter bei jeder Pskip-Anstiegsflanke geändert wird, wird die Zeit zwischen zwei nacheinanderfolgenden Stößen immer geändert.
9 zeigt ein typisches Signaldiagramm 900 für die Einschaltzeit der offenbarten High-Side-Vorrichtung mit einem angewendeten Dithering in einem Pulsüberspringungsmodus, wobei eine Zufallsverzögerungszelle zum Variieren des Ths_off - Tskip_high-Parameters verwendet wird, um die Spread-Spectrum-Funktionalität für den Fall einer hohen Stromlast zu erzielen, wenn VIN nah am VOUT ist und der Schaltwandler des Hochsetzstellertyps die Ausgabe im PWM aufgrund der MinOn-Zeitbeschränkung nicht regeln kann. Die Ausschaltzeit der High-Side-Vorrichtung, die für die mittleren bis hohen Lasten von 6 wichtiger ist, stellt die Zeitdifferenz zwischen dem Zeitereignis Ths_off des Ausschaltens der High-Side-Vorrichtung und einem Ereignis des Einschaltens des Pulsüberspringungsmodus, wenn das Tskip-Signal hoch wird. Unter Verwendung einer Zufallsverzögerungszelle ändert sich nach einem Zufallszeit Trandom = Ths_off - Tskip_high die fallende Steigung des Induktorstroms IL, da die Spule durch die High-Side-Bodydiode entladen wird.
Der Fehlerverstärker des Schaltwandlers entscheidet, wann die Low-Side-Vorrichtung auszuschalten ist, und wenn LS on-Signal während der minimalen Einschaltzeit MinOn niedrig wird, wird Pskip-Signal hoch und der nachfolgende Zyklus wird übersprungen. Der Referenztakt clock bestimmt Tcycle für den PWM oder den Pulsüberspringungsmodus.
Es ist zu beachten, dass eine Zufallsverzögerungszelle fakultativ als eine mögliche Abwandlung der vorgeschlagenen Technik verwendet werden kann, um auch den MinOn-Zeitparameter von 7 zu randomisieren, vorausgesetzt, dass die minimale randomisierte MinOn-Zeit lang genug ist, um eine stabile Stromrückkopplungsinformation in dem Regelkreis des Schaltwandlers des Hochsetzstellertyps und ein stabiles Überstromdetektionsflag zu garantieren, um die Spule zu schützen. Die Zufallsabwandlung der MinOn-Zeit (Pulsüberspringungs-Anfangsbedingung) kann in Kombination mit der Zufallsabwandlung der Tref_skip-Zeit (Pulsüberspringungs-Endbedingung) und mit der Zufallsabwandlung der Ths_off-Zeit (High-Side-Schalter geschlossen), oder einfach mit der Zufallsabwandlung der Ths_off-Zeit, während Tref_skip konstant gehalten wird, angewendet werden.
10 zeigt eine typische Simulation 1000 für die High-Side-Vorrichtungs-Ausschaltzeit bei Anwendung von Dithering, wobei eine Zufallsverzögerungszelle zum Variieren des Ths_off - Tskip_high-Parameters verwendet wird. Eine unterschiedliche High-Side-Einschaltzeit im Pulsüberspringungsmodus verursacht eine Randomisierung des im Spulenstrom sichtbaren Musters. Der Oberschwingungsinhalt ist nicht fest, sondern verändert sich im Laufe der Zeit. Der Induktorstrom IL 1010, das Pulsüberspringungssignal Pskip 1020 und der Referenztakt Clock 1030 sind alle dargestellt. Beim Verwenden einer Zufallsverzögerungszelle verändert sich die fallende Steigung des Induktorstroms IL mit Trandom = Ths_off - Tskip_high, wobei Ths_off und Tskip_high jeweils die Zeit, in der High-Side durch die eingebettete Logik des Hochsetzstellers deaktiviert wird, und die Zeit, in der der Pulsüberspringungsmodus ausgelöst wird (Pskip hoch), sind.
10 ist ein Beispiel des Spulenstroms beim Verwenden des offenbarten High-Side-Ausschaltzeit-Verzögerungsverfahrens in einem Hochlastzustand, wobei VIN nah am VOUT liegt. In diesem Zustand ist das zum Regeln der Spannung im PWM erforderliche Tastverhältnis kleiner als MinOn/Tperiod und ein Pulsübersprung wird ausgelöst, um eine VOUT-Drift zu vermeiden. Ein ähnliches Ergebnis kann auch unter Verwendung des nachstehenden alternativen Verfahrens erzielt werden. Der Regelkreis schaltet zuerst die High-Side für eine zufällige Zeit aus, wobei Pskip in 9 eine steigende Flanke aufweist, und danach schaltet die High-Side wieder ein, bis der PWM-Modus ausgelöst wird, oder bis die Spulenstromrichtung umgekehrt wird, wodurch eine Nulldurchgangsdetektion veranlasst wird. Das Nulldurchgangsdetektionsereignis deaktiviert die High-Side, wobei die Bodydiode belassen wird, um den Rückstrom zu blockieren.
11a und 11b zeigen jeweils Dithering-Ergebnisse 1100 bzw. 1105 für einen Hochlaststrom im Vergleich mit nicht geditherten Ergebnissen. Das vorgeschlagene Verfahren wurde simuliert und die Ergebnisse sind für VOUT=3,4 V, VIN=3,3 V, IL=3,3 A, fclock = 2 MHz, L=0,47 uH dargestellt. 1110 zeigt Strom (A) gegenüber Zeit (ms), während 1130 Mag (m) gegenüber Frequenz (MHz) für den geditherten Induktorfall zeigt. 1200 zeigt Strom (A) gegenüber Zeit (ms), während 1140 Mag (m) gegenüber Frequenz (MHz) für den nicht geditherten Induktorfall zeigt. Für den nicht geditherten Fall weisen die Oberschwingungen einen höheren mittleren Spitzenwert auf und können das System beeinflussen. Das Dithering der Offenbarung optimiert die Welligkeit der Ausgangsspannung während des geditherten Pulsüberspringungsmodus und minimiert Ausgangstransiente.
12a und 12b zeigen jeweils Dithering-Ergebnisse 1200 bzw. 1205 für einen mittleren Laststrom im Vergleich mit nicht geditherten Ergebnissen. Das vorgeschlagene Verfahren wurde simuliert und die Ergebnisse sind für VOUT=3,4 V, VIN=3,3 V, IL=0,3A, fclock = 2 MHz, L=0,47 uH dargestellt. 1210 zeigt Strom (A) gegenüber Zeit (ms), während 1230 Mag (m) gegenüber Frequenz (MHz) für den geditherten Induktorfall zeigt. 1220 zeigt Strom (A) gegenüber Zeit (ms), während 1240 Mag (m) gegenüber Frequenz (MHz) für den nicht geditherten Induktorfall zeigt. Für den nicht geditherten Fall weisen die Oberschwingungen erneut einen höheren mittleren Spitzenwert auf und können das System beeinflussen. Das Dithering der Offenbarung optimiert auch die Welligkeit der Ausgangsspannung während des geditherten Pulsüberspringungsmodus und minimiert Ausgangstransiente.
Zusammenfassend repräsentieren 11b und 12b die DFT-Transformation des Spulenstroms, die die Größe der Frequenzkomponenten der Signalverläufe zeigt. Ohne Dithering zeigt der Spulenstrom 1120 ein beinahe konstantes Muster und ein Spitzenwert 1140 der Oberschwingungen des Musters ist hoch. Bei einem aktivierten Dithering zeigt der Spulenstrom 1110 ein Muster, das im Laufe der Zeit nicht mehr konstant ist und ein maximaler Spitzenwert 1130 ist in Abhängigkeit vom Lastzustand um einen Faktor 2,5 bis 5 reduziert.
Als Nächstes werden einige Blockdiagramme einer Implementierung der Zufallsverzögerungszellen auf der Transistorebene gezeigt, die mit der vorgeschlagenen Offenbarung implementiert werden können.
13 veranschaulicht ein Beispiel eines Zufallsverzögerungsgenerators 1300, der mit einem linear rückgekoppelten 10-Bit-Schieberegister (LFSR), das mit dem Pulsüberspringungssignal getaktet wird, implementiert ist und das zum Generieren der Simulationsergebnisse verwendet wird. Das LFSR kann verwendet werden, um die Pseudozufallsfolge zu generieren, die zum Ändern der Parameter Tref_skip, Ths_off und MinOn-Zeit des Gleichspannungsschaltwandlers des Hochsetzstellertyps benötigt wird. Das LFSR kann mit dem Pulsüberspringungssignal Pskip selbst getaktet werden, um die Parameter nach jeder Pulsüberspringungs-Anstiegsflanke zu aktualisieren, oder es kann mit einer beliebigen Frequenzteilung desselben Pskip-Signals, zum Beispiel einer durch 2, 4, 8 usw. geteilten Frequenz, getaktet werden. Fakultativ kann ein unkorrelierter Takt kann verwendet werden, um das LFSR, oder im Allgemeinen den Zufallsverzögerungsgenerator, zu ändern.
14 veranschaulicht ein Beispiel einer Zufallsverzögerungszelle 1400, die mit programmierbaren digitalen Verzögerungsblöcken implementiert wird, die durch einen Zufallscodegenerator angesteuert werden. Der digitale Verzögerungsblock kann verwendet werden, um die Pseudozufallsfolge, die zum Ändern des Parameters Tref_skip benötigt wird, beginnend mit dem Referenztakt Ref clock zu generieren. Die digitalen Verzögerungsblöcke umfassen digitale Verzögerungszellen bei der steigenden Flanke der Referenztakteingabe in einen MUX, der auch eine LFSR-Eingabe empfängt, und ein Signal an einen digitalen Inverter ausgibt, das in ein digitales AND eingegeben wird. Diese Logikkonfiguration kann verwendet werden, um das Tref_skip-Signal im Pulsüberspringungsmodus zu generieren.
15 veranschaulicht ein Beispiel einer Zufallsverzögerungszelle 1500, die mit einer variablen Rampe und einem Komparator implementiert wird, wobei ein konfigurierbarer Kondensator, der mit einem Zufallscodegenerator angesteuert wird, mit einem Konstantstrom aufgeladen wird. Die Rampe und der Komparator können verwendet werden, um die Pseudozufallsfolge zu generieren, die für eine Änderung des Parameters Tref_Skip, um den Pulsüberspringungsmodus zu beenden, wodurch eine kleinere Streuung des Prozesses, der Spannung und der Temperatur erzielt wird, und des Parameters Ths_off für das High-Side-Ausschaltereignis des Hochsetzstellers nach einer Pulsüberspringungsdetektion, benötigt wird. Eine ähnliche Herangehensweise mit einer variablen Rampe kann verwendet werden, um den MinOn-Zeitparameter fakultativ zu ändern, um einen Pulssprung zu beginnen. Die Verzögerungszelle umfasst einen Referenzstrom und ein LFSR, das einen variablen Kondensator ansteuert, und einen Komparator, wobei die Ausgabe des Komparators ein High-Side-Vorrichtung-Ausschaltsignal in 15 bereitstellt. Für MinOn und Tref_skip ist das Blockdiagramm des Arbeitsprinzips ähnlich.
16 ist ein Ablaufdiagramm 1600 des offenbarten Verfahrens zum Verteilen eines Oberschwingungsinhalts eines Ausgangs eines Gleichspannungsschaltwandlers des Hochsetzstellertyps. Die Schritte umfassen 1610 ein Betreiben des Gleichspannungsschaltwandlers des Hochsetzstellertyps in einem PWM-Modus (Pulsweitenmodulationsmodus). Die Schritte umfassen auch 1620 ein Betreiben des Gleichspannungsschaltwandlers des Hochsetzstellertyps in einem Pulsüberspringungsmodus. Die Schritte umfassen auch 1630 ein zufälliges Variieren eines Zeitpunkts zum Ausschalten einer High-Side-Vorrichtung während des Pulsüberspringungsmodus.
Drei Abwandlungen des Ablaufs sind daher für das offenbarte Spread-Spectrum-Verfahren im Pulsüberspringungsmodus möglich: 1) Randomisieren einer Zeit zum Beginnen des Pulsüberspringungsmodus 2) Randomisieren einer Zeit zum Beenden des Pulsüberspringungsmodus 3) Randomisieren einer Zeit zum Beginnen und einer Zeit zum Beenden des Pulsüberspringungsmodus. In jedem der drei Abläufe wird eine Zeit zum Ausschalten der High-Side-Vorrichtung nach dem Beginn des Pulsüberspringungsmodus immer randomisiert.
Die Vorteile einer oder mehrerer Ausführungsformen der vorliegenden Offenbarung umfassen ein Aufrechterhalten einer Leistungsfähigkeit im Pulsweitenmodulationsbetrieb (PWM-Betrieb). Eine andere Aufgabe der Offenbarung besteht darin, die Welligkeit der Ausgangsspannung während des geditherten Pulsüberspringungsbetriebs zu optimieren und schlechte Ausgangstransiente, die bei Lösungen nach dem Stand der Technik, die auf einer Änderung der Eingangstaktfrequenz beruhen, inhärent sind, zu minimieren. Eine andere Aufgabe der Offenbarung besteht darin, die Phasenbeziehung mit anderen Gleichspannungsschaltwandlern dem System aufrechtzuerhalten.
Obwohl diese Erfindung besonders unter Bezugnahme auf die bevorzugten Ausführungsformen davon gezeigt und beschrieben wurde, wird es für einen Fachmann offensichtlich sein, dass daran verschiedene Änderungen der Form und der Einzelheiten vorgenommen werden können, ohne vom Erfindungsgedanken und Umfang der Erfindung abzuweichen.
Beansprucht wird:

Claims

Gleichspannungsschaltwandler des Hochsetzstellertyps mit einer Eingangstaktreferenz fester Frequenz und Spread-Spectrum-Technik im Pulsüberspringungsmodus, umfassend: einen High-Side-Schalter und einen Low-Side-Schalter, die derart ausgelegt sind, dass sie durch einen Spannungsmodus- oder Strommodus-Regelkreis angesteuert werden, der in einem PWM-Modus (Pulsweitenmodulationsmodus) arbeitet, und einen Pulsüberspringungsmodus aufweist, eine Induktivität, die zwischen einem Eingangsspannungsanschluss und dem High-Side-Schalter verbunden ist und auch mit dem Low-Side-Schalter verbunden ist, und einen Zufallsverzögerungsgenerator, wobei der Schaltwandler derart ausgelegt ist, dass er eine Zeit zum Ausschalten des High-Side-Schalters nach einem Beginnen des Pulsüberspringungsmodus unter Verwendung des Zufallsverzögerungsgenerators zufällig variiert.
Schaltwandler nach Anspruch 1, wobei der Schaltwandler derart ausgelegt ist, dass er eine Zeit zum Beenden des Pulsüberspringungsmodus zufällig variiert.
Schaltwandler nach Anspruch 1, wobei der Zufallsverzögerungsgenerator derart ausgelegt ist, dass er eine Zeit zum Beginnen des Pulsüberspringungsmodus zufällig variiert.
Schaltwandler nach Anspruch 3, wobei die Zeit zum Beginnen des Pulsüberspringungsmodus derart ausgelegt ist, dass sie eine minimale Einschaltzeit des Schaltwandlers ist.
Schaltwandler nach Anspruch 1, wobei der Zufallsverzögerungsgenerator derart ausgelegt ist, dass er eine Zeit zum Beginnen und eine Zeit zum Beenden des Pulsüberspringungsmodus zufällig variiert.
Schaltwandler nach Anspruch 1, der derart ausgelegt ist, dass er während jedes Taktzyklus evaluiert, ob der PWM-Modus wiederaufzunehmen ist oder der Pulsüberspringungsmodus fortzusetzen ist.
Schaltwandler nach Anspruch 1, wobei der Schaltwandler derart ausgelegt ist, dass er eine Zeit zum Beginnen oder Beenden oder Beginnen und Beenden des Pulsüberspringungsmodus und die Zeit zum Ausschalten des High-Side-Schalters nach einem Beginnen des Pulsüberspringungsmodus jedes Mal, wenn ein Beginn des Pulsüberspringungsmodus unmittelbar bevorsteht, zufällig variiert.
Schaltwandler nach Anspruch 1, wobei der Schaltwandler derart ausgelegt ist, dass er eine Zeit zum Beginnen oder Beenden oder Beginnen und Beenden des Pulsüberspringungsmodus und die Zeit zum Ausschalten des High-Side-Schalters nach einem Beginnen des Pulsüberspringungsmodus, seltener als jedes Mal, wenn ein Beginn des Pulsüberspringungsmodus unmittelbar bevorsteht, mit einer konfigurierbaren Frequenz zufällig variiert.
Schaltwandler nach Anspruch 2, wobei das zufällige Variieren einer Zeit zum Beenden des Pulsüberspringungsmodus ein Randomisieren einer Zeit zwischen PWM-Operationen zwischen einem minimalen und einem maximalen Wert umfasst, indem eine Differenz zwischen einem intern generierten Referenzzeitpuls und einer minimalen Einschaltzeit des Wandlers randomisiert wird, um den Pulsüberspringungsmodus zu beenden.
Schaltwandler nach Anspruch 4, wobei das zufällige Variieren einer Zeit zum Beginnen des Pulsüberspringungsmodus ein Randomisieren der minimalen Einschaltzeit des Schaltwandlers umfasst.
Schaltwandler nach Anspruch 1, wobei der Pulsüberspringungsmodus derart ausgelegt ist, dass er ausgelöst wird, wenn ein Tastverhältnis unter einen bestimmten Schwellenwert fällt.
Schaltwandler nach Anspruch 9, wobei der Schaltwandler derart ausgelegt ist, dass er den Pulsüberspringungsmodus beendet, wenn ein Tastverhältnis höher ist als der ReferenzzeitPuls.
Schaltwandler nach Anspruch 1, der ferner einen Eingangskondensator umfasst, der über dem Eingangsspannungsanschluss und der Masse konfiguriert ist.
Schaltwandler nach Anspruch 1, der ferner einen Ausgangskondensator umfasst, der über einem Ausgangsspannungsanschluss und der Masse konfiguriert ist.
Schaltwandler nach Anspruch 1, wobei die Induktivität zwischen dem Eingangsspannungsanschluss und dem Ausgangsspannungsanschluss verbunden ist, wenn der High-Side-Schalter geschlossen ist, und zwischen dem Eingangsspannungsanschluss und der Masse verbunden ist, wenn der Low-Side-Schalter geschlossen ist.
Schaltwandler nach Anspruch 1, wobei der Zufallsverzögerungsgenerator derart ausgelegt ist, dass er eine Zeit zum Beenden des Pulsüberspringungsmodus bereitstellt und eine Zeit zum Ausschalten des High-Side-Schalters im Pulsüberspringungsmodus bereitstellt, und eine minimale Einschaltzeit des Schaltwandlers bereitstellt.
Schaltwandler nach Anspruch 1, wobei der Schaltwandler ausgelegt ist, um eine Phasenbeziehung mit anderen Gleichspannungsschaltwandlern in einem System unter Verwendung eines Referenztakts fester Frequenz aufrechtzuerhalten.
Schaltwandler nach Anspruch 1, wobei der High-Side-Schalter eine NMOs- oder eine PMOS-Vorrichtung ist.
Schaltwandler nach Anspruch 1, wobei der Low-Side-Schalter eine NMOs-Vorrichtung ist.
Schaltwandler nach Anspruch 1, wobei der Zufallsverzögerungsgenerator ein linear rückgekoppeltes Schieberegister (LFSR) umfasst.
Schaltwandler nach Anspruch 1, wobei der Zufallsverzögerungsgenerator digital programmierbare Verzögerungsblöcke, die durch einen Zufallscodegenerator angesteuert werden, umfasst.
Schaltwandler nach Anspruch 1, wobei der Zufallsverzögerungsgenerator eine variable Rampe und einen Komparator umfasst, wobei die variable Rampe einen programmierbaren Kondensator, der durch einen Zufallscodegenerator angesteuert wird, verwendet.
Verfahren zum Verteilen eines Oberschwingungsinhalts eines Ausgangs eines Gleichspannungsschaltwandlers des Hochsetzstellertyps, das die folgenden Schritte umfasst: Betreiben des Gleichspannungsschaltwandlers des Hochsetzstellertyps in einem PWM-Modus (Pulsweitenmodulationsmodus), Betreiben des Gleichspannungsschaltwandlers des Hochsetzstellertyps in einem Pulsüberspringungsmodus, und zufälliges Variieren einer Zeit zum Ausschalten eines High-Side-Schalters während des Pulsüberspringungsmodus.
Verfahren nach Anspruch 23, wobei eine Zeit zum Beenden des Pulsüberspringungsmodus zufällig variiert wird.
Verfahren nach Anspruch 23, wobei eine Zeit zum Beginnen des Pulsüberspringungsmodus zufällig variiert wird.
Verfahren nach Anspruch 25, wobei die Zeit zum Beginnen des Pulsüberspringungsmodus eine minimale Einschaltzeit des Schaltwandlers ist.
Verfahren nach Anspruch 23, wobei eine Zeit zum Beginnen und eine Zeit zum Beenden des Pulsüberspringungsmodus zufällig variiert wird.
Verfahren nach Anspruch 23, wobei der Schaltwandler während jedes Taktzyklus evaluiert, ob der PWM-Modus wiederaufzunehmen ist oder der Pulsüberspringungsmodus fortzusetzen ist.
Verfahren nach Anspruch 23, wobei ein Zufallsverzögerungsgenerator eine Zeit zum Beginnen oder Beenden oder Beginnen und Beenden des Pulsüberspringungsmodus und die Zeit zum Ausschalten des High-Side-Schalters während des Pulsüberspringungsmodus jedes Mal, wenn ein Beginn des Pulsüberspringungsmodus unmittelbar bevorsteht, zufällig variiert.
Verfahren nach Anspruch 23, wobei der Zufallsverzögerungsgenerator eine Zeit zum Beginnen oder Beenden oder Beginnen und Beenden des Pulsüberspringungsmodus und die Zeit zum Ausschalten des High-Side-Schalters während des Pulsüberspringungsmodus, seltener als jedes Mal, wenn ein Beginn des Pulsüberspringungsmodus unmittelbar bevorsteht, mit einer konfigurierbaren Frequenz zufällig variiert.
Verfahren nach Anspruch 24, wobei die Zeit zum Beenden des Pulsüberspringungsmodus eine randomisierte Zeit zwischen PWM-Operationen zwischen einem minimalen und einem maximalen Wert ist, die durch eine Differenz zwischen einem intern generierten Referenzzeitpuls und einer minimalen Einschaltzeit des Wandlers bestimmt wird, um den Pulsüberspringungsmodus zu beenden.
Verfahren nach Anspruch 23, wobei der Pulsüberspringungsmodus ausgelöst wird, wenn ein Tastverhältnis unter einen bestimmten Schwellenwert fällt.
Verfahren nach Anspruch 31, wobei der Schaltwandler den Pulsüberspringungsmodus beendet, wenn ein Tastverhältnis höher ist als der ReferenzzeitPuls.
Verfahren nach Anspruch 29, wobei der Zufallsverzögerungsgenerator eine Zeit zum Beenden des Pulsüberspringungsmodus bereitstellt, und eine Zeit zum Ausschalten des High-Side-Schalters im Pulsüberspringungsmodus bereitstellt, und eine minimale Einschaltzeit des Schaltwandlers bereitstellt.
Verfahren nach Anspruch 23, wobei der Schaltwandler eine Phasenbeziehung mit anderen Gleichspannungsschaltwandlern in einem System unter Verwendung eines Referenztakts fester Frequenz aufrechterhält.