DE102017217052B4

DE102017217052B4 - Taktverzögerungskompensation

Info

Publication number: DE102017217052B4
Application number: DE102017217052.2A
Authority: DE
Inventors: Mark Childs; Jens Masuch
Original assignee: Dialog Semiconductor UK Ltd
Current assignee: Dialog Semiconductor UK Ltd
Priority date: 2017-05-25
Filing date: 2017-09-26
Publication date: 2020-02-27
Anticipated expiration: 2037-09-27
Also published as: US20210044205A1; US10840806B2; DE102017217052A1; US20180342952A1; US11329561B2

Abstract

Strommodus-Schaltregler, der aufweist:
einen hochseitigen Schalter (913, 1213) und einen niedrigseitigen Schalter (915, 1215);
einen Systemtakt zum Synchronisieren des Schaltreglers; und
eine Taktverzögerungserzeugungsschaltung (911, 1211) mit einem Taktsignal von dem Systemtakt als einen Eingang, um ein verzögertes Taktsignal zum Einschalten des hochseitigen Schalters oder des niedrigseitigen Schalters zu erzeugen;
wobei
die Taktverzögerungserzeugungsschaltung (911) konfiguriert ist zum Verzögern eines nächsten Taktpulses um eine Zeitdauer, die direkt proportional ist zu der letzten Ein-Zeit des hochseitigen Schalters (913), für eine Spitzenmodus-Stromsteuerung, oder
die Taktverzögerungserzeugungsschaltung (1211) konfiguriert ist zum Verzögern eines nächsten Taktpulses um eine Zeitdauer, die umgekehrt proportional ist zu der letzten Ein-Zeit des niedrigseitigen Schalters (1215), für eine Spitzenmodus-Stromsteuerung, oder
die Taktverzögerungserzeugungsschaltung (1211) konfiguriert ist zum Verzögern eines nächsten Taktpulses um eine Zeitdauer, die direkt proportional ist zu der letzten Ein-Zeit des niedrigseitigen Schalters (1215), für eine Talmodus-Stromsteuerung, oder
die Taktverzögerungserzeugungsschaltung (911) konfiguriert ist zum Verzögern eines nächsten Taktpulses um eine Zeitdauer, die umgekehrt proportional ist zu der letzten Ein-Zeit des hochseitigen Schalters (913), für eine Talmodus-Stromsteuerung.

Description

Hintergrund der Erfindung
Gebiet der Erfindung
Die vorliegende Offenbarung betrifft allgemein Abwärts- bzw. Buck-, Aufwärts- bzw. Boost- und andere Typen von Schaltwandlern und insbesondere eine Spitzenstrom-Modus-, Talmodus-Steuerung und eine subharmonische Oszillation in einem Schaltwandler.
Beschreibung der verwandten Technik
Die Differenz zwischen dem mittleren Induktorstrom und dem Gleichstromwert des abgetasteten Induktorstroms kann eine Instabilität für bestimmte Betriebsbedingungen verursachen. Diese Instabilität ist als subharmonische Oszillation bekannt, die auftritt, wenn der Welligkeitsstrom des Induktors bei dem Start des nächsten Schaltzyklus nicht auf seinen Anfangswert zurückkehrt. Eine subharmonische Oszillation ist normalerweise dadurch gekennzeichnet, dass abwechselnd breite und schmale Pulse an dem Schaltknoten beobachtet werden. Ein Spitzenstrom-Modus-Schaltwandler erfordert, dass ein Kompensationssignal bei höheren Arbeitszyklen subtrahiert wird, um eine subharmonische Oszillation zu verhindern, und ein Talmodus-Steuerung-Schaltwandler erfordert, dass ein Kompensationssignal bei höheren Arbeitszyklen hinzugefügt wird, um eine subharmonische Oszillation zu verhindern.
Durch Subtrahieren oder Addieren eines Kompensationssignals von bzw. zu dem Ausgang der Fehlerrampe ist es möglich, einen Spitzenstrom-Modus- oder Talmodus-Steuerung-Schaltwandler für alle Arbeitszyklen zu stabilisieren. In einigen Systemen kann diese Kompensationsrampe negative Effekte auf das weitere System haben und der Regelkreis verhält sich nicht mehr wie ein Stromwandler.
US 2015 / 0 214 825 A1 verwendet eine Frequenzregelungsschleife, die einen pseudo-konstanten Anteil des Schaltzyklus langsam anpasst, um zu einer gewünschten Frequenz zurückzukehren. „On chip compensated wide output range boost converter with fixed-frequency adaptive off-time control for LED driver applications“, Lin Chen Jinhua Ni, Yao Qian, Minchao Zhou, Wing-Hung Ki, Bill Yang Liu, Grant Li, and Zhiliang Hong, IEEE Transactions on Power Electronics, Vol. 30, No. 4, April 2015, beschreibt einen on-chip kompensierten Boost-Konverter mit großer Ausgangsbandbreite und einer Auszeit-Stromregelung mit fester Frequenz. US 2012 / 0 250 367 A1 beschreibt ein Steuergerät für einen QR Schaltleistungswandler, wobei der Leistungswandler eingerichtet ist, um ein Eingangssignal in ein DC-Ausgangssignal umzuwandeln. US 2008 / 0 252 280 A1 beschreibt einen digitalen Regler im Spannungsmodus für einen DC-DC Wandler mit niedrigen Leistungen und hohen Frequenzen, wobei der DC-DC Wandler eine Erholungszeit (recovery time) aufweist, die sich den physikalischen Grenzen der Leistungsstufe annähert. US 2016 / 0 006 337 A1 beschreibt einen Schaltregler mit einer primären Seite, mit einer Signalübertragungsschaltung um Signale zu übertragen, die kennzeichnend sind für die gewünschten Übergange eines Schalters.
Zusammenfassung der Erfindung
Dementsprechend ist es eine Aufgabe von einem oder mehreren Ausführungsbeispielen der vorliegenden Offenbarung, ein Verfahren zum Verhindern einer subharmonischen Oszillation in einem Schaltregler vorzusehen, der für eine Spitzenstrom-Modus- oder Talmodus-Steuerung konfiguriert ist, was ermöglicht, dass der Schaltregler völlig stabil bleibt.
Um die obigen und andere Aufgaben zu erreichen, wird ein Strommodus-Schaltregler offenbart, der aus einem hochseitigen Schalter und einem niedrigseitigen Schalter besteht. Der Strommodus-Schaltregler umfasst weiter einen Systemtakt zum Synchronisieren des Schaltreglers und eine Taktverzögerungserzeugungsschaltung mit einem Taktsignal von dem Systemtakt als Eingang zum Erzeugen eines verzögerten Taktsignals zum Einschalten des hochseitigen Schalters oder des niedrigseitigen Schalters. Der Strommodus-Schaltregler umfasst weiter einen Zähler zum Bestimmen der erforderlichen Verzögerung für das verzögerte Taktsignal und eine Verzögerungszelle zum Verzögern des Systemtakteingangs in den Schaltregler. Der Strommodus-Schaltregler umfasst weiter einen Schaltsteuerblock zum Implementieren einer Stromgrenze mit Spitzenmodus-Kompensation, wobei die hochseitigen und niedrigseitigen Schalter einen Spulenstrom an einen Induktor liefern.
Die obigen und andere Aufgaben werden weiter erreicht durch ein Verfahren zum Verhindern einer subharmonischen Oszillation in einem Strommodus-Schaltregler. Ein hochseitiger Schalter und ein niedrigseitiger Schalter sind vorgesehen. Ein Systemtakt synchronisiert den Schaltregler. Eine Taktverzögerungserzeugungsschaltung mit einem Taktsignal von dem Systemtakt als einen Eingang ist vorgesehen. Ein verzögertes Taktsignal zum Einschalten des hochseitigen Schalters oder des niedrigseitigen Schalters wird erzeugt.
In verschiedenen Ausführungsbeispielen kann die Funktion durch Implementieren eines Schaltreglers erreicht werden, der für eine Spitzenmodus-Stromsteuerung konfiguriert ist.
In verschiedenen Ausführungsbeispielen kann die Funktion durch Implementieren eines Schaltreglers erreicht werden, der für eine Talmodus-Stromsteuerung konfiguriert ist.
In verschiedenen Ausführungsbeispielen kann die Funktion durch Implementieren einer Taktverzögerungserzeugungsschaltung erreicht werden, die konfiguriert ist zum Verzögern eines nächsten Taktpulses um eine Zeitdauer, die zu der letzten Ein-Zeit des hochseitigen Schalters direkt proportional ist, für eine Spitzenmodus-Stromsteuerung.
In verschiedenen Ausführungsbeispielen kann die Funktion durch Implementieren einer Taktverzögerungserzeugungsschaltung erreicht werden, die konfiguriert ist zum Verzögern eines nächsten Taktpulses um eine Zeitdauer, die umgekehrt proportional ist zu der letzten Ein-Zeit des niedrigseitigen Schalters, für eine Spitzenmodus-Stromsteuerung.
In verschiedenen Ausführungsbeispielen kann die Funktion durch Implementieren einer Taktverzögerungserzeugungsschaltung erreicht werden, die konfiguriert ist zum Verzögern eines nächsten Taktpulses um eine Zeitdauer, die direkt proportional ist zu der letzten Ein-Zeit des niedrigseitigen Schalters, für eine Talmodus-Stromsteuerung.
In verschiedenen Ausführungsbeispielen kann die Funktion durch Implementieren einer Taktverzögerungserzeugungsschaltung erreicht werden, die konfiguriert ist zum Verzögern eines nächsten Taktpulses um eine Zeitdauer, die umgekehrt proportional ist zu der letzten Ein-Zeit des hochseitigen Schalters, für eine Talmodus-Stromsteuerung.
In verschiedenen Ausführungsbeispielen kann die Funktion durch Implementieren einer Taktverzögerungserzeugungsschaltung erreicht werden, die konfiguriert ist zum Verzögern eines nächsten Taktpulses um eine Zeitdauer, die umgekehrt proportional ist zu dem Takt minus der letzten Ein-Zeit des hochseitigen Schalters, für eine Talmodus-Stromsteuerung.
In verschiedenen Ausführungsbeispielen kann die Funktion durch Implementieren eines Schaltwandlers erreicht werden, der aus einer PMOS-hochseitigen Vorrichtung und einer NMOS-niedrigseitigen Vorrichtung besteht.
In verschiedenen Ausführungsbeispielen wird die Funktion durch Implementieren eines Schaltreglers erreicht, der für einen Spannungsmodusbetrieb konfiguriert ist.
Figurenliste
Die vorliegende Offenbarung wird besser verständlich aus der folgenden Beschreibung in Verbindung mit den beigefügten Zeichnungen, in denen gleiche Bezugszeichen ähnliche oder entsprechende Elemente, Bereiche und Abschnitte bezeichnen, wobei:

1 den Spulenstrom eines Abwärtswandlers im Vergleich mit dem Spitzenstrom und einem definierten Bereich der Leerlaufverstärkung des Standes der Technik zeigt.
2 den Spulenstrom eines Abwärtswandlers zeigt, der eine subharmonische Oszillation erfährt.
3 den Spulenstrom eines Abwärtswandlers für ein instabiles System zeigt.
4 die Taktung in einem herkömmlichen Spitzenstrom-Modus-Abwärtswandler des Standes der Technik zeigt.
5 die Taktung eines Abwärtswandlers zeigt, die in dem Spitzenstrom-Modus proportional zu der Ein-Zeit des vorhergehenden hochseitigen Ausgangsschalters verzögert ist, in einem ersten bevorzugten Ausführungsbeispiel der vorliegenden Offenbarung.
6 eine Simulation der Taktung eines Abwärtswandlers ohne Taktkompensationsverzögerung im Vergleich zu einem System mit einer Taktkompensationsverzögerung und proportional zu der Ein-Zeit des vorhergehenden hochseitigen Ausgangsschalters zeigt.
7 die Taktung eines Abwärtswandlers zeigt, die verzögert und umgekehrt proportional ist zu der Ein-Zeit des vorhergehenden niedrigseitigen Ausgangsschalters, in einem zweiten bevorzugten Ausführungsbeispiel der vorliegenden Offenbarung.
8 eine Simulation der Taktung eines Abwärtswandlers ohne Taktkompensationsverzögerung im Vergleich zu einem System mit einer Taktkompensationsverzögerung und umgekehrt proportional zu der Ein-Zeit des vorhergehenden niedrigseitigen Ausgangsschalters zeigt.
9 eine Schaltung für die Implementierung eines Abwärtswandlers mit einer verzögerten Taktung, proportional zu der Ein-Zeit des vorhergehenden hochseitigen Ausgangsschalters, entsprechend dem Zeitdiagramm von 5 zeigt.
10 eine Implementierung für die Verzögerungszelle und den Zähler eines Abwärtswandlers mit einer verzögerten Taktung, proportional zu der Ein-Zeit des vorhergehenden hochseitigen Ausgangsschalters und entsprechend den 5 und 9 zeigt.
11 die Taktung eines Abwärtswandlers zeigt, die verzögert und proportional ist zu der Ein-Zeit des vorhergehenden niedrigseitigen Ausgangsschalters, in einem dritten bevorzugten Ausführungsbeispiel der vorliegenden Offenbarung.
12 ein Schema für die Implementierung eines Abwärtswandlers mit einer Taktung zeigt, die verzögert und proportional zu der Ein-Zeit des vorhergehenden niedrigseitigen Ausgangsschalters ist, wie in dem Zeitdiagramm von 11 gezeigt.
13 die Taktung eines Talmodus-Abwärtswandlers zeigt, die verzögert und umgekehrt proportional ist zu der Ein-Zeit des vorhergehenden hochseitigen Ausgangsschalters, in einem vierten bevorzugten Ausführungsbeispiel der vorliegenden Offenbarung.
14 die Taktung eines Abwärtswandlers zeigt, die verzögert ist, in einer Talmodus-Stromsteuerung, in einem fünften bevorzugten Ausführungsbeispiel der vorliegenden Offenbarung.
15 ein Ablaufdiagramm eines offenbarten Verfahrens zum Verhindern einer subharmonischen Oszillation in einem Strommodus-Schaltregler zeigt.

Detaillierte Beschreibung der Erfindung
Kompensationsrampen entfernen eine subharmonische Oszillation in Spitzenstrom-Modus- und Talmodus-Steuerung-Schaltwandlern, wenn der Regelkreis den Spitzenstrom steuert. Wenn der Abwärtswandler die Stromgrenze erreicht, die enthalten ist, um eine Beschädigung des Abwärtswandlers oder von dem Abwärtswandler gelieferter Lasten zu verhindern, ist der Spitzenstrom fixiert und die Kompensationsrampe hat keinen Effekt mehr. An diesem Punkt erfährt der Abwärtswandler eine subharmonische Oszillation. Die Offenbarung sieht ein Verfahren zum Verhindern einer subharmonischen Oszillation vor, das dem Schaltwandler ermöglicht, vollständig stabil zu bleiben, auch bei einer Stromgrenze, wodurch der maximale Strom erhöht wird.
1 zeigt den Spulenstrom eines Abwärtswandlers im Vergleich zu dem Spitzenstrom und einem definierten Bereich der Leerlaufverstärkung des Standes der Technik. In dem Abwärtswandler 100 wird der hochseitige Ausgangsschalter des Abwärtswandlers durch ein Taktsignal eingeschaltet. Sobald der Schalter eingeschaltet ist, steigt der Strom 130 in der Spule linear an. Sobald der Strom in der Spule eine Schwelle 110 erreicht, wird die hochseitige Schaltvorrichtung ausgeschaltet und der niedrigseitige Ausgangsschalter des Abwärtswandlers wird eingeschaltet. Der Strom 130 in der Spule fällt dann ab. Bei der nächsten Taktflanke wird der hochseitige Schalter wieder eingeschaltet und der Zyklus wiederholt sich. Durch Steuern des Spitzenstroms proportional zu dem Ausgangsspannungsfehler VDAC - VOUT, kann der Abwärtswandler zum Regeln gebracht werden. Dieses System ist durch seine Gestaltung relativ stabil, solange die Leerlaufverstärkung 120 in einem definierten Bereich gehalten wird.
2 zeigt den Spulenstrom eines Abwärtswandlers, der eine subharmonische Oszillation erfährt. Wenn das Arbeitszyklus auf den Punkt ansteigt, an dem der niedrigseitige Ausgangsschalter des Abwärtswandlers länger eingeschaltet ist als der hochseitige Ausgangsschalter des Abwärtswandlers 200, kann das System eine Form von Großsignalinstabilität erfahren, die als subharmonische Oszillation bezeichnet wird. Der Spitzenstrom 220 wird gesteuert und der Takt 230 schaltet immer den hochseitigen Schalter ein. Der Spulenstrom 210 folgt allen Regeln des Systems, aber das System ist instabil.
3 zeigt den Spulenstrom eines Abwärtswandlers für ein instabiles System. Das System 300 wird als instabil bezeichnet, wenn eine Störung in der Aus-Zeit ΔX1 des Spulenstroms 310 über einen Zyklus in der Größe zunimmt, so dass ΔX2 > ΔX1, und die Aus-Zeit ΔX2 in Bezug auf den Spulenstrom 340 ist. Die Bedingung dafür ist, wenn der Abfall des Spulenstroms 310 größer als sein Anstieg ist, wenn SDN > SUP. Das herkömmliche Verfahren zum Entfernen von subharmonischer Oszillation besteht darin, eine Kompensationsrampe zu der Steigung des Stroms 310 hinzuzufügen, um seinen effektiven Anstieg größer als seinen Abfall zu machen. Dieses Verfahren funktioniert jedoch nicht mehr, wenn der Abwärtswandler in dem Spitzenstrom-Modus ist. Für diesen Fall wird der Spulenstrom gegen den Referenzstrom 320 gemessen und der hochseitige Ausgangsschalter des Abwärtswandlers wird sofort mit dem Takt 330 ausgeschaltet. Dies verhindert, dass der Spulenstrom über die Spitzenstromgrenze hinausgeht und die Schleife umgeht, die die Kompensationsrampe verwendet.
Die Kompensationsrampe kann weiterhin verwendet werden, aber die Stromgrenze begrenzt nicht mehr direkt den Spulenstrom. Der maximale Spulenstrom wäre niedriger als der ideale Stromgrenzwert. Die Grenze kann erhöht werden, um diese Verschiebung zu kompensieren, aber der effektive Stromgrenzwert variiert weiter mit dem Arbeitszyklus, was bedeutet, dass, wenn sich die Versorgungsspannung ändert oder wenn die Ausgangsspannung variiert, auch die Stromgrenze variiert.
Die Offenbarung schlägt vor, dass der hochseitige Ausgangsschalter des Abwärtswandlers nicht direkt mit dem Takt eingeschaltet wird. Stattdessen wird der Takt verzögert und die Verzögerung wird proportional zu der vorausgehenden Ein-Zeit des hochseitigen Schalters gesteuert. In dem stabilen Zustand sind die hochseitigen Ein-Zeiten gleichförmig und der Takt ist um einen festen Betrag versetzt. Wenn eine subharmonische Oszillation aufzutreten beginnt, kann sich die hochseitige Ein-Zeit während eines Zyklus erhöhen. Dies hätte normalerweise den Effekt eines Erzeugens einer kurzen Ein-Zeit des niedrigseitigen Schalters. Dies würde bedeuten, dass die nächste hochseitige Ein-Zeit ebenfalls kurz wäre und sich eine subharmonische Oszillation etablieren würde.
Für die Offenbarung bewirkt die längere hochseitige Ein-Zeit, dass der Takt um einen höheren Betrag verzögert wird. Dies hat den Effekt eines Vergrößerns der nachfolgenden niedrigseitigen Ein-Zeit, die zuvor zu kurz gewesen wäre. Dies erhöht weiter die nachfolgende hochseitige Ein-Zeit und wirkt den Effekten der subharmonischen Oszillation entgegen. Wenn dieses System richtig gesteuert wird, implementiert der Vorschlag sowohl eine Schleifenkompensation korrekt und verhindert eine subharmonische Oszillation. Das Schema fügt effektiv eine Form einer Taktverzögerungskompensation hinzu, so dass das System keine subharmonische Oszillation erfährt, auch wenn in dem Strombegrenzungsmodus.
4 zeigt die Taktung in einem herkömmlichen Spitzenstrom-Modus-Abwärtswandler des Standes der Technik. In 400 wird der hochseitige Ausgangsschalter des Abwärtswandlers durch das Taktsignal CLOCK eingeschaltet. Sobald der Schalter eingeschaltet ist, steigt der Strom in der Spule, ICOIL, linear an. Sobald der Strom in der Spule die Schwelle 420 erreicht, wird die hochseitige Schaltvorrichtung ausgeschaltet und der niedrigseitige Ausgangsschalter des Abwärtswandlers wird eingeschaltet. Der Strom ICOIL fällt dann bis zu dem nächsten Taktzyklus.
5 zeigt die Taktung eines Abwärtswandlers, die in dem Spitzenstrom-Modus verzögert ist proportional zu der Ein-Zeit des vorhergehenden hochseitigen Ausgangsschalters des Abwärtswandlers in einem ersten bevorzugten Ausführungsbeispiel der vorliegenden Offenbarung. In 500 wird das Taktsignal CLOCK in das Taktsignal CLOCK_DEL verzögert und der verzögerte Takt schaltet den hochseitigen Schalter ein. Wenn die Ein-Zeit des hochseitigen Schalters für ICOIL, TON1, relativ lang ist, ist auch die Taktverzögerung, TDEL1, relativ lang. Wenn die Ein-Zeit des hochseitigen Schalters für ICOIL, TON2, relativ kurz ist, dann ist auch die Taktverzögerung, TDEL2, relativ kurz.
6 zeigt eine Simulation der Taktung eines Abwärtswandlers ohne eine Taktkompensationsverzögerung im Vergleich zu einem System mit einer Taktkompensationsverzögerung und proportional zu der Ein-Zeit des vorhergehenden hochseitigen Ausgangsschalters des Abwärtswandlers. In 600 bleiben neben der Taktkompensationsverzögerung alle anderen Variablen zwischen den zwei Simulationen gleich und der Abwärtswandler arbeitet mit einem Arbeitszyklus von 50%. In der Simulation 610 wird das System ohne vorhandene Kompensationsverzögerung gezeigt. Der verzögerte Takt, CLOCK_DEL, ist vollständig synchron zu dem Haupttakt, CLOCK, und der Spulenstrom, ICOIL, zeigt ein subharmonisches Verhalten. In der Simulation 620 wird das System mit vorhandener Kompensationsverzögerung gezeigt. Der verzögerte Takt, CLOCK_DEL, ist nicht mehr synchron mit dem Haupttakt, CLOCK, und die subharmonische Oszillation des Spulenstroms, ICOIL, ist dramatisch reduziert.
7 zeigt die Taktung eines Abwärtswandlers, die verzögert und umgekehrt proportional ist zu der Ein-Zeit des vorhergehenden niedrigseitigen Ausgangsschalters des Abwärtswandlers, in einem zweiten bevorzugten Ausführungsbeispiel der vorliegenden Offenbarung. In dieser Variante ist die Verzögerung nicht mehr proportional zu der Ein-Zeit des hochseitigen Ausgangsschalters, sondern nun umgekehrt proportional zu der Ein-Zeit des niedrigseitigen Schalters. In 700 ist, je länger der niedrigseitige Schalter eingeschaltet ist, desto kürzer die Taktverzögerung. Das Taktsignal CLOCK wird verzögert, wodurch das Taktsignal CLOCK_DEL erzeugt wird, und der verzögerte Takt schaltet den hochseitigen Schalter des Abwärtswandlers ein. Wenn die Ein-Zeit des niedrigseitigen Schalters für ICOIL, TON1, relativ kurz ist, dann ist die Taktverzögerung für CLOCK_DEL, TDEL1, relativ lang. Wenn die Ein-Zeit des niedrigseitigen Schalters für ICOIL, TON2, relativ lang ist, dann ist die Taktverzögerung für CLOCK_DEL, TDEL2, relativ kurz.
8 zeigt eine Simulation der Taktung eines Abwärtswandlers ohne Taktkompensationsverzögerung im Vergleich zu einem System mit einer Taktkompensationsverzögerung und umgekehrt proportional zu der Ein-Zeit des vorhergehenden niedrigseitigen Ausgangsschalters des Abwärtswandlers. In 800 bleiben neben der Taktkompensationsverzögerung alle anderen Variablen zwischen den zwei Simulationen gleich und der Abwärtswandler arbeitet mit einem Arbeitszyklus von 50%. In der Simulation 810 wird das System ohne vorhandene Kompensationsverzögerung gezeigt. Der verzögerte Takt, CLOCK_DEL, ist vollständig synchron zu dem Haupttakt, CLOCK, und der Spulenstrom, ICOIL, zeigt ein subharmonisches Verhalten. In der Simulation 820 wird das System mit vorhandener Kompensationsverzögerung gezeigt. Der verzögerte Takt, CLOCK_DEL, ist nicht mehr mit dem Haupttakt, CLOCK, synchron und die subharmonische Oszillation des Spulenstroms, ICOIL, ist dramatisch reduziert.
9 zeigt eine Schaltung für die Implementierung eines Abwärtswandlers mit verzögerter Taktung, proportional zu der Ein-Zeit des vorhergehenden hochseitigen Ausgangsschalters, entsprechend dem Zeitdiagramm von 5. In 900 wird die Ein-Zeit des hochseitigen Ausgangsschalters SW_ON unter Verwendung des Zählers COUNT 910 gemessen. Der Zähler gibt dann das Signal DELAY an die Verzögerungszelle 911 aus. Die Verzögerungszelle empfängt dann den Master-Takt CLK und gibt einen verzögerten Takt DEL_CLK an den Abwärtssteuerblock 912 aus. Der Abwärtssteuerblock steuert dann die Ausgangsschalter PMOS 913 und NMOS 915.
Die hochseitige Vorrichtung 913 wird durch das Taktsignal DEL_CLK eingeschaltet. Wenn der Schalter eingeschaltet ist, steigt der Strom in der Spule 914 linear an. Sobald der Strom in der Spule eine Schwelle erreicht, schaltet die hochseitige Vorrichtung 913 aus und die Spannung wird auf dem Kondensator 916 gespeichert. Die niedrigseitige Vorrichtung 915 wird eingeschaltet und der Strom in der Spule 914 fällt bis zu dem nächsten Taktzyklus.
Wenn die Ein-Zeit des hochseitigen Schalters abhängig von dem Arbeitszyklus relativ lang ist, dann ist DEL_CLK relativ lang. Wenn die Ein-Zeit des hochseitigen Schalters relativ kurz ist, dann ist DEL_CLK relativ kurz.
Die Schaltung in 9 kann für die anderen Ausführungsbeispiele der Offenbarung abhängig von der Ein-Zeit des hochseitigen Schalters verwendet werden. Die Ein-Zeit des hochseitigen Schalters wird gezählt und die Zähldaten werden verwendet, um die Taktverzögerung proportional oder umgekehrt proportional zu den Zähldaten zu setzen. Die Schaltung von 9 kann verwendet werden, um einen nächsten Taktpuls um eine Zeitdauer zu verzögern, die direkt proportional zu der letzten Ein-Zeit des hochseitigen Schalters für die Spitzenmodus-Stromsteuerung ist, wie in 5 gezeigt, um einen nächsten Taktpuls um eine Zeitdauer zu verzögern, die umgekehrt proportional ist zu der letzten Ein-Zeit des hochseitigen Schalters für eine Talmodus-Stromsteuerung, wie in 13 gezeigt, oder um einen nächsten Taktpuls um eine Zeitdauer zu verzögern, die umgekehrt proportional ist zu dem Takt minus der letzten Ein-Zeit des hochseitigen Schalters für die Talmodus-Stromsteuerung, wie in 14 gezeigt.
10 zeigt eine Implementierung für die Verzögerungszelle und einen Zähler eines Abwärtswandlers mit einer verzögerten Taktung, proportional zu der Ein-Zeit des vorhergehenden hochseitigen Ausgangsschalters und den 5 und 9 entsprechend. In 1000 lädt der Kondensator C1 mit einem festen Bias-Strom I1 für die Zeitdauer, in der der hochseitige Ausgangsschalter eingeschaltet ist und SW1 geschlossen ist. Wenn der hochseitige Ausgangsschalter ausgeschaltet ist und der Schalter SW1 geöffnet ist, werden Spannungsdaten in dem Kondensator C1 gespeichert. Bei der nächsten Taktflanke ist der Schalter SW2 geschlossen und bleibt geschlossen, bis das Taktsignal DEL_CLK gesetzt ist. Während der Schalter SW2 geschlossen ist, entlädt der feste Bias-Strom I2 die auf dem Kondensator C1 gespeicherte Spannung. Schließlich fällt die Spannung unter die Referenzspannung VREF und das Taktsignal DEL_CLK wird gesetzt. Wenn der Schalter SW2 geöffnet ist, ist die in C1 gespeicherte Spannung die Referenzspannung VREF. Der nächste Zyklus beginnt bei VREF und der Effekt des Referenzspannungsoffsets wird aus nachfolgenden Abtastwerten entfernt. Der Betrag der Taktverzögerung DEL_CLK bezüglich der Ein-Zeit des hochseitigen Schalters SW1 wird durch das Verhältnis der festen Bias-Ströme I1 und I2 gesteuert.
Die Schaltung in 10 kann für die anderen Ausführungsbeispiele abhängig von der Ein-Zeit des hochseitigen oder niedrigseitigen Schalters verwendet werden. Abhängig davon, ob der Schalter SW1 geschlossen ist oder der Schalter SW2 geschlossen ist, ist die Taktverzögerung proportional oder umgekehrt proportional zu den Zähldaten, die zum Setzen der Taktverzögerung verwendet werden. Die Schaltung von 10 kann verwendet werden, um einen nächsten Taktpuls um eine Zeitdauer zu verzögern, die direkt proportional ist zu der letzten Ein-Zeit des hochseitigen Schalters für die Spitzenmodus-Stromsteuerung, wie in 5 gezeigt, um einen nächsten Taktpuls um eine Zeitdauer zu verzögern, die umgekehrt proportional ist zu der letzten Ein-Zeit des hochseitigen Schalters für die Talmodus-Stromsteuerung, wie in 13 gezeigt, oder um einen nächsten Taktpuls um eine Zeitdauer zu verzögern, die umgekehrt proportional ist zu dem Takt minus der letzten Ein-Zeit des hochseitigen Schalters für die Talmodus-Stromsteuerung, wie in 14 gezeigt. Die Schaltung von 10 kann auch verwendet werden, um einen nächsten Taktpuls um eine Zeitdauer zu verzögern, die umgekehrt proportional ist zu der letzten Ein-Zeit des niedrigseitigen Schalters für die Spitzenmodus-Stromsteuerung, wie in 7 gezeigt, oder um einen nächsten Taktpuls um eine Zeitdauer zu verzögern, die direkt proportional ist zu der letzten Ein-Zeit des niedrigseitigen Schalters für die Talmodus-Stromsteuerung, wie in 11 gezeigt.
In verschiedenen Ausführungsbeispielen kann die Funktion erreicht und die subharmonische Oszillation reduziert werden, indem ein Schaltwandler implementiert wird, der für eine Talmodus-Stromsteuerung konfiguriert ist. Bei der Talmodus-Steuerung wird die niedrigseitige Vorrichtung durch den Takt eingeschaltet und durch den Regelkreis ausgeschaltet. Die Ein-Zeit der hochseitigen Vorrichtung ist dann nur durch die Aus-Zeit der niedrigseitigen Vorrichtung definiert, was viel höhere Schaltfrequenzen ermöglicht.
11 zeigt die Taktung eines Abwärtswandlers, verzögert und proportional zu der Ein-Zeit des vorhergehenden niedrigseitigen Ausgangsschalters, in einem dritten bevorzugten Ausführungsbeispiel der vorliegenden Offenbarung. In 1100 wird das Taktsignal CLOCK verzögert, um das Taktsignal CLOCK_DEL zu erzeugen, und der verzögerte Takt schaltet den niedrigseitigen Schalter des Abwärtswandlers ein. Wenn die Ein-Zeit des niedrigseitigen Schalters für ICOIL, TON1, relativ lang ist, ist auch die Taktverzögerung für CLOCK_DEL, TDEL1, relativ lang. Wenn die Ein-Zeit des niedrigseitigen Schalters für ICOIL, TON2, relativ kurz ist, dann ist auch die Taktverzögerung für CLOCK_DEL, TDEL2, relativ kurz.
12 zeigt eine schematische Darstellung für die Implementierung eines Abwärtswandlers mit einer Taktung, die verzögert ist und proportional zu der Ein-Zeit des vorhergehenden niedrigseitigen Ausgangsschalters, wie in dem Zeitdiagramm von 11 gezeigt. In 1200 wird die Ein-Zeit des niedrigseitigen Ausgangsschalters SW_ON unter Verwendung des Zählers COUNT 1210 gemessen. Der Zähler gibt dann das Signal DELAY an die Verzögerungszelle 1211 aus. Die Verzögerungszelle empfängt dann den Master-Takt CLK und gibt einen verzögerten Takt DEL_CLK an den Abwärtssteuerblock 1212 aus. Der Abwärtssteuerblock steuert dann die Ausgangsschalter PMOS 1213 und NMOS 1215.
Die niedrigseitige Vorrichtung 1215 wird durch das Taktsignal DEL_CLK eingeschaltet. Wenn der Schalter eingeschaltet ist, nimmt der Strom in der Spule 1214 linear ab. Sobald der Strom in der Spule eine Schwelle erreicht, wird die niedrigseitige Vorrichtung 1215 ausgeschaltet und Spannungsdaten werden auf dem Kondensator 1216 gespeichert. Die hochseitige Vorrichtung 1213 wird eingeschaltet und der Strom in der Spule 1214 steigt bis zu dem nächsten Taktzyklus an.
Die Schaltung in 12 kann für die anderen Ausführungsbeispiele der Offenbarung abhängig von der Ein-Zeit des niedrigseitigen Schalters verwendet werden. Die Ein-Zeit des niedrigseitigen Schalters wird gezählt und die Zähldaten werden verwendet, um die Taktverzögerung proportional oder umgekehrt proportional zu den Zähldaten zu setzen. Die Schaltung von 12 kann verwendet werden, um einen nächsten Taktpuls um eine Zeitdauer zu verzögern, die umgekehrt proportional ist zu der letzten Ein-Zeit des niedrigseitigen Schalters für die Spitzenmodus-Stromsteuerung, wie in 7 gezeigt, oder um einen nächsten Taktpuls um eine Zeitdauer zu verzögern, die direkt proportional ist zu der letzten Ein-Zeit des niedrigseitigen Schalters für die Talmodus-Stromsteuerung, wie in 11 gezeigt.
13 zeigt die Taktung eines Talmodus-Abwärtswandlers, verzögert und umgekehrt proportional zu der Ein-Zeit des vorhergehenden hochseitigen Ausgangsschalters, in einem vierten bevorzugten Ausführungsbeispiel der vorliegenden Offenbarung. In dieser Variante ist die Verzögerung nicht länger proportional zu der Ein-Zeit des niedrigseitigen Ausgangsschalters, sondern ist nun umgekehrt proportional zu der Ein-Zeit des hochseitigen Schalters. In 1300 gilt, je länger der hochseitige Ausgangsschalter eingeschaltet ist, desto kürzer ist die Taktverzögerung. Das Taktsignal CLOCK wird verzögert, um das Taktsignal CLOCK_DEL zu erzeugen, und der verzögerte Takt schaltet den niedrigseitigen Schalter des Abwärtswandlers ein. Wenn die Ein-Zeit des hochseitigen Schalters für ICOIL, TON1, relativ kurz ist, dann ist die Taktverzögerung für CLOCK_DEL, TDEL1, relativ lang. Wenn die Ein-Zeit des hochseitigen Schalters für ICOIL, TON2, relativ lang ist, dann ist die Taktverzögerung für CLOCK_DEL, TDEL2, relativ kurz.
14 zeigt die Taktung eines Abwärtswandlers, die verzögert ist, in einer Talmodus-Stromsteuerung, in einem fünften bevorzugten Ausführungsbeispiel der vorliegenden Offenbarung. In 1400 wird der Takt um einen Betrag verzögert, der umgekehrt proportional zu der Zeit ist, die zwischen dem Talmodus-Stromsteuersignal, das die niedrigseitige Vorrichtung ausschaltet, und dem Takt vergangen ist. Die linke Seite von 14 zeigt das Szenario für eine lange Ein-Zeit der hochseitigen Vorrichtung. Die Talmodus-Steuerlogik erfasst den Strom der niedrigseitigen Vorrichtung und schaltet die niedrigseitige Vorrichtung aus. Die hochseitige Vorrichtung wird eingeschaltet und der Spulenstrom ICOIL beginnt anzusteigen. Nach der Zeit TON1 tritt CLOCK auf und wird in CLOCK_DEL um TDEL1 verzögert, eine Zeit umgekehrt proportional zu TON1. Der verzögerte Takt schaltet die hochseitige Vorrichtung aus und der Spulenstrom ICOIL beginnt zu fallen, wodurch die niedrigseitige Vorrichtung wieder eingeschaltet wird. Wenn die Zeit zwischen der Talmodus-Steuerlogik und dem Takt, TON1, relativ lang ist, ist die Verzögerung zwischen dem Takt und dem Ausschalten der hochseitigen Vorrichtung, TDEL1, kurz.
Die rechte Seite von 14 zeigt das Szenario für eine kurze Ein-Zeit der hochseitigen Vorrichtung. Die hochseitige Vorrichtung wird eingeschaltet und der Spulenstrom ICOIL beginnt anzusteigen. Nach der Zeit TON2 tritt CLOCK auf und wird in CLOCK_DEL um TDEL2 verzögert, eine Zeit umgekehrt proportional zu TON2. Der verzögerte Takt schaltet die hochseitige Vorrichtung aus und der Spulenstrom ICOIL beginnt zu fallen, wodurch die niedrigseitige Vorrichtung wieder eingeschaltet wird. Wenn die Zeit zwischen der Talmodus-Steuerlogik und dem Takt, TON2, reduziert wird, wird die Verzögerung zwischen dem Takt und dem Ausschalten der hochseitigen Vorrichtung, TDEL1, erhöht. Auf diese Weise verhindert die Taktverzögerung eine subharmonische Oszillation durch effektives Hinzufügen einer Form von Taktverzögerungskompensation zu der Talmodus-Steuerung.
Zusätzlich wird die Funktion durch Implementieren eines Schaltwandlers erreicht, der für einen Spannungsmodusbetrieb konfiguriert ist.
15 zeigt ein Ablaufdiagramm 1500 eines Verfahrens, das zum Verhindern einer subharmonischen Oszillation in einem Strommodus-Schaltregler offenbart ist. Schritt 1510 zeigt das Vorsehen eines hochseitigen Schalters und eines niedrigseitigen Schalters. Schritt 1520 zeigt das Synchronisieren des Schaltreglers mit einem Systemtakt. Schritt 1530 zeigt ein Erzeugen eines verzögerten Taktsignals mit einer Taktverzögerungserzeugungsschaltung, die ein Taktsignal von dem Systemtakt als einen Eingang hat, um den hochseitigen Schalter oder den niedrigseitigen Schalter einzuschalten.
Die Vorteile von einem oder mehreren Ausführungsbeispielen der vorliegenden Offenbarung umfassen ein Verhindern einer subharmonischen Oszillation, wenn sich ein Schaltwandler in einem Spitzenstrom-Modus- oder einem Talmodus-Steuerungsbetrieb befindet, wodurch ermöglicht wird, dass der Schaltwandler vollständig stabil bleibt. Das vorgeschlagene Verfahren erhöht dramatisch die Genauigkeit der Stromgrenze, wodurch der maximale Strom erhöht wird, den der Schaltwandler vorsehen kann, und die PCB-Fläche verringert wird, die der Schaltwandler in einer Kundenanwendung benötigt.
Während diese Erfindung insbesondere unter Bezugnahme auf ihre bevorzugten Ausführungsbeispiele gezeigt und beschrieben wurde, ist für Fachleute ersichtlich, dass verschiedene Änderungen in Form und Details vorgenommen werden können, ohne von dem Sinn und Umfang der Erfindung abzuweichen.

Claims

Strommodus-Schaltregler, der aufweist: einen hochseitigen Schalter (913, 1213) und einen niedrigseitigen Schalter (915, 1215); einen Systemtakt zum Synchronisieren des Schaltreglers; und eine Taktverzögerungserzeugungsschaltung (911, 1211) mit einem Taktsignal von dem Systemtakt als einen Eingang, um ein verzögertes Taktsignal zum Einschalten des hochseitigen Schalters oder des niedrigseitigen Schalters zu erzeugen; wobei die Taktverzögerungserzeugungsschaltung (911) konfiguriert ist zum Verzögern eines nächsten Taktpulses um eine Zeitdauer, die direkt proportional ist zu der letzten Ein-Zeit des hochseitigen Schalters (913), für eine Spitzenmodus-Stromsteuerung, oder die Taktverzögerungserzeugungsschaltung (1211) konfiguriert ist zum Verzögern eines nächsten Taktpulses um eine Zeitdauer, die umgekehrt proportional ist zu der letzten Ein-Zeit des niedrigseitigen Schalters (1215), für eine Spitzenmodus-Stromsteuerung, oder die Taktverzögerungserzeugungsschaltung (1211) konfiguriert ist zum Verzögern eines nächsten Taktpulses um eine Zeitdauer, die direkt proportional ist zu der letzten Ein-Zeit des niedrigseitigen Schalters (1215), für eine Talmodus-Stromsteuerung, oder die Taktverzögerungserzeugungsschaltung (911) konfiguriert ist zum Verzögern eines nächsten Taktpulses um eine Zeitdauer, die umgekehrt proportional ist zu der letzten Ein-Zeit des hochseitigen Schalters (913), für eine Talmodus-Stromsteuerung.
Der Strommodus-Schaltregler gemäß Anspruch 1, der weiter aufweist: einen Zähler (910, 1210) zum Bestimmen der erforderlichen Verzögerung für das verzögerte Taktsignal; eine Verzögerungszelle (1000) zum Verzögern des Systemtakteingangs in den Schaltregler; einen Schaltsteuerblock (912, 1212) zum Implementieren einer Stromgrenze mit einer Spitzenmodus-Kompensation; und wobei der hochseitige und der niedrigseitige Schalter einen Spulenstrom an einen Induktor (914, 1214) liefern.
Verzögerungszelle und Zähler gemäß Anspruch 2, weiter aufweisend einen festen Bias-Strom I1 und einen festen Bias-Strom I2 für die Ein-Zeit des hochseitigen Ausgangsschalters 913, wobei der Betrag der Taktverzögerung in Bezug auf die Ein-Zeit des hochseitigen Ausgangsschalters durch das Verhältnis der festen Bias-Ströme I1 und I2 gesteuert wird.
Verzögerungszelle und Zähler gemäß Anspruch 2, weiter aufweisend einen festen Bias-Strom I1 und einen festen Bias-Strom I2 für die Ein-Zeit des niedrigseitigen Ausgangsschalters (1215), wobei der Betrag der Taktverzögerung in Bezug auf die Ein-Zeit des niedrigseitigen Ausgangsschalters durch das Verhältnis der festen Bias-Ströme I1 und I2 gesteuert wird.
Der Strommodus-Schaltregler gemäß einem vorhergehenden Anspruch, wobei die Taktverzögerungserzeugungsschaltung (911) konfiguriert ist zum Verzögern eines nächsten Taktpulses um eine Zeitdauer, die umgekehrt proportional ist zu dem Takt minus der letzten Ein-Zeit des hochseitigen Schalters (913), für eine Talmodus-Stromregelung.
Der Strommodus-Schaltregler gemäß einem vorhergehenden Anspruch, wobei der hochseitige Schalter eine PMOS-Vorrichtung ist und der niedrigseitige Schalter eine NMOS-Vorrichtung ist.
Der Strommodus-Schaltregler gemäß einem vorhergehenden Anspruch, wobei der Schaltregler für einen Spannungsmodusbetrieb konfiguriert ist.
Ein Verfahren zum Verhindern einer subharmonischen Oszillation in einem Strommodus-Schaltregler, das die Schritte aufweist: Vorsehen eines hochseitigen Schalters (913, 1213) und eines niedrigseitigen Schalters (915, 1215); Synchronisieren des Schaltreglers mit einem Systemtakt; und Erzeugen eines verzögerten Taktsignals mit einer Taktverzögerungserzeugungsschaltung, die ein Taktsignal von dem Systemtakt als einen Eingang hat, um den hochseitigen Schalter oder den niedrigseitigen Schalter einzuschalten; wobei die Taktverzögerungserzeugungsschaltung (911) einen nächsten Taktpuls um eine Zeitdauer verzögert, die direkt proportional ist zu der letzten Ein-Zeit des hochseitigen Schalters (913), für eine Spitzenmodus-Stromsteuerung, oder die Taktverzögerungserzeugungsschaltung (1211) einen nächsten Taktpuls um eine Zeitdauer verzögert, die umgekehrt proportional ist zu der letzten Ein-Zeit des niedrigseitigen Schalters (1215), für eine Spitzenmodus-Stromsteuerung, oder die Taktverzögerungserzeugungsschaltung (1211) einen nächsten Taktpuls um eine Zeitdauer verzögert, die direkt proportional ist zu der letzten Ein-Zeit des niedrigseitigen Schalters (1215), für eine Talmodus-Stromsteuerung, oder die Taktverzögerungserzeugungsschaltung (911) einen nächsten Taktpuls um eine Zeitdauer verzögert, die umgekehrt proportional ist zu der letzten Ein-Zeit des hochseitigen Schalters (913), für eine Talmodus-Stromsteuerung.
Das Verfahren gemäß Anspruch 8, das weiter aufweist: Bestimmen einer Verzögerungszeit für das verzögerte Taktsignal; Verzögern des Systemtakteingangs zu dem Schaltregler um die Verzögerungszeit; und Liefern von Spulenstrom an einen Induktor (914, 1214) mit den hochseitigen (913, 1213) und niedrigseitigen Schaltern (915, 1215).
Das Verfahren gemäß einem der Ansprüche 8 oder 9, wobei die Taktverzögerungserzeugungsschaltung (911) ein Taktsignal für die Ein-Zeit des hochseitigen Ausgangsschalters (913) um das Verhältnis der festen Bias-Ströme I1 und I2 verzögert.
Das Verfahren gemäß einem der Ansprüche 8 bis 10, wobei die Taktverzögerungserzeugungsschaltung (1211) ein Taktsignal für die Ein-Zeit des niedrigseitigen Ausgangsschalters (1215) um das Verhältnis der festen Bias-Strömen I1 und I2 verzögert.
Das Verfahren gemäß einem der Ansprüche 8 bis 11, wobei die Taktverzögerungserzeugungsschaltung (911) einen nächsten Taktpuls um eine Zeitdauer verzögert, die umgekehrt proportional ist zu dem Takt minus der letzten Ein-Zeit des hochseitigen Schalters (913), für eine Talmodus-Stromsteuerung.