DE102017220212A1 - Halbleitervorrichtung und elektrische Leistungswandlungsvorrichtung - Google Patents

Halbleitervorrichtung und elektrische Leistungswandlungsvorrichtung Download PDF

Info

Publication number
DE102017220212A1
DE102017220212A1 DE102017220212.2A DE102017220212A DE102017220212A1 DE 102017220212 A1 DE102017220212 A1 DE 102017220212A1 DE 102017220212 A DE102017220212 A DE 102017220212A DE 102017220212 A1 DE102017220212 A1 DE 102017220212A1
Authority
DE
Germany
Prior art keywords
base plate
semiconductor device
semiconductor
semiconductor chip
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017220212.2A
Other languages
English (en)
Other versions
DE102017220212B4 (de
Inventor
Yoshitaka Kimura
Yoshitaka Otsubo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102017220212A1 publication Critical patent/DE102017220212A1/de
Application granted granted Critical
Publication of DE102017220212B4 publication Critical patent/DE102017220212B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4816—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

Eine Halbleitervorrichtung weist auf: eine Basisplatte, die eine metallische Basisplatte und eine Isolierungsschicht, die auf der metallischen Basisplatte vorgesehen ist, aufweist; einen Halbleiter-Chip, der auf der Basisplatte vorgesehen ist; eine Steuerplatine, die über dem Halbleiter-Chip angeordnet ist; und einen Weiterleitungsanschluss, der durch einen Signalleitungsdraht, der sich zu der Steuerplatine erstreckt und mit der Steuerplatine verbunden ist, mit einer Signalelektrode des Halbleiter-Chips verbunden ist, wobei der Weiterleitungsanschluss direkt an der Isolierungsschicht der Basisplatte befestigt ist.

Description

  • Hintergrund der Erfindung
  • Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und eine elektrische Leistungswandlungsvorrichtung.
  • Hintergrund
  • Eine Halbleitervorrichtung für eine Leistungssteuerung weist eine Schaltvorrichtung wie einen IGBT, einen MOSFET oder eine FWDi auf, welche in einem Gehäuse angebracht sind, und die Halbleitervorrichtung wird ein Leistungsmodul genannt. Beispiele des Leistungsmoduls schließen ein intelligentes Leistungsmodul (intelligent power module, IPM) ein, das eine Treiber-/Schutzschaltung darin eingebaut aufweist. Das IPM weist eine Anordnung auf, in welcher eine Steuerplatine und eine Leistungsleitungseinheit in einem Gehäuse untergebracht sind.
  • Das Leistungsmodul ist in einem Gehäuse eines Inverters oder eines Leistungskonditionierers ausgebildet. Entsprechend beeinflusst die Größe des Leistungsmoduls die Größe des Gehäuses. Es besteht ein Bedarf für eine Verkleinerung dieser Produkte, und somit wird ein Leistungsmodul in Flachbauweise benötigt. Zum Beispiel wird eine Halbleitervorrichtung vorgeschlagen, die eine Anordnung aufweist, in welcher ein Weiterleitungsanschluss direkt auf einem Schaltungsmuster einer Basisplatte befestigt ist, um so die Höhe der Vorrichtung zu reduzieren (siehe z.B. JP 2015-142018 A ).
  • Es ist jedoch notwendig, ein dediziertes Muster für jede Art von Weiterleitungsanschluss vorzusehen, um die Weiterleitungsanschlüsse zu bearbeiten. Entsprechend wird ein zusätzlicher Platz benötigt, welcher eine Verkleinerung der Halbleitervorrichtung verhindert. Weiter bestehen, da ein Schaltungsmuster und ein Weiterleitungsanschluss zusammengelötet sind, Bedenken über die Versprödung des Lötmittels aufgrund einer thermischen Beanspruchung.
  • Zusammenfassung
  • Die vorliegende Erfindung ist angefertigt worden, um das vorstehend genannte Problem zu lösen, und eine Aufgabe der vorliegenden Erfindung ist, eine Halbleitervorrichtung und eine elektrische Leistungswandlungsvorrichtung zur Verfügung zu stellen, in welchen ein hoher Freiheitsgrad einer Gestaltung und eine Reduzierung der Höhe der Vorrichtung erzielt werden können.
  • Gemäß der vorliegenden Erfindung weist eine Halbleitervorrichtung auf: eine Basisplatte, die eine metallische Basisplatte und eine Isolierungsschicht, die auf der metallischen Basisplatte vorgesehen ist, aufweist; einen Halbleiter-Chip, der auf der Basisplatte vorgesehen ist; eine Steuerplatine, die über dem Halbleiter-Chip angeordnet ist; und einen Weiterleitungsanschluss, der durch einen Signalleitungsdraht, der sich zu der Steuerplatine erstreckt und mit der Steuerplatine verbunden ist, mit einer Signalelektrode des Halbleiter-Chips verbunden ist, wobei der Weiterleitungsanschluss direkt an der Isolierungsschicht der Basisplatte befestigt ist.
  • In der vorliegenden Erfindung ist der Weiterleitungsanschluss direkt an der Isolierungsschicht der Basisplatte befestigt, anstatt an dem Schaltungsmuster befestigt zu sein. Entsprechend besteht keine Notwendigkeit, ein dediziertes Muster für jede Art von Weiterleitungsanschluss vorzusehen, und die Weiterleitungsanschlüsse können an allen Stellen auf der oberen Oberfläche der Basisplatte angeordnet werden. Deshalb kann eine Gestaltung von Vorrichtungen in einem Produkt beliebig bestimmt werden, was zu einer Verbesserung des Freiheitsgrads einer Gestaltung führt. Weiter kann, da die Höhe jedes Signalleitungsdrahts reduziert werden kann, eine Reduzierung der Höhe der Vorrichtung erzielt werden.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der nachfolgenden Beschreibung klarer ersichtlich.
  • Figurenliste
    • 1 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt.
    • 2 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt.
    • 3 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung darstellt.
    • 4 ist ein Schaltungsdiagramm, das die Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt.
    • 5 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß dem Vergleichsbeispiel darstellt.
    • 6 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung darstellt.
    • 7 ist eine vergrößerte Draufsicht, die ein Verbindungsteil zwischen einer Steuerplatine und einer Mehrzahl von Weiterleitungsanschlüssen gemäß der vierten Ausführungsform der vorliegenden Erfindung darstellt.
    • 8 ist eine vergrößerte Draufsicht, die ein Verbindungsteil zwischen einer Steuerplatine und einer Mehrzahl von Weiterleitungsanschlüssen gemäß dem Vergleichsbeispiel darstellt.
    • 9 ist ein Blockdiagramm, das eine Anordnung eines elektrischen Leistungswandlungssystems darstellt, in welchem die elektrische Leistungswandlungsvorrichtung gemäß der fünften Ausführungsform der vorliegenden Erfindung eingesetzt wird.
  • Beschreibung der Ausführungsformen
  • Eine Halbleitervorrichtung und eine elektrische Leistungswandlungsvorrichtung gemäß den Ausführungsformen der vorliegenden Erfindung werden mit Bezug auf die Zeichnungen beschrieben. Die gleichen Komponenten werden durch die gleichen Bezugszeichen gekennzeichnet, und die wiederholte Beschreibung davon kann weggelassen sein.
  • Erste Ausführungsform
  • 1 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt. Eine Basisplatte 1 ist ein Harzisolierungsmetallsubstrat, das eine metallische Basisplatte 2 und eine Harzisolierungsschicht 3, welche auf der metallischen Basisplatte 2 ausgebildet ist, aufweist. Ein Schaltungsmuster 4 ist auf einer oberen Oberfläche der Basisplatte 1 ausgebildet.
  • Halbleiter-Chips 5 und 6 sind auf der Basisplatte 1 ausgebildet. Der Halbleiter-Chip 5 ist ein Schalt-IGBT, und der Halbleiter-Chip 6 ist eine Diode, die einem Strom ermöglicht, zurückzufließen. Jeder Hauptleitungsdraht 7 verbindet sequentiell eine Hauptelektrode 8 des Halbleiter-Chips 5 mit einer oberen Elektrode des Halbleiter-Chips 6, dem Schaltungsmuster 4 und einem Hauptelektrodenanschluss 9 in dieser Reihenfolge. Der Hauptelektrodenanschluss 9 ist in einem Stufenteil eines Gehäuses 10 vorgesehen.
  • Eine Steuerplatine 11 ist über den Halbleiter-Chips 5 und 6 angeordnet. Jeder Weiterleitungsanschluss 12 ist durch jeden Signalleitungsdraht 14 mit einer korrespondierenden Signalelektrode 13 des Halbleiter-Chips 5 verbunden, erstreckt sich zu der Steuerplatine 11 und ist mit der Steuerplatine 11 verbunden. Der Weiterleitungsanschluss 12 ist direkt an der Harzisolierungsschicht 3 der Basisplatte 1 befestigt. Der Weiterleitungsanschluss 12 wird auch mit einem Haftmittel während eines Anhaftens des Gehäuses 10 befestigt. Das Haftmittel weist bevorzugt Isolationseigenschaften auf, und es ist bevorzugt, ein Material zu verwenden, in welchem eine Beschädigung wie ein Brechen aufgrund einer thermischen Beanspruchung weniger wahrscheinlich auftritt.
  • In dieser Ausführungsform ist der Weiterleitungsanschluss 12 direkt an der Harzisolierungsschicht 3 der Basisplatte 1 befestigt, anstatt an dem Schaltungsmuster 4 befestigt zu sein. Entsprechend besteht keine Notwendigkeit für ein Bereitstellen eines dedizierten Musters für jede Art der Weiterleitungsanschlüsse 12, und die Weiterleitungsanschlüsse 12 können an allen Stellen auf der oberen Oberfläche der Basisplatte 1 angeordnet werden. Deshalb kann eine Gestaltung von Vorrichtungen in einem Produkt beliebig bestimmt werden, was zu einer Verbesserung des Freiheitsgrads einer Gestaltung führt. Weiter kann, da die Höhe jedes Signalleitungsdrahts 14 reduziert werden kann, eine Reduzierung der Höhe der Vorrichtung erzielt werden.
  • Es ist zu beachten, dass eine Möglichkeit besteht, dass, wenn der Abstand zwischen einer Endfläche des Halbleiter-Chips 5 und jedem Signalleitungsdraht 14 kurz ist, ein Kurzschluss auftreten kann, wenn eine hohe Spannung angelegt wird. Aus diesem Grund wird die Höhe des Drahts vergrößert, sodass der Abstand zwischen der Endfläche des Halbleiter-Chips 5 und jedem Signalleitungsdraht 14 sichergestellt ist. Deshalb ist es notwendig, die Weiterleitungsanschlüsse 12 auf der Harzisolierungsschicht 3 der Basisplatte 1 wie vorstehend beschrieben vorzusehen, um die Höhe jedes Signalleitungsdrahts 14 zu reduzieren. Andererseits kann, da der Hauptleitungsdraht 7, der mit dem Hauptelektrodenanschluss 9 verbunden ist, mit dem Schaltungsmuster 4 verbunden ist, die Drahthöhe auf eine geringe Höhe festgelegt werden. Deshalb kann der Hauptelektrodenanschluss 9 in dem Stufenteil des Gehäuses 10 vorgesehen sein.
  • Die vorliegende Erfindung kann auch in einem Leistungsmodul eingesetzt werden, das eine Struktur aufweist, die eine Basisplatte und ein isolierendes Substrat aufweist. Ein Unterschied zwischen dem linearen Ausdehnungskoeffizienten eines Metalls der Basisplatte und dem linearen Ausdehnungskoeffizienten von Keramik, welches eine Basiskomponente des isolierenden Substrats ist, ist jedoch groß. Wenn eine Wärmebehandlung in einem Fertigungsprozess ausgeführt wird, wird eine Beanspruchung abhängig von dem Unterschied der linearen Ausdehnungskoeffizienten erzeugt, welche zu einer Erhöhung einer Wölbung der Basisplatte führt. Andererseits ist in dem Harzisolierungsmetallsubstrat die Harzisolierungsschicht 3 dünn, und der Unterschied eines linearen Ausdehnungskoeffizienten ist nicht größer als derjenige von Keramik, und somit ist eine Wölbung der Basisplatte 1 gering. Als eine Folge kann eine Positionsgenauigkeit jedes Weiterleitungsanschlusses 12 verbessert werden.
  • Zweite Ausführungsform
  • 2 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt. Der Hauptelektrodenanschluss 9 ist auch direkt an der Harzisolierungsschicht 3 der Basisplatte 1 befestigt. Somit kann, wenn alle Anschlüsse direkt an der Harzisolierungsschicht 3 der Basisplatte 1 befestigt sind, eine weitere Reduzierung der Höhe der Vorrichtung erzielt werden.
  • Dritte Ausführungsform
  • 3 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung darstellt. Die Weiterleitungsanschlüsse 12 sind auf einer weiter innen liegenden Seite der Basisplatte 1 als das Schaltungsmuster 4 auf der oberen Oberfläche der Basisplatte 1 angeordnet. 4 ist ein Schaltungsdiagramm, das die Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt. Jeder in 4 dargestellte Pfeil korrespondiert zu einem Hauptleitungsdraht 7.
  • Als Nächstes werden vorteilhafte Wirkungen dieser Ausführungsform im Vergleich zu einem Vergleichsbeispiel beschrieben. 5 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß dem Vergleichsbeispiel darstellt. In dem Vergleichsbeispiel sind die Weiterleitungsanschlüsse 12 an einem äußeren Umfang der oberen Oberfläche der Basisplatte 1 angeordnet. In diesem Fall muss auch der Halbleiter-Chip 5 in der Nähe des äußeren Umfangs angeordnet sein, um so die Signalelektroden 13 des Halbleiter-Chips 5 und die Weiterleitungsanschlüsse 12 mit Drähten zu verbinden. Somit weist jeder Hauptleitungsdraht 7, der mit der Hauptelektrode 8 des Halbleiter-Chips 5 verbunden ist, eine große Länge auf. Dies führt zu Problemen wie einer Erhöhung der Induktivität jedes Hauptleitungsdrahts 7, einer Reduzierung einer Lebensdauer der Halbleitervorrichtung aufgrund eines Anstiegs der Menge erzeugter Wärme während der Zeit eines Einschaltens und einer Erhöhung einer Stoßspannung während eines Schaltens.
  • Andererseits sind in dieser Ausführungsform die Weiterleitungsanschlüsse 12 auf einer weiter innen liegenden Seite der Basisplatte 1 als das Schaltungsmuster 4 auf der oberen Oberfläche der Basisplatte 1 angeordnet. Entsprechend wird der Freiheitsgrad einer Anordnung vergrößert, und der Halbleiter-Chip 5 kann in der Nähe des Schaltungsmusters 4 angeordnet werden, was es ermöglicht, den Hauptleitungsdraht 7 zu verkürzen, um die Induktivität zu reduzieren. Weiter ist, da jeder Signalleitungsdraht 14 verkürzt werden kann, die Wirkung eines Abfallens einer Signalspannung aufgrund des Signalleitungsdrahts 14 reduziert. Weiter ermöglicht eine Reduzierung der Zahl von zusätzlichen Schaltungsmustern die Verkleinerung der Vorrichtung.
  • Vierte Ausführungsform
  • 6 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung darstellt. 7 ist eine vergrößerte Draufsicht, die ein Verbindungsteil zwischen einer Steuerplatine und einer Mehrzahl von Weiterleitungsanschlüssen gemäß der vierten Ausführungsform der vorliegenden Erfindung darstellt. Die Mehrzahl von Weiterleitungsanschlüssen 12 ist in einem Zick-Zack-Muster auf der oberen Oberfläche der Basisplatte 1 angeordnet. Ein führendes Ende von jedem aus der Mehrzahl von Weiterleitungsanschlüssen 12 tritt durch eine korrespondierende einer Mehrzahl von Durchgangsbohrungen 13 der Steuerplatine 11 hindurch und ist mit der Steuerplatine 11 verbunden.
  • Als Nächstes werden vorteilhafte Wirkungen dieser Ausführungsform im Vergleich zu einem Vergleichsbeispiel beschrieben. 8 ist eine vergrößerte Draufsicht, die ein Verbindungsteil zwischen einer Steuerplatine und einer Mehrzahl von Weiterleitungsanschlüssen gemäß dem Vergleichsbeispiel darstellt. In dem Vergleichsbeispiel ist die Mehrzahl von Weiterleitungsanschlüssen 12 in einer Linie angeordnet. Um einen Isolationsabstand zwischen den benachbarten Weiterleitungsanschlüssen 12 sicherzustellen, wird ein Zwischenraum zwischen Anschlüssen vergrößert.
  • Andererseits kann in dieser Ausführungsform der Zwischenraum zwischen Anschlüssen reduziert werden, während der Isolationsabstand zwischen den benachbarten Weiterleitungsanschlüssen 12 sichergestellt wird. Folglich kann die Dichte von Komponenten innerhalb der Vorrichtung erhöht werden, und die elektrischen Komponenten können nah beieinander angeordnet werden, wodurch die Verkleinerung der Halbleitervorrichtung und eine Erweiterung eines Montagebereichs einer elektrischen Komponente ermöglicht werden.
  • Die Halbleiter-Chips 5 und 6 sind nicht auf Halbleiter-Chips beschränkt, die aus Silizium ausgebildet sind, sondern können stattdessen aus einem Halbleiter mit breiter Bandlücke ausgebildet sein, der eine Bandlücke aufweist, die breiter ist als diejenige von Silizium. Der Halbleiter mit breiter Bandlücke ist zum Beispiel ein Siliziumkarbid, ein auf Galliumnitrid basierendes Material oder Diamant. Ein Halbleiter-Chip, der aus einem solchen Halbleiter mit breiter Bandlücke ausgebildet ist, weist eine hohe Spannungsfestigkeit und eine hohe zulässige Stromdichte auf und kann somit verkleinert werden. Die Verwendung eines solchen verkleinerten Halbleiter-Chips ermöglicht die Verkleinerung und hohe Integrierung der Halbleitervorrichtung, in welcher der Halbleiter-Chip enthalten ist. Weiter kann, da der Halbleiter-Chip einen hohen Wärmewiderstand aufweist, eine Abstrahllamelle eines Kühlkörpers verkleinert werden, und ein wassergekühltes Teil kann durch Luft gekühlt werden, was zu einer weiteren Verkleinerung der Halbleitervorrichtung führt. Weiter kann, da der Halbleiter-Chip einen geringen Leistungsverlust und eine hohe Effizienz aufweist, eine hocheffiziente Halbleitervorrichtung erzielt werden. Beide Halbleiter-Chips 5 und 6 sind bevorzugt aus einem Halbleiter mit breiter Bandlücke ausgebildet. Es kann jedoch auch nur einer der Halbleiter-Chips 5 und 6 aus einem Halbleiter mit breiter Bandlücke ausgebildet sein. Auch in diesem Fall können die vorteilhaften Wirkungen, die in dieser Ausführungsform beschrieben sind, erhalten werden.
  • Fünfte Ausführungsform
  • In dieser Ausführungsform werden die Halbleitervorrichtungen gemäß der ersten bis vierten Ausführungsform, die vorstehend beschrieben sind, in einer elektrischen Leistungswandlungsvorrichtung eingesetzt. Die elektrische Leistungswandlungsvorrichtung ist zum Beispiel eine Invertervorrichtung, eine Konvertervorrichtung, ein Servo-Verstärker oder eine Energieversorgungseinheit. Obwohl die vorliegende Erfindung nicht auf eine bestimmte elektrische Leistungswandlungsvorrichtung beschränkt ist, wird nachfolgend ein Fall beschrieben, in welchem die vorliegende Erfindung in einem Drei-Phasen-Inverter eingesetzt wird.
  • 9 ist ein Blockdiagramm, das eine Anordnung eines elektrischen Leistungswandlungssystems darstellt, in welchem die elektrische Leistungswandlungsvorrichtung gemäß der fünften Ausführungsform der vorliegenden Erfindung eingesetzt wird. Dieses elektrische Leistungswandlungssystem weist eine Leistungsversorgung 100, eine elektrische Leistungswandlungsvorrichtung 200 und eine Last 300 auf. Die Leistungsversorgung 100 ist eine Gleichstromleistungsversorgung und stellt eine Gleichstromleistung an die elektrische Leistungswandlungsvorrichtung 200 bereit. Die Leistungsversorgung 100 kann aus verschiedenen Komponenten aufgebaut sein. Zum Beispiel kann die Leistungsversorgung 100 aus einem Gleichstromsystem, einer Solarzelle oder einer Speicherbatterie aufgebaut sein, oder kann aus einem Gleichrichter oder einem AC/DC-Wandler aufgebaut sein, welcher mit einem Wechselstromsystem verbunden ist. Alternativ kann die Leistungsversorgung 100 aus einem DC/DC-Wandler aufgebaut sein, der eine von einem Gleichstromsystem ausgegebene Gleichstromleistung zu einer vorbestimmten Leistung konvertiert.
  • Die elektrische Leistungswandlungsvorrichtung 200 ist ein Drei-Phasen-Inverter, der an einen Knoten zwischen der Leistungsversorgung 100 und der Last 300 angeschlossen ist, eine von der Leistungsversorgung 100 bereitgestellte Gleichstromleistung in eine Wechselstromleistung konvertiert und die Wechselstromleistung an die Last 300 bereitstellt. Die elektrische Leistungswandlungsvorrichtung 200 weist eine Hauptwandlungsschaltung 201, die eine Gleichstromleistung in eine Wechselstromleistung konvertiert und die Wechselstromleistung ausgibt, und eine Steuerschaltung 203, die ein Steuersignal zum Steuern der Hauptwandlungsschaltung 201 an die Hauptwandlungsschaltung 201 ausgibt, auf.
  • Die Last 300 ist ein Drei-Phasen-Elektromotor, der durch eine Wechselstromleistung angetrieben wird, die von der elektrischen Leistungswandlungsvorrichtung 200 bereitgestellt wird. Die Last 300 ist nicht auf eine bestimmte Anwendung beschränkt. Die Last wird als ein Elektromotor verwendet, der auf verschiedenen elektrischen Vorrichtungen angebracht ist wie ein Elektromotor zum Beispiel für ein Hybridfahrzeug, ein Elektrofahrzeug, ein Schienenfahrzeug, einen Aufzug oder eine Klimaanlage.
  • Die elektrische Leistungswandlungsvorrichtung 200 wird nachfolgen detailliert beschrieben. Die Hauptwandlungsschaltung 201 weist eine Schaltvorrichtung und eine Rückflussdiode (nicht dargestellt) auf. Wenn die Schaltvorrichtung geschaltet wird, konvertiert die Hauptwandlungsschaltung 201 eine Gleichstromleistung, die von der Leistungsversorgung 100 bereitgestellt wird, in eine Wechselstromleistung und stellt die Wechselstromleistung an die Last 300 bereit. Die Hauptwandlungsschaltung 201 kann verschiedene Arten von bestimmten Schaltungsanordnungen aufweisen. Die Hauptwandlungsschaltung 201 gemäß dieser Ausführungsform ist eine zweistufige Drei-Phasen-Vollbrückenschaltung, welche aus sechs Schaltvorrichtungen und sechs Rückflussdioden, die antiparallel mit den jeweiligen Schaltvorrichtungen verbunden sind, aufgebaut sein kann. Jede Schaltvorrichtung und jede Rückflussdiode der Hauptwandlungsschaltung 201 ist aus einer Halbleitervorrichtung 202 aufgebaut, die zu einer der vorstehend beschriebenen ersten bis vierten Ausführungsformen korrespondiert. Jeweils zwei Schaltvorrichtungen der sechs Schaltvorrichtungen sind in Serie verbunden und bilden einen vertikalen Zweig. Alle vertikalen Zweige bilden alle Phasen (U-Phase, V-Phase, W-Phase) der Vollbrückenschaltung. Ausgangsanschlüsse jedes vertikalen Zweigs, d.h. drei Ausgangsanschlüsse der Hauptwandlungsschaltung 201 sind mit der Last 300 verbunden.
  • Weiter weist die Hauptwandlungsschaltung 201 eine Treiberschaltung (nicht dargestellt) auf, welche jede Schaltvorrichtung steuert. Die Treiberschaltung kann in der Halbleitervorrichtung 202 integriert sein. Eine andere Treiberschaltung, die von der Halbleitervorrichtung 202 verschieden ist, kann vorgesehen sein. Die Treiberschaltung generiert ein Steuersignal zum Steuern jeder Schaltvorrichtung der Hauptwandlungsschaltung 201 und stellt das generierte Steuersignal an eine Steuerelektrode jeder Schaltvorrichtung der Hauptwandlungsschaltung 201 bereit. Insbesondere gibt die Treiberschaltung an die Steuerelektrode jeder Schaltvorrichtung ein Steuersignal zum Einschalten jeder Schaltvorrichtung und ein Steuersignal zum Abschalten jeder Steuervorrichtung gemäß dem Steuersignal aus, das von der Steuerschaltung 203 ausgegeben wird, welche nachfolgend beschrieben wird. Wenn der EIN-Zustand jeder Schaltvorrichtung beibehalten wird, ist das Steuersignal ein Spannungssignal (EIN-Signal), das eine Spannung gleich oder höher als eine Schwellenwertspannung der Schaltvorrichtung aufweist. Wenn der AUS-Zustand jeder Schaltvorrichtung beibehalten wird, ist das Steuersignal ein Spannungssignal (AUS-Signal), das eine Spannung gleich oder niedriger als die Schwellenwertspannung der Schaltvorrichtung aufweist.
  • Die Steuerschaltung 203 steuert jede Schaltvorrichtung der Hauptwandlungsschaltung 201, um so eine gewünschte Leistung an die Last 300 bereitzustellen. Insbesondere berechnet die Steuerschaltung 203 eine Dauer (EIN-Zeitspanne), in welcher sich jede Schaltvorrichtung der Hauptwandlungsschaltung 201 in dem EIN-Zustand befindet basierend auf der an die Last 300 bereitzustellenden Leistung. Zum Beispiel kann die Hauptwandlungsschaltung 201 durch eine PWM-Steuerung für ein Modulieren der EIN-Zeitspanne jeder Schaltvorrichtung abhängig von der auszugebenden Spannung gesteuert werden. Weiter gibt die Steuerschaltung 203 ein Steuerkommando (Steuersignal) an die Treiberschaltung aus, die in der Hauptwandlungsschaltung 201 enthalten ist, sodass zu jeder Zeit das EIN-Signal an jede einzuschaltende Schaltvorrichtung ausgegeben wird und ein AUS-Signal an jede auszuschaltende Schaltvorrichtung ausgegeben wird. Die Treiberschaltung gibt das EIN-Signal oder das AUS-Signal als das Steuersignal an die Steuerelektrode jeder Schaltvorrichtung gemäß dem Steuersignal aus.
  • In der elektrischen Leistungswandlungsvorrichtung gemäß dieser Ausführungsform sind die Halbleitervorrichtungen gemäß der ersten bis vierten Ausführungsform als die Halbleitervorrichtung 202 eingesetzt. Entsprechend ist die Höhe der Halbleitervorrichtung 202 selbst reduziert, und der Zwischenraum zwischen den Anschlüssen der Halbleitervorrichtung 202 kann reduziert werden, was zu einer Verkleinerung der elektrischen Leistungswandlungsvorrichtung führt.
  • Obwohl diese Ausführungsform ein Beispiel darstellt, in welchem die vorliegende Erfindung in einem zweistufigen Drei-Phasen-Inverter eingesetzt wird, ist die vorliegende Erfindung nicht darauf beschränkt und kann in verschiedenen elektrischen Leistungswandlungsvorrichtungen eingesetzt werden. Obwohl diese Ausführungsform eine zweistufige elektrische Leistungswandlungsvorrichtung darstellt, kann die vorliegende Erfindung auch in einer dreistufigen oder mehrstufigen elektrischen Leistungswandlungsvorrichtung eingesetzt werden. Wenn eine Leistung an eine Ein-Phasen-Last bereitgestellt wird, kann die vorliegende Erfindung in einem Ein-Phasen-Inverter eingesetzt werden. Die vorliegende Erfindung kann auch in einem DC/DC-Wandler oder einem AC/DC-Wandler eingesetzt werden, wenn eine Leistung an eine Gleichstromlast oder dergleichen bereitgestellt wird.
  • Weiter ist in der elektrischen Leistungswandlungsvorrichtung, in welcher die vorliegende Erfindung eingesetzt wird, die vorstehend genannte Last nicht auf einen Elektromotor beschränkt. Zum Beispiel kann die Last auch als eine Leistungsversorgungsvorrichtung für eine Funkenerosionsmaschine, ein Laserstrahlgerät, einen Induktionsherd oder eine kontaktlose Energieeinspeisungsvorrichtung verwendet werden. Weiter kann alternativ die Last als ein Leistungskonditionierer oder ein Photovoltaik-Energieerzeugungssystem, ein elektrisches Speichersystem oder dergleichen verwendet werden.
  • Offenbar sind angesichts der vorstehenden Lehren viele Modifikationen und Variationen der vorliegenden Erfindung möglich. Es ist deshalb zu verstehen, dass die Erfindung innerhalb des Gültigkeitsumfangs der angehängten Ansprüche anders als ausdrücklich beschrieben ausgeführt werden kann.
  • Die gesamte Offenbarung der japanischen Patentanmeldung Nr. 2017-018753 , eingereicht am 3. Februar 2017, einschließlich Beschreibung, Ansprüchen, Zeichnungen und Zusammenfassung, auf welcher die Priorität der vorliegenden Anmeldung basiert, ist hierbei durch Bezugnahme in ihrer Gesamtheit eingeschlossen.
  • Zusammengefasst weist eine Halbleitervorrichtung auf: eine Basisplatte, die eine metallische Basisplatte und eine Isolierungsschicht, die auf der metallischen Basisplatte vorgesehen ist, aufweist; einen Halbleiter-Chip, der auf der Basisplatte vorgesehen ist; eine Steuerplatine, die über dem Halbleiter-Chip angeordnet ist; und einen Weiterleitungsanschluss, der durch einen Signalleitungsdraht, der sich zu der Steuerplatine erstreckt und mit der Steuerplatine verbunden ist, mit einer Signalelektrode des Halbleiter-Chips verbunden ist, wobei der Weiterleitungsanschluss direkt an der Isolierungsschicht der Basisplatte befestigt ist.
  • Bezugszeichenliste
    • 1
    Basisplatte
    2
    metallische Basisplatte
    3
    Isolierungsschicht
    4
    Schaltungsmuster
    5
    Halbleiter-Chip
    6
    Halbleiter-Chip
    7
    Hauptleitungsdraht
    8
    Hauptelektrode
    9
    Hauptelektrodenanschluss
    10
    Gehäuse
    11
    Steuerplatine
    12
    Weiterleitungsanschluss
    13
    Signalelektrode
    14
    Signalleitungsdraht
    100
    Leistungsversorgung
    200
    elektrische Leistungswandlungsvorrichtung
    201
    Hauptwandlungsschaltung
    202
    Halbleitervorrichtung
    203
    Steuerschaltung
    300
    Last
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2015142018 A [0003]
    • JP 2017018753 [0035]

Claims (6)

  1. Halbleitervorrichtung, aufweisend: eine Basisplatte (1), die eine metallische Basisplatte (2) und eine Isolierungsschicht (3), die auf der metallischen Basisplatte (2) vorgesehen ist, aufweist; einen Halbleiter-Chip (5), der auf der Basisplatte (1) vorgesehen ist; eine Steuerplatine (11), die über dem Halbleiter-Chip (5) angeordnet ist; und einen Weiterleitungsanschluss (12), der durch einen Signalleitungsdraht (14), der sich zu der Steuerplatine (11) erstreckt und mit der Steuerplatine (11) verbunden ist, mit einer Signalelektrode (13) des Halbleiter-Chips (5) verbunden ist, wobei der Weiterleitungsanschluss (12) direkt an der Isolierungsschicht (3) der Basisplatte (1) befestigt ist.
  2. Halbleitervorrichtung gemäß Anspruch 1, die weiter einen Hauptelektrodenanschluss (9) aufweist, der durch einen Hauptleitungsdraht (7) mit einer Hauptelektrode (8) des Halbleiter-Chips (5) verbunden und direkt an der Isolierungsschicht (3) der Basisplatte (1) befestigt ist.
  3. Halbleitervorrichtung gemäß Anspruch 1 oder 2, aufweisend: ein Schaltungsmuster (4), das auf einer oberen Oberfläche der Basisplatte (1) vorgesehen ist; und einen Hauptleitungsdraht (7), der eine Hauptelektrode (8) des Halbleiter-Chips (5) mit dem Schaltungsmuster (4) verbindet, wobei der Weiterleitungsanschluss (12) auf einer weiter innen liegenden Seite der Basisplatte (1) als das Schaltungsmuster (4) auf einer oberen Oberfläche der Basisplatte (1) angeordnet ist.
  4. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 3, wobei der Weiterleitungsanschluss (12) eine Mehrzahl von Anschlüssen aufweist, die in einem Zick-Zack-Muster auf einer oberen Oberfläche der Basisplatte (1) angeordnet sind.
  5. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 4, wobei der Halbleiter-Chip (5) aus einem Halbleiter mit breiter Bandlücke besteht.
  6. Elektrische Leistungswandlungsvorrichtung (200), aufweisend: eine Hauptwandlungsschaltung (201), die die Halbleitervorrichtung (202) gemäß einem der Ansprüche 1 bis 5 aufweist, die eine Eingangsleistung konvertiert und die konvertierte Leistung ausgibt; und eine Steuerschaltung (203), die ein Steuersignal zum Steuern der Hauptwandlungsschaltung (201) an die Hauptwandlungsschaltung (201) ausgibt.
DE102017220212.2A 2017-02-03 2017-11-14 Halbleitervorrichtung und elektrische Leistungswandlungsvorrichtung Active DE102017220212B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017018753A JP6705393B2 (ja) 2017-02-03 2017-02-03 半導体装置及び電力変換装置
JP2017-018753 2017-02-03

Publications (2)

Publication Number Publication Date
DE102017220212A1 true DE102017220212A1 (de) 2018-08-09
DE102017220212B4 DE102017220212B4 (de) 2021-10-07

Family

ID=62910052

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017220212.2A Active DE102017220212B4 (de) 2017-02-03 2017-11-14 Halbleitervorrichtung und elektrische Leistungswandlungsvorrichtung

Country Status (4)

Country Link
US (1) US10121732B2 (de)
JP (1) JP6705393B2 (de)
CN (1) CN108389852A (de)
DE (1) DE102017220212B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7050487B2 (ja) * 2017-12-28 2022-04-08 新電元工業株式会社 電子デバイス
JP6919725B2 (ja) 2018-01-19 2021-08-18 三菱電機株式会社 半導体装置、その製造方法及び電力変換装置
JP2020013895A (ja) * 2018-07-18 2020-01-23 株式会社オートネットワーク技術研究所 回路基板
FR3084557B1 (fr) * 2018-07-30 2020-07-31 Safran Electrical & Power Dispositif de commande electrique
JP7035920B2 (ja) * 2018-09-06 2022-03-15 三菱電機株式会社 半導体装置および電力変換装置
JPWO2020090411A1 (ja) 2018-10-30 2021-09-16 住友電気工業株式会社 半導体装置
JP7087996B2 (ja) * 2018-12-26 2022-06-21 三菱電機株式会社 半導体モジュール、その製造方法及び電力変換装置
WO2020170553A1 (ja) 2019-02-18 2020-08-27 富士電機株式会社 半導体装置
JP7404834B2 (ja) * 2019-12-06 2023-12-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7494521B2 (ja) * 2020-03-30 2024-06-04 富士電機株式会社 半導体装置及び半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015142018A (ja) 2014-01-29 2015-08-03 三菱電機株式会社 電力用半導体装置
JP2017018753A (ja) 2016-11-01 2017-01-26 ダンロップスポーツ株式会社 ゴルフクラブヘッド及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2581844Y2 (ja) * 1993-03-09 1998-09-24 新電元工業株式会社 電子回路装置
JP3076527B2 (ja) 1997-02-14 2000-08-14 株式会社イースタン 配線基板
JP3674333B2 (ja) 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP3547333B2 (ja) * 1999-02-22 2004-07-28 株式会社日立産機システム 電力変換装置
JP4151209B2 (ja) * 2000-08-29 2008-09-17 三菱電機株式会社 電力用半導体装置
KR100654338B1 (ko) * 2003-10-04 2006-12-07 삼성전자주식회사 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JP2009141101A (ja) * 2007-12-06 2009-06-25 Panasonic Corp 放熱基板とこれを用いた垂直多連基板及びこれらの製造方法
JP5807348B2 (ja) * 2011-03-10 2015-11-10 富士電機株式会社 半導体装置およびその製造方法
JP6020731B2 (ja) * 2013-08-29 2016-11-02 三菱電機株式会社 半導体モジュール、半導体装置、及び自動車

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015142018A (ja) 2014-01-29 2015-08-03 三菱電機株式会社 電力用半導体装置
JP2017018753A (ja) 2016-11-01 2017-01-26 ダンロップスポーツ株式会社 ゴルフクラブヘッド及びその製造方法

Also Published As

Publication number Publication date
US10121732B2 (en) 2018-11-06
US20180226324A1 (en) 2018-08-09
CN108389852A (zh) 2018-08-10
JP2018125494A (ja) 2018-08-09
JP6705393B2 (ja) 2020-06-03
DE102017220212B4 (de) 2021-10-07

Similar Documents

Publication Publication Date Title
DE102017220212B4 (de) Halbleitervorrichtung und elektrische Leistungswandlungsvorrichtung
DE112013001234B4 (de) Leistungshalbleitermodul und Energieumsetzungseinrichtung
DE102015224431B4 (de) Halbleiterbauelement
DE112016003111B4 (de) Leistungs-halbleitermodul
DE112016001261T5 (de) Effizientes sic leistungsmodul mit hoher geschwindigkeit
DE112018000701T5 (de) Leistungshalbleitermodul und leistungswandlervorrichtung
DE102020126810A1 (de) Halbleitermodul und Leistungsumwandlungseinrichtung
DE112017007415T5 (de) Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung
DE102018205991A1 (de) Leistungsmodul und Leistungsumrichtervorrichtung
DE102016206233A1 (de) Leistungsmodul mit einem Ga-Halbleiterschalter sowie Verfahren zu dessen Herstellung, Wechselrichter und Fahrzeugantriebsystem
DE102019112935A1 (de) Halbleitermodul
DE102020109347A1 (de) Packungsstruktur für stromversorgungsgerät
DE112020007745T5 (de) Halbleitergehäuse, halbleitervorrichtung und leistungswandlervorrichtung
WO2018224480A1 (de) Leistungsumrichtermodul und verfahren zu dessen herstellung
DE112016007360T5 (de) Halbleitermodul und elektrische Leistungsumwandlungsvorrichtung
DE102017217710A1 (de) Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE102019220222A1 (de) Halbleitermodul, Verfahren zum Herstellen desselben und Leistungsumwandlungsvorrichtung
DE102017221961B4 (de) Halbleiterleistungsmodul und leistungsumrichtervorrichtung
DE112018007723T5 (de) Leistungshalbleitermodul und leistungswandlervorrichtung
DE102019217502B4 (de) Halbleitervorrichtung, elektrische Leistungsumwandlungseinrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018211826A1 (de) Halbleitermodul, Verfahren zu dessen Herstellung und Leistungswandlervorrichtung
DE112009000737B4 (de) Aufbau eines Dreiphasen-Wechselrichtermoduls
DE112019007678T5 (de) Leistungshalbleitermodul und leistungswandler
DE112018008233T5 (de) Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und leistungswandler
DE112017007960B4 (de) Halbleitermodul und Leistungsumwandlungsvorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final